JPH09152472A - Ic不良解析方法及びic不良解析装置 - Google Patents

Ic不良解析方法及びic不良解析装置

Info

Publication number
JPH09152472A
JPH09152472A JP7313966A JP31396695A JPH09152472A JP H09152472 A JPH09152472 A JP H09152472A JP 7313966 A JP7313966 A JP 7313966A JP 31396695 A JP31396695 A JP 31396695A JP H09152472 A JPH09152472 A JP H09152472A
Authority
JP
Japan
Prior art keywords
wiring
untracked
defective
potential
detected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7313966A
Other languages
English (en)
Inventor
Hironobu Niijima
宏信 新島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP7313966A priority Critical patent/JPH09152472A/ja
Publication of JPH09152472A publication Critical patent/JPH09152472A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】被検査ICの内部の電位を測定し、不良個所を
特定するIC不良解析装置の運用を簡素化する。 【解決手段】 被検査ICの内部の電位分布を計測し、
その計測結果と期待値とを比較し、不一致の場合に不良
配線パターンとして表示させて不良個所を探索するIC
不良解析装置及び方法において、不良配線パターンが複
数に分岐すると共に、その分岐した不良配線パターンの
中の一つを選んで追跡する場合、他の選択しない不良配
線パターン名及びその位置を観測するためのX−Y位置
情報を未追跡配線記憶手段に記憶させ、爾後に呼び出し
て簡単にその分岐位置に戻って観測点を再現する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は例えばICの試作
過程等において使用されるIC不良解析方法及びこの解
析方法を用いたIC不良解析装置に関する。
【0002】
【従来の技術】従来より被検査ICのチップに電子ビー
ムのような荷電粒子ビームを照射し、その照射点から放
出される2次電子の量をセンサで検出し、ICのチップ
内の電位分布を2次電子像として取得し、その2次電子
像(以下SEM像と称す)から不良と疑わしい配線を追
跡して不良個所を特定しようとする試みが各種行われて
いる。
【0003】その一例として本出願人は「特願平6−1
11214号、平成6年5月25日出願」によりIC不
良解析装置及び荷電粒子ビームテスタを提案した。この
先に提案した試験装置では、被検査ICの不良と疑わし
い配線を追跡する際にSEM像を取得し、そのSEM像
を例えばハードディスクのような大容量記憶器に記憶す
ると共に、その取得位置におけるX−Yステージの位置
情報も合わせて記憶し追跡調査後、その追跡した配線を
さかのぼって元の位置に戻る場合に、X−Yステージの
位置情報を利用してX−Yステージを元の位置に戻すこ
とができるようにしたものである。
【0004】従って、この先に提案した発明を利用する
ことにより、例えば追跡の途中で配線が分岐した場合、
その分岐した一方の配線経路を追跡した結果、その配線
経路上には不良個所が発見できない場合に、分岐した他
の配線経路を調べなくてはならなくなる。このような場
合、その分岐点の位置情報を読み出すことにより、その
分岐点に直ちに戻ることができるので不良個所を探す作
業を簡素化できる利点が得られる。
【0005】
【発明が解決しようとする課題】先に提案した発明は、
SEM像を取得するごとにその取得時におけるX−Yス
テージの位置情報をSEM像の情報に付加して記憶して
いるから、そのSEM像の取得位置に戻ることは容易に
実行できる。しかしながら、このSEM像取得位置にお
いて分岐数が複数存在した場合、先にどの経路を調査し
たかを忘れてしまったり、次にどの配線を調査したら良
いのか判断に迷う場合が多い。特に分岐数が3以上の数
になると人為的に記憶が難しくなる。つまり、一つの経
路を追跡調査する時間が長く掛かるためと、操作者は追
跡調査に集中しているから、記憶が薄れがちである。
【0006】この発明の目的は、先の発明を更に改良
し、故障点の追跡調査を迅速に実行することができるI
C不良解析方法及びIC不良解析装置を提供しようとす
るものである。
【0007】
【課題を解決するための手段】この発明では被検査IC
に形成された配線パターンの電位を測定し、この電位が
正常か否かを判定して不良配線と正常配線であるかを表
示させ、不良個所を探索するIC不良解析方法におい
て、不良配線を伝搬する信号の流れの上流側を検出し、
上流に向かって追跡調査を行うと共に、不良配線が複数
に分岐する分岐位置では、分岐した各経路が信号の流れ
の上流側に接続されていることと、追跡調査が未実施で
ある不良配線の存在を検出し、追跡調査が未実施である
配線の存在を検出するごとに、上記分岐位置を表すX−
Yステージ位置情報と追跡調査未実施である配線名を記
憶し、信号の流れの上流に向かって追跡調査を実施する
IC不良解析方法を提案する。
【0008】更に、この発明は被検査ICに形成された
配線パターンの電位を測定し、この電位が正常か否かを
判定して不良配線と正常配線であるかをモニタに表示さ
せ、不良個所を探索するIC不良解析装置において、不
良配線の端部が出力ピンまたは入出力ピンに接続されて
いることを検出して信号の流れの上流側を検出する上流
検出手段と、モニタに表示される視野を移動させる視野
設定入力手段と、モニタに表示される複数の不良配線名
を検出する配線名検出手段と、この配線名検出手段で検
出した不良配線名の中から未追跡配線名を検出する未追
跡配線検出手段と、この未追跡配線検出手段で検出した
未追跡配線名と、この未追跡配線名を検出した視野を与
えるX−Yステージ位置情報を記憶する未追跡配線記憶
手段と、を設けたIC不良解析装置を提案する。
【0009】更に、またこの発明ではIC作製時に利用
したレイアウト設計データにより被検査IC内の配線パ
ターン及びセル等の形状をモニタに表示させるレイアウ
ト表示部と、被検査IC内の配線パターン上の電位を測
定する電位測定手段と、このレイアウト表示部に表示さ
れる視野に対応する被検査ICの部分を上記電圧測定手
段の測定領域に搬入するX−Yステージ制御部と、この
電位測定手段で測定した配線パターン上の電位と期待値
とを比較し、期待値との不一致を検出して不良配線と特
定し、モニタに不良配線であることを表示させる比較部
と、上記比較部によって表示された不良配線が複数存在
し、これら複数の不良配線の中で未追跡配線の存在を検
出する未追跡配線検出手段と、この未追跡配線検出手段
で検出した未追跡配線名と、この未追跡配線名を検出し
た視野を与えるX−Yステージ位置を記憶する記憶手段
と、によって構成したIC不良解析装置を提案する。
【0010】
【作 用】この発明のIC不良解析方法及び装置によれ
ば、視野設定入力手段により被検査IC内の検査対象領
域が設定され、その検査対象領域に存在する配線パター
ン、セル(FET等の素子)等がモニタに表示される。
これと共に、その視野内に表示された配線パターンの電
位が電位測定手段により測定され、その測定結果と期待
値とを比較手段により比較し、不一致であれば故障点か
ら発信される信号が流れる不良配線パターンと判定し、
モニタに表示されているレイアウト像に不良配線である
ことを表す例えば色を付すか或いは背景色と異なる白ま
たは黒により強調表示を行う。強調表示された不良配線
は端部がセルの出力端子に接続れているか否かを検索す
る。この検索の結果、セルの出力端子に接続されている
配線パターンはその出力端子または入出力端子に接続さ
れている側が信号の流れとして上流側を意味する。従っ
て、次に指定する視野は上流側の配線パターンを追跡対
象とし、この配線パターンがモニタ画面上のほぼ中心に
来るように、つまり、追跡対象となる配線パターンの位
置を視野設定入力手段から入力し、次の視野位置を決め
る。
【0011】この視野位置の設定により追跡対象となる
配線が決定される。ここで視野内に不良配線が複数存在
する場合は、他の不良配線は未追跡不良配線と判定し、
この未追跡配線となる配線名と、現在のX−Yステージ
の位置情報を未追跡配線記憶手段に記憶させる。この記
憶は装置自身が判断して自動的に実行される。従って、
未追跡配線記憶手段には追跡調査の順番に従って新たに
遭遇した各分岐点ごとにXーYステージの位置情報と未
追跡配線名が記憶される。
【0012】この結果、不良配線と判定した配線を追跡
調査した結果、その配線経路に故障点が存在しなかった
場合は、未追跡配線記憶手段に記憶された最も新しい記
憶データを読み出すことにより、現在位置から最も近い
分岐点に戻ることができる。更に、この分岐点で分岐し
た全ての配線を追跡調査しても故障点を発見できない場
合(但し、この追跡調査中に分岐点に全く遭遇しなかっ
た場合)には最新のデータの次に書き込まれている位置
データと、未追跡配線名を呼び出せばよい。また、この
発明では追跡調査の方向を信号の流れに対して上流側に
さかのぼる方向に規定しているから、必ず故障点に到達
することができる。
【0013】
【発明の実施の形態】図1に示す実施例を用いて、この
発明による実施の形態を詳細に説明する。図中100は
この発明によるIC不良解析装置を示す。この発明によ
るIC不良解析装置100は大きく分けて被検査IC内
の配線パターン上の電位を測定する電位測定手段200
と、被検査IC内の配線パターンの配置と、その配線パ
ターン上の電位分布が正常か否かを表示するIC不良解
析用表示装置300とによって構成される。
【0014】電位測定方法としては、一般によく知られ
ている荷電粒子ビームを被検査ICに照射し、その照射
点から放出される2次電子の量により電位を計測する荷
電粒子ビーム方式のものと、CCD撮像素子によりIC
の内部を拡大して撮像し、その像をたよりに導電性針
(プローブ)を所望の配線パターンに接触させ、配線パ
ターン上の電位を計測するメカニカルプローバ方式のも
のと、レーザ光を照射し、その反射光が反射点の電位に
応じて偏光される現像を利用して反射点の電位を計測す
るレーザビーム方式とが考えられている。図1に示す電
位測定手段200は荷電粒子ビーム方式により被検査I
C内部の電位を測定する方式の電位測定手段を用いた場
合を示す。また、荷電粒子ビームとしては電子ビームを
用いた場合を示す。
【0015】更に、被検査ICから得る画像の視野決定
方法としては被検査ICをX−Yステージに搭載し、X
−Yステージを移動させて電子ビームの照射点を移動さ
せ視野を決定する方法と、電子ビーム露光装置等で実用
されている電子ビームを大偏向手段と副偏向手段によっ
て偏向させ、大偏向手段の偏向位置によって被検査IC
内の何れの位置にも電子ビームを照射し、視野を決定で
きる方法のものがある。この実施例ではX−Yステージ
を用いた場合について説明するが、視野決定の位置情報
としては単にX−Y位置又はX−Y位置情報と称するこ
とにする。荷電粒子ビーム方式を採る電位測定手段20
0は、(1) 内部を真空に維持することができるカラム
201と、(2) カラム201の上部に装着された電子
銃202と、(3) 電子銃202と対向して配置された
X−Yステージ203と、(4) X−Yステージ203
に装着したDUTボード204と、(5) X−Yステー
ジ203をX方向及びY方向に駆動させるモータ205
(X軸方向及びY軸方向に駆動する2台のモータを1台
で総称する)と、(6) 被検査IC10から発生する2
次電子の量を検出する検出器206と、(7) 電子銃2
02のビームの放射と停止制御及び被検査IC10への
走査領域の規定等を実行するビーム走査制御部207
と、(8) 検出器106で検出した2次電子の検出信号
を例えば2値のディジタル符号に変換するAD変換回路
208と、(9) IC不良解析用表示装置300から送
られて来る位置データによりX−Yステージ203を移
動させるステージ制御部209と、によって構成され
る。
【0016】被検査IC10はX−Yステージ203の
上に搭載され、DUTボード204を介してICテスタ
400に接続され、ICテスタ400によって各種の動
作条件で動作できるように制御される。被検査ICが各
種の動作条件で動作している状況において、電子銃20
2から検査対象とする領域に電子ビームBLが照射さ
れ、各照射点ごとに2次電子の量を計測し、検査対象と
する配線パターンの電位がHかLかを判定し、AD変換
回路208からその判定結果を出力し、その判定結果を
IC不良解析用表示手段300に設けた比較部311に
送り込む。
【0017】IC不良解析用表示手段300は一般にワ
ークステーション等と呼ばれているコンピュータによっ
て構成することができる。モニタ301に被検査IC内
の配線パターン及び各種のセルの形状を表示する方法と
しては、電位測定手段200の検出器206から出力さ
れる2次電子の検出信号を電子ビームBLの走査に連動
して画像信号として取込み、電位コントラスト像として
表示させる方式と、IC設計時に作製したレイアウト設
計データを用いてレイアウト像を表示させ、このレイア
ウト像に電位測定手段200で測定した電位を色または
階調差等で表示させる方式とがある。電位コントラスト
像はSN比が悪く不鮮明であるため、一般にはレイアウ
ト設計データによりIC内部のレイアウトを表示させる
方式が用いられている。
【0018】従って、この実施例でもレイアウト設計デ
ータを用いてモニタ301にIC内部のレイアウトを表
示させる方式のIC不良解析用表示装置の構成を示す。
外部記憶装置500にレイアウト設計データLDが用意
される。また他の外部記憶装置600に各配線パターン
上の電位の期待値データKDが用意される。期待値デー
タKDは、例えばICテスタ400から正常に動作する
ICに試験パターンを与え、そのとき測定した電位測定
信号を収集して構成することができる。
【0019】従来から使われているIC不良解析用表示
手段300は、(1) 外部記憶装置500から入力され
るレイアウト設計データLDをIC不良解析用表示手段
300のデータに変換するレイアウトデータ変換部30
2と、(2) レイアウトデータ変換部302で変換した
レイアウトデータを蓄積して構成されるレイアウトデー
タベース303と、(3) レイアウトデータベース30
3に蓄積したデータベースの中から検査対象となるX−
Y位置を指定して入力し、モニタ301に検査対象領域
のレイアウトを表示させる視野設定入力手段304と、
(4) 設定した視野のX−Y位置情報を電位測定手段2
00に送りX−Yステージ203の位置を視野に対応し
た位置に移動させる制御及び電子ビームBLの走査範囲
等を電位測定手段200に送り込むステージ制御及びビ
ーム走査制御部305と、(5) レイアウト設計データ
LDから、配線パターン名及びセル名等を抽出する配線
情報収集部306と、(6) この配線情報収集部306
で収集した配線パターン名或いはセル名を蓄積して構成
した配線情報データベース307と、(7) 期待値デー
タKDをIC不良解析用表示手段300のデータに変換
する期待値データ変換部308と、(8) 期待値データ
ベース309と、(9) 電位測定手段200から送られ
て来る電位測定結果を期待値データと比較し、被検査I
C10の配線パターン上の電位が期待値と一致している
か否かを判定し、モニタ301に不一致を表す信号を出
力し、対応する配線パターンに不良であることを表示さ
せる比較部311と、(10) モニタ301に表示される
配線パターンの名前及びその周辺に接続されるセルの名
前を検出してモニタ301に表示させる配線名検出手段
312と、によって構成される。
【0020】この発明によるIC不良解析用表示装置3
00は上記した(1) 〜(10)の構成に加えて、(A)配線
パターンの端部がセルの出力ピンまたは入出力ピンに接
続されていることを検出して信号の流れの上流側を検出
する上流検出手段313と、(B)配線名検出手段で検
出した配線名の中から未追跡配線名を検出する未追跡配
線検出手段314と、(C)未追跡配線検出手段で検出
した未追跡配線名と、この未追跡配線名を検出した視野
を与えるX−Y位置情報を記憶する未追跡配線記憶手段
315と、を付加した構成を特徴とするものである。
【0021】従来から用いられている(1) 〜(10)の構成
を持つIC不良解析用表示装置によればモニタ301に
は例えば図3に示す観測領域Aで囲む範囲内の配線レイ
アウトが表示され、更に期待値KDと一致しない電位を
持つ配線パターンは例えば黒に表示され、不良配線パタ
ーンとして表示される。図の例では黒色表示された配線
パターンN2とN6にハッチングを付して示す。N1,
N2,N3,N6,N8は配線パターン名、C1,C
2,C7はセル名、I,Oは各セルの端子の属性を示
す。つまり、Iは入力端子、Oは出力端子を示す。
【0022】図3に示すように、不良配線が複数表示さ
れた場合は何れか一方の配線経路を選んで追跡を行う。
従来は複数の不良配線パターンが表示された場合、その
中の一つを選んで配線経路を追跡するが、選ばれなかっ
た配線経路は操作者自身がメモする等して記憶しておか
なければならなかった。この発明では、観測領域Aで不
良配線パターンが表示された場合、その不良配線パター
ンN2,N6に接続されたセルC1,C2,C7及びC
5の端子の属性を上流検出手段313が配線情報データ
ベース307により調べ、出力端子Oに接続されている
側を信号の流れの上流側と判定する。図3の例ではセル
C5は配線パターンN2の接続部分が入力端子Iである
ことから、セルC5は上流セルと判定しない。従って、
配線パターンN2は被疑経路から除去する。従って、図
4に示すように配線パターンN2は黒色表示から灰色
(スナハッチングして示す)表示に変換される。
【0023】図3及び図4に示す例ではセルC2の入力
端子Iを検出し、上流側に接続されている配線パターン
N3に注目し、配線パターンN3の電位を測定した結
果、不良と判定されたので配線パターンN3に接続され
る配線経路を追跡することとした場合を示す。ここで次
の観測領域を視野設定入力手段304から入力し、視野
を移動させる。視野設定入力手段304から入力するデ
ータとしては、配線パターンN3の上流側に接続されて
いる配線パターンN4上の例えば位置P1(図4参照)
を入力する。この位置P1を入力することにより、未追
跡配線検出手段314は配線パターンN6が指定されな
かったことから未追跡配線と判定し、この配線パターン
N6と、観測領域Aを与えるX−Yステージ203のX
−Y位置情報と配線パターンN6を未追跡配線名として
記憶する。図3及び図4に示した例では、不良配線パタ
ーンの数が2本の場合を示すが、不良配線パターンの数
が2本以上存在する場合には、各未追跡配線名をX−Y
ステージ203のX−Y位置情報と共に記憶する。
【0024】視野移動先の設定点P1を入力したことに
よりモニタ301には設定点P1を中心とするレイアウ
トがレイアウトデータベース303から読み出されて図
5に示すように表示される。これと共に、X−Yステー
ジ203が設定点P1を電子ビームBLの照射領域の中
心位置になるように移動し、各配線パターンN3,N
4,N5の電位を測定し、その測定結果を比較部311
で比較し、その比較結果をモニタ301に表示されてい
るレイアウト上に表示する。図5に示す例では配線パタ
ーンN3とN4が黒色表示されて不良配線パターンを表
示し、配線パターンN5は正常な配線パターンとして表
示されている場合を示す。配線パターンN4はセルC4
の出力端子Oに接続されており、配線パターンN4はセ
ルC4の入力端子Iに接続されていることから、ここで
はセルC4の上流は正常であるが、セルC4が故障して
いるのか否か疑わしいことが解る。
【0025】配線パターンN4の他方側に接続されてい
るセルC6を検出し、セルC6の上流側を追跡すること
にする。このために視野設定点を配線パターンN4上の
位置P2に設定する。視野移動先のX−Y位置P2が入
力されることにより、モニタ301には図6に示す観測
領域Cのレイアウトが表示される。観測領域Cによりセ
ルC6の入力端子Iに接続されている配線パターンN7
の電位を計測し、良否を表示させる。この結果、図6に
示す例では配線パターンN7は白色に表示され、正常な
配線パターンと判定された場合を示す。従って、セルC
6の上流は正常であるが、セルC6が故障しているか否
か、疑わしいことが解る。結局、ここまで追跡した結
果、セルC4かC6の何れか一方、または双方が故障し
ていることを特定することができる。この特定によって
配線パターンN4は図7に示すように灰色表示状態とな
り、再度追跡調査する必要がない配線パターンと特定す
る。これと共に配線パターンN4の経路の追跡調査は終
了し、先に分岐した未追跡配線名N6を記憶した位置に
戻る必要がある。このために、未追跡配線記憶手段31
5から最新の未追跡配線名とその分岐点を観測するため
のX−Yステージ203のX−Y位置情報を読み出し、
モニタ301に図8に示すように観測領域Aに対応する
レイアウトを表示すると共に、位置データをステージ制
御・ビーム走査制御部305を通じて電位測定手段20
0に送り込むことにより、X−Yステージ203の位置
を観測領域Aを再現する位置に戻す。従って図8に示す
ように、配線パターンN6が黒色表示された観測領域A
が表示される。この場合、一度追跡調査した配線パター
ンN2,N3,N4は灰色表示され、再度追跡調査はし
なくてよいことを表示する。
【0026】図8の例では、配線パターンN6はセルC
7の出力端子Oに接続されているため、セルC7が上流
側と判定する。従ってセルC7の入力端子Iに接続され
ている配線パターンN8の電位を測定し、その電位が正
常な電位であるかを比較判定する。図8の例では、配線
パターンN8が白色表示されている場合を示す。従っ
て、この場合にはセルC7に故障が存在することが解
る。よって配線パターンN6の経路は観測領域Aのまま
で追跡調査は終了される。
【0027】
【発明の効果】以上説明したように、この発明によれば
不良配線パターンが複数表示され、不良配線経路の分岐
点に遭遇した場合に、その表示された複数の配線パター
ンの何れか一つを選択して追跡調査を行った場合に、他
の選ばれなかった配線パターン名を未追跡配線名として
記憶し、更にX−Yステージ位置情報を記憶するから、
追跡調査後に、再びこの分岐点に戻るには、未追跡配線
記憶手段315から未追跡配線名とX−Yステージ20
3のX−Y位置情報を読み出すことにより、簡単にその
分岐点に戻ることができる。
【0028】また、追跡調査の過程において分岐点が存
在しても、その分岐点では追跡対象とする配線経路以外
は後に追跡調査の必要がないと判定すれば、未追跡配線
記憶手段315には分岐点として記憶しないから、必要
最小限の追跡調査に限ることができ、不良点の追跡調査
を短時間に、しかも確実に実行することができる。ま
た、この発明では、各観測点において信号の流れの上流
側を検出し、上流に向かって追跡調査を行うから、この
点でも不良個所の探索を簡素化することができる利点が
得られ、その効果は実用に供して頗る大である。
【図面の簡単な説明】
【図1】この発明の一実施例を示すブロック図。
【図2】図1に示した未追跡配線記憶手段の記憶状況を
示す図。
【図3】この発明によるIC不良解析方法と図1に示し
たIC不良解析装置の動作を説明するための図。
【図4】図3と同様の図。
【図5】図3と同様の図。
【図6】図3と同様の図。
【図7】図3と同様の図。
【図8】図3と同様の図。
【符号の説明】
10 被検査IC 100 IC不良解析装置 200 電位測定手段 201 カラム 202 電子銃 203 X−Yステージ 204 DUTボード 205 モータ 206 検出器 207 ビーム走査制御部 208 AD変換回路 209 ステージ制御部 300 IC不良解析用表示装置 301 モニタ 302 レイアウトデータ変換部 303 レイアウトデータベース 304 視野設定入力手段 305 ステージ制御・ビーム走査制御部 306 配線情報収集部 307 配線情報データベース 308 期待値データ変換部 309 期待値データベース 311 比較部 312 配線名検出手段 313 上流検出手段 314 未追跡配線検出手段 315 未追跡配線記憶手段 400 ICテスタ 500,600 外部記憶装置

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 被検査ICに形成された配線パターンの
    電位を計測し、この電位が正常か否かを判定して不良配
    線と正常配線であるかを表示させ、不良個所を探索する
    IC不良解析方法において、 不良配線を伝搬する信号の流れの上流側を検出し、上流
    に向かって追跡調査を行うと共に、不良配線が複数に分
    岐する分岐位置では、分岐した各配線が上記信号の流れ
    の上流側に接続されていることと、追跡調査が未実施で
    ある不良配線の存在を検出し、追跡調査が未実施である
    配線の存在を検出するごとに、上記分岐位置を表すX−
    Y位置情報と追跡調査未実施である配線名を記憶するこ
    とを特徴とするIC不良解析方法。
  2. 【請求項2】 A.被検査ICに形成された配線パター
    ンの電位を測定し、この電位が正常か否かを判定して不
    良配線と正常配線であるかをモニタに表示させ、不良個
    所を探索するIC不良解析装置において、 B.配線の端部が出力ピンまたは入出力ピンに接続され
    ていることを検出して信号の流れの上流側を検出する上
    流検出手段と、 C.モニタに表示される視野を移動させる視野設定入力
    手段と、 D.モニタに表示される配線パターンの名前を検出する
    配線名検出手段と、 E.この配線名検出手段で検出した不良配線名の中から
    未追跡配線名を検出する未追跡配線検出手段と、 F.この未追跡配線検出手段で検出した未追跡配線名
    と、未追跡配線名を検出した視野を与えるX−Y位置情
    報を記憶する未追跡配線記憶手段と、 を設けたことを特徴とするIC不良解析装置。
  3. 【請求項3】 A.IC作製時に利用したレイアウト設
    計データにより被検査IC内の配線パターン及びセル等
    の形状を表示するモニタと、 B.被検査IC内の配線パターン上の電位を測定する電
    位測定手段と、 C.上記モニタに表示される視野に対応する被検査IC
    の部分を上記電圧測定手段の測定領域に搬入するX−Y
    制御部と、 D.上記電位測定手段で測定した配線パターン上の電位
    と期待値とを比較し、期待値との不一致を検出して不良
    配線と特定し、モニタに不良配線であることを表示させ
    る比較部と、 E.上記比較部によって検出された不良配線が複数存在
    し、これら複数の不良配線の中で未追跡配線の存在を検
    出する未追跡配線検出手段と、 F.未追跡配線検出手段で検出した未追跡配線と、この
    未追跡配線を検出した視野を与えるX−Y位置を記憶す
    る未追跡配線記憶手段と、 によって構成したことを特徴とするIC不良解析装置。
  4. 【請求項4】 請求項2または3の何れかにおいて、電
    位測定手段を被検査ICに荷電粒子ビームを照射する手
    段と、荷電粒子ビームが照射された被検査ICから放出
    される2次電子の量を計測する手段とによって構成した
    ことを特徴とするIC不良解析装置。
JP7313966A 1995-12-01 1995-12-01 Ic不良解析方法及びic不良解析装置 Withdrawn JPH09152472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7313966A JPH09152472A (ja) 1995-12-01 1995-12-01 Ic不良解析方法及びic不良解析装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7313966A JPH09152472A (ja) 1995-12-01 1995-12-01 Ic不良解析方法及びic不良解析装置

Publications (1)

Publication Number Publication Date
JPH09152472A true JPH09152472A (ja) 1997-06-10

Family

ID=18047633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7313966A Withdrawn JPH09152472A (ja) 1995-12-01 1995-12-01 Ic不良解析方法及びic不良解析装置

Country Status (1)

Country Link
JP (1) JPH09152472A (ja)

Similar Documents

Publication Publication Date Title
KR900007993B1 (ko) 반도체검사장치 및 반도체검사방법
KR100775437B1 (ko) 패턴검사장치및그방법
US6995393B2 (en) Apparatus and methods for semiconductor IC failure detection
US5561293A (en) Method of failure analysis with CAD layout navigation and FIB/SEM inspection
US7067335B2 (en) Apparatus and methods for semiconductor IC failure detection
CN108062558B (zh) 使用位故障和虚拟检查产生一种晶片检查过程
US7495449B2 (en) Non-destructive testing apparatus and non-destructive testing method
US11094057B2 (en) Semiconductor wafer measurement method and system
CN104903712A (zh) 缺陷观察方法以及缺陷观察装置
JPS61267336A (ja) 半導体装置の検査方法および検査装置
KR20210150970A (ko) 약한 라벨링을 사용한 반도체 시편들에서의 결함들의 검출
US6732002B1 (en) Apparatus and methods for predicting multiple product chip yields through critical area matching
KR100289271B1 (ko) 메모리 엘에스아이 용 특정 부분 검색방법 및 장치
US20220206063A1 (en) Semiconductor device examination method and semiconductor device examination device
WO2007144970A1 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US5825191A (en) IC fault location tracing apparatus and method
JPH11154695A (ja) 集積回路の故障箇所特定方法および故障箇所特定装置
US7243039B1 (en) System and method for determining probing locations on IC
JP2006227026A (ja) パターン検査方法及びパターン検査装置
JPH09152472A (ja) Ic不良解析方法及びic不良解析装置
JP5155602B2 (ja) 半導体不良解析装置、不良解析方法、及び不良解析プログラム
US6549868B2 (en) Semiconductor device test system and test method
JP2005347773A5 (ja)
TWI780880B (zh) 檢查方法
US7899237B2 (en) Method, apparatus and system for detecting anomalies in mixed signal devices

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030204