JPH09148425A - Carry tape and semiconductor circuit device carried by it - Google Patents

Carry tape and semiconductor circuit device carried by it

Info

Publication number
JPH09148425A
JPH09148425A JP31021995A JP31021995A JPH09148425A JP H09148425 A JPH09148425 A JP H09148425A JP 31021995 A JP31021995 A JP 31021995A JP 31021995 A JP31021995 A JP 31021995A JP H09148425 A JPH09148425 A JP H09148425A
Authority
JP
Japan
Prior art keywords
package
bump electrode
circuit device
tape
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31021995A
Other languages
Japanese (ja)
Inventor
Kazuya Tsuboi
和哉 坪井
Masakatsu Suzuki
昌克 鈴木
Usuke Enomoto
宇佑 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP31021995A priority Critical patent/JPH09148425A/en
Publication of JPH09148425A publication Critical patent/JPH09148425A/en
Pending legal-status Critical Current

Links

Landscapes

  • Packaging Frangible Articles (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent bump electrode trouble from occurring during carriage, by providing a projection for supporting a package by point, in the specified position of a package storage region. SOLUTION: A carry tape 1 consists of a band-shaped tape body 1a used for carriage, and the tape body 1a consists of insulating material such as polypropylene, polyester, or the like, and a plurality of package storage regions 1a1 quadrangular in plan view are provided at specified intervals in longitudinal direction of the tape body 1a at the main face. Projections 1a2 quadrangular in plan view are made in the vicinities of the four corners of the package storage region 1a1 of the carry tape 1. The projection 1a2 is a member which support it in floating condition so that the bump electrode 2a may not contact with the bottom of the package storage region 1a1 , in the case of storing it so that the face where the bump electrode 2a is made may oppose the bottom of the package storage region 1a1 , and this is made in a body with the tape body 1a. Such a projection 1a2 is provided to prevent the bump electrode from contacting with the carry tray during carriage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、搬送テープおよび
それによって搬送される半導体集積回路装置技術に関
し、特に、BGA(Ball Grid Array)等のようなバンプ
電極構造を有する面実装形の半導体集積回路装置を搬送
するための搬送テープに適用して有効な技術に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a carrier tape and a semiconductor integrated circuit device technology carried by the carrier tape, and more particularly to a surface mount type semiconductor integrated circuit having a bump electrode structure such as BGA (Ball Grid Array). The present invention relates to a technique effective when applied to a carrier tape for carrying an apparatus.

【0002】[0002]

【従来の技術】半導体集積回路装置の高機能・高性能化
に伴い素子集積度の向上が進められる中にあって、パッ
ケージ内の素子電極を外部に引き出す外部端子の数も増
加する傾向にある。
2. Description of the Related Art As semiconductor integrated circuit devices have advanced functions and higher performance, and the degree of integration of devices has been improved, the number of external terminals for drawing out device electrodes in a package is also increasing. .

【0003】しかし、パッケージの側面から外部端子を
引き出す面実装形のパッケージ構造では、外部端子数を
増やす場合、パッケージ側面の辺の長さを長くしなけれ
ばならず、必要以上にパッケージが大形になってしまう
という問題が生じ、設置可能な外部端子の数に限界があ
る。
However, in the surface mount type package structure in which the external terminals are pulled out from the side surface of the package, when the number of external terminals is increased, the side length of the side surface of the package must be increased, and the package is larger than necessary. However, there is a limit to the number of external terminals that can be installed.

【0004】このような問題を回避する構造として、例
えばBGA等のようにパッケージの裏面からバンプ電極
と称する外部端子を引き出す面実装形のパッケージ構造
がある。この場合、パッケージを大形にしなくても外部
端子数を増やすことが可能である。
As a structure for avoiding such a problem, there is a surface mount type package structure in which external terminals called bump electrodes are drawn out from the back surface of the package such as BGA. In this case, it is possible to increase the number of external terminals without making the package large.

【0005】ところで、このようなバンプ電極構造を有
する半導体集積回路装置を所定の場所に移す搬送手段に
搬送テープがある。搬送テープは、巻き取り可能な帯状
のテープであって、その長手方向に沿って所定の間隔毎
にパッケージが収まる程度の窪み(パッケージ収容領
域)が形成されている。
By the way, there is a carrying tape as a carrying means for moving the semiconductor integrated circuit device having such a bump electrode structure to a predetermined place. The carrier tape is a strip-shaped tape that can be wound, and has recesses (package accommodating regions) along the longitudinal direction that accommodate the packages at predetermined intervals.

【0006】パッケージの搬送に際しては、例えば次の
ようにしている。すなわち、パッケージをそのバンプ電
極形成面が搬送テープに対向するようにした状態でパッ
ケージ収容領域に収めた後、搬送テープを搬送リールに
巻き取り、搬送リールに巻き取ったまま所定の場所に搬
送するようになっている。
For example, the package is transported as follows. That is, after the package is housed in the package accommodating area with the bump electrode formation surface facing the transport tape, the transport tape is wound on the transport reel and transported to a predetermined place while being wound on the transport reel. It is like this.

【0007】なお、半導体集積回路装置を搬送する手段
については、例えば特開平6−40482号公報に記載
があり、ここには、搬送トレイについて開示されてい
る。
A means for carrying the semiconductor integrated circuit device is described in, for example, Japanese Patent Application Laid-Open No. 6-40482, and a carrying tray is disclosed therein.

【0008】[0008]

【発明が解決しようとする課題】ところが、バンプ電極
構造を有する半導体集積回路装置を搬送する搬送テープ
においては、以下の問題があることを本発明者は見い出
した。
However, the present inventor has found that a carrier tape for carrying a semiconductor integrated circuit device having a bump electrode structure has the following problems.

【0009】すなわち、バンプ電極を搬送トレイに接触
させた状態でパッケージを搬送する場合、搬送中の揺れ
等によりバンプ電極が搬送トレイの接触部から衝撃を受
けて変形したり、剥離したり、帯電防止剤が付着した
り、パッケージ実装時におけるソルダビリティが劣化し
たりする問題がある。
That is, when the package is transported with the bump electrode in contact with the transport tray, the bump electrode is impacted by the contact portion of the transport tray to be deformed, peeled, or charged due to shaking during transport. There are problems that the inhibitor adheres and the solderability at the time of package mounting deteriorates.

【0010】このような問題を回避する技術について本
発明者が検討した技術によると、搬送テープのパッケー
ジ収容領域側面の途中位置にパッケージ収容領域の二辺
または四辺に沿って延びるような段を設け、その段にバ
ンプ電極形成面の外周、二辺または四辺が引っかかるよ
うにしてパッケージを支持し、バンプ電極をパッケージ
収容領域の底面に接触させないようにする技術がある。
According to the technique studied by the present inventor about a technique for avoiding such a problem, a step extending along two or four sides of the package accommodating region is provided at an intermediate position on the side face of the package accommodating region of the transport tape. There is a technique for supporting the package by catching the outer periphery of the bump electrode formation surface, two sides or four sides, and preventing the bump electrode from coming into contact with the bottom surface of the package accommodating region.

【0011】しかし、この場合、パッケージを二辺また
は四辺で支持する、すなわち、面で支持するので、パッ
ケージ側の支持される面にはバンプ電極を設けることが
できず、バンプ電極数の増加要求やパッケージの小形化
要求に対応できないという問題がある。このような問題
は、バンプ電極数の増加や半導体集積回路装置の小形化
に伴って特に問題となる。
However, in this case, since the package is supported by two sides or four sides, that is, the surfaces are supported, bump electrodes cannot be provided on the supported surface on the package side, and an increase in the number of bump electrodes is required. There is a problem that it is not possible to meet the demand for miniaturization of packages and packages. Such a problem becomes a particular problem as the number of bump electrodes increases and the size of the semiconductor integrated circuit device becomes smaller.

【0012】本発明の目的は、バンプ電極を有する半導
体集積回路装置の搬送中にバンプ電極不良が生じるのを
防止することのできる技術を提供することにある。
An object of the present invention is to provide a technique capable of preventing a bump electrode defect from occurring during the transportation of a semiconductor integrated circuit device having a bump electrode.

【0013】また、本発明の他の目的は、バンプ電極を
有する半導体集積回路装置のソルダビリティの劣化を防
止することのできる技術を提供することにある。
Another object of the present invention is to provide a technique capable of preventing deterioration of solderability of a semiconductor integrated circuit device having bump electrodes.

【0014】また、本発明の他の目的は、バンプ電極を
有する半導体集積回路装置のバンプ電極の増加要求に対
応することのできる技術を提供することにある。
Another object of the present invention is to provide a technique capable of meeting the increasing demand for bump electrodes in a semiconductor integrated circuit device having bump electrodes.

【0015】また、本発明の他の目的は、バンプ電極を
有する半導体集積回路装置の小形化要求に対応すること
のできる技術を提供することにある。
Another object of the present invention is to provide a technique capable of meeting the demand for miniaturization of a semiconductor integrated circuit device having bump electrodes.

【0016】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0017】[0017]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0018】本発明の搬送テープは、バンプ電極構造の
パッケージを、帯状のテープ本体の長手方向に沿って所
定の間隔毎に設けられた複数のパッケージ収容領域の各
々に収めた状態で所定の場所に移動させるのに用いる搬
送テープであって、前記バンプ電極構造のパッケージを
そのバンプ電極形成面がパッケージ収容領域に対向する
ように収めた場合に、前記バンプ電極が前記パッケージ
収容領域の表面に接触しないように、前記パッケージ収
容領域の所定の位置に、前記パッケージを点で支える突
起部を設けたものである。
The carrier tape of the present invention is such that the package having the bump electrode structure is accommodated in each of a plurality of package accommodating regions provided at predetermined intervals along the longitudinal direction of the strip-shaped tape main body at a predetermined location. When the package having the bump electrode structure is housed so that its bump electrode forming surface faces the package housing area, the bump electrode contacts the surface of the package housing area. In order not to do so, a protrusion that supports the package at a point is provided at a predetermined position in the package accommodation area.

【0019】[0019]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する(なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する)。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings (note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments. , The repeated explanation is omitted).

【0020】図1は本発明の一実施の形態である搬送テ
ープの斜視図、図2は図1の搬送テープの要部拡大平面
図、図3は図2のIII-III 線の断面図、図4は図1の搬
送テープにバンプ電極構造のパッケージを収容した場合
の説明図、図5はバンプ電極構造のパッケージの上面
図、図6は図5のパッケージのバンプ電極形成面を示す
平面図、図7は図5のVII-VII 線の断面図である。
FIG. 1 is a perspective view of a carrier tape according to an embodiment of the present invention, FIG. 2 is an enlarged plan view of an essential part of the carrier tape of FIG. 1, FIG. 3 is a sectional view taken along line III-III of FIG. 4 is an explanatory view of a case where a package having a bump electrode structure is accommodated in the carrier tape of FIG. 1, FIG. 5 is a top view of a package having a bump electrode structure, and FIG. 6 is a plan view showing a bump electrode formation surface of the package of FIG. 7 is a sectional view taken along line VII-VII in FIG.

【0021】まず、本実施の形態の搬送テープを図1〜
図4によって説明する。この搬送テープ1は、例えばB
GAパッケージ形の半導体集積回路装置2(図4参照)
の搬送に用いる帯状のテープ本体1aからなり、搬送リ
ール3で巻き取ることが可能になっている。
First, the transport tape of this embodiment is shown in FIGS.
This will be described with reference to FIG. This carrier tape 1 is, for example, B
GA package type semiconductor integrated circuit device 2 (see FIG. 4)
The tape-shaped tape main body 1a is used for transporting the tape, and can be wound by the transport reel 3.

【0022】このテープ本体1aは、例えばポリプロピ
レンまたはポリエステル等のような絶縁材料からなり、
このテープ本体1aの主面には、例えば平面四角形状の
複数のパッケージ収容領域1a1 がテープ本体1aの長
手方向に沿って所定の間隔毎に設けられている。
The tape body 1a is made of an insulating material such as polypropylene or polyester,
On the main surface of the tape body 1a, a plurality of package accommodation areas 1a1 having, for example, a quadrangular plane shape are provided at predetermined intervals along the longitudinal direction of the tape body 1a.

【0023】このパッケージ収容領域1a1 は、半導体
集積回路装置2を収容するための領域であり、その半導
体集積回路装置2が収まる程度の大きさの窪みによって
形成されている。なお、この半導体集積回路装置2の搬
送時には、搬送テープ1を搬送リール3で巻き取った状
態で所定の場所に搬送するようになっている。
The package accommodating area 1a1 is an area for accommodating the semiconductor integrated circuit device 2, and is formed by a recess having a size enough to accommodate the semiconductor integrated circuit device 2. When the semiconductor integrated circuit device 2 is transported, the transport tape 1 is wound around the transport reel 3 and transported to a predetermined place.

【0024】ところで、本実施の形態においては、搬送
テープ1のパッケージ収容領域1a1 の四隅近傍に、例
えば平面四角形状の突起部1a2 が形成されている。
By the way, in the present embodiment, projections 1a2 having, for example, a quadrangular plane are formed in the vicinity of the four corners of the package accommodating area 1a1 of the carrier tape 1.

【0025】この突起部1a2 は、図4に示すように、
BGAパッケージ形の半導体集積回路装置2をそのバン
プ電極2aの形成面がパッケージ収容領域1a1 の底面
に対向するように収容した場合に、そのバンプ電極2a
がパッケージ収容領域1a1の底面に接触しないように
浮かした状態で支持するための部材であり、例えばテー
プ本体1aと一体的に成形されている。
As shown in FIG. 4, the protrusion 1a2 is
When the BGA package type semiconductor integrated circuit device 2 is housed so that the surface on which the bump electrode 2a is formed faces the bottom surface of the package housing area 1a1, the bump electrode 2a
Is a member for supporting the package housing area 1a1 in a floating state so as not to come into contact with the bottom surface of the package housing area 1a1, and is integrally formed with the tape body 1a, for example.

【0026】このような突起部1a2 を設けたことによ
り、半導体集積回路装置2の搬送中にバンプ電極2aが
搬送トレイに接触するのを防止することが可能となって
いる。
By providing such a protrusion 1a2, it is possible to prevent the bump electrode 2a from coming into contact with the carrying tray during carrying of the semiconductor integrated circuit device 2.

【0027】このため、その接触に起因するバンプ電極
2aの変形や剥離を防止することが可能となっている。
また、バンプ電極2aに帯電防止剤が付着するのを防止
することが可能となっている。さらに、その接触に起因
するバンプ電極2aのソルダビリティの劣化を防止する
ことが可能となっている。
Therefore, it is possible to prevent the bump electrode 2a from being deformed or peeled off due to the contact.
Further, it is possible to prevent the antistatic agent from adhering to the bump electrodes 2a. Further, it is possible to prevent deterioration of the solderability of the bump electrode 2a due to the contact.

【0028】また、半導体集積回路装置2を突起部1a
2 で支持することにより、半導体集積回路装置2のバン
プ電極形成面において、突起部1a2 が接触するのを見
越してバンプ電極2aを形成することができない領域を
極めて小さくすることができる。このため、半導体集積
回路装置2のバンプ電極2aの増加要求に対応すること
が可能となっている。また、そのバンプ電極2aの形成
できない領域を低減できる分、バンプ電極2aを有する
半導体集積回路装置2の小形化要求に対応することが可
能となっている。
Further, the semiconductor integrated circuit device 2 is provided with the protrusion 1a.
By supporting the semiconductor integrated circuit device 2 with the bump electrode 2, the area where the bump electrode 2a cannot be formed in the bump electrode formation surface of the semiconductor integrated circuit device 2 can be made extremely small in anticipation of the contact of the protrusion 1a2. Therefore, it is possible to meet the demand for increasing the bump electrodes 2a of the semiconductor integrated circuit device 2. Further, since the area where the bump electrode 2a cannot be formed can be reduced, it is possible to meet the demand for miniaturization of the semiconductor integrated circuit device 2 having the bump electrode 2a.

【0029】また、搬送テープ1の突起部1a2 は、テ
ープ本体1aの成形の際に一体的に成形されるので、部
品点数も増えず、搬送テープ1のコストの増大を招くこ
ともない。
Further, since the protrusion 1a2 of the carrier tape 1 is integrally molded when the tape body 1a is molded, the number of parts does not increase and the cost of the carrier tape 1 does not increase.

【0030】なお、搬送テープ1のテープ本体1aの一
方の長辺近傍には、その長辺に沿って複数の送り孔1a
3 が穿孔されている。この送り孔1a3 は、位置合わせ
良くテープ送りするために設けられた貫通孔である。
In the vicinity of one long side of the tape body 1a of the transport tape 1, a plurality of feed holes 1a are provided along the long side.
3 is perforated. The feed hole 1a3 is a through hole provided for feeding the tape in good alignment.

【0031】次に、このような搬送テープ1によって搬
送されるBGA形の半導体集積回路装置2の一例を図5
〜図7によって説明する。
Next, an example of a BGA type semiconductor integrated circuit device 2 conveyed by such a conveying tape 1 is shown in FIG.
~ It demonstrates by FIG.

【0032】BGAパッケージ形の半導体集積回路装置
2の上面および裏面は、図5および図6に示すように、
例えば8角形状に成形されている。
As shown in FIGS. 5 and 6, the upper surface and the back surface of the BGA package type semiconductor integrated circuit device 2 are as follows.
For example, it is formed in an octagonal shape.

【0033】この半導体集積回路装置2の裏面には、複
数個のバンプ電極2aが行列状に規則的に配置されてい
る。ただし、その裏面において、上記突起部1a2 (図
2参照)が当接される角部近傍は、上記した突起部1a
2 が接触するのを見越してバンプ電極配置禁止領域Aと
なっており、バンプ電極2aが形成されていない。
On the back surface of the semiconductor integrated circuit device 2, a plurality of bump electrodes 2a are regularly arranged in a matrix. However, on the back surface, in the vicinity of the corner where the protrusion 1a2 (see FIG. 2) abuts, the above-mentioned protrusion 1a
The bump electrode placement prohibited area A is formed in anticipation of the contact of 2 and the bump electrode 2a is not formed.

【0034】バンプ電極2aは、半導体集積回路装置2
を構成する半導体チップ2bの素子電極を外部に引き出
すための外部端子であり、例えば鉛(Pb)- 錫(S
n)合金からなる。
The bump electrode 2a is used for the semiconductor integrated circuit device 2
Is an external terminal for pulling out the element electrode of the semiconductor chip 2b constituting the semiconductor device, for example, lead (Pb) -tin (S
n) Made of alloy.

【0035】半導体チップ2bは、例えばシリコン(S
i)単結晶からなり、半導体集積回路装置2におけるパ
ッケージ基板2cの主面中央のチップ実装領域2d上に
銀(Ag)入りエポキシ樹脂等によって接着された状態
で実装されている。なお、パッケージ基板2cは、例え
ばエポキシ系の樹脂からなる。また、チップ実装領域2
dは、例えば銅(Cu)等のような導電性の高い金属か
らなる。
The semiconductor chip 2b is made of, for example, silicon (S
i) It is made of a single crystal, and is mounted on the chip mounting region 2d at the center of the main surface of the package substrate 2c in the semiconductor integrated circuit device 2 in a state of being bonded with an epoxy resin containing silver (Ag) or the like. The package substrate 2c is made of, for example, an epoxy resin. In addition, the chip mounting area 2
d is made of a highly conductive metal such as copper (Cu).

【0036】この半導体チップ2bの主面には所定の半
導体集積回路が形成されており、その素子電極は、ボン
ディングワイヤ2eを通じて、パッケージ基板2c上の
チップ実装領域2dの外周に設けられたリード2fと電
気的に接続されている。
A predetermined semiconductor integrated circuit is formed on the main surface of the semiconductor chip 2b, and its element electrode is provided with a lead 2f provided on the outer periphery of a chip mounting area 2d on the package substrate 2c through a bonding wire 2e. Is electrically connected to.

【0037】このリード2fは、例えばCu等のような
導電性の高い金属からなり、その表面は、例えばAgメ
ッキが施されている。また、このリード2fは、パッケ
ージ基板2cの内部に形成された内部配線を通じてパッ
ケージ基板2cの裏面のバンプ下地電極2gと電気的に
接続されている。そして、このバンプ下地電極2g上に
設けられたバンプ電極2aと電気的に接続されている。
The lead 2f is made of a highly conductive metal such as Cu, and the surface thereof is plated with Ag, for example. The leads 2f are electrically connected to the bump base electrodes 2g on the back surface of the package substrate 2c through the internal wiring formed inside the package substrate 2c. Then, it is electrically connected to the bump electrode 2a provided on the bump base electrode 2g.

【0038】なお、半導体チップ2b、ボンディングワ
イヤ2eおよびリード2f等は、パッケージ樹脂2hに
よって封止されている。
The semiconductor chip 2b, the bonding wires 2e, the leads 2f, etc. are sealed with a package resin 2h.

【0039】このように、本実施の形態によれば、以下
の効果を得ることが可能となる。
As described above, according to this embodiment, the following effects can be obtained.

【0040】(1).BGAパッケージ形の半導体集積回路
装置2を突起部1a2 で支持することにより、その半導
体集積回路装置2の搬送中にバンプ電極2aが搬送テー
プ1に接触するのを防止することが可能となる。
(1). By supporting the BGA package type semiconductor integrated circuit device 2 by the protrusions 1a2, it is possible to prevent the bump electrodes 2a from coming into contact with the carrier tape 1 while the semiconductor integrated circuit device 2 is being carried. It becomes possible.

【0041】(2).上記(1) により、その半導体集積回路
装置2の搬送中にバンプ電極2aに不良が生じるのを防
止することが可能となる。
(2) Due to the above (1), it is possible to prevent the bump electrode 2a from being defective during the transportation of the semiconductor integrated circuit device 2.

【0042】(3).上記(1) により、その半導体集積回路
装置2の搬送中にバンプ電極2aに帯電防止剤が付着す
るのを防止することが可能となる。
(3) By the above (1), it becomes possible to prevent the antistatic agent from adhering to the bump electrodes 2a during the transportation of the semiconductor integrated circuit device 2.

【0043】(4).上記(1) により、その半導体集積回路
装置2におけるバンプ電極2aのソルダビリティの劣化
を防止することが可能となる。
(4) Due to the above (1), it becomes possible to prevent deterioration of the solderability of the bump electrode 2a in the semiconductor integrated circuit device 2.

【0044】(5).バンプ電極構造を有する半導体集積回
路装置2を突起部1a2 で支持することにより、半導体
集積回路装置2のバンプ電極形成面において、バンプ電
極2aが形成できない領域を極めて小さくすることが可
能となる。
(5). By supporting the semiconductor integrated circuit device 2 having the bump electrode structure with the protrusions 1a2, the area on the bump electrode formation surface of the semiconductor integrated circuit device 2 where the bump electrodes 2a cannot be formed is made extremely small. It becomes possible.

【0045】(6).上記(5) により、その半導体集積回路
装置2のバンプ電極2aの増加要求に対応することが可
能となる。
(6). By the above (5), it becomes possible to meet the demand for increasing the bump electrodes 2a of the semiconductor integrated circuit device 2.

【0046】(7).上記(5) により、その半導体集積回路
装置2の小形化要求に対応することが可能となる。
(7). Due to the above (5), it becomes possible to meet the demand for miniaturization of the semiconductor integrated circuit device 2.

【0047】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【0048】例えば前記実施の形態では、プラスチック
パッケージ形のBGA用の搬送テープに本発明を適用し
た場合について説明したが、これに限定されるものでは
なく種々適用可能であり、例えばセラミックパッケージ
形のBGA用の搬送テープに適用することも可能であ
る。
For example, in the above-described embodiment, the case where the present invention is applied to the plastic package type BGA carrier tape has been described, but the present invention is not limited to this and various applications are possible, for example, a ceramic package type. It can also be applied to a carrier tape for BGA.

【0049】また、前記実施の形態では、BGAパッケ
ージ用の搬送テープに本発明を適用した場合について説
明したが、これに限定されるものではなく種々適用可能
であり、例えばCSP(Chip Size Package) 用の搬送テ
ープに適用することも可能である。
Further, in the above-mentioned embodiment, the case where the present invention is applied to the carrier tape for the BGA package has been described, but the present invention is not limited to this and various applications are possible, for example, CSP (Chip Size Package). It is also possible to apply it to a carrier tape for use in.

【0050】また、前記実施の形態では、1個の半導体
チップをパッケージ内に有する半導体集積回路装置用の
搬送テープに本発明を適用した場合について説明した
が、これに限定されるものではなく種々適用可能であ
り、例えば複数個の半導体チップをパッケージ内に有す
る半導体集積回路装置用の搬送テープに適用することも
可能である。
Further, in the above-described embodiment, the case where the present invention is applied to the carrier tape for the semiconductor integrated circuit device having one semiconductor chip in the package has been described, but the present invention is not limited to this. It is applicable, for example, to a carrier tape for a semiconductor integrated circuit device having a plurality of semiconductor chips in a package.

【0051】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置用の搬送テープに適用した場合について説
明したが、これに限定されるものではなく、例えばバン
プ電極を有する他の電子部品用の搬送テープ等に適用で
きる。本発明は、少なくともバンプ電極を有する電子部
品の搬送テープに適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the carrier tape for the semiconductor integrated circuit device which is the field of application which is the background of the invention has been described, but the invention is not limited to this. It can be applied to, for example, a carrier tape for other electronic components having bump electrodes. INDUSTRIAL APPLICABILITY The present invention can be applied to a carrier tape for electronic components having at least bump electrodes.

【0052】[0052]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0053】(1).本発明の搬送テープによれば、バンプ
電極構造のパッケージを突起部で支持することにより、
パッケージ搬送中にバンプ電極が搬送テープのパッケー
ジ収容領域表面に接触するのを防止することができる。
このため、バンプ電極構造のパッケージの搬送中にバン
プ電極不良が生じるのを防止することが可能となる。ま
た、バンプ電極に帯電防止剤が付着するのを防止するこ
とが可能となる。また、バンプ電極構造のパッケージの
ソルダビリティの劣化を防止することが可能となる。
(1). According to the carrier tape of the present invention, by supporting the package having the bump electrode structure by the protrusions,
It is possible to prevent the bump electrode from coming into contact with the surface of the package accommodating area of the transport tape during package transport.
Therefore, it becomes possible to prevent the bump electrode defect from occurring during the transportation of the package having the bump electrode structure. Further, it becomes possible to prevent the antistatic agent from adhering to the bump electrodes. In addition, it becomes possible to prevent deterioration of the solderability of the package having the bump electrode structure.

【0054】(2).本発明の搬送テープによれば、パッケ
ージを突起部で支持することにより、パッケージのバン
プ形成面において、バンプ電極を形成することができな
い領域を極めて小さくすることができる。このため、バ
ンプ電極構造のパッケージのバンプ電極の増加要求に対
応することが可能となる。また、バンプ電極構造のパッ
ケージの小形化要求に対応することが可能となる。
(2) According to the carrier tape of the present invention, by supporting the package by the projecting portion, it is possible to extremely reduce the area where the bump electrode cannot be formed on the bump forming surface of the package. Therefore, it becomes possible to meet the demand for an increase in the bump electrodes of the package having the bump electrode structure. Further, it becomes possible to meet the demand for miniaturization of the package having the bump electrode structure.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である搬送テープの要部
斜視図である。
FIG. 1 is a perspective view of essential parts of a carrier tape according to an embodiment of the present invention.

【図2】図1の搬送テープの要部拡大平面図である。FIG. 2 is an enlarged plan view of an essential part of the transport tape of FIG.

【図3】図2のIII-III 線の断面図である。FIG. 3 is a sectional view taken along line III-III in FIG. 2;

【図4】図1の搬送テープにバンプ電極構造のパッケー
ジを収容した場合の説明図である。
FIG. 4 is an explanatory diagram of a case where a package having a bump electrode structure is housed in the carrier tape of FIG.

【図5】バンプ電極構造のパッケージの上面図である。FIG. 5 is a top view of a package having a bump electrode structure.

【図6】図5のパッケージのバンプ電極形成面を示す平
面図である。
6 is a plan view showing a bump electrode formation surface of the package of FIG.

【図7】図5のVII-VII 線の断面図である。7 is a sectional view taken along line VII-VII of FIG.

【符号の説明】[Explanation of symbols]

1 搬送テープ 1a テープ本体 1a1 パッケージ収容領域 1a2 突起部 1a3 送り孔 2 半導体集積回路装置 2a バンプ電極 2b 半導体チップ 2c パッケージ基板 2d チップ実装領域 2e ボンディングワイヤ 2f リード 2g バンプ下地電極 2h パッケージ樹脂 A バンプ電極配置禁止領域 3 搬送リール 1 Transport Tape 1a Tape Body 1a1 Package Storage Area 1a2 Projection 1a3 Feed Hole 2 Semiconductor Integrated Circuit Device 2a Bump Electrode 2b Semiconductor Chip 2c Package Substrate 2d Chip Mounting Area 2e Bonding Wire 2f Lead 2g Bump Base Electrode 2h Package Resin A Bump Electrode Arrangement Prohibited area 3 Transport reel

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 昌克 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 榎本 宇佑 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masakatsu Suzuki 5-20-1, Josuihoncho, Kodaira-shi, Tokyo Inside the Semiconductor Business Division, Hitachi, Ltd. (72) Inventor Enomoto Yusuke, Komizura-cho, Kodaira, Tokyo 5-20-1 Hitachi Ltd. Semiconductor Division

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 バンプ電極構造のパッケージを、帯状の
テープ本体の長手方向に沿って所定の間隔毎に設けられ
た複数のパッケージ収容領域の各々に収めた状態で所定
の場所に移動させるのに用いる搬送テープであって、前
記バンプ電極構造のパッケージをそのバンプ電極形成面
がパッケージ収容領域に対向するように収めた場合に、
前記バンプ電極が前記パッケージ収容領域の表面に接触
しないように、前記パッケージ収容領域の所定の位置
に、前記パッケージを点で支える突起部を設けたことを
特徴とする搬送テープ。
1. A method of moving a package having a bump electrode structure to a predetermined place while being housed in each of a plurality of package accommodating regions provided at predetermined intervals along a longitudinal direction of a strip-shaped tape body. A carrier tape to be used, when the package having the bump electrode structure is housed so that the bump electrode forming surface faces the package housing area,
A carrier tape, wherein a protrusion for supporting the package at a point is provided at a predetermined position in the package containing area so that the bump electrode does not come into contact with the surface of the package containing area.
【請求項2】 請求項1記載の搬送テープであって、前
記突起部を4箇所またはそれ以上設けたことを特徴とす
る搬送テープ。
2. The transport tape according to claim 1, wherein the protrusions are provided at four or more places.
【請求項3】 請求項1または2記載の搬送テープであ
って、前記パッケージがBGAであることを特徴とする
搬送テープ。
3. The carrier tape according to claim 1, wherein the package is BGA.
【請求項4】 請求項1、2または3記載の搬送テープ
によって搬送される半導体集積回路装置であって、前記
パッケージの裏面において、前記突起部が接触する部分
に、前記バンプ電極の配置を禁止する禁止領域を設けた
ことを特徴とする半導体集積回路装置。
4. A semiconductor integrated circuit device carried by the carrying tape according to claim 1, 2 or 3, wherein the bump electrode is prohibited from being arranged on a portion of the back surface of the package where the protrusion contacts. A semiconductor integrated circuit device having a prohibited area for protection.
JP31021995A 1995-11-29 1995-11-29 Carry tape and semiconductor circuit device carried by it Pending JPH09148425A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31021995A JPH09148425A (en) 1995-11-29 1995-11-29 Carry tape and semiconductor circuit device carried by it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31021995A JPH09148425A (en) 1995-11-29 1995-11-29 Carry tape and semiconductor circuit device carried by it

Publications (1)

Publication Number Publication Date
JPH09148425A true JPH09148425A (en) 1997-06-06

Family

ID=18002633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31021995A Pending JPH09148425A (en) 1995-11-29 1995-11-29 Carry tape and semiconductor circuit device carried by it

Country Status (1)

Country Link
JP (1) JPH09148425A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570506B1 (en) * 1998-11-23 2006-09-27 삼성전자주식회사 Drive Chip Carrying Tray
JP2012124487A (en) * 2010-12-07 2012-06-28 Powertech Technology Inc Tape
CN102569123A (en) * 2010-12-17 2012-07-11 力成科技股份有限公司 Winding belt
CN104709553A (en) * 2013-12-13 2015-06-17 联想(北京)有限公司 Tray used for placing integrated module
WO2016175365A1 (en) * 2015-04-28 2016-11-03 (주)씨앤아이테크놀로지 Method for forming electromagnetic wave shielding film of semiconductor package by using pocket

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570506B1 (en) * 1998-11-23 2006-09-27 삼성전자주식회사 Drive Chip Carrying Tray
JP2012124487A (en) * 2010-12-07 2012-06-28 Powertech Technology Inc Tape
CN102569123A (en) * 2010-12-17 2012-07-11 力成科技股份有限公司 Winding belt
CN104709553A (en) * 2013-12-13 2015-06-17 联想(北京)有限公司 Tray used for placing integrated module
WO2016175365A1 (en) * 2015-04-28 2016-11-03 (주)씨앤아이테크놀로지 Method for forming electromagnetic wave shielding film of semiconductor package by using pocket

Similar Documents

Publication Publication Date Title
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
US5483024A (en) High density semiconductor package
US6710456B1 (en) Composite interposer for BGA packages
US20070257348A1 (en) Multiple chip package module and method of fabricating the same
JPH10200012A (en) Package of ball grid array semiconductor and its manufacturing method
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
JP2878564B2 (en) Semiconductor package
KR100262723B1 (en) Semiconductor package and semiconductor module using the same
EP0978871A2 (en) A low power packaging design
US20040084757A1 (en) Micro leadframe package having oblique etching
JPH09148425A (en) Carry tape and semiconductor circuit device carried by it
CN117374020A (en) Chip scale package
JP3181229B2 (en) Semiconductor device, its manufacturing method, its mounting method, and lead frame and its manufacturing method
KR100474193B1 (en) BG Package and Manufacturing Method
JPH09148424A (en) Carriage tray, and semiconductor integrated circuit device carried by it
JPH10256473A (en) Semiconductor device
JP2000058701A (en) Carrier tape with reinforcing section and semiconductor device using the same
JPH10256469A (en) Semiconductor device
JP2896223B2 (en) Resin-sealed semiconductor device
KR100306231B1 (en) Circuit Board Structure of Semiconductor Package and Grounding Method Using Circuit Board
KR950010866B1 (en) Surface mounting type semiconductor package
JP3524525B2 (en) Mounting board for semiconductor device
JP2952286B2 (en) Bare chipless dress package
JPH06244313A (en) Semiconductor package and mounting method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050111