JPH09148424A - Carriage tray, and semiconductor integrated circuit device carried by it - Google Patents

Carriage tray, and semiconductor integrated circuit device carried by it

Info

Publication number
JPH09148424A
JPH09148424A JP30536695A JP30536695A JPH09148424A JP H09148424 A JPH09148424 A JP H09148424A JP 30536695 A JP30536695 A JP 30536695A JP 30536695 A JP30536695 A JP 30536695A JP H09148424 A JPH09148424 A JP H09148424A
Authority
JP
Japan
Prior art keywords
package
tray
integrated circuit
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30536695A
Other languages
Japanese (ja)
Inventor
Kazuya Tsuboi
和哉 坪井
Masahito Numazaki
雅人 沼崎
Usuke Enomoto
宇佑 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP30536695A priority Critical patent/JPH09148424A/en
Publication of JPH09148424A publication Critical patent/JPH09148424A/en
Pending legal-status Critical Current

Links

Landscapes

  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent bump electrode trouble from occurring by providing a salient electrode for supporting a package by a point, in the specified position of a package storage region. SOLUTION: On the main face of a carriage tray, the package storage regions 1a1 quadrangular in plan view stand in line regularly in matrix form, and these are made by the indents formed on the main face of the carriage tray 1a1 . That is, semiconductor integrated circuit devices can be carried in condition that they are accommodated in individual storage regions 1a1 . What is more, this is arranged so that they can be carried in condition that plural sheets of carry trays lie on top of on another at the time of carriage. Projections 1a2 quadrangular in plan view are made in the vicinities of the four corners of the bottom in this package storage region 1a1 . This projection 1a2 is a member for supporting it in floating condition so that the bump electrode 2a may not contact with the bottom of the package storage region 1a1 , in the case of storing it so that the face where the bump electrode 2a is made may oppose the bottom of the package storage region 1a1 . Therefore, this prevents the bump electrode from contacting with the carriage tray during carriage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、搬送トレイおよび
それによって搬送される半導体集積回路装置技術に関
し、特に、BGA(Ball Grid Array )等のようなバン
プ電極構造を有する面実装形の半導体集積回路装置を搬
送するための搬送トレイに適用して有効な技術に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a carrier tray and a semiconductor integrated circuit device technology carried by the carrier tray, and more particularly to a surface mount type semiconductor integrated circuit having a bump electrode structure such as BGA (Ball Grid Array). The present invention relates to a technique effectively applied to a carrying tray for carrying a device.

【0002】[0002]

【従来の技術】半導体集積回路装置の高機能・高性能化
に伴い素子集積度の向上が進められる中にあって、パッ
ケージ内の素子電極を外部に引き出す外部端子の数も増
加する傾向にある。
2. Description of the Related Art As semiconductor integrated circuit devices have advanced functions and higher performance, and the degree of integration of devices has been improved, the number of external terminals for drawing out device electrodes in a package is also increasing. .

【0003】しかし、パッケージの側面から外部端子を
引き出す面実装形のパッケージ構造では、外部端子数を
増やす場合、パッケージ側面の辺の長さを長くしなけれ
ばならず、必要以上にパッケージが大形になってしまう
という問題が生じ、設置可能な外部端子の数に限界があ
る。
However, in the surface mount type package structure in which the external terminals are pulled out from the side surface of the package, when the number of external terminals is increased, the side length of the side surface of the package must be increased, and the package is larger than necessary. However, there is a limit to the number of external terminals that can be installed.

【0004】このような問題を回避する構造として、例
えばBGA等のようにパッケージの裏面からバンプ電極
と称する外部端子を引き出す面実装形のパッケージ構造
がある。この場合、パッケージを大形にしなくても外部
端子数を増やすことが可能である。
As a structure for avoiding such a problem, there is a surface mount type package structure in which external terminals called bump electrodes are drawn out from the back surface of the package such as BGA. In this case, it is possible to increase the number of external terminals without making the package large.

【0005】ところで、このようなバンプ電極構造を有
する半導体集積回路装置を所定の場所に移すには、通
常、搬送トレイが使用される。搬送トレイには、パッケ
ージが収まる程度の窪み(パッケージ収容領域)が形成
されていて、パッケージは、そのパッケージ収容領域に
収められた状態で所定の場所に搬送される。
By the way, a carrier tray is usually used to move the semiconductor integrated circuit device having such a bump electrode structure to a predetermined place. The transport tray is formed with a recess (package accommodating region) to accommodate the package, and the package is conveyed to a predetermined place while being accommodated in the package accommodating region.

【0006】この場合、パッケージは、そのバンプ電極
形成面をパッケージ収容領域に向けた状態、すなわち、
そのバンプ電極がパッケージ収容領域の底面に接触した
状態で搬送される場合と、そのパッケージのバンプ電極
形成面を上向きにした状態、すなわち、パッケージ上面
(バンプ電極が形成されていない面)をパッケージ収容
領域に向けた状態で搬送される場合とがある。
In this case, the package is in a state where the bump electrode forming surface is directed to the package accommodating region, that is,
When the bump electrode is transported in contact with the bottom surface of the package housing area, and when the bump electrode formation surface of the package faces upward, that is, the package upper surface (the surface where the bump electrode is not formed) is housed in the package. It may be transported in a state of being directed toward the area.

【0007】なお、半導体集積回路装置の搬送用トレイ
については、例えば特開平6ー40482号公報に記載
がある。
The carrying tray of the semiconductor integrated circuit device is described in, for example, Japanese Patent Application Laid-Open No. 6-40482.

【0008】[0008]

【発明が解決しようとする課題】ところが、バンプ電極
構造を有する半導体集積回路装置においては、その搬送
技術に関して、以下の問題があることを本発明者は見い
出した。
However, the present inventor has found that the semiconductor integrated circuit device having the bump electrode structure has the following problems with respect to its carrying technique.

【0009】すなわち、バンプ電極を搬送トレイに接触
させた状態でパッケージを搬送する場合、搬送中の揺れ
等によりバンプ電極が搬送トレイの接触部から衝撃を受
けて変形したり、剥離したり、パッケージ実装時におけ
るソルダビリティが劣化したりする問題がある。
That is, when the package is transported with the bump electrode in contact with the transport tray, the bump electrode is impacted by the contact portion of the transport tray to be deformed or peeled off due to shaking during transport, etc. There is a problem that the solderability at the time of mounting deteriorates.

【0010】このような問題を回避する技術について本
発明者が検討した技術によると、搬送トレイのパッケー
ジ収容領域側面の途中位置に段を設け、その段にバンプ
電極形成面の外周、二辺または四辺が引っかかるように
してパッケージを支持し、バンプ電極をパッケージ収容
領域の底面に接触させないようにする技術がある。
According to the technique studied by the present inventor about the technique for avoiding such a problem, a step is provided at an intermediate position on the side surface of the package accommodating area of the transfer tray, and the step has an outer periphery, two sides, or two sides of the bump electrode forming surface. There is a technique in which the package is supported so that the four sides are caught so that the bump electrode does not come into contact with the bottom surface of the package accommodating region.

【0011】しかし、この場合、パッケージを二辺また
は四辺で支持する、すなわち、面で支持するので、パッ
ケージ側の支持される面にはバンプ電極を設けることが
できず、バンプ電極数の増加要求やパッケージの小形化
要求に対応できないという問題がある。このような問題
は、バンプ電極数の増加や半導体集積回路装置の小形化
に伴って特に問題となる。
However, in this case, since the package is supported by two sides or four sides, that is, the surfaces are supported, bump electrodes cannot be provided on the supported surface on the package side, and an increase in the number of bump electrodes is required. There is a problem that it is not possible to meet the demand for miniaturization of packages and packages. Such a problem becomes a particular problem as the number of bump electrodes increases and the size of the semiconductor integrated circuit device becomes smaller.

【0012】また、パッケージのバンプ電極を上向きに
して搬送する場合でも、その搬送トレイの上に他の搬送
トレイを重ねて搬送する場合があり、その場合、下段の
搬送トレイに収められたパッケージのバンプ電極が上段
の搬送トレイの下面に接触する結果、上記したバンプ電
極の変形・剥離やパッケージ実装時におけるソルダビリ
ティの劣化の問題が生じる。
Further, even when the bump electrodes of the package are carried upward, another carrying tray may be carried over the carrying tray, and in that case, the packages contained in the lower carrying tray may be carried. As a result of the bump electrodes coming into contact with the lower surface of the upper carrying tray, the above-mentioned problems of deformation / peeling of the bump electrodes and deterioration of solderability during package mounting occur.

【0013】本発明の目的は、バンプ電極を有する半導
体集積回路装置の搬送中にバンプ電極不良が生じるのを
防止することのできる技術を提供することにある。
An object of the present invention is to provide a technique capable of preventing a bump electrode defect from occurring during transportation of a semiconductor integrated circuit device having a bump electrode.

【0014】また、本発明の他の目的は、バンプ電極を
有する半導体集積回路装置のソルダビリティの劣化を防
止することのできる技術を提供することにある。
Another object of the present invention is to provide a technique capable of preventing deterioration of solderability of a semiconductor integrated circuit device having bump electrodes.

【0015】また、本発明の他の目的は、バンプ電極を
有する半導体集積回路装置のバンプ電極の増加要求に対
応することのできる技術を提供することにある。
Another object of the present invention is to provide a technique capable of meeting the increasing demand for bump electrodes in a semiconductor integrated circuit device having bump electrodes.

【0016】また、本発明の他の目的は、バンプ電極を
有する半導体集積回路装置の小形化要求に対応すること
のできる技術を提供することにある。
Another object of the present invention is to provide a technique capable of meeting the demand for miniaturization of a semiconductor integrated circuit device having bump electrodes.

【0017】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0018】[0018]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0019】本発明の搬送トレイは、バンプ電極を有す
るパッケージが収められるパッケージ収容領域を備え、
前記パッケージを所定の場所に移動させるのに用いる搬
送トレイであって、前記パッケージをそのバンプ電極が
パッケージ収容領域に対向するように収めた状態で搬送
する場合に、前記バンプ電極が、前記パッケージ収容領
域の表面に接触しないように、前記パッケージ収容領域
の所定の位置に、前記パッケージを点で支える突起部を
設けたものである。
The carrying tray of the present invention comprises a package housing area for housing a package having bump electrodes,
A carrier tray used to move the package to a predetermined place, and when the package is carried in a state where the bump electrode is opposed to the package accommodating region, the bump electrode causes the package to be accommodated. A protrusion for supporting the package by a point is provided at a predetermined position of the package accommodating region so as not to contact the surface of the region.

【0020】また、本発明の搬送トレイは、バンプ電極
を有するパッケージが収められるパッケージ収容領域を
備え、前記パッケージを所定の場所に移動させるのに用
いる搬送トレイであって、前記パッケージをそのバンプ
電極が外向きになるようにパッケージ収容領域に収め、
かつ、他の搬送トレイを重ねた状態で搬送する場合に、
前記バンプ電極が、その上に重ねられた他の搬送トレイ
の裏面に接触しないように、搬送トレイの裏面の所定の
位置に突起部を設けたものである。
Further, the carrying tray of the present invention is a carrying tray which is provided with a package accommodating region for accommodating a package having bump electrodes and which is used to move the package to a predetermined place. Put it in the package storage area so that it faces outward,
And, when carrying in a state where other carrying trays are stacked,
A protrusion is provided at a predetermined position on the back surface of the transport tray so that the bump electrode does not come into contact with the back surface of another transport tray stacked on the bump electrode.

【0021】[0021]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する(なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する)。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings (note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments. , The repeated explanation is omitted).

【0022】(実施の形態1)図1は本発明の一実施の
形態である搬送トレイの要部平面図、図2は図1の搬送
トレイの要部拡大平面図、図3は図2のIII-III 線の断
面図、図4は図1の搬送トレイにバンプ電極構造を有す
るパッケージを収容した場合の説明図、図5はバンプ電
極構造を有するパッケージの上面図、図6はバンプ電極
構造を有するパッケージのバンプ電極形成面を示す平面
図、図7は図5のVII-VII 線の断面図である。
(Embodiment 1) FIG. 1 is a plan view of an essential part of a carrying tray according to an embodiment of the present invention, FIG. 2 is an enlarged plan view of an essential part of the carrying tray of FIG. 1, and FIG. A cross-sectional view taken along line III-III, FIG. 4 is an explanatory view when a package having a bump electrode structure is accommodated in the carrier tray of FIG. 1, FIG. 5 is a top view of the package having a bump electrode structure, and FIG. 6 is a bump electrode structure. FIG. 7 is a plan view showing a bump electrode formation surface of a package having a structure shown in FIG.

【0023】まず、本実施の形態1の搬送トレイを図1
〜図4によって説明する。
First, the carrying tray of the first embodiment is shown in FIG.
~ It demonstrates by FIG.

【0024】この搬送トレイ1aは、例えばBGAパッ
ケージ形の半導体集積回路装置2(図4参照)の搬送に
用いるトレイである。搬送トレイ1aは、例えばポリプ
ロピレンまたはポリエステル等のような絶縁材料からな
り、例えば平面四角形状に成形されている。
The carrying tray 1a is a tray used for carrying the BGA package type semiconductor integrated circuit device 2 (see FIG. 4), for example. The carrier tray 1a is made of an insulating material such as polypropylene or polyester, and is formed into a flat rectangular shape, for example.

【0025】この搬送トレイ1aの主面には、例えば平
面四角形状のパッケージ収容領域1a1 が行列状に規則
的に並んで形成されている。このパッケージ収容領域1
a1は、上記した半導体集積回路装置2を収容するため
の領域であり、搬送トレイ1a1 の主面に形成された窪
みによって形成されている。
On the main surface of the carrying tray 1a, for example, plane-rectangular package accommodating areas 1a1 are formed in a regular array in a matrix. This package storage area 1
a1 is a region for accommodating the semiconductor integrated circuit device 2 described above, and is formed by a recess formed in the main surface of the carrying tray 1a1.

【0026】すなわち、この半導体集積回路装置2は、
個々のパッケージ収容領域1a1 に収められた状態で搬
送されるようになっている。なお、半導体集積回路装置
2の搬送時には、複数枚の搬送トレイ1aが重ねられた
状態で搬送されるようになっている。
That is, the semiconductor integrated circuit device 2 is
The package is conveyed while being housed in each package housing area 1a1. When the semiconductor integrated circuit device 2 is carried, a plurality of carrying trays 1a are carried in a stacked state.

【0027】ところで、このパッケージ収容領域1a1
における底面の四隅近傍には、例えば平面四角形状の突
起部1a2 が形成されている。この突起部1a2 は、図
4に示すように、BGAパッケージ形の半導体集積回路
装置2をそのバンプ電極2aの形成面がパッケージ収容
領域1a1 の底面に対向するように収容した場合に、そ
のバンプ電極2aがパッケージ収容領域1a1 の底面に
接触しないように浮かした状態で支持するための部材で
あり、例えば搬送トレイ1aと一体的に成形されてい
る。
By the way, the package accommodating area 1a1
In the vicinity of the four corners of the bottom surface of, the projections 1a2 having, for example, a quadrangular plane are formed. As shown in FIG. 4, when the bump electrode 2a of the semiconductor integrated circuit device 2 is housed so that the surface where the bump electrode 2a is formed faces the bottom surface of the package housing area 1a1, as shown in FIG. The member 2a is a member for supporting the package storage area 1a1 in a floating state so as not to come into contact with the bottom surface of the package housing area 1a1.

【0028】このような突起部1a2 を設けたことによ
り、半導体集積回路装置2の搬送中にバンプ電極2aが
搬送トレイに接触するのを防止することが可能となって
いる。このため、その接触に起因するバンプ電極2aの
変形や剥離を防止することが可能となっている。また、
その接触に起因するバンプ電極2aのソルダビリティの
劣化を防止することが可能となっている。
By providing such a protrusion 1a2, it is possible to prevent the bump electrode 2a from coming into contact with the carrying tray during the carrying of the semiconductor integrated circuit device 2. Therefore, it is possible to prevent the bump electrode 2a from being deformed or peeled off due to the contact. Also,
It is possible to prevent deterioration of the solderability of the bump electrode 2a due to the contact.

【0029】また、半導体集積回路装置2を突起部1a
2 で支持することにより、半導体集積回路装置2のバン
プ電極形成面において、その支持部が当接されるために
バンプ電極2aを形成することができなくなる領域を極
めて小さくすることができる。このため、半導体集積回
路装置2のバンプ電極2aの増加要求に対応することが
可能となっている。また、バンプ電極2aを有する半導
体集積回路装置2の小形化要求に対応することが可能と
なっている。
Further, the semiconductor integrated circuit device 2 is provided with the protrusion 1a.
By supporting the semiconductor integrated circuit device 2 on the bump electrode forming surface of the semiconductor integrated circuit device 2, the area where the bump electrode 2a cannot be formed due to the contact of the supporting portion can be made extremely small. Therefore, it is possible to meet the demand for increasing the bump electrodes 2a of the semiconductor integrated circuit device 2. Further, it is possible to meet the demand for miniaturization of the semiconductor integrated circuit device 2 having the bump electrodes 2a.

【0030】また、搬送トレイ1aの突起部1a2 は、
搬送トレイ1aの成形の際に一体的に成形されるので、
部品点数も増えず、搬送トレイ1aのコストの増大を招
くこともない。
Further, the protrusion 1a2 of the carrying tray 1a is
Since the carrier tray 1a is integrally molded at the time of molding,
The number of parts does not increase, and the cost of the transport tray 1a does not increase.

【0031】次に、このような搬送トレイ1aによって
搬送されるBGA形の半導体集積回路装置2の一例を図
5〜図7によって説明する。
Next, an example of the BGA type semiconductor integrated circuit device 2 carried by the carrying tray 1a will be described with reference to FIGS.

【0032】BGAパッケージ形の半導体集積回路装置
2の上面および裏面は、図5および図6に示すように、
例えば8角形状に成形されている。
As shown in FIGS. 5 and 6, the upper surface and the back surface of the BGA package type semiconductor integrated circuit device 2 are as follows.
For example, it is formed in an octagonal shape.

【0033】この半導体集積回路装置2の裏面には、複
数個のバンプ電極2aが行列状に規則的に配置されてい
る。ただし、その裏面において、上記突起部1a2 (図
1参照)が当接される角部近傍は、上記した突起部1a
2 が接触するのを見越してバンプ電極配置禁止領域Aと
なっており、バンプ電極2aが形成されていない。
On the back surface of the semiconductor integrated circuit device 2, a plurality of bump electrodes 2a are regularly arranged in a matrix. However, on the back surface, in the vicinity of the corner where the protrusion 1a2 (see FIG. 1) abuts, the above-mentioned protrusion 1a
The bump electrode placement prohibited area A is formed in anticipation of the contact of 2 and the bump electrode 2a is not formed.

【0034】バンプ電極2aは、半導体集積回路装置2
を構成する半導体チップ2bの素子電極を外部に引き出
すための外部端子であり、例えば鉛(Pb)- 錫(S
n)合金からなる。
The bump electrode 2a is used for the semiconductor integrated circuit device 2
Is an external terminal for pulling out the element electrode of the semiconductor chip 2b constituting the semiconductor device, for example, lead (Pb) -tin (S
n) Made of alloy.

【0035】半導体チップ2bは、例えばシリコン(S
i)単結晶からなり、半導体集積回路装置2におけるパ
ッケージ基板2cの主面中央のチップ実装領域2d上に
銀(Ag)入りエポキシ樹脂等によって接着された状態
で実装されている。なお、パッケージ基板2cは、例え
ばエポキシ系の樹脂からなる。また、チップ実装領域2
dは、例えば銅(Cu)等のような導電性の高い金属か
らなる。
The semiconductor chip 2b is made of, for example, silicon (S
i) It is made of a single crystal, and is mounted on the chip mounting region 2d at the center of the main surface of the package substrate 2c in the semiconductor integrated circuit device 2 in a state of being bonded with an epoxy resin containing silver (Ag) or the like. The package substrate 2c is made of, for example, an epoxy resin. In addition, the chip mounting area 2
d is made of a highly conductive metal such as copper (Cu).

【0036】この半導体チップ2bの主面には所定の半
導体集積回路が形成されており、その素子電極は、ボン
ディングワイヤ2eを通じて、パッケージ基板2c上の
チップ実装領域2dの外周に設けられたリード2fと電
気的に接続されている。
A predetermined semiconductor integrated circuit is formed on the main surface of the semiconductor chip 2b, and its element electrode is provided with a lead 2f provided on the outer periphery of a chip mounting area 2d on the package substrate 2c through a bonding wire 2e. Is electrically connected to.

【0037】このリード2fは、例えばCu等のような
導電性の高い金属からなり、その表面は、例えばAgメ
ッキが施されている。また、このリード2fは、パッケ
ージ基板2cの内部に形成された内部配線を通じてパッ
ケージ基板2cの裏面のバンプ下地電極2gと電気的に
接続されている。そして、このバンプ下地電極2g上に
設けられたバンプ電極2aと電気的に接続されている。
The lead 2f is made of a highly conductive metal such as Cu, and the surface thereof is plated with Ag, for example. The leads 2f are electrically connected to the bump base electrodes 2g on the back surface of the package substrate 2c through the internal wiring formed inside the package substrate 2c. Then, it is electrically connected to the bump electrode 2a provided on the bump base electrode 2g.

【0038】なお、半導体チップ2b、ボンディングワ
イヤ2eおよびリード2f等は、パッケージ樹脂2hに
よって封止されている。
The semiconductor chip 2b, the bonding wires 2e, the leads 2f, etc. are sealed with a package resin 2h.

【0039】このように、本実施の形態1によれば、以
下の効果を得ることが可能となる。
As described above, according to the first embodiment, the following effects can be obtained.

【0040】(1).BGAパッケージ形の半導体集積回路
装置2を突起部1a2 で支持することにより、その半導
体集積回路装置2の搬送中にバンプ電極2aが搬送トレ
イ1aに接触するのを防止することが可能となる。
(1). By supporting the BGA package type semiconductor integrated circuit device 2 by the protrusions 1a2, it is possible to prevent the bump electrodes 2a from coming into contact with the carrying tray 1a during the carrying of the semiconductor integrated circuit device 2. It becomes possible.

【0041】(2).上記(1) により、その半導体集積回路
装置2の搬送中にバンプ電極2aに不良が生じるのを防
止することが可能となる。
(2) Due to the above (1), it is possible to prevent the bump electrode 2a from being defective during the transportation of the semiconductor integrated circuit device 2.

【0042】(3).上記(1) により、その半導体集積回路
装置2におけるバンプ電極2aのソルダビリティの劣化
を防止することが可能となる。
(3) Due to the above (1), it becomes possible to prevent deterioration of the solderability of the bump electrode 2a in the semiconductor integrated circuit device 2.

【0043】(4).その半導体集積回路装置2を突起部1
a2 で支持することにより、半導体集積回路装置2のバ
ンプ電極形成面において、バンプ電極2aが形成できな
い領域を極めて小さくすることが可能となる。
(4). The semiconductor integrated circuit device 2 is attached to the protrusion 1
By supporting with a2, it becomes possible to extremely reduce the area where the bump electrode 2a cannot be formed on the bump electrode forming surface of the semiconductor integrated circuit device 2.

【0044】(5).上記(4) により、その半導体集積回路
装置2のバンプ電極2aの増加要求に対応することが可
能となる。
(5). By the above (4), it becomes possible to meet the demand for increasing the bump electrodes 2a of the semiconductor integrated circuit device 2.

【0045】(6).上記(4) により、その半導体集積回路
装置2の小形化要求に対応することが可能となる。 (実施の形態2)図8は本発明の他の実施の形態である
搬送トレイの要部断面図、図9は図8の搬送トレイを用
いてバンプ電極構造を有するパッケージを搬送する場合
の説明図である。
(6). Due to the above (4), it becomes possible to meet the demand for miniaturization of the semiconductor integrated circuit device 2. (Embodiment 2) FIG. 8 is a cross-sectional view of a main part of a carrying tray according to another embodiment of the present invention, and FIG. 9 is a description of carrying a package having a bump electrode structure using the carrying tray of FIG. It is a figure.

【0046】本実施の形態2の搬送トレイを図8および
図9によって説明する。本実施の形態2の搬送トレイ1
bも、BGAパッケージ形の半導体集積回路装置2の搬
送に用いるトレイである。なお、図9には、BGAパッ
ケージ形の半導体集積回路装置2の一例として、例えば
CSP(Chip Size Package )形の半導体集積回路装置
2が示されている。
The carrying tray of the second embodiment will be described with reference to FIGS. 8 and 9. Transport tray 1 according to the second embodiment
Reference numeral b is also a tray used for carrying the BGA package type semiconductor integrated circuit device 2. Note that FIG. 9 shows, for example, a CSP (Chip Size Package) type semiconductor integrated circuit device 2 as an example of the BGA package type semiconductor integrated circuit device 2.

【0047】搬送トレイ1bの主面には、前記実施の形
態1と同様のパッケージ収容領域1b1 が形成されてい
る。
A package accommodating area 1b1 similar to that of the first embodiment is formed on the main surface of the carrier tray 1b.

【0048】ただし、本実施の形態2では、半導体集積
回路装置2を搬送する場合に次のようにしている。すな
わち、図9に示すように、半導体集積回路装置2を、そ
のバンプ電極形成面が上向きになるようにしてパッケー
ジ収容領域1b1 に収めるとともに、そのような搬送ト
レイ1bを複数枚重ねて搬送する。
However, in the second embodiment, the semiconductor integrated circuit device 2 is transported as follows. That is, as shown in FIG. 9, the semiconductor integrated circuit device 2 is accommodated in the package accommodating region 1b1 with its bump electrode forming surface facing upward, and a plurality of such transport trays 1b are stacked and transported.

【0049】したがって、本実施の形態2では、半導体
集積回路装置2を浮かして支持する必要がないので、パ
ッケージ収容領域1b1 内には、前記実施の形態1のよ
うな突起部も設けられていない。
Therefore, in the second embodiment, since it is not necessary to support the semiconductor integrated circuit device 2 in a floating manner, the projecting portion as in the first embodiment is not provided in the package accommodating region 1b1. .

【0050】ただし、上段の搬送トレイ1bの裏面が、
下段の搬送トレイ1bの半導体集積回路装置2における
バンプ電極2aに接触するのを防止するために、搬送ト
レイ1bの裏面に突起部1b2 が設けられている。本実
施の形態2では、突起部1b2 がパッケージ収容領域1
b1 の裏側に設けられている。なお、この突起部1b2
も搬送トレイ1bと一体的に成形されている。
However, the back surface of the upper carrying tray 1b is
In order to prevent the bump electrodes 2a in the semiconductor integrated circuit device 2 of the lower carrying tray 1b from coming into contact with each other, a protrusion 1b2 is provided on the back surface of the carrying tray 1b. In the second embodiment, the projecting portion 1b2 is located in the package housing area 1
It is provided on the back side of b1. In addition, this protrusion 1b2
Is also integrally formed with the transport tray 1b.

【0051】これにより、搬送トレイ1bを複数枚重ね
て搬送する場合にバンプ電極2aが上段の搬送トレイ1
bの裏面に接触するのを防止することが可能となってい
る。このため、その接触に起因するバンプ電極2aの不
良を防止することが可能となっている。また、その接触
に起因するバンプ電極2aのソルダビリティの劣化を防
止することが可能となっている。
Thus, when a plurality of transport trays 1b are stacked and transported, the transport electrodes 1 with the bump electrodes 2a on the upper stage are transported.
It is possible to prevent contact with the back surface of b. Therefore, it is possible to prevent the bump electrode 2a from being defective due to the contact. Further, it is possible to prevent deterioration of the solderability of the bump electrode 2a due to the contact.

【0052】また、搬送トレイ1bを複数枚重ねて搬送
する場合に、搬送トレイ1bの裏面がバンプ電極2aに
接触するのを、搬送トレイ1bの裏面に設けられた突起
部1b2 で防止することにより、半導体集積回路装置2
のバンプ電極形成面において、バンプ電極2aを形成す
ることができない領域を極めて小さくすることが可能と
なっている。
Further, when a plurality of transport trays 1b are stacked and transported, it is possible to prevent the back surface of the transport tray 1b from contacting the bump electrodes 2a by the protrusions 1b2 provided on the back surface of the transport tray 1b. , Semiconductor integrated circuit device 2
It is possible to extremely reduce the area where the bump electrode 2a cannot be formed on the bump electrode forming surface.

【0053】このため、その半導体集積回路装置2のバ
ンプ電極2aの増加要求に対応することが可能となって
いる。また、その半導体集積回路装置2の小形化要求に
対応することが可能となっている。
Therefore, it is possible to meet the increasing demand for the bump electrodes 2a of the semiconductor integrated circuit device 2. Further, it is possible to meet the demand for miniaturization of the semiconductor integrated circuit device 2.

【0054】このように、本実施の形態2によれば、以
下の効果を得ることが可能となっている。
As described above, according to the second embodiment, the following effects can be obtained.

【0055】(1).搬送トレイ1bの裏面に突起部1b2
を設けたことにより、搬送トレイ1bを複数枚重ねて搬
送する場合に、パッケージ収容領域1b1 内の半導体集
積回路装置2のバンプ電極2aが上段の搬送トレイ1b
の裏面に接触するのを防止することが可能となる。
(1). Protrusions 1b2 on the back surface of the carrying tray 1b.
By providing the plurality of transport trays 1b, the bump electrodes 2a of the semiconductor integrated circuit device 2 in the package accommodating area 1b1 are located above the transport tray 1b.
It is possible to prevent contact with the back surface of the.

【0056】(2).上記(1) により、その接触に起因する
バンプ電極2aの不良を防止することが可能となる。
(2). By the above (1), it is possible to prevent the bump electrode 2a from being defective due to its contact.

【0057】(3).上記(1) により、その接触に起因する
バンプ電極2aのソルダビリティの劣化を防止すること
が可能となる。
(3) Due to the above (1), it becomes possible to prevent deterioration of the solderability of the bump electrode 2a due to the contact.

【0058】(4).搬送トレイ1bを複数枚重ねて搬送す
る場合に、搬送トレイ1bの裏面がバンプ電極2aに接
触するのを、搬送トレイ1bの裏面に設けられた突起部
1b2で防止することにより、半導体集積回路装置2の
バンプ電極形成面において、バンプ電極2aを形成する
ことができない領域を極めて小さくすることが可能とな
る。
(4) Preventing the back surface of the transport tray 1b from coming into contact with the bump electrodes 2a when the plurality of transport trays 1b are stacked and transported by the protrusion 1b2 provided on the back surface of the transport tray 1b. As a result, it is possible to extremely reduce the area where the bump electrode 2a cannot be formed on the bump electrode formation surface of the semiconductor integrated circuit device 2.

【0059】(5).上記(4) により、その半導体集積回路
装置2のバンプ電極2aの増加要求に対応することが可
能となる。
(5). Due to the above (4), it becomes possible to meet the demand for increasing the bump electrodes 2a of the semiconductor integrated circuit device 2.

【0060】(6).上記(4) により、その半導体集積回路
装置2の小形化要求に対応することが可能となる。
(6). Due to the above (4), it becomes possible to meet the demand for miniaturization of the semiconductor integrated circuit device 2.

【0061】(実施の形態3)図10は本発明の他の実
施の形態である搬送トレイの要部断面図、図11は図1
0の搬送トレイを用いてバンプ電極構造を有するパッケ
ージを搬送する場合の説明図である。
(Embodiment 3) FIG. 10 is a sectional view of a main part of a carrying tray according to another embodiment of the present invention, and FIG. 11 is FIG.
It is explanatory drawing at the time of carrying out the package which has a bump electrode structure using the carrying tray of 0.

【0062】本実施の形態3の搬送トレイを図10およ
び図11によって説明する。本実施の形態3の搬送トレ
イ1cも、BGAパッケージ形の半導体集積回路装置2
の搬送に用いるトレイである。なお、図10には、BG
Aパッケージ形の半導体集積回路装置2の一例として、
例えばCSP形の半導体集積回路装置2が示されてい
る。
The carrying tray according to the third embodiment will be described with reference to FIGS. The carrier tray 1c of the third embodiment is also the semiconductor integrated circuit device 2 of the BGA package type.
This is a tray used for transporting the. In addition, in FIG.
As an example of the A package type semiconductor integrated circuit device 2,
For example, a CSP type semiconductor integrated circuit device 2 is shown.

【0063】搬送トレイ1cの主面には、前記実施の形
態1, 2と同様のパッケージ収容領域1c1 が形成され
ている。また、搬送形態は、前記実施の形態2と同様に
している。すなわち、図11に示すように、半導体集積
回路装置2を、そのバンプ電極形成面が上向きになるよ
うにしてパッケージ収容領域1c1 に収めるとともに、
搬送トレイ1cを複数枚重ねて搬送する。
On the main surface of the carrier tray 1c, a package accommodating area 1c1 similar to that of the first and second embodiments is formed. The transportation mode is the same as that in the second embodiment. That is, as shown in FIG. 11, the semiconductor integrated circuit device 2 is accommodated in the package accommodating region 1c1 with its bump electrode formation surface facing upward.
A plurality of transport trays 1c are stacked and transported.

【0064】したがって、本実施の形態3でも、半導体
集積回路装置2を浮かして支持する必要がないので、パ
ッケージ収容領域1c1 内には、前記実施の形態1のよ
うな突起部も設けられていない。
Therefore, also in the third embodiment, since it is not necessary to support the semiconductor integrated circuit device 2 in a floating manner, the projecting portion as in the first embodiment is not provided in the package accommodating region 1c1. .

【0065】ただし、上段の搬送トレイ1cの裏面が、
下段の搬送トレイ1cの半導体集積回路装置2における
バンプ電極2aに接触するのを防止するために、搬送ト
レイ1cの裏面に突起部1c2 が設けられている。
However, the back surface of the upper carrying tray 1c is
In order to prevent the bumps 2a in the semiconductor integrated circuit device 2 of the lower carrying tray 1c from coming into contact with each other, a projection 1c2 is provided on the back surface of the carrying tray 1c.

【0066】本実施の形態3では、その突起部1c2 が
搬送トレイ1cの裏面において、個々のパッケージ収容
領域1c1 の外周の四隅近傍に設けられている。なお、
この突起部1c2 も搬送トレイ1cと一体的に成形され
ている。
In the third embodiment, the protrusions 1c2 are provided on the back surface of the carrying tray 1c near the four corners of the outer periphery of each package accommodating area 1c1. In addition,
The protrusion 1c2 is also integrally formed with the carrying tray 1c.

【0067】これにより、搬送トレイ1cを複数枚重ね
て搬送する場合に、下段の搬送トレイ1cに収められた
半導体集積回路装置2のバンプ電極2aが上段の搬送ト
レイ1cの裏面に接触するのを防止することが可能とな
っている。
As a result, when a plurality of transport trays 1c are stacked and transported, the bump electrodes 2a of the semiconductor integrated circuit device 2 housed in the lower transport tray 1c contact the back surface of the upper transport tray 1c. It is possible to prevent it.

【0068】このため、その接触に起因するバンプ電極
2aの不良を防止することが可能となっている。また、
その接触に起因するバンプ電極2aのソルダビリティの
劣化を防止することが可能となっている。
Therefore, it is possible to prevent the bump electrode 2a from being defective due to the contact. Also,
It is possible to prevent deterioration of the solderability of the bump electrode 2a due to the contact.

【0069】また、搬送トレイ1cを複数枚重ねて搬送
する場合に、突起部1c2 は、半導体集積回路装置2に
は接触しないので、半導体集積回路装置2のバンプ電極
形成面に、バンプ電極配置禁止領域を設ける必要がな
い。
Further, when a plurality of transport trays 1c are stacked and transported, the protrusions 1c2 do not contact the semiconductor integrated circuit device 2, so that bump electrode disposition is prohibited on the bump electrode formation surface of the semiconductor integrated circuit device 2. There is no need to provide a region.

【0070】このため、その半導体集積回路装置2のバ
ンプ電極2aの増加要求に対応することが可能となって
いる。また、その半導体集積回路装置2の小形化要求に
対応することが可能となっている。
Therefore, it is possible to meet the demand for increasing the bump electrodes 2a of the semiconductor integrated circuit device 2. Further, it is possible to meet the demand for miniaturization of the semiconductor integrated circuit device 2.

【0071】しかも、本実施の形態3では、複数の搬送
トレイ1cを重ねた場合に、下段の搬送トレイ1cにお
いて、上段の搬送トレイ1cの裏面における突起部1c
2 が接触する部分に、その突起部1cを嵌め合わすこと
ができるような窪み1c3 が形成されている。
In addition, in the third embodiment, when a plurality of transport trays 1c are stacked, the protrusions 1c on the back surface of the upper transport tray 1c in the lower transport tray 1c are stacked.
A recess 1c3 is formed at a portion where the 2 comes into contact with which the projection 1c can be fitted.

【0072】この窪み1c3 は、搬送トレイ1cの平面
的な位置合わせ部として機能するとともに、搬送トレイ
1cの横ずれを防止することで、その横ずれに起因して
搬送トレイ1cの裏面がバンプ電極2aに接触するのを
防止することが可能となっている。なお、窪み1c3 の
大きさは、突起部1c2 が丁度嵌まる程度でも良いし、
若干大きめでも良い。
The recess 1c3 functions as a plane alignment portion of the carrying tray 1c, and prevents lateral displacement of the carrying tray 1c, so that the back surface of the carrying tray 1c becomes the bump electrode 2a due to the lateral misalignment. It is possible to prevent contact. The size of the recess 1c3 may be such that the protrusion 1c2 is just fitted.
It may be slightly larger.

【0073】このように、本実施の形態3によれば、前
記実施の形態2で得られた効果(1)〜(3) の他に、以下
の効果を得ることが可能となっている。
As described above, according to the third embodiment, the following effects can be obtained in addition to the effects (1) to (3) obtained in the second embodiment.

【0074】(1).搬送トレイ1cを複数枚重ねて搬送す
る場合に、突起部1c2 は、半導体集積回路装置2には
接触しないので、半導体集積回路装置2のバンプ電極形
成面に、バンプ電極配置禁止領域を設ける必要がない。
(1). When a plurality of transport trays 1c are stacked and transported, the protrusions 1c2 do not contact the semiconductor integrated circuit device 2. Therefore, the bump electrode formation surface of the semiconductor integrated circuit device 2 has bump electrodes. There is no need to provide a prohibited area.

【0075】(2).上記(1) により、その半導体集積回路
装置2のバンプ電極2aの増加要求に対応することが可
能となる。
(2). By the above (1), it becomes possible to meet the demand for increasing the bump electrodes 2a of the semiconductor integrated circuit device 2.

【0076】(3).上記(1) により、その半導体集積回路
装置2の小形化要求に対応することが可能となる。
(3) By the above (1), it becomes possible to meet the demand for miniaturization of the semiconductor integrated circuit device 2.

【0077】(4).下段の搬送トレイ1cにおいて、上段
の搬送トレイ1c裏面の突起部1c2が接触する部分
に、その突起部1cを嵌め合わすことができるような窪
み1c3を設けたことにより、上下の搬送トレイ1cを
位置合わせ良く重ねることが可能となる。
(4). In the lower carrying tray 1c, a recess 1c3 is formed on the rear surface of the upper carrying tray 1c at the portion contacting the protruding portion 1c2 so that the protruding portion 1c can be fitted therein. It is possible to stack the upper and lower transport trays 1c with good alignment.

【0078】(5). 下段の搬送トレイ1cにおいて、上
段の搬送トレイ1c裏面の突起部1c2 が接触する部分
に、その突起部1cを嵌め合わすことができるような窪
み1c3 を設けたことにより、搬送トレイ1cの横ずれ
を防止することができるので、その横ずれに起因して搬
送トレイ1cの裏面がバンプ電極2aに接触するのを防
止することが可能となる。
(5). In the lower carrying tray 1c, a recess 1c3 is formed on the back surface of the upper carrying tray 1c at the portion where the protruding portion 1c2 comes into contact with the protruding portion 1c. Since the lateral displacement of the transport tray 1c can be prevented, it is possible to prevent the back surface of the transport tray 1c from contacting the bump electrodes 2a due to the lateral displacement.

【0079】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態1〜3に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
The invention made by the present inventor has been specifically described above based on the embodiments, but the present invention is not limited to the above-mentioned first to third embodiments, and does not depart from the scope of the invention. It goes without saying that various changes can be made.

【0080】例えば前記実施の形態1では、パッケージ
収容領域の四隅近傍に突起部を設けた場合について説明
したが、これに限定されるものではなく種々変更可能で
あり、例えば図12および図13に示すように、パッケ
ージ収容領域1d1 の四隅に、半導体集積回路装置を支
持する段(突起部)1d2 を設けるようにしても良い。
For example, in the first embodiment, the case where the protrusions are provided in the vicinity of the four corners of the package accommodating area has been described. However, the present invention is not limited to this, and various modifications can be made. For example, FIGS. As shown, steps (projections) 1d2 for supporting the semiconductor integrated circuit device may be provided at the four corners of the package housing area 1d1.

【0081】また、前記実施の形態3では、搬送トレイ
の裏面において、個々のパッケージ収容領域の外周にお
ける四隅近傍に突起部を設けた場合について説明した
が、これに限定されるものではなく種々変更可能であ
り、例えば搬送トレイの裏面の四隅近傍および中央に、
突起部を設けるようにしても良い。
In the third embodiment, the case where the protrusions are provided on the back surface of the carrying tray in the vicinity of the four corners of the outer periphery of each package accommodating area has been described. However, the present invention is not limited to this and various modifications can be made. It is possible, for example, near the four corners and the center of the back surface of the carrier tray,
You may make it provide a protrusion part.

【0082】また、前記実施の形態1〜3では、プラス
チックパッケージ形のBGA用の搬送トレイに本発明を
適用した場合について説明したが、これに限定されるも
のではなく種々適用可能であり、例えばセラミックパッ
ケージ形のBGA用の搬送トレイに適用することも可能
である。
In the first to third embodiments, the case where the present invention is applied to the plastic package type BGA carrying tray has been described. However, the present invention is not limited to this and various applications are possible. It is also possible to apply it to a ceramic package type BGA carrier tray.

【0083】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置用の搬送トレイに適用した場合について説
明したが、それに限定されるものではなく、例えばバン
プ電極を有する他の電子部品用の搬送トレイ等に適用で
きる。本発明は、少なくともバンプ電極を有する電子部
品の搬送トレイに適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the carrier tray for the semiconductor integrated circuit device, which is the field of application of the background, has been described, but the invention is not limited thereto. For example, it can be applied to a carrier tray for other electronic components having bump electrodes. INDUSTRIAL APPLICABILITY The present invention can be applied to a carrying tray for electronic components having at least bump electrodes.

【0084】[0084]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0085】(1).本発明の搬送トレイによれば、パッケ
ージを突起部で支持することにより、パッケージ搬送中
にバンプ電極が搬送トレイに接触するのを防止すること
ができる。このため、バンプ電極を有するパッケージの
搬送中にバンプ電極不良が生じるのを防止することが可
能となる。また、バンプ電極を有するパッケージのソル
ダビリティの劣化を防止することが可能となる。
(1). According to the carrier tray of the present invention, the bump electrode can be prevented from coming into contact with the carrier tray while the package is being carried by supporting the package by the projecting portion. Therefore, it becomes possible to prevent the bump electrode defect from occurring during the transportation of the package having the bump electrode. Further, it becomes possible to prevent deterioration of the solderability of the package having the bump electrodes.

【0086】(2).本発明の搬送トレイによれば、パッケ
ージを突起部で支持することにより、パッケージのバン
プ形成面において、バンプ電極が形成できない領域を極
めて小さくすることができる。このため、バンプ電極を
有するパッケージのバンプ電極の増加要求に対応するこ
とが可能となる。また、バンプ電極を有するパッケージ
の小形化要求に対応することが可能となる。
(2) According to the carrier tray of the present invention, by supporting the package by the projecting portion, the area where the bump electrode cannot be formed can be made extremely small on the bump forming surface of the package. Therefore, it becomes possible to meet the demand for increasing the bump electrodes of the package having the bump electrodes. Further, it becomes possible to meet the demand for miniaturization of a package having bump electrodes.

【0087】(3).本発明の搬送トレイによれば、搬送ト
レイの裏面の突起部を設けたことにより、搬送トレイを
複数重ねて搬送する場合にバンプ電極が搬送トレイの裏
面に接触するのを防止することができる。このため、そ
の接触に起因するバンプ電極不良を防止することが可能
となる。また、その接触に起因するバンプ電極のソルダ
ビリティの劣化を防止することが可能となる。
(3) According to the carrying tray of the present invention, the bump electrode comes into contact with the back surface of the carrying tray when a plurality of carrying trays are stacked and carried, because the protrusions on the back surface of the carrying tray are provided. Can be prevented. Therefore, it is possible to prevent a bump electrode defect due to the contact. Further, it becomes possible to prevent deterioration of solderability of the bump electrode due to the contact.

【0088】(4).本発明の搬送トレイによれば、搬送ト
レイを複数重ねて搬送する場合に、搬送トレイの裏面が
バンプ電極に接触するのを、搬送トレイ裏面に設けられ
た突起部で防止することにより、パッケージのバンプ電
極形成面において、バンプ電極を形成できない領域を極
めて小さくすることができる。このため、バンプ電極を
有するパッケージのバンプ電極の増加要求に対応するこ
とが可能となる。また、バンプ電極を有するパッケージ
の小形化要求に対応することが可能となる。
(4) According to the transport tray of the present invention, when a plurality of transport trays are stacked and transported, the back surface of the transport tray contacts the bump electrode by the protrusion provided on the back surface of the transport tray. By preventing it, the area where the bump electrode cannot be formed can be made extremely small on the bump electrode forming surface of the package. Therefore, it becomes possible to meet the demand for increasing the bump electrodes of the package having the bump electrodes. Further, it becomes possible to meet the demand for miniaturization of a package having bump electrodes.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である搬送トレイの要部
平面図である。
FIG. 1 is a plan view of a main part of a carrying tray according to an embodiment of the present invention.

【図2】図1の搬送トレイの要部拡大平面図である。FIG. 2 is an enlarged plan view of an essential part of the carrying tray of FIG.

【図3】図2のIII-III 線の断面図である。FIG. 3 is a sectional view taken along line III-III in FIG. 2;

【図4】図1の搬送トレイにバンプ電極構造を有するパ
ッケージを収容した場合の説明図である。
FIG. 4 is an explanatory diagram of a case where a package having a bump electrode structure is housed in the transport tray of FIG.

【図5】バンプ電極構造を有するパッケージの上面図で
ある。
FIG. 5 is a top view of a package having a bump electrode structure.

【図6】バンプ電極構造を有するパッケージのバンプ電
極形成面を示す平面図である。
FIG. 6 is a plan view showing a bump electrode formation surface of a package having a bump electrode structure.

【図7】図5のVII-VII 線の断面図である。7 is a sectional view taken along line VII-VII of FIG.

【図8】本発明の他の実施の形態である搬送トレイの要
部断面図である。
FIG. 8 is a cross-sectional view of essential parts of a carrying tray according to another embodiment of the present invention.

【図9】図8の搬送トレイを用いてバンプ電極構造を有
するパッケージを搬送する場合の説明図である。
9 is an explanatory diagram of a case where a package having a bump electrode structure is transported using the transport tray of FIG.

【図10】本発明の他の実施の形態である搬送トレイの
要部断面図である。
FIG. 10 is a cross-sectional view of essential parts of a carrying tray according to another embodiment of the present invention.

【図11】図10の搬送トレイを用いてバンプ電極構造
を有するパッケージを搬送する場合の説明図である。
11 is an explanatory diagram of a case where a package having a bump electrode structure is transported using the transport tray of FIG.

【図12】本発明の他の実施の形態である搬送トレイの
要部断面図である。
FIG. 12 is a cross-sectional view of essential parts of a carrying tray according to another embodiment of the present invention.

【図13】図12のXIII-XIII 線の要部断面図である。FIG. 13 is a cross-sectional view of main parts taken along line XIII-XIII in FIG.

【符号の説明】[Explanation of symbols]

1a〜1d 搬送トレイ 1a1 〜1d1 パッケージ収容領域 1a2 〜1d2 突起部 1c3 窪み 2 半導体集積回路装置 2a バンプ電極 2b 半導体チップ 2c パッケージ基板 2d チップ実装領域 2e ボンディングワイヤ 2f リード 2g バンプ下地電極 2h パッケージ樹脂 A バンプ電極配置禁止領域 1a to 1d Transport tray 1a1 to 1d1 Package accommodating area 1a2 to 1d2 Projection portion 1c3 Recess 2 Semiconductor integrated circuit device 2a Bump electrode 2b Semiconductor chip 2c Package substrate 2d Chip mounting area 2e Bonding wire 2f Lead 2g Bump base electrode 2h Package resin A bump Electrode placement prohibited area

フロントページの続き (72)発明者 沼崎 雅人 東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 榎本 宇佑 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内Front page continuation (72) Inventor Masato Numazaki 5-201-1, Josuihonmachi, Kodaira-shi, Tokyo Inside Hitate Cho-LS Engineering Co., Ltd. (72) Inventor Enomoto Yusuke, Kodaira-shi, Tokyo 5-20-1, Mizumotocho Incorporated company Hitachi Ltd. Semiconductor Division

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 バンプ電極を有するパッケージが収めら
れるパッケージ収容領域を備え、前記パッケージを所定
の場所に移動させるのに用いる搬送トレイであって、前
記パッケージをそのバンプ電極がパッケージ収容領域に
対向するように収めた状態で搬送する場合に、前記バン
プ電極が、前記パッケージ収容領域の表面に接触しない
ように、前記パッケージ収容領域の所定の位置に、前記
パッケージを点で支える突起部を設けたことを特徴とす
る搬送トレイ。
1. A carrier tray provided with a package accommodating area for accommodating a package having bump electrodes, the tray being used for moving the package to a predetermined location, the bump electrodes of the package facing the package accommodating area. A protrusion for supporting the package by a point is provided at a predetermined position in the package accommodating region so that the bump electrode does not come into contact with the surface of the package accommodating region when being transported in the packaged state. Transport tray characterized by.
【請求項2】 バンプ電極を有するパッケージが収めら
れるパッケージ収容領域を備え、前記パッケージを所定
の場所に移動させるのに用いる搬送トレイであって、前
記パッケージをそのバンプ電極が外向きになるようにパ
ッケージ収容領域に収め、かつ、他の搬送トレイを重ね
た状態で搬送する場合に、前記バンプ電極が、その上に
重ねられた他の搬送トレイの裏面に接触しないように、
搬送トレイの裏面の所定の位置に突起部を設けたことを
特徴とする搬送トレイ。
2. A carrier tray provided with a package accommodating region for accommodating a package having bump electrodes, wherein the carrier tray is used to move the package to a predetermined place, and the bump electrodes of the package face outward. In order to prevent the bump electrodes from coming into contact with the back surface of the other transport tray stacked thereon, when the transport electrode is accommodated in the package accommodating area and is transported in a state where the other transport trays are stacked.
A carrying tray characterized in that a protrusion is provided at a predetermined position on the back surface of the carrying tray.
【請求項3】 請求項1または2記載の搬送トレイであ
って、前記突起部を4箇所またはそれ以上設けたことを
特徴とする搬送トレイ。
3. The transport tray according to claim 1, wherein the protrusions are provided at four or more places.
【請求項4】 請求項1、2または3記載の搬送トレイ
であって、前記パッケージがBGAであることを特徴と
する搬送トレイ。
4. The transport tray according to claim 1, 2 or 3, wherein the package is BGA.
【請求項5】 請求項1〜4のいずれか1項に記載の搬
送トレイによって搬送される半導体集積回路装置であっ
て、前記パッケージの裏面において、前記突起部が接触
する部分に、前記バンプ電極の配置を禁止する禁止領域
を設けたことを特徴とする半導体集積回路装置。
5. A semiconductor integrated circuit device transported by the transport tray according to claim 1, wherein the bump electrode is provided on a portion of the back surface of the package where the protrusion contacts. A semiconductor integrated circuit device having a prohibition region for prohibiting the disposition of the semiconductor integrated circuit device.
JP30536695A 1995-11-24 1995-11-24 Carriage tray, and semiconductor integrated circuit device carried by it Pending JPH09148424A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30536695A JPH09148424A (en) 1995-11-24 1995-11-24 Carriage tray, and semiconductor integrated circuit device carried by it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30536695A JPH09148424A (en) 1995-11-24 1995-11-24 Carriage tray, and semiconductor integrated circuit device carried by it

Publications (1)

Publication Number Publication Date
JPH09148424A true JPH09148424A (en) 1997-06-06

Family

ID=17944252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30536695A Pending JPH09148424A (en) 1995-11-24 1995-11-24 Carriage tray, and semiconductor integrated circuit device carried by it

Country Status (1)

Country Link
JP (1) JPH09148424A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570506B1 (en) * 1998-11-23 2006-09-27 삼성전자주식회사 Drive Chip Carrying Tray

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570506B1 (en) * 1998-11-23 2006-09-27 삼성전자주식회사 Drive Chip Carrying Tray

Similar Documents

Publication Publication Date Title
US6204562B1 (en) Wafer-level chip scale package
US6731015B2 (en) Super low profile package with stacked dies
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
US5656856A (en) Reduced noise semiconductor package stack
US6462420B2 (en) Semiconductor chip and semiconductor device having a chip-on-chip structure
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
US20070257348A1 (en) Multiple chip package module and method of fabricating the same
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US20080179739A1 (en) Flip chip package with anti-floating structure
US6717264B2 (en) High density integrated circuit package
US20060125093A1 (en) Multi-chip module having bonding wires and method of fabricating the same
JP2878564B2 (en) Semiconductor package
KR19990006272A (en) Semiconductor package and semiconductor module using same
US6897566B2 (en) Encapsulated semiconductor package free of chip carrier
JPH09148425A (en) Carry tape and semiconductor circuit device carried by it
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
JPH09148424A (en) Carriage tray, and semiconductor integrated circuit device carried by it
JP3203200B2 (en) Semiconductor device
US6541870B1 (en) Semiconductor package with stacked chips
KR100592784B1 (en) Multi chip package
JPH10256473A (en) Semiconductor device
JP3813489B2 (en) Multilayer semiconductor device
KR102233649B1 (en) Stacked semiconductor package and manufacturing method of the same
KR0178626B1 (en) Method of making a semiconductor package and structure of the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050301

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315