JPH09146787A - Test method for microprocessor - Google Patents

Test method for microprocessor

Info

Publication number
JPH09146787A
JPH09146787A JP7327773A JP32777395A JPH09146787A JP H09146787 A JPH09146787 A JP H09146787A JP 7327773 A JP7327773 A JP 7327773A JP 32777395 A JP32777395 A JP 32777395A JP H09146787 A JPH09146787 A JP H09146787A
Authority
JP
Japan
Prior art keywords
test
mode
external
unit
application program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7327773A
Other languages
Japanese (ja)
Inventor
Giryo Ho
議諒 方
Kokusei Yo
國成 余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GOTAI HANDOTAI KOFUN YUGENKOSHI
GOUTAI HANDOTAI KOFUN YUUGENKO
GOUTAI HANDOTAI KOFUN YUUGENKOUSHI
Original Assignee
GOTAI HANDOTAI KOFUN YUGENKOSHI
GOUTAI HANDOTAI KOFUN YUUGENKO
GOUTAI HANDOTAI KOFUN YUUGENKOUSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GOTAI HANDOTAI KOFUN YUGENKOSHI, GOUTAI HANDOTAI KOFUN YUUGENKO, GOUTAI HANDOTAI KOFUN YUUGENKOUSHI filed Critical GOTAI HANDOTAI KOFUN YUGENKOSHI
Priority to JP7327773A priority Critical patent/JPH09146787A/en
Publication of JPH09146787A publication Critical patent/JPH09146787A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a test method for a microprocessor which shortens a test time and is used to test a different integrated circuit by providing test modes for an external mode, an internal mode, and an application program read mode. SOLUTION: A tested material 26 includes a tentative test mode switching unit 42 and a test control circuit 38 which belongs to the external mode, and the unit 42 is used for switching various test modes by selecting a test mode by receiving a external instruction that is inputted by a test machine 28 and enables other test modes to be increased on actual demand. Namely, test operation is advanced by making use of a three-way transmission line and when a partial test function for the internal mode is deficient or improper, a tentative external mode substitutes for test operation, thereby solving the problem of test incompleteness. Therefore, this test method not only increases the test efficiency, but also can test various different tested materials.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は一種の集積回路のテ
スト方法、特にマイクロプロセッサのテスト方法に関
し、外部モード、内部モード及び応用プログラム読取モ
ードの三方向の伝送路によりマイクロプロセッサのテス
トを進行し、高いテスト効率を有するものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of testing an integrated circuit, and more particularly to a method of testing a microprocessor, which is a method for testing a microprocessor by a three-way transmission line of an external mode, an internal mode and an application program reading mode. , Those with high test efficiency.

【0002】[0002]

【従来の技術】日用品からハイテク製品までの各方面
で、集積回路は広く用いられており、集積回路の品質の
善し悪しは製品の性能の優劣に影響する。ゆえに、集積
回路の機能テストは重要となっている。周知の集積回路
のテスト方法は二種に分けられる。図1は一の周知の集
積回路テスト方法表示図であり、それは、テスト機10
より一の制御信号を被テスト材12に出力してテストを
執行し、その後、被テスト材112より出力される一の
出力信号をテスト機10でその期待値と対比し、被テス
ト材が正常に使用できるか否かを判断するものであっ
た。
2. Description of the Related Art Integrated circuits are widely used in various fields from daily goods to high-tech products, and the quality of integrated circuits affects the performance of products. Therefore, functional testing of integrated circuits is important. Well-known integrated circuit test methods are divided into two types. FIG. 1 is a schematic diagram of one known integrated circuit test method, which is a test machine 10.
One more control signal is output to the material to be tested 12 to execute the test, and then one output signal output from the material to be tested 112 is compared with its expected value by the test machine 10 to confirm that the material to be tested is normal. It was to determine whether it can be used for.

【0003】テスト機10は被テスト材12の実際動作
をエミュレーションするため、被テスト材12がテスト
の必要な機能が増すと、テスト機10に入力されるテス
ト項目は必然的に増加し、全体のテスト時間が長くな
り、テストにかかるコストも高くなった。
Since the test machine 10 emulates the actual operation of the material 12 to be tested, as the function of the material 12 to be tested increases, the number of test items input to the tester 10 inevitably increases. The test time was longer and the test cost was higher.

【0004】マイクロプロセッサをテストする時には、
マイクロプロセッサがマプログラミングしたプログラム
ユニット及び状態機(state machine)の
部材により、その部材機能は内部プログラムの制御を受
け、異なるプログラムの運転の下では異なる出力を行
う。それで若し図1に示される伝統的なテスト方法を採
用すると、テスト上の困難さが発生する。即ち、これは
マイクロプロセッサの内部でプログラミングしたプログ
ラムを改めれば、各テスト項目及びテストモードを改め
ねばならないことによる。
When testing a microprocessor,
By means of the program unit and the state machine member programmed by the microprocessor, the function of the member is controlled by the internal program and outputs different under the operation of different programs. Therefore, if the traditional test method shown in FIG. 1 is adopted, a test difficulty occurs. That is, this is because each test item and test mode must be revised if the program programmed inside the microprocessor is revised.

【0005】マイクロプロセッサのテストに対し、業者
はテスト機より各項の命令をマイクロプロセッサに与え
て執行させ、さらにマイクロプロセッサに執行した結果
をテスト機に回送させてテスト機による比較に用いてい
る。ただしこの技術を採用すると、もとの順序を分離し
て両種の信号を伝送する必要があり、時間を浪費するだ
けでなく、この時の順序と実際の順序は異なり、テスト
が成功しても、部材の実際の応用は失敗する現象が発生
する場合があり、集積回路の品質に影響を与えた。
For testing a microprocessor, a trader gives an instruction of each term from a test machine to the microprocessor for execution, and the microprocessor executes the result for forwarding to the test machine for comparison by the test machine. . However, if this technique is adopted, it is necessary to separate the original sequence and transmit both kinds of signals, which not only wastes time, but also the sequence at this time and the actual sequence are different, and the test succeeds. However, the actual application of the member may cause a phenomenon of failure, which affects the quality of the integrated circuit.

【0006】さらに、図2には、もう一つの従来の集積
回路のテスト方法表示図であるが、その中、被テスト材
16は制御回路18を有して、復号命令及び命令の執行
を行い並びに信号をテスト機14に送る。原制御信号源
24は応用プログラム保存に用いられ、制御信号発生装
置22はテストプログラムの保存に用いられると共に自
己テストを行い、且つ応用プログラムに従わずそのテス
トプログラムを改変し、テスト時には、プログラムメモ
リがテストプログラムに切り換わると、制御信号発生装
置22はそのプログラミングしたテストプログラムに基
づき被テスト材に対して自己テストを進行し、テストを
終えた信号を制御回路18よりテスト機14に送り、期
待値との対比に供し、もって被テスト材の機能が正常か
否かのチェックに供する。このテスト方法中、制御信号
発生装置22のプログラミングしたプログラムは一旦プ
ログラミングの後には改修が難しく、このことがテスト
の弾性を低くしている。さらに、コストを考慮して、一
のプログラムメモリの大部分の空間を応用プログラム保
存に用い、残りの空間をテストプログラムメモリとして
用いているが、有限のテストメモリの空間の下で、被テ
スト材のテストを完全に行うのは難しく、その品質に影
響を与えることとなった。
Further, FIG. 2 is a diagram showing another conventional method for testing an integrated circuit, in which the material under test 16 has a control circuit 18 for executing a decoding instruction and an instruction execution. Also, a signal is sent to the test machine 14. The original control signal source 24 is used for storing the application program, the control signal generator 22 is used for storing the test program and self-tests, and the test program is modified without following the application program. Is switched to the test program, the control signal generator 22 proceeds with a self-test on the material under test based on the programmed test program, and sends a signal of the completion of the test from the control circuit 18 to the tester 14 to obtain the expected result. It is used for comparison with the value, and thus for checking whether the function of the material under test is normal. During this test method, the programmed program of the control signal generator 22 is difficult to modify once it is programmed, which reduces the elasticity of the test. Furthermore, considering the cost, most of the space of one program memory is used for storing the application program, and the remaining space is used as the test program memory. It was difficult to complete the test, and its quality was affected.

【0007】以上述べたように、従来のマイクロプロセ
ッサのテスト方法は不便であり、改善が求められてい
た。
As described above, the conventional microprocessor testing method is inconvenient and needs to be improved.

【0008】[0008]

【発明が解決しようとする課題】本発明は、外部モー
ド、内部モード及び応用プログラム読取モードの三方向
の伝送路から命令を伝送しテスト動作を進行してテスト
時間を短縮し、及びテスト不完全による集積回路の品質
への影響を防ぎ、並びに異なる集積回路のテストに用い
られてその機能が正常であるか否かの判断に利用され
る、一種のマイクロプロセッサのテスト方法を提供する
ことを課題とする。
SUMMARY OF THE INVENTION According to the present invention, commands are transmitted from a three-way transmission path of an external mode, an internal mode and an application program reading mode to perform a test operation to shorten the test time and to make an incomplete test. An object of the present invention is to provide a kind of microprocessor test method that is used for testing different integrated circuits and used to judge whether or not the functions are normal, while preventing the influence on the quality of the integrated circuits by the And

【0009】[0009]

【課題を解決するための手段】請求項1の発明は、異な
るテストモードの執行に用いられ、被テスト材のテスト
結果を一のテストユニットに送るもので、該テストモー
ドは、一のテストユニットが出力する外部命令をテスト
待機中の被テスト材に入力し、該被テスト材のテスト経
路を選択する、外部モードと、該テストユニットより入
力された外部命令の選択を受けて、該被テスト材にその
プログラミングし保存するテストプログラムにより自己
テストを進行させる、内部モードと、該テストユニット
より入力された外部命令の選択を受けて、該被テスト材
の保存する応用プログラムのプログラムコードを読み取
り、該テストユニットの行う対比に提供する、応用プロ
グラム読取モード、を包括することを特徴としている。
The invention according to claim 1 is used for execution of different test modes, and sends the test result of the material under test to one test unit, and the test mode uses one test unit. The external command output by the test unit is input to the material under test waiting for the test, and the test path of the material under test is selected. In response to the external mode and selection of the external command input from the test unit, the test target is tested. Read the program code of the application program stored in the material under test in response to the selection of the internal mode and the external command input from the test unit, in which a self-test is performed by the programming program stored in the material and stored. It is characterized in that it includes an application program reading mode provided for comparison with the test unit.

【0010】請求項2の発明では、テストステップを、
以下のa〜eのステップ、即ち、 a.テスト動作を進行するか否かを判断し、否であれば
テスト待機中の被テスト材が必要とするプログラムの動
作を正常に執行し、進行する場合は外部モードの段階に
進入する b.テストユニットより入力された外部命令を外部モー
ドにおいて読み取り、該外部モードのテストを選択する
か、或いは各種テストモードのテストを選択して進行す
る c.外部モードのテストを選択した場合には、テスト待
機中の被テスト材はテストユニットより入力された外部
命令を復号し命令を執行し、並びに結果を該テストユニ
ットに回送する d.各項のテスト機能のテスト完了後、該テストユニッ
トは一の外部命令を入力し、テストモードを応用プログ
ラム読取モードに切り換え、並びにテストを執行する e.終了テスト、 以上を包括するものとしている。
According to the second aspect of the invention, the test step comprises:
The following steps a to e: a. Determine whether to proceed with the test operation, and if not, normally execute the program operation required by the material under test waiting for the test, and if so, enter the external mode stage. B. The external command input from the test unit is read in the external mode, and the test of the external mode is selected, or the test of various test modes is selected to proceed. C. When the test in the external mode is selected, the material under test waiting for the test decodes the external command input from the test unit, executes the command, and forwards the result to the test unit. D. After the test of the test function of each item is completed, the test unit inputs one external command, switches the test mode to the application program reading mode, and executes the test. E. Completion test, including the above.

【0011】請求項3の発明では、上記テストステップ
の中、cで外部モードのテストを選択せず、内部モード
を選択すると、即、内部モードに進入し並びにテストす
るテスト機能を選択してテストを執行し、並びに結果を
テストユニットに回送している。
According to the third aspect of the present invention, in the test step, when the internal mode is selected without selecting the external mode test in c, the internal mode is immediately entered and the test function for testing is selected and tested. And the results are forwarded to the test unit.

【0012】請求項4の発明では、上記テストステップ
の中、cで内部モードのテストを選択した場合に、テス
ト待機中の被テスト材のプログラミングするテストプロ
グラムは少なくとも一以上のテストモード機能を包括す
るものとしている。
In the fourth aspect of the invention, when the internal mode test is selected in c in the test steps, the test program for programming the material under test waiting for the test includes at least one or more test mode functions. It is supposed to do.

【0013】請求項5の発明では、上記テストステップ
の中、cを執行せず、ステップのdでテストユニットに
一の外部命令を入力して応用プログラム読取モードに切
り換え、並びにテストを執行している。
According to the fifth aspect of the present invention, in the test step, c is not executed, one external command is input to the test unit in step d to switch to the application program reading mode, and the test is executed. There is.

【0014】請求項6の発明では、テスト待機中の被テ
スト材を、テストユニットに入力される外部命令を受け
取りテストモードを選択し、並びに各種テストモードに
転換する、一のテストモード切換え暫存器と、電気的に
該テスト制御回路に連接し、該テストコントロール回路
の出力信号を受け取る、一のマルチプレクサと、該マル
チプレクサに電気的に連接してその出力信号を受け取
り、該出力信号を復号して執行し、並びに執行の結果を
テストユニットに出力する、一の制御回路と、電気的に
上記マルチプレクサに連接し、内部モードテストの時に
プログラミングしたテストプログラムを保存し、該マル
チプレクサに信号を出力する、一のテストプログラムメ
モリと、応用プログラムを保存するのに用いられ、応用
プログラム読取モード執行の時にプログラムコードを出
力する、一の応用プログラムメモリと、上記マルチプレ
クサに電気的に連接し、応用プログラムメモリのプログ
ラムコードを読み取り、該テストユニットにより対比進
行に供する、一のメモリ読取り装置と、を包括するもの
としている。
According to the sixth aspect of the present invention, one test mode switching is performed, in which the material under test waiting for the test receives an external command input to the test unit, selects the test mode, and switches to various test modes. And a multiplexer that is electrically connected to the test control circuit and receives the output signal of the test control circuit, and a multiplexer that is electrically connected to the multiplexer to receive the output signal and decode the output signal. To execute the test and output the result of the test to the test unit, which is electrically connected to the control circuit and the multiplexer, which stores the test program programmed during the internal mode test and outputs the signal to the multiplexer. , One test program memory, used to store application program, application program read mode One application program memory that outputs a program code at the time of execution, and one memory reading device that is electrically connected to the multiplexer, reads the program code of the application program memory, and uses the test unit for comparison progress, Is included.

【0015】[0015]

【発明の実施の形態】本発明のマイクロプロセッサのテ
スト方法は、一のテストユニットが出力する外部命令を
テスト待機中の被テスト材に入力し、該被テスト材のテ
スト経路を選択する、外部モードと、該テストユニット
より入力された外部命令の選択を受けて、該被テスト材
にそのプログラミングし保存するテストプログラムによ
り自己テストを進行させる、内部モードと、該テストユ
ニットより入力された外部命令の選択を受けて、該被テ
スト材の保存する応用プログラムのプログラムコードを
読み取り、該テストユニットの行う対比に提供する、応
用プログラム読取モードを包括する異なるテストモード
を執行し、被テスト材のテスト結果を一のテストユニッ
トに送るものであり、本発明のマイクロプロセッサのテ
スト方法は、使用者の違いによる異なるテスト経路と機
能を数個に企画し、且つテスト機能の項目の下で、発明
者が異なる項目を設計し、並びに利用できる容量空間の
下で複数のテスト項目を増設して利用できる。
BEST MODE FOR CARRYING OUT THE INVENTION A microprocessor testing method according to the present invention is such that an external command output from one test unit is input to a test material in a test standby state and a test path of the test material is selected. A mode and an external command input from the test unit are selected, and a self-test is performed by a test program that is programmed and stored in the material under test and an external command input from the test unit. In response to the selection of, the program code of the application program stored in the test material is read, and the different test modes including the application program reading mode, which are provided for the comparison performed by the test unit, are executed to test the test material. The result is sent to one test unit, and the method for testing a microprocessor of the present invention uses Different test paths and functions are planned according to the difference of the test items, and the inventor designs different items under the test function items, and expands and uses multiple test items under the available capacity space. it can.

【0016】[0016]

【実施例】図3は本発明の実施例のシステム表示図であ
る。その中、テスト待機中の被テスト材26はテストモ
ード切換え暫存器42と外部モードに属するテスト制御
回路28を包括し、テストモード切換え暫存器42は一
のテストユニット、例えばテスト機28が入力する外部
命令を受けてテストのモードを選択し、各種テストモー
ドの転換に用いられるもので、実際の需要に応じてその
他のテストモードを増加することができる。テスト制御
回路38はテストユニットより入力された外部命令の順
序を制御し、並びに外部命令をマルチプレクサ32を経
て制御回路30に伝送する。制御回路30は、復号を命
令し、プログラム命令を執行し、並びに信号を一のテス
トユニット例えばテスト機28に伝送してテストユニッ
トでの対比の進行に供する。またマイクロプロセッサの
原有のメモリ34は一つには応用プログラム保存に用い
られ、一つにはテストプログラムメモリ36としてテス
トプログラム保存に用いられる。テスト時にマイクロプ
ロセッサのメモリはテストプログラムメモリ36に切り
換えられ、並びにその内部にプログラミングしたテスト
プログラムにより自己テストを進行する。そのテストプ
ログラムはモジュール化設計を採用し、単項のテスト機
能を主とし、テストの弾性を強化している。このほか、
ROM読取り装置40は応用プログラムメモリ34のプ
ログラムコードを読み取るものとされて、応用プログラ
ムメモリ34が正常な命令を出力してそのプログラム動
作を執行しているか否かをテストし、応用プログラム読
取モードを構成する。本発明は、三方向の伝送路を利用
してテスト作業を進行するもので、その中、内部モード
の部分的なテスト機能が不足したり或いは不適用である
場合は、暫時外部モードがテスト作業を代理し、テスト
不完全の問題を解決する。ゆえにこのテスト方法はテス
ト効率を上げるだけでなく各種の異なる被テスト材のテ
ストを行える。
FIG. 3 is a system display diagram of an embodiment of the present invention. Among them, the test material 26 in the test standby state includes the test mode switching temporary device 42 and the test control circuit 28 belonging to the external mode, and the test mode switching temporary device 42 includes one test unit, for example, the test machine 28. The test mode is selected in response to an input external command and is used for conversion of various test modes, and other test modes can be increased according to actual demand. The test control circuit 38 controls the order of external commands input from the test unit, and also transmits the external commands to the control circuit 30 via the multiplexer 32. The control circuit 30 commands the decoding, executes the program command, and also transmits the signal to one test unit, for example, the test machine 28, so that the test unit proceeds with the comparison. Further, the memory 34, which is the original memory of the microprocessor, is used for storing an application program, and is used as a test program memory 36 for storing a test program. During the test, the memory of the microprocessor is switched to the test program memory 36, and the self-test proceeds by the test program programmed therein. The test program adopts a modular design, mainly the unary test function, and strengthens the elasticity of the test. other than this,
The ROM reading device 40 is supposed to read the program code of the application program memory 34, and tests whether the application program memory 34 outputs a normal command and executes the program operation, and sets the application program reading mode. Configure. The present invention uses a three-way transmission line to perform a test operation. In the case where a partial test function of the internal mode is insufficient or not applicable, the test operation is temporarily performed in the external mode. Resolve incomplete test problems. Therefore, this test method not only improves the test efficiency but also can test various different test materials.

【0017】さらに、図4の本発明の実施例の制御フロ
ーチャートを参照されたい。まず電源オン(44)、続
いてテスト動作を進行するか否かを判断46し、もし否
の場合は被テスト材はプログラム動作を正常に執行48
し、もし進行する場合は信号が外部モード50のテスト
モード切換え暫存器に進入し、続きテストモード切換え
暫存器が外界から入力された命令fを読み取ってテスト
モードを選択52する。もし外部モード50を選択する
と、外部モード50のテスト制御回路は信号を伝送し、
テストが完了するのを待って、さらに主制御権を外部モ
ード50のテストモード切換え暫存器に返して作業を継
続する。もし内部モード58を選択すると、内部モード
58のテストプログラムメモリに進入し、並びにテスト
したいテスト機能を選択し、テスト完了を待って主制御
権を外部モード50のテストモード切換え暫存器に回送
し、並びに作業を継続し、外部モード50と予備内部モ
ード58のテストしたい全てのテスト機能のテストが完
了するのを待って、応用プログラム読取モード54を選
択して命令を執行し、テスト作業を終了56する。
Further, please refer to the control flow chart of the embodiment of the present invention in FIG. First, the power is turned on (44), and then it is determined whether to proceed with the test operation 46. If not, the material under test normally executes the program operation 48.
If it proceeds, the signal enters the test mode switching temporary unit of the external mode 50, and the test mode switching temporary unit reads the instruction f input from the outside world and selects 52 the test mode. If the external mode 50 is selected, the test control circuit of the external mode 50 transmits a signal,
After waiting for the completion of the test, the main control right is returned to the test mode switching temporary unit of the external mode 50 to continue the work. If the internal mode 58 is selected, the test program memory of the internal mode 58 is entered, and the test function to be tested is selected. After the completion of the test, the main control right is transferred to the test mode switching temporary unit of the external mode 50. , And continue the work, wait for the completion of the test of all the test functions to be tested in the external mode 50 and the spare internal mode 58, select the application program read mode 54, execute the command, and finish the test work. 56.

【0018】[0018]

【発明の効果】本発明のマイクロプロセッサのテスト方
法は、使用者の違いによる異なるテスト経路と機能を数
個に企画し、且つテスト機能の項目の下で、発明者が異
なる項目を設計し、並びに利用できる容量空間の下で複
数のテスト項目を増設して利用できる。
According to the microprocessor testing method of the present invention, several different test paths and functions are planned according to different users, and the inventor designs different items under the test function item. In addition, multiple test items can be added and used under the available capacity space.

【図面の簡単な説明】[Brief description of the drawings]

【図1】周知の集積回路のテスト方法表示図である。FIG. 1 is a diagram showing a known integrated circuit test method.

【図2】周知の集積回路のもう一つのテスト方法表示図
である。
FIG. 2 is a diagram showing another test method for a known integrated circuit.

【図3】本発明の実施例のシステム表示図である。FIG. 3 is a system display diagram of the embodiment of the present invention.

【図4】本発明の実施例の制御フローチャートである。FIG. 4 is a control flowchart of the embodiment of the present invention.

【符号の説明】 10・・・テスト機 12・・・被テスト材 14・・
・テスト機 16・・・被テスト材 18・・・制御回路 22・・・制御信号発生装置 24・・・原制御信号源 26・・・被テスト材 28・・・テスト機 30・・
・制御回路 32・・・マルチプレクサ 34・・・応用プログラム
メモリ 36・・・テストプログラムメモリ 38・・・テスト
制御回路 40・・・ROM読取り装置 42・・・テストモード
切換え暫存器 44・・・電源オン 46・・・テスト動作を進行する
か否かを判断 48・・・プログラム動作を正常に執行 50・・・外
部モード 52・・・テストモードを選択 54・・・応用プログ
ラム読取モード 56・・・テスト終了 58・・・内部モード 60・
・・テスト機能
[Explanation of reference symbols] 10 ... Testing machine 12 ... Test material 14 ...
・ Test machine 16 ・ ・ ・ Material to be tested 18 ・ ・ ・ Control circuit 22 ・ ・ ・ Control signal generator 24 ・ ・ ・ Original control signal source 26 ・ ・ ・ Material to be tested 28 ・ ・ ・ Test machine 30 ・ ・
-Control circuit 32 ... Multiplexer 34 ... Application program memory 36 ... Test program memory 38 ... Test control circuit 40 ... ROM reading device 42 ... Test mode switching temporary storage device 44 ... Power on 46 ... Determine whether to proceed with test operation 48 ... Execute program operation normally 50 ... External mode 52 ... Select test mode 54 ... Application program read mode 56 ... ..End of test 58 ... Internal mode 60 ..
..Test function

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 異なるテストモード執行に用いられ、被
テスト材のテスト結果を一のテストユニットに送るもの
で、該テストモードは、 一のテストユニットが出力する外部命令をテスト待機中
の被テスト材に入力し、該被テスト材のテスト経路を選
択する、外部モードと、 該テストユニットより入力された外部命令の選択を受け
て、該被テスト材にそのプログラミングし保存するテス
トプログラムにより自己テストを進行させる、内部モー
ドと、 該テストユニットより入力された外部命令の選択を受け
て、該被テスト材の保存する応用プログラムのプログラ
ムコードを読み取り、該テストユニットの行う対比に提
供する、応用プログラム読取モード、を包括することを
特徴とする、マイクロプロセッサのテスト方法。
1. A test unit, which is used for executing different test modes and sends a test result of a material under test to one test unit, wherein the test mode waits for an external command output from one test unit. A self-test by a test program that is input to the material and selects the test path of the material to be tested, and an external mode and an external command input from the test unit, which are programmed and stored in the material to be tested. In response to the selection of the internal mode and the external command input from the test unit, the program code of the application program stored in the material under test is read and provided to the comparison performed by the test unit. A method for testing a microprocessor, characterized by including a read mode.
【請求項2】 テストステップは、以下のa〜eのステ
ップ、即ち、 a.テスト動作を進行するか否かを判断し、否であれば
テスト待機中の被テスト材が必要とするプログラムの動
作を正常に執行し、進行する場合は外部モードの段階に
進入する b.テストユニットより入力された外部命令を外部モー
ドにおいて読み取り、該外部モードのテストを選択する
か、或いは各種テストモードのテストを選択して進行す
る c.外部モードのテストを選択した場合には、テスト待
機中の被テスト材はテストユニットより入力された外部
命令を復号し命令を執行し、並びに結果を該テストユニ
ットに回送する d.各項のテスト機能のテスト完了後、該テストユニッ
トは一の外部命令を入力し、テストモードを応用プログ
ラム読取モードに切り換え、並びにテストを執行する e.終了テスト、 以上を包括する、請求項1に記載のマイクロプロセッサ
のテスト方法。
2. The test step comprises the following steps ae: a. Determine whether to proceed with the test operation, and if not, normally execute the program operation required by the material under test waiting for the test, and if so, enter the external mode stage. B. The external command input from the test unit is read in the external mode, and the test of the external mode is selected, or the test of various test modes is selected to proceed. C. When the test in the external mode is selected, the material under test waiting for the test decodes the external command input from the test unit, executes the command, and forwards the result to the test unit. D. After the test of the test function of each item is completed, the test unit inputs one external command, switches the test mode to the application program reading mode, and executes the test. E. Completion test, The method for testing a microprocessor according to claim 1, including the above.
【請求項3】 ステップcで外部モードのテストを選択
せず、内部モードを選択すると、即、内部モードに進入
し並びにテストするテスト機能を選択してテストを執行
し、並びに結果をテストユニットに回送する、請求項2
に記載のマイクロプロセッサのテスト方法。
3. When the internal mode is selected without selecting the external mode test in step c, the internal mode is immediately entered and the test function to be tested is selected, the test is executed, and the result is sent to the test unit. Forward, claim 2
The method for testing a microprocessor according to.
【請求項4】 ステップcで内部モードのテストを選択
すると、テスト待機中の被テスト材のプログラミングす
るテストプログラムは少なくとも一以上のテストモード
機能を包括する、請求項3に記載のマイクロプロセッサ
のテスト方法。
4. The microprocessor test of claim 3, wherein if the internal mode test is selected in step c, the test program programmed by the material under test awaiting the test includes at least one or more test mode functions. Method.
【請求項5】 ステップcを執行せず、ステップdをテ
ストユニットに一の外部命令を入力して応用プログラム
読取モードに切り換え、並びにテストを執行することと
なす、請求項2に記載のマイクロプロセッサのテスト方
法。
5. The microprocessor according to claim 2, wherein step c is not executed, step d is input to the test unit by inputting one external command to switch to the application program reading mode, and the test is executed. Test method.
【請求項6】 テスト待機中の被テスト材は、 テストユニットに入力される外部命令を受け取りテスト
モードを選択し、並びに各種テストモードに転換する、
一のテストモード切換え暫存器と、 電気的に該テスト制御回路に連接し、該テストコントロ
ール回路の出力信号を受け取る、一のマルチプレクサ
と、 該マルチプレクサに電気的に連接してその出力信号を受
け取り、該出力信号を復号して執行し、並びに執行の結
果をテストユニットに出力する、一の制御回路と、 電気的に上記マルチプレクサに連接し、内部モードテス
トの時にプログラミングしたテストプログラムを保存
し、該マルチプレクサに信号を出力する、一のテストプ
ログラムメモリと、 応用プログラムを保存するのに用いられ、応用プログラ
ム読取モード執行の時にプログラムコードを出力する、
一の応用プログラムメモリと、 上記マルチプレクサに電気的に連接し、応用プログラム
メモリのプログラムコードを読み取り、該テストユニッ
トにより対比進行に供する、一のメモリ読取り装置と、
を包括する、請求項1に記載のマイクロプロセッサのテ
スト方法。
6. The material under test waiting for a test receives an external command input to the test unit, selects a test mode, and switches to various test modes.
A test mode switching temporary device, one multiplexer electrically connected to the test control circuit and receiving an output signal of the test control circuit, and one multiplexer electrically connected to the multiplexer to receive the output signal A control circuit for decoding and executing the output signal and outputting a result of the execution to a test unit, and electrically connected to the multiplexer and storing a test program programmed at the time of the internal mode test, A test program memory for outputting a signal to the multiplexer; used for storing an application program; outputting a program code when executing the application program read mode;
An application program memory, and a memory reading device electrically connected to the multiplexer, reading a program code of the application program memory, and using the test unit for comparison progress;
The method for testing a microprocessor according to claim 1, comprising:
JP7327773A 1995-11-13 1995-11-13 Test method for microprocessor Pending JPH09146787A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7327773A JPH09146787A (en) 1995-11-13 1995-11-13 Test method for microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7327773A JPH09146787A (en) 1995-11-13 1995-11-13 Test method for microprocessor

Publications (1)

Publication Number Publication Date
JPH09146787A true JPH09146787A (en) 1997-06-06

Family

ID=18202829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7327773A Pending JPH09146787A (en) 1995-11-13 1995-11-13 Test method for microprocessor

Country Status (1)

Country Link
JP (1) JPH09146787A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293437B1 (en) * 1997-04-18 2001-09-17 박종섭 Execution file conversion method for testing microprocessor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0431931A (en) * 1990-05-29 1992-02-04 Toshiba Corp Test facilitating circuit for information processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0431931A (en) * 1990-05-29 1992-02-04 Toshiba Corp Test facilitating circuit for information processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100293437B1 (en) * 1997-04-18 2001-09-17 박종섭 Execution file conversion method for testing microprocessor

Similar Documents

Publication Publication Date Title
US7275187B2 (en) Test circuit for memory
US5802071A (en) Micro-controller with a built-in test circuit and method for testing the same
JPH09146787A (en) Test method for microprocessor
RU2138075C1 (en) Microcomputer with developed support facilities
JP2594130B2 (en) Semiconductor circuit
US20040177300A1 (en) Apparatus with a test interface
JPS6161424B2 (en)
US6381720B1 (en) Test circuit and method for system logic
JPS5833965B2 (en) Computer diagnostic method and device
JPH0719217B2 (en) Information processing equipment
KR100193589B1 (en) Test Methods for Microcontrollers
JPS6210389B2 (en)
JP2704935B2 (en) Processor with test function
JPH0575985B2 (en)
CN118170442A (en) FPGA-based control method for directly starting single-device variable operating system
JPH0815387A (en) Microcomputer test circuit
JPS59216257A (en) Operation analyzing method of microprocessor
JPS5851285B2 (en) sequence controller
JPH03174634A (en) Semiconductor integrated circuit
JPS6015969B2 (en) Microinstruction address generation method
JP2000009816A (en) Semiconductor integrated circuit and method for testing it
GB2307568A (en) Multi-mode testing of a micro-controller
JPH10105430A (en) Self inspection circuit of microcomputer
JPH0338733A (en) Lsi test control circuit
JPS59121449A (en) Integrated circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990914