JPH09145406A - 内挿処理回路のオフセット補正装置 - Google Patents
内挿処理回路のオフセット補正装置Info
- Publication number
- JPH09145406A JPH09145406A JP30729495A JP30729495A JPH09145406A JP H09145406 A JPH09145406 A JP H09145406A JP 30729495 A JP30729495 A JP 30729495A JP 30729495 A JP30729495 A JP 30729495A JP H09145406 A JPH09145406 A JP H09145406A
- Authority
- JP
- Japan
- Prior art keywords
- encoder
- offset
- output
- processing circuit
- interpolation processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
(57)【要約】
【目的】エンコーダのピッチより細かい相対位置情報を
得る内挿処理回路におけるオフセット誤差を補正する。 【構成】 物体の相対位置に応じて互いに位相の異なる
複数相の正弦波状の信号を出力するエンコーダを備え、
エンコーダの出力信号よりその１周期以下の位置を検出
する内挿処理回路において、前記エンコーダ出力信号を
方形波に変換する波形整形手段と、この波形整形手段の
出力信号の１周期のデューティが略５０％になるように
前記出力信号のオフセット電圧を調整するオフセット電
圧調整手段とを設けた。
得る内挿処理回路におけるオフセット誤差を補正する。 【構成】 物体の相対位置に応じて互いに位相の異なる
複数相の正弦波状の信号を出力するエンコーダを備え、
エンコーダの出力信号よりその１周期以下の位置を検出
する内挿処理回路において、前記エンコーダ出力信号を
方形波に変換する波形整形手段と、この波形整形手段の
出力信号の１周期のデューティが略５０％になるように
前記出力信号のオフセット電圧を調整するオフセット電
圧調整手段とを設けた。
Description
【０００１】
【発明の属する技術分野】本発明は複数相の信号を出力
するエンコーダを用い、もとのエンコーダピッチよりも
細かい相対位置情報を得ることができる内挿処理回路に
おけるオフセット補正装置に関する。
するエンコーダを用い、もとのエンコーダピッチよりも
細かい相対位置情報を得ることができる内挿処理回路に
おけるオフセット補正装置に関する。
【０００２】
【従来の技術】位置制御装置における位置の検出手段と
してエンコーダが広く用いられている。位置制御装置に
要求される位置決め精度に対して、エンコーダのピッチ
が十分細かい場合には、エンコーダの出力信号を２相の
方形波とし、可逆カウンタと組み合わせて位置決め対象
の位置を検出できる。
してエンコーダが広く用いられている。位置制御装置に
要求される位置決め精度に対して、エンコーダのピッチ
が十分細かい場合には、エンコーダの出力信号を２相の
方形波とし、可逆カウンタと組み合わせて位置決め対象
の位置を検出できる。
【０００３】さらに高い位置検出精度が要求された場合
には、エンコーダのピッチの精細化には限度があるた
め、エンコーダの出力を２相の正弦波状の信号とし、位
置変調の過程を経て、エンコーダのピッチ以下の位置検
出精度を取り出す方法がとられる。この処理を行うのが
内挿処理回路である。
には、エンコーダのピッチの精細化には限度があるた
め、エンコーダの出力を２相の正弦波状の信号とし、位
置変調の過程を経て、エンコーダのピッチ以下の位置検
出精度を取り出す方法がとられる。この処理を行うのが
内挿処理回路である。
【０００４】以下に、２相の正弦波状出力のエンコーダ
に対する従来の内挿処理回路について、図５を用いて簡
単に説明する。１０１はエンコーダであり、互いに９０
°位相の異なった２相の正弦波信号ＭＲａ，ＭＲｂを出
力するものである。
に対する従来の内挿処理回路について、図５を用いて簡
単に説明する。１０１はエンコーダであり、互いに９０
°位相の異なった２相の正弦波信号ＭＲａ，ＭＲｂを出
力するものである。
【０００５】１０２、１０３はそれぞれ第１のエンコー
ダ出力ＭＲａ、第２のエンコーダ出力ＭＲｂをそれぞれ
増幅する増幅器である。１０４および１０５はそれぞれ
第１および第２のアナログ乗算器であり、１０６は双方
のアナログ乗算器の出力を加算する加算器である。１０
７はフィルタであり、１０８は方形波に整形する波形整
形器である。１０９は位相比較器である。１１０はキャ
リア信号Ｃａ、Ｃｂを発生するキャリア発生器、１１０
Ａはキャリア発生器１１０から入力されるキャリア信号
を方形波に整形する波形整形器であり、キャリア発生器
１１０からのキャリア信号Ｃａ、Ｃｂがアナログ乗算器
１０４、１０５に入力され、他方ではキャリア信号Ｃ
ａ、Ｃｂのいずれかが波形整形器１１０Ａを通して位相
比較器１０９に入力されるように構成されている。
ダ出力ＭＲａ、第２のエンコーダ出力ＭＲｂをそれぞれ
増幅する増幅器である。１０４および１０５はそれぞれ
第１および第２のアナログ乗算器であり、１０６は双方
のアナログ乗算器の出力を加算する加算器である。１０
７はフィルタであり、１０８は方形波に整形する波形整
形器である。１０９は位相比較器である。１１０はキャ
リア信号Ｃａ、Ｃｂを発生するキャリア発生器、１１０
Ａはキャリア発生器１１０から入力されるキャリア信号
を方形波に整形する波形整形器であり、キャリア発生器
１１０からのキャリア信号Ｃａ、Ｃｂがアナログ乗算器
１０４、１０５に入力され、他方ではキャリア信号Ｃ
ａ、Ｃｂのいずれかが波形整形器１１０Ａを通して位相
比較器１０９に入力されるように構成されている。
【０００６】以下に、従来の内挿処理回路の動作につい
て簡単に説明する。
て簡単に説明する。
【０００７】第１のエンコーダ出力ＭＲａはｃｏｓθで
表わされ、第２のエンコーダ出力ＭＲｂはｓｉｎθで表
わされる。増幅器１０２、１０３は、第１および第２の
エンコーダ出力ＭＲａ、ＭＲｂをゲインＡ倍に増幅し、
両増幅器の出力信号はそれぞれＡｃｏｓθ及びＡｓｉｎ
θとなる。
表わされ、第２のエンコーダ出力ＭＲｂはｓｉｎθで表
わされる。増幅器１０２、１０３は、第１および第２の
エンコーダ出力ＭＲａ、ＭＲｂをゲインＡ倍に増幅し、
両増幅器の出力信号はそれぞれＡｃｏｓθ及びＡｓｉｎ
θとなる。
【０００８】第１のアナログ乗算器１０４は、増幅され
た第１エンコーダ出力Ａｃｏｓθにキャリア発生器１１
０から出力するキャリア信号のＣａを乗算する。第２の
アナログ乗算器１０５、増幅された第２エンコーダ出力
Ａｓｉｎθにキャリア発生器１１０から出力するキャリ
ア信号のＣｂを乗算する。ここで、キャリア信号はＣａ
＝ｓｉｎωｔ、Ｃｂ＝ｃｏｓωｔであり、第１のアナロ
グ乗算器１０４の出力はＡｃｏｓθ・ｓｉｎωｔとな
る。同様に、第２のアナログ乗算器１０５の出力はＡｓ
ｉｎθ・ｃｏｓωｔとなる。加算器１０６は第１および
第２の乗算器の出力信号を加算し、その出力信号はＡｃ
ｏｓθ・ｓｉｎωｔ＋Ａｓｉｎθ・ｃｏｓωｔ＝Ａｓｉ
ｎ（ωｔ＋θ）となる。フィルタ１０７は、加算器１０
６の出力信号の不要信号を減少させる。波形整形器１０
８は、フィルタ１０７の出力信号を零レベルで２値化し
た信号に変換する。位相比較器１０９は、加算器１０６
の出力信号Ａｓｉｎ（ωｔ＋θ）をキャリア信号Ｃａ＝
ｓｉｎωｔと比較することにより、位置情報θを得るこ
とができる。
た第１エンコーダ出力Ａｃｏｓθにキャリア発生器１１
０から出力するキャリア信号のＣａを乗算する。第２の
アナログ乗算器１０５、増幅された第２エンコーダ出力
Ａｓｉｎθにキャリア発生器１１０から出力するキャリ
ア信号のＣｂを乗算する。ここで、キャリア信号はＣａ
＝ｓｉｎωｔ、Ｃｂ＝ｃｏｓωｔであり、第１のアナロ
グ乗算器１０４の出力はＡｃｏｓθ・ｓｉｎωｔとな
る。同様に、第２のアナログ乗算器１０５の出力はＡｓ
ｉｎθ・ｃｏｓωｔとなる。加算器１０６は第１および
第２の乗算器の出力信号を加算し、その出力信号はＡｃ
ｏｓθ・ｓｉｎωｔ＋Ａｓｉｎθ・ｃｏｓωｔ＝Ａｓｉ
ｎ（ωｔ＋θ）となる。フィルタ１０７は、加算器１０
６の出力信号の不要信号を減少させる。波形整形器１０
８は、フィルタ１０７の出力信号を零レベルで２値化し
た信号に変換する。位相比較器１０９は、加算器１０６
の出力信号Ａｓｉｎ（ωｔ＋θ）をキャリア信号Ｃａ＝
ｓｉｎωｔと比較することにより、位置情報θを得るこ
とができる。
【０００９】この比較の具体的な方法について概略を説
明すると、図６に示すように、各正弦波形（ａ）、
（ｂ）を波形整形回路１０８、１１０Ａによりそれぞれ
零レベルで２値化して、それぞれ（ｃ）、（ｄ）のよう
な方形波に変換し、両者を比較することにより、両者間
のパルス位置のずれにより位相θの情報を取り出すこと
ができる。位相θの情報はキャリア信号の１周期ごとに
得られ、基準のキャリア信号に対する位相差であり、そ
の都度θの値をＡ／Ｄ変換しデータ処理すれば、刻々の
位置がエンコーダの出力の１周期よりも細かく得られる
ことになる。
明すると、図６に示すように、各正弦波形（ａ）、
（ｂ）を波形整形回路１０８、１１０Ａによりそれぞれ
零レベルで２値化して、それぞれ（ｃ）、（ｄ）のよう
な方形波に変換し、両者を比較することにより、両者間
のパルス位置のずれにより位相θの情報を取り出すこと
ができる。位相θの情報はキャリア信号の１周期ごとに
得られ、基準のキャリア信号に対する位相差であり、そ
の都度θの値をＡ／Ｄ変換しデータ処理すれば、刻々の
位置がエンコーダの出力の１周期よりも細かく得られる
ことになる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記の
従来の内挿処理回路の構成では、２相のエンコーダ１０
１の出力にオフセツト電圧がある場合には、位置情報の
検出に誤差を生じるという問題があった。
従来の内挿処理回路の構成では、２相のエンコーダ１０
１の出力にオフセツト電圧がある場合には、位置情報の
検出に誤差を生じるという問題があった。
【００１１】エンコーダのオフセット電圧は、例えば、
その検出素子の零点のずれその他種々の原因により生じ
る。いま、何らかの原因により第１の増幅されたエンコ
ーダ出力にオフセツト電圧が生じているとすると、第１
の増幅されたエンコーダ出力はＡｃｏｓθ＋Δｖとな
り、第１のアナログ乗算器の出力は、（Ａｃｏｓθ＋Δ
ｖ）ｓｉｎωｔとなる。一方第２のアナログ乗算器の出
力はＡｓｉｎθ・ｃｏｓωｔなので、加算器１０６の出
力信号は、次の（１）式のようになる。
その検出素子の零点のずれその他種々の原因により生じ
る。いま、何らかの原因により第１の増幅されたエンコ
ーダ出力にオフセツト電圧が生じているとすると、第１
の増幅されたエンコーダ出力はＡｃｏｓθ＋Δｖとな
り、第１のアナログ乗算器の出力は、（Ａｃｏｓθ＋Δ
ｖ）ｓｉｎωｔとなる。一方第２のアナログ乗算器の出
力はＡｓｉｎθ・ｃｏｓωｔなので、加算器１０６の出
力信号は、次の（１）式のようになる。
【００１２】 Ａ｛ｓｉｎ（ωｔ＋θ）＋（Δｖ／Ａ）ｓｉｎωｔ｝・・・（１） この信号とｓｉｎωｔとの位相差から位相情報θを検出
するため、検出した位置情報にオフセット電圧に起因す
る誤差を生じることがわかる。
するため、検出した位置情報にオフセット電圧に起因す
る誤差を生じることがわかる。
【００１３】図７はこの状態を示し、オフセットΔＶに
よりｓｉｎ（ωｔ＋θ）の波形からずれて、本体の位相
情報θに対して、位相θ’が検出され、斜線部分に相当
する誤差を生じることになる。
よりｓｉｎ（ωｔ＋θ）の波形からずれて、本体の位相
情報θに対して、位相θ’が検出され、斜線部分に相当
する誤差を生じることになる。
【００１４】本発明は、エンコーダ出力のオフセツト電
圧を減少させることのできる内挿処理回路のオフセット
補正装置を提供することを目的とする。
圧を減少させることのできる内挿処理回路のオフセット
補正装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明の内挿処理回路の
オフセット補正装置は、物体の相対位置に応じて互いに
位相の異なる複数相の正弦波状の信号を出力するエンコ
ーダを備え、エンコーダの出力信号よりその１周期以下
の位置を検出する内挿処理回路において、前記エンコー
ダ出力信号を方形波に変換する波形整形手段と、この波
形整形手段の出力信号の１周期のデューティが５０％を
中心とする所定範囲内になるように前記出力信号のオフ
セット電圧を補正するオフセット電圧補正手段とを備え
ることを特徴とするものである。
オフセット補正装置は、物体の相対位置に応じて互いに
位相の異なる複数相の正弦波状の信号を出力するエンコ
ーダを備え、エンコーダの出力信号よりその１周期以下
の位置を検出する内挿処理回路において、前記エンコー
ダ出力信号を方形波に変換する波形整形手段と、この波
形整形手段の出力信号の１周期のデューティが５０％を
中心とする所定範囲内になるように前記出力信号のオフ
セット電圧を補正するオフセット電圧補正手段とを備え
ることを特徴とするものである。
【００１６】また、本発明は、波形成形手段及び前記オ
フセット電圧補正手段が、各相のエンコーダ出力に対し
て、それぞれ設けられていること、１周期のデューティ
が４５〜５５％の範囲であること、前記オフセット電圧
補正手段が、波形整形手段の方形波出力のデューティ値
を計測し、５０％からのこのデューティ値の誤差に応じ
て、内挿処理回路の入力部に補正電圧を付加するよう構
成されていることを好ましい構成とするものである。
フセット電圧補正手段が、各相のエンコーダ出力に対し
て、それぞれ設けられていること、１周期のデューティ
が４５〜５５％の範囲であること、前記オフセット電圧
補正手段が、波形整形手段の方形波出力のデューティ値
を計測し、５０％からのこのデューティ値の誤差に応じ
て、内挿処理回路の入力部に補正電圧を付加するよう構
成されていることを好ましい構成とするものである。
【００１７】本発明は、上記構成により、エンコーダ出
力信号を第１及び第２の波形整形手段で方形波に変換
し、第１及び第２の波形整形手段の各出力信号の１周期
のデューティを計測し、その結果が略５０％を中心とす
る所定範囲内になるように、オフセツト電圧補正を行
う。これにより、各エンコーダ出力信号は基準電圧に対
して、上下対称となるため、エンコーダ出力信号のオフ
セツト電圧は十分小さくなる。したがって、（１）式の
オフセツト電圧Δｖが十分小さくなるため、位置情報の
検出誤差が小さくなる。
力信号を第１及び第２の波形整形手段で方形波に変換
し、第１及び第２の波形整形手段の各出力信号の１周期
のデューティを計測し、その結果が略５０％を中心とす
る所定範囲内になるように、オフセツト電圧補正を行
う。これにより、各エンコーダ出力信号は基準電圧に対
して、上下対称となるため、エンコーダ出力信号のオフ
セツト電圧は十分小さくなる。したがって、（１）式の
オフセツト電圧Δｖが十分小さくなるため、位置情報の
検出誤差が小さくなる。
【００１８】
【発明の実施の形態】以下に、本発明の実施形態につい
て図面に基づいて説明する。
て図面に基づいて説明する。
【００１９】図１において、１０１はエンコーダであ
り、互いに位相が９０°異なった２相の正弦波信号ＭＲ
ａ＝ｃｏｓθ、ＭＲｂ＝ｓｉｎθを出力する。
り、互いに位相が９０°異なった２相の正弦波信号ＭＲ
ａ＝ｃｏｓθ、ＭＲｂ＝ｓｉｎθを出力する。
【００２０】１０２、１０３は、第１のエンコーダ出力
ＭＲａ、第２のエンコーダ出力ＭＲｂをそれぞれ増幅す
る増幅器である。
ＭＲａ、第２のエンコーダ出力ＭＲｂをそれぞれ増幅す
る増幅器である。
【００２１】１０４および１０５はそれぞれ第１および
第２のアナログ乗算器であり、１０６は双方のアナログ
乗算器の出力を加算する加算器である。１０７は不要の
高周波成分除去用のフィルタであり、１０８はフィルタ
１０７の出力を方形波に整形する波形整形器である。１
０９は位相比較器である。１１０はキャリア信号Ｃａ＝
ｓｉｎωｔ、Ｃｂ＝ｃｏｓωｔを発生するキャリア発生
器、１１０Ａは方形波に整形する波形整形器であり、キ
ャリア発生器１１０からのキャリア信号Ｃａ、Ｃｂが一
方ではアナログ乗算器１０４、１０５に入力され、他方
ではキャリア信号Ｃａ、Ｃｂのいずれかが、波形整形器
１１０Ａを通して方形波として位相比較器１０９に入力
されるように構成されている。
第２のアナログ乗算器であり、１０６は双方のアナログ
乗算器の出力を加算する加算器である。１０７は不要の
高周波成分除去用のフィルタであり、１０８はフィルタ
１０７の出力を方形波に整形する波形整形器である。１
０９は位相比較器である。１１０はキャリア信号Ｃａ＝
ｓｉｎωｔ、Ｃｂ＝ｃｏｓωｔを発生するキャリア発生
器、１１０Ａは方形波に整形する波形整形器であり、キ
ャリア発生器１１０からのキャリア信号Ｃａ、Ｃｂが一
方ではアナログ乗算器１０４、１０５に入力され、他方
ではキャリア信号Ｃａ、Ｃｂのいずれかが、波形整形器
１１０Ａを通して方形波として位相比較器１０９に入力
されるように構成されている。
【００２２】この比較の具体的な方法について概略を説
明すると、図６に示すように、各正弦波形（ａ）、
（ｂ）を波形整形回路１０８、１１０Ａによりそれぞれ
零レベルで２値化して、それぞれ（ｃ）、（ｄ）のよう
な方形波に変換し、両者を比較することにより、両者間
のパルス位置のずれにより位相θの情報を取り出すこと
ができる。位相θの情報はキャリア信号の１周期ごとに
得られ、基準のキャリア信号に対する位相差であり、そ
の都度θの値をＡ／Ｄ変換しデータ処理すれば、刻々の
位置がエンコーダの出力の１周期よりも細かく得られる
ことになる。
明すると、図６に示すように、各正弦波形（ａ）、
（ｂ）を波形整形回路１０８、１１０Ａによりそれぞれ
零レベルで２値化して、それぞれ（ｃ）、（ｄ）のよう
な方形波に変換し、両者を比較することにより、両者間
のパルス位置のずれにより位相θの情報を取り出すこと
ができる。位相θの情報はキャリア信号の１周期ごとに
得られ、基準のキャリア信号に対する位相差であり、そ
の都度θの値をＡ／Ｄ変換しデータ処理すれば、刻々の
位置がエンコーダの出力の１周期よりも細かく得られる
ことになる。
【００２３】以上の１０１〜１１０Ａの部分は、図５の
場合と同じ構成であり、また１０４〜１１０Ａの部分は
図５と同じ内挿処理回路１２３を構成している。
場合と同じ構成であり、また１０４〜１１０Ａの部分は
図５と同じ内挿処理回路１２３を構成している。
【００２４】１１１、１１２は、増幅器１０２、１０３
によってそれぞれ増幅された第１、第２のエンコーダ出
力をそれぞれ方形波に波形整形する波形整形手段であ
る。１１３、１１４は、波形整形手段１１１、１１２に
より波形整形された出力に対応して、それぞれデューテ
イ値を算出し、これに基づいて補正用出力を発生しそれ
ぞれオフセツト調整を行う第１、第２のオフセツト調整
手段であり、それぞれの出力は増幅器１０２、１０３に
設けられたオフセット補正用の帰還端子に負帰還される
ように構成されている。
によってそれぞれ増幅された第１、第２のエンコーダ出
力をそれぞれ方形波に波形整形する波形整形手段であ
る。１１３、１１４は、波形整形手段１１１、１１２に
より波形整形された出力に対応して、それぞれデューテ
イ値を算出し、これに基づいて補正用出力を発生しそれ
ぞれオフセツト調整を行う第１、第２のオフセツト調整
手段であり、それぞれの出力は増幅器１０２、１０３に
設けられたオフセット補正用の帰還端子に負帰還される
ように構成されている。
【００２５】以上のように、破線枠１２１，１２２はそ
れぞれ第１、第２のエンコーダ出力信号のオフセット調
整を行う第１、第２のオフセツト調整装置を構成するも
のである。
れぞれ第１、第２のエンコーダ出力信号のオフセット調
整を行う第１、第２のオフセツト調整装置を構成するも
のである。
【００２６】図２は第１、第２のオフセツト調整装置１
２１、１２２の具体的な構成例を示している。両オフセ
ツト調整装置者は同じ構成を有するので、前者により説
明する。
２１、１２２の具体的な構成例を示している。両オフセ
ツト調整装置者は同じ構成を有するので、前者により説
明する。
【００２７】エンコーダ１０１の第１の出力端子１０１
１に、内挿処理回路１２３への入力部を構成する増幅器
１０２が接続され、増幅器１０２は増幅率の十分大きな
増幅素子１０２１と入力抵抗Ｒ１、帰還抵抗Ｒ２を含む
演算増幅器を構成している。
１に、内挿処理回路１２３への入力部を構成する増幅器
１０２が接続され、増幅器１０２は増幅率の十分大きな
増幅素子１０２１と入力抵抗Ｒ１、帰還抵抗Ｒ２を含む
演算増幅器を構成している。
【００２８】１０２２はオフセット補正用入力端子であ
り、抵抗Ｒｏｆを介して帰還回路に接続されている。
り、抵抗Ｒｏｆを介して帰還回路に接続されている。
【００２９】２０１はインプツト・キャプチャー・レジ
スタ（ＩＣＲ）であり、波形整形手段１１１の出力のエ
ッジが到来する時刻の情報を取り込むものである。２０
２はマイクロコンピュータであり、オフセット調整に必
要なプログラム、例えば図４にフローチャートで示すよ
うなプログラムを内蔵しており、ＩＣＲ２０１により検
出したエッジ到来時刻の情報を処理してデューティを計
算し、これに基づいてオフセット調整のための補正量を
算出し、Ｄ／Ａコンバータ２０３を経てアナログ値とし
て増幅器１０２のオフセット補正端子１０２２に供給す
る。
スタ（ＩＣＲ）であり、波形整形手段１１１の出力のエ
ッジが到来する時刻の情報を取り込むものである。２０
２はマイクロコンピュータであり、オフセット調整に必
要なプログラム、例えば図４にフローチャートで示すよ
うなプログラムを内蔵しており、ＩＣＲ２０１により検
出したエッジ到来時刻の情報を処理してデューティを計
算し、これに基づいてオフセット調整のための補正量を
算出し、Ｄ／Ａコンバータ２０３を経てアナログ値とし
て増幅器１０２のオフセット補正端子１０２２に供給す
る。
【００３０】つぎに、本発明の内挿処理回路のオフセッ
ト補正装置について、まず図１に示す第１のオフセツト
調整装置１２１の動作説明を行う。なお内挿処理部の動
作自体は従来例と同様であるが概略を述べる。まず、エ
ンコーダ出力のオフセットを別にして基本的な動作につ
いて、説明する。
ト補正装置について、まず図１に示す第１のオフセツト
調整装置１２１の動作説明を行う。なお内挿処理部の動
作自体は従来例と同様であるが概略を述べる。まず、エ
ンコーダ出力のオフセットを別にして基本的な動作につ
いて、説明する。
【００３１】第１のエンコーダ出力ＭＲａはｃｏｓθで
表わされ、第２のエンコーダ出力ＭＲｂはｓｉｎθで表
わされる。増幅器１０２、１０３は、第１および第２の
エンコーダ出力ＭＲａ、ＭＲｂをゲインＡ倍に増幅し、
両増幅器の出力信号はそれぞれＡｃｏｓθ及びＡｓｉｎ
θとなる。
表わされ、第２のエンコーダ出力ＭＲｂはｓｉｎθで表
わされる。増幅器１０２、１０３は、第１および第２の
エンコーダ出力ＭＲａ、ＭＲｂをゲインＡ倍に増幅し、
両増幅器の出力信号はそれぞれＡｃｏｓθ及びＡｓｉｎ
θとなる。
【００３２】アナログ乗算器１０４、１０５は、増幅さ
れた第１、第２のエンコーダ出力Ａｃｏｓθ、Ａｓｉｎ
θに、キャリア発生器１１０から出力する２つのキャリ
ア信号Ｃａ、Ｃｂをそれぞれ乗算する。ここで、キャリ
ア信号はＣａ＝ｓｉｎωｔ、Ｃｂ＝ｃｏｓωｔであり、
エンコーダの出力信号の周波数に対して十分高い周波数
（例えば数十ｋ〜数百ｋＨｚ）を有している。ωはキヤ
リア信号の角速度である。
れた第１、第２のエンコーダ出力Ａｃｏｓθ、Ａｓｉｎ
θに、キャリア発生器１１０から出力する２つのキャリ
ア信号Ｃａ、Ｃｂをそれぞれ乗算する。ここで、キャリ
ア信号はＣａ＝ｓｉｎωｔ、Ｃｂ＝ｃｏｓωｔであり、
エンコーダの出力信号の周波数に対して十分高い周波数
（例えば数十ｋ〜数百ｋＨｚ）を有している。ωはキヤ
リア信号の角速度である。
【００３３】第１のアナログ乗算器１０４の出力はＡｃ
ｏｓθ・ｓｉｎωｔとなり、同様に、第２のアナログ乗
算器１０５の出力はＡｓｉｎθ・ｃｏｓωｔとなる。加
算器１０６は第１および第２の乗算器の出力信号を加算
し、その出力信号はＡｃｏｓθ・ｓｉｎωｔ＋Ａｓｉｎ
θ・ｃｏｓωｔ＝Ａｓｉｎ（ωｔ＋θ）となる（図６
（ａ））。
ｏｓθ・ｓｉｎωｔとなり、同様に、第２のアナログ乗
算器１０５の出力はＡｓｉｎθ・ｃｏｓωｔとなる。加
算器１０６は第１および第２の乗算器の出力信号を加算
し、その出力信号はＡｃｏｓθ・ｓｉｎωｔ＋Ａｓｉｎ
θ・ｃｏｓωｔ＝Ａｓｉｎ（ωｔ＋θ）となる（図６
（ａ））。
【００３４】フィルタ１０７は、加算器１０６の出力信
号の不要信号を減少させる。波形整形器１０８は、フィ
ルタ１０７の出力信号Ａｓｉｎ（ωｔ＋θ）を零レベル
で２値化した方形波信号に変換する（図６（ｃ））。一
方波形整形器１１０Ａはキャリア信号Ａｓｉｎωｔ（図
６（ｂ））を零レベルで２値化した方形波に変換する
（図６（ｄ））。位相比較器１０９は、波形整形器１０
８の方形波出力と、波形整形器１１０Ａの方形波出力を
比較し、エンコーダ出力の位相情報θ（図６（ｅ））を
得ることができる。なお、特に図示されていないが、位
相情報は、キャリア信号の１周期ごとに得られる。キャ
リア信号の１周期は、エンコーダ出力信号の１周期に比
べてはるかに短いので、エンコーダの１ピッチよりも細
かい精細な位置情報を得ることができる。
号の不要信号を減少させる。波形整形器１０８は、フィ
ルタ１０７の出力信号Ａｓｉｎ（ωｔ＋θ）を零レベル
で２値化した方形波信号に変換する（図６（ｃ））。一
方波形整形器１１０Ａはキャリア信号Ａｓｉｎωｔ（図
６（ｂ））を零レベルで２値化した方形波に変換する
（図６（ｄ））。位相比較器１０９は、波形整形器１０
８の方形波出力と、波形整形器１１０Ａの方形波出力を
比較し、エンコーダ出力の位相情報θ（図６（ｅ））を
得ることができる。なお、特に図示されていないが、位
相情報は、キャリア信号の１周期ごとに得られる。キャ
リア信号の１周期は、エンコーダ出力信号の１周期に比
べてはるかに短いので、エンコーダの１ピッチよりも細
かい精細な位置情報を得ることができる。
【００３５】つぎに、オフセット補正動作について説明
する。エンコーダ１０１の各増幅出力Ａｃｏｓθ、Ａｓ
ｉｎθは、オフセット調整回路１２１、１２２の波形整
形器１１１、１１２にも導入されている。オフセット調
整がされない状態での増幅器１０２の出力をＭＲａ０、
波形整形器１１１の出力をＣＭＰＡで示している。
する。エンコーダ１０１の各増幅出力Ａｃｏｓθ、Ａｓ
ｉｎθは、オフセット調整回路１２１、１２２の波形整
形器１１１、１１２にも導入されている。オフセット調
整がされない状態での増幅器１０２の出力をＭＲａ０、
波形整形器１１１の出力をＣＭＰＡで示している。
【００３６】図２において、エンコーダ出力信号は、増
幅器１０２によりＲ２／Ｒ１倍に増幅されるが、基準電
圧とエンコーダ出力信号の中点電圧にオフセットが生じ
ているとすると、増幅器１０２の出力の中点電圧には、
基準電圧からのずれが生じる。
幅器１０２によりＲ２／Ｒ１倍に増幅されるが、基準電
圧とエンコーダ出力信号の中点電圧にオフセットが生じ
ているとすると、増幅器１０２の出力の中点電圧には、
基準電圧からのずれが生じる。
【００３７】基準電圧とエンコーダ出力信号の中点電圧
にオフセットが生じている様子を示した図が図３（ａ）
である。そこで増幅器１０２の出力信号を波形整形して
方形波に変換すると、図３（ｂ）に示すように、デュー
ティが５０％からずれた波形として出力される。なお、
エンコーダ出力にオフセットが生じていないとすると、
図３（ｃ）のようになり、波形整形器１１３の出力信号
は、図３（ｄ）に示すようにデューティが５０％とな
る。
にオフセットが生じている様子を示した図が図３（ａ）
である。そこで増幅器１０２の出力信号を波形整形して
方形波に変換すると、図３（ｂ）に示すように、デュー
ティが５０％からずれた波形として出力される。なお、
エンコーダ出力にオフセットが生じていないとすると、
図３（ｃ）のようになり、波形整形器１１３の出力信号
は、図３（ｄ）に示すようにデューティが５０％とな
る。
【００３８】第１のオフセット調整手段１１３は、波形
整形手段１１１の出力信号のエッジをインプット・キャ
プチャー・レジスタ（ＩＣＲ）２０１に取り込み、マイ
クロコンピュータにより処理を行う。マイクロコンピュ
ータ２０２は、デューティが略５０％になるようにＤ／
Ａコンバータ２０３に出力を行い、増幅器１０２のオフ
セット調整端子に調整入力を供給する。
整形手段１１１の出力信号のエッジをインプット・キャ
プチャー・レジスタ（ＩＣＲ）２０１に取り込み、マイ
クロコンピュータにより処理を行う。マイクロコンピュ
ータ２０２は、デューティが略５０％になるようにＤ／
Ａコンバータ２０３に出力を行い、増幅器１０２のオフ
セット調整端子に調整入力を供給する。
【００３９】図４は、マイクロコンピュータ２０２によ
り、オフセット調整を行う場合のアルゴリズムを示した
フローチャートである。まず、Ｄ／Ａコンバータ２０３
に出力を行うために、予め定めておいた初期設定を行う
（ｂ）。次に物体をほぼ一定の速度で移動させる（例え
ばモータを回転させる）（ｃ）。すると、エンコーダの
出力信号が変化するが、オフセット電圧が大きい場合
は、信号ＣＭＰＡはＨ（high) レベルまたはＬ（low ）
レベルから変化しないので、このとき、エッジ入力があ
るかないかの判断を行う（ｄ）。エッジ入力がない場合
は、出力レベルがＨかＬかを判断して（ｅ）、その結果
がＨであるか、Ｌであるかに応じて、＋ΔＶ0 または−
ΔＶ0 のオフセット電圧を階段的にＤ／Ａ変換器２０３
の出力に加算し（ｆ、ｇ、ｈ）、エッジの入力があるま
で、オフセット調整処理を繰り返す。
り、オフセット調整を行う場合のアルゴリズムを示した
フローチャートである。まず、Ｄ／Ａコンバータ２０３
に出力を行うために、予め定めておいた初期設定を行う
（ｂ）。次に物体をほぼ一定の速度で移動させる（例え
ばモータを回転させる）（ｃ）。すると、エンコーダの
出力信号が変化するが、オフセット電圧が大きい場合
は、信号ＣＭＰＡはＨ（high) レベルまたはＬ（low ）
レベルから変化しないので、このとき、エッジ入力があ
るかないかの判断を行う（ｄ）。エッジ入力がない場合
は、出力レベルがＨかＬかを判断して（ｅ）、その結果
がＨであるか、Ｌであるかに応じて、＋ΔＶ0 または−
ΔＶ0 のオフセット電圧を階段的にＤ／Ａ変換器２０３
の出力に加算し（ｆ、ｇ、ｈ）、エッジの入力があるま
で、オフセット調整処理を繰り返す。
【００４０】エッジの入力がある場合には、図３に示す
Ｔ１、Ｔ２、Ｔ３のエッジ到来時刻をＩＣＲ２０１より
取り込み、次の（２）式によりデューティＤの算出を行
う（ｈ）。
Ｔ１、Ｔ２、Ｔ３のエッジ到来時刻をＩＣＲ２０１より
取り込み、次の（２）式によりデューティＤの算出を行
う（ｈ）。
【００４１】 Ｄ＝（Ｔ２−Ｔ１）／（Ｔ３−Ｔ１）・１００ ・・・・・（２） Ｄ−５０ ≧５ ・・・・・（３） つぎに、デューティの誤差を算出し（ｊ）、５０％から
の誤差が±５％以上であるか否かを判断して（ｋ）、
（３）式のように±５％以上の場合には、デューティの
誤差に所定のゲインを乗算してＤ／Ａ出力処理を行う
（ｌ，ｍ）。以上の処理を、デューティの誤差が±５％
以下になるまで繰り返す。
の誤差が±５％以上であるか否かを判断して（ｋ）、
（３）式のように±５％以上の場合には、デューティの
誤差に所定のゲインを乗算してＤ／Ａ出力処理を行う
（ｌ，ｍ）。以上の処理を、デューティの誤差が±５％
以下になるまで繰り返す。
【００４２】デューティの誤差が±５％以下になると、
Ｄ／Ａ出力をホールドしてその値を維持し（ｎ），オフ
セット調整を終了する（ｏ）。
Ｄ／Ａ出力をホールドしてその値を維持し（ｎ），オフ
セット調整を終了する（ｏ）。
【００４３】このような処理を行った結果、増幅器１０
２、１０３の出力信号は、基準電圧に対して上下対称と
なり、図３（ａ）のようなオフセット電圧を持つた信号
が図３（ｃ）のように、オフセット電圧のない信号とな
る。
２、１０３の出力信号は、基準電圧に対して上下対称と
なり、図３（ａ）のようなオフセット電圧を持つた信号
が図３（ｃ）のように、オフセット電圧のない信号とな
る。
【００４４】以上第１のオフセット調整装置１２１につ
いて説明したが、第２のオフセット調整装置１２２も、
第１のオフセット調整装置１２１と同様の構成を有し、
同様に第２エンコーダ出力のオフセット電圧を補正でき
る（エンコーダの出力が３相以上の場合にも、各相に対
して同様にオフセット電圧を補正することができる）。
いて説明したが、第２のオフセット調整装置１２２も、
第１のオフセット調整装置１２１と同様の構成を有し、
同様に第２エンコーダ出力のオフセット電圧を補正でき
る（エンコーダの出力が３相以上の場合にも、各相に対
して同様にオフセット電圧を補正することができる）。
【００４５】従って、オフセットの補正された正確なエ
ンコーダ出力から、さらに内挿処理回路１２３によりエ
ンコーダ出力の１周期よりも細かい精細なかつ正確な位
置信号を得ることができる。
ンコーダ出力から、さらに内挿処理回路１２３によりエ
ンコーダ出力の１周期よりも細かい精細なかつ正確な位
置信号を得ることができる。
【００４６】なお、この場合、それぞれのオフセット調
整装置は、それぞれ並行して独立に作動する必要がある
が、マイクロコンピュータについては、１個のＣＰＵに
より時分割で処理するか、あるいは、マルチプロセッサ
によりそれぞれ同時処理するか、いずれの構成でもよ
い。
整装置は、それぞれ並行して独立に作動する必要がある
が、マイクロコンピュータについては、１個のＣＰＵに
より時分割で処理するか、あるいは、マルチプロセッサ
によりそれぞれ同時処理するか、いずれの構成でもよ
い。
【００４７】なお、図２のＩＣＲ２０１によるエッジの
入力がある場合には、物体の移動速度が一定となるよう
に、制御を行いながら、以上の処理を行った方が、より
高度にオフセット調整ができるので、望ましい。
入力がある場合には、物体の移動速度が一定となるよう
に、制御を行いながら、以上の処理を行った方が、より
高度にオフセット調整ができるので、望ましい。
【００４８】なお本発明は、上記実施形態に示すものに
限られず、例えば上記図２、図４では、ＩＣＲより方形
波のエッジの到来時刻を検出してデューティの算出を行
つたが、方形波のデューティを直接に電圧に変換して、
５０％からの誤差を検出して、前述と同様のオフセット
調整を行うことができる。
限られず、例えば上記図２、図４では、ＩＣＲより方形
波のエッジの到来時刻を検出してデューティの算出を行
つたが、方形波のデューティを直接に電圧に変換して、
５０％からの誤差を検出して、前述と同様のオフセット
調整を行うことができる。
【００４９】以上のように、本発明により、自動的かつ
高速にエンコーダ出力信号のオフセット調整ができ、オ
フセット電圧の影響による位置検出誤差を小さく抑える
ことができる。なお、以上の説明では、２相出力のエン
コーダを用いた場合のオフセット補正について説明した
が、３相以上のエンコーダを用いた場合にも、本発明に
よりオフセット補正を行うことができる。
高速にエンコーダ出力信号のオフセット調整ができ、オ
フセット電圧の影響による位置検出誤差を小さく抑える
ことができる。なお、以上の説明では、２相出力のエン
コーダを用いた場合のオフセット補正について説明した
が、３相以上のエンコーダを用いた場合にも、本発明に
よりオフセット補正を行うことができる。
【００５０】
【発明の効果】本発明によれば、上記構成により、エン
コーダ出力信号のオフセット電圧を自動的かつ高速に除
去することができ、オフセット電圧より生じる内挿処理
部回路の位置検出誤差を十分小さく抑えることができ、
したがってモータの回転位置その他の位置検出を高い精
度で正確に行うことができる。
コーダ出力信号のオフセット電圧を自動的かつ高速に除
去することができ、オフセット電圧より生じる内挿処理
部回路の位置検出誤差を十分小さく抑えることができ、
したがってモータの回転位置その他の位置検出を高い精
度で正確に行うことができる。
【図１】本発明の実施形態における内挿処理回路のブロ
ック図。
ック図。
【図２】そのオフセット調整手段の具体的構成例図。
【図３】オフセット電圧とデューティとの関係を示す動
作説明用図。
作説明用図。
【図４】オフセット調整処理のフローチャートの１例
図。
図。
【図５】従来の内挿処理部回路のブロック図。
【図６】本発明及び従来装置における位相情報の取り出
し方法の説明図。
し方法の説明図。
【図７】エンコーダによるオフセットがある場合の従来
装置の動作説明図。
装置の動作説明図。
１０１ エンコーダ １０２、１０３ 増幅器 １０４、１０５ アナログ乗算器 １０６ 加算器 １０７ フィルタ １０８ 波形整形器 １０９ 位相比較器 １１０ キャリア発生器 １１０Ａ、１１１、１１２ 波形整形手段 １１３、１１４ オフセット調整手段 １２１、１２２ オフセット調整装置 １２３ 内挿処理部回路 ２０１ ＩＣＲ（インプツト・キャプチャー・レジス
タ） ２０２ マイクロコンピュータ ２０３ Ｄ／Ａコンバータ
タ） ２０２ マイクロコンピュータ ２０３ Ｄ／Ａコンバータ
Claims (4)
- 【請求項１】 物体の相対位置に応じて互いに位相の異
なる複数相の正弦波状の信号を出力するエンコーダを備
え、エンコーダの出力信号よりその１周期以下の位置を
検出する内挿処理回路において、前記エンコーダ出力信
号を方形波に変換する波形整形手段と、この波形整形手
段の出力信号の１周期のデューティが５０％を中心とす
る所定範囲内になるように前記出力信号のオフセット電
圧を補正するオフセット電圧補正手段とを備えることを
特徴とする内挿処理回路のオフセット補正装置。 - 【請求項２】 波形整形手段及び前記オフセット電圧補
正手段が、各相のエンコーダ出力に対して、それぞれ設
けられていることを特徴とする請求項１記載の内挿処理
回路のオフセット補正装置。 - 【請求項３】 １周期のデューティが４５〜５５％の範
囲である請求項１または２記載の内挿処理回路のオフセ
ット補正装置。 - 【請求項４】 前記オフセット電圧補正手段が、波形整
形手段の方形波出力のデューティ値を計測し、５０％か
らのこのデューティ値の誤差に応じて、内挿処理回路の
入力部に補正電圧を付加するよう構成されていることを
特徴とする請求項１、２または３記載の内挿処理回路の
オフセット補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30729495A JPH09145406A (ja) | 1995-11-27 | 1995-11-27 | 内挿処理回路のオフセット補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30729495A JPH09145406A (ja) | 1995-11-27 | 1995-11-27 | 内挿処理回路のオフセット補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09145406A true JPH09145406A (ja) | 1997-06-06 |
Family
ID=17967410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30729495A Pending JPH09145406A (ja) | 1995-11-27 | 1995-11-27 | 内挿処理回路のオフセット補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09145406A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007263858A (ja) * | 2006-03-29 | 2007-10-11 | Tokiko Techno Kk | 流量計測装置 |
-
1995
- 1995-11-27 JP JP30729495A patent/JPH09145406A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007263858A (ja) * | 2006-03-29 | 2007-10-11 | Tokiko Techno Kk | 流量計測装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3367226B2 (ja) | 変位量検出装置 | |
| JP3368837B2 (ja) | レゾルバ信号処理装置 | |
| US4715000A (en) | Digital phase-locked loop and frequency measuring device | |
| US6943544B2 (en) | Adjustment of a magneto-resistive angle sensor | |
| US6693423B2 (en) | Arrangement for angular measurement | |
| EP1968197B1 (en) | Tracking loop type digital angle converter and angle/digital converting apparatus | |
| JP4923730B2 (ja) | レゾルバ角度検出における補償方法及びこれを用いた角度検出装置 | |
| JP2011033602A (ja) | レゾルバ／デジタル変換装置およびレゾルバ／デジタル変換方法 | |
| JP2008058252A (ja) | エンコーダ信号の補正回路 | |
| JP2017151032A (ja) | 信号処理器及び制御装置 | |
| JP3893033B2 (ja) | 位置検出装置 | |
| CN109238117B (zh) | 一种用于非接触式位置传感器的信号处理电路及装置 | |
| JP2005257565A (ja) | レゾルバディジタル角度変換装置および方法ならびにプログラム | |
| JPH05231879A (ja) | 検出位置の補正方法 | |
| JP2001343253A (ja) | レゾルバの異常検出方法 | |
| JP3365063B2 (ja) | 回転角度検出方法 | |
| JPH09145406A (ja) | 内挿処理回路のオフセット補正装置 | |
| JP2004061157A (ja) | レゾルバの信号処理装置及び信号処理方法 | |
| JPH08101045A (ja) | 位置検出装置 | |
| JP2839341B2 (ja) | 位置信号の校正装置 | |
| JP2001174253A (ja) | ２つの直交する試験信号のオフセットを補償する装置 | |
| JPH01233320A (ja) | 発信器システムを有する回路装置 | |
| JP2002243501A (ja) | エンコーダ出力信号の自動調整装置 | |
| JP2002286508A (ja) | 正弦波エンコーダの出力方法 | |
| JP2002315374A (ja) | モータ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040608 Free format text: JAPANESE INTERMEDIATE CODE: A02 |