JPH09139457A - Semiconductor device and lead frame used for the manufacture of the device - Google Patents
Semiconductor device and lead frame used for the manufacture of the deviceInfo
- Publication number
- JPH09139457A JPH09139457A JP7296363A JP29636395A JPH09139457A JP H09139457 A JPH09139457 A JP H09139457A JP 7296363 A JP7296363 A JP 7296363A JP 29636395 A JP29636395 A JP 29636395A JP H09139457 A JPH09139457 A JP H09139457A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die pad
- adhesive
- package
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置およびそ
の製造に用いるリードフレームに関し、リフロー半田付
け時のパッケージクラックの抑止技術に適用して有効な
技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a lead frame used for manufacturing the same, and more particularly to a technique effectively applied to a technique for suppressing package cracks during reflow soldering.
【０００２】[0002]
【従来の技術】半導体装置の一つとして樹脂封止型半導
体装置が知られている。この樹脂封止型半導体装置は、
その製造においてはリードフレームが使用される。樹脂
封止型半導体装置は、樹脂（モールド樹脂）からなるパ
ッケージと、このパッケージの内外に亘って延在するリ
ードと、前記パッケージの内部に封止された半導体チッ
プと、前記パッケージ内のリードの先端と前記半導体チ
ップの電極とを接続するワイヤとからなっている。ま
た、前記チップ（半導体チップ）はタブ（ダイパッド）
上に接着剤等のダイボンド材によって固定されている。2. Description of the Related Art A resin-sealed semiconductor device is known as one of semiconductor devices. This resin-sealed semiconductor device is
A lead frame is used in its manufacture. A resin-sealed semiconductor device includes a package made of resin (mold resin), leads extending inside and outside the package, a semiconductor chip sealed inside the package, and leads inside the package. It comprises a wire connecting the tip and the electrode of the semiconductor chip. The chip (semiconductor chip) is a tab (die pad).
It is fixed on top by a die bond material such as an adhesive.
【０００３】樹脂封止型半導体装置において、矩形体パ
ッケージの４辺からリードを突出させる表面実装型構造
は、ＱＦＰ（Quad Flat Package)と呼称されている。In a resin-sealed semiconductor device, a surface mount type structure in which leads are projected from four sides of a rectangular package is called a QFP (Quad Flat Package).
【０００４】ＱＦＰを配線基板等の実装基板に固定させ
るいわゆる実装は、半田のリフローによって行われる。So-called mounting for fixing the QFP to a mounting substrate such as a wiring substrate is performed by reflowing solder.
【０００５】ＱＦＰの実装については、たとえば、日経
ＢＰ社発行「日経マイクロデバイス」1988年９月号、同
年９月１日発行、P115〜P121に記載されている。The implementation of QFP is described, for example, in "Nikkei Microdevice", September 1988 issue, published by Nikkei BP, September 115, pp. 115-121.
【０００６】同文献には、モールド（パッケージ）の厚
さが１ｍｍと、広く普及しているＱＦＰの１／２以下の
薄さとなるＴＱＦＰ（Thin Quad Flat Package) につい
て記載されている。[0006] The document describes a TQFP (Thin Quad Flat Package) in which the thickness of the mold (package) is 1 mm, which is less than 1/2 of the widely used QFP.
【０００７】同文献には、リフロー半田付け時、パッケ
ージを形成する樹脂とダイ・パッドとの界面に存在する
水分に起因するクラックの発生のメカニズムについて記
載されている。また、同文献には、ダイ・パッドに十文
字のスリット（貫通穴）を入れてクラック対策を施した
リードフレームが記載されている。[0007] The document describes a mechanism of generation of cracks due to water present at the interface between the resin forming the package and the die pad during reflow soldering. In addition, the same reference describes a lead frame in which a die pad is provided with cross-shaped slits (through holes) to prevent cracks.
【０００８】一方、日経ＢＰ社発行「ＶＬＳＩパッケー
ジング技術（下）」1993年５月15日発行、P123〜P129に
は、クラック対策のためにダイパッドにディンプルや十
文字状に貫通孔を設けた例が示されている。On the other hand, in V123 packaging technology (below) issued by Nikkei BP, issued May 15, 1993, P123 to P129 are examples in which dimples or cross-shaped through holes are provided in the die pad as a countermeasure against cracks. It is shown.
【０００９】同文献には、「マウント剤に使う樹脂はモ
ールド樹脂よりも吸湿性が高く，リフロー時には，水分
の気化・膨張によるはく離の原因になる。マウント剤の
吸湿性が高い理由は………。」と記載されている。In the same document, "The resin used for the mount agent has a higher hygroscopicity than the molding resin and causes vaporization and expansion of water to cause delamination during reflow. The reason why the hygroscopicity of the mount agent is high ... …. ”Is described.
【００１０】また、同文献には、「はく離は多くの場
合，樹脂とダイパッド裏面の間で発生する。この理由
は，モールド樹脂には金型からの離型性を良くするため
に，離型剤が添加されており，金属であるリードフレー
ム材との接着性が高くないためだ。これに対して，チッ
プ表面は保護のためにポリイミドやシリコーンが塗布さ
れており，樹脂との密着性は高い。」旨記載されてい
る。In addition, in the same document, “Peeling often occurs between the resin and the back surface of the die pad. This is because the adhesive agent is added and the adhesiveness to the lead frame material, which is a metal, is not high, whereas the chip surface is coated with polyimide or silicone for protection, and the adhesiveness to the resin is It is high. ”
【００１１】[0011]
【発明が解決しようとする課題】ＱＦＰ等の表面実装型
半導体装置では、リフロー半田付け（リフロー実装）時
のパッケージクラックが信頼性上大きな問題になってい
る。パッケージクラック発生は、前記文献にも記載され
ているように、チップを固定するダイボンド材やパッケ
ージを構成するモールド樹脂に吸湿された水分が基にな
る。In surface mounting type semiconductor devices such as QFP, package cracking during reflow soldering (reflow mounting) has become a serious problem in terms of reliability. The generation of package cracks is based on the moisture absorbed by the die-bonding material for fixing the chip and the mold resin forming the package, as described in the above-mentioned document.
【００１２】すなわち、チップを固定する接着剤やパッ
ケージを構成する樹脂に吸湿された水分は、リフロー半
田付け時の高温下で気化膨張し、その時に発生した応力
によって樹脂とタブとの界面が剥離し、さらに進んでパ
ッケージの最も弱い部分にパッケージクラックが発生す
る。That is, the moisture absorbed by the adhesive for fixing the chip and the resin forming the package is vaporized and expanded under the high temperature during the reflow soldering, and the interface between the resin and the tab is separated by the stress generated at that time. Then, further, a package crack occurs in the weakest part of the package.
【００１３】そこで、本発明者は、リフロー半田付け時
にパッケージクラックを起こし難い半導体装置、すなわ
ち耐リフロー・クラック性の高い半導体装置を得るため
に、パッケージクラック発生の原因となるダイボンド材
中の水分の低減化と、剥離が発生する半導体チップとダ
イパッドとの間の接着力向上化を検討し、本発明をなし
た。Therefore, in order to obtain a semiconductor device in which a package crack is unlikely to occur during reflow soldering, that is, a semiconductor device having high reflow / crack resistance, the present inventor must remove moisture in the die bond material that causes package crack generation. The present invention was made by studying reduction and improvement of the adhesive force between a semiconductor chip and a die pad where peeling occurs.
【００１４】本発明の目的は、耐リフロー・クラック性
の高い半導体装置を提供することにある。An object of the present invention is to provide a semiconductor device having high reflow / crack resistance.
【００１５】本発明の他の目的は、耐リフロー・クラッ
ク性の高い半導体装置を製造することができるリードフ
レームを提供することにある。Another object of the present invention is to provide a lead frame capable of manufacturing a semiconductor device having high reflow / crack resistance.
【００１６】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.
【００１７】[0017]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。The following is a brief description of an outline of typical inventions disclosed in the present application.
【００１８】（１）モールド樹脂からなるパッケージ
と、このパッケージの内外に亘って延在するリードと、
前記パッケージの内部に封止されたダイパッドと、前記
ダイパッド上にダイボンド材を介して固定された半導体
チップと、前記パッケージ内のリードの先端と前記半導
体チップの電極とを接続する接続手段とからなる半導体
装置であって、前記ダイパッドは前記半導体チップの一
部に対面する複数の接着部と、前記接着部同士を連結す
る細い連結部とからなり、前記半導体チップは前記接着
部にダイボンド材を介して固定されている。前記接着部
は前記半導体チップの四隅にそれぞれ対応して４つ設け
られている。前記接着部による半導体チップの接着面積
は前記半導体チップの面積の約２０〜３０％となってい
る。(1) A package made of a mold resin and leads extending inside and outside the package,
The package includes a die pad sealed inside the package, a semiconductor chip fixed on the die pad via a die bond material, and connecting means for connecting the tip of the lead in the package and an electrode of the semiconductor chip. In the semiconductor device, the die pad includes a plurality of adhesive portions facing a part of the semiconductor chip, and a thin connecting portion that connects the adhesive portions to each other, and the semiconductor chip has a die bond material on the adhesive portion. It is fixed. Four adhesive portions are provided corresponding to the four corners of the semiconductor chip. The bonding area of the semiconductor chip by the bonding portion is about 20 to 30% of the area of the semiconductor chip.
【００１９】（２）半導体チップを固定するダイパッド
と、このダイパッドを支持する支持リードと、前記ダイ
パッドの周囲に先端を臨ませる複数のリードとを有する
パターン化されたリードフレームであって、前記ダイパ
ッドは前記半導体チップの一部に対面しかつ接着される
複数の接着部と、前記接着部同士を連結する細い連結部
とからなっている。前記接着部は前記半導体チップの四
隅にそれぞれ対応して４つ設けられている。前記接着部
による半導体チップの接着面積は前記半導体チップの面
積の約２０〜３０％となっている。(2) A patterned lead frame having a die pad for fixing a semiconductor chip, a support lead for supporting the die pad, and a plurality of leads with their tips facing the periphery of the die pad. Is composed of a plurality of adhesive portions facing a part of the semiconductor chip and adhered thereto, and a thin connecting portion connecting the adhesive portions to each other. Four adhesive portions are provided corresponding to the four corners of the semiconductor chip. The bonding area of the semiconductor chip by the bonding portion is about 20 to 30% of the area of the semiconductor chip.
【００２０】前記（１）の手段によれば、半導体チップ
とダイパッドとの接着面積は、半導体チップの一面の面
積（接着側面積）の約２０〜３０％と小さくなっている
ことから、モールド樹脂に比較して水分の吸湿性の高い
ダイボンド材の量が少なくなり、リフロー半田付け時の
パッケージクラックの発生の原因となる水分が少なくな
ってパッケージクラックが起き難くなる。According to the above-mentioned means (1), the bonding area between the semiconductor chip and the die pad is as small as about 20 to 30% of the area of one surface of the semiconductor chip (bonding side area). The amount of the die-bonding material having a high moisture absorptivity is smaller than that of, and the moisture that causes the generation of package cracks during reflow soldering is reduced, and package cracks are less likely to occur.
【００２１】また、ダイパッドは複数の接着部と、接着
部同士を連結する細い連結部からなり、接着部全体の面
積は半導体チップの接着側面積の約２０〜３０％となっ
ていることから、半導体チップのダイボンド側の面の多
くは直接モールド樹脂に接着されるようになり、半導体
チップのダイボンド側の面の接着力は高くなり、リフロ
ー半田付け時にパッケージクラックが発生し難くなる。The die pad is composed of a plurality of adhesive parts and a thin connecting part for connecting the adhesive parts to each other. Since the area of the entire adhesive part is about 20 to 30% of the area on the adhesive side of the semiconductor chip, Most of the surface of the semiconductor chip on the die bond side is directly bonded to the molding resin, the adhesive strength of the surface of the semiconductor chip on the die bond side is increased, and package cracks are less likely to occur during reflow soldering.
【００２２】前記（２）の手段によれば、リードフレー
ムは、ダイパッドが複数の接着部と、前記接着部同士を
連結する細い連結部とからなり、半導体装置の製造に使
用した際、半導体チップを接着するダイボンド材の量を
少なくでき、また半導体チップとダイパッドとの接着面
積を少なくして樹脂との接着面積が大きくして接着力の
増大を図ることができるため、耐リフロー・クラック性
の優れた半導体装置を製造できるリードフレームとな
る。According to the above-mentioned means (2), in the lead frame, the die pad is composed of a plurality of adhesive portions and a thin connecting portion for connecting the adhesive portions to each other. It is possible to reduce the amount of die-bonding material that adheres to the semiconductor chip, reduce the adhesive area between the semiconductor chip and the die pad, and increase the adhesive area with the resin to increase the adhesive strength. It becomes a lead frame capable of manufacturing an excellent semiconductor device.
【００２３】以下、図面を参照して本発明の実施の形態
を詳細に説明する。なお、発明の実施の形態を説明する
ための全図において、同一機能を有するものは同一符号
を付け、その繰り返しの説明は省略する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.
【００２４】[0024]
【発明の実施の形態】図１は本発明の一実施形態である
半導体装置を示す断面図、図２は本実施形態の半導体装
置のダイパッド部分を示す平面図、図３は同じく側面
図、図４は本実施形態の半導体装置の製造に使用される
リードフレームを示す平面図である。1 is a sectional view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a plan view showing a die pad portion of the semiconductor device of the present embodiment, and FIG. 3 is a side view of the same. 4 is a plan view showing a lead frame used for manufacturing the semiconductor device of this embodiment. FIG.
【００２５】本実施形態の半導体装置１は、図１に示す
ように、外観的には、偏平矩形体からなる樹脂（モール
ド樹脂）で形成されたパッケージ２と、このパッケージ
２の４辺から突出するガルウィング型のリード３とから
なっている。リード３は、たとえばＦｅ−Ｎｉ合金で形
成されている。As shown in FIG. 1, the semiconductor device 1 of the present embodiment has a package 2 formed of resin (mold resin) having a flat rectangular shape in appearance, and projecting from four sides of the package 2. It is composed of a gull-wing type lead 3 which is used. The lead 3 is made of, for example, a Fe—Ni alloy.
【００２６】前記パッケージ２の内部には、シリコンか
らなる半導体チップ４が封止されている。この半導体チ
ップ４は、ダイパッド５にＡｇペースト等によるダイボ
ンド材６を介して固定されている。ダイパッド５は前記
リード３の形成時に同時に形成されるものであることか
ら、Ｆｅ−Ｎｉ合金によって形成されている。A semiconductor chip 4 made of silicon is sealed inside the package 2. The semiconductor chip 4 is fixed to the die pad 5 via a die bond material 6 such as Ag paste. Since the die pad 5 is formed at the same time when the leads 3 are formed, it is made of an Fe-Ni alloy.
【００２７】前記ダイパッド５は、図２にも示すよう
に、前記半導体チップ４の一部に対面する複数の接着部
７と、前記接着部７同士を連結する細い連結部８とから
なっている。前記連結部８はたすき掛け状に延在してそ
の先端に、半導体チップ４の四隅に対応して設けられた
４つの矩形の接着部７を連結している。連結部８のそれ
ぞれの延在方向は、ダイパッド５を支持する支持リード
９の延在方向に一致している。As shown in FIG. 2, the die pad 5 is composed of a plurality of adhesive parts 7 facing a part of the semiconductor chip 4 and a thin connecting part 8 connecting the adhesive parts 7 to each other. . The connecting portion 8 extends in a crossing shape, and connects the four rectangular adhesive portions 7 provided corresponding to the four corners of the semiconductor chip 4 to the tip thereof. The extending direction of each of the connecting portions 8 coincides with the extending direction of the support leads 9 that support the die pad 5.
【００２８】前記ダイパッド５部分は、図３に示すよう
に、支持リード９が途中で一段下方に折れ曲がっている
ことから、モールド樹脂２内に延在するリード３部分よ
りも一段低くなっている。As shown in FIG. 3, the die pad 5 portion is one step lower than the lead 3 portion extending into the mold resin 2 because the supporting lead 9 is bent downward one step in the middle.
【００２９】前記接着部７の総面積は、半導体チップ４
の面積、すなわち接着側面積のたとえば約２０〜３０％
となっている。The total area of the adhesive portion 7 is equal to the semiconductor chip 4
Area, that is, about 20 to 30% of the adhesive side area
It has become.
【００３０】これによって、半導体チップ４の裏面のダ
イパッド５に対する接着面積は、半導体チップ４の接着
側面積の約２０〜３０％となり、残りの約８０〜７０％
は直接モールド樹脂２に接着されるようになる。As a result, the adhesion area of the back surface of the semiconductor chip 4 to the die pad 5 becomes about 20 to 30% of the adhesion side area of the semiconductor chip 4, and the remaining about 80 to 70%.
Will be directly bonded to the molding resin 2.
【００３１】モールド樹脂２には離型剤が含有されてい
ることから、金属からなるダイパッド５との接着性は樹
脂との接着性よりも劣る。したがって、半導体チップ４
のダイパッド側の接着力は、金属のダイパッドとの接着
面積が接着側面積の約２０〜３０％であり、樹脂との接
着面積が接着側面積の約８０〜７０％であることから、
従来のようにダイパッドに十文字状のスリットを設けた
り、ディンプルを設けたりした場合に比較して半導体チ
ップ４のダイパッド側の接着力は大きくなる。Since the mold resin 2 contains a release agent, the adhesiveness with the die pad 5 made of metal is inferior to the adhesiveness with the resin. Therefore, the semiconductor chip 4
Regarding the adhesive force on the die pad side, the adhesive area with the metal die pad is about 20 to 30% of the adhesive side area, and the adhesive area with the resin is about 80 to 70% of the adhesive side area.
The adhesive force on the die pad side of the semiconductor chip 4 is greater than that in the case where a cross-shaped slit or dimple is provided on the die pad as in the conventional case.
【００３２】前記半導体チップ４の図示しない電極と、
前記パッケージ２内のリード３の先端部分は導電性のワ
イヤ１０で接続されている。半導体チップ４の電極とリ
ード３との電気的接続手段は他の手段でも良い。Electrodes (not shown) of the semiconductor chip 4,
The tip ends of the leads 3 in the package 2 are connected by a conductive wire 10. The means for electrically connecting the electrodes of the semiconductor chip 4 and the leads 3 may be other means.
【００３３】つぎに、本実施形態の半導体装置１の製造
方法について説明する。Next, a method of manufacturing the semiconductor device 1 of this embodiment will be described.
【００３４】半導体装置１の製造においては、図４に示
すように、リードフレーム１５が用意される。In the manufacture of the semiconductor device 1, a lead frame 15 is prepared as shown in FIG.
【００３５】リードフレーム１５は、厚さ０．１５〜
０．１ｍｍ程度の鉄−ニッケル合金板あるいは銅合金板
をプレスやエッチングによって所望パターンに形成する
ことによって製造される。本実施形態では、リードフレ
ーム１５はＦｅ−Ｎｉ合金板を打ち抜くことによって形
成されている。The lead frame 15 has a thickness of 0.15 to 0.15.
It is manufactured by forming an iron-nickel alloy plate or a copper alloy plate of about 0.1 mm into a desired pattern by pressing or etching. In the present embodiment, the lead frame 15 is formed by punching out a Fe-Ni alloy plate.
【００３６】リードフレーム１５は、図４に示すよう
に、一対の平行に延在する外枠１６と、この一対の外枠
１６を連結し外枠１６に直交する方向に延在する一対の
内枠１７とによって形成される枠構造となっている。As shown in FIG. 4, the lead frame 15 includes a pair of outer frames 16 extending in parallel with each other, and a pair of inner frames extending in a direction orthogonal to the outer frame 16 connecting the pair of outer frames 16. It has a frame structure formed by the frame 17.
【００３７】また、前記枠の中央にはダイパッド５が配
置されている。このダイパッド５は、たすき掛け状に延
在する連結部８と、これら連結部８の先端に連結される
矩形状の接着部７とからなっている。接着部７は半導体
チップ４の四隅部分に対面する形状となっている。A die pad 5 is arranged at the center of the frame. The die pad 5 is composed of a connecting portion 8 extending in a crossing shape and a rectangular adhesive portion 7 connected to the tips of the connecting portions 8. The adhesive portion 7 has a shape facing the four corners of the semiconductor chip 4.
【００３８】ダイパッド５は四隅を支持リード９で支持
されている。支持リード９は、前記連結部８のそれぞれ
の支片の延長線上に延在し、各接着部７を支持するよう
になっている。支持リード９は途中で分岐（分岐片１
８）し、その先端は外枠１６または内枠１７に連結され
ている。The die pad 5 is supported at its four corners by support leads 9. The support leads 9 extend on the extension lines of the respective support pieces of the connecting portion 8 and support the respective adhesive portions 7. The support lead 9 branches in the middle (branch piece 1
8) and its tip is connected to the outer frame 16 or the inner frame 17.
【００３９】前記ダイパッド５部分は、支持リード９が
途中で一段下方に折れ曲がっていることから、モールド
樹脂２内に延在するリード３部分よりも一段低くなって
いる。The die pad 5 portion is one step lower than the lead 3 portion extending into the mold resin 2 because the support lead 9 is bent downward one step in the middle.
【００４０】また、前記内枠１７および外枠１６から前
記ダイパッド５に向かって複数のリード３が延在してい
る。相互に平行に延在するリード部分において、各リー
ド３はダム２０によって連結されている。このダム２０
は、前記内枠１７または外枠１６から突出する分岐片１
８間に亘って設けられ、各リード３を支持するようにな
っている。このダム２０は、トランスファモールド時、
溶けた樹脂の流出を防止するダムとして作用する。A plurality of leads 3 extend from the inner frame 17 and the outer frame 16 toward the die pad 5. In the lead portions extending in parallel to each other, the leads 3 are connected by the dam 20. This dam 20
Is a branch piece 1 protruding from the inner frame 17 or the outer frame 16.
It is provided over 8 to support each lead 3. This dam 20 is
Acts as a dam to prevent the outflow of melted resin.
【００４１】また、前記外枠１６には、リードフレーム
１５の搬送や位置決めに使用するガイド孔２１が設けら
れている。Further, the outer frame 16 is provided with a guide hole 21 used for carrying and positioning the lead frame 15.
【００４２】このようなリードフレーム１５に対して、
図５に示すように、リードフレーム１５のダイパッド５
に、Ａｇペーストを介して半導体チップ４が取り付けら
れる。Ａｇペーストは硬化処理される。これによって半
導体チップ４がダイパッド５に固定される。For such a lead frame 15,
As shown in FIG. 5, the die pad 5 of the lead frame 15
Then, the semiconductor chip 4 is attached via Ag paste. The Ag paste is cured. As a result, the semiconductor chip 4 is fixed to the die pad 5.
【００４３】つぎに、図５に示すように、半導体チップ
４の図示しない電極と、ダイパッド５の周囲に位置する
リード３の先端部分は導電性のワイヤ１０で接続され
る。Next, as shown in FIG. 5, the electrodes (not shown) of the semiconductor chip 4 and the tip portions of the leads 3 located around the die pad 5 are connected by a conductive wire 10.
【００４４】その後、図５に示すように、ダム２０の内
側領域がトランスファモールドされ、二点鎖線で示され
るようにパッケージ２が形成される。After that, as shown in FIG. 5, the inner region of the dam 20 is transfer-molded to form the package 2 as shown by the chain double-dashed line.
【００４５】つぎに、不要なリードフレーム部分が切断
除去されるとともに、リード３が切断されかつ成形さ
れ、図１に示される半導体装置１が製造される。Next, the unnecessary lead frame portion is cut and removed, and the leads 3 are cut and molded to manufacture the semiconductor device 1 shown in FIG.
【００４６】本実施形態の半導体装置１は、図６に示さ
れるように、配線基板等の実装基板２５に実装される。
すなわち、実装基板２５の表面に設けられた配線からな
るランド２６上に、半導体装置１のリード３先端部分が
半田２７によって固定される。半田付けは、たとえば前
記ランド２６上にあらかじめ設けられた半田や、リード
３の表面にあらかじめ設けられた半田のリフローによっ
て行われる。The semiconductor device 1 of this embodiment is mounted on a mounting substrate 25 such as a wiring substrate as shown in FIG.
That is, the tip ends of the leads 3 of the semiconductor device 1 are fixed by the solder 27 on the lands 26 made of wiring provided on the surface of the mounting substrate 25. The soldering is performed, for example, by reflowing the solder previously provided on the land 26 or the solder previously provided on the surface of the lead 3.
【００４７】本実施形態の半導体装置１は、ダイパッド
５と半導体チップ４の接着面積は、半導体チップ４のダ
イパッド側の接着側面積の約２０〜３０％と小さいた
め、ダイボンド材６の使用量が大幅に少なくなる。した
がって、パッケージ２を形成する樹脂よりも水分の吸湿
率の高いダイボンド材６の使用量が少ないため、リフロ
ー半田付け時の水分に起因するダイパッド５と樹脂との
剥離が発生し難くなり、パッケージクラックが発生しな
くなる。In the semiconductor device 1 of this embodiment, since the bonding area between the die pad 5 and the semiconductor chip 4 is as small as about 20 to 30% of the bonding side area of the semiconductor chip 4 on the die pad side, the amount of the die bond material 6 used is small. Significantly less. Therefore, since the amount of the die bond material 6 having a higher moisture absorption rate than the resin forming the package 2 is smaller, peeling between the die pad 5 and the resin due to the moisture during reflow soldering is less likely to occur, and the package crack Will not occur.
【００４８】本実施形態の半導体装置１は、ダイパッド
５と半導体チップ４の接着面積は、半導体チップ４の接
着側面積の約２０〜３０％と小さく、残りの約８０〜７
０％の部分は金属からなるダイパッドよりも接着性が高
い樹脂（モールド樹脂）に直接接触するため、半導体チ
ップ４のダイパッド側の接着力が大きくなり、リフロー
半田付け時パッケージクラックが起き難くなる。In the semiconductor device 1 of this embodiment, the bonding area between the die pad 5 and the semiconductor chip 4 is as small as about 20 to 30% of the bonding side area of the semiconductor chip 4, and the remaining area is about 80 to 7.
The 0% portion is in direct contact with a resin (mold resin) having a higher adhesiveness than the die pad made of metal, so that the adhesive force on the die pad side of the semiconductor chip 4 is increased, and package cracking is less likely to occur during reflow soldering.
【００４９】また、ダイパッド５は小さな接着部７と、
これら接着部７を連結する連結部８とによって形成さ
れ、接着は接着部７の部分によることから、接着部７と
半導体チップ４との界面での剥離が起きても、その剥離
は接着部７の領域内で止まり、他の接着部７にまで延び
なくなる。したがって、半導体チップ４とダイパッド５
との剥離や、ダイパッド５とモールド樹脂との剥離が起
き難くなる。The die pad 5 has a small adhesive portion 7,
Since the adhesive portion 7 is formed by the connecting portion 8 that connects the adhesive portions 7, and the adhesive portion 7 is used for the adhesive, even if peeling occurs at the interface between the adhesive portion 7 and the semiconductor chip 4, the peeling is performed. Stops in the area of (1) and does not extend to the other adhesive portion 7. Therefore, the semiconductor chip 4 and the die pad 5
And the die pad 5 and the mold resin are less likely to be peeled off.
【００５０】本実施形態のリードフレーム１５は、ダイ
パッド５が４つの接着部７と、これら接着部７を連結す
る連結部８とからなることから、半導体装置の製造時、
半導体チップ４とダイパッド５とを接着するダイボンド
材６の使用量を少なくできる。したがって、耐リフロー
・クラック性の優れたリードフレームとなる。In the lead frame 15 of this embodiment, since the die pad 5 is composed of the four adhesive parts 7 and the connecting parts 8 connecting the adhesive parts 7, when the semiconductor device is manufactured,
It is possible to reduce the amount of die bond material 6 used to bond the semiconductor chip 4 and the die pad 5 together. Therefore, the lead frame has excellent reflow and crack resistance.
【００５１】本実施形態のリードフレーム１５は、ダイ
パッド５が４つの接着部７と、これら接着部７を連結す
る連結部８とからなるため、半導体装置の製造時、半導
体チップ４の接着側面積の約２０〜３０％の部分をダイ
パッド５に接着させ、残りの約８０〜７０％部分をモー
ルド樹脂に接着させる構造とすることができる。したが
って、半導体チップ４のダイパッド側での接着力を高く
できるリードフレームとなる。In the lead frame 15 of this embodiment, since the die pad 5 is composed of four adhesive portions 7 and the connecting portions 8 that connect the adhesive portions 7, the area of the semiconductor chip 4 on the adhesive side when manufacturing the semiconductor device. It is possible to have a structure in which about 20 to 30% of the above is adhered to the die pad 5 and the remaining about 80 to 70% is adhered to the mold resin. Therefore, the lead frame can have a high adhesive force on the die pad side of the semiconductor chip 4.
【００５２】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the invention. Needless to say.
【００５３】図７は本発明の他の実施形態における半導
体装置のダイパッド部分を示す平面図、図８は同じく側
面図である。FIG. 7 is a plan view showing a die pad portion of a semiconductor device according to another embodiment of the present invention, and FIG. 8 is a side view of the same.
【００５４】本実施形態の半導体装置１においては、ダ
イパッド５は、矩形の半導体チップ４の四隅に対応する
接着部７と、それぞれ隣合う接着部７を連結する連結部
８となっている。In the semiconductor device 1 of this embodiment, the die pad 5 is composed of the adhesive portions 7 corresponding to the four corners of the rectangular semiconductor chip 4 and the connecting portions 8 connecting the adjacent adhesive portions 7.
【００５５】本実施形態においても、接着部７の総接着
面積は、半導体チップ４の接着側面積の約２０〜３０％
程度となっている。したがって、ダイボンド材６部分で
の水分の吸湿量の低減および半導体チップのダイパッド
側での接着力の向上から、耐リフロー・クラック性の優
れた半導体装置となる。Also in this embodiment, the total bonding area of the bonding portion 7 is about 20 to 30% of the bonding side area of the semiconductor chip 4.
It has become about. Therefore, the amount of moisture absorbed in the die-bonding material 6 portion is reduced, and the adhesive force on the die pad side of the semiconductor chip is improved, resulting in a semiconductor device having excellent reflow / crack resistance.
【００５６】また、同様のダイパッド５を有するリード
フレームは、耐リフロー・クラック性に優れた半導体装
置を製造できるリードフレームとなる。A lead frame having the same die pad 5 is a lead frame capable of manufacturing a semiconductor device having excellent reflow and crack resistance.
【００５７】[0057]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
【００５８】（１）半導体チップとダイパッドを接続す
る接着面積は、半導体チップの一面の面積（接着側面
積）の約２０〜３０％と小さくなっていることから、モ
ールド樹脂に比較して水分の吸湿性の高いダイボンド材
の量が少なくなり、リフロー半田付け時のパッケージク
ラックの発生の原因となる水分が少なくなってパッケー
ジクラックが起き難くなる。(1) Since the bonding area for connecting the semiconductor chip and the die pad is as small as about 20 to 30% of the area (bonding side area) of one surface of the semiconductor chip, moisture content is lower than that of the mold resin. The amount of the die-bonding material having high hygroscopicity is reduced, the moisture that causes the generation of package cracks during reflow soldering is reduced, and package cracks are less likely to occur.
【００５９】（２）ダイパッドは複数の接着部と、前記
接着部同士を連結する細い連結部からなり、接着部全体
の接着面積は半導体チップの接着側面積の約２０〜３０
％となっていることから、半導体チップのダイボンド側
の面の多くは直接モールド樹脂に接着されるようにな
り、半導体チップのダイボンド側の面の接着力は高くな
り、リフロー半田付け時にパッケージクラックが発生し
難くなる。(2) The die pad is composed of a plurality of adhesive portions and a thin connecting portion for connecting the adhesive portions, and the overall adhesive area of the adhesive portion is about 20 to 30 of the adhesive side area of the semiconductor chip.
%, The majority of the surface of the semiconductor chip on the die bond side is directly bonded to the molding resin, the adhesive strength of the surface of the semiconductor chip on the die bond side is high, and package cracks occur during reflow soldering. Less likely to occur.
【００６０】（３）リードフレームは、ダイパッドが複
数の接着部と、前記接着部同士を連結する細い連結部と
からなり、半導体装置の製造に使用した際、半導体チッ
プを接着するダイボンド材の量を少なくでき、また半導
体チップとダイパッドとの接着面積を少なくして樹脂と
の接着面積が大きくして接着力の増大を図ることができ
るため、耐リフロー・クラック性の優れた半導体装置を
製造できるリードフレームとなる。(3) In the lead frame, the die pad is composed of a plurality of adhesive parts and a thin connecting part for connecting the adhesive parts to each other, and the amount of the die bond material for adhering the semiconductor chip when used in the manufacture of a semiconductor device. Since it is possible to reduce the bonding area between the semiconductor chip and the die pad and increase the bonding area between the resin and the resin to increase the adhesive strength, it is possible to manufacture a semiconductor device having excellent reflow / crack resistance. It becomes a lead frame.
【図１】本発明の一実施形態である半導体装置を示す断
面図である。FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.
【図２】本実施形態の半導体装置のダイパッド部分を示
す平面図である。FIG. 2 is a plan view showing a die pad portion of the semiconductor device of this embodiment.
【図３】本実施形態の半導体装置のダイパッド部分を示
す側面図である。FIG. 3 is a side view showing a die pad portion of the semiconductor device of this embodiment.
【図４】本実施形態の半導体装置の製造に使用されるリ
ードフレームを示す平面図である。FIG. 4 is a plan view showing a lead frame used for manufacturing the semiconductor device of the present embodiment.
【図５】本実施形態の半導体装置の製造方法において、
半導体チップが固定されワイヤボンディングが終了した
状態のリードフレームの平面図である。FIG. 5 shows a method of manufacturing a semiconductor device according to the present embodiment,
FIG. 6 is a plan view of the lead frame in a state where the semiconductor chip is fixed and wire bonding is completed.
【図６】本実施形態の半導体装置の実装状態を示す断面
図である。FIG. 6 is a cross-sectional view showing a mounted state of the semiconductor device of this embodiment.
【図７】本発明の他の実施形態における半導体装置のダ
イパッド部分を示す平面図である。FIG. 7 is a plan view showing a die pad portion of a semiconductor device according to another embodiment of the present invention.
【図８】本発明の他の実施形態における半導体装置のダ
イパッド部分を示す側面図である。FIG. 8 is a side view showing a die pad portion of a semiconductor device according to another embodiment of the present invention.
１…半導体装置、２…パッケージ、３…リード、４…半
導体チップ、５…ダイパッド、６…ダイボンド材、７…
接着部、８…連結部、９…支持リード、１０…ワイヤ、
１５…リードフレーム、１６…外枠１、１７…内枠１、
１８…分岐片、２０…ダム、２１…ガイド孔、２５…実
装基板、２６…ランド、２７…半田。1 ... Semiconductor device, 2 ... Package, 3 ... Lead, 4 ... Semiconductor chip, 5 ... Die pad, 6 ... Die bond material, 7 ...
Adhesive part, 8 ... Connection part, 9 ... Support lead, 10 ... Wire,
15 ... Lead frame, 16 ... Outer frame 1, 17 ... Inner frame 1,
18 ... Branch piece, 20 ... Dam, 21 ... Guide hole, 25 ... Mounting board, 26 ... Land, 27 ... Solder.
Claims (6)
ージの内外に亘って延在するリードと、前記パッケージ
の内部に封止されたダイパッドと、前記ダイパッド上に
ダイボンド材を介して固定された半導体チップと、前記
パッケージ内のリードの先端と前記半導体チップの電極
とを接続する接続手段とからなる半導体装置であって、
前記ダイパッドは前記半導体チップの一部に対面する複
数の接着部と、前記接着部同士を連結する細い連結部と
からなり、前記半導体チップは前記接着部にダイボンド
材を介して固定されていることを特徴とする請求項１記
載の半導体装置。1. A package made of resin, leads extending inside and outside the package, a die pad sealed inside the package, and a semiconductor chip fixed on the die pad via a die bond material. And a semiconductor device comprising connecting means for connecting the tip of the lead in the package and the electrode of the semiconductor chip,
The die pad includes a plurality of adhesive parts facing a part of the semiconductor chip and a thin connecting part connecting the adhesive parts to each other, and the semiconductor chip is fixed to the adhesive part via a die bond material. The semiconductor device according to claim 1, wherein:
それぞれ対応して４つ設けられていることを特徴とする
請求項１記載の半導体装置。2. The semiconductor device according to claim 1, wherein four adhesive portions are provided corresponding to four corners of the semiconductor chip, respectively.
積は前記半導体チップの面積の約２０〜３０％となって
いることを特徴とする請求項１または請求項２記載の半
導体装置。3. The semiconductor device according to claim 1, wherein a bonding area of the semiconductor chip by the bonding portion is about 20 to 30% of an area of the semiconductor chip.
このダイパッドを支持する支持リードと、前記ダイパッ
ドの周囲に先端を臨ませる複数のリードとを有するパタ
ーン化されたリードフレームであって、前記ダイパッド
は前記半導体チップの一部に対面しかつ接着される複数
の接着部と、前記接着部同士を連結する細い連結部とか
らなっていることを特徴とするリードフレーム。4. A die pad for fixing a semiconductor chip,
A patterned lead frame having a support lead for supporting the die pad and a plurality of leads having their ends facing the periphery of the die pad, wherein the die pad faces and is bonded to a part of the semiconductor chip. A lead frame comprising a plurality of adhesive parts and a thin connecting part for connecting the adhesive parts to each other.
それぞれ対応して４つ設けられていることを特徴とする
請求項４記載のリードフレーム。5. The lead frame according to claim 4, wherein four adhesive portions are provided corresponding to the four corners of the semiconductor chip, respectively.
積は前記半導体チップの面積の約２０〜３０％となって
いることを特徴とする請求項４または請求項５記載のリ
ードフレーム。6. The lead frame according to claim 4, wherein a bonding area of the semiconductor chip by the bonding portion is about 20 to 30% of an area of the semiconductor chip.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7296363A JPH09139457A (en) | 1995-11-15 | 1995-11-15 | Semiconductor device and lead frame used for the manufacture of the device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7296363A JPH09139457A (en) | 1995-11-15 | 1995-11-15 | Semiconductor device and lead frame used for the manufacture of the device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004045691A Division JP2004200712A (en) | 2004-02-23 | 2004-02-23 | Semiconductor device and lead frame used for manufacture of the device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139457A true JPH09139457A (en) | 1997-05-27 |
Family
ID=17832587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7296363A Pending JPH09139457A (en) | 1995-11-15 | 1995-11-15 | Semiconductor device and lead frame used for the manufacture of the device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139457A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069402A1 (en) * | 2001-02-28 | 2002-09-06 | Hitachi, Ltd. | Semiconductor device and its manufacturing method |
| JP2009260367A (en) * | 2009-06-29 | 2009-11-05 | Renesas Technology Corp | Semiconductor device |
-
1995
- 1995-11-15 JP JP7296363A patent/JPH09139457A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002069402A1 (en) * | 2001-02-28 | 2002-09-06 | Hitachi, Ltd. | Semiconductor device and its manufacturing method |
| JP2009260367A (en) * | 2009-06-29 | 2009-11-05 | Renesas Technology Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7589404B2 (en) | Semiconductor device | |
| JP2531382B2 (en) | Ball grid array semiconductor device and manufacturing method thereof | |
| JP3461720B2 (en) | Resin-sealed semiconductor device | |
| JP2520575B2 (en) | Resilient lead for electrically and mechanically connecting an integrated circuit chip package to a surface of a substrate and method of manufacturing the same | |
| JP5227501B2 (en) | Stack die package and method of manufacturing the same | |
| JPH11340409A (en) | Lead frame and its manufacture and resin encapsulated semiconductor device and its manufacture | |
| JPH11260985A (en) | Lead frame, resin-sealed semiconductor device and its manufacture | |
| JP3470111B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP3663295B2 (en) | Chip scale package | |
| JP3839178B2 (en) | Semiconductor device | |
| JP3072291B1 (en) | Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same | |
| JP3478139B2 (en) | Lead frame manufacturing method | |
| JP3458057B2 (en) | Resin-sealed semiconductor device | |
| JP2001024133A (en) | Lead frame, resin sealed semiconductor device employing it and manufacture thereof | |
| WO1999049512A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH10247701A (en) | Semiconductor device and lead frame for manufacturing the same | |
| JPH09139457A (en) | Semiconductor device and lead frame used for the manufacture of the device | |
| JPH06132442A (en) | Semiconductor device and its manufacture | |
| JP3968321B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11260989A (en) | Resin-sealed semiconductor device and its manufacture | |
| JP4066050B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JP2001077285A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
| JP3959898B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JP2001267484A (en) | Semiconductor device and manufacturing method thereof | |
| JP2006216993A (en) | Resin sealed semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031224 |