JPH09138774A

JPH09138774A - 共用リソースのためのルート裁定方法

Info

Publication number: JPH09138774A
Application number: JP8145734A
Authority: JP
Inventors: W Horst Robert; ダブリューホーストロバート; William Joel Watson; ジョエルワトソンウィリアム; David Paul Sonnier; ポールソーニアディヴィッド
Original assignee: Tandem Computers Inc
Current assignee: Tandem Computers Inc
Priority date: 1995-06-07
Filing date: 1996-06-07
Publication date: 1997-05-27
Also published as: US5710549A; CA2177782A1; EP0749072A2; EP0749072A3

Abstract

(57)【要約】【課題】同じ出力へのデータ通信アクセスについて競
合する２つ以上の入力の裁定にバイアスを与える方法及
び装置を提供する。【解決手段】多数の出力の１つから通信するためにデ
ータ受け取られる多数の入力を有したデータ通信装置
は、出力へデータを通信するための入力の１つを選択す
るように２レベルの裁定を行う装置を備えている。第１
の（低い）レベルの裁定は、ラウンドロビン順序に基づ
いて選択を行い、第２の（高い）裁定レベルは、ある時
間周期にわたり出力へのアクセスが不当に待機された入
力からの指示に基づいて入力を選択する。各入力には、
モジュロＮカウンタ及びデジタルカウンタが与えられ
る。入力が出力へのアクセスに競合し、それに敗れて、
出力が別の入力を選択するたびに、モジュロＮカウンタ
がその入力の指定値だけ増加される。アクセスせずにＮ
を越えると、デジタルカウンタが増加される。カウンタ
の内容は、高レベル裁定を強制するように動作する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、多数の入
力と出力を有していて通信ネットワーク内でメッセージ
のトラフィックをルート選択する装置に係る。より詳細
には、本発明は、装置の同じ出力へのデータ通信アクセ
スに対して競合する装置の２つ以上の入力間の裁定にバ
イアスを与える方法及びこのような方法を実施する装置
に係る。

【０００２】

【従来の技術】マルチ処理環境が増大するにつれて、シ
ステムの個々のシステム要素（即ち、プロセッサや周辺
装置）間でデータ通信を行う機能としては、通信経路又
は他の幾つかの共用リソース（例えば、マルチユーザバ
スシステム）への不公平なアクセスをあるシステム要素
に偶発的に与えないようにすると同時に、他のシステム
要素へのこのようなアクセスを制限するように入念に考
えねばならない。今日の多数のデータ通信ネットワーク
構成は、１つの通信リンクから多数の他の通信リンクの
１つへメッセージトラフィックを向け又はルート指定す
るために種々の装置（典型的に「ルータ」）を使用す
る。しかしながら、メッセージトラフィックは、同じ出
力に向けて実質的に同時に装置の２つ以上の入力に受け
取ることができ、２つのうちのどれを他の前に処理でき
るようにするか、即ちどれを最初に行かせるかの闘争が
生じる。出力へのアクセスは、２つの競合する入力間に
ある形態の裁定を必要とする。小型のシステム（即ち、
互いに通信するために少数のシステム要素しか必要とし
ないシステム）は、入力に固定の優先順位を指定したり
又は「ラウンドロビン」処理を使用したりといった古典
的な裁定技術を用いることができる。前者の場合には、
各ポート入力に、ハイアラーキ裁定機構を形成するため
の所定優先順位が与えられる。高い優先順位の入力は、
その同じ出力へアクセスを求める入力であって低い優先
順位が予め指定された入力以上に出力へのアクセスが与
えられる。ラウンドロビン技術は、入力の間に所定の順
序に基づいて優先順位を指定することを含む。メッセー
ジトラフィックを受け取ると、優先順位が変化し、特定
の出力へのアクセスが許可された最後の入力に最低の優
先順位が与えられ、その次の順の入力が最高の優先順位
を有し、残りの入力は、所定の順序に基づいて同様に変
化する優先順位を有する。

【０００３】例えば、マルチユーザＶＭＥバスシステム
のような他の共用リソース環境に同様の技術を用いて、
バスへのアクセスを、接続されたコントローラ間に割り
当てることもできる。

【０００４】

【発明が解決しようとする課題】コンピュータシステム
が複雑になり、要素（プロセッサ及び周辺ユニット）の
数が増加するにつれて、ルート指定装置の入力が多数の
要素からのメッセージトラフィックをルート指定するよ
う要求されることが例外ではなくなった。更に、ルート
指定装置は、例えば、ツリー状のネットワーク構成とす
るように時々カスケード接続にされ、ルート指定装置の
入力を経てメッセージトラフィックをルート指定する必
要のあるシステム要素の数が増加する。予め指定された
優先順位、ラウンドロビン処理、又は他の同様の技術を
使用する場合には、ルート指定装置のある入力のサービ
スがシステム要素の幾つかに不公平に割り当てられ、そ
のルート指定装置の別の入力を使用する他の要素を犠牲
にすることがある。例えば、あるルート指定装置は、１
つのシステム要素のみからメッセージトラフィックを１
つの入力に受け取るが、同じルート指定装置の別の入力
は、多数の要素にサービスすることが要求される。上記
技術のいずれかを使用すると、ルート装置の注意の多く
が１つの要素に向けられ、第２の入力を用いる多数の要
素の各々にはあまり注意が向けられない。従って、公知
の裁定技術は、ルート指定装置のサービスの多くを、そ
のルート指定装置を使用する少数のシステム要素を有す
る入力に不公平に割り当てることになる。

【０００５】

【課題を解決するための手段】本発明は、例えば、共用
バス構造体のような任意の形式の共用リソース、又はこ
こに述べるネットワークルート指定装置の出力へのアク
セスを求める多数のユーザ間を裁定する方法を提供す
る。本発明は、多数のメッセージ受信ポート入力と、少
なくとも１つの出力ポートとを有し、上記ポート入力の
１つにメッセージトラフィックが受け取られて、その出
力ポートへルート指定されそしてそこから送信されるよ
うなネットワークルート指定装置に使用される好ましい
実施形態について説明する。本発明は、各ポート入力を
通るメッセージトラフィックを監視して、待機中のメッ
セージトラフィックを有するポート入力の優先順位を上
昇するという考え方に基づいている。本発明の好ましい
実施形態によれば、２レベルの裁定が実施される。最初
に、低レベル優先順位機構を用いて、ポート入力へのア
クセスを求める２つのポート入力間で裁定が行われ、多
数の裁定周期を通じて待機していたメッセージトラフィ
ックを有するポート入力を受け入れるために、それらの
優先順位が上昇され、高い優先順位機構を瞬間的に使用
する裁定へと持っていかれる。低レベル機構は簡単なラ
ウンドロビン優先順位を使用する。ポート出力へのアク
セスをもつ最後のポート入力は、裁定の優先順位を有
し、一方、次の順番のポート入力が最高の優先順位を有
する。他のポート入力は、確立されたラウンドロビン順
序に基づいて下降する優先順位を有する。ポート入力が
ポート出力へのアクセスを得るたびに優先順位が変化す
る。

【０００６】第１レベルにおいて裁定を行うときには、
各々の選択されたポート入力は、その受け取ったメッセ
ージトラフィックを送信のために出力へルート指定し、
優先順位がラウンドロビン機構に基づいて進んで、その
ポート入力の優先順位を最低にし、そしてラウンドロビ
ンシーケンスで次のポートを最高の優先順位をもつもの
として指名する。高レベルの裁定機構は、ポート出力を
通るメッセージトラフィックを監視しそしてポート出力
へルート指定されるべく待機しているメッセージトラフ
ィックを有するポート入力の優先順位を高める。高めら
れる量は、各ポート入力に対して予め指定されたバイア
ス値に一部依存する。予め指定されたバイアス値は、入
力分数（ＩＦ）の形態であり、これは、ポート出力の帯
域巾の一部分のポート入力の割り当てとして考えられ
る。ポート出力により取り扱われるメッセージトラフィ
ックの流れが監視され、待機中のメッセージトラフィッ
クを有するポート入力の優先順位は、ポート入力が待機
しているポート出力へのアクセス及び裁定に勝つことが
できないたびに高めることができる。そのポート入力に
指定されたＩＦにより時間間隔が確立される。ポート入
力が出力ポートの裁定に参加する各裁定周期は、予め指
定された値でモジュロＮカウンタを増加する。このカウ
ンタがオーバーフローすると、２ビットカウンタが増加
される。この２ビットカウンタの非ゼロカウントは、関
連ポート入力がポートへ優先順位要求を発行し、その優
先順位が高められ、そして順番が変えられる(out of tu
rn) という信号である。２つ以上のポート入力がその関
連２ビットカウンタに非ゼロカウントを有する場合に
は、高レベル機構が、大きい方の非ゼロカウントをもつ
ものへアクセスを許可する。２つ以上のポート入力の２
ビットカウンタが非ゼロであって且つ等しい場合には、
固定の優先順位機構で裁定が行われる。２ビットカウン
タに非ゼロカウントを有するポート入力がアクセスを許
可されるたびに、２ビットカウンタが減少される。

【０００７】従って、優先順位カウンタに０以外のカウ
ントを有するポート入力を見る裁定周期が最初に裁定さ
れ、同点の場合は、固定優先順位によって行われる。各
ポート入力のＩＦ値を形成する指定のバイアス値は、モ
ジュロＮカウンタ構成を増大するのに使用される。（こ
こで、Ｎは２５６であり、従って、カウンタは２５５で
ロールオーバーする。）カウンタがその最大カウント
（２５５）を越えて増加されそしてロールオーバーする
と、２ビットカウンタが１だけ増加される。本発明によ
り多数の効果が達成される。第１に、ルート指定装置の
ポート出力への公平なアクセスが、いかなるポート入力
にも与えられ、即ちシステム要素に直結されたポート入
力及びシステム要素に間接的に接続された（即ち他のポ
ートを経て）ポート入力の両方に与えられる。第２に、
本発明は、ポート出力の最大帯域巾の最小保証部分をい
かなるポート入力にも割り当てる。他のメッセージトラ
フィックを待機してデータが失われないよう確保するた
めに、例えば、リアルタイムデータ（例えば、ビデオ）
を取り扱うポート入力にポート出力へのアクセスを傾斜
させるように、高い指定バイアス値を与えることができ
る。第３に、全ネットワークについて指定のバイアス値
を与えることにより、いかなる２つのシステム要素間に
も保証されたメッセージ送信待ち時間を確立することが
できる。これは、ネットワークの混雑によるのではない
エラー状態のもとでのみ越える特定の値に低い時間切れ
値をセットできるようにする。

【０００８】本発明のこれら及び他の効果は、添付図面
を参照した本発明の以下の詳細な説明より当業者に容易
に明らかとなろう。

【０００９】

【発明の実施の形態】添付図面の図１には、簡単なマル
チプロセスシステムが参照番号１０で一般的に示されて
いる。図示されたように、このマルチプロセスシステム
１０は、少なくとも一対の中央処理ユニット（ＣＰＵ）
１２ａ、１２ｂと、ルート指定ユニット即ちルータ１６
及び両方向性通信リンク１８によりシステムエリアネッ
トワーク構成に相互接続された複数の入力／出力ユニッ
ト１４（１４ａ、１４ｂ、・・・１４ｉ）とを備えてい
る。システム１０の種々の要素間のメッセージトラフィ
ックは、直列送信される９ビット記号と、これら記号の
同期転送のために必要な送信クロックとを含むデータパ
ケットの形態であるのが好ましい。これらの記号は、ネ
ットワークプロトコルの流れ制御に使用されるデータ又
はコマンドを形成するようにエンコードされる。ネット
ワーク流れ制御は、本発明の理解又は実施に関与せず、
従って、ルート指定ユニット１６の幾つかの要素の説明
に必要な以外は、ここでは詳細に述べない。しかしなが
ら、各メッセージは、メッセージのソース及び行先を識
別するデータを含む。行先は、メッセージが再送信され
てくるところのポート出力を選択するためにルータ１６
により使用される。

【００１０】図１の説明を続けると、各々のルータ１６
は、６個の両方向ポート（０、１、・・・５）を有し、
その各々は、メッセージトラフィックが受け取られるポ
ート入力と、メッセージトラフィックを送り出すことの
できるポート出力とを有している。ルータ１６ａのポー
ト２、３、４（及び０、１）の各々は、１つのシステム
要素にのみサービスする（即ち、その要素からのトラフ
ィックをルート指定する）。一方、ポート５は、このポ
ートを経てルート指定されるメッセージトラフィックを
送信できる８つのシステム要素、即ち両ＣＰＵ１２（ル
ータ１６ｂ及び１６ｃを経て）と、６つのＩ／Ｏユニッ
ト１４（ルータ１６ｂ、１６ｃを経て）とを有する。こ
れら８個全てのソースが、ルータ１６ａのポート５のポ
ート入力を経てルート指定されるべきメッセージトラフ
ィックを送信し、ルータ１６ａのポート出力、例えば、
ポート０のポート出力（０）を経て送信しようとするこ
とがある。これに対し、ルータ１６ａのポート１−４
は、ポート０のポート出力へのアクセスに競合する必要
のある単一の要素しか有していない。ポート出力への等
しいアクセスが各ポート入力に許可される裁定方法で
は、ポート２、３及び４に各々接続されたＩ／Ｏユニッ
ト１４ａ、１４ｂ及び１４ｃ各々の方が、ルータ１６ａ
のポート５にメッセージトラフィックを送信するＩ／Ｏ
ユニット１４ｇ、１４ｈ及び１４ｉよりもポート０への
アクセスがより頻繁に与えられる。本発明は、ポート２
−４よりも頻繁にポート０（又は他のポート）へのアク
セスを与えるようにルータ１６ａのポート５をバイアス
することによりこの問題を軽減するように作用する。

【００１１】図２はルータ１６ａの簡単なブロック図で
ある。ルータ１６ｂ及び１６ｃは、特に指示のない限
り、ルータ１６ａと実質的に同じに構成され、従って、
ルータ１６ａについての以下の説明がルータ１６ｂ、１
６ｃにも等しく適用されることが明らかである。上記の
ように、ポート０、１、・・・５の各々は、メッセージ
トラフィックを送信及び／又は受信することができる。
それ故、図２は、ルータ１６ａが、各ポート０、１、・
・・５に対し、メッセージトラフィックを受信するため
のポート入力（Ｉ）と、メッセージトラフィックを送出
するためのポート出力（Ｏ）とを有するものとして示し
ている。各ポート入力は、メッセージトラフィックの受
信を処理するための関連入力ロジック３０（３０₀、３
０₁、・・・３０₅）と、メッセージトラフィックを送
出する出力ロジック３２（３２₀、３２₁、・・・３２
₅）とを有する。到来するメッセージトラフィックは、
受信ポートの入力ロジック３０から、クロスバースイッ
チ３４によりポート出力の１つへルート指定され、クロ
スバースイッチは、制御・状態ロジック３６（及び以下
に述べる個々の出力ロジック要素３２）によって一部制
御される。従って、例えば、ポート０のポート入力
（Ｉ）により受け取られるメッセージトラフィックは、
それに関連する入力ロジック３０₀へ送られ、そしてク
ロスバースイッチ３４により指定の出力ロジック（例え
ば、出力ロジック３０₃）へルート指定される。ポート
３のポート出力Ｏ（３）は、これに接続されたデータを
送信するための出力ロジック３２₃を有する。

【００１２】制御・状態ロジック要素は、ルータのほと
んどの動作に対して同期制御を与える種々の状態マシン
を含んでいる。更に、ルータ１６ａは、ルータの要素を
同期動作するのに必要な種々のクロック信号を供給する
クロックロジック４０と、１つの例外を除いてここでは
本発明に関連しない幾つかの自己チェック動作を実行す
るための自己チェック回路４２とを備えている。ルータ
１６ａには、これをメンテナンス処理システム（図示せ
ず）へ通信接続するためにオンラインアクセスポート
（ＯＬＡＰ）４６が設けられる。このＯＬＡＰ４６は、
以下に述べるように、ルータが、例えば、各ポート入力
の指定のバイアス値のような種々の動作情報を受信でき
るようにするインターフェイスをメンテナンス処理シス
テムに与える。ＯＬＡＰ４６は、ＩＥＥＥ規格１１４
９．１に合致するよう構成されたシリアルバス４８に接
続される。従って、始動時又は動作進行中に情報がルー
タ１６ａに与えられる。当業者に明らかなように、ＩＥ
ＥＥ規格１１４９．１は、ＩＥＥＥ規格１１４９．１−
１９９０年版、１９９０年５月２１日、ＳＨ１３１４
４、インスティテュート・オブ・エレクトリカル・アン
ド・エレクトロニック・エンジニア、３４５イースト、
４７番ストリート、ニューヨーク、ニューヨーク州、１
００１７をベースとするものである。更に詳細な情報
は、この規格を参照されたい。

【００１３】図３は、ポート入力Ｉ（０）の入力ロジッ
ク３０₀を示すブロック図である。他のポート入力Ｉ
（１）、・・・Ｉ（５）の入力ロジック３０₁−３０₅
も実質的に同じ構造であり、特に指示のない限り、入力
ロジック３０₀の説明を、入力ロジック３０₁−３０₅
の説明と考えられたい。図３に示すように、入力ロジッ
ク３０₀は入力レジスタ５０を備え、これは、到来する
メッセージトラフィックを受信してバッファし、入力の
先入れ先出しバッファ待ち行列（ＦＩＦＯ）５２へ転送
するように動作する。ＦＩＦＯ５２は、送信エンティテ
ィにおいて発信されてレジスタ５０及びＦＩＦＯ５２へ
のデータをクロックするのに使用されるクロック信号
（図示せず）と、ＦＩＦＯ５２から記号を引っ張るのに
使用される（ローカル）クロックとの間の同期を与える
ように動作する。入力ＦＩＦＯ５２からの情報は、９−
８（ビット）コンバータ５４へ送られ、これは、各々の
９ビット記号をそのエンコード形態からバイト形態へ変
換する。更に、入力ＦＩＦＯ５２からの出力は、コマン
ドデコード要素５６及びプロトコル・パケットチェック
ユニット５８へ接続される。コマンドデコードユニット
５６は、各記号を検査して、それが流れ制御コマンドで
あるかどうか、ひいては、ルータが作用を与えねばなら
ないコマンド、又はルータにより作用を受ける必要のあ
るデータ（適切なポート出力へルート指定するのではな
い）であるかどうか判断する。プロトコル・パケットチ
ェックユニット５８は、パケットが必要な転送プロトコ
ルを満足するよう確保すると共に、パケットの結果のチ
ェック和をチェックして、パケットがルータ１６ａへ適
切に送信されるよう確保するように動作する。もしそう
でなければ、プロトコル・パケットチェックユニット５
８は、パケットの終わりに、そのパケットをおそらく誤
りであると識別する記号を付加する。

【００１４】９−８ビットコンバータ５４を通過した到
来メッセージトラフィックは、ＦＩＦＯ制御器６４によ
って制御される弾力性ＦＩＦＯ６２に受け取られて一時
的に記憶される。ＦＩＦＯ６２は、到来メッセージパケ
ットの行先ＩＤを検査できるようにし且つポート出力が
クロスバースイッチ３４を操作してメッセージトラフィ
ックをルート指定する時間を許すに充分な一時的記憶容
量を備えている。又、ＦＩＦＯ６２は、受信ポート入力
が待機しなければならない場合には到来メッセージトラ
フィックの送信を停止するに充分な時間を許すに足る記
憶容量を備えていなければならない。しかしながら、適
切なポート出力の選択は、到来メッセージパケットに含
まれた行先アドレスによって左右される。この決定は、
到来メッセージパケットに含まれた行先アドレスを受け
取るポート出力選択ロジック６６により行われる。この
行先アドレスから、ポート出力選択ロジック６６は、指
定のポート出力を識別し、６本の要求ラインＲ（Ｏ）ｍ
の１つにその要求されたポート出力を識別する要求信号
をアサートする。但し、ｎ＝０、１、・・・５である。
説明を続ける前に、表示法について述べる。上記のよう
に、出力ポート選択ロジック６６は、６本の要求ライン
Ｒ（Ｏ）₀、Ｒ（Ｏ）₁、・・・Ｒ（Ｏ）₅の１つにお
いて各々搬送される６個の出力信号を発生する。要求信
号ラインの形態は、Ｒ（ｎ）_mであり、但し、ｎ（ｎ＝
０、１、・・・５）は、信号ラインのドライブソースを
識別し、そしてｍ（ｍ＝１、２、・・・５）は、搬送さ
れる信号の行先を識別する。従って、ポート出力選択ロ
ジック６６は、６本の要求ラインＲ（Ｏ）₀、Ｒ（Ｏ）
₁、・・・Ｒ（Ｏ）₅を駆動し、その各々は、それが搬
送する信号を出力ロジック３２₀、３２₁、・・・３２
₅へと各々接続する。同様に、各ポート出力の出力ロジ
ック３２は、受信した要求信号に応答して、６本の信号
ラインＧＲＡＮＴ（ｎ）_mの１つにＧＲＡＮＴ信号をア
サートすることによりアクセスを許可する。この場合
も、ｎは信号ラインを駆動する出力ロジックを識別し、
そしてｍはその駆動信号を受信する入力ロジックを識別
する。特に指示のない限り、この説明全体を通じてこの
表示法を使用する。

【００１５】図３の説明を続けると、ポート入力Ｉ
（０）により受け取られ、例えば、ポート出力Ｏ（３）
を識別する行先アドレスをもつ到来メッセージは、要求
信号ラインＲ（Ｏ）₃に要求をアサートして、ポート出
力Ｏ（３）（より正確には、関連出力ロジック３２₃）
に、該ポート出力に向けられたメッセージトラフィック
がポート入力Ｉ（０）に待機していることを知らせる。
この要求信号を受け取るポート出力は、次いで、そのア
クセスを許可することを表す許可信号を許可信号ライン
ＧＲＡＮＴ（３）₀に発生することで応答する。要求さ
れた出力ロジック３２がアクセスを許可すると（以下に
詳細に述べる）、クロスバースイッチ３４を通る指定の
ルートが形成され、メッセージパケットは、弾力性ＦＩ
ＦＯ６２から要求された出力ロジックへルート指定され
る。又、入力ロジックは、バイアスレジスタ７２の内容
を受け取るバイアスロジック７０も備えている。バイア
スレジスタ７２は、上記のように、その関連ポート入力
Ｉ（０）に対する指定のバイアス値であって、ポート出
力の帯域巾についてのそのポート入力の部分を表す指定
のバイアス値を受け取る。バイアスレジスタ７２の内容
から、バイアスロジック７０は、ポート入力Ｉ（０）
（待機中のメッセージトラフィックをもつ）が参加して
負け、その優先順位を実際に加速する優先順位要求を発
生するところの裁定を監視する。この優先順位要求は、
６つ全部のポート出力の入力ロジック３２に接続された
２ビットバスＰＲ（０）により所望のポート出力の出力
ロジック３２へ通信される。バイアスロジックは、６つ
のポート出力の出力ロジック３２から、ＧＲＡＮＴ信号
ラインＧＲＡＮＴ（ｎ）_mにより搬送される許可信号を
受け取る。

【００１６】２つ以上のポート入力Ｉ（０）・・・Ｉ
（５）が、同じポート出力（例えば、Ｏ（３））を識別
する行先アドレスをもつメッセージトラフィックをほぼ
同時に受信し始める場合には、どのポート入力を最初に
処理しそしてどれを待機させるかについてある決定を行
わねばならず、即ち所望のポート出力へのアクセスを裁
定して、どのポート入力を最初に行かせそしてどれを待
機させるかを決定しなければならない。本発明によれ
ば、裁定は、２つのレベルで行われる。最初に、低レベ
ル裁定が使用され、競合するポート入力が単純なラウン
ドロビンプロセスによって選択される（が、例えば、固
定の優先順位を指定するような他の裁定構成も使用でき
ることが明らかであろう）。多数の裁定及び要求を通じ
て待機したメッセージトラフィックを有するポート入力
が順番を変える優先順位要求を発行することにより高レ
ベル優先順位機構に入る。ラウンドロビン裁定プロセス
は、各ポート出力Ｏ（０）、Ｏ（１）、・・・Ｏ（５）
により、ポート出力へルート指定されるべき待機中のメ
ッセージトラフィックを有するポート入力から受け取っ
た要求信号Ｒ（ｎ）_mに応答して実施される。ポート入
力信号がその関連優先順位要求をアサートすることによ
り順番を変えられるべきであるときは、高レベル裁定機
構が強制動作される。明らかなように、ポート入力が、
ポート出力へルート指定されるべく待機しているメッセ
ージトラフィックを有するときには、そのポート出力に
対して参加する裁定を監視する。待機が続くと、各ポー
ト入力に与えられて入力ロジック３０のバイアスレジス
タ７２（図３）に維持された上記の入力分数（ＩＦ）か
らバイアスロジック７０により優先順位要求が発生され
る（以下に述べるように）。

【００１７】各ポート入力（Ｉ（０）、Ｉ（１）・・・
Ｉ（５））からの２ビット優先順位要求は、優先順位要
求バス（ＰＲ₀、ＰＲ₁・・・ＰＲ₅）によってポート
出力（Ｏ（０）、Ｏ（１）・・・Ｏ（５））へ接続され
る。多数のポート入力が１つのポート出力に対して待機
中のメッセージトラフィックを有し、それ故、そのポー
ト出力へのアクセスを張り合っており、そしてそれらの
各々の優先順位要求がゼロである場合には、裁定が行わ
れ、競合するポート入力の１つがラウンドロビンプロセ
スを用いて選択される。一方、張り合っているポート入
力の１つが非ゼロの優先順位要求を発行する場合には、
そのポート入力が高い優先順位を有するものとして処理
され、次の裁定周期中にアクセスの順番変更が許可され
る。２つ以上のポート入力が順番の変更を要求している
場合には、固定の優先順位ベースで非ゼロの基準要求を
有するポート入力間でポート出力により裁定が行われ
る。優先順位要求をいかに発生して使用するかを説明す
る前に、先ず初めに、ポート出力（Ｏ（０）、Ｏ（１）
・・・Ｏ（５））のアーキテクチャーを理解するのが有
用であろう。図４は、ポート出力Ｏ（３）の出力ロジッ
ク３２₃のアーキテクチャーを簡単な形態で示すもので
ある。他のポート出力Ｏ（０）−Ｏ（２）及びＯ（４）
−Ｏ（５）に対する出力ロジック３２は、実質的に同じ
構造である。図４に示したように、クロスバースイッチ
３４の出力は、出力ロジック３２₃のマルチプレクサ
（ＭＵＸ）８０によって受け取られ、これは、クロスバ
ースイッチ３４からのデータ及びコマンド信号発生器８
２の出力を選択するように動作する。使用されるネット
ワークプロトコルに基づき、制御・状態ロジック３６
（図２）の指令及び制御のもとで、コマンド記号を周期
的に挿入し、送信することが必要となる。ＭＵＸ８０に
より行われる選択は、出力レジスタ８４へ接続され、そ
してそこからポート出力Ｏ（３）を経、そしてポート３
が接続されたネットワークリンク１８（図１）を経てＩ
／Ｏユニット１４へ送られる。

【００１８】裁定は、各ポート出力において、アービタ
８６により行われる。アービタ８６は、各ポート入力Ｉ
（０）、Ｉ（１）・・・Ｉ（５）から、対応するポート
出力選択ロジック６６（図３）からの要求信号ラインＲ
（ｎ）₃を受け取る。３つ以上の要求信号が同時にアサ
ートされた場合には、アービタロジック８６は、要求を
発しているポート入力の優先順位要求信号をチェックす
る。全てが非ゼロである場合に、アービタロジック８６
は、ラウンドロビン機構の優先順位に基づいて要求を裁
定する。しかしながら、競合するポート入力の１つが順
番の変更を要求していることがその関連優先順位要求バ
ス（例えば、ポート２の入力ロジック３０₂に対するＰ
Ｒ（２））上の非ゼロ値によって指示される場合には、
アービタロジック８６がそのポート入力へのアクセスを
許可する。２つ以上のポート入力がその優先順位要求を
アサートする場合には、アービタロジック８６が高レベ
ル優先順位機構に基づいてアクセスを裁定する。２ビッ
トの優先順位要求が等しい場合には、ルート選択が固定
優先順位に基づいて行われ、最も高い予め指定された優
先順位をもつポート入力にアクセスが許可される。１つ
の２ビット優先順位バスの値が他のものよりも数値的に
大きい場合には、その大きな優先順位要求をアサートす
るポート入力が次に選択される。

【００１９】裁定が行われると、アービタロジック８６
は、６本の信号ライン（各々対応するポート入力の入力
ロジック３０に接続される）の１つを経て裁定に勝った
ポート入力Ｉ（０）・・・Ｉ（５）へＧＲＡＮＴ信号を
発生する。更に、アービタ８６は、クロスバースイッチ
３４へ選択信号（ＳＥＬ）を発生し、選択された入力ロ
ジック３０が出力ロジックへルート指定するようにさせ
る。図５は、ポート入力Ｉ（０）に対する入力ロジック
３２₀のバイアスロジック７０を詳細に示しており、８
ビット加算器１４０と８ビット累積レジスタ１４２との
組合せが含まれて、実際に、自走モジュロー２５５カウ
ンタを形成する。加算器１４０は、対応するポート入力
（ここではポート入力Ｉ（０））に指定されてバイアス
レジスタ７２により維持されたバイアス値を受け取り、
そのバイアス値を累積レジスタ１４２の内容に加算す
る。加算器１４０により形成された和は累積レジスタ１
４２へ返送され、その内容をＩＦ値だけ増加する。又、
累積レジスタの内容は、入力ロジック３０₀が参加する
各裁定周期ごとにＩＦ値だけ増加される。累積レジスタ
１４２の内容が、加算器１４０の巾を越える（即ち、２
５５より大きい）点まで増加されると、加算器１４０の
桁上げ（Ｃｏ）出力にオーバーフロー信号が発生する。
加算器１４０からのオーバーフロー信号は、オーバーフ
ロー検出回路１４６へ送られ、出力（ＯＶ）に応答オー
バーフロー信号をアサートし、これは、次いで、信号ラ
イン１４８によって２ビットカウンタ１５０の増加（Ｉ
ＮＣ）入力へ接続される。従って、カウンタ１４０の検
出されたオーバーフローは、２ビットカウンタ１５０を
増加するように働く。２ビットカウンタ１５０の内容
は、２ビット優先順位要求値を形成し、これは、２ビッ
ト優先順位要求バスＰＲ（０）によって入力ロジック３
０₀から６つのポート出力Ｏ（０）、Ｏ（１）・・・Ｏ
（５）の出力ロジック３２へ搬送される。

【００２０】説明を続ける前に、ポート入力Ｉ（０）に
割当てられる入力分数（ＩＦ）は、分数の分子を構成す
るバイアスレジスタ７２に含まれたバイアス値と、実際
には分母である累積レジスタ１４２のサイズとで形成さ
れることに注意するのが有用である。従って、ポート入
力Ｉ（０）の場合に、レジスタ７２に保持されたバイア
ス値が６４（図６について以下に説明する例で使用する
値）である場合、ポート入力Ｉ（０）の入力分数は、６
４／２５６、即ち１／４となる。２ビットカウンタ１５
０は、６入力のオアゲート１５２の出力を受け取る減少
（ＤＥＣ）入力を含む。ＧＲＡＮＴ信号は、ポート出力
の各々からオアゲート１５２へ送られ、入力としてそこ
に付与される。関連するポート入力（即ちポート入力Ｉ
（０））が、２ビットカウンタ１５０に非ゼロ値を含む
状態でポート出力へのアクセスの裁定に参加しそして裁
定に勝った場合には、それによりポート出力から生じる
ＧＲＡＮＴ信号が２ビットカウンタ１５０を減少させ
る。２ビットカウンタ１５０は、アンダーフローしない
ように、即ちカウンタの内容がゼロ値であるときに、Ｄ
ＥＣ入力がオアゲート１５２の出力を無視しないように
設計される。

【００２１】２ビット優先順位要求バスＰＲ（０）は、
他のポート入力Ｉ（１）、・・・Ｉ（５）からのバスと
共に、６つの優先順位バスＰＲ（ｎ）（ｎ＝０、１、・
・・５）を形成し、これらは、ポート入力からの優先順
位要求を各ポート出力のアービタロジックユニット８６
（図４）へ接続する。又、ここに説明するように、アー
ビタロジックユニットは、３６本の要求ラインＲ（ｎ）
_mも受け取り、その６つの各々は、６つのポート入力の
各々からのものであって、どのポート入力がアクセスに
対して張り合っているかをポート出力に識別する要求信
号を搬送する。アービタロジック８６は、一般的な従来
設計の組合せロジック回路（又はプログラム可能なロジ
ックアレー（ＰＬＡ）エレメント）であり、競合するポ
ートの優先順位バスＰＲ（０）、・・・ＰＲ（５）によ
って搬送される優先順位要求の状態から、どれがアクセ
スを受けるべきかを決定し、そしてそのアクセスを、上
記のようにクロスバースイッチ３４へ付与されるＳＥＬ
信号によりルート指定するように構成される。いずれの
２ビットカウンタにもカウントがない場合には、アービ
タロジックユニットは、ラウンドロビンプロセスに基づ
いて動作し、そのプロセスによりどれが最後にアクセス
を許可されそしてどれが次の順番であるかに基づいて競
合ポートの１つを選択する。一方、１つ以上の競合ポー
トが優先順位要求信号をアサートした場合には、最も高
い優先順位要求を有するもの（即ち２ビットカウンタ１
５０が最も高いカウントを有するポート入力）にアクセ
スが許可される。２ビットカウンタ１５０が同じカウン
トを含んでいる２つ以上のポート入力の優先順位要求間
が同点である場合には、アービタは、固定優先順位機構
を課し、選択されたポート入力にＧＲＡＮＴ信号を発生
する。

【００２２】低レベルラウンドロビン裁定は、通常のメ
ッセージトラフィックに対して使用され、高レベル裁定
は、ポートが裁定に参加して不成功であった回数と、指
定されたＩＦ値とに基づいて強制的に作用される。高優
先順位機構は、ポートの２ビットカウンタ１５０が非ゼ
ロカウントを含むときに入る。図６を参照して本発明の
動作を説明する。図６は、裁定周期ＴからＴ＋８及びそ
れ以上に対しポート０、１及び２（同じポート出力への
アクセスを求める）の裁定を示す。最も左のカラムは、
各裁定周期を識別し、他のカラムは、各裁定周期中のレ
ジスタ１４２の内容及び２ビットカウンタの内容（かっ
こで示す）を表している。裁定周期中に裁定に勝つポー
トは、ダークの累積値で示されている。ポート０、１及
び２の各々に割り当てられたＩＦ値は、各カラムの上部
にかっこで示されている。（ここで、出力ポートの帯域
巾は、加算器１４０及び累積レジスタ１４２により形成
された「カウンタ」のオーバーフロー値で示される。当
業者に明らかなように、ポート出力の帯域巾の分割をい
かに微細に又は粗くするかと、メッセージトラフィック
に対する最大待機とに基づいて、他の値も使用すること
ができる。）図６は、ポート０、１及び２に対する到来メッセージト
ラフィックのみが特定のポート出力（例えば、ポート出
力Ｏ（４））に対して張り合っていると仮定する。明瞭
化のため、他のポートは参加しないと仮定し、従って、
図示されていない。更に、メッセージトラフィックは各
ポートにスタックされ、即ちあるポートに対する到来メ
ッセージトラフィックが裁定されて、再送信のためにポ
ート出力Ｏ（４）にルート指定されたときに、別の到来
メッセージが存在するものと仮定する。

【００２３】図６を参照すれば、最初に、第１の裁定周
期Ｔの前の時間（Ｔ−ｔ）に、ポート０、１及び２のレ
ジスタ１４２の内容は空である。従って、３つ全ての入
力ポート０、１及び２がポート４に向けられたメッセー
ジトラフィックを有すると仮定すれば、ラウンドロビン
機構において第１のものである（いずれのカウンタ１５
０にもカウントはない）ポート０が裁定周期Ｔの裁定に
勝つ。この裁定周期の終わりに、ポート０、１及び２の
各レジスタ１４２は、それらの指定バイアス値だけ増加
され、従って、次の裁定周期Ｔ＋１については、バイア
ス値が図示されたようになる。オーバーフローはなくそ
して関連２ビットカウンタ１５０は空のままであるか
ら、裁定周期Ｔ＋１のラウンドロビン裁定は、ポート４
へのアクセスに対しラインの次のポート、即ちポート入
力１（図６に太字で示す）を選択する。レジスタ１４２
は、再び増加される。ここで、ポート２のレジスタ１４
２はオーバーフローを経験してゼロに戻り、それに関連
する２ビットカウンタ１５０は、「１」に増加される。
従って、次に続く裁定周期Ｔ＋２の間に、アービタロジ
ック８６’（ポート４のポート出力Ｏ（４）の）は、ポ
ート２が２ビットカウンタ１５０にカウントを有する
が、他のものは有していないことに注目し、それ故、ア
ービタ周期Ｔ＋２は、ポート２の選択を生じさせる。こ
の裁定周期の終わりに、２ビットカウンタ１５０が１だ
け減少され、全てのレジスタ１４２は、指定のバイアス
値だけ再び増加される。

【００２４】裁定周期Ｔ＋３は、カウンタ１５０にカウ
ントがないのを見て、再び、ラウンドロビン機構に基づ
いて、ラインの次のポーチ、即ちポート２にアクセスを
許可する。この場合も、レジスタ１４２は、増加され
る。裁定周期Ｔ＋４は、全てのレジスタ１４２がゼロに
ロールオーバーしてオーバーフローを生じ、全てのカウ
ンタ１５０が「１」のカウントを含むのを同時に見る。
カウンタ１５０のカウントは全て等しく（そして非ゼロ
であり）、従って、例えば、最初にポート０を見、次い
で、ポート１を見、等々といってポート４までラインを
下るような固定の優先順位機構に依存することにより、
同点状態を突破される。（明らかに、ポート５と他のポ
ートとの間のように、他のポートが常に勝つ。）従っ
て、この場合、ポート０が裁定に勝つ。レジスタ１４２
は、対応する指定のバイアス値で再び増加され、一方、
ポート０の２ビットカウンタは、当該ポート出力からＤ
ＥＣＲＥＭＥＮＴ信号ラインに信号を発生することによ
り１だけ減少される。裁定周期Ｔ＋５は、ポート１及び
２がそれらのカウンタ１５０に１のカウントを依然含ん
でいるのを見、他のポートは同点である。この同点状態
も、固定の優先順位機構を使用することにより突破さ
れ、このときには、ポート２よりも高い固定優先順位を
有するポート１が選択され、そしてそのカウンタ１５０
が１だけ減少される。

【００２５】裁定周期Ｔ＋６は、ポート２のカウンタが
「２」のカウントに増加されるのを見る。これは、その
ときカウンタ１５０にカウントを有する唯一のものであ
るから、ポート４へのアクセスが再び得られ（同時に、
低レベルのラウンドロビン機構の次のものであるが）、
そしてポート２のカウンタ１５０が減少される。裁定周
期Ｔ＋７は、ポート２がそのカウンタ１５０に非ゼロカ
ウントを有している唯一のものとして見、それ故、ポー
ト４へのアクセスが再び選択され、そのカウンタが減少
される。この裁定周期の終わりに、ポート０、１、２の
レジスタ１４２が増加されると、全てがゼロ値へとロー
ルオーバーしそして全てがそのカウンタ１５０に「１」
のカウントを有する。裁定周期Ｔ＋８及びそれに続く周
期は、ここで、裁定周期Ｔ＋４、・・・Ｔ＋７を繰り返
す。図６を検討することにより明らかなように、このパ
ターンは、ポート２が回数〔１２８／（６４＋６４＋１
２８）＝１２８／２５６）の半分だけ裁定に勝つことを
示している。一方、ポート０及び１の各々は、回数（６
４／２５６）の１／４だけ裁定に勝つ。従って、この機
構は、指定バイアス値と２ⁿの比に基づいて帯域巾を割
り当てるのに使用され、ここで、ｎは、バイアスされた
裁定カウンタ１４２の巾（ここでは、８ビット）であ
る。しかしながら、異なる巾のカウンタを使用して、カ
ウンタ１４２を実施し、帯域巾を割り当てるための比に
更に大きな分解能を得ることもできる。更に、６個のポ
ートを有するルータの場合には、２ビットカウンタで充
分であるが、６ポートより多くのポートを有するルータ
は２ビットより大きなカウンタ１５０を必要とする。

【００２６】ラウンドロビン裁定を用いるのではなく、
低レベル機構を実施する他の方法もあり、ここに開示し
た高レベル機構と共に、固定優先順位を使用するか又は
メッセージ自体の情報を使用して裁定を行うことができ
る。更に、高レベル機構において同点状態を打破するた
めに使用される固定優先順位機構は、種々の形態の組合
せロジック（例えば、ゲート、プログラム可能なロジッ
クアレー、ルックアップテーブル、等）で実施される他
の予め定められた優先順位へ変更することができる。

【図面の簡単な説明】

【図１】一対の中央処理ユニット（ＣＰＵ）を備え、こ
れらは、互いに接続されると共に、本発明によるルート
指定装置を用いてメッセージトラフィックを通信するた
めのシステムエリアネットワーク（ＳＡＮ）により複数
の入力／出力（Ｉ／Ｏ）ユニットにも接続されるような
マルチプロセッサシステムの簡単なブロック図である。

【図２】図１のシステムエリアネットワークに使用され
るルート指定装置の簡単なブロック図であって、メッセ
ージトラフィックを受け取りそして再送信する多数の個
別の入力及びポート出力を有する構造を示す図である。

【図３】図２に示されたルート指定装置の１つのポート
入力に関連した入力ロジックを示す簡単なブロック図で
ある。

【図４】図１及び２のルート指定装置の１つのポート出
力に関連した出力ロジックを示す簡単なブロック図であ
る。

【図５】待機中メッセージトラフィックを有する図２の
ポート入力の優先順位を上昇するための優先順位要求を
発生するのに使用されるロジックを示すブロック図であ
る。

【図６】メッセージトラフィックを有するポート入力が
出力へのアクセスに対して裁定される多数の裁定周期を
示す図である。

【符号の説明】

１０処理システム１２ａ、１２ｂＣＰＵ１４入力／出力ユニット１６ルート指定装置（ルータ）１８両方向性通信リンク３０入力ロジック３２出力ロジック３４クロスバースイッチ３６状態ロジック４０クロックロジック４２自己チェック回路４６オンラインアクセスポート（ＯＬＡＰ）５０入力レジスタ５２先入れ先出しバッファ待ち行列（ＦＩＦＯ）５６コマンドデコード要素５８プロトコル・パケットチェックユニット６２弾力性ＦＩＦＯ６６出力ポート選択ロジック７０バイアスロジック８０マルチプレクサ８２コマンド信号発生器

───────────────────────────────────────────────────── フロントページの続き (72)発明者ウィリアムジョエルワトソンアメリカ合衆国テキサス州 78756 オースチンウルリクアベニュー 1501 (72)発明者ディヴィッドポールソーニアアメリカ合衆国テキサス州 78750 オースチンイメージコーヴ 7804

Claims

【特許請求の範囲】

【請求項１】少なくとも一対の入力と、出力とを有
し、その一対の入力にメッセージデータを受け取って、
出力へ通信しそして出力から再送信するように動作する
データ通信装置において、出力へのアクセスに競合する
一対の入力間の裁定にバイアスを与える方法が、各々の入力に指定値を与え、一対の入力各々の値が等しいときは第１の所定のベース
で出力へ通信するように一対の入力の一方を選択し、一対の入力各々の値が等しくないときは第２の所定のベ
ースで出力へ通信するように一対の入力の一方を選択
し、そして出力へ通信するためのメッセージデータを有
する入力の一方の値を変更する、という段階を備えたこ
とを特徴とする方法。
【請求項２】上記変更段階は、上記指定値により変更
される各入力の累積値を発生する請求項１に記載の方
法。
【請求項３】複数の入力と、少なくとも１つの出力と
を有し、複数の入力にデータを受け取って出力から再送
信するように動作するデータ通信装置であって、出力へ
そしてそこから通信するためのデータを有する多数の複
数の入力の中から選択を行うデータ通信装置において、
複数の入力の各々に対し、（ａ）指定値を受け取りそしてそこから変更された値を
発生するように接続された演算ユニットを備え、この変
更された値は、上記複数の入力の１つが出力のためのデ
ータを有しそして上記複数の入力の別のものが選択され
たときに上記指定値によって変更され、（ｂ）上記演算ユニットに接続され、上記変更された値
が所定値に等しいか又はそれを越えるときにカウントを
増加するためのカウンタを備え、上記出力は、上記複数の入力の各々からカウントを受け
取って、そのカウントが第１の値であるときは第１の順
序に基づき多数の入力の１つから出力へデータを通信す
るように多数の入力の１つを選択し、そして複数の入力
のいずれかからのカウントが第１の値でないときは第２
の順序に基づき多数の入力の１つを選択するためのアー
ビタロジックを有することを特徴とするデータ通信装
置。
【請求項４】上記演算ユニットは、その演算ユニット
により発生された和が桁上げを生じるときに桁上げ信号
がアサートされる桁上げ出力を含む請求項６に記載の装
置。