JPH09129923A - Light emitting element - Google Patents

Light emitting element

Info

Publication number
JPH09129923A
JPH09129923A JP28510995A JP28510995A JPH09129923A JP H09129923 A JPH09129923 A JP H09129923A JP 28510995 A JP28510995 A JP 28510995A JP 28510995 A JP28510995 A JP 28510995A JP H09129923 A JPH09129923 A JP H09129923A
Authority
JP
Japan
Prior art keywords
electrode
layer
substrate
type
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28510995A
Other languages
Japanese (ja)
Inventor
Yasushi Iechika
Yoshinobu Ono
Tomoyuki Takada
泰 家近
善伸 小野
朋幸 高田
Original Assignee
Sumitomo Chem Co Ltd
住友化学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chem Co Ltd, 住友化学工業株式会社 filed Critical Sumitomo Chem Co Ltd
Priority to JP28510995A priority Critical patent/JPH09129923A/en
Publication of JPH09129923A publication Critical patent/JPH09129923A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To constitute a light emitting element so that one each electrode can be led out from a semiconductor side and a substrate side by forming one electrode on a III-V compound semiconductor which has an n-type conductivity and is expressed by a specific formula and the other electrode on a conductive Si substrate. SOLUTION: A compound semiconductor which is expressed by a general expression of Inx Gay Alz N (where, x+y+z=1, 0<=x<=1, 0<=y<=1, and 0<=z<=1) and composed of an n-type semiconductor layer 3, a p-type semiconductor layer 1, and a light emitting layer 2 is formed on a conductive Si substrate 5 with a buffer layer 4 in between. Then the exposed section 7 of the n-type layer 3 is formed by forming a mask pattern on the p-type layer 1 and etching the layer 1 and the exposed section 9 of the substrate 5 is similarly formed. After the section 9 is formed, electrodes 10-1 and 10-2 are respectively formed on the sections 9 and 7 and electrically connected to each other. Thereafter, an electrode 11 is formed on the surface of the conductor layer 3 and another electrode 12 is formed on the entire area of the rear surface of the substrate 5. Therefore, one each electrode can be led out from the semiconductor side and substrate side.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は3−5族化合物半導体を用いた発光素子に関する。 The present invention relates to relates to light-emitting element using a group III-V compound semiconductor.

【0002】 [0002]

【従来の技術】紫外もしくは青色の発光ダイオード又は紫外もしくは青色のレーザダイオード等の発光素子の材料として一般式In x Ga y Al z N(ただし、x+y BACKGROUND ART purple general formula as a material for a light-emitting element such as extracellular or blue light-emitting diodes or ultraviolet or blue laser diodes In x Ga y Al z N (provided that, x + y
+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体が知られている。 + Z = 1,0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 3-5 group compound semiconductor represented by ≦ z ≦ 1) are known. 該化合物半導体は、直接遷移型であることから発光効率が高いこと、In濃度により赤色から黄、緑、青、紫、紫外線領域までの発光波長で発光可能であることから、特に発光素子用材料として有用である。 The compound semiconductor, it has high luminous efficiency since it is a direct transition type, yellow from red by the In concentration, green, blue, purple, since an emission wavelength of up to ultraviolet region is capable of emitting light, the material in particular for a light-emitting element as useful.

【0003】該化合物半導体の大型の単結晶の作製は非常に困難であり、エピタキシャル成長用基板として利用することができるような結晶性の優れた大面積の結晶は得られていない。 [0003] Preparation of large single crystals of the compound semiconductor is very difficult, crystals of excellent crystallinity large area was such that it can be utilized as a substrate for epitaxial growth has not been obtained. このため異なる材料の基板の上に成長させる、いわゆるヘテロエピタキシャル成長が行なわれている。 Thus it is grown on a substrate of different materials, so-called heteroepitaxial growth is performed. これまで該化合物半導体では、サファイア基板、SiC基板、Si基板及びZnO基板上で優れた結晶性のものが得られている。 In previous the compound semiconductor, a sapphire substrate, SiC substrate, those excellent crystallinity Si substrate and the ZnO substrate is obtained. 特にサファイア基板は大面積で高品質結晶が得られ、しかも透明基板であることから上記材料の中ではよく用いられている。 Especially often used is in the material since the sapphire substrate has high-quality crystals were obtained in a large area, yet it is a transparent substrate.

【0004】ところがサファイア基板は絶縁性であるため、化合物半導体結晶側に2つの電極を取り付けなければならないので、LEDや半導体レーザーの組立工程が複雑化し、しかも絶縁性基板特有の絶縁破壊の問題を生じるため、歩留まりを高くすることができなかった。 [0004] However, since the sapphire substrate is insulating, so must be attached two electrodes to the compound semiconductor crystal side, the assembly process of the LED or a semiconductor laser is complicated, yet the problem of the insulating substrate specific breakdown to produce, it was not possible to increase the yield. また、サファイア基板は劈開性がないため、平行な端面を形成することが難しく、半導体レーザーの作製が非常に困難であった。 Further, since the sapphire substrate has no cleavage, it is difficult to form a parallel end faces, for manufacturing a semiconductor laser has been very difficult. 一方、Si基板は導電性を持たせることができるが、該化合物半導体の高品質結晶作製に必須なバッファー層が高抵抗であるために、従来法のように基板側をボンディングして一方の電極とすると駆動電圧が高くなる問題が生じ、やはり化合物半導体結晶側に2つの電極を取り付けることが必要となり、LEDや半導体レーザーの組立工程が複雑化するという問題があった。 On the other hand, the Si substrate can be made to have conductivity, for high-quality crystal produced in essential buffer layer of the compound semiconductor is a high-resistance, one electrode by bonding the substrate side as in the conventional method cause a problem of the driving voltage is high and, also a compound semiconductor crystal side must be attached to two electrodes, the assembly process of the LED or the semiconductor laser is disadvantageously complicated.

【0005】 [0005]

【発明が解決しようとする課題】本発明の目的は、発光素子組立工程を簡素化し、コストダウンを図ることができる構造を有する発光素子を提供することにある。 An object of the present invention is to provide a simplifies emitting device assembly process is to provide a light emitting device having a structure capable of reducing the cost.

【0006】 [0006]

【課題を解決するための手段】本発明者らは、このような事情をみて鋭意検討した結果、導電性のSi基板の上に作製した3−5族化合物半導体の積層構造に、n型半導体の露出部と、導電性Si基板の露出部を作製し、これら2つの露出部それぞれにオーミック接触となる電極1及び電極2を形成し、該電極1と該電極と2が電気的に連結した構造となるようにすることにより、半導体表面から基板裏面までの電流経路が形成され、半導体側から1つの電極、基板側からもう1つの電極を取り出すことが可能となり、この構造のLEDが効率よく発光することを見出し本発明に至った。 The present inventors Means for Solving the Problems] As a result of intensive studies looking at these circumstances, the group III-V compound semiconductor multilayer structure fabricated on a conductive Si substrate, n-type semiconductor the exposed portion of the, to produce an exposed portion of the conductive Si substrate, forming an electrode 1 and the electrode 2 of the ohmic contact with each of these two exposed portions were the electrode 1 and the electrode and 2 are electrically connected by such a structure, the current path from the semiconductor surface to the rear surface of the substrate is formed, one electrode from the semiconductor side, it is possible to take out another electrode from the substrate side, LED of this structure effectively leading to the present invention found that light emission.

【0007】即ち、本発明は、導電性Si基板上に形成した、一般式In x Ga y Al z N(ただし、x+y+ Namely, the present invention was formed on the conductive Si substrate, the general formula In x Ga y Al z N (provided that, x + y +
z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体を用いた発光素子において、 In the light-emitting element using the z = 1,0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) 3-5 group compound semiconductor represented by,
該発光素子が、n型の導電性を有する3−5族化合物半導体上に形成されてなる電極と、導電性Si基板上に形成されてなる電極とを有し、かつ該二つの電極が電気的に連結してなることを特徴とする発光素子に係るものである。 Light emitting element having an electrode formed by forming the 3-5 group compound semiconductor having n-type conductivity and an electrode formed by forming a conductive Si substrate, and wherein the two electrodes are electrically those of the light emitting element characterized by being linked. 次に、本発明を詳細に説明する。 The present invention will now be described in detail.

【0008】 [0008]

【発明の実施の形態】本発明における3−5族化合物半導体とは、一般式In x Ga y Al z N(ただし、x+ The group III-V compound semiconductor in the Detailed Description of the Invention The present invention, the general formula In x Ga y Al z N (provided that, x +
y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体(積層構造を含む。)からなるものである。 Is made of y + z = 1,0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1) 3-5 group compound semiconductor represented (including a laminated structure.). 特に、p型及びn型の該化合物半導体の間に、発光層があり、この発光層がその両側で発光層よりもバンドギャップの大きい化合物半導体で鋏まれた構造のものは、いわゆるダブルヘテロ接合構造と呼ばれ、高い発光効率で発光できるため好ましい。 In particular, during the said compound semiconductor of p-type and n-type, there is a light-emitting layer, those of the light-emitting layer is sandwiched by the larger compound semiconductor band gap than the light emitting layer on both sides structure, the so-called double hetero junction called structure is preferable because it emits light at high luminous efficiency.

【0009】本発明の3−5族化合物半導体は、導電性Si基板の上に成長させて得られる。 [0009] Group III-V compound of the present invention the semiconductor can be obtained by growing on a conductive Si substrate. 該導電性Si基板上にはAlN等の薄膜をバッファ層とすることで結晶性の高い3−5族化合物半導体層を成長させることができる。 The conductive Si substrate can be grown with high crystallinity Group 3-5 compound semiconductor layer by a thin film such as AlN buffer layer. 導電性Si基板の好ましい結晶方位は(111)面である。 Preferred crystal orientation of the conductive Si substrate is (111) plane. これ以外の方位の場合、結晶性の良好な該3− Otherwise the orientation, crystallinity of good the 3-
5族化合物半導体が成長できないので好ましくない。 5 group compound semiconductor is not preferred because not grow.
(111)面からのズレ、いわゆるオフ角は5゜以下が好ましい。 Deviation from (111) plane, so-called off-angle is preferably 5 ° or less. 5゜よりも大きなオフ角の場合には、基板上に成長する3−5族化合物半導体の結晶品質が低下するので好ましくない。 In the case of large off angle than 5 ° is undesirable because the crystal quality of the group III-V compound semiconductor grown on the substrate is reduced.

【0010】本発明におけるSi基板の伝導型はn型でもp型でもどちらでも好適に利用できる。 [0010] conductivity type Si substrate in the present invention may be suitably used either in p-type in n-type. n型のSi基板は、不純物としてN又はPをドープしたものを好適に用いることができる。 n-type Si substrate may be used suitably doped with N or P as an impurity. n型キャリア濃度は、1×10 18 n-type carrier concentration, 1 × 10 18
cm -3以上が好ましく、さらに好ましくは5×10 18 cm -3 or more, more preferably 5 × 10 18 c
-3以上である。 m is 3 or more. 1×10 18 cm -3よりも小さい場合には、電極の接触抵抗が大きくなり、電流が流れにくくなる場合があるのであまり好ましくない。 1 When × less than 10 18 cm -3, the contact resistance of the electrode increases, less preferred because there is a case where the current hardly flows. p型のSi基板は、不純物としてAl又はBをドープしたものを好適に用いることができる。 p-type Si substrate may be used suitably doped with Al or B as an impurity. p型キャリア濃度は、1×10 18 p-type carrier concentration, 1 × 10 18
cm -3以上が好ましく、さらに好ましくは5×10 18 cm -3 or more, more preferably 5 × 10 18 c
-3以上である。 m is 3 or more. 1×10 18 cm -3よりも小さい場合には、電極の接触抵抗が大きくなり、電流が流れにくくなる場合があるのであまり好ましくない。 1 When × less than 10 18 cm -3, the contact resistance of the electrode increases, less preferred because there is a case where the current hardly flows.

【0011】本発明における3−5族化合物半導体の製造方法としては、有機金属気相成長(以下、MOVPE [0011] As a method for producing group III-V compound semiconductor in the present invention, metal-organic chemical vapor deposition (hereinafter, MOVPE
と記すことがある。 Sometimes referred to as. )法、分子線エピタキシー(以下、 ) Method, a molecular beam epitaxy (hereinafter,
MBEと記すことがある。 Sometimes referred to as MBE. )法、ハイドライド気相成長(以下、HVPEと記すことがある。)法などが用いられる。 ) Method, a hydride vapor phase epitaxy (hereinafter sometimes referred to as HVPE.) Method and the like can be used. このうちMOVPE法とは、常圧又は減圧中に置かれた基板を加熱して、3族元素を含む有機金属化合物と5族元素を含む原料を気相状態で供給して、基板上で熱分解反応をさせ、半導体膜を成長させる方法である MBE法とは、高真空中で3族元素単体又は3族元素を含む有機金属化合物と5族元素を含む原料を気相状態で供給して、基板上に成長させる方法である。 The Among MOVPE method, normal pressure or by heating the substrate placed in the vacuum and supply a raw material containing organic metal compound and a Group 5 element including a group III element in the gas phase state, heat on the substrate by a decomposition reaction, the MBE method is a method of growing a semiconductor film, by supplying a raw material containing organic metal compound and a group 5 element including a group III element alone or group 3 element in high vacuum in a vapor phase state is a method of growing on the substrate. VPE法とは、常圧又は減圧中に置かれた基板を加熱して、3族元素単体とハロゲン元素を含む気体を反応させて3族ハロゲン化物の気体を得て、これと5族元素を含む原料を気相状態で供給して、基板上で熱分解反応をさせ、半導体膜を成長させる方法である 以上の方法の中でも、複雑な層構成の化合物半導体を組成、膜厚ともに精度よく作製できる方法として、MOV The VPE method, normal pressure or by heating the substrate placed in reduced pressure to give a gas group III halide is reacted with a gas containing a Group 3 element alone and a halogen element, this with 5 group element a raw material containing supplied in gas phase, produced by the thermal decomposition reaction on the substrate, among the methods in which the above method of growing a semiconductor film, the composition of the compound semiconductor layer of complexity configuration, accurately in thickness both as a method that can be, MOV
PE法、MBE法が好ましく、大面積にわたって均一な膜を作製できるMOVPE法がさらに好ましい。 PE method, MBE method is preferred, MOVPE method a uniform film can be produced over a large area is more preferable.

【0012】MOVPE法の場合、以下のような原料を用いることができる。 [0012] In the case of the MOVPE method, it is possible to use the raw materials such as the following. 即ち、3族原料としては、トリメチルガリウム[(CH 33 Ga、以下「TMG」と記すことがある。 That is, the group III material, trimethylgallium [(CH 3) 3 Ga, sometimes hereinafter referred to as "TMG". ]、トリエチルガリウム[(C 25 ], Triethyl gallium [(C 2 H 5)
3 Ga、以下「TEG」と記すことがある。 3 Ga, sometimes hereinafter referred to as "TEG". ]等の一般式R 123 Ga(ここでR 1 、R General formula such as R 1 R 2 R 3 Ga (wherein R 1, R 2 、R 3 、は低級アルキル基を示す。 2, R 3, represents a lower alkyl group. )で表されるトリアルキルガリウム;トリメチルアルミニウム[(CH 33 Al]、トリエチルアルミニウム[(C 2 ) Trialkyl gallium represented by: trimethyl aluminum [(CH 3) 3 Al] , triethylaluminum [(C 2 H 53 Al、以下「T 5) 3 Al, hereinafter referred to as "T
EA」と記すことがある。 Sometimes referred to as EA ". ]、トリイソブチルアルミニウム[(i−C 493 Al]等の一般式R 12 ], Triisobutylaluminum [(i-C 4 H 9 ) 3 Al] formula such as R 1 R 2 R
3 Al(ここでR 1 、R 2 、R 3 、は低級アルキル基を示す。)で表されるトリアルキルアルミニウム;トリメチルアミンアラン[(CH 33 N:AlH 3 ];トリメチルインジウム[(CH 33 In、 以下「TM 3 Al (wherein R 1, R 2, R 3 , represents a lower alkyl group.) A trialkylaluminum represented by; trimethylaminealane [(CH 3) 3 N: AlH 3]; trimethylindium [(CH 3 ) 3 In, hereinafter referred to as "TM
I」と記すことがある。 Sometimes referred to as I ". ]、トリエチルインジウム[(C 253 In]等の一般式R 123 In ], Triethyl indium [(C 2 H 5) 3 In] formula such as R 1 R 2 R 3 In
(ここでR 1 、R 2 、R 3 、は低級アルキル基を示す。)で表されるトリアルキルインジウム等が挙げられる。 (Wherein R 1, R 2, R 3 , in. Which a lower alkyl group) trialkylindiums like represented by. これらは単独又は混合して用いられる。 These may be used alone or in combination. 次に5族原料としては、アンモニア、ヒドラジン、メチルヒドラジン、1,1−ジメチルヒドラジン、1,2−ジメチルヒドラジン、t−ブチルアミン、エチレンジアミンなどが挙げられる。 The next group V material, ammonia, hydrazine, methylhydrazine, 1,1-dimethylhydrazine, 1,2-dimethylhydrazine, t-butylamine, ethylenediamine, and the like. これらは単独又は混合して用いられる。 These may be used alone or in combination. これらの原料のうち、アンモニアとヒドラジンは分子中に炭素原子を含まないため、半導体中への炭素の汚染が少なく好適である。 Among these materials, ammonia and hydrazine contains no carbon atoms in the molecule, contamination of carbon is less preferred to the semiconductor. 該3−5族化合物半導体のn型ドーパントとしては、4族元素と6族元素が好ましい。 The n-type dopant in Group III-V compound semiconductor, preferably Group 4 elements and Group VI elements. 具体的にはSi、Ge、O、S、Seが挙げられるが、この中では低抵抗のn型がつくりやすく、原料純度の高いものが得られるSiが好ましい。 Specifically Si, Ge, O, S, although Se and the like, in which is easy to make the n-type low resistance, Si which has high material purity is obtained is preferred. Siドーパントの原料としては、シラン(SiH 4 )、ジシラン(Si 26 )などが好適である。 As a raw material of Si dopants, silane (SiH 4), disilane (Si 2 H 6) are preferred, such as. 該3−5族化合物半導体のp型ドーパントとしては、2族元素が好ましい。 The p-type dopant in Group III-V compound semiconductor, Group II elements are preferred. 具体的にはM M More specifically,
g、Zn、Cd、Hg、Beが挙げられるが、このなかでは低抵抗のp型がつくりやすいMgが好ましい。 g, Zn, Cd, Hg, but Be and the like, tends to make the p-type low-resistance Mg is preferred among this. Mg Mg
ドーパントの原料としては、ビスシクロペンタジエニルマグネシウム、ビスメチルシクロペンタジエニルマグネシウム、ビスエチルシクロペンタジエニルマグネシウム、ビス−n−プロピルシクロペンタジエニルマグネシウム、ビス−i−プロピルシクロペンタジエニルマグネシウム等の一般式(RC 542 Mg(ただし、Rは水素原子又は炭素原子数1以上4以下の低級アルキル基を示す。)で表される有機金属化合物が適当な蒸気圧を有するために好適である。 As the raw material of the dopant, biscyclopentadienyl magnesium, bis (methylcyclopentadienyl) magnesium, bis ethylcyclopentadienyl magnesium, bis -n- propyl cyclopentadienyl magnesium, bis -i- propyl cyclopentadienyl magnesium formula (RC 5 H 4) 2 Mg etc. (wherein, R is. to indicate the number 1 or more hydrogen or carbon atom 4 following a lower alkyl group) for an organic metal compound is suitable vapor pressure represented by it is suitable for.

【0013】次に、本発明の発光素子における電極の作製方法について説明する。 [0013] Next, a method for manufacturing the electrode in the light-emitting element of the present invention. まず、導電性Si基板上に3 First, 3 to a conductive Si substrate
−5族化合物半導体の積層構造を形成し、次にn型層の露出部と導電性Si基板の露出部を形成し、該露出部上に電極を形成する。 Forming a-V compound semiconductor multilayer structure, then forming an exposed portion of the exposed portion and the conductive Si substrate of n-type layer, forming an electrode on the exposed portion on. 該化合物半導体のn型層の露出部及びSi基板の露出部を形成させる方法としては、2回のエッチングを行なう方法、選択成長と1回のエッチングを行なう方法、2回の選択成長を行う方法がある。 As a method for forming the exposed portion of the exposed portion and the Si substrate of the compound semiconductor of n-type layer, a method of performing two etching, a method of performing selective growth and one etching, a method of performing two selective growth there is. 図1 Figure 1
に2回のエッチングを行ないLEDを作製する方法を、 The method of making a LED performs two etching,
図2に選択成長と1回のエッチングを行ないLEDを作製する方法を示す。 Figure 2 illustrates a method of making an LED performs selective growth and one etching.

【0014】まず、図1に基づいて、2回のエッチングを行ないLEDを作製する方法を説明する。 [0014] First, based on FIG. 1, a method of making an LED performs two etching will be described. 該化合物半導体の成長においては、成長の容易さから通常n型層をまず成長し、その上に発光素子の積層構造を成長することが行われる。 In the compound semiconductor growth, first grow a normal n-type layer ease of growth, it is performed to grow the layered structure of the light-emitting element thereon. 導電性Si基板5の上に、バッファー層4を介して、n型層3、発光層2、p型層1からなる化合物半導体を作製する(A)。 On a conductive Si substrate 5, via the buffer layer 4, n-type layer 3, to produce a compound semiconductor formed from the light-emitting layer 2, p-type layer 1 (A). 次に、p型層1の上に、 Next, on the p-type layer 1,
通常のフォトリソグラフィーの方法で、マスクパターン6を形成し(B)、このマスクを用いて化合物半導体の積層構造をエッチングし、n型層の露出部7を形成する(C)。 In conventional photolithography method to form a mask pattern 6 (B), the lamination structure of a compound semiconductor by using the mask is etched to form an exposed part 7 of the n-type layer (C). 該化合物半導体のエッチング方法としては、ドライエッチングとウエットエッチングがある。 As an etching method of the compound semiconductor, there are dry etching and wet etching. ドライエッチングは大きなエッチングレートが得られることから、プロセス時間を短くすることが可能であるため有用である。 Dry etching from a large etching rate is obtained, is useful because it is possible to shorten the process time. しかし、ドライエッチングではエッチング後の表面がダメージを受けて、導電性が劣化している場合がある。 However, in the dry etching receiving surface damage after etching, there are cases where conductivity is degraded. このような場合にはウェットエッチング又はアニール処理等によりダメージを取り除くことが必要である。 It is necessary to remove the damaged by wet etching or annealing process or the like in such a case.

【0015】ウエットエッチングでは、エッチングダメージが発生しないので、ダメージ処理工程が不要になるメリットがあるが、一般に該化合物半導体は化学的に極めて安定なため、強い酸又はアルカリが必要で、フォトレジストをマスクとして使用できないため、マスクとしてはSiO 2 、Si 34等を利用する。 [0015] In the wet etching, the etching damage does not occur, but there is a merit that damage process is not necessary, because typically the compound semiconductor chemically very stable, requires a strong acid or alkali, the photoresist can not be used as a mask, the mask utilizes SiO 2, Si 3 N 4 or the like. このためマスク作製の工程がドライエッチングの場合に比べて増える。 Therefore the mask manufacturing process is increased as compared with the case of dry etching. また、ウエットエッチングのエッチングレートは大きくできないためプロセス時間が長くなる。 The etching rate of wet etching process time can not be significantly longer. したがってドライエッチングの方が工程短縮の意味からは好ましい。 Thus towards the dry etching it is preferable in the sense of shortening the process. 次に、同様の方法で2回目のエッチングを行ない((D)及び(E))、導電性Si基板の露出部9を形成する(E)。 Next, perform a second etching in the same manner ((D) and (E)), a conductive Si to form the exposed portion 9 of the substrate (E).

【0016】次に、n型半導体の露出部7の上に、通常のフォトリソグラフィーの方法を用いて、フォトレジストによるマスクパターンを作製し、これを用いて電極1 Next, on the exposed portion 7 of the n-type semiconductor, using the methods of conventional photolithography, to form a mask pattern by a photoresist, electrode 1 using this
0−1を形成する(F)。 To form a 0-1 (F). n型の該化合物半導体に対して電流注入特性がよく、いわゆるオーミック電極として利用できるものとして、Al、In、Ti−Al合金が挙げられる。 Good current injection characteristics for n-type of the compound semiconductor, as can be used as a so-called ohmic electrode, Al, an In, include Ti-Al alloy. これらのなかでも、特別な熱処理を行なわなくてもオーミック接触が得られ、耐熱性が高いAlが好ましい。 Among these, even without a special heat treatment ohmic contact is obtained, a high Al is preferably heat resistance. 電極の形成方法としては、真空蒸着法、スパッタリング法などがあるが、半導体表面のダメージがなく、膜厚制御性のよい、真空蒸着法が好ましい。 As a method for forming the electrode, a vacuum deposition method, and a sputtering method, there is no damage to the semiconductor surface, good film thickness controllability, a vacuum deposition method is preferred.

【0017】同様の方法で、導電性Si基板の露出部9 [0017] In a similar manner, the conductive Si exposed portion 9 of the substrate
の上に、導電性Si基板に対して電流注入特性のよい電極材料を用いて、電極10−2を形成する(F)。 Over, using a good electrode material current injection characteristic to the conductive Si substrate to form an electrode 10-2 (F). n型の導電性を示すSi基板に対するオーミック電極材料としてはAl、Pt、Cr、Mo、TiN等を好適に用いることができる。 The ohmic electrode material for Si substrate having n-type conductivity can be suitably used Al, Pt, Cr, Mo, and TiN, and the like. p型の導電性を示すSi基板に対するオーミック電極材料としてはAl、Cr、Mo等を好適に用いることができる。 The ohmic electrode material for Si substrate having p-type conductivity can be used Al, Cr, Mo, etc. suitably. 導電性Si基板の露出部に形成する電極10−2と、n型半導体露出部に形成する電極10−1は、電気的に連結していることが必要である。 A conductive Si electrode 10-2 formed on the exposed portion of the substrate, the electrode 10-1 is formed on the n-type semiconductor exposure unit, it is necessary to electrically connect.
連結していないと、電流経路が形成されず、本発明の効果が得られないので好ましくない。 If not connected, no current path is formed, the effect of the present invention can not be obtained undesirably. なお導電性Si基板露出部に形成する電極10−2と、n型半導体露出部に形成する電極10−1の作製順序は、上記説明と逆であってもかまわない。 Note that the electrode 10-2 forming a conductive Si substrate exposed portion, making the order of the electrode 10-1 is formed on the n-type semiconductor exposure unit may be a described above and opposite. また、n型半導体露出部に形成する電極10−1の材料と導電性Si基板の露出部に形成する電極10−2の材料とが同一のものを利用できる場合には、両電極を同時に形成できる。 Further, when the material of the electrode 10-2 is formed on the exposed portion of the material and the conductive Si substrate electrode 10-1 forming the n-type semiconductor exposure unit can use the same ones, both electrodes simultaneously formed it can.

【0018】次に、p型半導体表面に、電極11を形成する(G)。 Next, the p-type semiconductor surface to form an electrode 11 (G). p型の該化合物半導体に対して電流注入特性のよい、いわゆるオーミック電極とし利用できるものとして、Mg−Au合金、Mg−Au−Zn合金、Zn Good current injection characteristics for p-type of the compound semiconductor, as those available to the so-called ohmic electrode, Mg-Au alloy, Mg-Au-Zn alloy, Zn
−Au合金、Ni−Au合金等が挙げられる。 -Au alloy, Ni-Au alloys. 形成した電極は、熱処理を行なうことによってさらに電流注入特性を向上できる場合がある。 Formed electrode may be improved further current injection characteristics by performing heat treatment. Ni−Au合金の場合、熱処理温度は200℃以上600℃以下である。 For Ni-Au alloy, the heat treatment temperature is 200 ° C. or higher 600 ° C. or less. Mg−A Mg-A
u合金の場合、熱処理温度は600℃以上900℃以下である。 For u alloy, the heat treatment temperature is 900 ° C. or less 600 ° C. or higher. 熱処理温度が上記範囲を外れると、電流注入特性が向上しないので好ましくない。 If the heat treatment temperature is outside the above range, since the current injection characteristic is not improved unfavorably.

【0019】上記p電極11用の材料は、p型層との密着性が充分でなくワイヤーボンディング工程で剥がれる場合がある。 The material for the p-electrode 11, the adhesion between the p-type layer is peeled off in the wire bonding step not sufficient. この場合には、p型層と密着性の良い材料でボンディング用パッド部11'を形成すればよい(G)。 In this case, it may be formed bonding pad unit 11 'with a material having good adhesion to the p-type layer (G). p型層と密着性の良い材料としてAlが好適に利用できる。 Al can be suitably used as a material having good adhesion to the p-type layer. なお、p型半導体上に形成する電極11の熱処理温度によっては、n型半導体露出部上に形成した電極10−1、又は導電性Si基板露出部に形成した電極10−2がボールアップを起こして島状化し、電極として利用できなくなる場合がある。 Incidentally, p-type by the heat treatment temperature of the electrode 11 formed on the semiconductor, the electrode 10-1 is formed on the n-type semiconductor exposure unit on or conductive Si electrode 10-2 formed on the substrate exposed portion, undergoes the ball up and islanded Te, it may be impossible to use as an electrode. この場合には、p型半導体上の電極11をまず形成し、熱処理を行なったあとで、他の電極を形成すればよい。 In this case, the electrode 11 on the p-type semiconductor is first formed, after the heat treatment was carried out, may be formed another electrode. 次に、導電性Si基板の裏面全面に、電極12を形成する(G)。 Next, on the entire back surface of the conductive Si substrate to form an electrode 12 (G). 電極材料は、前述の導電性Si基板露出部に作製した電極と同じものが利用できる。 The electrode material can be utilized the same as the electrode manufactured on a conductive Si substrate exposed portion of the above.

【0020】p電極11、n電極12、及びn型半導体露出部上に形成した電極10−1とこれに連結した導電性Si基板露出部上に形成した電極10−2が形成された基板は、次にLEDのチップに分割される。 The p-electrode 11, n electrode 12, and the n-type semiconductor substrate a conductive Si electrode 10-2 formed on the substrate exposed portion which is connected is formed on to the electrode 10-1 are formed on the exposed portion It is then divided into LED chips. 分割は、 Split,
導電性Si基板の結晶方位(111)の劈開性を利用して、公知の方法により、具体的にはダイシングもしくはスクライビング又は両者の組み合わせによって行なう。 By utilizing the cleavage of the conductive Si substrate crystal orientation of (111), by a known method, specifically performed by a combination of dicing or scribing or both.
ダイシングとはダイシングソーを用いて基板に切れ込みを入れ、この切れ込みを利用して割る方法である。 Notched on the substrate using a dicing saw and dicing is a method of dividing by utilizing this cut. ダイシングは基板の劈開方向以外の任意の方向に分割できるが、ダイシングソーの幅分の切りしろが必要なため1枚の基板から取り出せるチップの数がスクライビングよりも少なくなる。 Dicing can be divided in any direction other than the cleavage direction of the substrate, the number of chips which can be extracted from one substrate for requiring cutting allowance of the width of the dicing saw is less than scribing. また、ダイシングダメージも発生するのでダメージ除去工程が必要な場合がある。 Further, it may damage removal step is required because even occur dicing damages. スクライビングとは基板の劈開性を利用して、ダイヤモンド等で劈開方向に傷を入れ、この傷を起点にして基板を劈開する方法である。 The scribing using the cleavage of the substrate, putting scratches cleavage direction with a diamond or the like, a method of cleaving a substrate to the wound as a starting point. 基板を劈開性のある方向の分割しかできないが、ダイシングに比べて切りしろ幅が小さくできるので1枚の基板から取り出せるチップの数を多くでき、ダメージが入りにくく、平滑な端面が得られる等の特徴がある。 Can only split direction with cleavage property of the substrate, but since cutting margin width can be smaller than the dicing can increase the number of chips which can be extracted from one substrate, hardly contains the damage, such as a smooth end surface is obtained there is a feature.

【0021】次に、LEDのチップを、通常用いられる反射カップ付きLED用リードフレームに基板が下になるように固定する(G)。 Next, the LED chip, usually board LED lead frame Reflective cup used is fixed so that the bottom (G). 固定は、Agペーストを用いたダイボンディングにより行なう。 Fixing is carried out by die bonding using Ag paste. 次に、ボンディング用パッド11'ともう一方のリードフレームとをワイヤーボンディングによりリード線で接続する(G)。 Then, and one of the lead frame the bonding pads 11 'Tomo connecting a lead wire by wire bonding (G). これにより片方のリードフレームから、LEDチップを通して、もう一方のリードフレームへと電流経路が形成される。 Thus from one lead frame, through the LED chip, a current path is formed to the other lead frame. 半導体側からの1個のワイヤーボンディングと、基板裏面のダイボンディングによりチップとリードフレームが固定されているので、従来のLED組立プロセスを変更することなくLEDが作製できる。 And one wire bonding from the semiconductor side, the chip and the lead frame by die bonding the substrate back surface is fixed, LED can be manufactured without changing a conventional LED assembly process. LEDチップが固定されたリードフレームに樹脂モールドを行い、LE Perform resin molding the lead frame on which the LED chip is fixed, LE
Dランプが作製される。 D lamp is produced.

【0022】次に、選択成長と1回のエッチングを行ないLEDを作製する方法を図2を用いて説明する。 Next, it will be described with reference to FIG. 2 a method of making an LED performs selective growth and one etching. まず、導電性Si基板5に、マスク15を形成する(A)。 First, the conductive Si substrate 5, a mask 15 (A). マスク材料は、該化合物半導体の成長プロセスに耐える熱的、化学的に安定なものであり、なおかつフォトリソグラフィーの方法で微細なマスクパターンが容易に形成できるものが必要である。 Masking material, thermal withstand growth process of the compound semiconductor are those chemically stable, it is necessary that yet is fine mask pattern in photolithography method can be easily formed. このような材料としてSiO 2が好適に利用できる。 SiO 2 can be suitably used as such a material.

【0023】次に、例えばSiO 2マスクの形成された基板上に、化合物半導体の積層構造を成長させる(B)。 Next, for example, on a substrate formed of a SiO 2 mask, growing a stacked structure of a compound semiconductor (B). このとき、SiO 2マスクの上には化合物半導体は成長せず、SiO 2マスクのない部分のみに化合物半導体は成長する。 At this time, on the SiO 2 mask is compound semiconductor does not grow, the compound semiconductor only portion without the SiO 2 mask grows. 成長後、フッ酸等を用いてSiO 2 After growth, SiO 2 by using hydrofluoric acid or the like
マスクを取り除くことにより、導電性Si基板の露出部9が形成される(C)。 By removing the mask, the conductive Si exposed portion 9 of the substrate is formed (C).

【0024】次に、化合物半導体の積層構造の上に、通常のフォトリソグラフィーの方法により、フォトレジストパターンを形成し、これをマスクにして、エッチングを行ない、n型半導体の露出部7を形成する(D)。 Next, on the stacked structure of a compound semiconductor by the method of conventional photolithography to form a photoresist pattern, which as a mask, etching is performed to form the exposed portion 7 of the n-type semiconductor (D). 以下は先に述べた方法によりLEDを作製する。 The following is prepared a LED by the aforementioned method. すなわち、上記2つの露出部に電極10−1と10−2を、互いに電気的に連結するように形成し(E)、つづいてp That is, the two exposed portions on the electrode 10-1 10-2, and formed to be electrically connected to each other (E), followed by p
電極11、p電極パッド部11'、基板裏面にn電極1 Electrode 11, p electrode pad portion 11 ', n electrode 1 on the back surface of the substrate
2を形成したのち、通常のLED組立方法に従い、基板を分割し、チップをLED用ステムに基板裏面のダイボンディングと1個のワイヤーボンディングにより固定し、LEDを作製する(F)。 After forming the 2, according to conventional LED assembly method, the substrate is divided, chip fixed by die bonding and one wire bonding of the substrate backside LED stem, to produce LED (F).

【0025】本発明におけるn型化合物半導体の露出部と導電性Si基板の露出部を連結する電極10(n型半導体上の電極10−1と導電性Si基板上の電極10− The present invention couples the exposed portion of the exposed portion and the conductive Si substrate of n-type compound semiconductor on the electrode 10 (n-type semiconductor electrode 10-1 and conductive Si substrate electrode 10
2が連結してなる電極)及びp電極11のパターンに関しては、図3の(A)と(B)に例示する構造(平面図)のものを用いることができる。 For the pattern of 2 is linked electrode) and p-electrode 11, it is possible to use a structure illustrated in the FIG. 3 (A) (B) (plan view). 図1、2に示した構造の発光素子では、発光は主にp電極11を通して取り出すため、p電極11の膜厚を薄くすることが好ましい。 In the light-emitting element of the structure shown in FIGS. 1 and 2, since the light emission is taken out mainly through the p electrode 11, it is preferable to reduce the thickness of the p-electrode 11. この場合、発光部はp電極部11とほぼ一致する。 In this case, the light emitting unit is substantially coincident with the p electrode 11.
従って、輝度を大きくするためには、p電極部面積を大きくすることが望ましい。 Therefore, in order to increase the brightness, it is desirable to increase the p-electrode unit area. 図4に示す従来の電極パターンでは、半導体側から2つの電極を取り出すために、発光部分の面積を大きくすることが困難であったが、本発明の発光素子を用いると、半導体側から1個の電極を取り出すだけなので、p電極面積を大きくすることができ、輝度を向上させることができる。 In a conventional electrode pattern shown in FIG. 4, in order to take out the two electrodes from the semiconductor side, it is difficult to increase the area of ​​the light emitting portion, when using the light-emitting element of the present invention, one from the semiconductor side because only taken out of the electrode, it is possible to increase the p electrode area, thereby improving the luminance. 本発明におけるn n according to the present invention
型化合物半導体の露出部とn型のSi基板の露出部を連結する電極10はp電極部での発光を均一にするために、p電極の周囲にあることが望ましいが、周囲の一部のみにあってもよい。 The electrode 10 for connecting the exposed portion of the exposed portion and the n-type Si substrate type compound semiconductor in order to make uniform the light emission at the p-electrode portion, it is desirable that the periphery of the p electrode, only a part of the periphery it may be in.

【0026】本発明における導電性Si基板を使用する場合、発光層2から出る光のうち、基板側に出る光は基板で吸収されて、有効に外部に取り出せない場合がある。 [0026] When using the conductive Si substrate in the present invention, among the light emitted from the light-emitting layer 2, the light emitted toward the substrate is absorbed by the substrate, it may not effectively taken out to the outside. このような場合には発光層2と基板5の間に、いわゆるブラッグ反射層を設けることにより、基板側に出る光を有効に反射させ外部に取り出す効率を高めることが可能である。 Between the light-emitting layer 2 and the substrate 5 in such a case, by providing the so-called Bragg reflection layer, it is possible to increase the extraction efficiency to the outside is effectively reflect the light emitted to the substrate side. ブラッグ反射層とは、屈折率の異なる2種類の材料を繰り返し積層した構造であって、各層の厚みがλ/4n 1 、λ/4n 2 (ただしλは発光波長、 The Bragg reflection layer, a structure obtained by stacking repeatedly two materials having different refractive index, the thickness of each layer is λ / 4n 1, λ / 4n 2 ( although lambda is the emission wavelength,
1 、n 2は各層の屈折率)になるように調整されたものである。 n 1, n 2 is one which is adjusted such that the refractive index of each layer). このような反射層を構成する材料として、A As material for forming such a reflective layer, A
lN、GaN、Ga y Al 1-y N(ただし、0<y< lN, GaN, Ga y Al 1 -y N ( However, 0 <y <
1)を利用することができる。 1) can be used.

【0027】本発明の発光素子における3−5族化合物半導体の積層構造としては、n型の層3及びp型の層1 Examples of the laminated structure of group III-V compound semiconductor in the light-emitting element of the present invention, the layer 1 of n-type layer 3 and p-type
を有し、発光層2が両層の間にあり、発光層の両側が発光層よりも大きなバンドギャップの2つの層で接しているいわゆるダブルヘテロ構造となっているものが挙げられる。 Has a light-emitting layer 2 is located between the two layers, both sides of the light-emitting layer include those so-called double hetero structure in contact with two layers of larger band gap than the light emitting layer. 該ダブルヘテロ構造は注入電荷を発光層に閉じ込める効果があるため、発光効率を高くできるので有用である。 Since the double hetero structure in which the effect of confining the injected charge to the light-emitting layer, is useful because the light emission efficiency can be increased. 該3−5族化合物半導体を用いて作製した発光素子においては、基板5との格子不整合を緩和させるために、バッファー層4をまず成長し、次に成長の容易さから通常n型の層3を成長し、その上方に発光層2、さらに発光層の上方にp型層1を成長する。 In the light-emitting element manufactured by using the group III-V compound semiconductor, in order to relax the lattice mismatch between the substrate 5, a buffer layer 4 is first grown, then a layer of normal n-type ease of growth 3 is grown, light emitting layer 2 thereabove, further growth of the p-type layer 1 above the light-emitting layer. LED等の発光素子の基本的構造としては、n型層3、発光層2及びp The basic structure of a light-emitting device such as an LED, n-type layer 3, the light emitting layer 2 and p
型層の1で充分であるが、発光層とn型層及び/又はp It is sufficient with one type layer, light-emitting layer and the n-type layer and / or p
型層の間にノンドープ層又は低濃度ドープ層をおくことにより発光効率を向上できる場合がある。 It may be possible to improve luminous efficiency by placing a non-doped layer or a lightly doped layer between the mold layers.

【0028】本発明のダブルヘテロ構造の発光素子において、効率良く発光層に電荷を閉じ込めるためには、発光層に接する2つの層のバンドギャップは発光層のバンドギャップより0.1eV以上大きいことが好ましい。 [0028] In the light emitting device of double heterostructure of the present invention, in order to confine efficiently charge the light emitting layer, the band gap of the two layers in contact with the light-emitting layer may be greater than 0.1eV than the band gap of the light-emitting layer preferable.
さらに好ましくは0.3eV以上である。 More preferably greater than or equal to 0.3eV.

【0029】本発明における3−5族化合物半導体の格子定数は、組成により大きく変化する。 The lattice constant of the group III-V compound semiconductor of the present invention will vary greatly depending on the composition. とくにInNの格子定数はGaN又はAlNに対して約12%又はそれ以上大きい。 In particular lattice constant of InN is about 12% or more larger than the GaN or AlN. このため、該化合物半導体の各層の組成によっては、層と層との間の格子定数に大きな差が生じることがある。 Therefore, the composition of the compound semiconductor layers, there may be a large difference in lattice constant between the layers occurs. 大きな格子不整合がある場合、結晶に欠陥が生じる場合があり、結晶品質を低下させる原因となる。 If there is a large lattice mismatch, may defects in the crystal may occur, it causes a decrease in crystal quality. 格子不整合による欠陥の発生を抑えるためには、格子不整合による歪みの大きさに応じて層の厚さを小さくしなければならない。 In order to suppress the occurrence of defects due to lattice mismatch, it is necessary to reduce the thickness of the layer in accordance with the magnitude of the strain due to lattice mismatch. 好ましい厚さの範囲は歪みの大きさに依存する。 Preferred thickness range is dependent on the magnitude of the distortion. 本発明における発光層の好ましい厚さは5Å以上500Å以下であり、さらに好ましい厚さの範囲は5Å以上90Å以下である。 The preferred thickness of the light-emitting layer in the present invention is 5Å than 500Å or less, more preferred thickness range is 5Å or 90Å or less. Inを含む層の厚さが5Åより小さい場合、発光効率があまり充分でなく、5 If the thickness of the layer containing In is 5Å less, the luminous efficiency is not very satisfactory, 5
00Åより大きい場合、欠陥が発生しやはり発光効率があまり充分でないので好ましくない。 If 00Å larger, since also the luminous efficiency defect occurs is not very satisfactory undesirable.

【0030】また、発光層の厚みを小さくすることで、 Further, by reducing the thickness of the light-emitting layer,
電荷を高密度に発光層に閉じ込めることができるため、 It is possible to confine the charge to high density luminescent layer,
発光効率を向上させることができる。 Thereby improving the luminous efficiency. このため、格子定数の差が上記の例よりも小さい場合でも、発光層の厚さは上記の例と同様にすることが好ましい。 Therefore, even when the difference in lattice constant is smaller than the above example, the thickness of the light-emitting layer is preferably in the same manner as the above example. 発光層は、発光層として機能する複数の層からなる層であってもよい。 Emitting layer may be a layer composed of a plurality of layers functions as a light-emitting layer. 具体的に、複数の層からなる層が発光層として機能する例としては、2つ以上の発光層がこれよりバンドギャップの大きい層と積層されている構造が挙げられる。 Specifically, examples of a layer comprising a plurality of layers functions as a light-emitting layer, the structure in which two or more light-emitting layers are stacked than this bandgap layer higher the like.

【0031】本発明の発光素子に用いられる発光層としては、In x Ga y Al z N(ただし、x+y+z= [0031] as a light-emitting layer used in the light-emitting device of the present invention, In x Ga y Al z N ( provided that, x + y + z =
1、0.10≦x≦1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体がバンドギャップを可視部にできるため表示用途に特に有用である。 1,0.10 ≦ x ≦ 1,0 ≦ y ≦ 1,0 3-5 group compound semiconductor represented by ≦ z ≦ 1) is particularly useful in display applications because it can bandgap in the visible portion. ここで、前記の一般式の化合物半導体を、以下InN混晶比が10% Here, the compound semiconductor of the general formula, the following InN mixed crystal ratio of 10%
以上の化合物半導体と呼ぶ場合がある。 It may be referred to as over the compound semiconductor. これに準じて、 According to this,
GaN混晶比、AlN混晶比という表記を行なう場合がある。 GaN mixed crystal ratio, there is a case where the notation AlN mixed crystal ratio. 発光層に用いる化合物半導体として、Alを含むものはO等の不純物を取り込みやすく、発光素子の発光効率が下がる場合がある。 As the compound semiconductor used for the light-emitting layer, which contains Al is easily captures impurities O, etc., there is a case where light emission efficiency of the light emitting device decreases. このような場合には、発光層としては、Alを含まない一般式In x Ga 1-x N(ただし、0<x≦1)で表されるものを利用することができる。 In such a case, as the light-emitting layer generally contains no Al type In x Ga 1-x N (However, 0 <x ≦ 1) can be used those represented by.

【0032】発光層に不純物をドープすることで、発光層のバンドギャップとは異なる波長で発光させることができる。 [0032] By doping the impurity into the light-emitting layer can emit light at a wavelength different from the band gap of the light-emitting layer. これは不純物からの発光であるため、不純物発光と呼ばれる。 This is because the emission from impurities, called impurity emission. 不純物発光の場合、発光波長は発光層の3族元素の組成と不純物元素により決まる。 If impurities emission, the emission wavelength is determined by the composition and impurity element 3 group element of the light emitting layer. この場合、 in this case,
発光層のInN混晶比は5%以上が好ましい。 InN mixed crystal ratio of the light-emitting layer is preferably 5% or more. InN混晶比が5%より小さい場合、発光する光はほとんど紫外線であり、充分な明るさを感じることができない。 When InN mixed crystal ratio is less than 5%, the light emitted is almost ultraviolet, you can not feel a sufficient brightness. In In
N混晶比を増やすにつれて発光波長が長くなり、発光波長を紫から青、緑へと調整できる。 Emission wavelength as increasing the N composition ratio is increased, the emission wavelength can be adjusted from the purple blue, to green. 不純物発光に適した不純物としては、2族元素が好ましい。 As the impurity suitable for the impurity emission, Group II elements are preferred. 2族元素のなかでは、Mg、Zn、Cdをドープした場合、発光効率が高いので好適である。 Among Group 2 elements, when doped Mg, Zn, and Cd, is suitable because high luminous efficiency. とくにZnが好ましい。 In particular, Zn is preferable. これらの元素の濃度は、10 18 〜10 22 cm -3が好ましい。 The concentration of these elements is preferably 10 18 ~10 22 cm -3. 発光層はこれらの2族元素とともにSi又はGeを同時にドープしてもよい。 The light emitting layer may be simultaneously doped with Si or Ge with these two group elements. Si、Geの好ましい濃度範囲は10 Si, the preferred concentration range of Ge is 10
18 〜10 22 cm -3である。 18 is a to 10 22 cm -3.

【0033】不純物発光の場合、一般に発光スペクトルがブロードになり、注入電荷量が増すにつれて発光スペクトルがシフトしたり、バンド端発光のピークが現われてくるなど好ましくない発光特性を有しており、また発光効率を高くすることが難しい。 In the case of impurity emission, generally emission spectrum becomes broad, emission spectrum or shift as the amount of injected charge is increased, has an undesirable emission characteristics such as the peak of the band edge emission emerge, also it is difficult to increase the light-emitting efficiency. このため、高い色純度が要求される場合や狭い波長範囲に発光パワーを集中させることが必要な場合、又は高い発光効率の素子が必要な場合にはバンド端発光を利用する方が有利である。 Therefore, it is advantageous to use a band edge emission when elements are required or if a narrow when the wavelength range necessary to concentrate the light emission power, or high luminous efficiency high color purity is required . バンド端発光による発光素子を実現するためには、発光層に含まれる不純物の量を低く抑えなければならない。 To realize a light emitting device according to the band edge emission, it must be kept low amount of impurities contained in the light-emitting layer. 具体的には、Si、Ge、Mg、Cd及びZnの各元素について、いずれもその濃度が10 19 cm Specifically, Si, Ge, Mg, for each element of Cd and Zn, both its density 10 19 cm -3以下が好ましい。 -3 or less. さらに好ましくは10 18 cm -3以下である。 Still more preferably 10 18 cm -3 or less. バンド端発光の場合、発光色は発光層の3族元素の組成で決まる。 If the band edge emission, the emission color is determined by the composition of the Group III elements of the light-emitting layer. 可視部で発光させる場合、InN混晶比は10%以上が好ましい。 When light emission in the visible portion, InN mixed crystal ratio is preferably 10% or more. InN混晶比が10%より小さい場合、 When InN mixed crystal ratio is less than 10%,
発光する光はほとんど紫外線であり、充分な明るさを感じることができない。 Light emitted is almost ultraviolet, you can not feel a sufficient brightness. InN混晶比が増えるにつれて発光波長が長くなり、発光波長を紫から青、緑へと調整できる。 Emission wavelength becomes longer as InN mixed crystal ratio is increased, the emission wavelength can be adjusted from the purple blue, to green.

【0034】 [0034]

【実施例】以下実施例により本発明を詳しく説明するが、本発明はこれらに限定されるものではない。 Description in detail of the present invention by the following examples, but the present invention is not limited thereto. 実施例1 MOVPE法による気相成長により図5に示す3−5族化合物半導体を作製する。 By vapor phase growth according to Example 1 MOVPE method to produce a Group III-V compound semiconductor shown in FIG. n型の導電性を有する導電性Si基板5(ただし、結晶方位は(111))を鏡面研磨したものを基板として用いる。 Conductive Si substrate 5 having n-type conductivity (however, the crystal orientation (111)) is used as the substrate a material obtained by mirror-polished. 成長は低温成長バッファ層を用いる2段階成長法による。 Growth by two-step growth method using a low-temperature growth buffer layer. バッファ層4として600℃でTMAとアンモニアによりAlNを500Å 500Å of AlN by TMA and ammonia at 600 ° C. as a buffer layer 4
成膜した後、TMG、アンモニア及びドーパントとしてシラン(SiH 4 )を用いて1100℃でSiをドープしたGaNを3μmの厚み(n型層3)で、ノンドープのGaNを1500Åの厚み(ノンドープ層3')で、 After forming, TMG, silane as ammonia and dopant (SiH 4) GaN to 3μm thick doped with Si at 1100 ° C. using a (n-type layer 3), the thickness of 1500Å a non-doped GaN (undoped layer 3 ')so,
この順に成膜する。 Forming a film on this order.

【0035】次に785℃まで降温した後、キャリアガスを水素から窒素に変え、TEG、TMI、アンモニアをそれぞれ0.04sccm、0.08sccm、4s [0035] After then lowered to 785 ° C., it changed to a nitrogen carrier gas of hydrogen, TEG, TMI, ammonia, respectively 0.04sccm, 0.08sccm, 4s
lm供給して発光層2であるIn 0.3 Ga 0.7 Nを90 lm is supplied to the light emitting layer 2 In 0.3 Ga 0.7 N 90
秒成長し、さらにTEG、TEA及びアンモニアをそれぞれ0.032sccm、0.008sccm、4sl Sec to grow, further TEG, TEA and ammonia respectively 0.032sccm, 0.008sccm, 4sl
m供給して保護層1'であるGa 0.8 Al 0.2 Nを10 m is supplied to the protective layer 1 'Ga 0.8 Al a 0.2 N 10
分成長する。 Minute to growth. ただし、sccm及びslmは気体の流量の単位で、1sccmは1分当たり標準状態で1ccの体積を占める重量の気体が流れていることを示し、1s However, sccm and slm is a unit of the flow rate of the gas, 1 sccm indicates that the weight of the gas occupying 1cc volume at standard conditions per minute is flowing, 1s
lmは1000sccmである。 lm is 1000sccm. これらの層を本実施例と同一条件で長時間成長した膜から求められる成長速度は各々、33Å/分、25Å/分であり、この成長速度から求められる各層の膜厚は、各々In 0.3 Ga 0.7 Each growth rate obtained from the long-grown film in these layers the present embodiment the same conditions, 33 Å / min, a 25 Å / min, the thickness of each layer determined from the growth rate, respectively an In 0.3 Ga 0.7 N
層は50Å、Ga 0.8 Al 0.2 N層は250Åである。 Layer 50Å, Ga 0.8 Al 0.2 N layer is 250 Å.

【0036】次に、温度を1100℃に昇温し、アンモニア、p型ドーパント原料のビスシクロペンタジエニルマグネシウム((C 552 Mg、以下、Cp 2 Mg Next, the temperature was raised to 1100 ° C., ammonia, biscyclopentadienyl magnesium p-type dopant raw material ((C 5 H 5) 2 Mg, hereinafter, Cp 2 Mg
と記すことがある。 Sometimes referred to as. )を40秒間供給してMgの空流し工程を行った後、TMG、アンモニア及びCp 2 Mgを用いて、MgをドープしたGaNを5000Å成長する(p型層1)。 After) was a blank feed to Mg flowed for 40 seconds step, TMG, using ammonia and Cp 2 Mg, to 5000Å growing GaN doped with Mg (p-type layer 1). 成長終了後、基板を取り出し、窒素中8 After the growth, the substrate is removed, nitrogen 8
00℃で熱処理を行ない、MgをドープしたGaNを低抵抗のp型とする(p型層1)。 00 ° C. In subjected to heat treatment, the p-type low-resistance GaN doped with Mg (p-type layer 1).

【0037】このようにして得られた試料にフォトリソグラフィの手法により、フォトレジストパターンを形成し、1回目のドライエッチングを行い、7000Åエッチングして、n型半導体の露出部分7を形成する。 [0037] The photolithography technique sample obtained in this way, a photoresist pattern, performs the first dry etching, and 7000Å etched to form the exposed portion 7 of the n-type semiconductor. ドライエッチングはCl 2ガスを用い、ECRプラズマドライエッチングにより行う。 Dry etching using Cl 2 gas is carried out by ECR plasma dry etching. エッチング条件は、Cl 2ガス流量30sccm、エッチング圧力1mTorr、R Etching conditions, Cl 2 gas flow rate 30 sccm, the etching pressure 1 mTorr, R
Fパワー90W、マイクロ波パワー400W、試料温度20℃である。 F Power 90W, microwave power 400W, a sample temperature 20 ° C.. 1回目のドライエッチング終了後、残留フォトレジストマスクを有機溶剤で除去したのち、再度フォトリソグラフィの手法により、フォトレジストパターンを形成し、2回目のドライエッチングを行い、約3 After completion of the first dry etching, after the remaining photoresist mask is removed with an organic solvent, again by photolithography technique to form a photoresist pattern, a second time dry etching, about 3
μmエッチングして、n型基板の露出部9を形成する。 And μm etched to form an exposed portion 9 of the n-type substrate.
ドライエッチング条件は1回目と同じである。 Dry etching conditions are the same as the first time.

【0038】2回のドライエッチングを行い、n型半導体の露出部7と、n型基板の露出部9を形成した試料に対して、次に真空蒸着法により電極を形成する。 [0038] carried out two dry etching, the exposed portion 7 of the n-type semiconductor, the sample forming the exposed portion 9 of the n-type substrate, then forming an electrode by vacuum evaporation. まずフォトリソグラフィの手法によりフォトレジストパターンを形成し、p電極であるMg−Auを蒸着した後、リフトオフによって余分な蒸着部をフォトレジストとともに除去することによって、p型半導体層上に、p電極11 First photoresist pattern was formed by photolithography technique, after depositing the Mg-Au is p-electrode, by removing together with the photoresist excess deposition unit by a lift-off, the p-type semiconductor layer, the p-electrode 11
を形成する。 To form. なお、蒸着は抵抗加熱蒸着法により、Mg Incidentally, by resistance heating vapor deposition method vapor deposition, Mg
を50Å堆積した後、Auを450Å堆積して行う。 After 50Å deposited, carried out by 450Å deposited Au. 試料を真空チャンバーから取り出し、N 2中で800℃9 The sample was removed from the vacuum chamber, 800 ° C. in N 2 9
0秒間の熱処理を行い、Mg−Auを合金化させ、電流注入特性を向上させる。 A heat treatment of 0 seconds, the Mg-Au is alloyed to improve the current injection characteristic. つぎに、同様の方法でn型半導体の露出部7上と、n型基板の露出部9上のAl電極1 Next, the upper exposed portion 7 of the n-type semiconductor in the same way, Al electrodes 1 on the exposed portion 9 of the n-type substrate
0と、ワイヤーボンディング用パッド11'のAlパターンを形成する。 0, to form an Al pattern of the wire bonding pad 11 '. なお、蒸着は電子ビーム蒸着法により行う。 Incidentally, the deposition is carried out by an electron beam evaporation method. つぎに、同様の方法で、n型半導体露出部上のA Then, in a similar manner, n-type semiconductor exposure unit on the A
l電極パターン(p電極11)と、p電極取り出しパッド用のAl電極パターン(ワイヤーボンディング用パッド11')をp電極11と連結させて形成する。 And l electrode pattern (p electrode 11), Al electrode pattern for taking out the p-electrode pad (wire bonding pads 11 ') is connected to the p electrode 11 is formed. 最後に、n型導電性Si基板の裏面全体に、Alの電極12 Finally, the entire back surface of the n-type conductivity Si substrate, Al electrodes 12
を抵抗加熱蒸着法により堆積させて形成する。 It was deposited by resistance heating evaporation to form.

【0039】以上のようにして、電極を形成したエピウエーハーを、ダイシング装置を用いて切れ込みを入れ、 [0039] As described above, the Epiueha forming the electrodes, notched using a dicing apparatus,
この切れ込みを利用して短冊状に分割した後、スクライバーで劈開方向に傷を入れた後、劈開してLEDチップに分割する。 After dividing into strips by utilizing this cut, was placed a scratch on the cleavage direction at scriber, it is divided into LED chips by cleaving. 次に、ダイボンダーを用いて、チップ裏面を反射カップ付きLED用リードフレームのLED固定部にAgペーストで固定し、150℃2時間の乾燥を行い、Agペーストを固化した後、ワイヤーボンダーを用いてp電極取り出し用のワイヤーボンディング用パッド11'にAuワイヤーでボンディングしAuワイヤーのもう一方の端をリードフレームに固定する。 Next, using a die bonder and fixed in Ag paste chip backside LED fixing portion of the lead frame for reflective cup with LED, and dried in 0.99 ° C. 2 hours, after solidification of the Ag paste, using a wire bonder bonding an Au wire to the wire bonding pads 11 'for the p electrode extraction fixing the other end of the Au wire to the lead frame. 次に、LE Then, LE
Dチップが固定されたリードフレームに樹脂モールドを行い、LEDランプを作製する。 Perform resin molding to a leadframe D chip is fixed, to produce an LED lamp. こうして半導体側から一方の電極を取り出し、基板側からもう一方の電極を取り出した構造のLEDランプが得られる。 Thus removed one electrode from the semiconductor side, LED lamp structure was taken out the other electrode from the substrate side can be obtained.

【0040】 [0040]

【発明の効果】本発明の発光素子構造を用いることにより、半導体側から1つの電極を取り出し、基板側からもう1方の電極を取り出せるので、即ち、例えば半導体側からの1個のボールボンディングと基板裏面側からのダイボンディングにより電極を取り出せるので、発光素子組立工程を簡素化し、コストダウンを図ることができる。 By using the light emitting device structure of the present invention, taken out one electrode from the semiconductor side, since retrieve the other hand electrode from the substrate side, i.e., for example, and one ball bonding of the semiconductor side since retrieve the electrode by die bonding from the substrate back side, to simplify a light emitting device assembly process, the cost can be reduced. また、導電性のSi基板を用いているので、素子の絶縁破壊を防止できる。 Moreover, because of the use of Si substrates of conductive, thereby preventing dielectric breakdown of the element. このため該化合物半導体を用いたLEDの製造のコストを飛躍的に低くすることが可能であり、工業的価値がきわめて大きい。 Therefore it is possible to dramatically reduce the LED cost of manufacture of using the compound semiconductor, is extremely large industrial value.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の発光素子の作製工程の1例を示す断面図 Sectional view showing one example of a manufacturing process of a light-emitting element of the present invention; FIG

【図2】本発明の発光素子の作製工程の1例を示す断面図 Sectional view showing one example of a manufacturing process of a light-emitting device of the present invention; FIG

【図3】本発明の発光素子における電極パターンの1例を示す平面図 Plan view showing one example of an electrode pattern in the light-emitting element of the present invention; FIG

【図4】従来の発光素子における電極パターンを示す平面図 Plan view showing an electrode pattern in FIG. 4 the conventional light-emitting element

【図5】実施例1の発光素子の断面構造を示す図 FIG. 5 shows a cross-sectional structure of the light emitting device of Example 1

【符号の説明】 DESCRIPTION OF SYMBOLS

1…p型層 1'…保護層 2…発光層 3…n型層 3'…ノンドープ層 4…バッファー層 5…導電性Si基板 6、8…エッチング用マスク 7…n型半導体露出部 9…導電性Si基板露出部 10−1…n型半導体上の電極 10−2…導電性Si基板上の電極 10…n型半導体上の電極10−1と導電性Si基板上の電極10−2が連結してなる電極 11…p電極 11'…ワイヤーボンディング用パッド 12…電極 13…ワイヤーボンディングにより形成されたAuワイヤー 14…LED用リードフレーム 15…マスク 1 ... p-type layer 1 '... protective layer 2 ... light-emitting layer 3 ... n-type layer 3' ... undoped layer 4 ... buffer layer 5 ... conductive Si substrate 6, 8 ... etching mask 7 ... n-type semiconductor exposure unit 9 ... conductive Si substrate exposed portion 10-1 ... n-type semiconductor electrode 10-2 ... conductive Si electrode 10-1 on the electrode 10 ... n-type semiconductor substrate and a conductive Si electrode 10-2 on the substrate formed by connecting electrodes 11 ... p electrode 11 '... wire bonding pads 12 ... electrode 13 ... lead frames 15 ... mask Au wire 14 ... LED formed by wire bonding

Claims (3)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】導電性Si基板上に形成した、一般式In 1. A formed on the conductive Si substrate, the general formula In
    x Ga y Al z N(ただし、x+y+z=1、0≦x≦ x Ga y Al z N (provided that, x + y + z = 1,0 ≦ x ≦
    1、0≦y≦1、0≦z≦1)で表される3−5族化合物半導体を用いた発光素子において、該発光素子が、n In the light-emitting device using the group III-V compound semiconductor represented by 1,0 ≦ y ≦ 1,0 ≦ z ≦ 1), the light emitting element, n
    型の導電性を有する3−5族化合物半導体上に形成されてなる電極と、導電性Si基板上に形成されてなる電極とを有し、かつ該二つの電極が電気的に連結してなることを特徴とする発光素子。 Has an electrode formed by forming a group III-V compound semiconductor having conductivity type, an electrode formed by forming a conductive Si substrate, and the two electrodes is electrically connected emitting element, characterized in that.
  2. 【請求項2】発光層の厚みが5Å以上500Å以下であることを特徴とする請求項1記載の発光素子。 2. A light emitting device according to claim 1, wherein the thickness of the light emitting layer is equal to or is 5Å than 500Å or less.
  3. 【請求項3】発光層に含まれるSi、Ge、Mg、Zn 3. A Si contained in the luminescent layer, Ge, Mg, Zn
    及びCdの各元素の濃度がいずれも1×10 19 cm -3以下であることを特徴とする請求項1又は2記載の発光素子。 And light emitting device according to claim 1 or 2, wherein the concentration of each element of Cd is 1 × 10 19 cm -3 or less both.
JP28510995A 1995-11-01 1995-11-01 Light emitting element Pending JPH09129923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28510995A JPH09129923A (en) 1995-11-01 1995-11-01 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28510995A JPH09129923A (en) 1995-11-01 1995-11-01 Light emitting element

Publications (1)

Publication Number Publication Date
JPH09129923A true JPH09129923A (en) 1997-05-16

Family

ID=17687240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28510995A Pending JPH09129923A (en) 1995-11-01 1995-11-01 Light emitting element

Country Status (1)

Country Link
JP (1) JPH09129923A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208729A (en) * 2001-01-11 2002-07-26 Sanken Electric Co Ltd Light emitting element and its fabricating method
US6606333B2 (en) 1998-07-10 2003-08-12 Murata Manufacturing Co., Ltd. Semiconductor photonic device
WO2004077579A1 (en) * 2003-02-28 2004-09-10 Shin-Etsu Handotai Co.,Ltd. Light emitting element and process for fabricating the same
US6881651B2 (en) 1999-05-21 2005-04-19 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
DE102006051745A1 (en) * 2006-09-28 2008-05-15 Osram Opto Semiconductors Gmbh LED semiconductor body and use of an LED semiconductor body
JP2013135104A (en) * 2011-12-27 2013-07-08 Sanken Electric Co Ltd Semiconductor light-emitting device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606333B2 (en) 1998-07-10 2003-08-12 Murata Manufacturing Co., Ltd. Semiconductor photonic device
US6881651B2 (en) 1999-05-21 2005-04-19 Toyoda Gosei Co., Ltd. Methods and devices using group III nitride compound semiconductor
JP2002208729A (en) * 2001-01-11 2002-07-26 Sanken Electric Co Ltd Light emitting element and its fabricating method
WO2004077579A1 (en) * 2003-02-28 2004-09-10 Shin-Etsu Handotai Co.,Ltd. Light emitting element and process for fabricating the same
DE102006051745A1 (en) * 2006-09-28 2008-05-15 Osram Opto Semiconductors Gmbh LED semiconductor body and use of an LED semiconductor body
US8003974B2 (en) 2006-09-28 2011-08-23 Osram Opto Semiconductors Gmbh LED semiconductor element having increased luminance
US8314431B2 (en) 2006-09-28 2012-11-20 Osram Opto Semiconductors Gmbh LED semiconductor element having increased luminance
JP2013135104A (en) * 2011-12-27 2013-07-08 Sanken Electric Co Ltd Semiconductor light-emitting device

Similar Documents

Publication Publication Date Title
KR100289626B1 (en) Light-Emitting Gallium Nitride-Based Compound Semiconductor Device
US7071015B2 (en) Semiconductor light emitting device and method for producing the same
EP0377940B1 (en) Compound semiconductor material and semiconductor element using the same and method of manufacturing the semiconductor element
US6548834B2 (en) Semiconductor light emitting element
EP1041650B1 (en) Group III nitride compound semiconductor light-emitting device
KR100976268B1 (en) Method for growth of GaN single crystal, method for preparation of GaN substrate, process for producing GaN-based element, and GaN-based element
US5990496A (en) Light emitting device with cap layer
JP4307113B2 (en) The semiconductor light emitting device and a manufacturing method thereof
JP4095066B2 (en) The gallium nitride-based semiconductor of the semiconductor structure
US6956241B2 (en) Semiconductor light emitting element with improved light extraction efficiency
JP4416297B2 (en) Nitride semiconductor light emitting device, and the light emitting device and an optical pickup apparatus using it
US5239188A (en) Gallium nitride base semiconductor device
US5925897A (en) Optoelectronic semiconductor diodes and devices comprising same
US6635901B2 (en) Semiconductor device including an InGaAIN layer
US5237182A (en) Electroluminescent device of compound semiconductor with buffer layer
US5317167A (en) Semiconductor light-emitting device with InGaAlp
US7019323B2 (en) Semiconductor light emitting device
KR100436410B1 (en) Semiconductor Luminescent Element and Method of Manufacturing the Same
JP3784785B2 (en) Method for manufacturing a vertical GaN-based light-emitting diode
US6156584A (en) Method of manufacturing a semiconductor light emitting device
US6649942B2 (en) Nitride-based semiconductor light-emitting device
US20020136932A1 (en) GaN-based light emitting device
US8097478B2 (en) Method for producing light-emitting diode
JP3963068B2 (en) Method for producing Iii nitride compound semiconductor element
KR101358701B1 (en) Semiconductor light emitting device configured to emit multiple wavelengths of light