JPH09126812A - エンコーダの受光回路 - Google Patents
エンコーダの受光回路Info
- Publication number
- JPH09126812A JPH09126812A JP28117995A JP28117995A JPH09126812A JP H09126812 A JPH09126812 A JP H09126812A JP 28117995 A JP28117995 A JP 28117995A JP 28117995 A JP28117995 A JP 28117995A JP H09126812 A JPH09126812 A JP H09126812A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- comparator
- resistor
- receiving circuit
- input side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
Abstract
(57)【要約】
【課題】 各受光回路部におけるコンパレータから出力
される矩形波のデューティ調整を可変抵抗の抵抗値を可
変して行っても、ヒステリシス幅の電圧が変化せず、受
光回路から出力される各相の矩形波に位相差のバラツキ
が生じないようにしたこと。 【解決手段】 受光素子であるホトダイオードの光量か
ら変換された電気信号をそれぞれ矩形波に変換する受光
回路７の各受光回路部７ａ，７ｂ，７ｃは、抵抗器２２
と該抵抗器に対し摺動片が摺動する摺動子２３とからな
り、該抵抗器の一端がアースされ、該摺動子が上記ホト
ダイオードに接続されたデューティ調整を行う可変抵抗
２１と、一方の入力側が基準電圧を出力する基準電源１
３に接続され、他方の入力側が上記可変抵抗の抵抗器の
他端と接続され、受光素子の光量から変換された電気信
号を矩形波に変換するコンパレータ１０と、上記コンパ
レータの出力側と上記可変抵抗の抵抗器の他端が接続さ
れた上記コンパレータの入力側との間に設けられ、上記
コンパレータの正帰還量を決める固定抵抗１２とを備え
てなるものである。
される矩形波のデューティ調整を可変抵抗の抵抗値を可
変して行っても、ヒステリシス幅の電圧が変化せず、受
光回路から出力される各相の矩形波に位相差のバラツキ
が生じないようにしたこと。 【解決手段】 受光素子であるホトダイオードの光量か
ら変換された電気信号をそれぞれ矩形波に変換する受光
回路７の各受光回路部７ａ，７ｂ，７ｃは、抵抗器２２
と該抵抗器に対し摺動片が摺動する摺動子２３とからな
り、該抵抗器の一端がアースされ、該摺動子が上記ホト
ダイオードに接続されたデューティ調整を行う可変抵抗
２１と、一方の入力側が基準電圧を出力する基準電源１
３に接続され、他方の入力側が上記可変抵抗の抵抗器の
他端と接続され、受光素子の光量から変換された電気信
号を矩形波に変換するコンパレータ１０と、上記コンパ
レータの出力側と上記可変抵抗の抵抗器の他端が接続さ
れた上記コンパレータの入力側との間に設けられ、上記
コンパレータの正帰還量を決める固定抵抗１２とを備え
てなるものである。
Description
【０００１】
【発明の属する技術分野】本発明は例えばエンコーダの
受光回路、特に複数相の各受光素子の電気信号を矩形波
に変換する各コンパレータのヒステリシス幅の違いによ
り、各コンパレータから出力される出力信号の位相差の
バラツキを解消するようにしたものに関する。
受光回路、特に複数相の各受光素子の電気信号を矩形波
に変換する各コンパレータのヒステリシス幅の違いによ
り、各コンパレータから出力される出力信号の位相差の
バラツキを解消するようにしたものに関する。
【０００２】
【従来の技術】図２は例えば実開平４−１１４２３号公
報に開示されている従来の受光回路を用いたエンコーダ
の構成を示すブロック図、図３は従来のエンコーダの受
光回路の回路図である。図２において、１は３相のＡＣ
サーボモータに組み込まれたエンコーダの電源回路で、
供給電圧Ｖccに対して後述の各回路に供給される電源電
圧Ｖの安定化を行っている。２は各フィードバック信号
を取り出すためのＵ相、Ｖ相、Ｗ相の３相の発光素子で
あるＬＥＤ３ａ、３ｂ、３ｃに一定の電流を供給する定
電流回路である。４は回転スリット板であり、５ａ、５
ｂ、５ｃはこの回転スリット板４に設けられた３つのス
リット、６ａ、６ｂ、６ｃは各スリットを透過した各Ｌ
ＥＤの光を受光し、受光した光エネルギの変動を電気信
号に変換する受光素子であるホトダイオード、７は各ホ
トダイオードの電気信号をそれぞれ矩形波に変換する受
光回路、８は受光回路７の各矩形波を出力形態に合わせ
てそれぞれ出力する出力回路である。
報に開示されている従来の受光回路を用いたエンコーダ
の構成を示すブロック図、図３は従来のエンコーダの受
光回路の回路図である。図２において、１は３相のＡＣ
サーボモータに組み込まれたエンコーダの電源回路で、
供給電圧Ｖccに対して後述の各回路に供給される電源電
圧Ｖの安定化を行っている。２は各フィードバック信号
を取り出すためのＵ相、Ｖ相、Ｗ相の３相の発光素子で
あるＬＥＤ３ａ、３ｂ、３ｃに一定の電流を供給する定
電流回路である。４は回転スリット板であり、５ａ、５
ｂ、５ｃはこの回転スリット板４に設けられた３つのス
リット、６ａ、６ｂ、６ｃは各スリットを透過した各Ｌ
ＥＤの光を受光し、受光した光エネルギの変動を電気信
号に変換する受光素子であるホトダイオード、７は各ホ
トダイオードの電気信号をそれぞれ矩形波に変換する受
光回路、８は受光回路７の各矩形波を出力形態に合わせ
てそれぞれ出力する出力回路である。
【０００３】図３において、７ａ、７ｂ、７ｃは受光回
路７の受光回路部で、それぞれに各相のホトダイオード
６ａ、６ｂ、６ｃが接続されている。各受光回路部７
ａ、７ｂ、７ｃは各ホトダイオードの光エネルギから変
換された電気信号である電流の振幅を矩形波に変換する
コンパレータ１０と、主としてコンパレータ１０のデュ
ーティ調整をする可変抵抗（Ｒ１）１１と、主としてコ
ンパレータ１０の正帰還量を決める固定抵抗（Ｒ２）１
２と、コンパレータ１０に基準電圧を供給する基準電源
１３と、バイアス抵抗１４とから構成されている。
路７の受光回路部で、それぞれに各相のホトダイオード
６ａ、６ｂ、６ｃが接続されている。各受光回路部７
ａ、７ｂ、７ｃは各ホトダイオードの光エネルギから変
換された電気信号である電流の振幅を矩形波に変換する
コンパレータ１０と、主としてコンパレータ１０のデュ
ーティ調整をする可変抵抗（Ｒ１）１１と、主としてコ
ンパレータ１０の正帰還量を決める固定抵抗（Ｒ２）１
２と、コンパレータ１０に基準電圧を供給する基準電源
１３と、バイアス抵抗１４とから構成されている。
【０００４】そして、各受光回路部の各構成部材は次の
ように接続されている。コンパレータ１０のプラス入力
側はホトダイオード６ａのアノードに接続され、そのマ
イナス入力側は基準電圧を出力する基準電源１３に接続
されている。そして、ホトダイオード６ａのカソードに
電源回路１の供給電圧Ｖccが供給され、コンパレータ１
０の出力側にはバイアス抵抗１４を介して電源回路１の
供給電圧Ｖccが供給されている。また、コンパレータ１
０のプラス入力側とアースとの間には可変抵抗１１が接
続され、コンパレータ１０のプラス入力側と出力側の間
には固定抵抗１２が接続されている。
ように接続されている。コンパレータ１０のプラス入力
側はホトダイオード６ａのアノードに接続され、そのマ
イナス入力側は基準電圧を出力する基準電源１３に接続
されている。そして、ホトダイオード６ａのカソードに
電源回路１の供給電圧Ｖccが供給され、コンパレータ１
０の出力側にはバイアス抵抗１４を介して電源回路１の
供給電圧Ｖccが供給されている。また、コンパレータ１
０のプラス入力側とアースとの間には可変抵抗１１が接
続され、コンパレータ１０のプラス入力側と出力側の間
には固定抵抗１２が接続されている。
【０００５】従来の受光回路は上記のように構成され、
例えば受光回路部７ａについてみると、ホトダイオード
６ａの受光された光エネルギから変換された電気信号で
ある電流と可変抵抗１１の抵抗値との積である電圧がコ
ンパレータ１０の入力側に入力されると、コンパレータ
１０は基準電源１３の基準電圧とその電圧との比較によ
り、矩形波に変換して出力側から出力していた。受光回
路部７ｂ、７ｃについても同様に動作する。そして、可
変抵抗１１の抵抗値を可変することにより、コンパレー
タ１０から出力される矩形波のデューティ調整が行われ
る。
例えば受光回路部７ａについてみると、ホトダイオード
６ａの受光された光エネルギから変換された電気信号で
ある電流と可変抵抗１１の抵抗値との積である電圧がコ
ンパレータ１０の入力側に入力されると、コンパレータ
１０は基準電源１３の基準電圧とその電圧との比較によ
り、矩形波に変換して出力側から出力していた。受光回
路部７ｂ、７ｃについても同様に動作する。そして、可
変抵抗１１の抵抗値を可変することにより、コンパレー
タ１０から出力される矩形波のデューティ調整が行われ
る。
【０００６】即ち、可変抵抗１１には例えばホトダイオ
ード６ａの電流が流れ、その電流値と可変抵抗１１の抵
抗値との積の電圧がコンパレータ１０に入力され、その
電圧と基準電源１３の基準電圧との差を求めることによ
り矩形波が生成されるため、ホトダイオード６ａの電流
を一定とすれば、可変抵抗１１の抵抗値を大きくする
と、コンパレータ１０に入力される電圧は高くなり、可
変抵抗１１の抵抗値を小さくすると、コンパレータ１０
に入力される電圧は低くなり、基準電源１３の基準電圧
が変化しないために矩形波のオン部分とオフ部分の割合
が変わるため、デューティ比が調整されることになる。
ード６ａの電流が流れ、その電流値と可変抵抗１１の抵
抗値との積の電圧がコンパレータ１０に入力され、その
電圧と基準電源１３の基準電圧との差を求めることによ
り矩形波が生成されるため、ホトダイオード６ａの電流
を一定とすれば、可変抵抗１１の抵抗値を大きくする
と、コンパレータ１０に入力される電圧は高くなり、可
変抵抗１１の抵抗値を小さくすると、コンパレータ１０
に入力される電圧は低くなり、基準電源１３の基準電圧
が変化しないために矩形波のオン部分とオフ部分の割合
が変わるため、デューティ比が調整されることになる。
【０００７】このように、受光回路部７ａ、７ｂ、７ｃ
について、コンパレータ１０から出力される矩形波のデ
ューティ調整を行うのは次の理由による。各受光回路部
７ａ、７ｂ、７ｃを構成する構成部材である各種部品の
電気特性にバラツキがあることや、又光源、回転スリッ
ト板等の部品の組み付け位置精度には誤差があり、光
源、受光素子の光学的特性にバラツキがあるため理想通
りのデューティ比５０％の矩形波をコンパレータ１０か
ら出力させることは実際的には不可能であり、理想通り
のデューティ比５０％の矩形波を得るためにデューティ
調整を行うものである。また、各受光回路部におけるデ
ューティ調整量が同じになるということも稀である。こ
のように、コンパレータ１０から出力される矩形波のデ
ューティ調整が可変抵抗１１の抵抗値を可変することに
よって行われると、コンパレータ１０のヒステリシス幅
の電圧ＶTHも異なる。
について、コンパレータ１０から出力される矩形波のデ
ューティ調整を行うのは次の理由による。各受光回路部
７ａ、７ｂ、７ｃを構成する構成部材である各種部品の
電気特性にバラツキがあることや、又光源、回転スリッ
ト板等の部品の組み付け位置精度には誤差があり、光
源、受光素子の光学的特性にバラツキがあるため理想通
りのデューティ比５０％の矩形波をコンパレータ１０か
ら出力させることは実際的には不可能であり、理想通り
のデューティ比５０％の矩形波を得るためにデューティ
調整を行うものである。また、各受光回路部におけるデ
ューティ調整量が同じになるということも稀である。こ
のように、コンパレータ１０から出力される矩形波のデ
ューティ調整が可変抵抗１１の抵抗値を可変することに
よって行われると、コンパレータ１０のヒステリシス幅
の電圧ＶTHも異なる。
【０００８】というのは、図３の回路において、Ｒ１を
可変抵抗１１、Ｒ２を固定抵抗１２、ＶOHをコンパレー
タ１０の出力Ｈのときの出力電圧、ＶOLをコンパレータ
１０の出力Ｌのときの出力電圧とすると、コンパレータ
１０のヒステリシス幅の電圧ＶTHは次式で表すことがで
きる。 ＶTH＝［Ｒ１／（Ｒ１＋Ｒ２）］・（ＶOH−ＶOL） そして、デューティ調整を行うと、上記式において固定
抵抗Ｒ２の抵抗値は一定であっても、可変抵抗Ｒ１の抵
抗値が変化するため、コンパレータ１０のヒステリシス
幅の電圧ＶTHが変化してしまうためである。
可変抵抗１１、Ｒ２を固定抵抗１２、ＶOHをコンパレー
タ１０の出力Ｈのときの出力電圧、ＶOLをコンパレータ
１０の出力Ｌのときの出力電圧とすると、コンパレータ
１０のヒステリシス幅の電圧ＶTHは次式で表すことがで
きる。 ＶTH＝［Ｒ１／（Ｒ１＋Ｒ２）］・（ＶOH−ＶOL） そして、デューティ調整を行うと、上記式において固定
抵抗Ｒ２の抵抗値は一定であっても、可変抵抗Ｒ１の抵
抗値が変化するため、コンパレータ１０のヒステリシス
幅の電圧ＶTHが変化してしまうためである。
【０００９】
【発明が解決しようとする課題】上記のような従来のエ
ンコーダの受光回路では、各受光回路部７ａ、７ｂ、７
ｃについて、コンパレータ１０から出力される矩形波の
デューティ調整を可変抵抗１１の抵抗値を可変すること
によってそれぞれ行うと、各コンパレータ１０のヒステ
リシス幅の電圧ＶTHも調整がされるが、各受光回路部７
ａ、７ｂ、７ｃにおけるデューティ調整の程度が異なる
ことに伴い、ヒステリシス幅の電圧ＶTHもそれぞれ異な
り、受光回路から出力される各相の矩形波に位相差のバ
ラツキが生じるため、その矩形波を使用する機器では正
しい入力処理がされていても、入力される信号自体が正
しくない為に、結果として例えば計数ミス等の誤った入
力処理をしてしまうという問題点があった。図４の
（ａ）は各受光回路部７ａ、７ｂ、７ｃから出力される
３相の出力信号について、コンパレータ１０のヒステリ
シス幅の電圧ＶTHが各々異なるために、各相の出力信号
の位相がずれていることを示している。
ンコーダの受光回路では、各受光回路部７ａ、７ｂ、７
ｃについて、コンパレータ１０から出力される矩形波の
デューティ調整を可変抵抗１１の抵抗値を可変すること
によってそれぞれ行うと、各コンパレータ１０のヒステ
リシス幅の電圧ＶTHも調整がされるが、各受光回路部７
ａ、７ｂ、７ｃにおけるデューティ調整の程度が異なる
ことに伴い、ヒステリシス幅の電圧ＶTHもそれぞれ異な
り、受光回路から出力される各相の矩形波に位相差のバ
ラツキが生じるため、その矩形波を使用する機器では正
しい入力処理がされていても、入力される信号自体が正
しくない為に、結果として例えば計数ミス等の誤った入
力処理をしてしまうという問題点があった。図４の
（ａ）は各受光回路部７ａ、７ｂ、７ｃから出力される
３相の出力信号について、コンパレータ１０のヒステリ
シス幅の電圧ＶTHが各々異なるために、各相の出力信号
の位相がずれていることを示している。
【００１０】本発明は、このような問題点を解決するた
めになされたものであり、各受光回路部におけるコンパ
レータから出力される矩形波のデューティ調整を可変抵
抗の抵抗値を可変して行っても、ヒステリシス幅の電圧
が変化せず、受光回路から出力される各相の矩形波に位
相差のバラツキが生じないようにしたエンコーダの受光
回路を得ることを目的とする。
めになされたものであり、各受光回路部におけるコンパ
レータから出力される矩形波のデューティ調整を可変抵
抗の抵抗値を可変して行っても、ヒステリシス幅の電圧
が変化せず、受光回路から出力される各相の矩形波に位
相差のバラツキが生じないようにしたエンコーダの受光
回路を得ることを目的とする。
【００１１】
【課題を解決するための手段】本発明に係るエンコーダ
の受光回路は、複数の発光素子から出てエンコーダの複
数のスリットをそれぞれ透過した光を受光した複数の受
光素子の光エネルギから変換された電気信号をそれぞれ
矩形波に変換する複数の受光回路部を備えたエンコーダ
の受光回路において、各受光回路部は、抵抗器と該抵抗
器に対し摺動片が摺動する摺動子とからなり、該抵抗器
の一端がアースされ、該摺動子が上記受光素子に接続さ
れたデューティ調整を行う可変抵抗と、一方の入力側が
基準電圧を出力する基準電源に接続され、他方の入力側
が上記可変抵抗の抵抗器の他端と接続され、受光素子の
光エネルギから変換された電気信号である電流の振幅を
矩形波に変換するコンパレータと、上記コンパレータの
出力側と上記可変抵抗の抵抗器の他端が接続された上記
コンパレータの入力側との間に設けられ、上記コンパレ
ータの正帰還量を決める固定抵抗とを備えてなるもので
ある。
の受光回路は、複数の発光素子から出てエンコーダの複
数のスリットをそれぞれ透過した光を受光した複数の受
光素子の光エネルギから変換された電気信号をそれぞれ
矩形波に変換する複数の受光回路部を備えたエンコーダ
の受光回路において、各受光回路部は、抵抗器と該抵抗
器に対し摺動片が摺動する摺動子とからなり、該抵抗器
の一端がアースされ、該摺動子が上記受光素子に接続さ
れたデューティ調整を行う可変抵抗と、一方の入力側が
基準電圧を出力する基準電源に接続され、他方の入力側
が上記可変抵抗の抵抗器の他端と接続され、受光素子の
光エネルギから変換された電気信号である電流の振幅を
矩形波に変換するコンパレータと、上記コンパレータの
出力側と上記可変抵抗の抵抗器の他端が接続された上記
コンパレータの入力側との間に設けられ、上記コンパレ
ータの正帰還量を決める固定抵抗とを備えてなるもので
ある。
【００１２】本発明においては、各相の受光回路部の可
変抵抗の抵抗器の一端がアースされ、その他端がコンパ
レータの一方の入力側に接続され、可変抵抗の摺動子が
受光素子に接続されるようにしたので、可変抵抗の摺動
子を可動させることにより、抵抗器の一端と摺動子間の
抵抗値と抵抗器の他端と摺動子間の抵抗値を変化させて
コンパレータの矩形波のデューティ調整を行っても、コ
ンパレータの一方の入力側とアースとの間に設けられて
いる抵抗器自体の抵抗値は変化しないめ、コンパレータ
のヒステリシス幅の電圧は変化しないこととなり、各相
の受光回路部における各可変抵抗の抵抗器の抵抗値は変
わらず、正帰還量を決める固定抵抗の抵抗値も一定であ
ることにより、各相のコンパレータのヒステリシス幅の
電圧はそれぞれ同じであるため、各コンパレータから出
力される矩形波の位相差のバラツキは生ぜず、その矩形
波を使用する機器に正しい入力処理をすることができ
る。
変抵抗の抵抗器の一端がアースされ、その他端がコンパ
レータの一方の入力側に接続され、可変抵抗の摺動子が
受光素子に接続されるようにしたので、可変抵抗の摺動
子を可動させることにより、抵抗器の一端と摺動子間の
抵抗値と抵抗器の他端と摺動子間の抵抗値を変化させて
コンパレータの矩形波のデューティ調整を行っても、コ
ンパレータの一方の入力側とアースとの間に設けられて
いる抵抗器自体の抵抗値は変化しないめ、コンパレータ
のヒステリシス幅の電圧は変化しないこととなり、各相
の受光回路部における各可変抵抗の抵抗器の抵抗値は変
わらず、正帰還量を決める固定抵抗の抵抗値も一定であ
ることにより、各相のコンパレータのヒステリシス幅の
電圧はそれぞれ同じであるため、各コンパレータから出
力される矩形波の位相差のバラツキは生ぜず、その矩形
波を使用する機器に正しい入力処理をすることができ
る。
【００１３】
【発明の実施の形態】図１は本発明の一実施形態に係る
エンコーダの受光回路の構成を示すブロック図である。
図において、従来例と同一の構成は同一符号を付して構
成の説明を省略する。この実施形態の主としてコンパレ
ータ１０のデューティ調整をする可変抵抗（Ｒ１）２１
は抵抗器２２と、抵抗器２２に対し摺動片が摺動する摺
動子２３とからなるものである。そして、抵抗器２２の
一方の端子Ａがコンパレータ１０のプラス入力側に接続
され、抵抗器２２の他方の端子Ｂがアースに接続され、
摺動子２３の端子Ｃがホトダイオード７のアノードに接
続されている。それ以外の構成は従来例と同じである。
エンコーダの受光回路の構成を示すブロック図である。
図において、従来例と同一の構成は同一符号を付して構
成の説明を省略する。この実施形態の主としてコンパレ
ータ１０のデューティ調整をする可変抵抗（Ｒ１）２１
は抵抗器２２と、抵抗器２２に対し摺動片が摺動する摺
動子２３とからなるものである。そして、抵抗器２２の
一方の端子Ａがコンパレータ１０のプラス入力側に接続
され、抵抗器２２の他方の端子Ｂがアースに接続され、
摺動子２３の端子Ｃがホトダイオード７のアノードに接
続されている。それ以外の構成は従来例と同じである。
【００１４】上記のように構成されたエンコーダの受光
回路においては、各受光回路部７ａ、７ｂ、７ｃにおい
て、その可変抵抗２１について、摺動子２３を可動させ
ると端子Ａ−Ｃ間と端子Ｂ−Ｃ間の抵抗値が変化し、端
子Ｂ−Ｃ間の抵抗値が変化することにより、コンパレー
タ１０のプラス入力側に加えられる電圧が変化するた
め、コンパレータ１０から出力される矩形波のデューテ
ィ調整が行われる。このように可変抵抗２１の摺動子２
３を可動させると、端子Ａ−Ｃ間と端子Ｂ−Ｃ間の抵抗
値は変化するが、コンパレータ１０のプラス入力側とア
ースとの間に設けられている抵抗器２２自体の抵抗値は
変化しないため、コンパレータ１０のヒステリシス幅Ｖ
THは変化しない。
回路においては、各受光回路部７ａ、７ｂ、７ｃにおい
て、その可変抵抗２１について、摺動子２３を可動させ
ると端子Ａ−Ｃ間と端子Ｂ−Ｃ間の抵抗値が変化し、端
子Ｂ−Ｃ間の抵抗値が変化することにより、コンパレー
タ１０のプラス入力側に加えられる電圧が変化するた
め、コンパレータ１０から出力される矩形波のデューテ
ィ調整が行われる。このように可変抵抗２１の摺動子２
３を可動させると、端子Ａ−Ｃ間と端子Ｂ−Ｃ間の抵抗
値は変化するが、コンパレータ１０のプラス入力側とア
ースとの間に設けられている抵抗器２２自体の抵抗値は
変化しないため、コンパレータ１０のヒステリシス幅Ｖ
THは変化しない。
【００１５】というのは、コンパレータ１０のヒステリ
シス幅の電圧ＶTHは、図１の回路において、Ｒ１を可変
抵抗２１、Ｒ２を固定抵抗１２、ＶOHをコンパレータ１
０の出力Ｈのときの出力電圧、ＶOLをコンパレータ１０
の出力Ｌのときの出力電圧とすると、従来例で説明した
ように次式で表される。 ＶTH＝［Ｒ１／（Ｒ１＋Ｒ２）］・（ＶOH−ＶOL） 従って、各可変抵抗２１の摺動子２３を可動させてコン
パレータ１０の矩形波のデューティ調整を行っても、上
記式において、可変抵抗Ｒ１の抵抗値は変わらず、正帰
還量を決める固定抵抗Ｒ２の抵抗値も一定であるため、
各相、即ち、Ｕ、Ｖ、Ｗ相のコンパレータ１０のヒステ
リシス幅の電圧ＶTHはそれぞれ同じになり、各コンパレ
ータ１０から出力される矩形波の位相差のバラツキは生
ぜず、その矩形波を使用する機器に正しい入力処理をさ
せることができる。
シス幅の電圧ＶTHは、図１の回路において、Ｒ１を可変
抵抗２１、Ｒ２を固定抵抗１２、ＶOHをコンパレータ１
０の出力Ｈのときの出力電圧、ＶOLをコンパレータ１０
の出力Ｌのときの出力電圧とすると、従来例で説明した
ように次式で表される。 ＶTH＝［Ｒ１／（Ｒ１＋Ｒ２）］・（ＶOH−ＶOL） 従って、各可変抵抗２１の摺動子２３を可動させてコン
パレータ１０の矩形波のデューティ調整を行っても、上
記式において、可変抵抗Ｒ１の抵抗値は変わらず、正帰
還量を決める固定抵抗Ｒ２の抵抗値も一定であるため、
各相、即ち、Ｕ、Ｖ、Ｗ相のコンパレータ１０のヒステ
リシス幅の電圧ＶTHはそれぞれ同じになり、各コンパレ
ータ１０から出力される矩形波の位相差のバラツキは生
ぜず、その矩形波を使用する機器に正しい入力処理をさ
せることができる。
【００１６】図４の（ｂ）は各受光回路部７ａ、７ｂ、
７ｃから出力される３相の出力信号について、コンパレ
ータ１０のヒステリシス幅の電圧ＶTHが同じであるた
め、各相の出力信号の位相が一致していることを示して
いる。なお、上記実施形態では、受光回路７は３相の信
号を受光するようにしているが、複数相の信号を受光す
るものであっても、本発明を適用できることはいうまで
もない。
７ｃから出力される３相の出力信号について、コンパレ
ータ１０のヒステリシス幅の電圧ＶTHが同じであるた
め、各相の出力信号の位相が一致していることを示して
いる。なお、上記実施形態では、受光回路７は３相の信
号を受光するようにしているが、複数相の信号を受光す
るものであっても、本発明を適用できることはいうまで
もない。
【００１７】
【発明の効果】以上のように本発明によれば、各相の受
光回路部の可変抵抗の抵抗器の一端がアースされ、その
他端がコンパレータの一方の入力側に接続され、可変抵
抗の摺動子が受光素子に接続されるようにしたので、可
変抵抗の摺動子を可動させることにより、抵抗器の一端
と摺動子間の抵抗値と抵抗器の他端と摺動子間の抵抗値
を変化させてコンパレータの矩形波のデューティ調整を
行っても、コンパレータの一方の入力側とアースとの間
に設けられている抵抗器自体の抵抗値は変化しないた
め、コンパレータのヒステリシス幅の電圧は変化しない
こととなり、各相の受光回路部における各可変抵抗の抵
抗器の抵抗値は変わらず、正帰還量を決める固定抵抗の
抵抗値も一定であることにより、各相のコンパレータの
ヒステリシス幅の電圧はそれぞれ同じであるため、各コ
ンパレータから出力される矩形波の位相差のバラツキは
生ぜず、その矩形波を使用する機器に正しい入力処理を
させることができるという効果を有する。
光回路部の可変抵抗の抵抗器の一端がアースされ、その
他端がコンパレータの一方の入力側に接続され、可変抵
抗の摺動子が受光素子に接続されるようにしたので、可
変抵抗の摺動子を可動させることにより、抵抗器の一端
と摺動子間の抵抗値と抵抗器の他端と摺動子間の抵抗値
を変化させてコンパレータの矩形波のデューティ調整を
行っても、コンパレータの一方の入力側とアースとの間
に設けられている抵抗器自体の抵抗値は変化しないた
め、コンパレータのヒステリシス幅の電圧は変化しない
こととなり、各相の受光回路部における各可変抵抗の抵
抗器の抵抗値は変わらず、正帰還量を決める固定抵抗の
抵抗値も一定であることにより、各相のコンパレータの
ヒステリシス幅の電圧はそれぞれ同じであるため、各コ
ンパレータから出力される矩形波の位相差のバラツキは
生ぜず、その矩形波を使用する機器に正しい入力処理を
させることができるという効果を有する。
【図１】本発明の一実施形態に係るエンコーダの受光回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図２】従来の受光回路を用いたエンコーダの構成を示
すブロック図である。
すブロック図である。
【図３】従来のエンコーダの受光回路の回路図である。
【図４】従来と本発明とのエンコーダの受光回路の出力
信号の波形図である。
信号の波形図である。
６ａ，６ｂ，６ｃ ホトダイオード、７ 受光回路、７
ａ，７ｂ，７ｃ 受光回路部、１０ コンパレータ、１
２ 固定抵抗、１３ 基準電源、２１ 可変抵抗、２２
抵抗器、２３ 摺動子。
ａ，７ｂ，７ｃ 受光回路部、１０ コンパレータ、１
２ 固定抵抗、１３ 基準電源、２１ 可変抵抗、２２
抵抗器、２３ 摺動子。
Claims (1)
- 【請求項１】 複数の発光素子から出てエンコーダの複
数のスリットをそれぞれ透過した光を受光した複数の受
光素子の光エネルギから変換された電気信号をそれぞれ
矩形波に変換する複数の受光回路部を備えたエンコーダ
の受光回路において、 各受光回路部は、抵抗器と該抵抗器に対し摺動片が摺動
する摺動子とからなり、該抵抗器の一端がアースされ、
該摺動子が上記受光素子に接続されたデューティ調整を
行う可変抵抗と、 一方の入力側が基準電圧を出力する基準電源に接続さ
れ、他方の入力側が上記可変抵抗の抵抗器の他端と接続
され、受光素子の光エネルギから変換された電気信号を
矩形波に変換するコンパレータと、 上記コンパレータの出力側と上記可変抵抗の抵抗器の他
端が接続された上記コンパレータの入力側との間に設け
られ、上記コンパレータの正帰還量を決める固定抵抗と
を備えてなることを特徴とするエンコーダの受光回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28117995A JP3548921B2 (ja) | 1995-10-30 | 1995-10-30 | エンコーダの受光回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28117995A JP3548921B2 (ja) | 1995-10-30 | 1995-10-30 | エンコーダの受光回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09126812A true JPH09126812A (ja) | 1997-05-16 |
| JP3548921B2 JP3548921B2 (ja) | 2004-08-04 |
Family
ID=17635454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28117995A Expired - Lifetime JP3548921B2 (ja) | 1995-10-30 | 1995-10-30 | エンコーダの受光回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548921B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005201758A (ja) * | 2004-01-15 | 2005-07-28 | Koyo Electronics Ind Co Ltd | エンコーダの受光回路 |
-
1995
- 1995-10-30 JP JP28117995A patent/JP3548921B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005201758A (ja) * | 2004-01-15 | 2005-07-28 | Koyo Electronics Ind Co Ltd | エンコーダの受光回路 |
| JP4671606B2 (ja) * | 2004-01-15 | 2011-04-20 | 光洋電子工業株式会社 | エンコーダの受光回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3548921B2 (ja) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897636B2 (en) | Method and circuit for scaling and balancing input and output currents in a multi-phase DC-DC converter using different input voltages | |
| US7400131B2 (en) | Current Sensor | |
| EP0580923B1 (en) | Device comprising an error amplifier, a control portion and a circuit for detecting voltage variations in relation to a set value | |
| US20040036529A1 (en) | Triangular wave generating circuit used in a Class-D amplifier | |
| CN110427067B (zh) | 一种用模拟电路来提高电流采样精度的方法 | |
| HU212521B (en) | Circuit arrangement for supplying discharge lamps | |
| US5122715A (en) | Drive device for a brushless motor | |
| US9552003B2 (en) | Zero drift, limitless and adjustable reference voltage generation | |
| KR100328418B1 (ko) | 센서리스브러쉬리스모터의구동회로 | |
| US20010033190A1 (en) | Analog voltage isolation circuit | |
| US10454374B2 (en) | Power supply | |
| US5361025A (en) | Interface circuit for generating and analogue signal to control the speed of rotation of a direct-current electric motor | |
| JPH09126812A (ja) | エンコーダの受光回路 | |
| US7053572B2 (en) | Limiting circuit and electric motor driving device using the same | |
| JPS61207191A (ja) | 直流ブラシレスモ−タ | |
| US3976931A (en) | AC regulator | |
| JPS648555B2 (ja) | ||
| CN210377199U (zh) | 一种新型用模拟电路来提高电流采用精度的电路结构 | |
| KR100296556B1 (ko) | 3상 비엘디시 모터의 구동 회로 | |
| EP0407607B1 (en) | Optical encoder | |
| JPH0430817Y2 (ja) | ||
| US4928054A (en) | Switch mode electrical power controller | |
| EP0056059B1 (en) | Speed control device for electric motor | |
| JPH05122029A (ja) | デイジタルクロツク発生装置 | |
| JPH0398107A (ja) | 過電流保護付き電圧安定化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |