JP3548921B2 - エンコーダの受光回路 - Google Patents
エンコーダの受光回路 Download PDFInfo
- Publication number
- JP3548921B2 JP3548921B2 JP28117995A JP28117995A JP3548921B2 JP 3548921 B2 JP3548921 B2 JP 3548921B2 JP 28117995 A JP28117995 A JP 28117995A JP 28117995 A JP28117995 A JP 28117995A JP 3548921 B2 JP3548921 B2 JP 3548921B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- comparator
- resistor
- receiving circuit
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
Description
【発明の属する技術分野】
本発明は例えばエンコーダの受光回路、特に複数相の各受光素子の電気信号を矩形波に変換する各コンパレータのヒステリシス幅の違いにより、各コンパレータから出力される出力信号の位相差のバラツキを解消するようにしたものに関する。
【0002】
【従来の技術】
図2は例えば実開平4−11423号公報に開示されている従来の受光回路を用いたエンコーダの構成を示すブロック図、図3は従来のエンコーダの受光回路の回路図である。
図2において、1は3相のACサーボモータに組み込まれたエンコーダの電源回路で、供給電圧Vccに対して後述の各回路に供給される電源電圧Vの安定化を行っている。2は各フィードバック信号を取り出すためのU相、V相、W相の3相の発光素子であるLED3a、3b、3cに一定の電流を供給する定電流回路である。4は回転スリット板であり、5a、5b、5cはこの回転スリット板4に設けられた3つのスリット、6a、6b、6cは各スリットを透過した各LEDの光を受光し、受光した光エネルギの変動を電気信号に変換する受光素子であるホトダイオード、7は各ホトダイオードの電気信号をそれぞれ矩形波に変換する受光回路、8は受光回路7の各矩形波を出力形態に合わせてそれぞれ出力する出力回路である。
【0003】
図3において、7a、7b、7cは受光回路7の受光回路部で、それぞれに各相のホトダイオード6a、6b、6cが接続されている。
各受光回路部7a、7b、7cは各ホトダイオードの光エネルギから変換された電気信号である電流の振幅を矩形波に変換するコンパレータ10と、主としてコンパレータ10のデューティ調整をする可変抵抗(R1)11と、主としてコンパレータ10の正帰還量を決める固定抵抗(R2)12と、コンパレータ10に基準電圧を供給する基準電源13と、バイアス抵抗14とから構成されている。
【0004】
そして、各受光回路部の各構成部材は次のように接続されている。
コンパレータ10のプラス入力側はホトダイオード6aのアノードに接続され、そのマイナス入力側は基準電圧を出力する基準電源13に接続されている。そして、ホトダイオード6aのカソードに電源回路1の供給電圧Vccが供給され、コンパレータ10の出力側にはバイアス抵抗14を介して電源回路1の供給電圧Vccが供給されている。また、コンパレータ10のプラス入力側とアースとの間には可変抵抗11が接続され、コンパレータ10のプラス入力側と出力側の間には固定抵抗12が接続されている。
【0005】
従来の受光回路は上記のように構成され、例えば受光回路部7aについてみると、ホトダイオード6aの受光された光エネルギから変換された電気信号である電流と可変抵抗11の抵抗値との積である電圧がコンパレータ10の入力側に入力されると、コンパレータ10は基準電源13の基準電圧とその電圧との比較により、矩形波に変換して出力側から出力していた。受光回路部7b、7cについても同様に動作する。
そして、可変抵抗11の抵抗値を可変することにより、コンパレータ10から出力される矩形波のデューティ調整が行われる。
【0006】
即ち、可変抵抗11には例えばホトダイオード6aの電流が流れ、その電流値と可変抵抗11の抵抗値との積の電圧がコンパレータ10に入力され、その電圧と基準電源13の基準電圧との差を求めることにより矩形波が生成されるため、ホトダイオード6aの電流を一定とすれば、可変抵抗11の抵抗値を大きくすると、コンパレータ10に入力される電圧は高くなり、可変抵抗11の抵抗値を小さくすると、コンパレータ10に入力される電圧は低くなり、基準電源13の基準電圧が変化しないために矩形波のオン部分とオフ部分の割合が変わるため、デューティ比が調整されることになる。
【0007】
このように、受光回路部7a、7b、7cについて、コンパレータ10から出力される矩形波のデューティ調整を行うのは次の理由による。
各受光回路部7a、7b、7cを構成する構成部材である各種部品の電気特性にバラツキがあることや、又光源、回転スリット板等の部品の組み付け位置精度には誤差があり、光源、受光素子の光学的特性にバラツキがあるため理想通りのデューティ比50%の矩形波をコンパレータ10から出力させることは実際的には不可能であり、理想通りのデューティ比50%の矩形波を得るためにデューティ調整を行うものである。また、各受光回路部におけるデューティ調整量が同じになるということも稀である。
このように、コンパレータ10から出力される矩形波のデューティ調整が可変抵抗11の抵抗値を可変することによって行われると、コンパレータ10のヒステリシス幅の電圧VTHも異なる。
【0008】
というのは、図3の回路において、R1を可変抵抗11、R2を固定抵抗12、VOHをコンパレータ10の出力Hのときの出力電圧、VOLをコンパレータ10の出力Lのときの出力電圧とすると、コンパレータ10のヒステリシス幅の電圧VTHは次式で表すことができる。
VTH=[R1/(R1+R2)]・(VOH−VOL)
そして、デューティ調整を行うと、上記式において固定抵抗R2の抵抗値は一定であっても、可変抵抗R1の抵抗値が変化するため、コンパレータ10のヒステリシス幅の電圧VTHが変化してしまうためである。
【0009】
【発明が解決しようとする課題】
上記のような従来のエンコーダの受光回路では、各受光回路部7a、7b、7cについて、コンパレータ10から出力される矩形波のデューティ調整を可変抵抗11の抵抗値を可変することによってそれぞれ行うと、各コンパレータ10のヒステリシス幅の電圧VTHも調整がされるが、各受光回路部7a、7b、7cにおけるデューティ調整の程度が異なることに伴い、ヒステリシス幅の電圧VTHもそれぞれ異なり、受光回路から出力される各相の矩形波に位相差のバラツキが生じるため、その矩形波を使用する機器では正しい入力処理がされていても、入力される信号自体が正しくない為に、結果として例えば計数ミス等の誤った入力処理をしてしまうという問題点があった。
図4の(a)は各受光回路部7a、7b、7cから出力される3相の出力信号について、コンパレータ10のヒステリシス幅の電圧VTHが各々異なるために、各相の出力信号の位相がずれていることを示している。
【0010】
本発明は、このような問題点を解決するためになされたものであり、各受光回路部におけるコンパレータから出力される矩形波のデューティ調整を可変抵抗の抵抗値を可変して行っても、ヒステリシス幅の電圧が変化せず、受光回路から出力される各相の矩形波に位相差のバラツキが生じないようにしたエンコーダの受光回路を得ることを目的とする。
【0011】
【課題を解決するための手段】
本発明に係るエンコーダの受光回路は、複数の発光素子から出てエンコーダの複数のスリットをそれぞれ透過した光を受光した複数の受光素子の光エネルギから変換された電気信号をそれぞれ矩形波に変換する複数の受光回路部を備えたエンコーダの受光回路において、各受光回路部は、抵抗器と該抵抗器に対し摺動片が摺動する摺動子とからなり、該抵抗器の一端がアースされ、該摺動子が上記受光素子に接続されたデューティ調整を行う可変抵抗と、一方の入力側が基準電圧を出力する基準電源に接続され、他方の入力側が上記可変抵抗の抵抗器の他端と接続され、受光素子の光エネルギから変換された電気信号である電流の振幅を矩形波に変換するコンパレータと、上記コンパレータの出力側と上記可変抵抗の抵抗器の他端が接続された上記コンパレータの入力側との間に設けられ、上記コンパレータの正帰還量を決める固定抵抗とを備えてなるものである。
【0012】
本発明においては、各相の受光回路部の可変抵抗の抵抗器の一端がアースされ、その他端がコンパレータの一方の入力側に接続され、可変抵抗の摺動子が受光素子に接続されるようにしたので、可変抵抗の摺動子を可動させることにより、抵抗器の一端と摺動子間の抵抗値と抵抗器の他端と摺動子間の抵抗値を変化させてコンパレータの矩形波のデューティ調整を行っても、コンパレータの一方の入力側とアースとの間に設けられている抵抗器自体の抵抗値は変化しないめ、コンパレータのヒステリシス幅の電圧は変化しないこととなり、各相の受光回路部における各可変抵抗の抵抗器の抵抗値は変わらず、正帰還量を決める固定抵抗の抵抗値も一定であることにより、各相のコンパレータのヒステリシス幅の電圧はそれぞれ同じであるため、各コンパレータから出力される矩形波の位相差のバラツキは生ぜず、その矩形波を使用する機器に正しい入力処理をすることができる。
【0013】
【発明の実施の形態】
図1は本発明の一実施形態に係るエンコーダの受光回路の構成を示すブロック図である。
図において、従来例と同一の構成は同一符号を付して構成の説明を省略する。この実施形態の主としてコンパレータ10のデューティ調整をする可変抵抗(R1)21は抵抗器22と、抵抗器22に対し摺動片が摺動する摺動子23とからなるものである。
そして、抵抗器22の一方の端子Aがコンパレータ10のプラス入力側に接続され、抵抗器22の他方の端子Bがアースに接続され、摺動子23の端子Cがホトダイオード7のアノードに接続されている。それ以外の構成は従来例と同じである。
【0014】
上記のように構成されたエンコーダの受光回路においては、各受光回路部7a、7b、7cにおいて、その可変抵抗21について、摺動子23を可動させると端子A−C間と端子B−C間の抵抗値が変化し、端子B−C間の抵抗値が変化することにより、コンパレータ10のプラス入力側に加えられる電圧が変化するため、コンパレータ10から出力される矩形波のデューティ調整が行われる。
このように可変抵抗21の摺動子23を可動させると、端子A−C間と端子B−C間の抵抗値は変化するが、コンパレータ10のプラス入力側とアースとの間に設けられている抵抗器22自体の抵抗値は変化しないため、コンパレータ10のヒステリシス幅VTHは変化しない。
【0015】
というのは、コンパレータ10のヒステリシス幅の電圧VTHは、図1の回路において、R1を可変抵抗21、R2を固定抵抗12、VOHをコンパレータ10の出力Hのときの出力電圧、VOLをコンパレータ10の出力Lのときの出力電圧とすると、従来例で説明したように次式で表される。
VTH=[R1/(R1+R2)]・(VOH−VOL)
従って、各可変抵抗21の摺動子23を可動させてコンパレータ10の矩形波のデューティ調整を行っても、上記式において、可変抵抗R1の抵抗値は変わらず、正帰還量を決める固定抵抗R2の抵抗値も一定であるため、各相、即ち、U、V、W相のコンパレータ10のヒステリシス幅の電圧VTHはそれぞれ同じになり、各コンパレータ10から出力される矩形波の位相差のバラツキは生ぜず、その矩形波を使用する機器に正しい入力処理をさせることができる。
【0016】
図4の(b)は各受光回路部7a、7b、7cから出力される3相の出力信号について、コンパレータ10のヒステリシス幅の電圧VTHが同じであるため、各相の出力信号の位相が一致していることを示している。
なお、上記実施形態では、受光回路7は3相の信号を受光するようにしているが、複数相の信号を受光するものであっても、本発明を適用できることはいうまでもない。
【0017】
【発明の効果】
以上のように本発明によれば、各相の受光回路部の可変抵抗の抵抗器の一端がアースされ、その他端がコンパレータの一方の入力側に接続され、可変抵抗の摺動子が受光素子に接続されるようにしたので、可変抵抗の摺動子を可動させることにより、抵抗器の一端と摺動子間の抵抗値と抵抗器の他端と摺動子間の抵抗値を変化させてコンパレータの矩形波のデューティ調整を行っても、コンパレータの一方の入力側とアースとの間に設けられている抵抗器自体の抵抗値は変化しないため、コンパレータのヒステリシス幅の電圧は変化しないこととなり、各相の受光回路部における各可変抵抗の抵抗器の抵抗値は変わらず、正帰還量を決める固定抵抗の抵抗値も一定であることにより、各相のコンパレータのヒステリシス幅の電圧はそれぞれ同じであるため、各コンパレータから出力される矩形波の位相差のバラツキは生ぜず、その矩形波を使用する機器に正しい入力処理をさせることができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るエンコーダの受光回路の構成を示すブロック図である。
【図2】従来の受光回路を用いたエンコーダの構成を示すブロック図である。
【図3】従来のエンコーダの受光回路の回路図である。
【図4】従来と本発明とのエンコーダの受光回路の出力信号の波形図である。
【符号の説明】
6a,6b,6c ホトダイオード、7 受光回路、7a,7b,7c 受光回路部、10 コンパレータ、12 固定抵抗、13 基準電源、21 可変抵抗、22 抵抗器、23 摺動子。
Claims (1)
- 複数の発光素子から出てエンコーダの複数のスリットをそれぞれ透過した光を受光した複数の受光素子の光エネルギから変換された電気信号をそれぞれ矩形波に変換する複数の受光回路部を備えたエンコーダの受光回路において、
各受光回路部は、抵抗器と該抵抗器に対し摺動片が摺動する摺動子とからなり、該抵抗器の一端がアースされ、該摺動子が上記受光素子に接続されたデューティ調整を行う可変抵抗と、
一方の入力側が基準電圧を出力する基準電源に接続され、他方の入力側が上記可変抵抗の抵抗器の他端と接続され、受光素子の光エネルギから変換された電気信号を矩形波に変換するコンパレータと、
上記コンパレータの出力側と上記可変抵抗の抵抗器の他端が接続された上記コンパレータの入力側との間に設けられ、上記コンパレータの正帰還量を決める固定抵抗とを備えてなることを特徴とするエンコーダの受光回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28117995A JP3548921B2 (ja) | 1995-10-30 | 1995-10-30 | エンコーダの受光回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28117995A JP3548921B2 (ja) | 1995-10-30 | 1995-10-30 | エンコーダの受光回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09126812A JPH09126812A (ja) | 1997-05-16 |
JP3548921B2 true JP3548921B2 (ja) | 2004-08-04 |
Family
ID=17635454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28117995A Expired - Lifetime JP3548921B2 (ja) | 1995-10-30 | 1995-10-30 | エンコーダの受光回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3548921B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4671606B2 (ja) * | 2004-01-15 | 2011-04-20 | 光洋電子工業株式会社 | エンコーダの受光回路 |
-
1995
- 1995-10-30 JP JP28117995A patent/JP3548921B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09126812A (ja) | 1997-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110299819B (zh) | 一种数字化电源控制电路及方法 | |
US7400131B2 (en) | Current Sensor | |
EP0651501B1 (en) | Power amplifier having multiple switched stages | |
US6642690B2 (en) | Method for measuring phase current for inverter control apparatus using single current sensor and apparatus therefor | |
KR101356411B1 (ko) | 전기 아이솔레이터들 | |
CA2267406A1 (en) | Circuit arrangement | |
HU212521B (en) | Circuit arrangement for supplying discharge lamps | |
US8947063B2 (en) | Power converter with the function of digital error correction | |
CA2051143A1 (en) | Inverter control device | |
US9552003B2 (en) | Zero drift, limitless and adjustable reference voltage generation | |
JP3548921B2 (ja) | エンコーダの受光回路 | |
EP0386272A4 (en) | Current sensor circuit | |
US20190149048A1 (en) | Power supply | |
US4057796A (en) | Analog-digital converter | |
KR950001579B1 (ko) | 비대칭신호 생성회로 | |
EP0407607B1 (en) | Optical encoder | |
JPS61207191A (ja) | 直流ブラシレスモ−タ | |
JPS648555B2 (ja) | ||
US3976931A (en) | AC regulator | |
US7514971B2 (en) | Pulse width modulation current adjustment apparatus | |
JPH0430817Y2 (ja) | ||
US20240175903A1 (en) | Fluxgate current transducer | |
SU1367115A1 (ru) | Способ управлени автономным инвертором напр жени | |
KR100187936B1 (ko) | 교차 코일형 아날로그 지시계기 제어장치의 반전반파 정류회로 | |
EP1520345B1 (en) | Pulse width modulation signal generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |