JPH09123511A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 画素形成領域に最適な形でトナーを堆積させ
ることにより、高画質の階調画像を形成し得る画像形成
装置を提供すること。 【解決手段】 制御電圧印加回路は１画素形成のピクセ
ルタイム内の先端及び後端部分において制御電極に付与
するＯＮ電圧（制御電圧パルス）のデューティー比を高
くすることにより、トナーの吐出量を増大させて１画素
の前端と後端の形状が最適な形状とすることが可能にな
り、きわめて精細な画像品質を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複写機、プリンタ
ー、プロッター、ファクシミリなどに利用し得る画像形
成装置に関するものである。

【０００２】

【従来の技術】従来、開口部（以下、アパチャと称す）
を有した電極に画像信号を印加することによりトナー粒
子のアパチャ通過を制御して支持体上に画像を得る画像
形成装置は、米国特許第３６８９９３５号明細書で提案
されている。

【０００３】この米国特許第３６８９９３５号明細書に
記載された画像形成装置は、絶縁体の層を挟んで片面に
連続したシールド電極ともう一方の面に互いに絶縁され
た複数の制御電極とから構成され、各絶縁された複数の
制御電極毎に３層を貫いて形成されると共に少なくも１
列状に配置されたアパチャを有するアパチャ電極体と、
制御電極にシールド電極との間に選択的に電位を与える
手段と、アパチャ電極体のアパチャに帯電したトナー粒
子を供給する手段と、支持体のアパチャ電極体とは反対
側に配置され、高電圧が印加された背面電極と、支持体
をアパチャ電極体に対して相対的に移動させて支持体を
粒子流路中に位置させる手段とから構成されている。

【０００４】しかしこの装置によると、トナー粒子がア
パチャーに目詰まりして記録品質が低下すると共に、記
録速度もあまり早くすることができなかった。

【０００５】そこで、特開平６ー１５５７９８号公報に
おいて示されているように、トナーを保持した担持体と
アパチャ電極体とを接触させて配置することにより記録
特性を大きく改善することができる画像記録装置も提案
している。この装置によれば、アパチャが目詰まりする
ことがなくて画質の向上はめざましく、画像記録装置と
して小型化、低コスト化が可能となった。

【０００６】また、これらの装置において、特開平４−
２７９３５３号公報に示されたように、形成画素濃度を
制御するために制御電圧の印加時間、すなわち印加電圧
パルス幅を制御して飛翔トナー量を制御するものがあっ
た。

【０００７】しかしながら、この従来の画像形成装置に
おいては、電圧パルスの印加時のみトナーが飛翔するの
で画素形成領域内でトナーの堆積の片寄りを生じ形成画
像に絹目模様があらわれる欠点があった。

【０００８】それに対し本出願人は、特願平６−２２７
９３６号の明細書及び図面にて制御電圧印加回路が１画
素あたり複数の制御電圧パルスを発生するよう構成され
ていることを特徴とする画像形成装置を提案し、画素形
成領域に均一にトナーを堆積させることにより、高画質
の階調画像を形成し得る画像形成装置を提案した。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うな画像形成装置においては、形成されるドットが丸く
なってしまい、画素ピッチより大きな直径を有する丸い
ドットを画像データに従って、受像体に配置することに
より画像を形成していた。このような配置をすることに
よると、大きなドットにより実質的な解像度が低下した
り、丸いドット内に色濃度の分布が発生したりして、良
好な色再現性が得られなかった。すなわち、いわゆる緻
密な色タイルを貼ったような、画素を配置することが不
可能であった。

【００１０】本発明は上述した問題点を解決するために
なされたものであり、解像度が高く且つ精細な濃度表現
が可能な画像形成装置を提供することを目的にしてい
る。

【００１１】

【課題を解決するための手段】この目的を達成するため
に本発明の請求項１記載の画像形成装置は、荷電粒子が
通過するための複数の荷電粒子通過部が形成されると共
にその複数の荷電粒子通過部の各々に対応する制御電極
を有する電極アレーと、その電極アレーの荷電粒子通過
部に荷電粒子を供給するための荷電粒子供給手段と、複
数の荷電粒子通過部に荷電粒子を選択的に通過させるた
めに各荷電粒子通過部の電界を制御する制御手段とを備
え、荷電粒子通過部を通過した荷電粒子を記録媒体に付
着させて複数の画素からなる画像を記録する画像記録装
置において、制御手段が１画素あたり複数の制御電圧パ
ルスを発生すると共に、その１画素の先端と後端で制御
電圧パルスのデューティー比を高くする。よって、１画
素形成時間中、すなわち、記録媒体の１画素分搬送中
に、複数の制御電圧パルスによって複数回荷電粒子の飛
翔がおきる。

【００１２】よって、１つの画素内で荷電粒子の堆積が
分散されるので、画素形成領域に均一に荷電粒子が堆積
する。この時、画素の前半と後半において制御パルスの
デューティー比が大きいため、荷電粒子をより効率的に
吐出する事ができる。その結果、従来丸くなっていたド
ットが四角形になり、濃度階調のついた画素を密着して
配置することが可能となり、きわめて高精細で高画質な
画像を出力できる。

【００１３】

【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図面を参照しながら説明する。

【００１４】図１は、本実施の形態の画像形成装置の概
要を示す図であり、電極アレーとしてのアパチャ電極体
１の上側には、１ｍｍの間隙を有して、円柱状の背面電
極ローラ２２がきょう体（図示せず）に回動可能に配設
されており、前記間隙に挿入される記録媒体としての支
持体２０を搬送し得るように構成されている。

【００１５】前記アパチャ電極体１の下側には、そのア
パチャ電極体１の長手方向に沿って、荷電粒子供給手段
としてのトナー供給装置１０が配設されており、また、
アパチャ電極体１の搬入側には、前記支持体２０をアパ
チャ電極体１と背面電極ローラ２２との間に搬送するた
めの搬送ローラ２９が回転可能に配設され、更には、前
記背面電極ローラ２２によって搬送される支持体２０の
進行先には、定着装置２６が配設されている。

【００１６】次に、上記各構成要素の詳細を説明する
と、前記トナー供給装置１０は、装置全体のハウジング
を兼ねるトナーケース１１と、そのトナーケース１１内
に収納される荷電粒子としてのトナー１６と、供給ロー
ラ１２と、トナー担持ローラ１４と、トナー層規制ブレ
ード１８とから構成されている。ここにおいて、前記ト
ナー担持ローラ１４はトナー１６を層状に担持し、アパ
チャ電極体１に向かって搬送するものであり、前記供給
ローラ１２は、トナー担持ローラ１４に対してトナー１
６を供給するものである。

【００１７】そして、前記供給ローラ１２とトナー担持
ローラ１４は、トナーケース１１内において図示する矢
印方向に回転可能に支持されており、両者は接触して配
設されている。また、前記トナー層規制ブレード１８
は、トナー担持ローラ１４に担持されるトナー１６の量
がローラ面上で均一になるよう調整すると共にそのトナ
ー１６を均一に帯電させるためのものであり、トナー担
持ローラ１４に圧接されている。

【００１８】前記アパチャ電極体１は、図２に示すよう
に、厚さ２５μｍのポリイミド製の絶縁シート２に、そ
の絶縁シート２を貫通する直径１００μｍの複数の荷電
粒子通過部としてのアパチャ６が等間隔で１列状に配置
されると共に、絶縁シート２の上面側における各アパチ
ャ６の開口周縁には、制御電極４が１μｍ厚で形成され
ている。そして、前記アパチャ電極体１は、図１に示す
ように、支持体２０に制御電極４が対向した状態におい
て、絶縁シート２のアパチャ位置でトナー担持ローラ１
４上のトナーと接するように配設されている。尚、アパ
チャ６の形状は円形以外にも四角形または三角形でもよ
い。

【００１９】制御手段としての制御電圧印加回路８は、
アパチャ電極体１の制御電極４に接続されている。そし
て、制御電圧印加回路８は、図示しないデータ入力部か
ら入力されてくる画像データに基いて、制御電極４に対
して＋２０Ｖ（ＯＮ電圧）もしくは−２０Ｖ（ＯＦＦ電
圧）を選択的に印加可能に構成されている。

【００２０】また、背面電極ローラ２２には直流電源２
４が接続されており、この直流電源２４は背面電極ロー
ラ２２にたいして＋１ｋＶの電圧を印加可能に構成され
ている。

【００２１】ここで、図３を参照にしてこの制御電圧印
加回路８の構成を詳細に説明する。制御電圧印加回路８
は、データ入力部８０と、データ処理部８１と、シフト
レジスタ８２と、タイミング制御回路８３と、ラッチ回
路８４と、アパチャ６と同数の８ビットコンパレータ８
５と、カウンタ８６と、アパチャ６と同数の高電圧スイ
ッチング素子８７と、ＯＮ電圧源８８と、ＯＦＦ電圧源
８９とから構成されている。

【００２２】データ入力部８０はデータ処理部８１を介
して、一列分のアパチャ６の数に等しいビット長×８の
シフトレジスタ８２に接続されている。シフトレジスタ
８２はシフトクロック信号線９０によりタイミング制御
回路８３と接続されている。また、シフトレジスタ８２
から並列に出力された信号は、ラッチ回路８４に入力さ
れる。

【００２３】アパチャ６の数に等しいバイト分のラッチ
を有するラッチ回路８４は、ラッチ信号線９１によりタ
イミング制御回路８３と接続されている。８ビットコン
パレータ８５には、各アパチャ６用のラッチ回路８４の
出力と、８ビットカウンタ８６の出力とが入力される。
各８ビットコンパレータ８５の出力は各高電圧スイッチ
ング素子８７に入力される。スイッチング素子は＋２０
Ｖの電圧を供給可能なＯＮ電圧源８８と、−２０Ｖの電
圧を供給可能なＯＦＦ電圧源８９とに接続されている。
各スイッチング素子８７はそれぞれ制御電極４に接続さ
れている。

【００２４】８ビットカウンタ８６は、１画素を形成す
る時間内に、カウント値が変化するように構成されてい
て、ラッチ出力はカウンタ出力と比較されて、スイッチ
ング素子８７に入力される。

【００２５】また、タイミング制御回路８３はクロック
信号線９２により８ビットカウンタ８６と 接続されて
おり、タイミング制御回路８３は、１画素形成時間に５
１２パルスのクロック信号をクロック信号線９２を介し
て８ビットカウンタ８６へ送出する。

【００２６】次に、上述のように構成される画像形成装
置の動作を説明する。

【００２７】図示しない外部装置からこの画像形成装置
に画像形成命令が入力されると、まずトナー担持ローラ
１４と供給ローラ１２とが、図１に示す矢印方向に回転
を開始する。すると、供給ローラ１２の表面に担持され
て搬送されてくるトナー１６は、トナー担持ローラの表
面に擦りつけられ、さらに負に帯電させられることによ
りトナー担持ローラ１４の表面上に担持される。担持さ
れたトナー１６は、トナー早期製ブレード１８によって
均一に薄層化されるとともに略均一に帯電された後、ト
ナー担持ローラ１４の回転によってアパチャ電極体１に
向かって搬送される。そして、トナー担持ローラ１４上
のトナー１６はアパチャ電極体１の絶縁シート２に擦ら
れつつアパチャ６の下に供給される。

【００２８】一方、支持体２０は、搬送ローラ２９に挟
持されてアパチャ電極体１と背面電極ローラ２２との間
に向かって搬送される。

【００２９】ここで密度の濃い画素を形成するときには
１画素形成時間（１ピクセルタイム）のうちＯＮ電圧印
加時間の割合を多くし、薄い濃度の画素を形成するとき
にはその割合を少なくするのであるが、この画素形成に
ついて図３及び図４をもとに詳細に説明する。

【００３０】図３においてデータ入力部８０から入力さ
れた階調の情報を持った画像信号は、データ処理部８１
において一画素８ビットの２５６階調データとされ、画
像の並びに応じてシフトレジスタ８２に出力される。ア
パチャ６の一列分の画素データシフトレジスタ８２に揃
うと、タイミング制御回路８３よりラッチ回路８４はシ
フトレジスタ８２に揃った画素データを保持するととも
にこの画素データを８ビットコンパレータ８５に出力し
続ける。この画素データは上述したように、階調データ
を有している。

【００３１】そして、同時に８ビットアップカウンタ８
６は、クロック信号線９２から入力されるクロック信号
をカウントし始め、図４（ａ）波線で示すように、カウ
ンタ値を出力する。本実施の形態の場合、一画素形成時
間（ピクセルタイム）内を三等分し、カウンタ出力の前
端部と終端部は、フル８ビットの半分程度に設定されて
いる。

【００３２】この時８ビットコンパレータ８５は、図４
（ａ）の波線で示す８ビットアップカウンタ８６から出
力されるカウンタ出力の値と、図４（ａ）の実線で示す
ラッチ回路８４からの画素の階調データの値と比較す
る。そして、８ビットコンパレータ８５は図４（ｂ）に
示すように、８ビットアップカウンタ８６からカウンタ
出力の値が階調データの値を超えるまでは出力をＨ（Ｈ
ｉｇｈ）にし、その後８ビットカウンタ８６が所定の値
までカウント信号をカウントし終えるまで出力をＬ（Ｌ
ｏｗ）にする。

【００３３】この８ビットカウンタ８６は、２５５まで
カウント信号をカウントし終えると、再び０からカウン
ト信号をカウントし始める。従って、クロック信号線９
２からは１ピクセルタイムに７６８カウントのパルスが
出力されているので、８ビットコンパレータからの出力
は、ラッチ回路８４からの画素の階調データの値が０及
び２５５以外では１ピクセルタイムに３回Ｈ、Ｌを繰り
返す。すなわち、画素の階調データの値が０の場合は、
１ピクセルタイムの間中、８ビットコンパレータ８５は
出力が全てＬとなり、制御電極４にはその間全てＯＦＦ
電圧（−２０Ｖ）が印加される。従って、その画素はト
ナー付着のない白画素となる。

【００３４】画素の階調データの値が２５５の場合は、
１ピクセルタイムの間中、８ビットコンパレータ８５は
出力が全てＨとなり、制御電極４にはその間全てのＯＮ
電圧（＋２０Ｖ）が印加される。従って、その画素はト
ナー１６が全体に付着する黒画素となる。

【００３５】また、図４（ｃ）に示すように、８ビット
コンパレータ８５からの出力がＨの時、スイッチング素
子８７はＯＮ電圧（＋２０Ｖ）を制御電極４に印加する
一方、８ビットコンパレータ８５からの出力がＬのと
き、スイッチング素子８７はＯＦＦ電圧（−２０Ｖ）を
制御電極４に印加する。このように一列分の画素形成時
間のうち、画像信号の濃淡に応じて、すなわち階調デー
タの値の大小に応じて制御電極４へのＯＮ電圧印加時
間、ＯＦＦ電圧印加時間の割合（制御電圧パルスのデュ
ーティー比）が制御される。

【００３６】この時、ピクセルタイムの前端部と後端部
においては、カウンタ値が中央部の半分程度に設定され
ているため、階調データであるラッチ出力がカウンター
出力を越えてコンパレータ出力となるのは、見かけ上遅
れることになる。それにより、ＯＮ電圧印加時間が延長
され（デューティー比が高くなる）、結果として吐出す
るトナー量を増やすことができる。

【００３７】制御電極４にＯＮ電圧（＋２０Ｖ）が印加
されているとき、制御電極４とトナー担持ローラ１４の
間の電位差により、制御電極４よりトナー担持ローラ１
４に向かう電気力線が形成される。それにより、負に帯
電されたトナー１６は、電位の高い方向に静電力を受
け、トナー担持ローラ１４上からアパチャ６を通過して
制御電極４側に引き出される。引き出されたトナー１６
は、さらに背面電極ローラ２２に印加されている＋１ｋ
Ｖの電圧によって支持体２０とアパチャ電極体１との間
に形成される電界により、支持体２０に向かって飛翔す
る。その結果、支持体２０に向かって飛翔したトナー１
６は、支持体２０上に堆積して画素を形成する。

【００３８】また、制御電極４にＯＦＦ電圧（−２０
Ｖ）が印加されているとき、トナー担持ローラ１４から
制御電極４に向かう電気力線が形成される。その結果、
負に帯電したトナーは担持ローラ１４に押しつけられる
方向に静電力を受けるので、アパチャを通過しない。

【００３９】以上の説明から明らかなように、本実施の
形態の画像形成装置においては、図４（ｄ）に示すよう
に、一画素中に３回トナーの１６の飛翔が生じる。そし
て、階調データの値、すなわちラッチ出力の値が大きけ
れば大きい程一画素に大量のトナーが付着して濃い画素
となり、ラッチ出力の値が小さければ小さいほど一画素
に少量のトナー１６が付着して薄い画素となる。ピクセ
ルタイム内に同一な画階調データを有していても、先端
もしくは後端である場合にはカウンター値を変化させる
ことにより、制御電圧パルスのデューティー比を高くし
て、トナーの吐出量を増大させる。このような制御を与
えることにより、１画素の前端と後端の形状が最適な形
状とすることが可能になり、きわめて精細な画像品質を
得ることができる。従来は、ピクセルタイム内にマルチ
パルスにより同一時間吐出電圧を印加し、ドットを形成
するため丸いドット等決められたドットしか形成できな
かった。しかし、本実施の形態により、画像品質に応じ
たドットを形成することが可能となり、高画質化が期待
できる。

【００４０】そして支持体２０は、その表面上にトナー
１６による一列の画素が形成される間に、支持体搬送部
４０によりアパチャ列と垂直方向に１画素分だけ搬送さ
れる。そして、このプロセスが繰り返されることにより
支持体２０の全面に所望の画像を表すトナー像が形成さ
れる。その後、形成されたトナー像は、定着装置２６に
よって支持体２０上に定着されるのである。最後にトナ
ー像の形成された支持体２０は、図示しない排出口から
画像形成装置外へと排出される。

【００４１】尚、本発明は、以上詳述した実施の形態に
限定されるものでなく、その主旨を逸脱しない範囲にお
いて、種々の変更を加えることが可能である。

【００４２】例えば、上記実施の形態では１画素形成中
に３回の制御電圧パルスを印加する構成としたが、クロ
ック線９２からカウンタ８６に送出するクロックの速度
を上げることにより、１画素形成中に３回以上の制御電
圧パルスを印加する構成であってもよいこの場合、より
１画素中にトナーが分散し高画質の階調画像を得ること
ができる。

【００４３】また、上記実施の形態ではピクセルタイム
内でカウンタ値を変更することにより電圧印加時間を可
変したが、カウンタの周波数を変えることにより変化さ
せても良い。この場合タイミング制御回路の調整が必要
となる。

【００４４】

【発明の効果】以上説明したことから明かなように、本
発明の画像形成装置によれば、１画素形成時間中、すな
わち、記録媒体の１画素分搬送中に、複数の制御電圧パ
ルスによって複数回荷電粒子の飛翔がおきる。よって、
１つの画素内で荷電粒子の堆積が分散されるので、画素
形成領域に均一に荷電粒子が堆積する。この時、画素の
前半と後半において制御パルスのデューティー比が大き
いため、荷電粒子をより効率的に吐出する事ができる。
その結果、従来丸くなっていたドットが四角形になり、
濃度階調のついた画素を密着して配置することが可能と
なり、きわめて高精細で高画質な画像を出力できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の画像形成装置の内部構
成を示す構成図である。

【図２】上記画像形成装置に用いられるアパチャ電極体
の構成を示す斜視図である。

【図３】上記画像形成装置に用いられる制御電圧印加回
路のブロック図である。

【図４】（ａ）上記制御電圧印加回路におけるタイミン
グチャートとトナーの堆積状態とを説明するための説明
図である。

【符号の説明】

１ アパチャ電極体 ２ 絶縁性シート ４ 制御電極 ６ アパチャ ８ 制御電圧印加回路 １０ トナー供給装置 １４ トナー担持ローラ １６ トナー ２０ 支持体 ２２ 背面電極ローラ ８４ ラッチ回路 ８５ コンパレータ ８６ カウンタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年２月１４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】 上記制御電圧印加回路におけるタイミングチ
ャートとトナーの堆積状態とを説明するための説明図で
ある。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 荷電粒子が通過するための複数の荷電粒
   子通過部が形成されると共にその複数の荷電粒子通過部
   の各々に対応する制御電極を有する電極アレーと、その
   電極アレーの荷電粒子通過部に荷電粒子を供給するため
   の荷電粒子供給手段と、複数の荷電粒子通過部に荷電粒
   子を選択的に通過させるために各荷電粒子通過部の電界
   を制御する制御手段とを備え、荷電粒子通過部を通過し
   た荷電粒子を記録媒体に付着させて複数の画素からなる
   画像を記録する画像記録装置において、 前記制御手段は、１画素あたり複数の制御電圧パルスを
   発生すると共に、その１画素の先端と後端で制御電圧パ
   ルスのデューティー比を高くすることを特徴とする画像
   形成装置。