JPH09116041A - 半導体チップ搭載用パッケージおよび半導体装置 - Google Patents

半導体チップ搭載用パッケージおよび半導体装置

Info

Publication number
JPH09116041A
JPH09116041A JP7267170A JP26717095A JPH09116041A JP H09116041 A JPH09116041 A JP H09116041A JP 7267170 A JP7267170 A JP 7267170A JP 26717095 A JP26717095 A JP 26717095A JP H09116041 A JPH09116041 A JP H09116041A
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating film
package
semiconductor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7267170A
Other languages
English (en)
Inventor
Tetsuya Koyama
鉄也 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP7267170A priority Critical patent/JPH09116041A/ja
Publication of JPH09116041A publication Critical patent/JPH09116041A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 高速化を達成できる半導体チップ搭載用パッ
ケージおよび半導体装置を提供する。 【解決手段】 絶縁性フィルム１２上に複数の単位配線
パターンＡ、Ｂが形成され、各単位配線パターンＡ、Ｂ
上にそれぞれ半導体チップ２６が搭載可能に設定され、
各単位配線パターンＡ、Ｂには搭載される半導体チップ
２６の端子と電気的に接続される端子部が形成され、絶
縁性フィルム１２上に半導体チップ２６間を接続するた
めの複数の接続パターン１６が形成され、絶縁性フィル
ム１２の配線パターン１４が形成された面と反対側の面
にグリッド状に配列された外部接続部１８、２２が形成
されていることを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体チップ搭載用
パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】半導体チップを搭載するパッケージは近
年益々小型化し、チップサイズとほぼ同じのチップサイ
ズパッケージ（具体的にはμＢＧＡ）が出現している。
これらチップサイズパッケージを用いてシステムを組む
場合、複数個の半導体チップをそれぞれパッケージング
して個別の半導体装置に形成し、それぞれプリント配線
基板上に所要の配列で実装するようにしている。パッケ
ージングした半導体装置そのものがチップサイズに近い
ことから、実装効率が高くなり、また半導体チップを近
接して配置できるから、システムの高速化を図ることが
できるのである。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
チップサイズパッケージ（μＢＧＡ）あるいはこれに半
導体チップを搭載した半導体装置には次のような課題が
ある。すなわち、半導体チップを個別にパッケージング
するため、工程上は従来と変わらず、工数を要するこ
と、またチップ間接続は、一旦プリント配線基板に落と
して接続するため、チップ間の信号遅延防止にも限界が
あることなどである。
【０００４】そこで、本発明は上記問題点を解決すべく
なされたものであり、その目的とするところは、一層の
高速化を達成できる半導体チップ搭載用パッケージおよ
び半導体装置を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、絶縁性フィルム
上に複数の単位配線パターンが形成され、各単位配線パ
ターンにそれぞれ半導体チップの端子面側が搭載できる
ように半導体チップの端子と電気的に接続される端子部
が形成され、かつ前記絶縁性フィルム上に半導体チップ
間を接続するための複数の接続パターンが形成されてお
り、前記絶縁性フィルムの前記配線パターンが形成され
た面の反対側の面にグリッド状に配列された外部接続部
が形成されていることを特徴とする半導体チップ搭載用
パッケージ。複数連設されたパッケージにでき、実装効
率を高めることができるとともに、チップ間を接続する
接続パターンがパッケージ内となる絶縁性フィルム上に
形成されているから、実装基板たるプリント配線基板に
まで落とさなくて済み、チップ間の信号遅延が防止で
き、それだけ高速化が達成される。
【０００６】前記絶縁性フィルムにはポリイミドフィル
ムを用いることができ、また前記外部接続部を、グリッ
ド状に配列されたバンプに形成して、複数連設されたＢ
ＧＡタイプのパッケージとすることができる。また前記
絶縁性フィルムの配線パターン上に弾性体層を設けて、
該弾性体層を介して半導体チップを搭載するようにし
て、実装基板たるプリント配線基板とチップ間の熱膨張
係数差により発生する応力を吸収するようにすることが
できる。この場合、前記弾性体層を半導体チップの接着
層を兼ねるようにすると好適である。弾性体層にはシリ
コーンゴムを用いることができる。さらに、前記半導体
チップの端子と電気的に接続される端子部をリードに形
成し、このリードに対応する前記絶縁性フィルムにリー
ドが露出する窓部を形成することにより、該窓部を通し
て治具によりリードを半導体チップの端子部に接続する
ことができる。
【０００７】また本発明に係る半導体装置は、上記半導
体チップ搭載用パッケージの各単位配線パターン上に半
導体チップが搭載され、該半導体チップの端子と前記端
子部とが電気的に接続されていることを特徴としてい
る。この場合、各半導体チップの端子面の反対側の面に
共通のヒートシンクを固定することにより、熱特性を向
上できる。また、搭載された複数の半導体チップを囲む
枠体を設けて、該枠体内に封止樹脂を充填することによ
り、配線部等を容易に気密封止できる。
【０００８】また本発明に係る半導体チップ搭載用パッ
ケージは、絶縁性フィルム上に複数の単位配線パターン
が形成され、各単位配線パターンにそれぞれ前記絶縁性
フィルムの反対側に搭載される半導体チップの端子と電
気的に接続される端子部が形成され、かつ前記絶縁性フ
ィルム上に半導体チップ間を接続するための複数の接続
パターンが形成されており、前記絶縁性フィルムの単位
配線パターンが形成された面側にグリッド状に配列され
た外部接続部が形成されていることを特徴としている。
この場合にも、複数連設されたパッケージにでき、実装
効率を高めることができるとともに、チップ間を接続す
る接続パターンがパッケージ内となる絶縁性フィルム上
に形成されているから、実装基板たるプリント配線基板
にまで落とさなくて済み、チップ間の信号遅延が防止で
き、それだけ高速化が達成される。
【０００９】この場合にも、前記絶縁性フィルムにはポ
リイミドフィルムを用いることができ、また前記外部接
続部を、グリッド状に配列されたバンプに形成して、複
数連設されたＢＧＡタイプのパッケージとすることがで
きる。また前記絶縁性フィルムの単位配線パターンが形
成された面の反対側の面に弾性体層を設けて、該弾性体
層を介して半導体チップを搭載するようにして、実装基
板たるプリント配線基板とチップ間の熱膨張係数差によ
り発生する応力を吸収するようにすることができる。こ
の場合、前記弾性体層を半導体チップの接着層を兼ねる
ようにすると好適である。弾性体層にはシリコーンゴム
を用いることができる。さらに、前記半導体チップの端
子と電気的に接続される端子部をリードに形成し、この
リードに対応する前記絶縁性フィルムにリードが露出す
る窓部を形成することにより、該窓部を通して治具によ
りリードを半導体チップの端子部に接続することができ
る。
【００１０】またさらに本発明に係る半導体装置は、
〔０００８〕、
〔０００９〕記載の上記半導体チップ搭
載用パッケージの各単位配線パターンが形成された面の
反対側の前記絶縁フィルム面に半導体チップが搭載さ
れ、該半導体チップの端子と前記端子部とが電気的に接
続されていることを特徴としている。この場合、各半導
体チップの端子面の反対側の面に共通のヒートシンクを
固定することにより、熱特性を向上できる。また、搭載
された複数の半導体チップを囲む枠体を設けて、該枠体
内に封止樹脂を充填することにより、配線部等を容易に
気密封止できる。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１に半導体チ
ップ搭載用パッケージ１０（以下単にパッケージとい
う）の一例を示す。１２は絶縁性フィルムであり、耐熱
性等に優れるポリイミドフィルムが好適に用いられる。
１４は絶縁性フィルム１２上に形成された配線パターン
である。この配線パターン１４上に図示しない半導体チ
ップが搭載可能になっている。本実施の形態では、２個
の半導体チップを搭載可能になっており、したがって、
絶縁性フィルム１２上に各半導体チップに対応する単位
配線パターンＡ、単位配線パターンＢが隣接して形成さ
れている。もちろん３個以上の半導体チップを搭載可能
に設けることができ、搭載する半導体チップの数と同数
の単位配線パターンを隣接して設けておくのである。
【００１２】半導体チップは各単位配線パターン上にフ
リップチップ接続可能で、そのために各配線パターン上
には、半導体チップの端子と接続される端子部（図示せ
ず）が設けられている。１６は２個の半導体チップが搭
載された際、該２個の半導体チップの所要の端子間を電
気的に接続する接続パターンであり、単位配線パターン
Ａから単位配線パターンＢに亙って絶縁性フィルム１２
上に配設されている。１８は絶縁性フィルム１２に設け
た透孔であり、該透孔１８に対応する配線パターン１４
の部位が露出するようになっており、該露出した配線パ
ターン１４の部位が外部接続部２０になっている。外部
接続部２０はグリッド状等の配列になされている。
【００１３】上記のように構成されていて、各単位配線
パターンＡ、Ｂ上にフリップチップにより半導体チップ
が搭載され、また外部接続部２０にははんだボール等の
バンプが設けられて半導体装置に完成される（図示せ
ず）。半導体チップの裏面側には窒化アルミニウム、
銅、アルミニウム等の放熱性に優れるヒートシンク（図
示せず）を共通に固定することによって放熱性に優れる
半導体装置にすることができる。搭載される各半導体チ
ップ間は接続パターン１６により直接電気的に接続され
るから、信号伝播速度を大きくでき、高速化が達成でき
る。なお、上記ではバンプを設けてないものをパッケー
ジ１０としたが、図２に示すように、はんだめっき等に
より透孔１８内にニッケル、金等のめっき金属を盛り上
げてバンプ２２（外部接続部）を一体に形成した段階を
パッケージ１０として流通させることもできる。
【００１４】図３はパッケージ１０の他の実施の形態を
示す。上記と同一の部材は同一符号を付して説明を省略
する。この例では、各単位配線パターンＡ、単位配線パ
ターンＢ上にシリコーンゴム等のゴム状弾性体からなる
弾性体層２４を設けている。そして各単位配線パターン
Ａ、Ｂ上が弾性体層２４で覆われることから、半導体チ
ップとの接続用端子（端子部）として単位配線パターン
Ａ、Ｂから外方に突出するリード１４ａを形成してい
る。またこのリード１４ａが存在する部位の絶縁性フィ
ルム１２にリード１４ａが露出するように窓部１２ａを
開設している。
【００１５】２２ａは必要に応じて設けられるバンプ
（外部接続部）であり、単位配線パターンＡ、Ｂの部位
からさらに外方に延出された絶縁性フィルム１２上に設
けられた配線パターン１５に接続するバンプ状（絶縁フ
ィルム１２の設けられた透孔内にめっきにより盛り上げ
られて形成されている）に形成されている。またこの配
線パターン１５と搭載される半導体チップとの電気的接
続を得るリード１５ａが絶縁性フィルム１２に設けた窓
部１２ａ内に突出している。図３には隣接する半導体チ
ップ間を接続する接続パターン１６が現れていないが、
本実施の形態でも同様に設けられている。図４はその概
略を示すもので、窓部１２ａ間の連続する絶縁性フィル
ム１２の部位に単位配線パターンＡ、Ｂ間を連絡するよ
うに設けられているのである。
【００１６】図５は図３のパッケージ１０に半導体チッ
プ２６を搭載して半導体装置３１に完成した例を示す。
半導体チップ２６、２６は各単位配線パターンＡ、Ｂ上
の弾性体層２４、２４上に固定される。この場合、弾性
体層２４上に接着剤を用いて固定してもよいが、弾性体
層２４に接着性を有する材質のもの、例えばＢステージ
状のシリコーンゴムを用いて、このシリコーンゴムの接
着力により固定するようにすると好適である。半導体チ
ップ２６の端子とリード１４ａ、リード１５ａとの接続
は、絶縁性フィルム１２に設けた窓部１２ａから適宜な
治具を挿通して熱圧着することにより行うことができ
る。
【００１７】２８は窒化アルミニウムあるいは銅、アル
ミニウム等の金属などの熱放散性に優れる材料からなる
ヒートシンクであり、半導体チップ２６、２６の裏面側
に共通して固定される。これにより放熱性を高めること
ができる。また３０は半導体チップ２６、２６を囲む枠
体であり、ヒートシンク２８に固定される。３２は封止
樹脂であり、半導体チップ２６の周辺部および窓部１２
ａから枠体３０内に充填され、半導体チップ２６および
リード１４ａ、１５ａ等を封止する。なお、バンプ２２
ａの側は、配線パターン１５と枠体３０との間に接着剤
を介在させることで枠体３０の表面に固定するようにさ
れている。この場合リード１５を金属からなるヒートシ
ンク２８に接続してヒートシンク２８をグランドプレー
ンにすることにより電気特性を向上させるようにするこ
ともできる。またヒートシンク２８は設けず、枠体３０
内に封止樹脂を充填するようにしてもよい。
【００１８】上記のように構成されているから、半導体
装置３１をバンプ２２、２２ａによりプリント配線基板
３４上に実装することができる。上記から明らかなよう
に、パッケージ１０は２つ（あるいは複数）の半導体チ
ップの共通のパッケージに形成したから、個別に形成す
るのに比して小型化が可能となり、実装密度を高めるこ
とができ、さらに、半導体チップの搭載およびその電気
的接続も一括して行うことができて好適である。ヒート
シンク２８を共通して設けることにより、広い面積のヒ
ートシンクに設計でき放熱性を向上させることができ
る。また絶縁性フィルム１２の配線パターン１４上に弾
性体層２４を設けて、該弾性体層２４を介して半導体チ
ップ２６を搭載するようにして、実装基板たるプリント
配線基板３４とチップ間の熱膨張係数差による応力を吸
収するようにすることができる。さらに、絶縁性フィル
ム１２上に半導体チップ間を接続する接続パターン１６
を設けたから、信号伝播速度を速めることができ高速化
が達成できる。
【００１９】なお、上記実施の形態では、パッケージ１
０側に半導体チップ２６を搭載した後、ヒートシンク２
８や枠体３０を固定するようにしたが、ヒートシンク２
８の側に半導体チップ２６を固定し、その後、パッケー
ジ１０を半導体チップ２６と接続するようにして半導体
装置３１に完成させてもよい。枠体３０は樹脂を用いて
もよいが、ヒートシンク２８と一体に同材料で形成する
ことにより一層放熱性を向上させることができる。な
お、場合によっては、ヒートシンク２８や枠体３０を用
いない半導体装置に形成することもできる。
【００２０】前後したが、図３に示すパッケージ１０の
製造方法の一例を図６〜図１０で説明する。図６は絶縁
性フィルム１２（ポリイミドフィルムが好適であるが、
エポキシフィルム、ポリエステルフィルム等を用いても
よい）の表面に銅箔等の金属箔１３が形成された材料を
示す。図７に示すように金属箔１３上にレジストパター
ン１９を形成し、このレジストパターン１９をマスクと
して金属箔１３上に金めっき皮膜１７を盛り上げる。次
いで図８に示すように、レジストパターン１９を剥離
し、所要部位に前記窓部１２ａを開設した後、金めっき
皮膜１７をマスクとして金属箔１３のエッチング加工を
行う。これにより金めっき皮膜１７が形成されていない
部位の金属箔１３が除去され、所要の前記単位配線パタ
ーン１４（金属箔１３と金めっき皮膜１７の２層からな
る）と接続パターン１６（金属箔１３と金めっき皮膜１
７の２層からなる）が形成され、さらにリード１５ａが
形成される。リード１５ａの部位には窓部１２ａが形成
されているから金属箔１３がエッチングされ、金めっき
皮膜１７のみからなるリード１４ａ、１５ａが形成され
る。これにより、半導体チップの端子にリード１４ａ、
１５ａを熱圧着することができる。
【００２１】次いで図９に示すように絶縁性フィルム１
２に前記透孔１８を形成し、当該部位の単位配線パター
ン１４を露出させてパッケージ１０に完成する。あるい
は必要に応じて、図１０に示すように、上記透孔１８内
にはんだめっき等のめっき皮膜を盛り上げ形成してバン
プ２２、２２ａを形成して、バンプ付きパッケージ１０
に形成してもよい。図１、図２に示すパッケージ１０も
同様にして形成できる。
【００２２】図１１は半導体チップ用パッケージ１０の
さらに他の形態を示す。１２は前記実施例と同様の絶縁
性フィルムである。この絶縁性フィルム１２の所要個所
には窓部１２ａが形成されている。１４は銅箔等の金属
箔により絶縁性フィルム１２上に所要パターンで形成さ
れた配線パターンであり、本例では２つの半導体チップ
を搭載しうるよう、各半導体チップに対応する２つの単
位配線パターンＡ、Ｂが形成されている。この配線パタ
ーン１４の窓部１２ａに対応する部位は窓部１２ａ内に
伸びるリード１４ａに形成されている。また図示しない
が、単位配線パターンＡ、Ｂ間の絶縁フィルム１２上に
は前記実施例と同様に単位配線パターンＡ、Ｂ間を連絡
する配線パターンが形成されている（図４参照）。
【００２３】配線パターン１４上には、外部接続部２０
を除いてソルダーレジスト２３が被覆されている。また
各リード１４ａの部位には金めっき皮膜１４ｂが形成さ
れている。半導体チップは配線パターン１４が形成され
た面と反対側の絶縁性フィルム１２側に搭載される。図
１２はさらに他のパッケージの例を示す。本例では、図
１１に示すパッケージ１０の、配線パターン１４が形成
された面と反対側の面にシリコーンゴム等のゴム状弾性
体からなる弾性体層２４が形成されている。その他の構
成は図１１のものと同じである。
【００２４】図１３は図１２のパッケージ１０に半導体
チップを搭載して半導体装置３１に形成した例を示す。
半導体チップ２６は弾性体層２４上に端子部を絶縁性フ
ィルム１２側に向けて弾性体層２４の接着力によって
（あるいは別途接着剤を用いて）固着されている。各単
位配線パターンＡ、Ｂに応じて２個の半導体チップ２６
が搭載される。そしてリード１４ａが、窓部１２ａから
適宜な治具で押圧されて半導体チップ２６の端子部に押
圧され熱圧着されて固着されている。２８は前記実施例
と同様に熱放散性に優れる材料からなるヒートシンクで
あり、２個の半導体チップ２６の外面に接着剤を用いて
橋渡し状に固着され、共通のヒートシンクに形成されて
いる。
【００２５】３０も前記実施例と同様に設けられた枠体
であり、半導体チップ２６を囲むようにしてヒートシン
ク２８に固着されている。ヒートシンク２８と枠体３０
とは同一材料で一体に設けてもよい。３２は封止樹脂で
あり、枠体３０内に充填され、半導体チップ２６および
リード１４ａを封止している。２２は前記実施例と同様
にして外部接続部２０に固着されたバンプ（同じく外部
接続部である）である。
【００２６】以上のように構成されているから、前記実
施例と同様に、半導体装置３１をバンプ２２、２２ａに
よりプリント配線基板上に実装することができる。上記
から明らかなように、パッケージ１０は２つ（あるいは
複数）の半導体チップの共通のパッケージに形成したか
ら、個別に形成するのに比して小型化が可能となり、実
装密度を高めることができ、さらに、半導体チップの搭
載およびその電気的接続も一括して行うことができて好
適である。ヒートシンク２８を共通して設けることによ
り、広い面積のヒートシンクに設計でき放熱性を向上さ
せることができる。また絶縁性フィルム１２の上に弾性
体層２４を設けて、該弾性体層２４を介して半導体チッ
プ２６を搭載するようにして、実装基板たるプリント配
線基板とチップ間の熱膨張係数差による応力を吸収する
ようにすることができる。さらに、絶縁性フィルム１２
上に半導体チップ間を接続する接続パターン１６（図
４）を設けたから、信号伝播速度を速めることができ高
速化が達成できる。
【００２７】なお、上記実施の形態では、パッケージ１
０側に半導体チップ２６を搭載した後、ヒートシンク２
８や枠体３０を固定するようにしたが、ヒートシンク２
８の側に半導体チップ２６を固定し、その後、パッケー
ジ１０を半導体チップ２６と接続するようにして半導体
装置３１に完成させてもよい。枠体３０は樹脂を用いて
もよいが、ヒートシンク２８と一体に同材料で形成する
ことにより一層放熱性を向上させることができる。な
お、場合によっては、ヒートシンク２８や枠体３０を用
いない半導体装置に形成することもできる。また単に枠
体３０だけを設けて枠体３０内に封止樹脂３２を充填
し、半導体チップ２６裏面側を露出させて放熱を図るよ
うにすることもできる。
【００２８】図１１のパッケージ１０に半導体チップを
直接搭載してもよい。すなわち弾性体層２４を介さない
で直接絶縁性フィルム１２上に半導体チップを搭載する
のである。そしてリード１４ａを半導体チップに前記と
同様にして接続し、また外部接続部２０にバンプを形成
して半導体装置に完成できる。あるいは図１１のパッケ
ージ１０の場合、半導体チップ側にあらかじめ弾性体層
を設けておいて、該弾性体層を介して絶縁性フィルム１
２面に固着するようにすることにより、図１３に示す半
導体装置３１に完成できる。
【００２９】図１４〜図１７は図１１に示す半導体チッ
プ用パッケージ１０の製造法を示す。まず図１４に示す
ように片面に接着剤層（図示せず）が形成された絶縁性
フィルム１２の所要部位に窓部１２ａを開設する。次い
で図１５に示すように、接着剤層により絶縁性フィルム
１２上に銅箔等の金属箔１３を貼付する。次に金属箔１
３をエッチング加工して単位配線パターンＡ、Ｂを形成
する（図１６）。このときリード１４ａも形成され、ま
た図４に示す、単位配線パターンＡ、Ｂ間を接続する配
線パターン１６も形成される。次いで図１７に示すよう
に、スクリーン印刷等によりソルダーレジスト２３を、
外部接続部２０以外の配線パターン１４の部位に塗布す
る。そして金めっきを施して、リード１４ａに金めっき
皮膜１４ｂを形成して図１１のパッケージ１０を完成す
る。図１２のパッケージ１０の場合にはさらに絶縁性フ
ィルム１２面に弾性体層２４を設けて完成される。
【００３０】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００３１】
【発明の効果】本発明に係るパッケージによれば、上述
したように、複数連設されたパッケージにでき、実装効
率を高めることができるとともに、チップ間を接続する
接続パターンがパッケージ内となる絶縁性フィルム上に
形成されているから、実装基板たるプリント配線基板に
まで落とさなくて済み、チップ間の信号遅延が防止で
き、それだけ高速化が達成される。また絶縁性フィルム
の配線パターン上に弾性体層を設けて、該弾性体層を介
して半導体チップを搭載することにより、実装基板たる
プリント配線基板とチップ間の熱膨張係数差による応力
を吸収するようにすることができる。また各半導体チッ
プの裏面側に共通のヒートシンクを固定することによ
り、熱特性を向上できる。
【図面の簡単な説明】
【図１】パッケージの一例を示す断面図である。
【図２】パッケージの他の例を示す断面図である。
【図３】パッケージのさらに他の例を示す断面図であ
る。
【図４】リードと接続パターンを示す説明図である。
【図５】半導体装置の一例を示す断面図である。
【図６】材料を示す断面図である。
【図７】レジストパターンを形成し、さらにめっき皮膜
を形成した状態の説明図である。
【図８】配線パターンを形成した状態の説明図である。
【図９】透孔を形成した状態の説明図である。
【図１０】バンプを形成した状態の説明図である。
【図１１】半導体チップ搭載用パッケージのさらに他の
形態を示す断面図である。
【図１２】さらに他のパッケージの例を示す。
【図１３】図１２のパッケージに半導体チップを搭載し
た半導体装置を示す断面図である。
【図１４】絶縁性フィルムに窓部を開設した状態の断面
図である。
【図１５】金属箔を貼付した状態の断面図である。
【図１６】金属箔をエッチングして配線パターンに形成
した状態の断面図である。
【図１７】配線パターン上にソルダーレジストを塗布し
た状態の断面図である。
【符号の説明】
１０ パッケージ １２ 絶縁性フィルム １２ａ 窓部 １３ 金属箔 １４ 配線パターン Ａ、Ｂ 単位配線パターン １５ 配線パターン １４ａ、１５ａ リード １６ 接続パターン １７ 金めっき皮膜 １８ 透孔 １９ レジストパターン ２０ 外部接続部 ２２ バンプ ２４ 弾性体層 ２６ 半導体チップ ２８ ヒートシンク ３０ 枠体 ３２ 封止樹脂 ３４ プリント配線基板

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性フィルム上に複数の単位配線パタ
    ーンが形成され、各単位配線パターンにそれぞれ半導体
    チップの端子面側が搭載できるように半導体チップの端
    子と電気的に接続される端子部が形成され、かつ前記絶
    縁性フィルム上に半導体チップ間を接続するための複数
    の接続パターンが形成されており、前記絶縁性フィルム
    の前記配線パターンが形成された面の反対側の面にグリ
    ッド状に配列された外部接続部が形成されていることを
    特徴とする半導体チップ搭載用パッケージ。
  2. 【請求項２】 前記絶縁性フィルムがポリイミドフィル
    ムであることを特徴とする請求項１記載の半導体チップ
    搭載用パッケージ。
  3. 【請求項３】 前記外部接続部が、グリッド状に配列さ
    れたバンプであることを特徴とする請求項１または２記
    載の半導体チップ搭載用パッケージ。
  4. 【請求項４】 前記絶縁性フィルムの配線パターン上に
    弾性体層が設けられていることを特徴とする請求項１、
    ２または３記載の半導体チップ搭載用パッケージ。
  5. 【請求項５】 前記弾性体層が半導体チップの接着層を
    兼ねることを特徴とする請求項１、２、３または４記載
    の半導体チップ搭載用パッケージ。
  6. 【請求項６】 前記半導体チップの端子と電気的に接続
    される端子部はリードに形成され、該リードに対応する
    前記絶縁性フィルムにリードが露出する窓部が形成され
    ていることを特徴とする請求項１、２、３、４または５
    記載の半導体チップ搭載用パッケージ。
  7. 【請求項７】 請求項１、２、３、４、５または６記載
    の半導体チップ搭載用パッケージの各単位配線パターン
    上に半導体チップが搭載され、該半導体チップの端子と
    前記端子部とが電気的に接続されていることを特徴とす
    る半導体装置。
  8. 【請求項８】 各半導体チップの端子面の反対側の面に
    共通のヒートシンクが固定されていることを特徴とする
    請求項７記載の半導体装置。
  9. 【請求項９】 搭載された複数の半導体チップを囲む枠
    体が設けられ、該枠体内に封止樹脂が充填されているこ
    とを特徴とする請求項７または８記載の半導体装置。
  10. 【請求項１０】 絶縁性フィルム上に複数の単位配線パ
    ターンが形成され、各単位配線パターンにそれぞれ前記
    絶縁性フィルムの反対側に搭載される半導体チップの端
    子と電気的に接続される端子部が形成され、かつ前記絶
    縁性フィルム上に半導体チップ間を接続するための複数
    の接続パターンが形成されており、前記絶縁性フィルム
    の単位配線パターンが形成された面側にグリッド状に配
    列された外部接続部が形成されていることを特徴とする
    半導体チップ搭載用パッケージ。
  11. 【請求項１１】 前記絶縁性フィルムがポリイミドフィ
    ルムであることを特徴とする請求項１０記載の半導体チ
    ップ搭載用パッケージ。
  12. 【請求項１２】 前記外部接続部が、グリッド状に配列
    されたバンプであることを特徴とする請求項１０または
    １１記載の半導体チップ搭載用パッケージ。
  13. 【請求項１３】 前記絶縁性フィルムの単位配線パター
    ンが形成された面の反対側の面に弾性体層が設けられて
    いることを特徴とする請求項１０、１１または１２記載
    の半導体チップ搭載用パッケージ。
  14. 【請求項１４】 前記弾性体層が半導体チップの接着層
    を兼ねることを特徴とする請求項１０、１１、１２また
    は１３記載の半導体チップ搭載用パッケージ。
  15. 【請求項１５】 前記半導体チップの端子と電気的に接
    続される端子部はリードに形成され、該リードに対応す
    る前記絶縁性フィルムにリードが露出する窓部が形成さ
    れていることを特徴とする請求項１０、１１、１２、１
    ３または１４記載の半導体チップ搭載用パッケージ。
  16. 【請求項１６】 請求項１０、１１、１２、１３、１４
    または１５記載の半導体チップ搭載用パッケージの各単
    位配線パターンが形成された面の反対側の前記絶縁フィ
    ルム面に半導体チップが搭載され、該半導体チップの端
    子と前記端子部とが電気的に接続されていることを特徴
    とする半導体装置。
  17. 【請求項１７】 各半導体チップの端子面の反対側の面
    に共通のヒートシンクが固定されていることを特徴とす
    る請求項１７記載の半導体装置。
  18. 【請求項１８】 搭載された複数の半導体チップを囲む
    枠体が設けられ、該枠体内に封止樹脂が充填されている
    ことを特徴とする請求項１６または１７記載の半導体装
    置。
JP7267170A 1995-10-16 1995-10-16 半導体チップ搭載用パッケージおよび半導体装置 Pending JPH09116041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7267170A JPH09116041A (ja) 1995-10-16 1995-10-16 半導体チップ搭載用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7267170A JPH09116041A (ja) 1995-10-16 1995-10-16 半導体チップ搭載用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JPH09116041A true JPH09116041A (ja) 1997-05-02

Family

ID=17441083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7267170A Pending JPH09116041A (ja) 1995-10-16 1995-10-16 半導体チップ搭載用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JPH09116041A (ja)

Similar Documents

Publication Publication Date Title
US5610442A (en) Semiconductor device package fabrication method and apparatus
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US9472485B2 (en) Hybrid thermal interface material for IC packages with integrated heat spreader
JP3034180B2 (ja) 半導体装置及びその製造方法及び基板
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
US6347037B2 (en) Semiconductor device and method of forming the same
US6525942B2 (en) Heat dissipation ball grid array package
JP4343296B2 (ja) 半導体デバイスの製造方法
US7211900B2 (en) Thin semiconductor package including stacked dies
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
JP2002353398A (ja) 半導体装置
JP2001217388A (ja) 電子装置およびその製造方法
JPH0964099A (ja) 半導体装置及びその実装構造
JP2000353767A (ja) 電子部品を実装するための基板、およびパッケージ、実装方法および集積回路チップをパッケージに収容する方法
US7224058B2 (en) Integrated circuit package employing a heat-spreader member
JP2699929B2 (ja) 半導体装置
JP3450477B2 (ja) 半導体装置及びその製造方法
JPH08330355A (ja) 半導体装置
JPH09116041A (ja) 半導体チップ搭載用パッケージおよび半導体装置
JPH0897336A (ja) 半導体装置
JP3136274B2 (ja) 半導体装置
JP2004072113A (ja) 熱的に強化された集積回路パッケージ
JP2500664B2 (ja) 半導体装置
JPH0945839A (ja) 半導体装置用パッケージおよび半導体装置
JPH09275169A (ja) 半導体装置の実装構造体