JPH09115934A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JPH09115934A JPH09115934A JP27257395A JP27257395A JPH09115934A JP H09115934 A JPH09115934 A JP H09115934A JP 27257395 A JP27257395 A JP 27257395A JP 27257395 A JP27257395 A JP 27257395A JP H09115934 A JPH09115934 A JP H09115934A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- sealant
- semiconductor element
- gauge
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 気密封止型半導体パッケージにおいて、半導
体素子封止用のキャビティに注入する封止剤の液量を高
精度に制御し、且つ液量コントロールの自動化を実現す
る。 【解決手段】 半導体素子１を内蔵するキャビティ４ａ
内のコーナにゲージとしてのテーパ部１５を設ける。キ
ャビティ４ａの内容積から半導体素子１の容積を減じて
得られる封止容積とノズルからの封止剤６の吐出精度を
考慮した吐出量の封止剤をキャビティ４ａ内に一次注入
して半導体素子１をコートする。次にテーパ部１５を使
ってキャビティ４ａ内への封止剤の追加量を算出し、残
りの封止剤６をキャビティ４ａ内に２次注入してする。
メッキを施したテーパ部１５は、封止剤６の注入によっ
て色調のコントラストを生じるため、テーパ部１５を使
って封止剤６の液面６ａの位置をカメラによる画像取り
込みにより容易に認識できる。
体素子封止用のキャビティに注入する封止剤の液量を高
精度に制御し、且つ液量コントロールの自動化を実現す
る。 【解決手段】 半導体素子１を内蔵するキャビティ４ａ
内のコーナにゲージとしてのテーパ部１５を設ける。キ
ャビティ４ａの内容積から半導体素子１の容積を減じて
得られる封止容積とノズルからの封止剤６の吐出精度を
考慮した吐出量の封止剤をキャビティ４ａ内に一次注入
して半導体素子１をコートする。次にテーパ部１５を使
ってキャビティ４ａ内への封止剤の追加量を算出し、残
りの封止剤６をキャビティ４ａ内に２次注入してする。
メッキを施したテーパ部１５は、封止剤６の注入によっ
て色調のコントラストを生じるため、テーパ部１５を使
って封止剤６の液面６ａの位置をカメラによる画像取り
込みにより容易に認識できる。
Description
【０００１】
【発明の属する技術分野】本発明は気密封止型半導体パ
ッケージに関し、特にリードレスの表面実装構造を有
し、その実装面側に半導体素子が気密封止されて搭載さ
れる型式の半導体パッケージ及びその製造方法に関す
る。
ッケージに関し、特にリードレスの表面実装構造を有
し、その実装面側に半導体素子が気密封止されて搭載さ
れる型式の半導体パッケージ及びその製造方法に関す
る。
【０００２】
【従来の技術】従来、この種の気密封止型半導体パッケ
ージは、図３に示すようにパッケージ本体１のバンプ２
がフィルムキャリア３にインナーリードボンディングさ
れ、このフィルムキャリア３が耐熱性パッケージ本体４
のキャビティ４ａの導体配線層５にアウタリードボンデ
ィングされて半導体素子１がキャビティ４ａ内に搭載さ
れていた。またキャビティ４ａの底面１０には、半導体
素子１に向けて下傾するテーパが付されており、テーパ
をもつキャビティ４ａの底面１０により封止剤６を半導
体素子１側に集中させ、封止剤６と半導体素子１との密
着性を確保するようにしていた（例えば特開平２−８９
３４８号参照）。また図中７は貫通孔、９は切り欠き部
である。
ージは、図３に示すようにパッケージ本体１のバンプ２
がフィルムキャリア３にインナーリードボンディングさ
れ、このフィルムキャリア３が耐熱性パッケージ本体４
のキャビティ４ａの導体配線層５にアウタリードボンデ
ィングされて半導体素子１がキャビティ４ａ内に搭載さ
れていた。またキャビティ４ａの底面１０には、半導体
素子１に向けて下傾するテーパが付されており、テーパ
をもつキャビティ４ａの底面１０により封止剤６を半導
体素子１側に集中させ、封止剤６と半導体素子１との密
着性を確保するようにしていた（例えば特開平２−８９
３４８号参照）。また図中７は貫通孔、９は切り欠き部
である。
【０００３】またパッケージ本体４のキャビティ４ａの
外縁側には、実装用の導体配線層５が凸状に立上げて形
成され、隣接した導体配線層５間は、溝部８により電気
的に隔離され、半導体パッケージをプリント基板に実装
する際に導体配線層５，５間が短絡するのを防止してい
た。
外縁側には、実装用の導体配線層５が凸状に立上げて形
成され、隣接した導体配線層５間は、溝部８により電気
的に隔離され、半導体パッケージをプリント基板に実装
する際に導体配線層５，５間が短絡するのを防止してい
た。
【０００４】また凸状導体配線層５が封止剤６の液面６
ａより高く立ち上げて設けられていた。これは、パッケ
ージ本体４を裏返して裏面をプリント基板に実装した際
に、封止剤の盛り上がりにより半導体パッケージがプリ
ント基板から押し上げられて凸状導体配線層５がプリン
ト基板から浮いて電気的にオープンされるのを防止する
ためである。
ａより高く立ち上げて設けられていた。これは、パッケ
ージ本体４を裏返して裏面をプリント基板に実装した際
に、封止剤の盛り上がりにより半導体パッケージがプリ
ント基板から押し上げられて凸状導体配線層５がプリン
ト基板から浮いて電気的にオープンされるのを防止する
ためである。
【０００５】またキャビティの開口縁に傾斜面を設け、
この傾斜面を使って封止剤の這い上がりを防止し、半導
体パッケージ実装時の浮き上がりを防止したものが知ら
れている（例えば実公平２−４１８９０号参照）。
この傾斜面を使って封止剤の這い上がりを防止し、半導
体パッケージ実装時の浮き上がりを防止したものが知ら
れている（例えば実公平２−４１８９０号参照）。
【０００６】
【発明が解決しようとする課題】図３に示した半導体パ
ッケージは、パッケージ本体４から導体配線層５が立上
って形成されているため、パッケージの薄型化には不向
きのものであった。
ッケージは、パッケージ本体４から導体配線層５が立上
って形成されているため、パッケージの薄型化には不向
きのものであった。
【０００７】また実公平２−４１８９０号公報に開示さ
れた半導体パッケージは、キャビティの開口縁に傾斜面
を設け、壁面の長さを実質的に大とすることにより、封
止剤の這い上がりの影響を小とするものであるから、パ
ッケージの薄型化には適合するが、傾斜面を設けた分だ
けキャビティの占有面積が拡大され、半導体パッケージ
自体の大型化を招いてしまうという欠点があった。
れた半導体パッケージは、キャビティの開口縁に傾斜面
を設け、壁面の長さを実質的に大とすることにより、封
止剤の這い上がりの影響を小とするものであるから、パ
ッケージの薄型化には適合するが、傾斜面を設けた分だ
けキャビティの占有面積が拡大され、半導体パッケージ
自体の大型化を招いてしまうという欠点があった。
【０００８】さらに図３に示す従来技術において、凸状
の導体配線層を単に平面状のパターン電極とすることも
考えられるが、この場合、隣接するパターン電極間の短
絡を防止する手段を新たに講じる必要があり、仮にその
手段を講じることができたとしても、パッケージの薄型
化を達成するためにキャビティの深さの最小化を実現す
るには、キャビティ内に注入された封止の液面位置とパ
ッケージ本体の端面との高さ位置を調整させる技術が必
要となるが、この技術はいまだ確立されていない。した
がって高さ位置調整は、現状では人手に頼らざるを得
ず、自動化を実現することは不可能である。
の導体配線層を単に平面状のパターン電極とすることも
考えられるが、この場合、隣接するパターン電極間の短
絡を防止する手段を新たに講じる必要があり、仮にその
手段を講じることができたとしても、パッケージの薄型
化を達成するためにキャビティの深さの最小化を実現す
るには、キャビティ内に注入された封止の液面位置とパ
ッケージ本体の端面との高さ位置を調整させる技術が必
要となるが、この技術はいまだ確立されていない。した
がって高さ位置調整は、現状では人手に頼らざるを得
ず、自動化を実現することは不可能である。
【０００９】本発明の目的は、キャビティ内における封
止剤液面の高さ位置を色調のコントラストにより表現
し、高精度な液量コントロールを実現した半導体パッケ
ージ及びその製造方法を提供することにある。
止剤液面の高さ位置を色調のコントラストにより表現
し、高精度な液量コントロールを実現した半導体パッケ
ージ及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体パッケージは、パッケージ本体
と、キャビティと、半導体素子と、ゲージとを有する半
導体パッケージであって、パッケージ本体は、裏面を実
装面として基板に実装される構造のものであり、キャビ
ティは、前記パッケージ本体の裏面に形成された凹みで
あり、半導体素子は、前記キャビティ内に搭載され封止
剤をもって気密封止されるものであり、ゲージは、前記
キャビティに備え付けられ、該キャビティ内に注入され
る封止剤の液面位置を観測するものである。
め、本発明に係る半導体パッケージは、パッケージ本体
と、キャビティと、半導体素子と、ゲージとを有する半
導体パッケージであって、パッケージ本体は、裏面を実
装面として基板に実装される構造のものであり、キャビ
ティは、前記パッケージ本体の裏面に形成された凹みで
あり、半導体素子は、前記キャビティ内に搭載され封止
剤をもって気密封止されるものであり、ゲージは、前記
キャビティに備え付けられ、該キャビティ内に注入され
る封止剤の液面位置を観測するものである。
【００１１】また前記ケージは、コントラストの差によ
り液面位置を観測するものである。
り液面位置を観測するものである。
【００１２】また前記ゲージは、液面に対して角度をな
すテーパ部を有するものである。
すテーパ部を有するものである。
【００１３】また前記テーパ部は、メッキ処理或いは樹
脂印刷により平滑化されたものである。
脂印刷により平滑化されたものである。
【００１４】また前記テーパ部は、キャビティ内の配線
上のデッドスペースであるコーナ部に設けられたもので
ある。
上のデッドスペースであるコーナ部に設けられたもので
ある。
【００１５】また本発明に係る半導体パッケージの製造
方法は、予備コート処理と、仕上コート処理とを行い、
パッケージ本体裏面のキャビティに搭載された半導体素
子を封止剤をもって気密封止する半導体パッケージの製
造方法であって、予備コート処理は、封止剤をキャビテ
ィ内に注入して半導体素子を一次コートする処理であ
り、仕上コート処理は、前記予備コート処理によりキャ
ビティ内に注入された封止剤の液面位置をゲージにより
観測して、封止剤の液面がパッケージ本体裏面と同一面
になるようにキャビティ内に追加の封止剤を注入する処
理である。
方法は、予備コート処理と、仕上コート処理とを行い、
パッケージ本体裏面のキャビティに搭載された半導体素
子を封止剤をもって気密封止する半導体パッケージの製
造方法であって、予備コート処理は、封止剤をキャビテ
ィ内に注入して半導体素子を一次コートする処理であ
り、仕上コート処理は、前記予備コート処理によりキャ
ビティ内に注入された封止剤の液面位置をゲージにより
観測して、封止剤の液面がパッケージ本体裏面と同一面
になるようにキャビティ内に追加の封止剤を注入する処
理である。
【００１６】キャビティ内にゲージを備え付ける。キャ
ビティ内に封止剤が注入されると、ゲージは水位標と同
じように封止剤中に下端から徐々に埋没する。封止剤中
に埋没したゲージの部分と、封止剤から露出したゲージ
の部分とを対比すると、その色調のコントラストに差が
生じる。したがってゲージをもって封止剤の液面高さ位
置を観測し、その画像データをコンピュータに取込んで
画像処理することにより、液量コントロールを行う。
ビティ内に封止剤が注入されると、ゲージは水位標と同
じように封止剤中に下端から徐々に埋没する。封止剤中
に埋没したゲージの部分と、封止剤から露出したゲージ
の部分とを対比すると、その色調のコントラストに差が
生じる。したがってゲージをもって封止剤の液面高さ位
置を観測し、その画像データをコンピュータに取込んで
画像処理することにより、液量コントロールを行う。
【００１７】
【発明の実施の形態】以下、本発明を図により説明す
る。
る。
【００１８】（実施形態１）図１（ａ）は、本発明の実
施形態１に係る半導体パッケージを示す平面図、図１
（ｂ）は、図１（ａ）のＡ−Ａ線断面図である。
施形態１に係る半導体パッケージを示す平面図、図１
（ｂ）は、図１（ａ）のＡ−Ａ線断面図である。
【００１９】図において本発明に係る半導体パッケージ
は基本的構成として、パッケージ本体４と、キャビティ
４ａと、半導体素子１と、ゲージ１５とを有している。
は基本的構成として、パッケージ本体４と、キャビティ
４ａと、半導体素子１と、ゲージ１５とを有している。
【００２０】パッケージ本体４は、箱形形状をなし、裏
面を実装面として基板に表面実装される構造のものであ
り、裏面中央部にキャビティ４ａを有している。キャビ
ティ４ａはパッケージ本体４の裏面に形成された凹みで
あり、半導体素子１を受け入れるようになっている。
面を実装面として基板に表面実装される構造のものであ
り、裏面中央部にキャビティ４ａを有している。キャビ
ティ４ａはパッケージ本体４の裏面に形成された凹みで
あり、半導体素子１を受け入れるようになっている。
【００２１】さらにキャビティ４ａの内底部には、半導
体素子１を取り囲んで該素子１の電極１ａに１対１で対
応するステッチ電極４，４…が形成されている。またス
テッチ電極４には導体配線層５が接続され、導体配線層
５はキャビティ４ａの内底面に沿ってパッケージ本体１
の周辺部に向けて配線されている。またパッケージ本体
１の裏面の４辺部には、パターン化して形成した平面状
の電極１１…が複数設けられており、パッケージ本体１
の周辺には上下に貫通する端面スルーホール１２が設け
られ、電極１１と導体配線層５との間は端面スルーホー
ル１２により電気的に接続されている。また半導体素子
１の電極１ａとステッチ電極１４とはボンデイング用の
金線１３を介して電気的に接続されている。
体素子１を取り囲んで該素子１の電極１ａに１対１で対
応するステッチ電極４，４…が形成されている。またス
テッチ電極４には導体配線層５が接続され、導体配線層
５はキャビティ４ａの内底面に沿ってパッケージ本体１
の周辺部に向けて配線されている。またパッケージ本体
１の裏面の４辺部には、パターン化して形成した平面状
の電極１１…が複数設けられており、パッケージ本体１
の周辺には上下に貫通する端面スルーホール１２が設け
られ、電極１１と導体配線層５との間は端面スルーホー
ル１２により電気的に接続されている。また半導体素子
１の電極１ａとステッチ電極１４とはボンデイング用の
金線１３を介して電気的に接続されている。
【００２２】さらにゲージ１５は、キャビティ４ａ内の
配線上のデッドスペースであるコーナ部に備え付けら
れ、キャビティ４ａ内に注入される封止剤６の液面６ａ
の位置を観測するものである。ゲージ１５はコントラス
トの差により液面６ａの位置を観測するものであり、詳
細にはゲージ１５は、液面６ａに対して角度をなすテー
パ部１５を有している。テーパ部１５は、メッキ処理或
いは樹脂印刷により平滑化されており、半導体素子１が
搭載されるキャビティ４ａの底面部分とテーパ部１５と
では、その色調のコントラストに差が生じており、両者
が明確に区別できるとともに、封止剤６の液面６ａの位
置を観測できるようになっている。
配線上のデッドスペースであるコーナ部に備え付けら
れ、キャビティ４ａ内に注入される封止剤６の液面６ａ
の位置を観測するものである。ゲージ１５はコントラス
トの差により液面６ａの位置を観測するものであり、詳
細にはゲージ１５は、液面６ａに対して角度をなすテー
パ部１５を有している。テーパ部１５は、メッキ処理或
いは樹脂印刷により平滑化されており、半導体素子１が
搭載されるキャビティ４ａの底面部分とテーパ部１５と
では、その色調のコントラストに差が生じており、両者
が明確に区別できるとともに、封止剤６の液面６ａの位
置を観測できるようになっている。
【００２３】次に本発明に係る半導体パッケージの具体
例を説明する。図１に示すようにパッケージ本体４は、
１．０ｍｍ厚のガラスエポキシ基板に深さ０．８ｍｍの
キャビティ４ａを設けたものであり、パッケージ本体４
は裏面に電極１１を有し、端面にスルーホール１２を有
し、キャビティ４ａ内には導体配線層５に接続されたス
テッチ電極１４を有している。
例を説明する。図１に示すようにパッケージ本体４は、
１．０ｍｍ厚のガラスエポキシ基板に深さ０．８ｍｍの
キャビティ４ａを設けたものであり、パッケージ本体４
は裏面に電極１１を有し、端面にスルーホール１２を有
し、キャビティ４ａ内には導体配線層５に接続されたス
テッチ電極１４を有している。
【００２４】キャビティ４ａ内には厚さ０．４５ｍｍの
半導体素子１を搭載し、金線１３を半導体素子１の表面
より０．２ｍｍ以下のループ高をもってステッチ電極１
４にボンディングしている。そしてキャビティ４ａ内に
封止剤６を充填し、半導体素子１を封止剤６をもって気
密封止している。またキャビティ４ａのコーナ部に液面
６ａに対して角度をなすテーパ部１５を設け、これをゲ
ージとして用いている。またキャビティ４ａは、コーナ
部にゲージとして設けられたテーパ部１５以外の内側面
がほぼ垂直に立ち上がった構造となっている。
半導体素子１を搭載し、金線１３を半導体素子１の表面
より０．２ｍｍ以下のループ高をもってステッチ電極１
４にボンディングしている。そしてキャビティ４ａ内に
封止剤６を充填し、半導体素子１を封止剤６をもって気
密封止している。またキャビティ４ａのコーナ部に液面
６ａに対して角度をなすテーパ部１５を設け、これをゲ
ージとして用いている。またキャビティ４ａは、コーナ
部にゲージとして設けられたテーパ部１５以外の内側面
がほぼ垂直に立ち上がった構造となっている。
【００２５】次に本発明に係る半導体パッケージの製造
方法について説明する。本発明に係る半導体パッケージ
の製造方法は、予備コート処理と、仕上コート処理とを
行い、パッケージ本体４の裏面のキャビティ４ａ内に搭
載された半導体素子１を封止剤６をもって封止するよう
にしたものである。ここで、封止剤６の吐出量のコント
ロールは、封止剤６のノズルからの吐出時間により行な
うものであり、図１に示す実施形態における予備コート
処理と仕上コート処理では同一条件で作業を行なうよう
にしている。
方法について説明する。本発明に係る半導体パッケージ
の製造方法は、予備コート処理と、仕上コート処理とを
行い、パッケージ本体４の裏面のキャビティ４ａ内に搭
載された半導体素子１を封止剤６をもって封止するよう
にしたものである。ここで、封止剤６の吐出量のコント
ロールは、封止剤６のノズルからの吐出時間により行な
うものであり、図１に示す実施形態における予備コート
処理と仕上コート処理では同一条件で作業を行なうよう
にしている。
【００２６】まず予備コート処理では、半導体素子１が
搭載されたキャビティ４ａ内に封止剤６の一次注入を行
う。すなわち、予備コート処理を行なう前に半導体素子
１が搭載されるキャビティ４ａの底面部分とテーパ部１
５との交点Ｄ3の位置を予め検出し、キャビティ４ａの
加工精度より算出されるキャビティ内容積から半導体素
子１の容積（Ｖａ）を減じて得られる封止容積を算出す
る。ここに、半導体素子１が搭載されるキャビティ４ａ
の底面部分の面積をＳc、テーパ部１５のテーパ角度を
θとすると、前記封止容積は、Ｓc・（Ｄ1-Ｄ3）ｔａｎ
θーＶａとなる。
搭載されたキャビティ４ａ内に封止剤６の一次注入を行
う。すなわち、予備コート処理を行なう前に半導体素子
１が搭載されるキャビティ４ａの底面部分とテーパ部１
５との交点Ｄ3の位置を予め検出し、キャビティ４ａの
加工精度より算出されるキャビティ内容積から半導体素
子１の容積（Ｖａ）を減じて得られる封止容積を算出す
る。ここに、半導体素子１が搭載されるキャビティ４ａ
の底面部分の面積をＳc、テーパ部１５のテーパ角度を
θとすると、前記封止容積は、Ｓc・（Ｄ1-Ｄ3）ｔａｎ
θーＶａとなる。
【００２７】次にノズルから封止剤６をキャビティ４ａ
内に注入し、封止剤６をもって半導体素子１を及び金線
１３を被覆するように一次コートする。この一次コート
が終了した時点での封止剤６の液面６ａの高さがＤ2の
位置となる。予備コート処理では封止剤６の液面６ａの
高さがＤ2に達するまでに要する封止剤６の吐出時間Ｔ1
を計測しておく。
内に注入し、封止剤６をもって半導体素子１を及び金線
１３を被覆するように一次コートする。この一次コート
が終了した時点での封止剤６の液面６ａの高さがＤ2の
位置となる。予備コート処理では封止剤６の液面６ａの
高さがＤ2に達するまでに要する封止剤６の吐出時間Ｔ1
を計測しておく。
【００２８】仕上コート処理は、前記予備コート処理に
よりキャビティ４ａ内に注入された封止剤６の液面位置
６ａをゲージ１５により観測し、その画像データをコン
ピュータに取込んで画像処理することにより、封止剤６
のノズルからの吐出量のコントロールを行い、封止剤６
の液面６ａの高さがＤ1と一致するように封止剤６をキ
ャビティ４ａ内に追加して注入する。キャビティ４ａ内
に封止剤６が注入されると、ゲージ１５は水位標と同じ
ように封止剤６中に下端から徐々に埋没する。封止剤６
中に埋没したゲージ１５の部分と、封止剤６から露出し
たゲージ１５の部分とを対比すると、その色調のコント
ラストに差が生じる。したがってゲージ１５をもって封
止剤６の液面高さ位置を観測し、キャビティ４ａ内側縁
での表面張力により盛り上がる封止剤６の盛り上がり量
を考慮して封止剤６を注入する。
よりキャビティ４ａ内に注入された封止剤６の液面位置
６ａをゲージ１５により観測し、その画像データをコン
ピュータに取込んで画像処理することにより、封止剤６
のノズルからの吐出量のコントロールを行い、封止剤６
の液面６ａの高さがＤ1と一致するように封止剤６をキ
ャビティ４ａ内に追加して注入する。キャビティ４ａ内
に封止剤６が注入されると、ゲージ１５は水位標と同じ
ように封止剤６中に下端から徐々に埋没する。封止剤６
中に埋没したゲージ１５の部分と、封止剤６から露出し
たゲージ１５の部分とを対比すると、その色調のコント
ラストに差が生じる。したがってゲージ１５をもって封
止剤６の液面高さ位置を観測し、キャビティ４ａ内側縁
での表面張力により盛り上がる封止剤６の盛り上がり量
を考慮して封止剤６を注入する。
【００２９】具体的には封止剤６の吐出量は、封止剤表
面が前記金線を被覆し基板裏面より盛り上がらないよう
０．１ｍｍ以下の厚み精度で封止剤を吐出するように決
定する必要があるため、一次塗布（予備コート処理）
後、キャビティ４ａ内側縁での表面張力により盛り上が
る封止剤６の盛り上がり量（これにはキャビティ６のコ
ーナ部に形成した金メッキが施されたテーパ部１５への
封止剤６の這い上がり量を含む）を認識し、予備コート
処理と同一条件で仕上コート処理の作業を行なう。すな
わち予備コート処理において半導体素子（容積をＶａと
する）１のが被覆するように一次コートされてことか
ら、半導体素子１が搭載されるキャビティ４ａの底面部
分の面積をＳc、ゲージ量をＤ3、予備コート処理時の封
止剤６の吐出時間をＴ1とした場合に、仕上コート処理
における封止剤６のノズルからの吐出時間Ｔ2は下記の
一次式で与えられる。 したがって仕上コート処理では、予備コート処理により
キャビティ４ａ内に注入された封止剤６の液面６ａの位
置をゲージ１５により観測して、封止剤６のノズルから
の吐出時間Ｔ2を上記の時間にに設定し、封止剤６の液
面６ａがパッケージ本体１の裏面と同一面になるように
キャビティ４ａ内に追加の封止剤６を注入する
面が前記金線を被覆し基板裏面より盛り上がらないよう
０．１ｍｍ以下の厚み精度で封止剤を吐出するように決
定する必要があるため、一次塗布（予備コート処理）
後、キャビティ４ａ内側縁での表面張力により盛り上が
る封止剤６の盛り上がり量（これにはキャビティ６のコ
ーナ部に形成した金メッキが施されたテーパ部１５への
封止剤６の這い上がり量を含む）を認識し、予備コート
処理と同一条件で仕上コート処理の作業を行なう。すな
わち予備コート処理において半導体素子（容積をＶａと
する）１のが被覆するように一次コートされてことか
ら、半導体素子１が搭載されるキャビティ４ａの底面部
分の面積をＳc、ゲージ量をＤ3、予備コート処理時の封
止剤６の吐出時間をＴ1とした場合に、仕上コート処理
における封止剤６のノズルからの吐出時間Ｔ2は下記の
一次式で与えられる。 したがって仕上コート処理では、予備コート処理により
キャビティ４ａ内に注入された封止剤６の液面６ａの位
置をゲージ１５により観測して、封止剤６のノズルから
の吐出時間Ｔ2を上記の時間にに設定し、封止剤６の液
面６ａがパッケージ本体１の裏面と同一面になるように
キャビティ４ａ内に追加の封止剤６を注入する
【００３０】（実施形態２）図２は、本発明の実施形態
２を示す裏面図である。本実施形態では、前述の実施形
態１と比較して２個の半導体素子１，１をキャビティ４
ａ内に搭載しているため、キャビティ４ａの形状が複雑
なものとなっている。本実施形態では、キャビティ４ａ
内の４つのコーナのデッドスペースに各々ゲージとして
のテーパ部１５を設けた構造としている。
２を示す裏面図である。本実施形態では、前述の実施形
態１と比較して２個の半導体素子１，１をキャビティ４
ａ内に搭載しているため、キャビティ４ａの形状が複雑
なものとなっている。本実施形態では、キャビティ４ａ
内の４つのコーナのデッドスペースに各々ゲージとして
のテーパ部１５を設けた構造としている。
【００３１】キャビティ４ａの形状が複雑化するのに伴
い予備コート処理での一次吐出による封止剤６がキャビ
ティ４ａ内の各コーナに到達するのに要する時間が均一
でなくバラツキが生じる。そこで本実施形態２では、キ
ャビティ４ａ内の４つのコーナのテーパ部１５でその残
部の距離を検出することにより、キャビティ４ａ内の各
コーナに封止剤６が均一に注入されたか否かを認識して
高精度な封止作業を行なえるようにしたものである。さ
らに本実施形態２では、キャビティ４ａ内の４つのコー
ナのテーパ部１５でその残部の距離を検出するため、パ
ッケージ本体１の反りや傾きが生じた場合も、封止剤６
がキャビティ４ａより溢れ出ないように認識して液面の
コントロールをするのに有用である。
い予備コート処理での一次吐出による封止剤６がキャビ
ティ４ａ内の各コーナに到達するのに要する時間が均一
でなくバラツキが生じる。そこで本実施形態２では、キ
ャビティ４ａ内の４つのコーナのテーパ部１５でその残
部の距離を検出することにより、キャビティ４ａ内の各
コーナに封止剤６が均一に注入されたか否かを認識して
高精度な封止作業を行なえるようにしたものである。さ
らに本実施形態２では、キャビティ４ａ内の４つのコー
ナのテーパ部１５でその残部の距離を検出するため、パ
ッケージ本体１の反りや傾きが生じた場合も、封止剤６
がキャビティ４ａより溢れ出ないように認識して液面の
コントロールをするのに有用である。
【００３２】以上の本発明の実施形態では、テーパ部１
５はキャビティ４ａ内の１ケ所及び４ケ所に設けた場合
について説明したが、テーパ部１５は、封止剤６のキャ
ビティ４ａ内への注入作業時に封止剤６が一番遅れて到
達する部分に設けることが望ましい。何故ならば封止剤
６の注入量を認識するテーパ部１５を吐出ノズル近傍に
配置した場合には時間とともに液面が下がることもある
ため、液面コントロールが複雑化するためである。従っ
て本発明の趣旨の通り、キャビティ４ａのコーナ部にゲ
ージとしてのテーパ部１５を配置すればよく、テーパ部
１５の数，大きさは限定されるものではない。
５はキャビティ４ａ内の１ケ所及び４ケ所に設けた場合
について説明したが、テーパ部１５は、封止剤６のキャ
ビティ４ａ内への注入作業時に封止剤６が一番遅れて到
達する部分に設けることが望ましい。何故ならば封止剤
６の注入量を認識するテーパ部１５を吐出ノズル近傍に
配置した場合には時間とともに液面が下がることもある
ため、液面コントロールが複雑化するためである。従っ
て本発明の趣旨の通り、キャビティ４ａのコーナ部にゲ
ージとしてのテーパ部１５を配置すればよく、テーパ部
１５の数，大きさは限定されるものではない。
【００３３】
【発明の効果】以上説明したように本発明によれば、キ
ャビティ内に封止剤が注入されると、ゲージは水位標と
同じように封止剤中に下端から徐々に埋没し、封止剤中
に埋没したゲージの部分と、封止剤から露出したゲージ
の部分とを対比すると、その色調のコントラストに差が
生じるため、ゲージを使って封止剤の液面高さ位置を観
測し、その画像データをコンピュータに取込んで画像処
理することにより、液量コントロールを行うことができ
る。
ャビティ内に封止剤が注入されると、ゲージは水位標と
同じように封止剤中に下端から徐々に埋没し、封止剤中
に埋没したゲージの部分と、封止剤から露出したゲージ
の部分とを対比すると、その色調のコントラストに差が
生じるため、ゲージを使って封止剤の液面高さ位置を観
測し、その画像データをコンピュータに取込んで画像処
理することにより、液量コントロールを行うことができ
る。
【００３４】また半導体パッケージ裏面に設けた半導体
素子封止用キャビティの配線上のデットスペースである
コーナ部にゲージを設けて上方より容易に認識可能なよ
うにしたため、封止剤の液量コントロールを高精度に行
なうことができ、封止剤のパッケージ本体裏面からの食
み出しを防止して半導体パッケージの基板からの浮き上
がりを阻止して電気的にオープンするのを防止できる。
素子封止用キャビティの配線上のデットスペースである
コーナ部にゲージを設けて上方より容易に認識可能なよ
うにしたため、封止剤の液量コントロールを高精度に行
なうことができ、封止剤のパッケージ本体裏面からの食
み出しを防止して半導体パッケージの基板からの浮き上
がりを阻止して電気的にオープンするのを防止できる。
【００３５】またゲージの設置位置をキャビティの配線
上のデットスペースであるコーナ部に設定することによ
り、半導体パッケージの小型化及び封止剤の減量による
コストダウンを図ることができる。
上のデットスペースであるコーナ部に設定することによ
り、半導体パッケージの小型化及び封止剤の減量による
コストダウンを図ることができる。
【００３６】またゲージとしてのテーパ部をメッキ等に
より平滑化し、封止及びパッケージ裏面との間に色調の
コントラストを付けることにより、液面の自動認識が可
能となり、自動化、且つ高精度の液量コントロールを行
なうことができる。
より平滑化し、封止及びパッケージ裏面との間に色調の
コントラストを付けることにより、液面の自動認識が可
能となり、自動化、且つ高精度の液量コントロールを行
なうことができる。
【００３７】また高精度の液量コントロールを行なうこ
とができるため、従来の凸状に設けた電極を単にパター
ン電極として形成することができ、パッケージの薄型化
が実現できる。
とができるため、従来の凸状に設けた電極を単にパター
ン電極として形成することができ、パッケージの薄型化
が実現できる。
【００３８】またキャビティ内の少なくとも３箇所のコ
ーナにゲージとしてのテーパ部を設けたため、キャビテ
ィ内のコーナに設けたテーパ部でその残部の距離を検出
することにより、キャビティ内の各コーナに封止剤が均
一に注入されたか否かを認識して高精度な封止作業を行
なうことができる。さらにキャビティ内のコーナのテー
パ部でその残部の距離を検出するため、パッケージ本体
の反りや傾きが生じた場合も、封止剤がキャビティより
溢れ出ないように認識して液面のコントロールを行なう
ことができる。
ーナにゲージとしてのテーパ部を設けたため、キャビテ
ィ内のコーナに設けたテーパ部でその残部の距離を検出
することにより、キャビティ内の各コーナに封止剤が均
一に注入されたか否かを認識して高精度な封止作業を行
なうことができる。さらにキャビティ内のコーナのテー
パ部でその残部の距離を検出するため、パッケージ本体
の反りや傾きが生じた場合も、封止剤がキャビティより
溢れ出ないように認識して液面のコントロールを行なう
ことができる。
【図１】（ａ）は本発明の実施形態１に係る半導体パッ
ケージを示す裏面図、（ｂ）は（ａ）のＡ−Ａ線断面図
である。
ケージを示す裏面図、（ｂ）は（ａ）のＡ−Ａ線断面図
である。
【図２】本発明の実施形態２を示す裏面図である。
【図３】（ａ）は従来例を示す斜視図、（ｂ）は同従来
例の断面図である。
例の断面図である。
１ 半導体素子 ２ バンプ ３ フィルムキャリア ４ パッケージ本体 ４ａ キャビティ ５ 導体配線層 ６ 封止剤 ６ａ 封止剤の液面 ７ 貫通孔 ８ 溝部 ９ 切り欠き部 １０ キャビティの底面 １１ 平面状の電極 １２ 端面スルーホール １３ 金線 １４ ステッチ電極 １５ テーパ部（ゲージ）
Claims (6)
- 【請求項１】 パッケージ本体と、キャビティと、半導
体素子と、ゲージとを有する半導体パッケージであっ
て、 パッケージ本体は、裏面を実装面として基板に実装され
る構造のものであり、 キャビティは、前記パッケージ本体の裏面に形成された
凹みであり、 半導体素子は、前記キャビティ内に搭載され封止剤をも
って気密封止されるものであり、 ゲージは、前記キャビティに備え付けられ、該キャビテ
ィ内に注入される封止剤の液面位置を観測するものであ
ることを特徴とする半導体パッケージ。 - 【請求項２】 前記ケージは、コントラストの差により
液面位置を観測するものであることを特徴とする請求項
１に記載の半導体パッケージ。 - 【請求項３】 前記ゲージは、液面に対して角度をなす
テーパ部を有するものであることを特徴とする請求項２
に記載の半導体パッケージ。 - 【請求項４】 前記テーパ部は、メッキ処理或いは樹脂
印刷により平滑化されたものであることを特徴とする請
求項３に記載の半導体パッケージ。 - 【請求項５】 前記テーパ部は、キャビティ内の配線上
のデッドスペースであるコーナ部に設けられたものであ
ることを特徴とする請求項２に記載の半導体パッケー
ジ。 - 【請求項６】 予備コート処理と、仕上コート処理とを
行い、パッケージ本体裏面のキャビティに搭載された半
導体素子を封止剤をもって気密封止する半導体パッケー
ジの製造方法であって、 予備コート処理は、封止剤をキャビティ内に注入して半
導体素子を一次コートする処理であり、 仕上コート処理は、前記予備コート処理によりキャビテ
ィ内に注入された封止剤の液面位置をゲージにより観測
して、封止剤の液面がパッケージ本体裏面と同一面にな
るようにキャビティ内に追加の封止剤を注入する処理で
あることを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7272573A JP2842340B2 (ja) | 1995-10-20 | 1995-10-20 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7272573A JP2842340B2 (ja) | 1995-10-20 | 1995-10-20 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115934A true JPH09115934A (ja) | 1997-05-02 |
| JP2842340B2 JP2842340B2 (ja) | 1999-01-06 |
Family
ID=17515802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7272573A Expired - Lifetime JP2842340B2 (ja) | 1995-10-20 | 1995-10-20 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2842340B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241890U (ja) * | 1988-09-16 | 1990-03-22 |
-
1995
- 1995-10-20 JP JP7272573A patent/JP2842340B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0241890U (ja) * | 1988-09-16 | 1990-03-22 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2842340B2 (ja) | 1999-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040197959A1 (en) | Semiconductor device and method of manufacturing the same | |
| US4935581A (en) | Pin grid array package | |
| US4822550A (en) | Method of molding a protective cover on a pin grid array | |
| JP3406270B2 (ja) | 半導体装置及びその製造方法 | |
| TW201730809A (zh) | 指紋辨識模組及其製造方法 | |
| CN101241920A (zh) | 光学器件及其制造方法 | |
| CN112985471B (zh) | 一种电容传感器及其制作方法 | |
| TW201730811A (zh) | 指紋辨識模組及其製造方法 | |
| TWI259563B (en) | Surface mount chip package | |
| JPH09115934A (ja) | 半導体パッケージ及びその製造方法 | |
| KR100740358B1 (ko) | 센서 및 센서 형성 방법 | |
| US7319581B2 (en) | Capacitive pressure sensor | |
| KR20190074450A (ko) | 센서 패키지, 센서 패키지의 제조 방법, 및 리드 구조체의 제조 방법 | |
| US9873218B2 (en) | Method of manufacturing resin sealing module, and resin sealing module | |
| CN112087891B (zh) | 一种灌胶高度的检测方法 | |
| JP2003218279A (ja) | 回路基板およびその製造方法 | |
| US20030139036A1 (en) | Semiconductor device and method for fabricating the same | |
| EP1143504A4 (en) | ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME | |
| JPH0230597A (ja) | 半導体カード用モジュール | |
| KR920006735B1 (ko) | 반도체장치의 금속제 쉘 | |
| CN209858131U (zh) | 一种埋入式传感器结构 | |
| JP2003324114A (ja) | 封止剤充填方法及び封止剤充填装置 | |
| JPH0195544A (ja) | リードフレーム | |
| JP2002134552A (ja) | 半導体装置 | |
| JP2004022781A (ja) | 半導体装置及びその製造方法 |