JPH09114425A - Display device and display method - Google Patents

Display device and display method

Info

Publication number
JPH09114425A
JPH09114425A JP29374195A JP29374195A JPH09114425A JP H09114425 A JPH09114425 A JP H09114425A JP 29374195 A JP29374195 A JP 29374195A JP 29374195 A JP29374195 A JP 29374195A JP H09114425 A JPH09114425 A JP H09114425A
Authority
JP
Japan
Prior art keywords
field
image
display
display device
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29374195A
Other languages
Japanese (ja)
Inventor
Yoshiharu Hirakata
吉晴 平形
Satoshi Teramoto
聡 寺本
Jun Koyama
潤 小山
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP29374195A priority Critical patent/JPH09114425A/en
Priority to TW085112302A priority patent/TW581906B/en
Priority to KR1019960045620A priority patent/KR100332618B1/en
Priority to US08/730,411 priority patent/US5986630A/en
Publication of JPH09114425A publication Critical patent/JPH09114425A/en
Priority to US09/441,921 priority patent/US6597336B1/en
Priority to JP2000034245A priority patent/JP3602395B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display method improved in vertical resolution. SOLUTION: A second field is started at a stage in which a first field is completed while maintaining the information written in the first field. Then, the first field of the next frame is started at a stage in which the second field is completed while maintaing the information written in the second field. Moreover, two fields are constituted of different picture forming devices and formed pictures are projected being composited. The vertical resolution is enhanced by executing such operations.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本明細書で開示する発明は、アク
ティブマトリクス型の液晶表示装置に代表されるアクテ
ィブマトリクス型の表示装置における表示方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The invention disclosed in this specification relates to a display method in an active matrix type display device represented by an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】従来よりアクティブマトリクス型の液晶
表示装置が知られている。これは、マトリクス状に配置
された画素のそれぞれにスイッチング用の薄膜トランジ
スタや非線型素子を配置し、画素電極に出入りする電荷
を制御する構成を有している。
2. Description of the Related Art Conventionally, an active matrix type liquid crystal display device has been known. This has a configuration in which a thin film transistor for switching or a non-linear element is arranged in each of the pixels arranged in a matrix, and the electric charge flowing in and out of the pixel electrode is controlled.

【0003】一般にアクティブマトリクス型の液晶表示
装置における表示方法としては、1フレームを第1フィ
ールドと第2フィールドとに分けた表示方法が利用され
ている。この方法は、図1にそのタイミングチャートを
示すように図4に示すようなm行n列のマトリクス状に
配列された画素に対して、まず奇数行に対して情報の書
込みを行い、即ち情報の表示を行い、これを第1フィー
ルドとする。そして、次に偶数行に対して情報の書込み
を行い、これを第2フィールドとする。こうして第1フ
ィールドと第2フォールドでもって1フレームが構成さ
れるというものである。
Generally, as a display method in an active matrix type liquid crystal display device, a display method in which one frame is divided into a first field and a second field is used. In this method, as shown in the timing chart of FIG. 1, for pixels arranged in a matrix of m rows and n columns as shown in FIG. 4, information is first written in odd rows, that is, information is written. Is displayed, and this is set as the first field. Then, next, information is written to even-numbered rows, and this is set as the second field. Thus, one frame is composed of the first field and the second fold.

【0004】具体的には、図4のマトリクス領域におい
て、(1,1),(2,1),(3,1) ・・・の行に対して順次情報の
書込みを来ない、さらに(1,3),(2,3) ・・・の行に対し
て順次情報の書込みを来ない、第1フィールドとし、次
に(1,2),(2,2),(3,2) ・・・の行に対して順次情報の書
込みを来ない、さらに(1,4),(2,4) ・・・の行に対して
順次情報の書込みを来ない、第2フィールドとする。そ
して、全ての画素に対して情報の書込みが終了した時点
で1フレームが終了する。そしてこのフレームが1秒間
に30回繰り返されえることで表示が行われる。
Specifically, in the matrix area of FIG. 4, information is not sequentially written to the rows (1,1), (2,1), (3,1) ,. 1,3), (2,3) ... The information is not sequentially written to the rows as the first field, and then (1,2), (2,2), (3,2) The sequential writing of information is not performed for the rows of ..., Further, the sequential writing of information is not performed for the rows of (1,4), (2,4). Then, one frame ends when the writing of information is completed for all the pixels. Display is performed by repeating this frame 30 times per second.

【0005】上記のような方法が採用されるのは、明る
い画面とした場合に生じるちらつき感を抑制するためで
ある。このちらつき感は垂直走査の時間が長い場合に感
じられる。よって、上述のように1フレームをさに2フ
ィールドで構成することにより、見掛け上の垂直走査の
時間を半分とし、ちらつき感を抑制するのである。
The above-mentioned method is adopted in order to suppress the flicker that occurs when a bright screen is displayed. This flicker feeling is felt when the vertical scanning time is long. Therefore, by constructing one frame with two fields as described above, the apparent vertical scanning time is halved, and the flicker feeling is suppressed.

【0006】また、1フレームに必要とする情報量を減
らすために、上述のような方法が採用されているという
理由もある。
There is also a reason that the above method is adopted in order to reduce the amount of information required for one frame.

【0007】しかし、上述の方法による表示では、実質
的な走査線の数が2/nとなってしまうので、垂直解像
度が低下してしまうという問題がある。
However, in the display by the above-mentioned method, since the number of scanning lines becomes 2 / n, the vertical resolution is lowered.

【0008】特にプロジェクターのように大画面を投影
することによって表示を行う方法においては、表示が行
われていない他のフィールドの表示が行われてしまい、
その非表示部が観察されてしまうという問題がある。こ
れは垂直解像度を低下させる大きな要因となる。
In particular, in the method of displaying by projecting a large screen like a projector, other fields which are not displayed are displayed,
There is a problem that the non-display part is observed. This is a major factor in reducing the vertical resolution.

【0009】[0009]

【発明が解決しようとする課題】本明細書で開示する発
明は、上述のような走査方法を採用した場合であっても
垂直解像度が低下することのない構成を提供することを
課題とする。
SUMMARY OF THE INVENTION It is an object of the invention disclosed in the present specification to provide a configuration in which the vertical resolution does not deteriorate even when the scanning method as described above is adopted.

【0010】[0010]

【課題を解決するための手段】本明細書で開示する発明
の一つは、2群に分けられた画像を投影面上に重ねて投
影する手段を有し、投影される画像はマトリクス状に配
置される画素で構成され、Nを1,3,5・・・・・で
示される奇数として前記投影面においてN行目の形成を
一方の群の画像で行い、N+1行目の形成を他方の群の
画像で行われることを特徴とする。
One of the inventions disclosed in the present specification has means for projecting images divided into two groups on a projection surface in an overlapping manner, and the projected images are arranged in a matrix. It is composed of pixels to be arranged, N is an odd number shown by 1, 3, 5 ... And the Nth row is formed by the image of one group on the projection plane, and the N + 1th row is formed by the other. Is performed on images of the group.

【0011】上記構成の具体的な例を図3に示す。図3
に示すのは、図2に示す6つのアクティブマトリクス領
域で形成された6つの画像を2群に分け、それを光学系
508からスクリーン510に重ねて投影する構成を有
している。
A specific example of the above configuration is shown in FIG. FIG.
2 shows a structure in which six images formed by the six active matrix regions shown in FIG. 2 are divided into two groups and the images are projected from the optical system 508 on the screen 510 in an overlapping manner.

【0012】図3に示す表示装置は、図2にその概要を
示す集積化された液晶パネル507を備えている。50
7で示される集積化された液晶パネルでは、図2の20
1〜203で示されるアクティブマトリクス領域で例え
ば上記N行目の画像の形成が行われる。そして、204
〜206で示されるアクティブマトリクス領域でN+1
行目の画像の形成が行われる。
The display device shown in FIG. 3 is provided with an integrated liquid crystal panel 507 whose outline is shown in FIG. 50
In the integrated liquid crystal panel shown in FIG.
The image of the Nth row, for example, is formed in the active matrix regions indicated by 1 to 203. And 204
N + 1 in the active matrix area indicated by 206
The image of the line is formed.

【0013】他の発明の構成は、1フレームが第1のフ
ィールドと第2のフィールドでもって構成される表示を
行う装置であって、前記第1のフィールドを形成する画
像形成手段と、前記第2のフィールドを形成する画像形
成手段と、を有することを特徴とする。
According to another aspect of the invention, there is provided a display device in which one frame is composed of a first field and a second field, the image forming means forming the first field, and the first field. Image forming means for forming two fields.

【0014】上記構成の具体的な例として、図1に示す
構成を挙げることができる。図1に示す構成において
は、201〜203で示されるアクティブマトリクス領
域で第1のフィールドの形成が行われ、204〜206
で示されるアクティブマトリクス領域で第2のフィール
ドの形成が行われる。
As a specific example of the above configuration, the configuration shown in FIG. 1 can be cited. In the configuration shown in FIG. 1, the first field is formed in the active matrix regions 201-203, and 204-206.
A second field is formed in the active matrix region shown by.

【0015】特に図1に示されるように一方の画像形成
手段によって第1のフィールドで示される期間で情報の
書込み(画像の表示)を行い、それが終了した時点で他
方の画像形成手段によって第2のフィールドの画像の形
成を行う。この際、第2のフィールドの表示が行われて
いる最中においては、第1のフォールの画像をそまま維
持させておく。すると、見掛け上の垂直解像度を高める
ことができる。
In particular, as shown in FIG. 1, one image forming means writes information (displays an image) in the period shown in the first field, and when the writing is finished, the other image forming means makes the first writing. The image of the second field is formed. At this time, while the display of the second field is being performed, the image of the first fall is kept as it is. Then, the apparent vertical resolution can be increased.

【0016】他の発明の構成は、マトリクス状に配置さ
れた表示画面の各画素に情報を書き込む方法であって、
2群に分けられた画像を合成して投影し、Nを1,3,
5・・・・・で示される奇数として前記投影面において
N行目の形成を一方の群の画像で行い、N+1行目の形
成を他方の群の画像で行うことを特徴とする。
Another structure of the invention is a method of writing information in each pixel of a display screen arranged in a matrix,
The images divided into two groups are combined and projected, and N is 1, 3,
It is characterized in that the Nth row is formed by the image of one group and the N + 1th row is formed by the image of the other group on the projection plane as an odd number indicated by 5 ...

【0017】他の発明の構成は、1フレームが第1のフ
ィールドと第2のフィールドでもって構成される表示方
法において、第1のフィールドと第2フィールドとを別
の画像形成装置で構成することを特徴とする。
According to another aspect of the invention, in a display method in which one frame is composed of a first field and a second field, the first field and the second field are formed by different image forming apparatuses. Is characterized by.

【0018】[0018]

【実施例】【Example】

〔実施例1〕本実施例で利用される集積化された液晶パ
ネルの概要を図2に示す。図2に示す構成は、201〜
203で示されるアクティブマトリクス領域でRGBで
なる第1の画像の形成を行い、204〜206で示され
るアクティブマトリクス領域でRGBでなる第2の画像
の形成を行う機能を有している。
[Embodiment 1] An outline of an integrated liquid crystal panel used in this embodiment is shown in FIG. The configuration shown in FIG.
It has a function of forming a first image of RGB in the active matrix area indicated by 203 and forming a second image of RGB in the active matrix area indicated by 204 to 206.

【0019】またアクティブマトリクス領域201〜2
03の水平走査は、共通に配置された水平走査制御回路
207によって制御される。またアクティブマトリクス
領域204〜206の水平走査は、共通に配置された水
平走査制御回路208によって制御される。
Further, active matrix regions 201 to 2
The horizontal scanning of 03 is controlled by the horizontal scanning control circuit 207 arranged in common. Horizontal scanning of the active matrix areas 204 to 206 is controlled by a horizontal scanning control circuit 208 arranged in common.

【0020】また、水平走査制御回路207と208と
はその動作のタイミングが垂直走査のタイミングでもっ
て制御され、第1フィールドと第2フィールドの画像を
形成するように動作する。即ち、アクティブマトリクス
領域201〜203で形成される画像が図1の第1のフ
ィールドを形成し、アクティブマトリクス領域204〜
206で形成される画像が図1の第2のフィールドを形
成する。そして第1のフィールドと第2のフィールドで
もって1フレームが形成される。
Further, the horizontal scanning control circuits 207 and 208 are controlled in timing of their operations at the timing of vertical scanning, and operate so as to form images of the first field and the second field. That is, the image formed in the active matrix regions 201 to 203 forms the first field of FIG.
The image formed at 206 forms the second field of FIG. Then, one frame is formed by the first field and the second field.

【0021】またアクティブマトリクス領域201と2
04は、垂直走査制御回路209によって共通に制御さ
れる。またアクティブマトリクス領域202と205
は、垂直走査制御回路210によって共通に制御され
る。またアクティブマトリクス領域203と206は、
垂直走査制御回路211によって共通に制御される。
Further, active matrix regions 201 and 2
04 are commonly controlled by the vertical scanning control circuit 209. In addition, active matrix areas 202 and 205
Are commonly controlled by the vertical scanning control circuit 210. Further, the active matrix areas 203 and 206 are
It is commonly controlled by the vertical scanning control circuit 211.

【0022】このような構成は、液晶パネルの構成を簡
略化でき、その生産コストや信頼性を高めることができ
る。
With such a structure, the structure of the liquid crystal panel can be simplified, and its production cost and reliability can be increased.

【0023】図2に示す構成において、102で示され
るような回路はフリップフロップ回路である。この回路
は、2つの状態のうちのどれかを安定に維持する機能を
有している。
In the configuration shown in FIG. 2, the circuit indicated by 102 is a flip-flop circuit. This circuit has a function of keeping one of the two states stable.

【0024】例えば、入力レベルがHの状態で動作クロ
ック信号の立ち上がりエッジが入力すると、出力レベル
がHとなる。また入力レベルがLの状態で動作クロック
信号の立ち上がりエッジが入力すると、出力レベルはL
となる。そして、次の動作クロック信号の立ち上がりエ
ッジが入力しない限り、これらの状態が維持される機能
を有している。
For example, when the rising edge of the operation clock signal is input while the input level is H, the output level becomes H. If the rising edge of the operation clock signal is input when the input level is L, the output level is L
Becomes Then, these states are maintained unless the next rising edge of the operation clock signal is input.

【0025】図2に示す構成においては、まずVSTA
(垂直走査タイミングイネーブル信号)のHレベルの信
号がフリップフロップ回路の入力に加わる。この状態に
おいて、フリップフロップ回路102にCLKV(垂直
走査制御回路の動作クロック)の立ち上がりエッジが入
力する。
In the configuration shown in FIG. 2, first, VSTA is
An H level signal (vertical scanning timing enable signal) is applied to the input of the flip-flop circuit. In this state, the rising edge of CLKV (operation clock of the vertical scanning control circuit) is input to the flip-flop circuit 102.

【0026】するとフリップフロップ回路102におい
て、VSTAがCLKVによって打ち抜かれた状態とな
り、ゲイト線103の信号レベルがHレベルとなる。即
ち、フリップフロップ回路102の入力がHレベルにお
いて、CLKVの立ち上がりエッジが入力することによ
り、フリップフロップ回路102の出力がHレベルとな
る。
Then, in the flip-flop circuit 102, VSTA is punched out by CLKV, and the signal level of the gate line 103 becomes H level. That is, when the input of the flip-flop circuit 102 is at the H level and the rising edge of CLKV is input, the output of the flip-flop circuit 102 becomes at the H level.

【0027】このゲイト信号線103がHレベルとなる
ことによって、(0,0),(1.0),(2,0)・・・(m,0) で示さ
れる各番地の画素に配置された薄膜トランジスタがON
動作となる。
When the gate signal line 103 becomes H level, the gate signal line 103 is arranged at the pixel at each address indicated by (0,0), (1.0), (2,0) ... (m, 0). Thin film transistor is ON
It will work.

【0028】この状態でフリップフロップ回路104に
おいてCLKH(水平走査制御回路の動作クロック)の
立ち上がりエッジにより、HSTA(水平走査タイミン
グイネーブル信号)が打ち抜かれる。この結果、画像サ
ンプリング信号線105の信号レベルがHとなる。
In this state, in the flip-flop circuit 104, HSTA (horizontal scanning timing enable signal) is punched out at the rising edge of CLKH (horizontal scanning control circuit operation clock). As a result, the signal level of the image sampling signal line 105 becomes H.

【0029】そしてサンプリングホールド回路106に
おいて、画像データが取り込まれ、画像信号線107に
画像データが流れ込む。この状態においては、(0,0),
(1,0),(m,0) ・・・で示される行の薄膜トランジスタが
全てON動作であるから、結局(0,0) で示される番地に
おいて画像データの書込みが行われる。
Then, the sampling and holding circuit 106 takes in the image data, and the image data flows into the image signal line 107. In this state, (0,0),
Since all the thin film transistors in the row indicated by (1,0), (m, 0) ... Are ON operation, image data is written in the address indicated by (0,0).

【0030】次にCLKHの次の立ち上がりエッジによ
って、フリップフロップ回路108の出力がHレベル、
フリップフロップ回路104の出力がLレベルとなる。
即ち、フリップフロップ回路108の入力部(フリップ
フロップ回路104に出力部)がHレベルにおいて、C
LKHの次の立ち上がりエッジが入力することによっ
て、フリップフロップ回路108の出力はHレベルに変
化する。またこの際、フリップフロップ回路104の出
力はLレベルに変化する。
Next, at the next rising edge of CLKH, the output of the flip-flop circuit 108 becomes H level,
The output of the flip-flop circuit 104 becomes L level.
That is, when the input section of the flip-flop circuit 108 (the output section of the flip-flop circuit 104) is at the H level, C
The input of the next rising edge of LKH changes the output of the flip-flop circuit 108 to the H level. At this time, the output of the flip-flop circuit 104 changes to L level.

【0031】この結果、画像サンプリング信号線109
がHレベルとなる。そしてさらにサンプリングホールド
回路110において画像データが取り込まれ、画像信号
線111に画像データが供給される。
As a result, the image sampling signal line 109
Becomes H level. Then, the sampling and holding circuit 110 further captures the image data and supplies the image data to the image signal line 111.

【0032】この結果、(1,0) 番地において情報の書込
みが行われる。このようにして、順次(m,0) 番地の画素
まで情報の書込みが行われていく。こうして第1行目に
対する情報の書込みが行われる。
As a result, information is written at the address (1,0). In this way, information is sequentially written up to the pixel at the address (m, 0). In this way, information is written in the first row.

【0033】次に垂直走査制御回路の次のフリップフロ
ップ回路の出力がHレベルとなり、(0,1),(1,1) ・・・
(m,0) 番地に対する情報の書込みが行われていく。そし
て、(m,n) 番地までの情報の書込みが終了した段階で1
フィールドの情報の書き込むが終了する。
Next, the output of the next flip-flop circuit of the vertical scanning control circuit becomes H level, and (0,1), (1,1) ...
Information is written to the (m, 0) address. Then, at the stage when the writing of information up to the address (m, n) is completed,
Writing of the field information ends.

【0034】上記の動作の最中において、208で示さ
れる水平走査制御回路にはHSTAが入力せず、その動
作は行われない。従って、上記の動作は201〜203
で示されるアクティブマトリクス領域において同様に行
われる。
During the above operation, HSTA is not input to the horizontal scanning control circuit indicated by 208, and the operation is not performed. Therefore, the above operation is 201 to 203.
The same is done in the active matrix area indicated by.

【0035】そして201〜203で示されるアクティ
ブマトリクス領域の全ての画素に対する情報の書込みが
終了したら、VSTA(垂直走査タイミングイネーブル
信号)のタイミングによって、水平走査制御回路208
にHSTAの信号が加わる状態となる。そして、アクテ
ィブマトリクス領域204〜206の第1行目に対して
情報の書き込みが行われていく。
When the writing of information to all the pixels in the active matrix area indicated by 201 to 203 is completed, the horizontal scanning control circuit 208 is controlled by the timing of VSTA (vertical scanning timing enable signal).
The HSTA signal is applied to the. Then, information is written in the first row of the active matrix regions 204 to 206.

【0036】この情報の書込みは、アクティブマトリク
ス領域204〜206の全ての画素に対して順次行われ
ていく。この結果第2フォールドの情報の書込みが行わ
れる。
Writing of this information is sequentially performed on all the pixels in the active matrix regions 204 to 206. As a result, the second fold information is written.

【0037】このようにして、交互にRGBのフィール
ドの情報の書込みが行われる。この1フィールドの情報
の書込みに際して、他のフィールドで書き込まれた情報
は維持されている。従って、図1に示すような動作タイ
ミングで表示が行われていくことになる。
In this way, the information of the RGB fields is written alternately. When writing the information in this one field, the information written in the other fields is maintained. Therefore, the display is performed at the operation timing as shown in FIG.

【0038】このようにすると、垂直方向における走査
線の数を減らすことがないので、垂直解像度を高めるこ
とができる。
In this way, the number of scanning lines in the vertical direction is not reduced, so that the vertical resolution can be increased.

【0039】図2には、6つのアクティブマトリクス領
域を集積化する例を示したが、2×1個や3×3個、さ
らに4×2個というようにアクティブマトリクス領域を
集積化することは可能である。
Although FIG. 2 shows an example in which six active matrix regions are integrated, it is not possible to integrate the active matrix regions such as 2 × 1, 3 × 3, and 4 × 2. It is possible.

【0040】一般にアクティブマトリクスの数をM×N
個とした場合、必要とする水平走査制御回路と垂直走査
制御回路の数は合計でM+N個でよい。このような構成
は、同一基板上に集積化された構成と相まって、作製コ
ストの低減や信頼性の向上といった有意性を得ることが
できる。
Generally, the number of active matrices is M × N.
When the number is set to be M, the total number of horizontal scanning control circuits and vertical scanning control circuits required is M + N. Such a structure, combined with the structure integrated on the same substrate, can bring significant advantages such as reduction in manufacturing cost and improvement in reliability.

【0041】〔実施例2〕本実施例は、図2に示す集積
化された液晶パネルを利用した投影型の表示装置の例で
ある。図3に本実施例の概要を示す。図3において、5
00が装置の筐体であり、この筐体500に配置された
スクリーン510に内部から拡大投影された画像が表示
される。
[Embodiment 2] This embodiment is an example of a projection type display device using the integrated liquid crystal panel shown in FIG. FIG. 3 shows an outline of this embodiment. In FIG. 3, 5
Reference numeral 00 denotes a casing of the apparatus, and an image enlarged and projected from the inside is displayed on a screen 510 arranged in the casing 500.

【0042】ここでは、スクリーンに投影された面側の
反対側から画像を見る構成(一般にリアプロジェクショ
ンと称される)を示すが、スクリーンに投影された面側
から画像を見る構成(一般に投射型プロジェクションと
称される)の場合も画像が反転する点を除けば、基本的
な構成は同じである。ただし、投射型プロジェクション
の場合は、筐体とスクリーンと一体化されていない点が
異なる。
Here, a configuration for viewing an image from the side opposite to the surface projected on the screen (generally called rear projection) is shown, but a configuration for viewing an image from the surface projected on the screen (generally a projection type). Also called projection), the basic configuration is the same except that the image is reversed. However, the projection type projection is different in that it is not integrated with the housing and the screen.

【0043】また筐体500内には、適当な制御回路5
11が内蔵されており、例えば画像表示の制御や2次元
画像と3次元画像との選択等が行われる。
In the housing 500, an appropriate control circuit 5
11 is built in, and for example, image display control and selection between a two-dimensional image and a three-dimensional image are performed.

【0044】図5において、白色光を発する光源501
からの光はまずハーフミラー502によって反射され、
ダイクロイックミラー504、505、506でGBR
に対応した波長領域を有する光に分光される。
In FIG. 5, a light source 501 that emits white light.
The light from is first reflected by the half mirror 502,
GBR with dichroic mirrors 504, 505, 506
Is dispersed into light having a wavelength region corresponding to.

【0045】また、ミラー503によって反射された光
も図示しないダイクロイックミラーによってB(青)G
(緑)R(赤)の各波長領域に分光される。即ち、2組
のRGB用のダイクロイックミラーによって、2組のR
GBの光線(計6射線)が生成される。
The light reflected by the mirror 503 is also B (blue) G by a dichroic mirror (not shown).
It is split into each wavelength region of (green) R (red). That is, by using two sets of RGB dichroic mirrors, two sets of R
GB rays (6 rays total) are generated.

【0046】これらの光線は、図4にその概略を示す集
積化された液晶パネル507に入射する。そして集積化
された液晶パネル507で光学変調されることによって
形成される2組のRGBの像は、光学系508からミラ
ー509を介してスクリンーン(投影面)510に投影
され、そこでカラー像として合成される。
These light rays are incident on the integrated liquid crystal panel 507 whose outline is shown in FIG. Then, two sets of RGB images formed by being optically modulated by the integrated liquid crystal panel 507 are projected from the optical system 508 to a screen (projection surface) 510 via a mirror 509, and are combined as a color image there. To be done.

【0047】光学系508には、拡大投影用のレンズ系
と立体表示(3次元表示)を行わす場合に利用される偏
光付与手段(普通偏光板が利用される)が内蔵されてい
る。この偏光付与手段は、普通の2次元表示の場合に
は、単なる減光手段として機能するだけである。従っ
て、表示輝度を下げる以外に特に障害はない。しかし、
2次元表示時により輝度を高めたいのであれば、この偏
光付与手段を機械的に光路から外せるようにすればよ
い。
The optical system 508 includes a lens system for magnifying projection and a polarization imparting means (usually a polarizing plate is used) used for stereoscopic display (three-dimensional display). In the case of ordinary two-dimensional display, this polarization imparting means merely functions as a light reducing means. Therefore, there is no particular obstacle other than lowering the display brightness. But,
If it is desired to increase the brightness in the two-dimensional display, this polarization imparting means may be mechanically removed from the optical path.

【0048】本実施例に示すような表示装置を用いる
と、明るい画像を高い解像度でもって表示させることが
できる。
By using the display device as shown in this embodiment, a bright image can be displayed with high resolution.

【0049】[0049]

【発明の効果】本明細書に開示する方法を採用すること
により、垂直解像度を高めた構成とすることができる。
By adopting the method disclosed in the present specification, it is possible to obtain a structure having an increased vertical resolution.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 表示タイミングを示すチャート図。FIG. 1 is a chart showing display timing.

【図2】 集積化された液晶パネルの構成を示す概略
図。
FIG. 2 is a schematic diagram showing a configuration of an integrated liquid crystal panel.

【図3】 投影型の表示装置の概略を示す図。FIG. 3 is a diagram showing an outline of a projection type display device.

【図4】 マトリクス領域の画素配置を示す概略図。FIG. 4 is a schematic diagram showing a pixel arrangement in a matrix area.

【符号の説明】[Explanation of symbols]

201、202、203 アクティブマトリクス領域 204、205、206 アクティブマトリクス領域 207、208 水平走査制御回路 209、210、211 垂直走査制御回路 104、108、102 フリップフロップ回路 501 光源 502 ハーフミラー 503 ミラー 504、505、506 ダイクロイックミラー 507 集積化された液晶パネル 508 光学系 509 ミラー 510 スクリーン 511 制御回路 201, 202, 203 Active matrix area 204, 205, 206 Active matrix area 207, 208 Horizontal scanning control circuit 209, 210, 211 Vertical scanning control circuit 104, 108, 102 Flip-flop circuit 501 Light source 502 Half mirror 503 Mirror 504, 505 , 506 Dichroic mirror 507 Integrated liquid crystal panel 508 Optical system 509 Mirror 510 Screen 511 Control circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shunpei Yamazaki 398 Hase, Atsugi-shi, Kanagawa Japan Semiconductor Energy Laboratory Co., Ltd.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】2群に分けられた画像を投影面上に重ねて
投影する手段を有し、 投影される画像はマトリクス状に配置される画素で構成
され、 Nを1,3,5・・・・・で示される奇数として前記投
影面においてN行目の形成を一方の群の画像で行い、 N+1行目の形成を他方の群の画像で行われることを特
徴とする表示装置。
1. A means for projecting images divided into two groups in an overlapping manner on a projection surface, wherein the projected image is composed of pixels arranged in a matrix, and N is 1, 3, 5 ,. The display device is characterized in that the Nth row is formed by the image of one group and the N + 1th row is formed by the image of the other group on the projection plane as an odd number indicated by.
【請求項2】請求項1において、N行目の画像が維持さ
れた状態でN+1行目の画像の形成が行われることを特
徴とする表示装置。
2. The display device according to claim 1, wherein the image on the (N + 1) th row is formed while the image on the Nth row is maintained.
【請求項3】1フレームが第1のフィールドと第2のフ
ィールドでもって構成される表示を行う装置であって、 前記第1のフィールドを形成する画像形成手段と、 前記第2のフィールドを形成する画像形成手段と、 を有することを特徴とする表示装置。
3. An apparatus for performing display in which one frame is composed of a first field and a second field, wherein image forming means for forming the first field and the second field are formed. And an image forming unit for controlling the display device.
【請求項4】請求項3において、第1のフィールドの画
像が維持された状態で第2のフィールドの画像の形成が
行われることを特徴とする表示装置。
4. The display device according to claim 3, wherein the image of the second field is formed while the image of the first field is maintained.
【請求項5】マトリクス状に配置された表示画面の各画
素に情報を書き込む方法であって、 2群に分けられた画像を合成して投影し、 Nを1,3,5・・・・・で示される奇数として前記投
影面においてN行目の形成を一方の群の画像で行い、 N+1行目の形成を他方の群の画像で行うことを特徴と
する表示方法。
5. A method for writing information in each pixel of a display screen arranged in a matrix, wherein images divided into two groups are combined and projected, and N is 1, 3, 5, ... A display method characterized in that the Nth row is formed on the image of one group and the N + 1th row is formed on the image of the other group on the projection plane as an odd number indicated by.
【請求項6】請求項5において、N行目の画像が維持さ
れた状態でN+1行目の画像の形成が行われることを特
徴とする表示方法。
6. The display method according to claim 5, wherein the image of the (N + 1) th row is formed while the image of the Nth row is maintained.
【請求項7】1フレームが第1のフィールドと第2のフ
ィールドでもって構成される表示方法において、 第1のフィールドと第2フィールドとを別の画像形成装
置で構成することを特徴とする表示方法。
7. A display method in which one frame is composed of a first field and a second field, wherein the first field and the second field are composed of different image forming apparatuses. Method.
【請求項8】請求項7において、第1のフィールドの画
像が維持された状態で第2のフィールドの画像の形成が
行われることを特徴とする表示装置。
8. The display device according to claim 7, wherein the image of the second field is formed while the image of the first field is maintained.
JP29374195A 1995-10-14 1995-10-15 Display device and display method Pending JPH09114425A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP29374195A JPH09114425A (en) 1995-10-15 1995-10-15 Display device and display method
TW085112302A TW581906B (en) 1995-10-14 1996-10-08 Display apparatus and method
KR1019960045620A KR100332618B1 (en) 1995-10-14 1996-10-14 Image display method and display device
US08/730,411 US5986630A (en) 1995-10-14 1996-10-15 Display apparatus and method
US09/441,921 US6597336B1 (en) 1995-10-14 1999-11-16 Display apparatus and method
JP2000034245A JP3602395B2 (en) 1995-10-15 2000-02-10 Projection type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29374195A JPH09114425A (en) 1995-10-15 1995-10-15 Display device and display method

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2000034245A Division JP3602395B2 (en) 1995-10-15 2000-02-10 Projection type display device
JP2001283848A Division JP2002175061A (en) 2001-09-18 2001-09-18 Display device and its drive method

Publications (1)

Publication Number Publication Date
JPH09114425A true JPH09114425A (en) 1997-05-02

Family

ID=17798647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29374195A Pending JPH09114425A (en) 1995-10-14 1995-10-15 Display device and display method

Country Status (1)

Country Link
JP (1) JPH09114425A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191828B1 (en) 1996-08-24 2001-02-20 Lg Electronics Inc. Position sensible liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191828B1 (en) 1996-08-24 2001-02-20 Lg Electronics Inc. Position sensible liquid crystal display device

Similar Documents

Publication Publication Date Title
JP3308880B2 (en) Liquid crystal display and projection type liquid crystal display
KR100331486B1 (en) Liquuid Crystal Display Apparatus and Liquid Crystal Display Projector the same including
JP5876635B2 (en) Electro-optical device drive device, electro-optical device, and electronic apparatus
US5850269A (en) Liquid crystal display device wherein each scanning electrode includes three gate lines corresponding separate pixels for displaying three dimensional image
JP3191093B2 (en) Color filter pixel array structure, liquid crystal display device using the same, and method of driving the same
US5877740A (en) Display device
TW200527902A (en) Electro-optical device, driving method of electro-optical device, driving circuit of electro-optical device and electronic apparatus
US6005645A (en) Stereoscopic display device having particular circuits
JPH0895526A (en) Color liquid crystal display device for rgb field sequential display system
JP4122911B2 (en) Liquid crystal display device and liquid crystal panel
KR100332618B1 (en) Image display method and display device
JPH07253566A (en) Liquid crystal display device
JP4453356B2 (en) Liquid crystal display
JPH09114425A (en) Display device and display method
JP4620933B2 (en) Information display device
JP3602395B2 (en) Projection type display device
JP4345445B2 (en) Image processing apparatus, image display apparatus, and calculation parameter setting method in image processing apparatus
JPH09114424A (en) Display method
JP2004021025A (en) Image display device and driving method for the same
JP2671799B2 (en) Projection display device
JPS62254124A (en) Projection type color display device
JP2002175061A (en) Display device and its drive method
JP2000200065A (en) Display device and display method
JPH08171370A (en) Liquid crystal display driving method
JP3934656B2 (en) Display device