JP2002175061A - Display device and its drive method - Google Patents

Display device and its drive method

Info

Publication number
JP2002175061A
JP2002175061A JP2001283848A JP2001283848A JP2002175061A JP 2002175061 A JP2002175061 A JP 2002175061A JP 2001283848 A JP2001283848 A JP 2001283848A JP 2001283848 A JP2001283848 A JP 2001283848A JP 2002175061 A JP2002175061 A JP 2002175061A
Authority
JP
Japan
Prior art keywords
image
group
active matrix
field
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001283848A
Other languages
Japanese (ja)
Inventor
Yoshiharu Hirakata
吉晴 平形
Satoshi Teramoto
聡 寺本
Jun Koyama
潤 小山
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001283848A priority Critical patent/JP2002175061A/en
Publication of JP2002175061A publication Critical patent/JP2002175061A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a display method having enhanced vertical resolution. SOLUTION: At a stage when a first field is ended, a second field is started, while maintaining information written in the first field. At a stage when the second field is ended, a first field of a next frame is started, while maintaining information written in the second field. Furthermore, two fields are constituted by different image forming devices and then are composited and are projected. Thereby vertical resolution can be enhanced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本明細書で開示する発明は、アク
ティブマトリクス型の液晶表示装置に代表されるアクテ
ィブマトリクス型の表示装置における表示方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display method in an active matrix type display device represented by an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】従来よりアクティブマトリクス型の液晶
表示装置が知られている。これは、マトリクス状に配置
された画素のそれぞれにスイッチング用の薄膜トランジ
スタや非線型素子を配置し、画素電極に出入りする電荷
を制御する構成を有している。
2. Description of the Related Art Conventionally, an active matrix type liquid crystal display device has been known. This has a configuration in which a switching thin film transistor and a non-linear element are arranged in each of the pixels arranged in a matrix to control the charge flowing into and out of the pixel electrode.

【0003】一般にアクティブマトリクス型の液晶表示
装置における表示方法としては、1フレームを第1フィ
ールドと第2フィールドとに分けた表示方法が利用され
ている。この方法は、図1にそのタイミングチャートを
示すように図4に示すようなm行n列のマトリクス状に
配列された画素に対して、まず奇数行に対して情報の書
込みを行い、即ち情報の表示を行い、これを第1フィー
ルドとする。そして、次に偶数行に対して情報の書込み
を行い、これを第2フィールドとする。こうして第1フ
ィールドと第2フィールドでもって1フレームが構成さ
れるというものである。
Generally, as a display method in an active matrix type liquid crystal display device, a display method in which one frame is divided into a first field and a second field is used. In this method, as shown in the timing chart of FIG. 1, information is first written to odd-numbered rows for pixels arranged in a matrix of m rows and n columns as shown in FIG. Is displayed, and this is set as a first field. Then, information is written to the even-numbered rows, and this is set as a second field. Thus, one frame is composed of the first field and the second field.

【0004】具体的には、図4のマトリクス領域におい
て、(1,1),(2,1),(3,1) ・・・の行に対して順次情報の
書込みを来ない、さらに(1,3),(2,3) ・・・の行に対し
て順次情報の書込みを来ない、第1フィールドとし、次
に(1,2),(2,2),(3,2) ・・・の行に対して順次情報の書
込みを来ない、さらに(1,4),(2,4) ・・・の行に対して
順次情報の書込みを来ない、第2フィールドとする。そ
して、全ての画素に対して情報の書込みが終了した時点
で1フレームが終了する。そしてこのフレームが1秒間
に30回繰り返されることで表示が行われる。
Specifically, in the matrix area shown in FIG. 4, information is not sequentially written to the rows (1, 1), (2, 1), (3, 1),. 1,3), (2,3)... The information is not sequentially written to the rows, the first field, and then (1,2), (2,2), (3,2) .. Are not sequentially written, and furthermore, the information is not sequentially written to the (1,4), (2,4). Then, when writing of information to all the pixels is completed, one frame ends. The display is performed by repeating this frame 30 times per second.

【0005】上記のような方法が採用されるのは、明る
い画面とした場合に生じるちらつき感を抑制するためで
ある。このちらつき感は垂直走査の時間が長い場合に感
じられる。よって、上述のように1フレームをさに2フ
ィールドで構成することにより、見掛け上の垂直走査の
時間を半分とし、ちらつき感を抑制するのである。
The above method is employed to suppress the flickering that occurs when a bright screen is displayed. This flicker is felt when the vertical scanning time is long. Therefore, by constituting one frame with two fields as described above, the apparent vertical scanning time is reduced to half and the flicker is suppressed.

【0006】また、1フレームに必要とする情報量を減
らすために、上述のような方法が採用されているという
理由もある。
There is another reason that the above-described method is employed to reduce the amount of information required for one frame.

【0007】しかし、上述の方法による表示では、実質
的な走査線の数が2/nとなってしまうので、垂直解像
度が低下してしまうという問題がある。
However, in the display by the above-described method, the number of scanning lines is substantially 2 / n, so that there is a problem that the vertical resolution is reduced.

【0008】特にプロジェクターのように大画面を投影
することによって表示を行う方法においては、表示が行
われていない他のフィールドの表示が行われてしまい、
その非表示部が観察されてしまうという問題がある。こ
れは垂直解像度を低下させる大きな要因となる。
In particular, in a method of performing display by projecting a large screen like a projector, other fields that are not displayed are displayed.
There is a problem that the non-display part is observed. This is a major factor in lowering the vertical resolution.

【0009】[0009]

【発明が解決しようとする課題】本明細書で開示する発
明は、上述のような走査方法を採用した場合であっても
垂直解像度が低下することのない構成を提供することを
課題とする。
SUMMARY OF THE INVENTION An object of the invention disclosed in this specification is to provide a configuration in which the vertical resolution does not decrease even when the above-described scanning method is adopted.

【0010】[0010]

【課題を解決するための手段】本明細書で開示する発明
の一つは、2群に分けられた画像を投影面上に重ねて投
影する手段を有し、投影される画像はマトリクス状に配
置される画素で構成され、Nを1,3,5・・・・・で
示される奇数として前記投影面においてN行目の形成を
一方の群の画像で行い、N+1行目の形成を他方の群の
画像で行われることを特徴とする。
Means for Solving the Problems One of the inventions disclosed in the present specification has means for projecting images divided into two groups on a projection plane so that the projected images are arranged in a matrix. , N is an odd number represented by 1, 3, 5,..., And the Nth row is formed on one group of images on the projection plane, and the N + 1th row is formed on the other side. In the group of images.

【0011】上記構成の具体的な例を図3に示す。図3
に示すのは、図2に示す6つのアクティブマトリクス領
域で形成された6つの画像を2群に分け、それを光学系
508からスクリーン510に重ねて投影する構成を有
している。
FIG. 3 shows a specific example of the above configuration. FIG.
3 has a configuration in which six images formed by the six active matrix regions shown in FIG. 2 are divided into two groups, and the two groups are projected from the optical system 508 onto the screen 510.

【0012】図3に示す表示装置は、図2にその概要を
示す集積化された液晶パネル507を備えている。50
7で示される集積化された液晶パネルでは、図2の20
1〜203で示されるアクティブマトリクス領域で例え
ば上記N行目の画像の形成が行われる。そして、204
〜206で示されるアクティブマトリクス領域でN+1
行目の画像の形成が行われる。
The display device shown in FIG. 3 includes an integrated liquid crystal panel 507 whose outline is shown in FIG. 50
In the integrated liquid crystal panel shown by reference numeral 7, 20 in FIG.
For example, the N-th row image is formed in the active matrix areas indicated by 1 to 203. And 204
N + 1 in the active matrix area
An image on the line is formed.

【0013】他の発明の構成は、1フレームが第1のフ
ィールドと第2のフィールドでもって構成される表示を
行う装置であって、前記第1のフィールドを形成する画
像形成手段と、前記第2のフィールドを形成する画像形
成手段と、を有することを特徴とする。
According to another aspect of the present invention, there is provided an apparatus for performing a display in which one frame is composed of a first field and a second field, wherein the image forming means for forming the first field; Image forming means for forming two fields.

【0014】上記構成の具体的な例として、図2に示す
構成を挙げることができる。図2に示す構成において
は、201〜203で示されるアクティブマトリクス領
域で第1のフィールドの形成が行われ、204〜206
で示されるアクティブマトリクス領域で第2のフィール
ドの形成が行われる。
FIG. 2 shows a specific example of the above configuration. In the configuration shown in FIG. 2, the first field is formed in the active matrix areas 201 to 203, and the fields 204 to 206 are formed.
The second field is formed in the active matrix region indicated by.

【0015】特に図1に示されるように一方の画像形成
手段によって第1のフィールドで示される期間で情報の
書込み(画像の表示)を行い、それが終了した時点で他
方の画像形成手段によって第2のフィールドの画像の形
成を行う。この際、第2のフィールドの表示が行われて
いる最中においては、第1のフィールドの画像をそのま
ま維持させておく。すると、見掛け上の垂直解像度を高
めることができる。
In particular, as shown in FIG. 1, information writing (image display) is performed by one image forming means in a period indicated by the first field, and when the writing is completed, the other image forming means performs the writing of information. An image of the second field is formed. At this time, while the display of the second field is being performed, the image of the first field is kept as it is. Then, the apparent vertical resolution can be increased.

【0016】他の発明の構成は、マトリクス状に配置さ
れた表示画面の各画素に情報を書き込む方法であって、
2群に分けられた画像を合成して投影し、Nを1,3,
5・・・・・で示される奇数として前記投影面において
N行目の形成を一方の群の画像で行い、N+1行目の形
成を他方の群の画像で行うことを特徴とする。
Another aspect of the invention is a method of writing information to each pixel of a display screen arranged in a matrix,
The images divided into two groups are combined and projected, and N is set to 1, 3,
It is characterized in that the formation of the N-th row on the projection plane is performed by the image of one group and the formation of the (N + 1) -th row is performed by the image of the other group as odd numbers indicated by 5.

【0017】他の発明の構成は、1フレームが第1のフ
ィールドと第2のフィールドでもって構成される表示方
法において、第1のフィールドと第2フィールドとを別
の画像形成装置で構成することを特徴とする。
According to another aspect of the present invention, in a display method in which one frame is composed of a first field and a second field, the first field and the second field are composed of different image forming apparatuses. It is characterized by.

【0018】[0018]

【実施例】〔実施例1〕本実施例で利用される集積化さ
れた液晶パネルの概要を図2に示す。図2に示す構成
は、201〜203で示されるアクティブマトリクス領
域でRGBでなる第1の画像の形成を行い、204〜2
06で示されるアクティブマトリクス領域でRGBでな
る第2の画像の形成を行う機能を有している。
Embodiment 1 FIG. 2 shows an outline of an integrated liquid crystal panel used in this embodiment. The configuration shown in FIG. 2 forms the first image of RGB in the active matrix areas 201 to 203, and
A function of forming a second image of RGB in the active matrix area indicated by reference numeral 06 is provided.

【0019】またアクティブマトリクス領域201〜2
03の水平走査は、共通に配置された水平走査制御回路
207によって制御される。またアクティブマトリクス
領域204〜206の水平走査は、共通に配置された水
平走査制御回路208によって制御される。
The active matrix regions 201 and 2
The horizontal scanning of 03 is controlled by a horizontal scanning control circuit 207 disposed in common. The horizontal scanning of the active matrix areas 204 to 206 is controlled by a horizontal scanning control circuit 208 which is arranged in common.

【0020】また、水平走査制御回路207と208と
はその動作のタイミングが垂直走査のタイミングでもっ
て制御され、第1フィールドと第2フィールドの画像を
形成するように動作する。即ち、アクティブマトリクス
領域201〜203で形成される画像が図1の第1のフ
ィールドを形成し、アクティブマトリクス領域204〜
206で形成される画像が図1の第2のフィールドを形
成する。そして第1のフィールドと第2のフィールドで
もって1フレームが形成される。
The horizontal scan control circuits 207 and 208 have their operation timing controlled by the vertical scan timing, and operate so as to form images of the first field and the second field. That is, the image formed by the active matrix areas 201 to 203 forms the first field of FIG.
The image formed at 206 forms the second field of FIG. Then, one frame is formed by the first field and the second field.

【0021】またアクティブマトリクス領域201と2
04は、垂直走査制御回路209によって共通に制御さ
れる。またアクティブマトリクス領域202と205
は、垂直走査制御回路210によって共通に制御され
る。またアクティブマトリクス領域203と206は、
垂直走査制御回路211によって共通に制御される。
The active matrix areas 201 and 2
04 is commonly controlled by the vertical scanning control circuit 209. Also, active matrix areas 202 and 205
Are commonly controlled by the vertical scanning control circuit 210. The active matrix areas 203 and 206
Commonly controlled by the vertical scanning control circuit 211.

【0022】このような構成は、液晶パネルの構成を簡
略化でき、その生産コストや信頼性を高めることができ
る。
Such a configuration can simplify the configuration of the liquid crystal panel, and can increase its production cost and reliability.

【0023】図2に示す構成において、102で示され
るような回路はフリップフロップ回路である。この回路
は、2つの状態のうちのどれかを安定に維持する機能を
有している。
In the configuration shown in FIG. 2, a circuit indicated by 102 is a flip-flop circuit. This circuit has a function of stably maintaining one of the two states.

【0024】例えば、入力レベルがHの状態で動作クロ
ック信号の立ち上がりエッジが入力すると、出力レベル
がHとなる。また入力レベルがLの状態で動作クロック
信号の立ち上がりエッジが入力すると、出力レベルはL
となる。そして、次の動作クロック信号の立ち上がりエ
ッジが入力しない限り、これらの状態が維持される機能
を有している。
For example, when the rising edge of the operation clock signal is input while the input level is H, the output level becomes H. When the rising edge of the operation clock signal is input while the input level is L, the output level becomes L
Becomes Then, these states are maintained unless a rising edge of the next operation clock signal is input.

【0025】図2に示す構成においては、まずVSTA
(垂直走査タイミングイネーブル信号)のHレベルの信
号がフリップフロップ回路の入力に加わる。この状態に
おいて、フリップフロップ回路102にCLKV(垂直
走査制御回路の動作クロック)の立ち上がりエッジが入
力する。
In the configuration shown in FIG.
An H-level signal (vertical scanning timing enable signal) is applied to the input of the flip-flop circuit. In this state, the rising edge of CLKV (operating clock of the vertical scanning control circuit) is input to the flip-flop circuit 102.

【0026】するとフリップフロップ回路102におい
て、VSTAがCLKVによって打ち抜かれた状態とな
り、ゲイト線103の信号レベルがHレベルとなる。即
ち、フリップフロップ回路102の入力がHレベルにお
いて、CLKVの立ち上がりエッジが入力することによ
り、フリップフロップ回路102の出力がHレベルとな
る。
Then, in the flip-flop circuit 102, VSTA is punched out by CLKV, and the signal level of the gate line 103 becomes H level. That is, when the input of the flip-flop circuit 102 is at the H level and the rising edge of CLKV is input, the output of the flip-flop circuit 102 is at the H level.

【0027】このゲイト信号線103がHレベルとなる
ことによって、(0,0),(1.0),(2,0)・・・(m,0) で示さ
れる各番地の画素に配置された薄膜トランジスタがON
動作となる。
When the gate signal line 103 becomes H level, the gate signal line 103 is arranged at a pixel at each address indicated by (0,0), (1.0), (2,0)... (M, 0). Thin film transistor is ON
Operation.

【0028】この状態でフリップフロップ回路104に
おいてCLKH(水平走査制御回路の動作クロック)の
立ち上がりエッジにより、HSTA(水平走査タイミン
グイネーブル信号)が打ち抜かれる。この結果、画像サ
ンプリング信号線105の信号レベルがHとなる。
In this state, HSTA (horizontal scanning timing enable signal) is punched out by the rising edge of CLKH (operation clock of the horizontal scanning control circuit) in the flip-flop circuit 104. As a result, the signal level of the image sampling signal line 105 becomes H.

【0029】そしてサンプリングホールド回路106に
おいて、画像データが取り込まれ、画像信号線107に
画像データが流れ込む。この状態においては、(0,0),
(1,0),(m,0) ・・・で示される行の薄膜トランジスタが
全てON動作であるから、結局(0,0) で示される番地に
おいて画像データの書込みが行われる。
Then, the sampling hold circuit 106 captures the image data, and the image data flows into the image signal line 107. In this state, (0,0),
Since the thin film transistors in the rows indicated by (1,0), (m, 0)... Are all ON, the image data is written at the address indicated by (0,0).

【0030】次にCLKHの次の立ち上がりエッジによ
って、フリップフロップ回路108の出力がHレベル、
フリップフロップ回路104の出力がLレベルとなる。
即ち、フリップフロップ回路108の入力部(フリップ
フロップ回路104に出力部)がHレベルにおいて、C
LKHの次の立ち上がりエッジが入力することによっ
て、フリップフロップ回路108の出力はHレベルに変
化する。またこの際、フリップフロップ回路104の出
力はLレベルに変化する。
Next, at the next rising edge of CLKH, the output of flip-flop circuit 108 goes high,
The output of the flip-flop circuit 104 goes low.
That is, when the input portion of the flip-flop circuit 108 (the output portion of the flip-flop circuit 104) is at H level, C
When the next rising edge of LKH is input, the output of the flip-flop circuit 108 changes to H level. At this time, the output of the flip-flop circuit 104 changes to L level.

【0031】この結果、画像サンプリング信号線109
がHレベルとなる。そしてさらにサンプリングホールド
回路110において画像データが取り込まれ、画像信号
線111に画像データが供給される。
As a result, the image sampling signal line 109
Becomes H level. Further, the image data is captured by the sampling and holding circuit 110, and the image data is supplied to the image signal line 111.

【0032】この結果、(1,0) 番地において情報の書込
みが行われる。このようにして、順次(m,0) 番地の画素
まで情報の書込みが行われていく。こうして第1行目に
対する情報の書込みが行われる。
As a result, information is written at the address (1,0). In this manner, information is sequentially written up to the pixel at the address (m, 0). Thus, the writing of information to the first row is performed.

【0033】次に垂直走査制御回路の次のフリップフロ
ップ回路の出力がHレベルとなり、(0,1),(1,1) ・・・
(m,0) 番地に対する情報の書込みが行われていく。そし
て、(m,n) 番地までの情報の書込みが終了した段階で1
フィールドの情報の書き込むが終了する。
Next, the output of the next flip-flop circuit of the vertical scanning control circuit becomes H level, and (0, 1), (1, 1).
Writing of information to the address (m, 0) is performed. Then, when the writing of the information up to the address (m, n) is completed, 1
Writing of the field information is completed.

【0034】上記の動作の最中において、208で示さ
れる水平走査制御回路にはHSTAが入力せず、その動
作は行われない。従って、上記の動作は201〜203
で示されるアクティブマトリクス領域において同様に行
われる。
During the above operation, the HSTA is not input to the horizontal scanning control circuit indicated by 208, and the operation is not performed. Therefore, the above operations are performed at 201 to 203
This is performed similarly in the active matrix region indicated by.

【0035】そして201〜203で示されるアクティ
ブマトリクス領域の全ての画素に対する情報の書込みが
終了したら、VSTA(垂直走査タイミングイネーブル
信号)のタイミングによって、水平走査制御回路208
にHSTAの信号が加わる状態となる。そして、アクテ
ィブマトリクス領域204〜206の第1行目に対して
情報の書き込みが行われていく。
When the writing of information to all the pixels in the active matrix areas 201 to 203 is completed, the horizontal scanning control circuit 208 is controlled by the timing of VSTA (vertical scanning timing enable signal).
To the state where the HSTA signal is added. Then, information is written to the first rows of the active matrix areas 204 to 206.

【0036】この情報の書込みは、アクティブマトリク
ス領域204〜206の全ての画素に対して順次行われ
ていく。この結果第2フォールドの情報の書込みが行わ
れる。
The writing of this information is sequentially performed on all the pixels in the active matrix areas 204 to 206. As a result, the information of the second fold is written.

【0037】このようにして、交互にRGBのフィール
ドの情報の書込みが行われる。この1フィールドの情報
の書込みに際して、他のフィールドで書き込まれた情報
は維持されている。従って、図1に示すような動作タイ
ミングで表示が行われていくことになる。
In this manner, the information of the RGB fields is written alternately. When writing the information of one field, the information written in the other fields is maintained. Therefore, the display is performed at the operation timing as shown in FIG.

【0038】このようにすると、垂直方向における走査
線の数を減らすことがないので、垂直解像度を高めるこ
とができる。
In this way, the number of scanning lines in the vertical direction is not reduced, so that the vertical resolution can be improved.

【0039】図2には、6つのアクティブマトリクス領
域を集積化する例を示したが、2×1個や3×3個、さ
らに4×2個というようにアクティブマトリクス領域を
集積化することは可能である。
FIG. 2 shows an example in which six active matrix areas are integrated. However, it is not possible to integrate active matrix areas such as 2 × 1, 3 × 3, and 4 × 2. It is possible.

【0040】一般にアクティブマトリクスの数をM×N
個とした場合、必要とする水平走査制御回路と垂直走査
制御回路の数は合計でM+N個でよい。このような構成
は、同一基板上に集積化された構成と相まって、作製コ
ストの低減や信頼性の向上といった有意性を得ることが
できる。
In general, the number of active matrices is M × N
In the case of the number, the required number of horizontal scanning control circuits and vertical scanning control circuits may be M + N in total. Such a structure, in combination with a structure integrated over the same substrate, can provide significance such as reduction in manufacturing cost and improvement in reliability.

【0041】〔実施例2〕本実施例は、図2に示す集積
化された液晶パネルを利用した投影型の表示装置の例で
ある。図3に本実施例の概要を示す。図3において、5
00が装置の筐体であり、この筐体500に配置された
スクリーン510に内部から拡大投影された画像が表示
される。
[Embodiment 2] This embodiment is an example of a projection type display device using an integrated liquid crystal panel shown in FIG. FIG. 3 shows an outline of the present embodiment. In FIG. 3, 5
Reference numeral 00 denotes a housing of the apparatus, and an image enlarged and projected from the inside is displayed on a screen 510 disposed in the housing 500.

【0042】ここでは、スクリーンに投影された面側の
反対側から画像を見る構成(一般にリアプロジェクショ
ンと称される)を示すが、スクリーンに投影された面側
から画像を見る構成(一般に投射型プロジェクションと
称される)の場合も画像が反転する点を除けば、基本的
な構成は同じである。ただし、投射型プロジェクション
の場合は、筐体とスクリーンと一体化されていない点が
異なる。
Here, a configuration in which an image is viewed from the side opposite to the surface projected on the screen (generally called rear projection) is shown, but a configuration in which the image is viewed from the surface projected on the screen (generally a projection type). Projection), the basic configuration is the same except that the image is inverted. However, in the case of the projection type projection, the difference is that the case and the screen are not integrated.

【0043】また筐体500内には、適当な制御回路5
11が内蔵されており、例えば画像表示の制御や2次元
画像と3次元画像との選択等が行われる。
In the housing 500, an appropriate control circuit 5 is provided.
For example, control of image display and selection of a two-dimensional image and a three-dimensional image are performed.

【0044】図5において、白色光を発する光源501
からの光はまずハーフミラー502によって反射され、
ダイクロイックミラー504、505、506でGBR
に対応した波長領域を有する光に分光される。
In FIG. 5, a light source 501 for emitting white light is shown.
Is reflected by the half mirror 502 first,
GBR with dichroic mirrors 504, 505, 506
Is split into light having a wavelength region corresponding to

【0045】また、ミラー503によって反射された光
も図示しないダイクロイックミラーによってB(青)G
(緑)R(赤)の各波長領域に分光される。即ち、2組
のRGB用のダイクロイックミラーによって、2組のR
GBの光線(計6射線)が生成される。
The light reflected by the mirror 503 is also converted to B (blue) G by a dichroic mirror (not shown).
(Green) The light is separated into R (red) wavelength regions. That is, two sets of RGB dichroic mirrors make two sets of R dichroic mirrors.
GB rays (6 rays in total) are generated.

【0046】これらの光線は、図4にその概略を示す集
積化された液晶パネル507に入射する。そして集積化
された液晶パネル507で光学変調されることによって
形成される2組のRGBの像は、光学系508からミラ
ー509を介してスクリンーン(投影面)510に投影
され、そこでカラー像として合成される。
These light beams are incident on an integrated liquid crystal panel 507 whose outline is shown in FIG. Then, two sets of RGB images formed by optical modulation by the integrated liquid crystal panel 507 are projected from the optical system 508 via a mirror 509 to a screen (projection plane) 510, where they are combined as a color image. Is done.

【0047】光学系508には、拡大投影用のレンズ系
と立体表示(3次元表示)を行わす場合に利用される偏
光付与手段(普通偏光板が利用される)が内蔵されてい
る。この偏光付与手段は、普通の2次元表示の場合に
は、単なる減光手段として機能するだけである。従っ
て、表示輝度を下げる以外に特に障害はない。しかし、
2次元表示時により輝度を高めたいのであれば、この偏
光付与手段を機械的に光路から外せるようにすればよ
い。
The optical system 508 incorporates a lens system for magnifying projection and a polarizing means (usually a polarizing plate is used) used for stereoscopic display (three-dimensional display). In the case of ordinary two-dimensional display, this polarization imparting means only functions as a simple dimming means. Therefore, there is no particular problem other than lowering the display luminance. But,
If it is desired to increase the luminance during two-dimensional display, this polarization imparting means may be mechanically removed from the optical path.

【0048】本実施例に示すような表示装置を用いる
と、明るい画像を高い解像度でもって表示させることが
できる。
When a display device as shown in this embodiment is used, a bright image can be displayed with a high resolution.

【0049】[0049]

【発明の効果】本明細書に開示する方法を採用すること
により、垂直解像度を高めた構成とすることができる。
By adopting the method disclosed in the present specification, it is possible to obtain a structure with an improved vertical resolution.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 表示タイミングを示すチャート図。FIG. 1 is a chart showing display timing.

【図2】 集積化された液晶パネルの構成を示す概略
図。
FIG. 2 is a schematic view illustrating a configuration of an integrated liquid crystal panel.

【図3】 投影型の表示装置の概略を示す図。FIG. 3 is a diagram schematically illustrating a projection display device.

【図4】 マトリクス領域の画素配置を示す概略図。FIG. 4 is a schematic diagram showing a pixel arrangement in a matrix region.

【符号の説明】[Explanation of symbols]

201、202、203 アクティブマトリクス領域 204、205、206 アクティブマトリクス領域 207、208 水平走査制御回路 209、210、211 垂直走査制御回路 104、108、102 フリップフロップ回路 501 光源 502 ハーフミラー 503 ミラー 504、505、506 ダイクロイックミラー 507 集積化された液晶パネル 508 光学系 509 ミラー 510 スクリーン 511 制御回路 201, 202, 203 Active matrix area 204, 205, 206 Active matrix area 207, 208 Horizontal scanning control circuit 209, 210, 211 Vertical scanning control circuit 104, 108, 102 Flip-flop circuit 501 Light source 502 Half mirror 503 Mirror 504, 505 , 506 Dichroic mirror 507 Integrated liquid crystal panel 508 Optical system 509 Mirror 510 Screen 511 Control circuit

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 5/74 H04N 5/74 A K (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 2H088 EA12 HA13 MA20 2H093 NA16 NA41 NC23 ND20 NE06 5C006 AF44 BB14 BB16 BC20 BF11 EC11 5C058 AA08 BA02 BA24 BA25 BA35 EA11 EA26 5C080 AA10 BB06 DD07 FF11 JJ03 JJ04 JJ06 KK43 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H04N 5/74 H04N 5/74 A K (72) Inventor Shunpei Yamazaki 398 Hase, Atsugi-shi, Kanagawa Pref. F-term in the laboratory (reference) 2H088 EA12 HA13 MA20 2H093 NA16 NA41 NC23 ND20 NE06 5C006 AF44 BB14 BB16 BC20 BF11 EC11 5C058 AA08 BA02 BA24 BA25 BA35 EA11 EA26 5C080 AA10 BB06 DD07 FF11 JJ03 JJ04 JJ04 JJ04 JJ04 JJ06

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】第1群のアクティブマトリクス領域と第2
群のアクティブマトリクス領域とを含む液晶パネルを有
し、 1フレームの画像が第1フィールドの画像と第2フィー
ルドの画像で構成され、 前記第1群のアクティブマトリクス領域と前記第2群の
アクティブマトリクス領域の一方が前記第1フィールド
の画像を形成し、他方が前記第2フィールドの画像を形
成する表示装置であって、 前記第1フィールドの画像は第1群のアクティブマトリ
クス領域に映像信号が入力されることにより形成し、前
記第2フィールドの画像は第2群のアクティブマトリク
ス領域に前記映像信号が入力されることにより形成し、 前記第1フィールドの画像と前記第2フィールドの画像
とが投影面に投影されることで、1つの画像を形成し、 前記第1群のアクティブマトリクス領域と前記第2群の
アクティブマトリクス領域において、1つのフレーム期
間が終了すると同時に、次のフレーム期間が開始され、 前記第1群のアクティブマトリクス領域と前記第2群の
アクティブマトリクス領域に前記映像信号が書き込まれ
る期間は、1/2フレーム期間であり、 前記第1群のアクティブマトリクス領域に、前記映像信
号の書き込みが開始された1/2フレーム期間後に、前記
第2群のアクティブマトリクス領域に、前記映像信号の
書き込みが開始され、 前記第1群のアクティブマトリクス領域に表示されてい
る映像は、前記第2群のアクティブマトリクス領域にお
いて前記映像信号の書き込みが終了する時点まで維持さ
れ、 前記第2群のアクティブマトリクス領域に表示されてい
る映像は、前記第1群のアクティブマトリクス領域にお
いて前記映像信号の書き込みが終了する時点まで維持さ
れることを特徴とする表示装置。
A first group of active matrix regions and a second group of active matrix regions;
A liquid crystal panel including a group of active matrix regions, wherein one frame image is composed of a first field image and a second field image, wherein the first group active matrix region and the second group active matrix One of the regions is a display device that forms an image of the first field, and the other is a display device that forms an image of the second field. The image of the first field is a video signal input to a first group of active matrix regions. The image of the second field is formed by inputting the video signal to a second group of active matrix areas, and the image of the first field and the image of the second field are projected. Forming a single image by being projected onto a surface, wherein the first group of active matrix regions and the second group of active matrix regions are formed. At the same time as the end of one frame period, the next frame period is started in the risk region, and the period during which the video signal is written in the first group of active matrix regions and the second group of active matrix regions is 1 / In a two-frame period, the writing of the video signal is started in the active matrix area of the second group after a half frame period in which the writing of the video signal is started in the active matrix area of the first group. The image displayed in the first group of active matrix areas is maintained until the end of the writing of the video signal in the second group of active matrix areas, and is displayed in the second group of active matrix areas. The video signal is written in the first group of active matrix areas. Display device characterized in that it is maintained up to the point where only terminates.
【請求項2】請求項1において、前記第1フィールドの
画像を投影する第1群の光学系と、前記第2フィールド
の画像を投影する第2群の光学系を有することを特徴と
する表示装置。
2. The display according to claim 1, further comprising a first group of optical systems for projecting the image of the first field, and a second group of optical systems for projecting the image of the second field. apparatus.
【請求項3】請求項1において、前記第1フィールドの
画像及び前記第2フィールドの画像は、一方は表示画面
における奇数行目の画像であり、他方は前記表示画面に
おける偶数行目の画像であることを特徴とする表示装
置。
3. An image according to claim 1, wherein one of the image of the first field and the image of the second field is an image of an odd-numbered row on the display screen, and the other is an image of an even-numbered row on the display screen. A display device, comprising:
【請求項4】請求項1において、前記第1群のアクティ
ブマトリクス領域及び前記第2群のアクティブマトリク
ス領域は、マトリクス状に設けられた複数の画素を有す
ることを特徴とする表示装置。
4. The display device according to claim 1, wherein the first group of active matrix regions and the second group of active matrix regions have a plurality of pixels provided in a matrix.
【請求項5】請求項4において、前記複数の画素はそれ
ぞれ液晶素子を有することを特徴とする表示装置。
5. The display device according to claim 4, wherein each of the plurality of pixels has a liquid crystal element.
【請求項6】請求項1乃至請求項5のいずれか一項に記
載の前記表示装置が具備されていることを特徴とするプ
ロジェクタ。
6. A projector comprising the display device according to claim 1. 6. A projector comprising the display device according to claim 1. Description:
【請求項7】第1群のアクティブマトリクス領域と第2
群のアクティブマトリクス領域とを含む液晶パネルを有
し、 1フレームの画像が第1フィールドの画像と第2フィー
ルドの画像で構成され、 前記第1群のアクティブマトリクス領域と前記第2群の
アクティブマトリクス領域の一方が前記第1フィールド
の画像を形成し、他方が前記第2フィールドの画像を形
成する表示装置の駆動方法であって、 前記第1フィールドの画像は第1群のアクティブマトリ
クス領域に映像信号が入力されることにより形成し、前
記第2フィールドの画像は第2群のアクティブマトリク
ス領域に前記映像信号が入力されることにより形成し、 前記第1フィールドの画像と前記第2フィールドの画像
とが投影面に投影されることで、1つの画像を形成し、 前記第1群のアクティブマトリクス領域と前記第2群の
アクティブマトリクス領域において、1つのフレーム期
間が終了すると同時に、次のフレーム期間が開始され、 前記第1群のアクティブマトリクス領域と、前記第2群
のアクティブマトリクス領域に前記映像信号が書き込ま
れる期間は1/2フレーム期間であり、 前記第1群のアクティブマトリクス領域に、前記映像信
号の書き込みが開始された1/2フレーム期間後に、前記
第2群のアクティブマトリクス領域に、前記映像信号の
書き込みが開始され、 前記第1群のアクティブマトリクス領域に表示されてい
る映像は、前記第2群のアクティブマトリクス領域にお
いて前記映像信号の書き込みが終了する時点まで維持さ
れ、 前記第2群のアクティブマトリクス領域に表示されてい
る映像は、前記第1群のアクティブマトリクス領域にお
いて前記映像信号の書き込みが終了する時点まで維持さ
れることを特徴とする表示装置の駆動方法。
7. A first group of active matrix regions and a second group of active matrix regions.
A liquid crystal panel including a group of active matrix regions, wherein one frame image is composed of a first field image and a second field image, wherein the first group active matrix region and the second group active matrix One of the regions forms the image of the first field, and the other forms the image of the second field. The method for driving a display device, wherein the image of the first field is displayed on a first group of active matrix regions. The image of the second field is formed by inputting a signal, and the image of the second field is formed by inputting the video signal to a second group of active matrix areas. The image of the first field and the image of the second field are formed. Are projected onto the projection surface to form one image, and the first group of active matrix areas and the second group of In the active matrix area, one frame period ends, and at the same time, the next frame period starts. The period in which the video signal is written to the first group of active matrix areas and the second group of active matrix areas is one. / 2 frame period, and the writing of the video signal to the second group of active matrix areas starts 1/2 frame period after the writing of the video signal to the first group of active matrix areas has started. The image displayed in the first group of active matrix areas is maintained until the writing of the video signal is completed in the second group of active matrix areas, and is displayed in the second group of active matrix areas. The image being displayed is the image in the first group of active matrix areas. The driving method of a display device characterized by writing issue is maintained until the time of termination.
【請求項8】請求項7において、前記第1フィールドの
画像は第1群の光学系により投影され、前記第2フィー
ルドの画像は第2群の光学系により投影されることを特
徴とする表示装置の駆動方法。
8. The display according to claim 7, wherein the image of the first field is projected by a first group of optical systems, and the image of the second field is projected by a second group of optical systems. How to drive the device.
【請求項9】請求項7において、前記第1フィールドの
画像及び前記第2フィールドの画像は、一方は表示画面
における奇数行目の画像であり、他方は前記表示画面に
おける偶数行目の画像であることを特徴とする表示装置
の駆動方法。
9. The image according to claim 7, wherein one of the image of the first field and the image of the second field is an image of an odd line on the display screen, and the other is an image of an even line on the display screen. A method for driving a display device, the method comprising:
【請求項10】請求項7において、前記第1のアクティ
ブマトリクス領域及び前記第2のアクティブマトリクス
領域は、マトリクス状に設けられた複数の画素が設けら
れていることを特徴とする表示装置の駆動方法。
10. The display device according to claim 7, wherein the first active matrix region and the second active matrix region are provided with a plurality of pixels provided in a matrix. Method.
【請求項11】請求項10において、前記複数の画素は
それぞれ液晶素子が設けられていることを特徴とする表
示装置の駆動方法。
11. The method according to claim 10, wherein each of the plurality of pixels is provided with a liquid crystal element.
JP2001283848A 2001-09-18 2001-09-18 Display device and its drive method Pending JP2002175061A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001283848A JP2002175061A (en) 2001-09-18 2001-09-18 Display device and its drive method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001283848A JP2002175061A (en) 2001-09-18 2001-09-18 Display device and its drive method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29374195A Division JPH09114425A (en) 1995-10-14 1995-10-15 Display device and display method

Publications (1)

Publication Number Publication Date
JP2002175061A true JP2002175061A (en) 2002-06-21

Family

ID=19107281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001283848A Pending JP2002175061A (en) 2001-09-18 2001-09-18 Display device and its drive method

Country Status (1)

Country Link
JP (1) JP2002175061A (en)

Similar Documents

Publication Publication Date Title
US6232939B1 (en) Liquid crystal display apparatus including scanning circuit having bidirectional shift register stages
US7224341B2 (en) Driving circuit system for use in electro-optical device and electro-optical device
US7808467B2 (en) Electro-optical device, method of driving electro-optical device, driving circuit, and electronic apparatus
US9667931B2 (en) Electro-optic apparatus and control method thereof
JPH09101503A (en) Display device
TW200527902A (en) Electro-optical device, driving method of electro-optical device, driving circuit of electro-optical device and electronic apparatus
US7956840B2 (en) Electro-optical device, driving method, and electronic apparatus
US20050057583A1 (en) Display device, method of driving the same, and projection display device
JP3056631B2 (en) Liquid crystal display
US6597336B1 (en) Display apparatus and method
JPH09134149A (en) Picture display device
JP2002175061A (en) Display device and its drive method
JP3602395B2 (en) Projection type display device
JP4620933B2 (en) Information display device
JP2001228831A (en) Optoelectronic device
JP4345445B2 (en) Image processing apparatus, image display apparatus, and calculation parameter setting method in image processing apparatus
JPS63121379A (en) Projection type color display device
JPH09114425A (en) Display device and display method
JP2000200065A (en) Display device and display method
JPH03109596A (en) Single plate liquid crystal display device
JP2002072987A (en) Display device, its driving method and projection type display device
JP3934656B2 (en) Display device
JPH09114424A (en) Display method
JP4899701B2 (en) Drive circuit, drive method thereof, electro-optical display device, and video display device
JPH03285479A (en) Picture display device using dot matrix display element