JPH09102907A - 撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 撮像装置のコンピュータ機器への接続を容易
にする。 【解決手段】 第１制御部２０で生成される画像データ
Ｄ(n)をデジタル信号処理回路３１に取り込み、輝度デ
ータＹ(n)及び色差データＵ(n)、Ｖ(n)を生成する。こ
の輝度データＹ(n)及び色差データＵ(n)、Ｖ(n)をメモ
リ制御回路３３の制御の下でラインメモリ３２に書き込
み、さらに、パソコン側のデータバスの伝送速度に対応
した周期で読み出してインタフェース制御回路３４に供
給する。インタフェース制御回路３４は、ラインメモリ
３２から読み出される輝度データＹ(n)及び色差データ
Ｕ(n)、Ｖ(n)をデータバスへ送出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ機器
に画像情報を取り込む撮像装置に関する。

【０００２】

【従来の技術】図８は、フレーム転送方式のＣＣＤ固体
撮像素子を用いた撮像装置の構成を示すブロック図で、
図９は、その動作を説明するタイミング図である。ＣＣ
Ｄ固体撮像素子１は、受光部１ｉ、蓄積部１ｓ、水平転
送部１ｈ及び出力部１ｆより構成される。受光部１ｉ
は、互いに平行に配列される垂直方向に連続する複数の
シフトレジスタからなり、これらのシフトレジスタの各
ビットが複数の受光画素を形成し、各受光画素に被写体
映像に対応して発生する情報電荷を蓄積する。蓄積部１
ｓは、撮像部１ｉの各シフトレジスタに連続する複数の
シフトレジスタからなり、各シフトレジスタのビット数
が撮像部１ｉのシフトレジスタのビット数に合わせて設
定され、撮像部１ｉから転送される１画面分の情報電荷
を一時的に蓄積する。水平転送部１ｈは、蓄積部１ｓの
複数のシフトレジスタの各出力がそれぞれ各ビットに接
続される単一のシフトレジスタからなり、蓄積部１ｓに
蓄積される１画面分の情報電荷を１行単位で受け取り順
次出力する。そして、出力部１ｆは、電気的に独立した
容量及びその容量の電位変化を取り出すアンプからな
り、水平転送部１ｈから出力される情報電荷を１画素単
位で容量に受けて電圧値に変換し、画像信号Ｙ0(t)とし
て出力する。

【０００３】ドライバ回路２は、垂直クロック発生部２
ｖ、蓄積クロック発生部２ｓ、水平クロック発生部２ｈ
及び基板クロック発生部２ｂより構成される。垂直クロ
ック発生部２ｖは、垂直同期信号ＶＤに同期し、垂直走
査のブランキング期間内に撮像部１ｉの情報電荷を素早
く蓄積部１ｓへ転送する垂直クロックφvを撮像部１ｉ
に供給する。蓄積クロック発生部２ｓは、垂直クロック
φvによって転送される情報電荷を蓄積部１ｓに取り込
むと共に、取り込んだ１画面分の情報電荷を水平同期信
号ＨＤに同期し、水平走査のブランキング期間内に１行
ずつ水平転送部１ｈへ転送する蓄積クロックφsを蓄積
部１ｓに供給する。水平クロック発生部２ｈは、水平同
期信号ＨＤに同期し、蓄積クロックφsに応答して１行
毎に取り込まれる情報電荷を順次出力部１ｆ側へ転送す
る水平クロックφhを水平転送部１ｈに供給する。ま
た、水平クロック発生部２ｈでは、水平クロックφhに
同期して出力部１ｆの容量の情報電荷を排出するリセッ
トクロックφrが生成され、出力部１ｆに供給される。
そして、排出クロック発生部２ｄは、垂直走査期間の途
中で立ち上げられる排出クロックφdをＣＣＤ固体撮像
素子１の撮像部１ｉでオーバーフローした電荷を吸収す
るドレイン領域に供給する。この排出クロックφdは、
撮像部１ｉに蓄積される情報電荷を排出するためのもの
であり、排出クロックφdによる情報電荷の排出動作が
完了してから垂直クロックφvによる情報電荷の転送動
作が開始されるまでの期間Ｌが情報電荷の蓄積時間とな
る。この基板クロックφdのタイミングの変更によっ
て、ＣＣＤ固体撮像素子１の情報電荷の蓄積期間、即
ち、シャッタ速度の制御が可能になる。この情報電荷の
排出方法については、例えば、特開平３−２２７６８号
公報あるいは特開平３−４８５８６号公報に開示されて
いる。

【０００４】タイミング制御回路３は、垂直同期信号Ｖ
Ｄ及び水平同期信号ＨＤに基づいて、垂直走査に同期し
た垂直タイミング信号ＶＴ、垂直走査及び水平走査に同
期した蓄積タイミング信号ＳＴ及び水平走査に同期した
水平タイミング信号ＨＴを生成し、ドライバ回路２の各
部２ｖ、２ｓ、２ｈに供給する。例えば、ＮＴＳＣ方式
に従う場合、信号処理の過程で用いられる色副搬送波の
周波数３．５８ＭＨｚの４倍の周波数１４．３２ＭＨｚ
の基準クロックを１／９１０に分周して水平同期信号を
生成し、この水平同期信号を２／５２５に分周して垂直
同期信号が生成される。これにより、垂直クロックφv
が垂直同期信号ＶＤに同期し、蓄積クロックφs及び水
平クロックφhが水平同期信号ＨＤに同期する。また、
タイミング制御回路３は、信号処理回路４により生成さ
れる露光情報に基づいて、排出タイミング信号ＤＴを生
成し、ドライバ回路２の基板クロック発生部２ｄに供給
する。この排出タイミング信号ＤＴは、信号処理回路４
からの露光情報が、ＣＣＤ固体撮像素子１が過剰露光で
あることを示す場合にはタイミングを遅らせて情報電荷
の蓄積時間Ｌを短くし、逆に、露光不足であることを示
す場合にはタイミングを早めて情報電荷の蓄積時間を長
くするように生成される。これにより、ＣＣＤ固体撮像
素子１の露光状態が常に適正になるようにフィードバッ
ク制御が行われる。

【０００５】信号処理回路４は、ＣＣＤ固体撮像素子１
から出力される画像信号Ｙ0(t)を取り込み、サンプルホ
ールド、ガンマ補正等の処理を施した後、色分離、色差
マトリクスや平衡変調等の処理を施す。さらに、垂直走
査及び水平走査のタイミングを決定する同期信号を付加
し、輝度信号、色信号及び同期信号を含む画像信号Ｙ1
(t)を生成する。同時に、画像信号Ｙ0(t)を１画面単位
で積分し、ＣＣＤ固体撮像素子１の露光状態を表す露光
情報を生成し、タイミング制御回路３に供給する。この
ようにして得られる画像信号Ｙ1(t)は、テレビモニタ等
の表示装置によって再生されるか、あるいは、ＶＴＲ等
の記録装置によって記録されることになる。

【０００６】ところで、パーソナルコンピュータやワー
ドプロセッサ等のコンピュータ機器に画像データを取り
込む場合、被写体原稿を走査して読み取るイメージスキ
ャナを用いることがよく知られているが、近年では、動
画の取り込みが可能なビデオカメラの如き撮像装置を用
いることも考えられている。ＣＣＤ固体撮像素子を搭載
した撮像装置をコンピュータ機器に接続する場合、ビデ
オキャプチャボードと称される拡張ボードをコンピュー
タ機器に装着し、撮像装置から出力される画像信号をコ
ンピュータ機器に適合した信号に変換した後、コンピュ
ータ機器に内蔵されるメモリへ取り込むように構成され
る。

【０００７】図１０は、ビデオキャプチャボードの構成
を示すブロック図である。ビデオキャプチャボード１０
は、Ａ／Ｄ変換回路１１、フレームメモリ１２、同期検
波回路１３、タイミング制御回路１４及びインタフェー
ス回路１５より構成される。Ａ／Ｄ変換回路１１は、Ｃ
ＣＤ固体撮像素子１の出力動作に同期し、撮像装置から
入力される画像信号を順次アナログ／デジタル変換し、
ＣＣＤ固体撮像素子１の各受光画素に対応する画像デー
タを生成する。フレームメモリ１２は、Ａ／Ｄ変換回路
１１により生成された画像データを１画面単位で記憶す
る。このフレームメモリ１２には、デュアルポートタイ
プのＲＡＭが用いられ、画像データの書き込みと読み出
しとが同時に行われる。同期検波回路１３は、撮像装置
から入力される画像信号から同期信号を検出し、垂直走
査及び水平走査の各タイミングに従うタイミングパルス
を発生する。タイミング制御回路１４は、同期検波回路
１３から供給されるタイミングパルスに基づいて、Ａ／
Ｄ変換回路１１の動作をＣＣＤ固体撮像素子１の動作に
同期させると共に、そのタイミングパルスとパソコン側
からの指示とに応答してフレームメモリ１２の画像デー
タの書き込み及び読み出しのタイミングを制御する。即
ち、撮像装置から１画面単位で入力される画像信号Ｙ0
(t)を１画素毎に画像データに変換し、１画面単位でフ
レームメモリ１２に記憶させ、同時に、１画面単位で読
み出してパソコン側へ転送できるように各部の動作タイ
ミングを同期させる。インタフェース回路１５は、タイ
ミング制御回路１４の指示に従い、フレームメモリ１２
に記憶された画像データを読み出してパソコン側へ転送
する。また、インタフェース回路１５は、タイミング制
御回路１４から出力される割り込み指示をパソコン側へ
送出すると共に、パソコン側から送出される読み出し指
示をタイミング制御回路１４に供給する。これにより、
フレームメモリ１２に記憶される画像データが１画面単
位でパソコン側に転送されるようになる。

【０００８】ビデオキャプチャボード１０から画像デー
タを取り込むパソコンにおいては、キーボードから入力
されるコマンドや動作プログラムに従うコマンドに応答
して、画像データの取り込みや各種の演算、内蔵のメモ
リへのアクセス、画面の表示制御等が時分割処理で繰り
返される。このため、画像データを連続して高速に取り
込むことが困難であり、撮像装置の動作に追従すること
ができない。例えば、ＮＴＳＣ方式やＰＡＬ方式等、一
般のテレビジョン方式に従う撮像装置の場合、画像デー
タＤ(n)が１０ＭＨｚ程度で出力されるのに対して、通
常のパソコンで用いられるＩＳＡバス等ではデータの伝
送速度が１ＭＨｚ以下である。このため、ビデオキャプ
チャボード１０では、画像データＤ(n)の一部を抜き出
してパソコン側へ転送するように構成される。

【０００９】

【発明が解決しようとする課題】このような撮像システ
ムの場合、撮像装置自体のコストが高くなることに加え
て、ビデオキャプチャボード１０において高速のＡ／Ｄ
変換回路１１や大容量のフレームメモリ１２が必要とな
るため、総合的に高価なシステムとなっている。そこで
本発明は、コンピュータ機器に画像情報を取り込む撮像
システムのコストを低減することを目的とする。

【００１０】

【課題を解決するための手段】本発明は、上述の課題を
解決するためになされたもので、その特徴とするところ
は、被写体の画像を撮らえて画像情報を１画面単位でコ
ンピュータ機器に供給する撮像装置において、複数の受
光画素が行列配置され、照射される被写体画像に対応す
る情報電荷を各受光画素に蓄積する固体撮像素子と、こ
の固体撮像素子の各受光画素に蓄積される情報電荷を１
行単位で順次転送出力して画像信号を得るドライバ回路
と、このドライバ回路の垂直走査の起動タイミング及び
水平走査の起動タイミングをそれぞれ設定するタイミン
グ制御回路と、上記画像信号に対してアナログ信号処理
を施すアナログ信号処理回路と、アナログ信号処理が施
された上記画像信号をアナログ／デジタル変換して画像
データを生成するＡ／Ｄ変換回路と、上記画像データに
対してデジタル信号処理を施すデジタル信号処理回路
と、デジタル信号処理が施された上記画像データを１行
単位で順次記憶するラインメモリ回路と、このラインメ
モリ回路に対するデータの書き込みタイミングを上記デ
ジタル信号処理回路の信号処理動作に同期させ、データ
の読み出しタイミングを所望の周期に設定するメモリ制
御回路と、上記ラインメモリ回路から読み出しされる上
記画像データをコンピュータ機器のバスラインへ送出す
るインタフェース制御回路と、を備えたことにある。

【００１１】これにより、フレームメモリに比べて容量
の小さいラインメモリを用いて画像データの周波数を変
換し、その画像データを順次コンピュータ機器に取り込
むようにすることができる。

【００１２】

【発明の実施の形態】図１は、本発明の撮像装置の構成
を示すブロック図で、図２は、その動作を説明するタイ
ミング図である。ＣＣＤ固体撮像素子１及びドライバ回
路２は、図８と同一であり、ドライバ回路２によりＣＣ
Ｄ固体撮像素子１がパルス駆動されて画像信号Ｙ0(t)を
得るように構成される。即ち、ＣＣＤ固体撮像素子１の
撮像部１ｉ、蓄積部１ｓ及び水平転送部１ｈに対応し、
垂直クロック発生部２ｖ、蓄積クロック発生部２ｓ及び
水平クロック発生部２ｈが設けられ、垂直クロックφ
v、蓄積クロックφｓ及び水平クロックφhがＣＣＤ固体
撮像素子１の各部に供給される。また、排出クロック発
生部２ｄから発生される排出クロックφdによってＣＣ
Ｄ固体撮像素子１のシャッタ動作を可能にしている。

【００１３】第１制御部２０は、アナログ信号処理回路
２１、Ａ／Ｄ変換回路２２、タイミング制御回路２３、
露光制御回路２４及びコマンドレジスタ２５からなり、
共通の半導体基板上に集積化されて１チップ構成となっ
ている。アナログ信号処理回路２１は、ＣＣＤ固体撮像
素子１から出力される画像信号Ｙ0(t)に対してサンプル
ホールド、ＡＧＣ（自動利得制御）等の処理を施し、波
形整形された画像信号Ｙ1(t)をＡ／Ｄ変換回路２２に供
給する。例えば、サンプルホールド処理では、ＣＣＤ固
体撮像素子１の出力動作に同期して基準電位と信号電位
とが繰り返される画像信号Ｙ0(t)を受け、基準電位部分
と信号電位部分とをそれぞれサンプリングし、それらの
電位差が取り出される。また、ＡＧＣ処理では、サンプ
ルホールド処理された画像信号に対し、１垂直走査期間
の平均レベルに応じたゲインを与え、各垂直走査期間毎
の平均レベルが略均一になるように制御される。画像信
号Ｙ1(t)を受けるＡ／Ｄ変換回路２２は、ＣＣＤ固体撮
像素子１の駆動タイミングに同期し、アナログ信号処理
回路２１から出力される画像信号を１画素分ずつデジタ
ル／アナログ変換して画像データＤ(n)を生成する。こ
こで生成される画像データＤ(n)は、パソコン側に転送
される。

【００１４】タイミング制御回路２３は、一定周期の基
準クロックに基づいて垂直タイミング信号ＶＴを生成
し、ドライバ回路２に供給する。この垂直タイミング信
号ＶＴの周期Ｖは、ＣＣＤ固体撮像素子１の垂直走査周
期を決定するものであり、コマンドレジスタ２５に格納
されたコマンドによって設定される。垂直タイミング信
号ＶＴを受けるドライバ回路２は、垂直タイミング信号
ＶＴのタイミングで垂直クロックφvを起動し、ＣＣＤ
固体撮像素子１の撮像部１ｉの情報電荷を蓄積部１ｓへ
転送する。このとき、タイミング制御回路２３は、ＣＣ
Ｄ固体撮像素子１で１画面分の情報電荷の出力が可能に
なったことを示す割り込み信号ＩＴをパソコン側に送信
する。また、タイミング制御回路２３は、パソコン側か
ら供給されるライン送りトリガＨＳに応答して水平タイ
ミング信号ＨＴを生成し、ドライバ回路２に供給する。
水平タイミング信号ＨＴを受けるドライバ回路２は、水
平タイミング信号ＨＴのタイミングで水平クロックφh
を起動し、ＣＣＤ固体撮像素子１の蓄積部１ｓの情報電
荷を１行ずつ水平転送部１ｈへ転送する。このように、
ＣＣＤ固体撮像素子１の垂直走査のタイミングは、タイ
ミング制御回路２３によって決定されるのに対して、水
平走査のタイミングは、画像データＤ(n)を受けるパソ
コン側で決定される。さらにタイミング制御回路２３
は、露光制御回路２３から与えられる露光データに基づ
いて、ＣＣＤ固体撮像素子１の電荷の排出タイミングを
決定する排出タイミング信号ＤＴを生成し、ドライバ回
路２に供給する。この排出タイミング信号ＤＴに応答
し、ドライバ回路２は排出クロックφdを立ち上げると
共に垂直クロックφvを立ち下げ、ＣＣＤ固体撮像素子
１の情報電荷を排出させる。従って、情報電荷の排出完
了から読み出し開始までの期間ＬがＣＣＤ固体撮像素子
１の露光状態に応じて、常に適正な状態になるように可
変設定される。アイリス制御回路２４は、Ａ／Ｄ変換回
路２２で生成される画像データＤ(n)を１画面単位で積
分し、その積分値を露光データとしてタイミング制御回
路２３に供給する。そして、コマンドレジスタ２５は、
パソコン側から供給される各種のコマンドを格納し、タ
イミング制御回路２３の動作周期やアナログ信号処理回
路２１の処理条件を決定する。例えば、パソコン側の画
像データＤ(n)の取り込み能力に合わせて、ＣＣＤ固体
撮像素子１の垂直走査期間、即ち、１画面の画像データ
Ｄ(n)が出力される周期を指定するコマンドを格納し、
タイミング制御回路２３の動作周期を決定する。

【００１５】以上のＣＣＤ固体撮像素子１、ドライバ回
路２及び第１制御部２０が、カメラユニットとして一体
形成される。第２制御部３０は、デジタル信号処理回路
３１、ラインメモリ３２、メモリ制御回路３３、インタ
フェース制御回路３４及びコマンドレジスタ３５からな
り、第１制御部２０とは別に、共通の半導体基板上に集
積化されて１チップ構成となっている。

【００１６】デジタル信号処理回路３１は、第１制御部
２０で生成される画像データＤ(n)に対し、色分離、マ
トリクス演算、ホワイトバランス調整等の処理を施し、
図３に示すように、各画像データＤ(n)に対応して輝度
データＹ(n)及び色差データＵ(n)、Ｖ(n)を生成する。
例えば、マトリクス演算においては、分離処理された各
色成分を合成することによって輝度データＹ(n)が生成
され、各色成分を減算または加算することによって所定
の色成分（Ｒ、Ｇ、Ｂ）に対応した色成分データＲ
(n)、Ｇ(n)、Ｂ(n)が生成される。そして、色成分デー
タＲ(n)、Ｂ(n)と輝度データＹ(n)との差から色差デー
タＵ(n)、Ｖ(n)が生成される。尚、このデジタル信号処
理回路３１の出力については、色成分データＲ(n)、Ｇ
(n)、Ｂ(n)をそのまま取り出すことも可能である。

【００１７】ラインメモリ３２は、デジタル信号処理回
路３１によって生成される輝度データＹ(n)及び色差デ
ータＵ(n)、Ｖ(n)（色成分データＲ(n)、Ｇ(n)、Ｂ(n)
でもよい）を１行分記憶する。このラインメモリ３２
は、例えば、ＦＩＦＯ方式のバッファによって構成さ
れ、ビット数が、データの出力形式に対応して設定され
る。通常、パソコンに取り込まれるデータの形式として
は、８ビットの輝度データＹ(n)及び時分割で取り出さ
れる８ビットの色差データＵ(n)、Ｖ(n)からなる１６ビ
ット構成、それぞれ５ビットの色成分データＲ(n)、Ｇ
(n)、Ｂ(n)からなる１５ビット構成等が一般的であり、
これらの場合にはラインメモリ３２のビット数を１６ビ
ットとすればよい。メモリ制御回路３２は、デジタル信
号処理回路３１の信号処理動作、即ち、ＣＣＤ固体撮像
素子１の出力動作に同期して、ラインメモリ３２に対す
る輝度データＹ(n)及び色差データＵ(n)、Ｖ(n)の書き
込みのタイミングを制御する。このとき、ラインメモリ
３２への書き込みを一定の間隔で停止することにより、
輝度データＹ(n)及び色差データＵ(n)、Ｖ(n)の一部を
間引いてデータ量の縮小を可能にしている。一般に、パ
ソコン側では、輝度データＹ(n)及び色差データＵ(n)、
Ｖ(n)の一部しか必要とされないことが多いため、ライ
ンメモリ３２への書き込み時点で輝度データＹ(n)及び
色差データＵ(n)、Ｖ(n)をパソコン側の需要に対応して
間引いておけば、効率のよいデータ伝送が可能になる。
例えば、輝度データＹ(n)及び色差データＵ(n)、Ｖ(n)
を１／３に縮小する場合、図３に示すように、輝度デー
タＹ(n)に対応したライトイネーブル信号ＷＥｙを２ク
ロックおきに立ち上げるようにして、輝度データＹ(n)
の２／３をラインメモリ３２に書き込まないようにす
る。そして、時分割で伝送される色差データＵ(n)、Ｖ
(n)に対応するライトイネーブル信号ＷＥｕ、ＷＥｖを
互いに３クロック位相をずらした状態で５クロックおき
に立ち上げるようにして、色差データＵ(n)、Ｖ(n)の５
／６をラインメモリ３２に書き込まないようにする。こ
のときの１クロック周期は、デジタル信号処理回路３１
の動作周期であり、ＣＣＤ固体撮像素子１の水平クロッ
クφhの周期に一致している。このようにしてラインメ
モリ３２に書き込まれた輝度データＹ(n)及び色差デー
タＵ(n)、Ｖ(n)は、データバスのデータの伝送速度に対
応した周期で読み出されてインタフェース制御回路３４
へ供給される。

【００１８】インタフェース制御回路３４は、ラインメ
モリ３２から所定の周期で読み出される輝度データＹ
(n)及び色差データＵ(n)、Ｖ(n)を１行単位で取り込
み、パソコンのデータバスへ送出する。同時に、カメラ
ユニット側の第１制御部２０から供給される割り込み信
号ＩＴを取り込み、パソコンのコントロールバスへ送出
する。また、インタフェース制御回路３４は、コントロ
ールバスからライン送りトリガＨＳを取り込み、カメラ
ユニット側の第１制御部２０に供給する。このライン送
りトリガＨＳは、縮小処理された１行分の輝度データＹ
(n)及び色差データＵ(n)、Ｖ(n)がパソコン側へ伝送さ
れた後、パソコン側で次の行の輝度データＹ(n)及び色
差データＵ(n)、Ｖ(n)の取り込み準備が完了したときに
立ち上げられる。さらにインタフェース制御回路３４
は、第１制御部２０及び第２制御部３０の動作条件を決
定する各種のコマンドをコントロールバスから取り込
み、第１制御部２０のコマンドレジスタ２５及び第２制
御部３０のコマンドレジスタ３４に供給する。そして、
コマンドレジスタ３４は、第１制御部２０のコマンドレ
ジスタ２５と同様に、パソコン側から供給される各種の
コマンドを格納し、デジタル信号処理回路３１の処理条
件やラインメモリ３２の書き込み周期を決定する。

【００１９】この第２制御部３０は、パソコン側に設け
られ、カメラユニットの第１制御部と接続される。この
接続においては、アナログ信号処理が完了した画像デー
タＤ(n)とタイミング信号とを伝送すればよいため、デ
ジタル信号処理が完了した輝度データＹ(n)及び色差デ
ータＵ(n)、Ｖ(n)（または色成分データＲ(n)、Ｇ(n)、
Ｂ(n)）を伝送する場合に比べて伝送ラインを少なくで
きる。

【００２０】図４は、ＣＣＤ固体撮像素子１の撮像部１
ｉに装着されるモザイク型のカラーフィルタの一例を示
す平面図である。ＣＣＤ固体撮像素子１の撮像部１ｉの
各画素に対応して複数のセグメントに分割され、各セグ
メントに例えば、Ｙｅ（イエロー）、Ｃｙ（シアン）、
Ｗ（ホワイト）及びＧ（グリーン）の各色成分が周期的
に割り当てられる。ここでは、Ｗ及びＧの各成分が奇数
行に交互に配置され、Ｙｅ及びＣｙの各成分が偶数行に
交互に配置されている。そして、ＣＣＤ固体撮像素子１
においては、垂直方向に隣接する２画素が読み出し時に
混合されるため、図５に示すように、奇数行の読み出し
ではＷ＋Ｃｙ及びＧ＋Ｙｅの各成分を表す画像データＤ
(n)が交互に得られ、偶数行の読み出しではＷ＋Ｙｅ及
びＧ＋Ｃｙの各成分を表す画像データＤ(n)が交互に得
られる。また、ＣＣＤ固体撮像素子１をインターレース
駆動する場合には、破線で囲まれているように、混合さ
れる画素の組み合わせが奇数フィールドと偶数フィール
ドとで１行分ずれることになるが、各行から得られる色
成分はそれぞれ一致する。

【００２１】図７は、デジタル信号処理回路３１の構成
の一例を示すブロック図である。ここでは、図４に示す
モザイク型のカラーフィルタに対応する場合を示してい
る。ラインメモリ回路４１は、直列に接続される３つの
ラインメモリよりなり、１行単位で連続する画像データ
Ｄ(n)を３行分記憶して連続する３行の画像データＤ(n)
a、Ｄ(n)b、Ｄ(n)cを並列に出力する。このラインメモ
リ回路４１から読み出される画像データＤ(n)a、Ｄ(n)
b、Ｄ(n)cは、それぞれ、ＣＣＤ１１に装着されるカラ
ーフィルタの構成に対応し、所定の色成分が連続する。
例えば、ＣＣＤカラーフィルタが図４に示すように構成
された場合、図７に示すように、奇数行の読み出し時
に、画像データＤ(n)bでＷ＋Ｃｙの成分及びＧ＋Ｙｅの
成分が交互に繰り返され、画像データＤ(n)a、Ｄ(n)cで
Ｇ＋Ｃｙの成分及びＷ＋Ｙｅの成分が交互に繰り返され
る。そして、偶数行の読み出し時には、色成分の配列が
入れ代わり、画像データＤ(n)bでＧ＋Ｃｙの成分及びＷ
＋Ｙｅの成分が交互に繰り返され、画像データＤ(n)a、
Ｄ(n)cではＷ＋Ｃｙの成分及びＧ＋Ｙｅの成分が交互に
繰り返される。

【００２２】ＲＧＢマトリクス回路４２は、ラインメモ
リ回路４１から入力される３行分の画像データＤ(n)a、
Ｄ(n)b、Ｄ(n)cに対して加算または減算等の演算処理を
施し、３原色（Ｒ：レッド、Ｇ：グリーン、Ｂ：ブル
ー）に対応した色成分データＲ(n)、Ｇ(n)、Ｂ(n)を出
力する。即ち、各画像データＤ(n)a、Ｄ(n)b、Ｄ(n)cに
基づいて、Ｗ＋ＹｅとＧ＋Ｃｙとの差からＲ成分を生成
し、Ｗ＋ＣｙとＧ＋Ｙｅとの差からＢ成分を生成してい
る。そして、Ｇ＋ＣｙからＢ成分を差し引くか、あるい
は、Ｇ＋ＹｅからＲ成分を差し引くことによってＧ成分
を生成している。このとき、Ｒ成分及びＢ成分は、奇数
行と偶数行とで交互に得られるため、目標画素の行の画
像データＤ(n)bからＲ成分及びＢ成分の一方の成分が得
られたときには、その上下の行の画像データＤ(n)a、Ｄ
(n)cから得られる他方の成分の平均値で補間処理するよ
うにしている。例えば、奇数行の読み出し時には、画像
データＤ(n)a、Ｄ(n)cから式１の演算によってＢ成分を
表す色成分データＢ(n)が生成され、画像データＤ(n)
a、Ｄ(n)cから式２の演算によってＲ成分を色成分デー
タＲ(n)が生成される。

【００２３】 Ｂ(n)＝｜Ｄ(n)b−Ｄ(n+1)b｜ ・・・(1) ＝[W+Cy]b−[G+Ye]b＝[2B] Ｒ(n)＝（｜Ｄ(n)a−Ｄ(n+1)a｜＋｜Ｄ(n)c−Ｄ(n+1)c｜）／２ ・・・(2) ＝（[W+Ye]a−[G+Cy]a＋[W+Ye]c−[G+Cy]c）／２＝[2R] そして、各画像データＤ(n)a、Ｄ(n)b、Ｄ(n)cと式１及
び式２の演算によって得られた色成分データＲ(n)、Ｂ
(n)とで式３演算によってＧ成分を表す色成分データＧ
(n)が生成される。

【００２４】 Ｇ(n)＝（Ｄ(m)b−Ｒ(m)／２＋Ｄ(m±1)a＋Ｄ(m±1)c−Ｂ(m±1)）／３ ・・・( 3) ＝（[G+Ye]b−[R]＋[G+Cy]a＋[G+Cy]c−[2B]）／３＝[2G] （ｍ：偶数） また、偶数行の読み出し時には、画像データＤ(n)bから
式４の演算によってＲ成分を表す色成分データＲ(n)が
生成され、画像データＤ(n)a、Ｄ(n)cから式５の演算に
よってＢ成分を表す色成分データＢ(n)が生成される。

【００２５】 Ｒ(n)＝｜Ｄ(n)b−Ｄ(n+1)b｜ ・・・(4) ＝[W+Ye]b−[G+Cy]b＝[2R] Ｂ(n)＝（｜Ｄ(n)a−Ｄ(n+1)a｜＋｜Ｄ(n)c−Ｄ(n+1)c｜）／２ ・・・(5) ＝[W+Cy]a−[G+Ye]a＋[W+Cy]c−[G+Ye]c＝[2B] そして、各画像データＤ(n)a、Ｄ(n)b、Ｄ(n)cと式４及
び式５の演算によって得られる色成分データＲ(n)、Ｂ
(n)とで式６の演算によってＧ成分を表す画像データＧ
(n)が生成される。

【００２６】 Ｇ(n)＝（Ｄ(m±1)b−Ｂ(m±1)／２＋Ｄ(m)a＋Ｄ(m)c−Ｒ(m)c）／３ ・・・(6 ) ＝（[G+Cy]b−[B]＋[G+Ye]a＋[G+Ye]c−[2R]）／３＝[2G] このような演算処理によって色成分データＲ(n)、Ｇ
(n)、Ｂ(n)を生成すれば、各データの表す重心位置を互
いに一致させることができる。

【００２７】ホワイトバランス制御回路４３は、色成分
データＲ(n)、Ｇ(n)、Ｂ(n)に対してそれぞれ固有のゲ
イン係数を乗算して互いのバランスを調整し、再生画面
上での色再現性を向上させている。即ち、被写体の照明
状態の変化や色成分毎の感度のばらつき等の影響で被写
体の色が再生画面上で正しく再現されなくなるの防止す
るため、白い被写体が再生画面上でも同じように白く表
されるように各色成分データＲ(n)、Ｇ(n)、Ｂ(n)のゲ
インを調整している。通常、このホワイトバランス制御
においては、１画面乃至数画面単位で各色成分データＲ
(n)、Ｇ(n)、Ｂ(n)の積分値が所定の値に収束するよう
なフィードバック制御が行われる。

【００２８】色差マトリクス回路４４は、各色成分デー
タＲ(n)、Ｇ(n)、Ｂ(n)を３：６：１の割合で合成し、
その合成値をＲ成分及びＢ成分を表す色成分データＲ
(n)、Ｂ(n)からそれぞれ差し引いて、色差信号Ｒ−Ｙ、
Ｂ−Ｙに対応する色差データＵ(n)、Ｖ(n)を生成する。
この色差マトリクス回路４３では、後述する輝度データ
生成回路４５で生成される輝度データＹ(n)を色成分デ
ータＲ(n)、Ｂ(n)から差し引いて色差データＵ(n)、Ｖ
(n)を得ることも可能である。

【００２９】Ｙマトリクス回路４５は、ＲＧＢマトリク
ス回路４２に入力される各画像データＤ(n)a、Ｄ(n)b、
Ｄ(n)cに含まれる４つの色成分を合成することにより、
輝度データＹ(n)を生成する。例えば、目標画素の画像
データＤ(n)bとその前後の像データＤ(n-1)b、Ｄ(n+1)b
より、式（７）の演算によって輝度データＹ(n)が生成
される。

【００３０】 Ｙ(n)＝Ｄ(n)b＋（Ｄ(n-1)b＋Ｄ(n+1)b）／２ ・・・(7) ＝[G+Ye]b＋（[W+Cy]b＋[W+Cy]b）／２ ＝[W+Cy]b＋（[G+Ye]b＋[G+Ye]b）／２ ＝[2R]＋[4G]＋[2B] 即ち、Ｙｅ、Ｃｙ、Ｇ、Ｗの各成分をそのまま合成すれ
ば、 Ｙｅ＋Ｃｙ＋Ｇ＋Ｗ＝（Ｂ＋Ｇ）＋（Ｒ＋Ｇ）＋Ｇ＋（Ｒ＋Ｇ＋Ｂ） ＝２Ｒ＋４Ｇ＋２Ｂ となり、Ｒ、Ｇ及びＢの各成分が１：２：１の割合で合
成された輝度信号を得ることができる。本来、輝度信号
は、ＮＴＳＣ方式の規格によれば、Ｒ、Ｇ及びＢの各成
分を３：６：１の割合で合成して生成されるものである
が、これに近い割合で合成して生成したものであれば、
実用上問題はない。また、各画像データＤ(n)a、Ｄ(n)
b、Ｄ(n)cに対して式７の演算を行って各行に対応した
輝度データＹa(n)、Ｙb(n)、Ｙc(n)を生成し、この輝度
データＹ(n)a、Ｙ(n)b、Ｙ(n)cに対して水平方向と同様
のフィルタリング処理を施すことにより、 Ｙ(n)＝（Ｙ(n)a＋２Ｙ(n)b＋Ｙ(n)c）／４ として輝度データＹ(n)を得るようにしてもよい。

【００３１】アパーチャ回路４６は、輝度データＹ(n)
に含まれる特定の周波数成分を強調してアパーチャデー
タを生成し、このアパーチャデータを輝度データＹ(n)
に加算する。即ち、被写体画像の輪郭を強調するため、
画像信号Ｙ(t)から画像データＤ(n)を得る際のサンプリ
ング周波数の１／４の周波数成分を強調するように画像
データＤ(n)に対してフィルタリング処理を施し、アパ
ーチャデータを生成するように構成される。例えば、輝
度データＹ(n)に対して、式８に従う演算処理を施すこ
とによりアパーチャデータＡ(n)が生成される。

【００３２】 Ａ(n)＝（Ｙ(n+2)＋２Ｙ(n)＋Ｙ(n-2)） ・・・(8) そして、このアパーチャデータＡ(n)を輝度データＹ(n)
に加算することによって被写体画像の輪郭が強調され
る。この結果、デジタル信号処理回路３１においては、
図３に示したように、画像データＤ(n)に対応して輝度
データＹ(n)及び色差データＵ(n)、Ｖ(n)が生成され
る。

【００３３】以上の実施例においては、ＣＣＤ固体撮像
素子１をフレーム転送方式とした場合を例示したが、１
画面分の情報電荷を撮像素子内に保持できる方式のもの
（例えば、インターライン方式、フレームインターライ
ン方式）であれば同様に採用可能である。また、カラー
フィルタの構成も図４に示すものに限らず、Ｒ、Ｇ、Ｂ
の各成分からなる原色系のモザイクフィルタやストライ
プフィルタであってもよい。

【００３４】

【発明の効果】本発明によれば、画像データの出力周波
数をラインメモリによってコンピュータ側の伝送速度に
対応した周波数に変換することができ、コンピュータ機
器との接続が容易で、安価な撮像装置を提供することが
できる。また、ラインメモリの書き込みを制御して輝度
データ及び色差データのデータ量を圧縮することがで
き、撮像装置からコンピュータ機器側への画像情報の伝
送効率を向上することができる。

【図面の簡単な説明】

【図１】本発明の撮像装置の構成を示すブロック図であ
る。

【図２】本発明の撮像装置の動作を示すタイミング図で
ある。

【図３】ラインメモリの動作を説明するタイミング図で
ある。

【図４】固体撮像素子に装着されるカラーフィルタの構
成を示す平面図である。

【図５】カラーフィルタが装着された固体撮像素子によ
って得られる画像データが表す色成分の配列を示す図で
ある。

【図６】第２制御部のデジタル信号処理回路の構成を示
すブロック図である。

【図７】画像データが表す色成分の配列を示す図であ
る。

【図８】従来の撮像装置の構成を示すブロック図であ
る。

【図９】従来の撮像装置の動作を示すタイミング図であ
る。

【図１０】ビデオキャプチャボードの構成を示すブロッ
ク図である。

【符号の説明】

１ ＣＣＤ固体撮像素子 １ｉ 撮像部 １ｓ 蓄積部 １ｈ 水平転送部 １ｆ 出力部 ２ ドライバ回路 ２ｖ 垂直クロック発生部 ２ｓ 蓄積クロック発生部 ２ｈ 水平クロック発生部 ２ｄ 排出クロック発生部 ３ タイミング制御回路 ４ 信号処理回路 １０ ビデオキャプチャボード １１ Ａ／Ｄ変換回路 １２ フレームメモリ １３ 同期検波回路 １４ タイミング制御回路 １５ インタフェース回路 ２０ 第１制御部 ２１ アナログ信号処理回路 ２２ Ａ／Ｄ変換回路 ２３ タイミング制御回路 ２４ 露光制御回路 ２５ コマンドレジスタ ３０ 第２制御部 ３１ デジタル信号処理部 ３２ ラインメモリ ３３ インタフェース制御回路 ３４ コマンドレジスタ ４１ ラインメモリ回路 ４２ ＲＧＢマトリクス回路 ４３ ホワイトバランス制御回路 ４４ 色差マトリクス回路 ４５ Ｙマトリクス回路 ４６ アパーチャ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 被写体の画像を撮らえて画像情報を１画
   面単位でコンピュータ機器に供給する撮像装置におい
   て、複数の受光画素が行列配置され、照射される被写体
   画像に対応する情報電荷を各受光画素に蓄積する固体撮
   像素子と、この固体撮像素子の各受光画素に蓄積される
   情報電荷を１行単位で順次転送出力して画像信号を得る
   ドライバ回路と、このドライバ回路の垂直走査の起動タ
   イミング及び水平走査の起動タイミングをそれぞれ設定
   するタイミング制御回路と、上記画像信号に対してアナ
   ログ信号処理を施すアナログ信号処理回路と、アナログ
   信号処理が施された上記画像信号をアナログ／デジタル
   変換して画像データを生成するＡ／Ｄ変換回路と、上記
   画像データに対してデジタル信号処理を施すデジタル信
   号処理回路と、デジタル信号処理が施された上記画像デ
   ータを１行単位で順次記憶するラインメモリ回路と、こ
   のラインメモリ回路に対するデータの書き込みタイミン
   グを上記デジタル信号処理回路の信号処理動作に同期さ
   せ、データの読み出しタイミングを所望の周期に設定す
   るメモリ制御回路と、上記ラインメモリ回路から読み出
   しされる上記画像データをコンピュータ機器のバスライ
   ンへ送出するインタフェース制御回路と、を備えたこと
   を特徴とする撮像装置。
2. 【請求項２】 上記メモリ制御回路は、上記ラインメモ
   リ回路への上記画像データの書き込みを一定の間隔で休
   止し、上記画像データのデータ量を縮小することを特徴
   とする請求項１に記載の撮像装置。
3. 【請求項３】 上記メモリ制御回路が上記画像データの
   書き込みを休止する間隔を指示するコマンドを格納する
   コマンドレジスタを備えたことを特徴とする請求項２に
   記載の撮像装置。