JPH09101761A - El display device - Google Patents

El display device

Info

Publication number
JPH09101761A
JPH09101761A JP7282527A JP28252795A JPH09101761A JP H09101761 A JPH09101761 A JP H09101761A JP 7282527 A JP7282527 A JP 7282527A JP 28252795 A JP28252795 A JP 28252795A JP H09101761 A JPH09101761 A JP H09101761A
Authority
JP
Japan
Prior art keywords
tft
image data
memory
selection
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7282527A
Other languages
Japanese (ja)
Inventor
Hiroyasu Yamada
裕康 山田
Tomoyuki Shirasaki
友之 白嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP7282527A priority Critical patent/JPH09101761A/en
Publication of JPH09101761A publication Critical patent/JPH09101761A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Abstract

PROBLEM TO BE SOLVED: To provide an EL display device which utilizes an EL dot matrix display panel and thereby allows high-luminance and half-tone display by active matrix driving. SOLUTION: The transistor drive circuit 3 is composed from a selection TFT 3a and a memory TFT 3b. The gate electrode G and the drain electrode D of the TFT 3a are respectively connected to an address line and a data line. In this TFT 3a, the gate is made on by the selection signal inputted from the address line to accumulate the input image data inputted from the data line in the memory TFT 3b. In the memory TFT 3b, the memory depth (the shift of the ON threshold voltage due to writing/erasure) of the gate electrode controls the emission luminance of the organic EL diode element 1 based on the gradation information included in the input image data inputted into its gate electrode.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、EL表示装置に係
り、詳細には、EL素子によりドットマトリクス表示パ
ネルを構成するEL表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an EL display device, and more particularly, to an EL display device having a dot matrix display panel with EL elements.

【0002】[0002]

【従来の技術】従来、自発光表示素子である有機薄膜E
L(Electro Luminescence)素子を利用したドットマト
リクス表示パネルが提案されており、この有機ELドッ
トマトリクス表示パネルでは、カソード・スキャンライ
ン(金属電極側)をコモンラインとし、アノードデータ
ライン(ITO側)に正電圧をカソード選択期間内で一
斉に印加して、コモンラインとデータラインが直交する
部分のEL素子を線順次駆動して、画像を表示してい
る。この場合、各有機EL素子をデューティH=τ/T
(τはデータライン側の正電圧印加時間、Tはコモンラ
イン選択の1周期期間)で駆動している場合と等価であ
る。
2. Description of the Related Art Conventionally, an organic thin film E which is a self-luminous display device.
A dot matrix display panel using an L (Electro Luminescence) element has been proposed. In this organic EL dot matrix display panel, a cathode scan line (metal electrode side) is used as a common line and an anode data line (ITO side) is used. A positive voltage is applied all at once during the cathode selection period to line-sequentially drive the EL elements in the portion where the common line and the data line are orthogonal to each other to display an image. In this case, each organic EL element has a duty H = τ / T
(Τ is a positive voltage application time on the data line side, and T is one cycle period of common line selection).

【0003】[0003]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の有機ELドットマトリクス表示パネルにあっ
ては、コモンラインとデータラインが直交する部分のE
L素子を線順次駆動して画像を表示するようになってい
たため、コモンライン数及びデータライン数が多くなる
に従って、1画素当りの選択時間(デューティH)が短
くなり、表示装置として必要な輝度を得ることができな
いという問題点があった。そのため、デューティHの値
を上げる必要があるが、コモンライン数及びデータライ
ン数が多くなるに従って困難になる。また、デューティ
Hを上げない場合は、高輝度EL素子が必要となり、有
機ELドットマトリクス表示パネルを実現することは困
難である。
However, in such a conventional organic EL dot matrix display panel, the E of the portion where the common line and the data line are orthogonal to each other is used.
Since the L element is line-sequentially driven to display an image, the selection time (duty H) per pixel becomes shorter as the number of common lines and the number of data lines increase, and the luminance required for the display device is reduced. There was a problem that I could not get. Therefore, it is necessary to increase the value of the duty H, but it becomes difficult as the number of common lines and the number of data lines increase. Further, if the duty H is not increased, a high-brightness EL element is required, and it is difficult to realize an organic EL dot matrix display panel.

【0004】本発明の課題は、アクティブマトリクス駆
動により高輝度かつ中間階調表示を可能とするELドッ
トマトリクス表示パネルを利用したEL表示装置を提供
することである。
An object of the present invention is to provide an EL display device using an EL dot matrix display panel which enables high brightness and intermediate gradation display by active matrix driving.

【0005】[0005]

【課題を解決するための手段】請求項1記載の発明のE
L表示装置は、EL素子の1対の端子の一方の電極に所
定の電源を接続するとともに、このEL素子の他方の電
極にアドレスデータによって選択された画像データを記
憶する電圧制御手段を接続することにより、1画素分の
EL表示回路を形成し、前記電圧制御手段は、前記画像
データの信号の大小に応じた電圧を所定時間記憶し、こ
の記憶した画像データを前記EL素子に出力して、前記
EL素子の輝度を制御することを特徴としている。
E of the invention according to claim 1
In the L display device, a predetermined power source is connected to one electrode of a pair of terminals of the EL element, and a voltage control means for storing image data selected by address data is connected to the other electrode of the EL element. As a result, an EL display circuit for one pixel is formed, the voltage control means stores a voltage corresponding to the magnitude of the image data signal for a predetermined time, and outputs the stored image data to the EL element. The brightness of the EL element is controlled.

【0006】この請求項1記載の発明のEL表示装置に
よれば、EL素子の1対の端子の一方の電極に所定の電
源を接続するとともに、このEL素子の他方の電極にア
ドレスデータによって選択された画像データを記憶する
電圧制御手段が接続されることにより、1画素分のEL
表示回路が形成され、前記電圧制御手段では、前記画像
データの信号の大小に応じた電圧が所定時間記憶され、
この記憶した画像データが前記EL素子に出力されて、
前記EL素子の輝度が制御される。したがって、各画素
を構成するEL表示回路毎に入力画像データを確実に保
持することができ、各EL素子の発光状態を良好にする
ことができ、高輝度のEL素子を用いずにEL表示装置
の高輝度化を図ることができる。
According to the EL display device of the present invention, a predetermined power source is connected to one electrode of a pair of terminals of the EL element, and the other electrode of the EL element is selected by address data. By connecting the voltage control means for storing the recorded image data, the EL for one pixel is connected.
A display circuit is formed, and the voltage control means stores a voltage corresponding to the magnitude of the signal of the image data for a predetermined time,
The stored image data is output to the EL element,
The brightness of the EL element is controlled. Therefore, the input image data can be surely held for each EL display circuit that configures each pixel, the light emitting state of each EL element can be improved, and an EL display device without using a high-luminance EL element. It is possible to increase the brightness.

【0007】この場合、請求項2に記載する発明のEL
表示装置のように、前記電圧制御手段は、所定時間毎に
前記アドレスデータがゲート電極に入力され、このアド
レスデータに基づいてドレイン電極に入力された画像デ
ータをメモリトランジスタに出力する選択トランジスタ
と、該選択トランジスタから入力された画像データを書
き込み・消去及び記憶するメモリトランジスタと、から
構成され、前記EL表示回路はマトリクス状に複数配列
されていることが有効である。
In this case, the EL of the invention described in claim 2
Like the display device, the voltage control means, the address data is input to the gate electrode at predetermined time intervals, and a selection transistor that outputs image data input to the drain electrode to the memory transistor based on the address data, It is effective that a plurality of the EL display circuits are arranged in a matrix, and a memory transistor that writes, erases, and stores the image data input from the selection transistor.

【0008】この請求項2記載の発明のEL表示装置に
よれば、前記電圧制御手段では、所定時間毎に前記アド
レスデータがゲート電極に入力され、このアドレスデー
タに基づいてドレイン電極に入力された画像データをメ
モリトランジスタに出力する選択トランジスタと、該選
択トランジスタから入力された画像データを書き込み・
消去及び記憶するメモリトランジスタと、から構成さ
れ、前記EL表示回路はマトリクス状に複数配列され
る。したがって、各EL表示回路において画像データの
保持状態を維持することができ、高輝度のELドットマ
トリクス表示パネルを構成することができ、高輝度のE
L表示装置を容易に実現することができる。
According to the EL display device of the second aspect of the invention, in the voltage control means, the address data is input to the gate electrode at predetermined time intervals, and is input to the drain electrode based on the address data. A selection transistor that outputs image data to a memory transistor, and writes the image data input from the selection transistor.
A plurality of the EL display circuits are arranged in a matrix form, and a memory transistor for erasing and storing. Therefore, the holding state of the image data can be maintained in each EL display circuit, a high-brightness EL dot matrix display panel can be configured, and a high-brightness E
The L display device can be easily realized.

【0009】さらに、請求項3に記載する発明のEL表
示装置のように、前記メモリトランジスタは、前記画像
データを書き込み・消去時を除き、前記EL素子を常時
発光状態とすることが有効である。
Further, as in the EL display device according to a third aspect of the present invention, it is effective that the memory transistor keeps the EL element in the light emitting state at all times except when the image data is written / erased. .

【0010】この請求項3記載の発明のEL表示装置に
よれば、前記メモリトランジスタでは、前記画像データ
の書き込み・消去時を除き、前記EL素子が常時発光状
態とされる。したがって、アドレス選択ラインが非選択
時でもEL素子の発光状態を維持することができるた
め、EL表示パネルを高精細化してもEL素子を高輝度
化せずに面発光状態を維持することができる。
According to the EL display device of the third aspect of the present invention, in the memory transistor, the EL element is always in a light emitting state except when writing / erasing the image data. Therefore, even when the address selection line is not selected, the light emitting state of the EL element can be maintained, and thus even if the EL display panel is made finer, the surface emitting state can be maintained without increasing the brightness of the EL element. .

【0011】さらにまた、請求項4に記載する発明のE
L表示装置のように、前記メモリトランジスタは、前記
画像データの大小に応じた電圧を次の画像データが入力
されるまで記憶し、この記憶された画像データによって
前記EL素子の輝度を制御することが有効である。
[0011] Furthermore, E of the invention described in claim 4
Like the L display device, the memory transistor stores a voltage corresponding to the magnitude of the image data until the next image data is input, and controls the brightness of the EL element by the stored image data. Is effective.

【0012】この請求項4記載の発明のEL表示装置に
よれば、前記メモリトランジスタでは、前記画像データ
の大小に応じた電圧が次の画像データが入力されるまで
記憶され、この記憶された画像データによって前記EL
素子の輝度が制御が制御される。したがって、入力画像
データに含まれる階調設定に応じて中間階調表示を行う
ことができ、EL表示装置の画像表現力を向上させるこ
とができる。
According to the EL display device of the present invention, the voltage corresponding to the magnitude of the image data is stored in the memory transistor until the next image data is input, and the stored image is stored. The EL according to the data
The brightness of the device is controlled to be controlled. Therefore, halftone display can be performed according to the tone setting included in the input image data, and the image expressiveness of the EL display device can be improved.

【0013】[0013]

【発明の実施の形態】以下、図1〜図8を参照して本発
明の実施の形態を詳細に説明する。図1〜図8は、本発
明を適用した有機EL表示装置の一実施の形態を示す図
である。まず、本実施の形態の有機EL表示装置を構成
する有機ELマトリクス表示パネルを駆動する駆動原理
を図1に示す1画素分の等価回路を参照して説明する。
この図1は、有機ELマトリクス表示パネルの駆動する
駆動回路の1画素分の等価回路を示す図であり、有機E
Lダイオード素子1と電力制御素子2から構成されてい
る。有機ELダイオード素子1は、そのカソード電極側
には一定の電源−Vddが接続され、そのアノード電極
側に電力制御素子2が接続され、電力制御素子2はグラ
ンドに接地されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to FIGS. 1 to 8 are diagrams showing an embodiment of an organic EL display device to which the present invention is applied. First, the driving principle for driving the organic EL matrix display panel constituting the organic EL display device of the present embodiment will be described with reference to the equivalent circuit for one pixel shown in FIG.
FIG. 1 is a diagram showing an equivalent circuit for one pixel of a drive circuit for driving an organic EL matrix display panel.
It is composed of an L diode element 1 and a power control element 2. The organic EL diode element 1 has a cathode electrode side connected to a constant power source -Vdd, an anode electrode side connected to the power control element 2, and the power control element 2 grounded.

【0014】この等価回路において、電源−Vddによ
り有機ELダイオード素子1は常時点灯させ、電力制御
素子2は、選択時に入力画像データによる階調データに
応じて有機EL素子1の発光輝度を変化させるように電
力を制御する。
In this equivalent circuit, the organic EL diode element 1 is constantly turned on by the power source -Vdd, and the power control element 2 changes the light emission luminance of the organic EL element 1 according to the gradation data based on the input image data at the time of selection. To control the power.

【0015】図2は、図1に示した1画素分の等価回路
の具体的駆動回路例を示す図である。この図2におい
て、図1に示した電力制御素子2をEEPROMメモリ
機能を有するトランジスタ駆動回路3により構成したも
のである。このトランジスタ駆動回路3は、選択TFT
(Thin Film Transistor:薄膜トランジスタ)3aとメ
モリTFT3bとにより構成され、選択TFT3aのゲ
ート電極Gにはアドレス線が接続されるとともに、その
ドレイン電極Dにはデータ線が接続されている。この選
択TFT3aでは、アドレス線から入力される選択信号
によりゲートがONされることによって、データ線から
入力される入力画像データが、メモリTFT3bに蓄積
される。メモリTFT3bでは、そのゲート電極に入力
される入力画像データに含まれる階調情報により、ゲー
ト電極のメモリ深さ(書き込み/消去によるON閾値電
圧Vtシフト量)で、有機ELダイオード素子1の発光
輝度を制御する。
FIG. 2 is a diagram showing a specific example of a drive circuit of the equivalent circuit for one pixel shown in FIG. In FIG. 2, the power control element 2 shown in FIG. 1 is configured by a transistor drive circuit 3 having an EEPROM memory function. This transistor drive circuit 3 is a selection TFT
It is composed of a (Thin Film Transistor) 3a and a memory TFT 3b, and an address line is connected to the gate electrode G of the selection TFT 3a and a data line is connected to its drain electrode D. In the selection TFT 3a, the gate is turned on by the selection signal input from the address line, so that the input image data input from the data line is accumulated in the memory TFT 3b. In the memory TFT 3b, the light emission brightness of the organic EL diode element 1 is determined by the memory depth of the gate electrode (ON threshold voltage Vt shift amount due to writing / erasing) according to the gradation information included in the input image data input to the gate electrode. To control.

【0016】このため、1フレーム中で、その画素デー
タ書き込み時間以外は、その書き込み情報に応じた出力
(発光)をする。この図2に示した各素子の電気特性を
図3〜図5に示す。
Therefore, in one frame, except for the pixel data writing time, an output (light emission) is performed according to the writing information. The electrical characteristics of each element shown in FIG. 2 are shown in FIGS.

【0017】図3は、図2の有機ELダイオード素子1
の電気特性を示す図であり、その横軸にアノード−カソ
ード間電圧Vdd、その縦軸に輝度を設定して電圧−輝
度特性を示している。この図3に示すように、本実施の
形態の有機ELダイオード素子1は、アノード−カソー
ド間電圧Vddが1/2Vdd〜Vddの範囲で制御さ
れることにより、その輝度特性が制御される。図4は、
図2の選択TFT3aの電気特性を示す図であり、その
横軸にゲート電圧Vdd、その縦軸にLOGチャネル電
流を設定してON−OFF特性を示している。この図4
において、ゲート電圧Vddが小さい場合は、ノーマル
TFTでも0Vや+2Vddで殆ど電流は流れない。
FIG. 3 shows the organic EL diode element 1 of FIG.
Is a graph showing the electrical characteristics of the above, and the voltage-luminance characteristics are shown by setting the anode-cathode voltage Vdd on the horizontal axis and the luminance on the vertical axis. As shown in FIG. 3, in the organic EL diode element 1 of the present embodiment, the brightness characteristic is controlled by controlling the anode-cathode voltage Vdd in the range of 1/2 Vdd to Vdd. FIG.
It is a figure which shows the electric characteristic of the selection TFT3a of FIG. 2, and the ON-OFF characteristic is shown by setting the gate voltage Vdd on the horizontal axis and the LOG channel current on the vertical axis. This figure 4
In the case where the gate voltage Vdd is small, almost no current flows at 0V or + 2Vdd even in the normal TFT.

【0018】図5は、図2のメモリTFT3bの電気特
性を示す図であり、その横軸にゲート電圧Vdd、その
縦軸にLOGチャネル電流を設定して書込み−消去特性
を示している。この図5に示すように、書込み時と消去
時でゲート電圧特性がシフトしており、そのシフト量
(ヒステリシス幅)は、書込み消去時のメモリゲート絶
縁膜にかかる電界強度と印加時間によって決定される。
したがって、図4及び図5に示したように、選択TFT
3a及びメモリTFT3bFは共にPMOS特性を有す
る。
FIG. 5 is a diagram showing the electrical characteristics of the memory TFT 3b of FIG. 2, in which the horizontal axis shows the gate voltage Vdd and the vertical axis shows the LOG channel current, which shows the write-erase characteristics. As shown in FIG. 5, the gate voltage characteristics are shifted during writing and erasing, and the shift amount (hysteresis width) is determined by the electric field strength applied to the memory gate insulating film during writing and erasing and the application time. It
Therefore, as shown in FIG. 4 and FIG.
Both 3a and the memory TFT 3bF have PMOS characteristics.

【0019】そして、上記図2において、EEPROM
機能を有するTFT部分は、ゲートの絶縁膜にヒステリ
シス特性を持ったSiリッチな組成のSiN膜を有する
メモリTFTとしての画素駆動部TFT3bと、このメ
モリTFT3bのメモリゲートへの書き込み/消去を選
択実行するため、ゲート絶縁膜にヒステリシスの無いス
トイキオメトリ(化学的に安定している領域のこと)な
組成のSiN膜を持った選択ゲート電極を有する選択T
FT3aとで構成されている。
In FIG. 2, the EEPROM is
In the TFT portion having the function, a pixel driving portion TFT 3b as a memory TFT having a SiN film of Si-rich composition having a hysteresis characteristic in a gate insulating film, and writing / erasing to / from the memory gate of the memory TFT 3b is selectively executed. Therefore, a selection T having a selection gate electrode having a SiN film having a stoichiometric (chemically stable region) composition without hysteresis in the gate insulating film
It is composed of FT3a.

【0020】この選択TFT3aのソース電極は、メモ
リTFTのゲート電極に接続され、ドレイン電極には書
き込み・消去電圧が印加される。これにより、線順次で
各画素メモリにデータを書き込むのに、選択TFT3a
のドレイン電極のバイアスが画像データで、選択TFT
3aのゲート電極がアドレス選択とすれば、有機EL表
示パネルは選択ライン以外の領域の全画素は、メモリゲ
ートのデータに応じた階調で発光し続ける。
The source electrode of the selection TFT 3a is connected to the gate electrode of the memory TFT, and the write / erase voltage is applied to the drain electrode. This allows the selection TFT 3a to write data in each pixel memory line-sequentially.
Bias of the drain electrode of the image data, the selection TFT
If the gate electrode of 3a is used for address selection, in the organic EL display panel, all the pixels in the area other than the selected line continue to emit light with a gradation according to the data of the memory gate.

【0021】次に、図2に示したトランジスタ駆動回路
3を、有機EL表示パネル上にTFTとして形成した場
合の1画素分の駆動回路の平面図を図6に示すととも
に、その図6においてA−A´断面図を図7に示す。こ
の図6及び図7において、10はガラス基板、11はア
ノード電極、12はカソード電極、13は有機発光層、
14は選択TFTソース電極、15は選択TFTドレイ
ン電極、16は選択TFTゲート電極、17は選択TF
Tゲート絶縁膜、18はメモリTFTソース電極、19
はメモリTFTドレイン電極、20はメモリTFTゲー
ト電極、21はメモリTFTSiN膜、22は半導体
層、23は層間絶縁膜、24はアドレス線、25はデー
タ線、26はGND線、27は選択TFTソース電極と
メモリTFTゲート電極のコンタクト孔、28はメモリ
TFTのソース/ドレインメタルと有機ELアノード電
極(ITO透明電極)のコンタクト孔である。
Next, FIG. 6 shows a plan view of a drive circuit for one pixel when the transistor drive circuit 3 shown in FIG. 2 is formed as a TFT on an organic EL display panel, and FIG. FIG. 7 shows a sectional view taken along the line A-A '. 6 and 7, 10 is a glass substrate, 11 is an anode electrode, 12 is a cathode electrode, 13 is an organic light emitting layer,
Reference numeral 14 is a selection TFT source electrode, 15 is a selection TFT drain electrode, 16 is a selection TFT gate electrode, and 17 is a selection TF.
T gate insulating film, 18 is a memory TFT source electrode, 19
Is a memory TFT drain electrode, 20 is a memory TFT gate electrode, 21 is a memory TFT SiN film, 22 is a semiconductor layer, 23 is an interlayer insulating film, 24 is an address line, 25 is a data line, 26 is a GND line, and 27 is a selection TFT source. Reference numeral 28 is a contact hole between the electrode and the memory TFT gate electrode, and 28 is a contact hole between the source / drain metal of the memory TFT and the organic EL anode electrode (ITO transparent electrode).

【0022】また、図8は、図6及び図7に示したTF
Tとして形成した場合の1画素分の駆動回路を搭載した
有機EL表示パネルの回路構成を示す図である。この図
8に示す有機EL表示パネル30は、4画素分の表示回
路を示しており、各表示画素は、上記図6及び図7に示
した構造による選択TFT31、メモリTFT32及び
有機ELダイオード33により構成されるとともに、そ
の各選択TFT31のゲート電極にはアドレス選択ライ
ン34が接続され、その各選択TFT31のドレイン電
極にはデータライン35が接続されている。また、有機
ELダイオード33のカソード電極には、図中に示すよ
うに駆動電源−Vddが接続されている。
FIG. 8 shows the TF shown in FIGS. 6 and 7.
It is a figure which shows the circuit structure of the organic EL display panel which mounts the drive circuit for 1 pixel in case it is formed as T. The organic EL display panel 30 shown in FIG. 8 shows a display circuit for four pixels, and each display pixel includes a selection TFT 31, a memory TFT 32, and an organic EL diode 33 having the structure shown in FIGS. 6 and 7. An address selection line 34 is connected to the gate electrode of each selection TFT 31, and a data line 35 is connected to the drain electrode of each selection TFT 31. Further, a driving power supply -Vdd is connected to the cathode electrode of the organic EL diode 33 as shown in the figure.

【0023】この図8のアドレス選択ライン34に入力
されるアドレス選択信号は、選択時はVaddress
M=−Vdd、非選択時はVaddressM+1=V
ddに設定されて制御される。また、データライン35
に入力される画像データ信号は、書き込み時はVdat
aN=Vdd、消去時はVdataN+1=−Vddに
設定されて制御される。
The address selection signal input to the address selection line 34 of FIG. 8 is Vaddress when selected.
M = -Vdd, Vaddress M + 1 = V when not selected
It is set to dd and controlled. In addition, the data line 35
The image data signal input to the
aN = Vdd, and at the time of erasing, VdataN + 1 = -Vdd is set and controlled.

【0024】次に、本実施の形態の動作を説明する。ま
ず、図6、図7及び図8に示した選択TFT31及びメ
モリTFT32における動作について説明する。図8の
回路において、アドレス選択信号が選択時に−Vdd以
下に設定されて、選択TFT31からメモリTFT32
への電子注入(正孔抜き取り)時には、データライン3
5に書き込み電圧+Vddの正バイアスが印加されるこ
とにより、メモリTFT32のゲート電極からソース電
極に向ってメモリゲート絶縁膜両端に+Vddの電圧が
かかり、電子注入が達成されて、画像データの書き込み
が達成される。この場合、メモリTFT32では、上記
図5に示した電気特性のように電流を流す方向にシフト
される。
Next, the operation of this embodiment will be described. First, the operation of the selection TFT 31 and the memory TFT 32 shown in FIGS. 6, 7 and 8 will be described. In the circuit of FIG. 8, when the address selection signal is set to −Vdd or less when selected, the selection TFT 31 to the memory TFT 32
During electron injection (hole extraction) into the data line 3,
By applying the positive bias of the write voltage + Vdd to 5, a voltage of + Vdd is applied to both ends of the memory gate insulating film from the gate electrode of the memory TFT 32 toward the source electrode, electron injection is achieved, and image data writing is performed. To be achieved. In this case, in the memory TFT 32, the electric current is shifted in the direction in which the electric current flows, like the electric characteristics shown in FIG.

【0025】一方、消去時にはデータライン35が消去
電圧−Vddの負バイアスが印加されることにより、選
択時メモリTFT32の両端に−Vddの電圧がかか
り、正孔注入(電子抜き取り)が達成される。これによ
り、メモリTFT32には電流が流されない方向にシフ
トされる。また、データライン35に印加される電圧の
如何に関わらず、非選択時のアドレス選択信号+Vdd
により選択TFT31がハイインピーダンスとなり、非
選択時のメモリTFT32のメモリ状態は変化しない。
これにより、一度のアドレスライン選択で、データライ
ン毎に書き込みも消去も可能となる。
On the other hand, at the time of erasing, a negative bias of the erase voltage -Vdd is applied to the data line 35, a voltage of -Vdd is applied to both ends of the memory TFT 32 at the time of selection, and hole injection (electron extraction) is achieved. . As a result, the memory TFT 32 is shifted in the direction in which no current flows. Further, regardless of the voltage applied to the data line 35, the address selection signal + Vdd in the non-selected state
As a result, the selection TFT 31 becomes high impedance, and the memory state of the memory TFT 32 when not selected does not change.
As a result, writing and erasing can be performed for each data line by selecting the address line once.

【0026】以上の説明において、メモリTFT32内
の図7に示したTFTメモリSiN膜21におけるSi
リッチによりトラップされる領域は、TFTメモリゲー
ト電極20のメモリチャネルSi層近傍にあるものと
し、電子注入や正孔注入はチャネルSiとゲートSiN
の間でのキャリア授受であるものとして説明した。
In the above description, the Si in the TFT memory SiN film 21 shown in FIG.
The region trapped by the rich is assumed to be in the vicinity of the memory channel Si layer of the TFT memory gate electrode 20, and electron injection and hole injection are performed for the channel Si and the gate SiN.
I explained that it was a career transfer between the two.

【0027】次に、図8に示した有機EL表示パネル3
0における動作について説明する。図8において、メモ
リTFT32のソース電極はグランド電位になってお
り、有機ELダイオード素子33のカソード電極には駆
動電源−Vddが印加されている。そして、アドレス選
択ライン34に入力されるアドレス選択信号がVadd
ressM(−Vdd)になって、アドレス選択ライン
34が選択されると、そのアドレス選択ライン34に接
続された選択TFT31のゲート電極がONされる。そ
の時、当該選択TFT31のドレイン電極に入力される
画像データによるデータ電圧が、その選択TFT31の
ゲート電極に印加される。
Next, the organic EL display panel 3 shown in FIG.
The operation at 0 will be described. In FIG. 8, the source electrode of the memory TFT 32 is at ground potential, and the driving power supply −Vdd is applied to the cathode electrode of the organic EL diode element 33. Then, the address selection signal input to the address selection line 34 is Vadd.
When the address selection line 34 is selected in response M (-Vdd), the gate electrode of the selection TFT 31 connected to the address selection line 34 is turned on. At that time, the data voltage according to the image data input to the drain electrode of the selection TFT 31 is applied to the gate electrode of the selection TFT 31.

【0028】この選択TFT31の選択TFTゲート絶
縁膜17には、このデータ電圧とメモリTFT32のソ
ース電極側GNDとの間の電位差により、電子や正孔が
TFTメモリゲート電極20でトラップされたり抜き取
られたりする。これにより、この選択TFT31に直列
に接続されたメモリTFT32のメモリTFTゲート電
極20においてON閾値電圧Vtが変化(シフト)す
る。これにより、このメモリTFT32に直列に接続さ
れた有機ELダイオード33のアノード電極とカソード
電極の間の電位差(−VddとVddの電位差)が変化
して、有機ELダイオード33の発光輝度が画像データ
の階調に応じて調整される。
Electrons and holes are trapped or extracted in the TFT memory gate electrode 20 in the selected TFT gate insulating film 17 of the selected TFT 31 due to the potential difference between the data voltage and the source electrode side GND of the memory TFT 32. Or As a result, the ON threshold voltage Vt changes (shifts) in the memory TFT gate electrode 20 of the memory TFT 32 connected in series with the selection TFT 31. As a result, the potential difference (potential difference between −Vdd and Vdd) between the anode electrode and the cathode electrode of the organic EL diode 33 connected in series to the memory TFT 32 changes, and the emission brightness of the organic EL diode 33 changes according to the image data. It is adjusted according to the gradation.

【0029】一方、アドレス選択ライン34に入力され
るアドレス選択信号がVaddressM+1(Vd
d)になって、アドレス選択ライン34が非選択になる
と、そのアドレス選択ライン34に接続された選択TF
T31のゲート電極がOFFされる。このゲート電極が
OFFされた選択TFT31はハイインピーダンスとな
り、この選択TFT31に直列に接続されたメモリTF
T32もハイインピーダンスとなり、このメモリTFT
32に蓄積された画像データは保持されて、このメモリ
TFT32に接続された有機ELダイオード33の発光
状態が維持される。
On the other hand, the address selection signal input to the address selection line 34 is VaddressM + 1 (Vd
When the address selection line 34 becomes non-selected in d), the selection TF connected to the address selection line 34.
The gate electrode of T31 is turned off. The selection TFT 31 whose gate electrode is turned off has a high impedance, and the memory TF connected in series to this selection TFT 31.
T32 also becomes high impedance, and this memory TFT
The image data accumulated in 32 is held, and the light emitting state of the organic EL diode 33 connected to this memory TFT 32 is maintained.

【0030】以上のように、本実施の形態の図8に示し
た有機EL表示パネル30では、アドレス選択ライン3
4が非選択時でも有機ELダイオード33の発光状態を
維持することができるため、有機EL表示パネル30を
高精細化しても有機ELダイオード33を高輝度化せず
に面発光状態を維持することができる。例えば、従来の
線順次方式の有機EL表示パネルにおいて面輝度100
cdを得ようとした場合、アドレス選択ライン数が48
0本あるとすると、48000cdの発光輝度が必要だ
ったものが、本実施の形態の有機EL表示パネル30を
利用すれば、選択時に非発光になったとしても約100
cdで良いことになる。(実際には、選択時の発光輝度
は不定であり、前回の画像データと次回の画像データの
階調設定による) また、アドレス選択ライン数が1000本の場合も従来
48000cdの発光輝度が必要だったものが、本実施
の形態の有機EL表示パネル30を利用すれば、やはり
100cdで良い。但し、60Hzが1フレームとする
と、アドレス線が増えると画像データの書き込み/消去
時間が足りなくなる。書き込み、消去とも50μsでで
きるとすると、最大アドレス本数はノンインタレース方
式で333本、インタレース方式で667本程度とな
る。
As described above, in the organic EL display panel 30 of this embodiment shown in FIG.
Since the light emitting state of the organic EL diode 33 can be maintained even when 4 is not selected, it is possible to maintain the surface light emitting state without increasing the brightness of the organic EL diode 33 even if the organic EL display panel 30 is made finer. You can For example, in a conventional line-sequential organic EL display panel, a surface luminance of 100
When trying to obtain cd, the number of address selection lines is 48
If there are 0 pieces, the light emission luminance of 48000 cd is required, but if the organic EL display panel 30 of the present embodiment is used, even if no light is emitted at the time of selection, it is about 100.
cd is good. (Actually, the emission brightness at the time of selection is indefinite, and depends on the gradation setting of the previous image data and the next image data.) Also, even when the number of address selection lines is 1000, the conventional emission brightness of 48000 cd is required. However, if the organic EL display panel 30 of the present embodiment is used, 100 cd is sufficient. However, assuming that 60 Hz is one frame, the time for writing / erasing image data becomes insufficient as the number of address lines increases. Assuming that both writing and erasing can be performed in 50 μs, the maximum number of addresses is about 333 in the non-interlace system and about 667 in the interlace system.

【0031】ちなみに、上記実施の形態の図7で示した
ようなSiN膜トラップを用いたメモリTFTの保持時
間は非常に長い(通常1年〜10年)ので、画面の変化
部分だけ書き換えていく方式であれば、書き込み・消去
速度がmsecオーダーでもフリッカーレスでOA表示
パネルレベルの表示は可能であり、高品位な静止画を表
示することができる。したがって、本実施の形態の有機
EL表示パネル30は、従来提案されていた線順次駆動
方式の有機ELマトリクス表示パネルに較べて、高輝度
化した有機EL素子を用いずに面発光状態を維持するこ
とができる。
Incidentally, since the holding time of the memory TFT using the SiN film trap as shown in FIG. 7 of the above embodiment is very long (usually 1 to 10 years), only the changed portion of the screen is rewritten. With this method, even if the writing / erasing speed is in the order of msec, OA display panel level display is possible without flicker, and a high-quality still image can be displayed. Therefore, the organic EL display panel 30 of the present embodiment maintains a surface emission state without using an organic EL element having high brightness, as compared with the organic EL matrix display panel of the line-sequential drive type that has been conventionally proposed. be able to.

【0032】このため、高輝度かつ中間階調表示を可能
とした有機EL表示装置を容易に実現することができ、
その有機EL表示装置の入力画像の表現力を向上させる
ことができる。
Therefore, it is possible to easily realize an organic EL display device capable of high-luminance and half-tone display.
The expressive power of the input image of the organic EL display device can be improved.

【0033】[0033]

【発明の効果】請求項1記載の発明のEL表示装置によ
れば、各画素を構成するEL表示回路毎に入力画像デー
タを確実に保持することができ、各EL素子の発光状態
を良好にすることができ、高輝度のEL素子を用いずに
EL表示装置の高輝度化を図ることができる。
According to the EL display device of the first aspect of the present invention, the input image data can be surely held for each EL display circuit that constitutes each pixel, and the light emission state of each EL element can be improved. Therefore, the brightness of the EL display device can be increased without using a high brightness EL element.

【0034】請求項2記載の発明のEL表示装置によれ
ば、各EL表示回路において画像データの保持状態を維
持することができ、高輝度のELドットマトリクス表示
パネルを構成することができ、高輝度のEL表示装置を
容易に実現することができる。
According to the EL display device of the second aspect of the present invention, it is possible to maintain the holding state of the image data in each EL display circuit, and to construct an EL dot matrix display panel with high brightness. A brightness EL display device can be easily realized.

【0035】請求項3記載の発明のEL表示装置によれ
ば、アドレス選択ラインが非選択時でもEL素子の発光
状態を維持することができるため、EL表示パネルを高
精細化してもEL素子を高輝度化せずに面発光状態を維
持することができる。
According to the EL display device of the third aspect of the present invention, since the light emitting state of the EL element can be maintained even when the address selection line is not selected, the EL element can be used even if the definition of the EL display panel is increased. It is possible to maintain the surface emission state without increasing the brightness.

【0036】請求項4記載の発明のEL表示装置によれ
ば、入力画像データに含まれる階調設定に応じて中間階
調表示を行うことができ、EL表示装置の画像表現力を
向上させることができる。
According to the EL display device of the fourth aspect of the present invention, it is possible to perform the intermediate gradation display according to the gradation setting included in the input image data, and improve the image expression power of the EL display device. You can

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用したEL表示装置を構成する有機
ELマトリクス表示パネルを駆動する駆動原理を説明す
るための1画素分の等価回路を示す図。
FIG. 1 is a diagram showing an equivalent circuit for one pixel for explaining a driving principle for driving an organic EL matrix display panel constituting an EL display device to which the present invention is applied.

【図2】図1の1画素分の等価回路の具体的駆動回路例
を示す図。
FIG. 2 is a diagram showing a specific example of a drive circuit of an equivalent circuit for one pixel in FIG.

【図3】図2の有機ELダイオード素子の電気特性を示
す図。
FIG. 3 is a diagram showing electrical characteristics of the organic EL diode element of FIG.

【図4】図2の選択TFTの電気特性を示す図。FIG. 4 is a diagram showing electrical characteristics of the selection TFT of FIG.

【図5】図2のメモリTFTの電気特性を示す図。5 is a diagram showing electrical characteristics of the memory TFT of FIG.

【図6】図2のトランジスタ駆動回路3を、有機EL表
示パネル上にTFTとして形成した場合の平面図。
FIG. 6 is a plan view in which the transistor drive circuit 3 of FIG. 2 is formed as a TFT on an organic EL display panel.

【図7】図6のA−A´線断面図。7 is a cross-sectional view taken along the line AA ′ of FIG.

【図8】図6及び図7に示したTFTとして形成した場
合の1画素分の駆動回路を搭載した有機EL表示パネル
の回路構成を示す図。
8 is a diagram showing a circuit configuration of an organic EL display panel equipped with a drive circuit for one pixel when formed as the TFT shown in FIGS. 6 and 7. FIG.

【符号の説明】[Explanation of symbols]

1 有機ELダイオード素子 3 トランジスタ駆動回路 3a 選択TFT 3b メモリTFT(画素駆動部TFT) 10 ガラス基板 11 アノード電極 12 カソード電極 13 有機発光層 14 選択TFTソース電極 15 選択TFTドレイン電極 16 選択TFTゲート電極 17 選択TFTゲート絶縁膜 18 メモリTFTソース電極 19 メモリTFTドレイン電極 20 メモリTFTゲート電極 21 メモリTFTSiN膜 22 半導体層 23 層間絶縁膜 24 アドレス線 25 データ線 26 GND線 27 コンタクト孔 28 コンタクト孔 30 有機EL表示パネル 31 選択TFT 32 メモリTFT 33 有機ELダイオード 34 アドレス選択ライン 35 データライン DESCRIPTION OF SYMBOLS 1 organic EL diode element 3 transistor drive circuit 3a selection TFT 3b memory TFT (pixel drive part TFT) 10 glass substrate 11 anode electrode 12 cathode electrode 13 organic light emitting layer 14 selection TFT source electrode 15 selection TFT drain electrode 16 selection TFT gate electrode 17 Select TFT gate insulating film 18 Memory TFT source electrode 19 Memory TFT drain electrode 20 Memory TFT gate electrode 21 Memory TFT SiN film 22 Semiconductor layer 23 Interlayer insulating film 24 Address line 25 Data line 26 GND line 27 Contact hole 28 Contact hole 30 Organic EL display Panel 31 Selection TFT 32 Memory TFT 33 Organic EL diode 34 Address selection line 35 Data line

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】EL素子の1対の端子の一方の電極に所定
の電源を接続するとともに、このEL素子の他方の電極
にアドレスデータによって選択された画像データを記憶
する電圧制御手段を接続することにより、1画素分のE
L表示回路を形成し、 前記電圧制御手段は、前記画像データの信号の大小に応
じた電圧を所定時間記憶し、この記憶した画像データを
前記EL素子に出力して、前記EL素子の輝度を制御す
ることを特徴とするEL表示装置。
1. A predetermined power source is connected to one electrode of a pair of terminals of an EL element, and a voltage control means for storing image data selected by address data is connected to the other electrode of the EL element. Therefore, E for one pixel
Forming an L display circuit, wherein the voltage control means stores a voltage corresponding to the magnitude of the signal of the image data for a predetermined time, outputs the stored image data to the EL element, and determines the brightness of the EL element. An EL display device characterized by being controlled.
【請求項2】前記電圧制御手段は、所定時間毎に前記ア
ドレスデータがゲート電極に入力され、このアドレスデ
ータに基づいてドレイン電極に入力された画像データを
メモリトランジスタに出力する選択トランジスタと、 該選択トランジスタから入力された画像データを書き込
み・消去及び記憶するメモリトランジスタと、から構成
され、 前記EL表示回路はマトリクス状に複数配列されている
ことを特徴とする請求項1記載のEL表示装置。
2. The voltage control means, wherein the address data is input to a gate electrode at predetermined time intervals, and a selection transistor which outputs image data input to the drain electrode to the memory transistor based on the address data, 2. The EL display device according to claim 1, comprising a memory transistor for writing / erasing and storing image data input from the selection transistor, wherein the plurality of EL display circuits are arranged in a matrix.
【請求項3】前記メモリトランジスタは、前記画像デー
タを書き込み・消去時を除き、前記EL素子を常時発光
状態としたことを特徴とする請求項2記載のEL表示装
置。
3. The EL display device according to claim 2, wherein the memory transistor keeps the EL element in a light emitting state except when writing and erasing the image data.
【請求項4】前記メモリトランジスタは、前記画像デー
タの大小に応じた電圧を次の画像データが入力されるま
で記憶し、この記憶された画像データによって前記EL
素子の輝度を制御することを特徴とする請求項2記載の
EL表示装置。
4. The memory transistor stores a voltage according to the magnitude of the image data until the next image data is input, and the EL element is stored according to the stored image data.
The EL display device according to claim 2, wherein the brightness of the element is controlled.
JP7282527A 1995-10-03 1995-10-03 El display device Pending JPH09101761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7282527A JPH09101761A (en) 1995-10-03 1995-10-03 El display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7282527A JPH09101761A (en) 1995-10-03 1995-10-03 El display device

Publications (1)

Publication Number Publication Date
JPH09101761A true JPH09101761A (en) 1997-04-15

Family

ID=17653625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7282527A Pending JPH09101761A (en) 1995-10-03 1995-10-03 El display device

Country Status (1)

Country Link
JP (1) JPH09101761A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100663A (en) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd El display device
JP2002055675A (en) * 1999-09-17 2002-02-20 Matsushita Electric Ind Co Ltd Image display device
JP2002132217A (en) * 2000-08-18 2002-05-09 Semiconductor Energy Lab Co Ltd Electronic equipment and driving method therefor
JP2002132234A (en) * 2000-08-18 2002-05-09 Semiconductor Energy Lab Co Ltd Liquid crystal display device and driving method therefor
KR100420907B1 (en) * 2000-03-28 2004-03-02 산요덴키가부시키가이샤 Display device
US6791566B1 (en) 1999-09-17 2004-09-14 Matsushita Electric Industrial Co., Ltd. Image display device
KR100682803B1 (en) * 1999-10-29 2007-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Electronic device
JP2007122062A (en) * 2005-10-28 2007-05-17 Samsung Electronics Co Ltd Display device and its driving device
JP2008151991A (en) * 2006-12-18 2008-07-03 Seiko Epson Corp Driving circuit of electrooptical display device, electrooptical display device, driving method thereof, and electronic equipment
US7622865B2 (en) 2006-06-19 2009-11-24 Seiko Epson Corporation Light-emitting device, image forming apparatus, display device, and electronic apparatus

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002055675A (en) * 1999-09-17 2002-02-20 Matsushita Electric Ind Co Ltd Image display device
US6791566B1 (en) 1999-09-17 2004-09-14 Matsushita Electric Industrial Co., Ltd. Image display device
JP4530450B2 (en) * 1999-09-29 2010-08-25 三洋電機株式会社 EL display device
JP2001100663A (en) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd El display device
KR100682803B1 (en) * 1999-10-29 2007-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Electronic device
KR100420907B1 (en) * 2000-03-28 2004-03-02 산요덴키가부시키가이샤 Display device
JP2002132234A (en) * 2000-08-18 2002-05-09 Semiconductor Energy Lab Co Ltd Liquid crystal display device and driving method therefor
JP2002132217A (en) * 2000-08-18 2002-05-09 Semiconductor Energy Lab Co Ltd Electronic equipment and driving method therefor
JP2007122062A (en) * 2005-10-28 2007-05-17 Samsung Electronics Co Ltd Display device and its driving device
TWI421832B (en) * 2005-10-28 2014-01-01 Samsung Display Co Ltd Display device, device for driving the display device and method of driving the display device
US7622865B2 (en) 2006-06-19 2009-11-24 Seiko Epson Corporation Light-emitting device, image forming apparatus, display device, and electronic apparatus
US7994704B2 (en) 2006-06-19 2011-08-09 Seiko Epson Corporation Light-emitting device, image forming apparatus, display device, and electronic apparatus
JP2008151991A (en) * 2006-12-18 2008-07-03 Seiko Epson Corp Driving circuit of electrooptical display device, electrooptical display device, driving method thereof, and electronic equipment

Similar Documents

Publication Publication Date Title
JP3457819B2 (en) Display device
US6738034B2 (en) Picture image display device and method of driving the same
US7592991B2 (en) Light emitting device and drive method thereof
KR100619609B1 (en) Image display apparatus
JP4409821B2 (en) EL display device
JP3877049B2 (en) Image display apparatus and driving method thereof
JP4024557B2 (en) Light emitting device, electronic equipment
KR100859424B1 (en) Active matrix type display apparatus, active matrix type organic electroluminescence display apparatus, and driving methods thereof
JP4826597B2 (en) Display device
US6992663B2 (en) Driving circuit of active matrix type light-emitting element
US20060152451A1 (en) Image display apparatus and drive method
KR100578793B1 (en) Light emitting display device using the panel and driving method thereof
JPH10232649A (en) Electric field luminescent display device and driving method therefor
JP2003330419A (en) Display device
KR100599724B1 (en) Display panel, light emitting display device using the panel and driving method thereof
JP2007148222A (en) Image display apparatus
KR100578791B1 (en) Light emitting display device and driving method thereof
JPH09101761A (en) El display device
JP2003150108A (en) Active matrix substrate and method for driving current controlled type light emitting element using the same
JP5019217B2 (en) Active matrix display device and driving method thereof
JP4049191B2 (en) Image display device
JP2003015605A (en) Active matrix type display device, active matrix type organic electro-luiminescence display device, and driving method therefor
JP4079198B2 (en) Image display apparatus and driving method thereof
JP2006178420A (en) Organic electroluminescence display device
JP2004004638A (en) Driving method for light emitting device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330