JP2008151991A - Driving circuit of electrooptical display device, electrooptical display device, driving method thereof, and electronic equipment - Google Patents

Driving circuit of electrooptical display device, electrooptical display device, driving method thereof, and electronic equipment Download PDF

Info

Publication number
JP2008151991A
JP2008151991A JP2006339498A JP2006339498A JP2008151991A JP 2008151991 A JP2008151991 A JP 2008151991A JP 2006339498 A JP2006339498 A JP 2006339498A JP 2006339498 A JP2006339498 A JP 2006339498A JP 2008151991 A JP2008151991 A JP 2008151991A
Authority
JP
Japan
Prior art keywords
transistor
driving
current
circuit
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006339498A
Other languages
Japanese (ja)
Other versions
JP4984873B2 (en
Inventor
Sumio Utsunomiya
純夫 宇都宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006339498A priority Critical patent/JP4984873B2/en
Publication of JP2008151991A publication Critical patent/JP2008151991A/en
Application granted granted Critical
Publication of JP4984873B2 publication Critical patent/JP4984873B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driving circuit of an organic EL display device which appropriately suppresses the variation in the threshold of a driving transistor while suppressing an increase in circuit scale. <P>SOLUTION: A transistor T2 for program, a holding capacitor Cl holding the charge amount of the data voltage supplied via the transistor T2 for program, and the driving transistor T1 controlled in a conducting state based on the charge amount held in the holding capacitor Cl are included. An organic EL element 21 supplied with a driving current I of the current value depending on the conducting state of the driving transistor T1 is included. The driving transistor T1 is an EEPROM equipped with a control gate CG to which the data voltage is supplied and a floating gate FG which is covered with an insulating film. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電
子機器に関する。
The present invention relates to a drive circuit for an electro-optical display device, an electro-optical display device, a driving method thereof, and an electronic apparatus.

近年、電気光学装置としての表示装置は、有機EL素子を用いた電気光学装置が注目さ
れている。この種の有機EL素子を用いた電気光学装置には、駆動方式の一つとしてアク
ティブマトリクス駆動方式がある。
In recent years, electro-optical devices using organic EL elements have attracted attention as display devices as electro-optical devices. An electro-optical device using this type of organic EL element includes an active matrix driving method as one of driving methods.

アクティブマトリクス駆動方式の電気光学装置においては、有機EL素子の輝度を制御
するために、各有機EL素子に対してそれぞれ画素回路が設けられている。各画素回路に
おける有機EL素子の輝度階調の制御は、輝度階調に応じた所定のプログラム値(電圧値
又は電流値)を画素回路の保持キャパシタに供給することによって行われる。すなわち、
保持キャパシタには、設定した発光輝度階調に応じた電荷が充電される。
In an active matrix driving type electro-optical device, a pixel circuit is provided for each organic EL element in order to control the luminance of the organic EL element. The luminance gradation of the organic EL element in each pixel circuit is controlled by supplying a predetermined program value (voltage value or current value) corresponding to the luminance gradation to the holding capacitor of the pixel circuit. That is,
The storage capacitor is charged with a charge corresponding to the set emission luminance gradation.

そして、保持キャパシタに供給されたプログラム値は駆動用トランジスタのゲートに供
給され、同トランジスタはプログラム値に応じたアナログ動作しそのアナログ値に応じた
電流を有機EL素子に供給する。その充電量に応じた電流が供給された有機EL素子は設
定した輝度で発光することになる。従って、各画素回路に設けたアナログ動作する駆動用
トランジスタは、プログラム値に対する有機EL素子に供給する電流値の特性が全て同じ
であることが精度の高い輝度階調を制御する上で必要となる。
The program value supplied to the holding capacitor is supplied to the gate of the driving transistor, and the transistor performs an analog operation according to the program value and supplies a current according to the analog value to the organic EL element. The organic EL element to which a current corresponding to the amount of charge is supplied emits light with a set luminance. Therefore, in order to control the luminance gradation with high accuracy, the driving transistor provided in each pixel circuit that operates in an analog manner must have the same characteristics of the current value supplied to the organic EL element with respect to the program value. .

ところが、各画素回路及び各有機EL素子はディスプレイ基板上に形成され、各駆動用
トランジスタもディスプレイ基板上に形成されるため、製造プロセスにおいて、製造ばら
つきによってディスプレイ基板上に形成される各画素回路の駆動用トランジスタを同一の
精度で製造することができない。すなわち、各駆動用トランジスタについて、同一のプロ
グラム値に対して同一の出力電流をそれぞれ出力させることは製造プロセス上、限界があ
る。このように、各駆動用トランジスタについて、保持キャパシタのプログラム値に対し
て同一の出力電流を出力させることができないところから、有機EL素子に対して所定の
輝度を設定しても、設定したとおりの輝度を一様に得ることが困難であった。
However, each pixel circuit and each organic EL element are formed on the display substrate, and each driving transistor is also formed on the display substrate. Therefore, in the manufacturing process, each pixel circuit formed on the display substrate due to manufacturing variations. The driving transistor cannot be manufactured with the same accuracy. That is, for each driving transistor, there is a limit in the manufacturing process to output the same output current to the same program value. Thus, for each driving transistor, since the same output current cannot be output with respect to the programmed value of the holding capacitor, even if a predetermined luminance is set for the organic EL element, it is as set. It was difficult to obtain uniform brightness.

そこで、各画素回路の駆動用トランジスタの閾値のばらつきを補正し、所定の輝度を設
定したときの各画素間の輝度差を小さくした表示装置が提案されている(例えば、特許文
献1)。
In view of this, a display device has been proposed in which variations in threshold values of driving transistors in each pixel circuit are corrected to reduce a luminance difference between pixels when a predetermined luminance is set (for example, Patent Document 1).

図13は、特許文献1に開示された画素回路70の回路図である。図13において、ま
ず、プログラム用トランジスタT12にLレベルの信号を印加することにより該トランジ
スタT12をオンし、補正用トランジスタT14にLレベルの信号を印加することにより
該トランジスタT14をオンする。このトランジスタT14がオンされることにより、駆
動用トランジスタT11のゲートとドレインが接続される。続いて、スイッチング用トラ
ンジスタT13にHレベルの信号を印加することにより該トランジスタT13をオフし、
トランジスタT11、トランジスタT14及び保持キャパシタC11からなる放電閉回路
を形成し、駆動用トランジスタT11のゲート電圧を該トランジスタT11の閾値電圧に
自動的に設定する。
FIG. 13 is a circuit diagram of the pixel circuit 70 disclosed in Patent Document 1. As shown in FIG. In FIG. 13, first, the transistor T12 is turned on by applying an L level signal to the programming transistor T12, and the transistor T14 is turned on by applying an L level signal to the correcting transistor T14. When the transistor T14 is turned on, the gate and drain of the driving transistor T11 are connected. Subsequently, by applying an H level signal to the switching transistor T13, the transistor T13 is turned off.
A closed discharge circuit including a transistor T11, a transistor T14, and a holding capacitor C11 is formed, and the gate voltage of the driving transistor T11 is automatically set to the threshold voltage of the transistor T11.

次に、トランジスタT12及びコンデンサC12を通して駆動用トランジスタT11の
ゲートに、データ線Dからデータ電圧を印加し、その後にトランジスタT13をオンする
。すると、駆動用トランジスタT11の閾値に依存しない電流が該駆動用トランジスタT
11から有機EL素子21に供給される。このような動作により、各画素回路70の駆動
用トランジスタT11の閾値のばらつきを補正することができる。
特表2002−514320号公報
Next, a data voltage is applied from the data line D to the gate of the driving transistor T11 through the transistor T12 and the capacitor C12, and then the transistor T13 is turned on. Then, a current independent of the threshold value of the driving transistor T11 is applied to the driving transistor T11.
11 to the organic EL element 21. By such an operation, it is possible to correct the variation in threshold value of the driving transistor T11 of each pixel circuit 70.
Special table 2002-514320 gazette

ところが、特許文献1の画素回路70では、駆動用トランジスタT11の閾値のばらつ
きを補正するための回路として、トランジスタT13,T14及びコンデンサC12を追
加し、さらにトランジスタT13,T14をオン・オフ制御するための信号線をそれぞれ
追加する必要がある。そのため、特許文献1の画素回路70では、駆動用トランジスタT
11の閾値のばらつきを補正できるものの、従来の画素回路に比べると大幅に回路規模が
増大するという問題がある。
However, in the pixel circuit 70 of Patent Document 1, transistors T13 and T14 and a capacitor C12 are added as a circuit for correcting the variation in threshold value of the driving transistor T11, and the transistors T13 and T14 are controlled to be turned on and off. It is necessary to add each signal line. Therefore, in the pixel circuit 70 of Patent Document 1, the driving transistor T
Although 11 threshold variations can be corrected, there is a problem that the circuit scale is greatly increased as compared with the conventional pixel circuit.

また、特許文献1の表示装置は、表示データの書き換えの度に、各画素回路70におい
て上記閾値補正動作を行う必要がある。すなわち、各画素回路70では、閾値補正動作と
階調信号(電気信号)の書き込みとを毎回行う必要がある。そのため、この閾値補正動作
によって階調信号の書き込み速度が遅くなるという問題が生じる。とくに、表示装置にお
ける画面サイズが大きくなると、閾値補正動作による書き込み速度の遅延が顕著となり、
走査線数等により決まる書き換え時間内に、全画素回路における階調信号の書き込みを終
了できなくなるという重大な問題が発生するおそれもある。
Further, the display device of Patent Document 1 needs to perform the threshold value correction operation in each pixel circuit 70 every time display data is rewritten. That is, in each pixel circuit 70, it is necessary to perform threshold value correction operation and gradation signal (electric signal) writing every time. For this reason, the threshold correction operation causes a problem that the writing speed of the gradation signal is slow. In particular, as the screen size in the display device increases, the writing speed delay due to the threshold correction operation becomes significant.
There is also a possibility that a serious problem that writing of gradation signals in all pixel circuits cannot be completed within a rewriting time determined by the number of scanning lines or the like.

本発明は、前述した上記問題点を解消するためになされたものであって、その目的は、
回路規模の増大を抑制しつつも、駆動用トランジスタの閾値のばらつきを好適に抑制する
ことのできる有機EL表示装置の駆動回路、有機EL表示装置の駆動方法及び有機EL表
示装置を提供することにある。
The present invention has been made to solve the above-mentioned problems, and its purpose is as follows.
To provide a driving circuit for an organic EL display device, a driving method for an organic EL display device, and an organic EL display device capable of suitably suppressing variations in threshold values of driving transistors while suppressing an increase in circuit scale. is there.

本発明の電気光学表示装置の駆動回路は、第1のトランジスタと、前記第1のトランジ
スタを介して供給される電気信号を電荷量として保持する容量素子と、前記容量素子に保
持された電荷量に基づいて導通状態が制御される駆動用トランジスタと、前記駆動用トラ
ンジスタの導通状態に応じた電流量が供給される電流駆動素子と、を備え、前記駆動用ト
ランジスタは、前記容量素子に保持された電荷量が供給されるコントロールゲートと、絶
縁膜に覆われた浮遊ゲートとを備える。
The drive circuit of the electro-optical display device of the present invention includes a first transistor, a capacitor element that holds an electric signal supplied via the first transistor as a charge amount, and a charge amount held in the capacitor element A driving transistor whose conduction state is controlled on the basis of the driving transistor and a current driving element to which a current amount corresponding to the conduction state of the driving transistor is supplied, and the driving transistor is held in the capacitor element And a floating gate covered with an insulating film.

これによれば、電流駆動素子に供給する電流量を導通状態により調整する駆動用トラン
ジスタのコントロールゲートに高電圧を印加することにより、浮遊ゲートに電子が注入さ
れる。これにより、駆動用トランジスタの閾値電圧の絶対値が上昇するため、製造プロセ
ス等による駆動用トランジスタの閾値電圧のばらつきを補正することができる。
According to this, electrons are injected into the floating gate by applying a high voltage to the control gate of the driving transistor that adjusts the amount of current supplied to the current driving element according to the conduction state. As a result, the absolute value of the threshold voltage of the driving transistor increases, so that variations in the threshold voltage of the driving transistor due to a manufacturing process or the like can be corrected.

このように電流駆動素子に供給する電流量を制御する駆動用トランジスタを、浮遊ゲー
トを備えたトランジスタに変更することのみによって、該駆動用トランジスタの閾値電圧
の補正を行うことができるため、画素回路の回路規模の増大を好適に抑制することができ
る。
Thus, the threshold voltage of the driving transistor can be corrected only by changing the driving transistor that controls the amount of current supplied to the current driving element to a transistor having a floating gate. The increase in the circuit scale can be suitably suppressed.

さらに、駆動用トランジスタの浮遊ゲートは絶縁体で覆われており、その浮遊ゲートに
注入された電子はたとえ電気光学装置の電源を切ったとしても保持されるため、補正した
駆動用トランジスタの閾値電圧を長時間保持することができる。従って、駆動用トランジ
スタの閾値電圧を補正する動作を、表示データの書き換えの度に毎回行う必要がなくなる
。そのため、駆動用トランジスタの閾値電圧の補正動作による書き込み時間の遅延時間を
大幅に低減することができる。さらに、閾値電圧の補正動作による消費電力についても低
減することができる。
Further, since the floating gate of the driving transistor is covered with an insulator, electrons injected into the floating gate are retained even if the electro-optical device is turned off. Can be held for a long time. Therefore, it is not necessary to perform the operation of correcting the threshold voltage of the driving transistor every time display data is rewritten. Therefore, the delay time of the writing time due to the threshold voltage correcting operation of the driving transistor can be greatly reduced. Furthermore, power consumption due to the threshold voltage correction operation can also be reduced.

この電気光学表示装置の駆動回路において、前記駆動用トランジスタを、デプレッショ
ン型のトランジスタとしてもよい。
浮遊ゲートへの電子の注入による閾値補正では、駆動用トランジスタの閾値電圧の絶対
値を上昇させる方向にしか補正できないものの、その駆動用トランジスタをデプレッショ
ン型にすることにより、その閾値補正の範囲を広く確保することができる。
In the driving circuit of the electro-optical display device, the driving transistor may be a depletion type transistor.
Although threshold correction by injecting electrons into the floating gate can only be performed in the direction of increasing the absolute value of the threshold voltage of the drive transistor, the threshold correction range can be widened by making the drive transistor depletion type. Can be secured.

この電気光学表示装置の駆動回路において、前記電流駆動素子に供給される電流量を検
出する電流検出部を備えてもよい。
これによれば、電流駆動素子に供給される電流量を電流検出部により検出しながら、す
なわち電流駆動素子に供給される電流量に応じて駆動用トランジスタの閾値電圧の補正動
作を行うことができる。従って、駆動用トランジスタの閾値電圧を、より正確に補正する
ことが可能となる。
The drive circuit of the electro-optical display device may include a current detection unit that detects the amount of current supplied to the current drive element.
Accordingly, the threshold voltage of the driving transistor can be corrected while detecting the amount of current supplied to the current drive element by the current detection unit, that is, according to the amount of current supplied to the current drive element. . Therefore, the threshold voltage of the driving transistor can be corrected more accurately.

この電気光学表示装置の駆動回路において、前記電流駆動素子と前記駆動用トランジス
タとの間に、該駆動用トランジスタに直列に接続された第2のトランジスタを備えてもよ
い。
In the driving circuit of the electro-optical display device, a second transistor connected in series to the driving transistor may be provided between the current driving element and the driving transistor.

これによれば、第2のトランジスタをオフした状態で第1のトランジスタをオンさせて
電気信号に基づいて容量素子に電荷量を設定した後に、第2のトランジスタをオンさせる
ことによって、上記電荷量に応じた電流量を、駆動用トランジスタから第2のトランジス
タを介して電流駆動素子に供給することができる。
According to this, the first transistor is turned on with the second transistor turned off, the charge amount is set in the capacitive element based on the electric signal, and then the second transistor is turned on, whereby the charge amount is set. A current amount corresponding to the current can be supplied from the driving transistor to the current driving element via the second transistor.

この電気光学表示装置の駆動回路において、前記駆動用トランジスタとグランドとの間
に、該駆動用トランジスタに直列に接続された第3のトランジスタを備えてもよい。
これによれば、第2のトランジスタをオフさせ第1のトランジスタ及び第3のトランジ
スタをオンさせた状態で、駆動用トランジスタのコントロールゲートに高電圧を印加して
閾値電圧の補正を行うことによって、第2のトランジスタを介して電流駆動素子に過電流
が流れることを好適に抑制することができる。
In the driving circuit of the electro-optical display device, a third transistor connected in series to the driving transistor may be provided between the driving transistor and the ground.
According to this, by correcting the threshold voltage by applying a high voltage to the control gate of the driving transistor with the second transistor turned off and the first transistor and the third transistor turned on, It is possible to suitably suppress the overcurrent from flowing to the current driving element via the second transistor.

この電気光学表示装置の駆動回路において、前記電流駆動素子は、発光層が有機材料で
構成されるEL素子であってもよい。
これによれば、有機EL素子に供給される電流量を制御する駆動用トランジスタの閾値
電圧を補正することができる。
In the driving circuit of the electro-optical display device, the current driving element may be an EL element whose light emitting layer is made of an organic material.
According to this, the threshold voltage of the driving transistor that controls the amount of current supplied to the organic EL element can be corrected.

本発明の電気光学表示装置の駆動回路の駆動方法は、第1のトランジスタと、前記第1
のトランジスタを介して供給される電気信号を電荷量として保持する容量素子と、前記容
量素子に保持された電荷量が供給されるコントロールゲート及び絶縁膜に覆われた浮遊ゲ
ートを有して、前記容量素子に保持された電荷量に基づいて導通状態が制御される駆動用
トランジスタと、前記駆動用トランジスタの導通状態に応じた電流量が供給される電流駆
動素子と、前記電流駆動素子と前記駆動用トランジスタとの間に接続された第2のトラン
ジスタとを、備えた電気光学表示装置の駆動回路の駆動方法であって、前記第1のトラン
ジスタ及び前記第2のトランジスタをオンさせた状態で、前記駆動用トランジスタのコン
トロールゲートに、表示データを表示する際に供給される電気信号の電圧値の最大値より
も高電圧の電気信号を供給する第1のステップを備えた。
The driving method of the driving circuit of the electro-optic display device according to the present invention includes a first transistor and the first transistor.
A capacitance element that holds an electric signal supplied through the transistor as a charge amount, a control gate to which the charge amount held in the capacitance element is supplied, and a floating gate covered with an insulating film, A driving transistor whose conduction state is controlled based on the amount of charge held in the capacitor element, a current driving element to which a current amount corresponding to the conduction state of the driving transistor is supplied, the current driving element and the driving A driving method of a driving circuit of an electro-optical display device including a second transistor connected between the first transistor and the second transistor, wherein the first transistor and the second transistor are turned on, An electric signal having a voltage higher than the maximum voltage value of the electric signal supplied when displaying display data is supplied to the control gate of the driving transistor. With a first step.

これによれば、駆動回路の回路規模の増大を抑制しつつも、駆動用トランジスタの閾値
電圧の絶対値を上昇させて、該駆動用トランジスタの閾値電圧のばらつきを補正すること
ができる。さらに、駆動用トランジスタの浮遊ゲートに注入された電子が長時間保持され
、補正した駆動用トランジスタの閾値電圧も長時間保持されるため、駆動用トランジスタ
の閾値電圧を補正する動作を、表示データの書き換えの度に毎回行う必要がなくなる。
According to this, while suppressing an increase in the circuit scale of the drive circuit, the absolute value of the threshold voltage of the drive transistor can be increased to correct the threshold voltage variation of the drive transistor. Furthermore, since electrons injected into the floating gate of the driving transistor are held for a long time, and the corrected threshold voltage of the driving transistor is also held for a long time, the operation of correcting the threshold voltage of the driving transistor is performed on display data. There is no need to perform it every time it is rewritten.

この電気光学表示装置の駆動回路の駆動方法において、前記第1のトランジスタをオン
させ前記第2のトランジスタをオフさせた状態で、前記駆動用トランジスタのコントロー
ルゲートに、負の高電圧の電気信号を供給する第2のステップを備えてもよい。
In the driving method of the driving circuit of the electro-optical display device, a negative high voltage electric signal is applied to the control gate of the driving transistor in a state where the first transistor is turned on and the second transistor is turned off. A second step of supplying may be provided.

これによれば、駆動用トランジスタの浮遊ゲートに一旦注入された電子を放出させるこ
とができる。すなわち、駆動用トランジスタの閾値電圧を下降させることができる。
本発明の電気光学表示装置は、走査線とデータ線に接続された駆動回路を備えた電気光
学表示装置において、前記駆動回路は、第1のトランジスタと、前記第1のトランジスタ
を介して供給される電気信号を電荷量として保持する容量素子と、前記容量素子に保持さ
れた電荷量が供給されるコントロールゲートと、絶縁膜に覆われた浮遊ゲートとを備え、
前記容量素子に保持された電荷量に基づいて導通状態が制御される駆動用トランジスタと
、前記駆動用トランジスタの導通状態に応じた電流量が供給される電流駆動素子と、を備
えた。
According to this, electrons once injected into the floating gate of the driving transistor can be emitted. That is, the threshold voltage of the driving transistor can be lowered.
The electro-optical display device of the present invention is an electro-optical display device including a drive circuit connected to a scanning line and a data line, and the drive circuit is supplied via the first transistor and the first transistor. A capacitive element that holds an electrical signal as a charge amount, a control gate to which the charge amount held in the capacitive element is supplied, and a floating gate covered with an insulating film,
A driving transistor whose conduction state is controlled based on the amount of charge held in the capacitor element; and a current driving element which is supplied with a current amount corresponding to the conduction state of the driving transistor.

これによれば、各駆動回路の回路規模の増大を抑制しつつも、駆動用トランジスタの閾
値電圧を補正することができる。さらに、駆動用トランジスタの閾値電圧の補正動作によ
る書き込み時間の遅延時間を大幅に低減することができる。従って、大画面・高精細な電
気光学表示装置であっても、精度の高い輝度階調制御を実現することができる。
According to this, it is possible to correct the threshold voltage of the driving transistor while suppressing an increase in circuit scale of each driving circuit. Furthermore, the delay time of the writing time due to the threshold voltage correcting operation of the driving transistor can be greatly reduced. Therefore, even with a large screen and high-definition electro-optic display device, it is possible to realize highly accurate luminance gradation control.

この電気光学表示装置において、前記電流駆動素子に供給される電流量を検査部に供給
する電流検出部と、所定の表示データに基づいて前記駆動回路の容量素子に供給する電気
信号を設定する制御回路と、を備え、前記検査部は、前記電流検出部からの電流量を測定
して電流値を算出する電流測定回路と、該電流測定回路にて算出した電流値と予め設定さ
れた設定値とを比較する比較回路と、該比較回路における比較結果を記憶する記憶回路と
、を備えてもよい。
In this electro-optical display device, a current detection unit that supplies an amount of current supplied to the current drive element to an inspection unit, and a control that sets an electrical signal to be supplied to the capacitive element of the drive circuit based on predetermined display data A current measurement circuit that calculates a current value by measuring a current amount from the current detection unit, a current value calculated by the current measurement circuit, and a preset set value And a storage circuit for storing a comparison result in the comparison circuit.

これによれば、電流検出部及び検査部によって、電流駆動素子に供給される電流量に応
じた駆動用トランジスタの閾値電圧の補正動作を行うことができる。従って、駆動用トラ
ンジスタの閾値電圧を、より正確に補正することも可能となる。
According to this, the threshold voltage of the driving transistor can be corrected according to the amount of current supplied to the current driving element by the current detection unit and the inspection unit. Therefore, the threshold voltage of the driving transistor can be corrected more accurately.

本発明の電気光学表示装置の駆動方法は、第1のトランジスタと、前記第1のトランジ
スタを介して供給される電気信号を電荷量として保持する容量素子と、前記容量素子に保
持された電荷量が供給されるコントロールゲート及び絶縁膜に覆われた浮遊ゲートとを有
して、前記容量素子に保持された電荷量に基づいて導通状態が制御される駆動用トランジ
スタと、前記駆動用トランジスタの導通状態に応じた電流量が供給される電流駆動素子と
、前記電流駆動素子と前記駆動用トランジスタとの間に接続された第2のトランジスタと
を、を備え、走査線とデータ線に接続された駆動回路と、所定の表示データに基づいて前
記駆動回路の容量素子に供給する電気信号を設定する制御回路と、を備えた電気光学表示
装置の駆動方法であって、前記制御回路にて前記表示データを表示する際に供給する電気
信号の電圧値の最大値よりも高電圧の補正用の電気信号を設定し、前記第1のトランジス
タ及び前記第2のトランジスタをオンさせた状態で、前記データ線及び前記第1のトラン
ジスタを介して前記駆動用トランジスタのコントロールゲートに前記補正用の電気信号を
供給する第1のステップを備えた。
The driving method of the electro-optical display device of the present invention includes a first transistor, a capacitor element that holds an electric signal supplied via the first transistor as a charge amount, and a charge amount held in the capacitor element. A driving transistor having a control gate supplied with a floating gate covered with an insulating film, the conduction state of which is controlled based on the amount of charge held in the capacitor element, and the conduction of the driving transistor A current driving element to which a current amount corresponding to a state is supplied, and a second transistor connected between the current driving element and the driving transistor, and connected to the scanning line and the data line A drive method for an electro-optic display device, comprising: a drive circuit; and a control circuit that sets an electrical signal to be supplied to a capacitive element of the drive circuit based on predetermined display data, An electric signal for correcting a voltage higher than the maximum voltage value of the electric signal supplied when displaying the display data in the control circuit is set, and the first transistor and the second transistor are turned on. In this state, a first step of supplying the electric signal for correction to the control gate of the driving transistor through the data line and the first transistor is provided.

これによれば、各駆動回路の回路規模の増大を抑制しつつも、駆動回路の駆動用トラン
ジスタの閾値電圧の絶対値を上昇させて、該駆動用トランジスタの閾値電圧のばらつきを
補正することができる。さらに、駆動用トランジスタの浮遊ゲートに注入された電子が長
時間保持され、補正した駆動用トランジスタの閾値電圧も長時間保持されるため、駆動用
トランジスタの閾値電圧を補正する動作を、表示データの書き換えの度に毎回行う必要が
なくなる。
According to this, while suppressing an increase in the circuit scale of each driving circuit, the absolute value of the threshold voltage of the driving transistor of the driving circuit is increased to correct the variation in the threshold voltage of the driving transistor. it can. Furthermore, since electrons injected into the floating gate of the driving transistor are held for a long time, and the corrected threshold voltage of the driving transistor is also held for a long time, the operation of correcting the threshold voltage of the driving transistor is performed on display data. There is no need to perform it every time it is rewritten.

この電気光学表示装置の駆動方法において、前記表示データに基づいて前記制御回路に
て設定された電気信号が前記駆動用トランジスタのコントロールゲートに供給されるとき
に前記電流駆動素子に供給される電流量を、電流検出部にて検査部に供給する第2のステ
ップと、前記電流量を測定して電流値を算出し、前記算出した電流値と予め設定された設
定値とを比較する第3のステップと、前記制御回路にて前記比較結果に基づいて前記補正
用の電気信号を設定し、前記第1のトランジスタ及び前記第2のトランジスタをオンさせ
た状態で、前記駆動用トランジスタのコントロールゲートに前記電気信号を供給する第4
のステップを備えてもよい。
In the driving method of the electro-optical display device, the amount of current supplied to the current driving element when an electric signal set by the control circuit based on the display data is supplied to the control gate of the driving transistor. A second step of supplying the current detection unit to the inspection unit, measuring a current amount to calculate a current value, and comparing the calculated current value with a preset set value And the control circuit sets the electric signal for correction based on the comparison result, and turns on the first transistor and the second transistor and turns on the control gate of the driving transistor. A fourth for supplying the electrical signal;
The steps may be provided.

これによれば、電流駆動素子に供給される電流量に応じて駆動用トランジスタの閾値電
圧の補正動作を行うことができる。従って、駆動用トランジスタの閾値電圧を、より正確
に補正することも可能となる。
According to this, the threshold voltage correction operation of the driving transistor can be performed according to the amount of current supplied to the current driving element. Therefore, the threshold voltage of the driving transistor can be corrected more accurately.

この電気光学表示装置の駆動方法において、前記制御回路にて負の高電圧の補正用の電
気信号を設定し、前記第1のトランジスタをオンさせた状態で、前記第2のトランジスタ
をオフさせて、前記データ線及び前記第1のトランジスタを介して前記駆動用トランジス
タのコントロールゲートに前記補正用の電気信号を供給する第5のステップを備えてもよ
い。
In the driving method of the electro-optical display device, an electric signal for correcting a negative high voltage is set in the control circuit, and the second transistor is turned off while the first transistor is turned on. A fifth step of supplying the electric signal for correction to the control gate of the driving transistor through the data line and the first transistor may be provided.

これによれば、駆動用トランジスタの浮遊ゲートに一旦注入された電子を放出させるこ
とができる。すなわち、駆動用トランジスタの閾値電圧を下降させることができる。
この電気光学表示装置の駆動方法において、前記制御回路にて、前記表示データを表示
する際に供給する前記電気信号の電圧値の最大値よりも前記駆動用トランジスタの閾値電
圧を上昇させる高電圧値の前記補正用の電気信号を設定し、前記第1のトランジスタ及び
前記第2のトランジスタをオンさせた状態で、輝点欠陥である前記駆動回路の駆動用トラ
ンジスタのコントロールゲートに前記補正用の電気信号を供給する第6のステップを備え
てもよい。
According to this, electrons once injected into the floating gate of the driving transistor can be emitted. That is, the threshold voltage of the driving transistor can be lowered.
In the driving method of the electro-optical display device, the control circuit increases the threshold voltage of the driving transistor from the maximum value of the voltage value of the electric signal supplied when the display data is displayed. In the state where the electric signal for correction is set and the first transistor and the second transistor are turned on, the electric current for correction is applied to the control gate of the driving transistor of the driving circuit which is a bright spot defect. A sixth step of supplying a signal may be provided.

これによれば、輝点欠陥であった駆動回路の駆動用トランジスタの閾値電圧が表示デー
タを表示する際の電気信号の電圧値の最大値よりも高くなり、該駆動用トランジスタが表
示データを表示するときにオンされなくなるため、輝点欠陥であった画素を暗点化させて
、輝点欠陥を目立たなくすることができる。その結果、輝点欠陥の画素の存在により不良
品とされていた電気光学装置を良品とすることができるため、歩留まりを向上させること
ができる。
According to this, the threshold voltage of the drive transistor of the drive circuit that was a bright spot defect is higher than the maximum value of the voltage value of the electrical signal when displaying the display data, and the drive transistor displays the display data. In this case, the pixel that has been a bright spot defect is darkened so that the bright spot defect can be made inconspicuous. As a result, the electro-optical device that has been regarded as a defective product due to the presence of pixels having a bright spot defect can be made a non-defective product, so that the yield can be improved.

本発明の電子機器は、第1のトランジスタと、前記第1のトランジスタを介して供給さ
れる電気信号を電荷量として保持する容量素子と、前記容量素子に保持された電荷量が供
給されるコントロールゲート及び絶縁膜に覆われた浮遊ゲートとを有して、前記容量素子
に保持された電荷量に基づいて導通状態が制御される駆動用トランジスタと、前記駆動用
トランジスタの導通状態に応じた電流量が供給される電流駆動素子と、前記電流駆動素子
と前記駆動用トランジスタとの間に接続された第2のトランジスタとを、を備え、走査線
とデータ線に接続された駆動回路と、所定の表示データに基づいて前記駆動回路の容量素
子に供給する電気信号を設定する制御回路と、電気光学表示装置が実装されてなる。
The electronic apparatus according to the present invention includes a first transistor, a capacitor element that holds an electric signal supplied via the first transistor as a charge amount, and a control that is supplied with the charge amount held in the capacitor element. A driving transistor having a gate and a floating gate covered with an insulating film, the conduction state of which is controlled based on the amount of charge held in the capacitor, and a current corresponding to the conduction state of the driving transistor; A drive circuit connected to a scan line and a data line, a current drive element to which a quantity is supplied, and a second transistor connected between the current drive element and the drive transistor; A control circuit for setting an electric signal to be supplied to the capacitive element of the driving circuit based on the display data and an electro-optic display device are mounted.

これによれば、大画面・高精細な電気光学表示装置であっても、その電気光学表示装置
に精度の高い輝度階調制御によって表示データを表示することができる。
According to this, even in a large-screen, high-definition electro-optic display device, display data can be displayed on the electro-optic display device by high-precision luminance gradation control.

(第1実施形態)
以下、本発明を具体化した第1実施形態を図1〜図7に従って説明する。
図1は、有機ELディスプレイの回路構成を示すブロック図、図2は、有機ELディス
プレイと検査装置を示すブロック図、図3は、駆動回路としての画素回路の内部構成を示
す回路図である。
(First embodiment)
A first embodiment of the present invention will be described below with reference to FIGS.
FIG. 1 is a block diagram showing a circuit configuration of an organic EL display, FIG. 2 is a block diagram showing an organic EL display and an inspection device, and FIG. 3 is a circuit diagram showing an internal configuration of a pixel circuit as a drive circuit.

図1に示すように、有機ELディスプレイ10の表示パネル部11は、マトリクス状に
配列された複数の画素回路20を備えている。すなわち、各画素回路20は、列方向(図
1において縦方向)に沿って延設された複数のデータ線X1〜Xm(mは整数)と、行方
向(図1において横方向)に沿って延設された複数の走査線Y1〜Yn(nは整数)との
交差部にそれぞれ配設されている。各画素回路20は、電流駆動素子として発光層が有機
材料にて構成された有機EL素子21を備えている。各データ線X1〜Xmは、データ線
駆動回路12内の対応するデータ電圧生成回路12aにそれぞれ接続され、各走査線Y1
〜Ynは、走査線駆動回路13に接続されている。
As shown in FIG. 1, the display panel unit 11 of the organic EL display 10 includes a plurality of pixel circuits 20 arranged in a matrix. That is, each pixel circuit 20 has a plurality of data lines X1 to Xm (m is an integer) extending along a column direction (vertical direction in FIG. 1) and a row direction (horizontal direction in FIG. 1). The plurality of scanning lines Y1 to Yn (n is an integer) are provided at the intersections. Each pixel circuit 20 includes an organic EL element 21 having a light emitting layer made of an organic material as a current driving element. Each data line X1 to Xm is connected to a corresponding data voltage generation circuit 12a in the data line driving circuit 12, and each scanning line Y1.
˜Yn are connected to the scanning line driving circuit 13.

また、各画素回路20には、列方向に延設された電源線L1が接続され、その電源線L
1を介して電源電圧Vccが各画素回路20に供給されている。各電源線L1は、電流検
出部としての接続線M1を介してセレクト回路14内の対応する切替回路14aにそれぞ
れ接続されている(図2参照)。
Each pixel circuit 20 is connected to a power supply line L1 extending in the column direction.
A power supply voltage Vcc is supplied to each pixel circuit 20 through 1. Each power supply line L1 is connected to a corresponding switching circuit 14a in the select circuit 14 via a connection line M1 as a current detection unit (see FIG. 2).

データ線駆動回路12、走査線駆動回路13及びセレクト回路14を統括制御する制御
回路15は、図示しない外部装置から入力されてメモリ16に記憶された表示データ(画
像データ)を、各画素回路20の有機EL素子21の発光の輝度階調を表すマトリクスデ
ータに変換する。このマトリクスデータは、各走査線Y1〜Ynに接続された1行分の画
素回路20群を順次選択するための走査線駆動信号と、選択された画素回路20群の有機
EL素子21の輝度を設定するデータ電圧Vdのレベルを決定するデータ線駆動信号とか
ら構成される。制御回路15は、走査線駆動信号を走査線駆動回路13に供給し、データ
線駆動信号をデータ線駆動回路12に供給する。
A control circuit 15 that performs overall control of the data line driving circuit 12, the scanning line driving circuit 13, and the selection circuit 14 receives display data (image data) that is input from an external device (not shown) and stored in the memory 16, and is connected to each pixel circuit 20. Is converted into matrix data representing the luminance gradation of light emission of the organic EL element 21. This matrix data includes the scanning line drive signal for sequentially selecting a group of pixel circuits 20 connected to each scanning line Y1 to Yn, and the luminance of the organic EL elements 21 of the selected pixel circuits 20 group. And a data line driving signal for determining the level of the data voltage Vd to be set. The control circuit 15 supplies the scanning line driving signal to the scanning line driving circuit 13 and supplies the data line driving signal to the data line driving circuit 12.

また、制御回路15は、有機ELディスプレイ10が検査装置17を使って表示パネル
部11の各画素回路20内の駆動用トランジスタに対して閾値補正動作を行うとき、補正
モードに切り替わる。補正モードに切り替わると、制御回路15は、検査装置17から入
力されてメモリ16に記憶されたテスト用表示データを、各画素回路20の有機EL素子
21の発光の輝度階調を表すマトリクスデータ(テスト用マトリクスデータ)に変換する
。このテスト用マトリクスデータは、各走査線Y1〜Ynに接続された1行分の画素回路
20群を順次選択するためのテスト用走査線駆動信号と、選択された画素回路20群の有
機EL素子21のテスト用輝度を設定するテスト用データ電圧Vdtのレベルを決定する
テスト用データ線駆動信号とから構成される。制御回路15は、テスト用走査線駆動信号
を走査線駆動回路13に供給し、テスト用データ線駆動信号をデータ線駆動回路12に供
給する。なお、上記テスト用マトリクスデータでは、有機EL素子21の輝度が全画素回
路において一様になるように設定されている。
Further, the control circuit 15 switches to the correction mode when the organic EL display 10 performs the threshold value correction operation on the driving transistor in each pixel circuit 20 of the display panel unit 11 using the inspection device 17. When the correction mode is switched, the control circuit 15 converts the display data for testing input from the inspection device 17 and stored in the memory 16 into matrix data (emission luminance gradation of the organic EL element 21 of each pixel circuit 20) ( Test matrix data). The test matrix data includes a test scanning line drive signal for sequentially selecting a group of pixel circuits 20 connected to each scanning line Y1 to Yn, and an organic EL element of the selected pixel circuit 20 group. And a test data line drive signal for determining the level of the test data voltage Vdt for setting the test brightness of 21. The control circuit 15 supplies the test scan line drive signal to the scan line drive circuit 13 and supplies the test data line drive signal to the data line drive circuit 12. In the test matrix data, the luminance of the organic EL element 21 is set to be uniform in all pixel circuits.

また、制御回路15は、補正モードにおいて、所定のタイミングでセレクト回路14に
切替信号G1を出力する。制御回路15は、上記テスト用データ電圧Vdtとは別に、各
画素回路20の駆動用トランジスタの閾値電圧を補正するための補正用データ電圧Vdc
のレベルを決定する補正用データ線駆動信号をデータ線駆動回路12に供給する。なお、
この補正用データ電圧Vdcは、補正モードでない通常モードにおけるデータ電圧Vdの
最大値よりも高い電圧値になるように設定されている。
The control circuit 15 outputs a switching signal G1 to the select circuit 14 at a predetermined timing in the correction mode. In addition to the test data voltage Vdt, the control circuit 15 corrects the correction data voltage Vdc for correcting the threshold voltage of the driving transistor of each pixel circuit 20.
A data line driving signal for correction for determining the level of the data line is supplied to the data line driving circuit 12. In addition,
The correction data voltage Vdc is set to a voltage value higher than the maximum value of the data voltage Vd in the normal mode that is not the correction mode.

走査線駆動回路13は、制御回路15からの走査線駆動信号に基づいて、複数の走査線
のうちの1本の走査線を選択駆動して1行分の画素回路20群を選択する。各走査線Y1
〜Ynは、図3に示すように、第1副走査線Z1と第2副走査線Z2とから構成されてい
る。走査線駆動回路13は、第1副走査線Z1に第1選択信号SL1を供給し、第2副走
査線Z2に第2選択信号SL2を供給する。
Based on the scanning line drive signal from the control circuit 15, the scanning line driving circuit 13 selects and drives one scanning line among the plurality of scanning lines to select a group of pixel circuits 20 for one row. Each scanning line Y1
... To Yn are composed of a first sub-scanning line Z1 and a second sub-scanning line Z2, as shown in FIG. The scanning line driving circuit 13 supplies the first selection signal SL1 to the first sub-scanning line Z1, and supplies the second selection signal SL2 to the second sub-scanning line Z2.

図1に示すように、データ線駆動回路12は、各データ線X1〜Xm毎にデータ電圧生
成回路12aが設けられている。各データ電圧生成回路12aは、制御回路15からのデ
ータ線駆動信号に基づいて、対応するデータ線X1〜Xmを通じて画素回路20に電気信
号、すなわち本実施形態ではプログラム値としてのデータ電圧Vdを供給する。画素回路
20は、このデータ電圧Vdに応じて同画素回路20の内部状態が設定されると、有機E
L素子21に流れる駆動電流Idの電流値が制御され、有機EL素子21の輝度階調が制
御される。
As shown in FIG. 1, the data line driving circuit 12 is provided with a data voltage generation circuit 12a for each of the data lines X1 to Xm. Each data voltage generation circuit 12a supplies an electric signal, that is, a data voltage Vd as a program value in this embodiment, to the pixel circuit 20 through the corresponding data lines X1 to Xm based on the data line drive signal from the control circuit 15. To do. When the internal state of the pixel circuit 20 is set according to the data voltage Vd, the pixel circuit 20
The current value of the drive current Id flowing through the L element 21 is controlled, and the luminance gradation of the organic EL element 21 is controlled.

図2に示すように、セレクト回路14は、各電源線L1毎に切替回路14aが設けられ
ている。各電源線L1と各切替回路14aとは、接続線M1によりそれぞれ接続されてい
る。各切替回路14aは、切替用トランジスタTsから構成されている。各切替用トラン
ジスタTsは、ドレインが対応する電源線L1に接続され、ゲートには制御回路15から
の切替信号G1が供給される。各切替用トランジスタTsは、この切替信号G1に基づい
てオン・オフ制御される。
As shown in FIG. 2, the select circuit 14 is provided with a switching circuit 14a for each power supply line L1. Each power line L1 and each switching circuit 14a are connected by a connection line M1. Each switching circuit 14a includes a switching transistor Ts. Each switching transistor Ts has a drain connected to the corresponding power supply line L1, and a gate supplied with a switching signal G1 from the control circuit 15. Each switching transistor Ts is on / off controlled based on the switching signal G1.

以上、説明した有機ELディスプレイの各要素11〜16は、それぞれが独立した電子
部品によって構成されてもよい。例えば、各要素11〜16が1チップの半導体集積回路
装置によって構成されてもよい。また、各要素11〜16の全部もしくは一部が一体とな
った電子部品として構成されていてもよい。例えば、表示パネル部11に、データ線駆動
回路12と走査線駆動回路13とが一体に形成されていてもよい。各構成要素の全部若し
くは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれ
たプログラムによりソフトウェア的に実現されてもよい。
As described above, each of the elements 11 to 16 of the organic EL display described may be configured by independent electronic components. For example, each of the elements 11 to 16 may be configured by a one-chip semiconductor integrated circuit device. Moreover, you may be comprised as an electronic component in which all or one part of each element 11-16 was united. For example, the data line driving circuit 12 and the scanning line driving circuit 13 may be integrally formed on the display panel unit 11. All or part of each component may be configured by a programmable IC chip, and the function may be realized by software by a program written in the IC chip.

検査装置17は、各画素回路20内の駆動用トランジスタT1に対して閾値補正を行う
ときに、有機ELディスプレイ10に接続される。図2に示すように、検査装置17は、
有機ELディスプレイ10に接続されると、各電源線L1(接続線M1)毎に設けられた
電流測定回路17aが対応する上記切替用トランジスタTsのソースに接続される。上記
切替信号G1により切替用トランジスタTsがオンされると、接続線M1及び切替用トラ
ンジスタTsを介して電源線L1から有機EL素子21に流れる駆動電流Idが検査装置
17に供給される。検査装置17は、供給された駆動電流Idの電流値を測定して、測定
駆動電流値Idmを算出する。さらに、検査装置17は、算出した測定駆動電流値Idm
と予め設定された設定電流値Isとを比較し、その比較結果をメモリ16に格納する。
The inspection device 17 is connected to the organic EL display 10 when threshold correction is performed on the driving transistor T1 in each pixel circuit 20. As shown in FIG.
When connected to the organic EL display 10, the current measurement circuit 17a provided for each power supply line L1 (connection line M1) is connected to the source of the corresponding switching transistor Ts. When the switching transistor Ts is turned on by the switching signal G1, the driving current Id flowing from the power supply line L1 to the organic EL element 21 is supplied to the inspection device 17 via the connection line M1 and the switching transistor Ts. The inspection device 17 measures the current value of the supplied drive current Id and calculates the measured drive current value Idm. Furthermore, the inspection device 17 calculates the calculated measurement drive current value Idm.
And the preset set current value Is, and the comparison result is stored in the memory 16.

次に、画素回路20の回路構成について図3に従って説明する。説明の便宜上、m番目
のデータ線Xmとn番目の走査線Ynとの交点に配置され、両データ線Xmと走査線Yn
との間に接続された画素回路20について説明する。
Next, the circuit configuration of the pixel circuit 20 will be described with reference to FIG. For convenience of explanation, the data line Xm and the scanning line Yn are arranged at the intersection of the mth data line Xm and the nth scanning line Yn.
The pixel circuit 20 connected between the two will be described.

図3に示すように、画素回路20は、電圧駆動型の画素回路であって、有機EL素子2
1とプログラミング回路22とを備えている。プログラミング回路22は、有機EL素子
21を駆動制御する駆動用トランジスタT1と、プログラム用トランジスタT2と、スイ
ッチング用トランジスタT3と、保持キャパシタC1とから構成される。
As shown in FIG. 3, the pixel circuit 20 is a voltage-driven pixel circuit and includes an organic EL element 2.
1 and a programming circuit 22. The programming circuit 22 includes a driving transistor T1 that drives and controls the organic EL element 21, a programming transistor T2, a switching transistor T3, and a holding capacitor C1.

駆動用トランジスタT1は、Nチャネル・デプレッション型の薄膜トランジスタ(TF
T)であり、データ電圧Vdが印加されるコントロールゲートCGと絶縁膜に覆われた浮
遊ゲートFGとを備えたMOSトランジスタである。本実施形態では、駆動用トランジス
タT1は、EEPROMである。プログラム用トランジスタT2及びスイッチング用トラ
ンジスタT3は、Nチャネル型の薄膜トランジスタ(TFT)である。
The driving transistor T1 is an N-channel depletion type thin film transistor (TF).
T), and a MOS transistor including a control gate CG to which a data voltage Vd is applied and a floating gate FG covered with an insulating film. In the present embodiment, the driving transistor T1 is an EEPROM. The programming transistor T2 and the switching transistor T3 are N-channel thin film transistors (TFTs).

駆動用トランジスタT1は、ソースがスイッチング用トランジスタT3を介して有機E
L素子21のカソードに接続され、ドレインが電源線L1に接続されている。有機EL素
子21のアノードは、グランドに接続されている。また、駆動用トランジスタT1のドレ
インは、接続線M1を介して切替用トランジスタTsのドレインに接続されている。駆動
用トランジスタT1のコントロールゲートCGは、プログラム用トランジスタT2を介し
てデータ線Xmに接続されている。駆動用トランジスタT1のコントロールゲートCGと
電源線L1との間には、保持キャパシタC1が接続されている。
The source of the driving transistor T1 is organic E via the switching transistor T3.
The drain of the L element 21 is connected to the power supply line L1. The anode of the organic EL element 21 is connected to the ground. The drain of the driving transistor T1 is connected to the drain of the switching transistor Ts via the connection line M1. The control gate CG of the driving transistor T1 is connected to the data line Xm via the programming transistor T2. A holding capacitor C1 is connected between the control gate CG of the driving transistor T1 and the power supply line L1.

また、プログラム用トランジスタT2のゲートは、走査線Ynを構成する第1副走査線
Z1に接続されている。スイッチング用トランジスタT3のゲートは、走査線Ynを構成
する第2副走査線Z2に接続されている。第1副走査線Z1及び第2副走査線Z2は、前
述のように、走査線駆動回路13から第1選択信号SL1及び第2選択信号SL2がそれ
ぞれ供給される。なお、データ線Xmは、データ線駆動回路12のデータ電圧生成回路1
2aに接続されている。また、制御回路15から切替信号G1が供給される切替用トラン
ジスタTsのソースは、検査装置17が有機ELディスプレイ10に接続されたときに、
該検査装置17内の電流測定回路17aに接続される。
The gate of the programming transistor T2 is connected to the first sub-scanning line Z1 that constitutes the scanning line Yn. The gate of the switching transistor T3 is connected to the second sub-scanning line Z2 constituting the scanning line Yn. As described above, the first sub-scanning line Z1 and the second sub-scanning line Z2 are supplied with the first selection signal SL1 and the second selection signal SL2 from the scanning line driving circuit 13, respectively. The data line Xm is connected to the data voltage generation circuit 1 of the data line driving circuit 12.
2a. The source of the switching transistor Ts to which the switching signal G1 is supplied from the control circuit 15 is when the inspection device 17 is connected to the organic EL display 10.
The current measuring circuit 17a in the inspection device 17 is connected.

次に、このように構成された有機ELディスプレイ10の作用を画素回路20の動作に
従って説明する。
(通常モード)
まず、通常モードにおける動作について、図4に示す各信号SL1,SL2,G1のタ
イミングチャートに従って説明する。
Next, the operation of the organic EL display 10 configured as described above will be described according to the operation of the pixel circuit 20.
(Normal mode)
First, the operation in the normal mode will be described according to the timing chart of each signal SL1, SL2, G1 shown in FIG.

制御回路15は、外部装置から入力されてメモリ16に記憶された表示データを、各画
素回路20の有機EL素子21の発光の輝度階調を表すマトリクスデータに変換する。そ
して、制御回路15は、マトリクスデータを構成する走査線駆動信号及びデータ線駆動信
号を走査線駆動回路13及びデータ線駆動回路12に出力する。
The control circuit 15 converts display data input from an external device and stored in the memory 16 into matrix data representing the luminance gradation of light emission of the organic EL element 21 of each pixel circuit 20. Then, the control circuit 15 outputs the scanning line driving signal and the data line driving signal constituting the matrix data to the scanning line driving circuit 13 and the data line driving circuit 12.

今、n行目の走査線Ynが選択されて、走査線Ynに接続された画素回路20群が発光
動作に移るとき、走査線駆動回路13から走査線Ynの第1副走査線Z1にHレベルの第
1選択信号SL1が出力され、プログラム用トランジスタT2がオンされる。このプログ
ラム用トランジスタT2のオンに基づいて、各データ電圧生成回路12aから対応する画
素回路20の保持キャパシタC1に対して、制御回路15からのデータ線駆動信号に基づ
くデータ電圧Vdがそれぞれ供給される。次に、所定時間t1が経過すると、第1選択信
号SL1がLレベルに立ち下がり、データ書き込み期間が終了する。このとき、その画素
回路20において、保持キャパシタC1にデータ電圧Vdが供給されて、駆動用トランジ
スタT1が導通状態となるが、スイッチング用トランジスタT3がLレベルの第2選択信
号SL2によりオフ状態となっているため、有機EL素子21には駆動電流Idは流れな
い。
Now, when the n-th scanning line Yn is selected and the group of pixel circuits 20 connected to the scanning line Yn shifts to the light emission operation, the scanning line driving circuit 13 applies H to the first sub-scanning line Z1 of the scanning line Yn. The level first selection signal SL1 is output, and the programming transistor T2 is turned on. Based on the ON state of the programming transistor T2, the data voltage Vd based on the data line drive signal from the control circuit 15 is supplied from each data voltage generation circuit 12a to the holding capacitor C1 of the corresponding pixel circuit 20. . Next, when the predetermined time t1 elapses, the first selection signal SL1 falls to the L level, and the data writing period ends. At this time, in the pixel circuit 20, the data voltage Vd is supplied to the holding capacitor C1, and the driving transistor T1 is turned on, but the switching transistor T3 is turned off by the second selection signal SL2 at L level. Therefore, the drive current Id does not flow through the organic EL element 21.

やがて、走査線駆動回路13から走査線Ynの第2副走査線Z2にHレベルの第2選択
信号SL2が出力され、走査線Yn上にある画素回路20群のスイッチング用トランジス
タT3がオンされる。そして、このスイッチング用トランジスタT3のオンに基づいて、
対応する画素回路20において、有機EL素子21にデータ電圧Vdに応じた電流値の駆
動電流Idが供給され、その有機EL素子21がデータ電圧Vdに応じた輝度でそれぞれ
発光する。
Eventually, the H-level second selection signal SL2 is output from the scanning line driving circuit 13 to the second sub-scanning line Z2 of the scanning line Yn, and the switching transistor T3 of the group of pixel circuits 20 on the scanning line Yn is turned on. . Based on the switching transistor T3 being turned on,
In the corresponding pixel circuit 20, a drive current Id having a current value corresponding to the data voltage Vd is supplied to the organic EL element 21, and the organic EL element 21 emits light with a luminance corresponding to the data voltage Vd.

第2選択信号SL2が出力してから時間t2が経過すると、その第2選択信号SL2が
Lレベルに立ち下がり、走査線Yn上に画素回路20群のスイッチング用トランジスタT
3がオフされる。このスイッチング用トランジスタT3のオフに基づいて、有機EL素子
21に供給される駆動電流Idが遮断され、走査線Yn上にある画素回路20群の有機E
L素子21は発光を停止する。すなわち、走査線Yn上にある画素回路20群は、その発
光期間が終了し、次の発光のためのデータ書き込み期間の開始を待つ。
When the time t2 elapses after the second selection signal SL2 is output, the second selection signal SL2 falls to the L level, and the switching transistor T of the pixel circuit 20 group on the scanning line Yn.
3 is turned off. Based on the switching transistor T3 being turned off, the drive current Id supplied to the organic EL element 21 is cut off, and the organic E of the group of pixel circuits 20 on the scanning line Yn.
The L element 21 stops emitting light. That is, the group of pixel circuits 20 on the scanning line Yn waits for the start of the data writing period for the next light emission after the light emission period ends.

この動作を繰り返すことによって、各走査線Y1〜Yn上にある各画素回路20の有機
EL素子21はデータ電圧Vdに応じた輝度でそれぞれ発光制御され、有機ELディスプ
レイ10は外部のコンピュータ等からの表示データに基づく画像を表示する。
By repeating this operation, the organic EL elements 21 of the respective pixel circuits 20 on the respective scanning lines Y1 to Yn are controlled to emit light with the luminance corresponding to the data voltage Vd, and the organic EL display 10 is supplied from an external computer or the like. An image based on the display data is displayed.

なお、この通常モードでは、制御回路15は、常時Lレベルの切替信号G1をセレクト
回路14に出力する。そのため、通常モードでは、このLレベルの切替信号G1に基づい
て、切替用トランジスタTsが常時オフされている。
In this normal mode, the control circuit 15 always outputs the L level switching signal G1 to the select circuit 14. Therefore, in the normal mode, the switching transistor Ts is always turned off based on the L level switching signal G1.

(補正モード)
次に、駆動方法の一態様である補正モードについて図5〜図7に従って説明する。
有機ELディスプレイ10に検査装置17が接続されると、該有機ELディスプレイ1
0内の制御回路15が補正モードに切り替わる。補正モードにおいては、まず制御回路1
5によりテスト動作が行われる。以下に、テスト動作について説明する。
(Correction mode)
Next, the correction mode which is one mode of the driving method will be described with reference to FIGS.
When the inspection device 17 is connected to the organic EL display 10, the organic EL display 1
The control circuit 15 within 0 switches to the correction mode. In the correction mode, first, the control circuit 1
5 performs a test operation. The test operation will be described below.

検査装置17から有機ELディスプレイ10にテスト用表示データが出力されると、該
テスト用表示データが一旦メモリ16に記憶される。制御回路15は、メモリ16に記憶
されたテスト用表示データを、各画素回路20の有機EL素子21の発光の輝度階調を表
すマトリクスデータ(テスト用マトリクスデータ)に変換する。そして、制御回路15は
、テスト用マトリクスデータを構成するテスト用走査線駆動信号及びテスト用データ線駆
動信号を走査線駆動回路13及びデータ線駆動回路12に出力する。
When test display data is output from the inspection device 17 to the organic EL display 10, the test display data is temporarily stored in the memory 16. The control circuit 15 converts the test display data stored in the memory 16 into matrix data (test matrix data) representing the luminance gradation of light emission of the organic EL element 21 of each pixel circuit 20. Then, the control circuit 15 outputs the test scanning line drive signal and the test data line drive signal constituting the test matrix data to the scanning line drive circuit 13 and the data line drive circuit 12.

図5は、テスト動作における各信号SL1,SL2,G1のタイミングチャートである

今、例えば走査線駆動回路13から走査線Ynの第1副走査線Z1にHレベルの第1選
択信号SL1が出力され、走査線Yn上にある画素回路20群のプログラム用トランジス
タT2がオンされる。このプログラム用トランジスタT2のオンに基づいて、各データ電
圧生成回路12aから保持キャパシタC1にテスト用データ電圧Vdtがそれぞれ供給さ
れる。時間t1が経過すると、第1選択信号SL1がLレベルに立ち下がり、走査線Yn
上にある画素回路20群におけるデータ書き込み期間が終了する。このとき、その画素回
路20群において、保持キャパシタC1にテスト用データ電圧Vdtが供給されて、駆動
用トランジスタT1が導通状態となるが、スイッチング用トランジスタT3がLレベルの
第2選択信号SL2によりオフ状態となっているため、有機EL素子21には駆動電流I
dが流れない。
FIG. 5 is a timing chart of the signals SL1, SL2, and G1 in the test operation.
Now, for example, the first selection signal SL1 of H level is output from the scanning line driving circuit 13 to the first sub-scanning line Z1 of the scanning line Yn, and the programming transistor T2 of the pixel circuit 20 group on the scanning line Yn is turned on. The Based on the turning-on of the programming transistor T2, the test data voltage Vdt is supplied from each data voltage generation circuit 12a to the holding capacitor C1. When the time t1 elapses, the first selection signal SL1 falls to the L level, and the scanning line Yn
The data writing period in the upper pixel circuit group 20 ends. At this time, in the pixel circuit 20 group, the test data voltage Vdt is supplied to the holding capacitor C1, and the driving transistor T1 is turned on, but the switching transistor T3 is turned off by the second selection signal SL2 at L level. Therefore, the organic EL element 21 has a drive current I
d does not flow.

やがて、走査線駆動回路13から走査線Ynの第2副走査線Z2にHレベルの第2選択
信号SL2が出力され、走査線Yn上にある画素回路20群のスイッチング用トランジス
タT3がオンされる。この動作と略同時に、制御回路15からセレクト回路14の各切替
回路14aにHレベルの切替信号G1が出力され、切替用トランジスタTsがオンされる
。走査線Yn上にある画素回路20群において、スイッチング用トランジスタT3のオン
に基づいて、駆動用トランジスタT1の動作状態及びテスト用データ電圧Vdtに応じた
電流値の駆動電流Idが有機EL素子21に流れる。さらに、切替用トランジスタTsの
オンに基づいて、有機EL素子21に流れる駆動電流Idは、接続線M1及び切替用トラ
ンジスタTsを介して検査装置17内の電流測定回路17aに出力される。
Eventually, the H-level second selection signal SL2 is output from the scanning line driving circuit 13 to the second sub-scanning line Z2 of the scanning line Yn, and the switching transistor T3 of the group of pixel circuits 20 on the scanning line Yn is turned on. . At substantially the same time as this operation, an H level switching signal G1 is output from the control circuit 15 to each switching circuit 14a of the select circuit 14, and the switching transistor Ts is turned on. In the pixel circuit 20 group on the scanning line Yn, the driving current Id having a current value corresponding to the operating state of the driving transistor T1 and the test data voltage Vdt is supplied to the organic EL element 21 based on the switching transistor T3 being turned on. Flowing. Further, based on the switching transistor Ts being turned on, the drive current Id flowing through the organic EL element 21 is output to the current measurement circuit 17a in the inspection device 17 via the connection line M1 and the switching transistor Ts.

そして、各走査線Y1〜Ynに接続された各画素回路20群に対してこれらの動作を順
次行なって、各電源線L1(各列)毎に設けられた電流測定回路17aに、各画素回路2
0の駆動電流Idがそれぞれ出力される。
Then, these operations are sequentially performed on each group of pixel circuits 20 connected to each scanning line Y1 to Yn, and each pixel circuit is connected to the current measurement circuit 17a provided for each power line L1 (each column). 2
A driving current Id of 0 is output.

検査装置17において、電流測定回路17aは、入力した駆動電流Idをデジタル変換
してその電流値を測定駆動電流値Idmとしてそれぞれ算出する。そして、検査装置17
は、各電流測定回路17aにおいて算出した各画素回路20の測定駆動電流値Idmを、
テスト用データ電圧Vdtに対する設定電流値Isとそれぞれ比較する。検査装置17は
、その比較結果をメモリ16に格納する。具体的には、図7(a)に示すように、測定駆
動電流値Idm(Idm1)が設定電流値Isよりも大きい場合、すなわち過電流の駆動
電流Idが流れている場合には、その駆動電流Idが流れている画素回路20を補正対象
の画素回路とする比較結果をメモリ16に格納する。また、検査装置17は、測定駆動電
流値Idmが設定電流値Isと略同一値の場合には、その測定駆動電流値Idmの駆動電
流Idが流れている画素回路20を補正不要の画素回路とする比較結果をメモリ16に格
納する。ここで、設定電流値Isは、テスト用データ電圧Vdtにより画素回路20から
規格上出力されなければならない電流値であって予め試験又は理論上から得られた値であ
る。
In the inspection device 17, the current measurement circuit 17 a digitally converts the input drive current Id and calculates the current value as the measured drive current value Idm. And the inspection device 17
Is the measured drive current value Idm of each pixel circuit 20 calculated in each current measurement circuit 17a,
Each is compared with the set current value Is for the test data voltage Vdt. The inspection device 17 stores the comparison result in the memory 16. Specifically, as shown in FIG. 7A, when the measured drive current value Idm (Idm1) is larger than the set current value Is, that is, when an overcurrent drive current Id flows, the drive is performed. A comparison result in which the pixel circuit 20 through which the current Id flows is the pixel circuit to be corrected is stored in the memory 16. Further, when the measurement drive current value Idm is substantially the same value as the set current value Is, the inspection device 17 determines that the pixel circuit 20 through which the drive current Id of the measurement drive current value Idm flows is a pixel circuit that does not require correction. The comparison result is stored in the memory 16. Here, the set current value Is is a current value that must be output from the pixel circuit 20 in accordance with the test data voltage Vdt and is a value obtained in advance from a test or theory.

次に、制御回路15は、メモリ16に格納された上記比較結果に基づいて、補正対象の
画素回路として判定された画素回路20に対して以下に説明する閾値補正動作を行う。ま
ず、検査装置17から補正用データが制御回路15に出力される。制御回路15は、その
補正用データに基づいて、補正用データ電圧Vdcのレベルを決定する補正用データ線駆
動信号を生成する。次に、制御回路15は、上記補正対象となる画素回路に補正用データ
電圧Vdcを供給するように、補正用走査線駆動信号及び補正用データ線駆動信号を走査
線駆動回路13及びデータ線駆動回路12に出力する。
Next, the control circuit 15 performs a threshold correction operation described below on the pixel circuit 20 determined as the correction target pixel circuit based on the comparison result stored in the memory 16. First, correction data is output from the inspection device 17 to the control circuit 15. Based on the correction data, the control circuit 15 generates a correction data line drive signal that determines the level of the correction data voltage Vdc. Next, the control circuit 15 supplies the correction scanning line driving signal and the correction data line driving signal to the scanning line driving circuit 13 and the data line driving so as to supply the correction data voltage Vdc to the pixel circuit to be corrected. Output to the circuit 12.

今、例えば走査線Yn及びデータ線Xmに接続された画素回路20が補正対象の画素回
路であった場合には、図6に示すように、走査線駆動回路13から走査線Ynの第1副走
査線Z1にHレベルの第1選択信号SL1が出力され、走査線Yn上の画素回路20群の
プログラム用トランジスタT2がオンされる。この動作と略同時に、走査線駆動回路13
から走査線Ynの第2副走査線Z2にHレベルの第2選択信号SL2が出力され、走査線
Yn上の画素回路20群のスイッチング用トランジスタT3がオンされる。このとき、走
査線Yn上の画素回路20群のうち、補正対象の画素回路に対応するデータ電圧生成回路
12aから上記補正用データ電圧Vdcがデータ線に供給される。例えば、走査線Yn上
の画素回路20群において、データ線Xmに接続される画素回路20のみが補正対象の画
素回路である場合には、データ線Xmにのみ補正用データ電圧Vdcが供給される。
Now, for example, when the pixel circuit 20 connected to the scanning line Yn and the data line Xm is a pixel circuit to be corrected, as shown in FIG. 6, the first sub-line of the scanning line Yn from the scanning line drive circuit 13 is displayed. The H-level first selection signal SL1 is output to the scanning line Z1, and the programming transistor T2 of the pixel circuit 20 group on the scanning line Yn is turned on. At substantially the same time as this operation, the scanning line driving circuit 13
Is output to the second sub-scanning line Z2 of the scanning line Yn, and the switching transistor T3 of the group of pixel circuits 20 on the scanning line Yn is turned on. At this time, the correction data voltage Vdc is supplied to the data line from the data voltage generation circuit 12a corresponding to the pixel circuit to be corrected in the group of pixel circuits 20 on the scanning line Yn. For example, in the group of pixel circuits 20 on the scanning line Yn, when only the pixel circuit 20 connected to the data line Xm is a pixel circuit to be corrected, the correction data voltage Vdc is supplied only to the data line Xm. .

このとき、走査線Yn及びデータ線Xmに接続された画素回路20において、プログラ
ム用トランジスタT2及びスイッチング用トランジスタT3のオンに基づいて、各データ
電圧生成回路12aから補正用データ電圧Vdcが駆動用トランジスタT1のコントロー
ルゲートCGに印加される。なお、ここで、補正用データ電圧Vdcは、図7(a)に示
すように、上記通常モード時におけるデータ電圧Vdの最大電圧値Vdmaxよりも高い
電圧値に設定されている。このように、駆動用トランジスタT1のコントロールゲートC
Gに高電圧が印加されると、駆動用トランジスタT1のソースからドレインに向かって電
子eが高電界で流れ、ドレイン領域近傍のピンチオフ領域で加速された電子eが結晶格子
等に衝突することによって、ドレイン端に正孔−電子対が形成される現象、いわゆるイン
パクトイオン化が発生する。そして、コントロールゲートCGに正の高電圧が印加されて
いるため、上記インパクトイオン化によりドレイン端に形成された正孔−電子対のうち電
子eが浮遊ゲートFGに注入される。これにより、図7(b)の実線で示すように、補正
用データ電圧Vdc印加後の駆動用トランジスタT1の閾値電圧Vth2は、補正用デー
タ電圧Vdcを印加する前(図7(b)の破線参照)の閾値電圧Vth1よりも上昇する
。すなわち、補正用データ電圧Vdc(高電圧)を駆動用トランジスタT1のコントロー
ルゲートCGに印加することにより、駆動用トランジスタT1の閾値電圧Vthを上昇さ
せて、各画素回路20の駆動用トランジスタT1の閾値のばらつきを補正する。
At this time, in the pixel circuit 20 connected to the scanning line Yn and the data line Xm, the correction data voltage Vdc is supplied from each data voltage generation circuit 12a to the driving transistor based on the turning on of the programming transistor T2 and the switching transistor T3. Applied to the control gate CG of T1. Here, the correction data voltage Vdc is set to a voltage value higher than the maximum voltage value Vdmax of the data voltage Vd in the normal mode, as shown in FIG. 7A. Thus, the control gate C of the driving transistor T1
When a high voltage is applied to G, electrons e flow in a high electric field from the source to the drain of the driving transistor T1, and the electrons e accelerated in the pinch-off region near the drain region collide with a crystal lattice or the like. A phenomenon in which a hole-electron pair is formed at the drain end, so-called impact ionization, occurs. Since a positive high voltage is applied to the control gate CG, electrons e out of hole-electron pairs formed at the drain end by the impact ionization are injected into the floating gate FG. As a result, as indicated by the solid line in FIG. 7B, the threshold voltage Vth2 of the driving transistor T1 after application of the correction data voltage Vdc is the value before application of the correction data voltage Vdc (the broken line in FIG. 7B). The threshold voltage Vth1). That is, by applying the correction data voltage Vdc (high voltage) to the control gate CG of the driving transistor T1, the threshold voltage Vth of the driving transistor T1 is raised, and the threshold of the driving transistor T1 of each pixel circuit 20 is increased. To compensate for variations.

次に、再度上記テスト動作を行って、補正対象の画素回路における閾値補正動作後の測
定駆動電流値Idm(図7(c)における電流値Idm2)を算出する。このとき、前述
のように、駆動用トランジスタT1の閾値電圧Vth(Vth2)が上昇しているため、
上記テスト動作と同一のテスト用データ電圧Vdtを駆動用トランジスタT1に供給した
場合には、測定駆動電流値Idmが減少する。ここで、図7(c)に示すように、閾値補
正動作後の測定駆動電流値Idm2が設定電流値Isよりも大きい場合には、その測定駆
動電流値Idm2の駆動電流Idが流れる画素回路に対して上記閾値補正動作をさらに行
う。2回目以降の閾値補正動作における補正用データ電圧Vdcは、前回の閾値補正動作
における補正用データ電圧Vdcよりも高い電圧値に設定される。このようにすることで
、駆動用トランジスタT1の浮遊ゲートFGにさらに電子eが注入され、この注入された
電子eにより駆動用トランジスタT1の閾値電圧Vthをさらに上昇させることができる
。なお、このときの駆動用トランジスタT1の浮遊ゲートFGへの電子eの注入量は、補
正用データ電圧Vdcの電圧値によって調整することが可能である。従って、補正用デー
タ電圧Vdcの電圧値を調整することによって、閾値補正動作後の駆動用トランジスタT
1の閾値電圧Vthの調整を行うことができる。検査装置17において、この補正用デー
タ電圧Vdcの電圧値の調整は、例えば閾値補正動作の回数を重ねるたびに、予め定めら
れた電圧分(例えば、1V分)ずつ電圧値を高くするようにしてもよい。また、検査装置
17において、測定駆動電流値Idmと設定電流値Isとの差に基づいて、補正用データ
電圧Vdcの電圧値を設定するようにしてもよい。
Next, the test operation is performed again to calculate a measured drive current value Idm (current value Idm2 in FIG. 7C) after the threshold correction operation in the pixel circuit to be corrected. At this time, as described above, since the threshold voltage Vth (Vth2) of the driving transistor T1 is increased,
When the same test data voltage Vdt as in the above test operation is supplied to the driving transistor T1, the measured driving current value Idm decreases. Here, as shown in FIG. 7C, when the measured drive current value Idm2 after the threshold correction operation is larger than the set current value Is, the pixel circuit through which the drive current Id of the measured drive current value Idm2 flows is applied. On the other hand, the threshold value correcting operation is further performed. The correction data voltage Vdc in the second and subsequent threshold correction operations is set to a voltage value higher than the correction data voltage Vdc in the previous threshold correction operation. In this way, electrons e are further injected into the floating gate FG of the driving transistor T1, and the threshold voltage Vth of the driving transistor T1 can be further increased by the injected electrons e. Note that the amount of electrons e injected into the floating gate FG of the driving transistor T1 at this time can be adjusted by the voltage value of the correction data voltage Vdc. Therefore, by adjusting the voltage value of the correction data voltage Vdc, the driving transistor T after the threshold correction operation is performed.
The threshold voltage Vth of 1 can be adjusted. In the inspection device 17, the adjustment of the voltage value of the correction data voltage Vdc is performed by increasing the voltage value by a predetermined voltage (for example, 1 V) each time the threshold correction operation is repeated, for example. Also good. Further, the inspection device 17 may set the voltage value of the correction data voltage Vdc based on the difference between the measured drive current value Idm and the set current value Is.

このように、補正対象である全ての画素回路に対して閾値補正動作及びテスト動作を行
い、さらに補正対象である画素回路における測定駆動電流値Idmが設定電流値Isと略
等しくなるまで、上記閾値補正動作及びテスト動作を繰返し実行する。これにより、各画
素回路20の駆動用トランジスタT1の閾値電圧のばらつきが補正されるため、全画素回
路に同一電圧値のデータ電圧Vdが供給されたときに、各画素回路20の有機EL素子2
1のそのデータ電圧Vdに対する輝度を略一様にすることができる。
As described above, the threshold value correction operation and the test operation are performed on all the pixel circuits to be corrected, and the above threshold value is kept until the measured drive current value Idm in the pixel circuit to be corrected becomes substantially equal to the set current value Is. The correction operation and the test operation are repeatedly executed. As a result, variations in the threshold voltage of the driving transistor T1 of each pixel circuit 20 are corrected. Therefore, when the data voltage Vd having the same voltage value is supplied to all the pixel circuits, the organic EL element 2 of each pixel circuit 20 is supplied.
The luminance for the data voltage Vd of 1 can be made substantially uniform.

次に、有機EL素子21が常時点灯状態である画素、いわゆる輝点欠陥の画素を、上記
閾値補正動作により暗点化させる方法について説明する。すなわち、輝点欠陥の画素回路
に接続されるデータ線に、該輝点欠陥の画素回路における駆動用トランジスタT1の閾値
電圧Vthを通常モード時のデータ電圧Vdの最大電圧値Vdmaxよりも上昇させるよ
うな高電圧値の補正用データ電圧Vdcを供給する。これにより、輝点欠陥であった画素
回路の駆動用トランジスタT1の閾値電圧Vthが上記最大電圧値Vdmaxよりも高く
なり、その駆動用トランジスタT1が通常モードにおいてオンしなくなるため、その駆動
用トランジスタT1に接続される有機EL素子21に駆動電流Idが流れなくなる。従っ
て、輝点欠陥であった画素を暗点化して、輝点欠陥を目立たなくすることができる。
Next, a method for darkening a pixel in which the organic EL element 21 is always lit, that is, a pixel with a so-called bright spot defect, by the above threshold correction operation will be described. That is, the threshold voltage Vth of the driving transistor T1 in the pixel circuit with the bright spot defect is set higher than the maximum voltage value Vdmax of the data voltage Vd in the normal mode on the data line connected to the pixel circuit with the bright spot defect. A correction data voltage Vdc having a high voltage value is supplied. As a result, the threshold voltage Vth of the driving transistor T1 of the pixel circuit having the bright spot defect becomes higher than the maximum voltage value Vdmax, and the driving transistor T1 is not turned on in the normal mode. Therefore, the driving transistor T1 The drive current Id does not flow through the organic EL element 21 connected to the. Therefore, a pixel that has been a bright spot defect can be darkened to make the bright spot defect inconspicuous.

以上説明した本実施形態によれば、以下のような効果を得ることができる。
(1)本実施形態によれば、各画素回路20の駆動用トランジスタT1を、浮遊ゲート
FGを有するEEPROMとした。そのため、この駆動用トランジスタT1のコントロー
ルゲートCGに高電圧の補正用データ電圧Vdcを印加することにより、浮遊ゲートFG
に電子eを注入することができ、駆動用トランジスタT1の閾値電圧を上昇させることが
できる。これにより、製造プロセス等による各駆動用トランジスタT1の閾値のばらつき
を補正でき、所定の輝度を設定したときの各画素間の輝度差を小さくすることができる、
すなわち精度良く輝度階調を制御することができる。
According to this embodiment described above, the following effects can be obtained.
(1) According to the present embodiment, the driving transistor T1 of each pixel circuit 20 is an EEPROM having a floating gate FG. Therefore, by applying the high correction data voltage Vdc to the control gate CG of the driving transistor T1, the floating gate FG
Electrons e can be injected into the transistor, and the threshold voltage of the driving transistor T1 can be increased. Thereby, variation in threshold value of each driving transistor T1 due to a manufacturing process or the like can be corrected, and a luminance difference between pixels when a predetermined luminance is set can be reduced.
That is, the luminance gradation can be controlled with high accuracy.

このように有機EL素子21に流れる駆動電流Idを制御する駆動用トランジスタT1
を、浮遊ゲートFGを有するトランジスタに変更することによって、その駆動用トランジ
スタT1の閾値のばらつきを補正できるため、各画素回路20の回路規模の増大を好適に
抑制することができる。
The driving transistor T1 that controls the driving current Id flowing through the organic EL element 21 in this way.
By changing to a transistor having a floating gate FG, the variation in threshold value of the driving transistor T1 can be corrected. Therefore, an increase in the circuit scale of each pixel circuit 20 can be suitably suppressed.

さらに、駆動用トランジスタT1の浮遊ゲートFGは絶縁体で覆われており、その浮遊
ゲートFGに注入された電子eが有機ELディスプレイ10の電源を切ったとしても保持
されるため、一度閾値補正した駆動用トランジスタT1の閾値電圧Vthを長時間保持す
ることができる。従って、例えば有機ELディスプレイ10の出荷時に各画素回路20の
駆動用トランジスタT1に対して閾値補正動作を行えば出荷後に閾値補正動作を行う必要
がなくなる。その結果、図13に示した従来の画素回路70のように、表示データの書き
換えの度に毎回閾値補正動作を行う必要がなくなるため、閾値電圧動作によって生じてい
た電気信号の書き込み時間の遅延を大幅に低減することができる。これにより、有機EL
ディスプレイ10における表示パネル部11のサイズが大きくなったとしても、設定され
た書き込み時間内に、各画素回路20における電気信号の書き込みを好適に終了すること
ができる。さらに、閾値電圧補正動作による消費電力についても大幅に低減することがで
きる。
Further, the floating gate FG of the driving transistor T1 is covered with an insulator, and the electrons e injected into the floating gate FG are retained even when the organic EL display 10 is turned off. The threshold voltage Vth of the driving transistor T1 can be held for a long time. Therefore, for example, if the threshold correction operation is performed on the driving transistor T1 of each pixel circuit 20 at the time of shipment of the organic EL display 10, it is not necessary to perform the threshold correction operation after shipment. As a result, unlike the conventional pixel circuit 70 shown in FIG. 13, it is not necessary to perform the threshold value correction operation every time the display data is rewritten, so that the delay of the writing time of the electric signal caused by the threshold voltage operation is reduced. It can be greatly reduced. Thereby, organic EL
Even if the size of the display panel unit 11 in the display 10 is increased, the writing of the electric signal in each pixel circuit 20 can be suitably ended within the set writing time. Furthermore, the power consumption by the threshold voltage correction operation can be significantly reduced.

(2)本実施形態によれば、有機EL素子21に流れる駆動電流Idの電流値を検出・
測定するために、接続線M1及び切替用トランジスタTsを設けて、さらにその切替用ト
ランジスタTsに検査装置17の電流測定回路17aを接続した。これにより、有機EL
素子21に流れる駆動電流Idの実際の電流値(測定駆動電流値Idm)に基づいて、過
電流であるかを判断して各画素回路20の閾値補正動作を行うことができる。従って、各
画素回路20の駆動用トランジスタT1の閾値のばらつきをより正確に補正することがで
きる。また、検査装置17において、測定した測定駆動電流値Idmと設定電流値Isと
の差に基づいて、補正用データ電圧Vdcの電圧値を設定することも可能となる。
(2) According to the present embodiment, the current value of the drive current Id flowing through the organic EL element 21 is detected and
In order to perform the measurement, the connection line M1 and the switching transistor Ts were provided, and the current measuring circuit 17a of the inspection device 17 was further connected to the switching transistor Ts. Thereby, organic EL
Based on the actual current value (measured drive current value Idm) of the drive current Id flowing through the element 21, it is possible to determine whether the current is an overcurrent and perform the threshold value correcting operation of each pixel circuit 20. Accordingly, it is possible to correct the variation in threshold value of the driving transistor T1 of each pixel circuit 20 more accurately. Further, in the inspection device 17, the voltage value of the correction data voltage Vdc can be set based on the difference between the measured drive current value Idm and the set current value Is.

(3)本実施形態によれば、駆動用トランジスタT1をデプレッション型のMOSトラ
ンジスタとした。駆動用トランジスタT1の浮遊ゲートFGに電子eを注入することによ
りその駆動用トランジスタT1の閾値電圧Vthを補正する閾値補正動作では、その閾値
電圧Vthを上昇させる方向のみにしか補正することができないものの、駆動用トランジ
スタT1をデプレッション型としたため、閾値電圧Vthの補正範囲を広く確保すること
ができる。
(3) According to this embodiment, the driving transistor T1 is a depletion type MOS transistor. In the threshold value correcting operation for correcting the threshold voltage Vth of the driving transistor T1 by injecting electrons e into the floating gate FG of the driving transistor T1, the correction can be made only in the direction of increasing the threshold voltage Vth. Since the driving transistor T1 is a depletion type, a wide correction range of the threshold voltage Vth can be secured.

(4)本実施形態によれば、輝点欠陥である画素回路の駆動用トランジスタT1に対し
ては、その駆動用トランジスタT1の閾値電圧Vthを通常モード時のデータ電圧Vdの
最大電圧値Vdmaxよりも上昇させるような高電圧値の補正用データ電圧Vdcを印加
するようにした。これにより、輝点欠陥であった画素回路の駆動用トランジスタT1が通
常モード時にはオンされなくなるため、輝点欠陥であった画素を暗点化させて、輝点欠陥
を目立たなくすることができる。その結果、輝点欠陥の画素の存在により不良品とされて
いた有機ELディスプレイ10を良品とすることができるため、歩留まりを向上させるこ
とができる。
(4) According to the present embodiment, for the driving transistor T1 of the pixel circuit that is a bright spot defect, the threshold voltage Vth of the driving transistor T1 is greater than the maximum voltage value Vdmax of the data voltage Vd in the normal mode. The correction data voltage Vdc having a high voltage value that raises the voltage is also applied. As a result, the driving transistor T1 of the pixel circuit having the bright spot defect is not turned on in the normal mode, so that the pixel having the bright spot defect can be darkened to make the bright spot defect inconspicuous. As a result, since the organic EL display 10 that has been regarded as a defective product due to the presence of pixels having a bright spot defect can be made a non-defective product, the yield can be improved.

(第2実施形態)
以下、本発明を具体化した第2実施形態を図8及び図9に従って説明する。上記第1実
施形態では、検査装置が外部装置であったが、本実施形態では、上記第1実施形態の有機
ELディスプレイの各要素11〜16と同じ要素として検査部30を構成したものである
。すなわち、検査部30は、有機ELディスプレイ10とともに同有機ELディスプレイ
10が実装される携帯電話、PDA、ノートパソコン等の電子機器内に内蔵されることに
なる。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIGS. In the first embodiment, the inspection device is an external device, but in this embodiment, the inspection unit 30 is configured as the same element as each of the elements 11 to 16 of the organic EL display of the first embodiment. . That is, the inspection unit 30 is built in an electronic device such as a mobile phone, a PDA, and a laptop computer on which the organic EL display 10 is mounted together with the organic EL display 10.

なお、本実施形態では、検査部30が電子機器内に内蔵される点が上記第1実施形態と
異なっており、説明の便宜上、第1実施形態と共通する部分は省略しその相違点を中心に
説明する。図8は、本実施形態の検査部30の電気回路を示す回路図である。
In the present embodiment, the point that the inspection unit 30 is incorporated in the electronic device is different from the first embodiment, and for the sake of convenience of explanation, the parts common to the first embodiment are omitted and the differences are mainly described. Explained. FIG. 8 is a circuit diagram showing an electric circuit of the inspection unit 30 of the present embodiment.

検査部30を構成する電流測定回路部31は、各電源線L1(接続線M1)毎に電流測
定回路31aを備えている。各電流測定回路31aは、接続線M1及び切替用トランジス
タTsを介して供給される上記有機EL素子21に流れる駆動電流Idをそれぞれアナロ
グ検出する。なお、テスト用の表示データは、メモリ16に予め格納されている。
The current measurement circuit unit 31 constituting the inspection unit 30 includes a current measurement circuit 31a for each power supply line L1 (connection line M1). Each current measurement circuit 31a performs analog detection of the drive current Id flowing through the organic EL element 21 supplied via the connection line M1 and the switching transistor Ts. Note that the display data for testing is stored in the memory 16 in advance.

各電流測定回路31aは、AD変換回路部32内の対応するAD変換器32aにそれぞ
れ接続されている。各AD変換器32aは、対応する電流測定回路31aから供給される
駆動電流Idの電流値をデジタル値に変換して測定駆動電流値Idmとして制御回路15
に出力する。
Each current measurement circuit 31 a is connected to a corresponding AD converter 32 a in the AD conversion circuit unit 32. Each AD converter 32a converts the current value of the drive current Id supplied from the corresponding current measurement circuit 31a into a digital value to obtain the measurement drive current value Idm as the control circuit 15.
Output to.

制御回路15は、各AD変換器32aからの測定駆動電流値Idmとテスト用データ電
圧Vdtに対する設定電流値Isとを比較する。制御回路15は、その比較結果をメモリ
16に格納する。すなわち、本実施形態では、制御回路15が第1実施形態における検査
装置17と同様の処理を行う。
The control circuit 15 compares the measured drive current value Idm from each AD converter 32a with the set current value Is for the test data voltage Vdt. The control circuit 15 stores the comparison result in the memory 16. That is, in the present embodiment, the control circuit 15 performs the same processing as that of the inspection apparatus 17 in the first embodiment.

また、制御回路15は、補正モードにおける後述する消去動作において、メモリ16に
予め記憶された消去用データを、各画素回路20に対応したマトリクスデータ(消去用マ
トリクスデータ)に変換する。この消去用マトリクスデータは、各走査線Y1〜Ynに接
続された1行分の画素回路20群を順次選択するためのテスト用走査線駆動信号と、選択
された画素回路20群の有機EL素子21に供給される消去用のデータ電圧Vdのレベル
を決定する消去用データ線駆動信号とから構成される。制御回路15は、消去用走査線駆
動信号を走査線駆動回路13に供給し、消去用データ線駆動信号をデータ線駆動回路12
に供給する。なお、上記消去用のデータ電圧Vdは、負の高電圧に設定されている。
In addition, the control circuit 15 converts erasure data stored in advance in the memory 16 into matrix data (erase matrix data) corresponding to each pixel circuit 20 in an erasing operation described later in the correction mode. The erasing matrix data includes a test scanning line drive signal for sequentially selecting a group of pixel circuits 20 connected to each scanning line Y1 to Yn, and an organic EL element of the selected pixel circuit 20 group. And an erasing data line driving signal for determining the level of the erasing data voltage Vd supplied to the erasing data 21. The control circuit 15 supplies the erasing scanning line driving signal to the scanning line driving circuit 13 and sends the erasing data line driving signal to the data line driving circuit 12.
To supply. The erase data voltage Vd is set to a negative high voltage.

次に、本実施形態における駆動方法の一態様である補正モードについて説明する。なお
、本実施形態の制御回路15は、所定のタイミングで上記補正モードに切り替わるように
なっている。詳しくは、制御回路15は、定期的に、あるいは電源投入直後に上記補正モ
ードに切り替わるようになっている。
Next, a correction mode that is one aspect of the driving method in the present embodiment will be described. Note that the control circuit 15 of the present embodiment is switched to the correction mode at a predetermined timing. Specifically, the control circuit 15 switches to the correction mode periodically or immediately after the power is turned on.

例えば有機ELディスプレイ10の電源が投入されると、該有機ELディスプレイ10
内の制御回路15が補正モードに切り替わる。補正モードにおいては、まず消去動作が行
われる。以下に、消去動作について図9に従って説明する。
For example, when the power of the organic EL display 10 is turned on, the organic EL display 10
The control circuit 15 inside switches to the correction mode. In the correction mode, an erasing operation is first performed. The erase operation will be described below with reference to FIG.

消去動作に切り替わると、制御回路15は、メモリ16に記憶された消去用データを、
消去用マトリクスデータに変換する。そして、制御回路15は、消去用マトリクスデータ
を構成する消去用走査線駆動信号及び消去用データ線駆動信号を走査線駆動回路13及び
データ線駆動回路12に出力する。
When switching to the erasing operation, the control circuit 15 converts the erasing data stored in the memory 16 into
Convert to erasure matrix data. Then, the control circuit 15 outputs the erasing scanning line driving signal and the erasing data line driving signal constituting the erasing matrix data to the scanning line driving circuit 13 and the data line driving circuit 12.

今、例えば走査線駆動回路13から走査線Ynの第1副走査線Z1にHレベルの第1選
択信号SL1が出力され、走査線Yn上にある画素回路20群のプログラム用トランジス
タT2がオンされる。この動作と略同時に、走査線駆動回路13から走査線Ynの第2副
走査線Z2にLレベルの第2選択信号SL2が出力され、走査線Yn上にある画素回路2
0群のスイッチング用トランジスタT3がオンされる。プログラム用トランジスタT2の
オンに基づいて、各データ電圧生成回路12aから消去用のデータ電圧Vdが駆動用トラ
ンジスタT1のコントロールゲートCGに印加される。このときスイッチング用トランジ
スタT3がオフされて、駆動用トランジスタT1のソースが開放されている。なお、ここ
で、消去用のデータ電圧Vdは、前述のように、負の高電圧に設定されている。このよう
に、駆動用トランジスタT1のコントロールゲートCGに負の高電圧が印加されると、ド
レイン領域と浮遊ゲートFG間の高電界により、浮遊ゲートFGからドレイン領域側に電
子eがトンネル電流により放出される。これにより、コントロールゲートCGに注入され
ていた電子eが引き抜かれるため、駆動用トランジスタT1の閾値電圧が元に戻る(例え
ば、図7の例では、閾値電圧Vth2→閾値電圧Vth1)。
Now, for example, the first selection signal SL1 of H level is output from the scanning line driving circuit 13 to the first sub-scanning line Z1 of the scanning line Yn, and the programming transistor T2 of the pixel circuit 20 group on the scanning line Yn is turned on. The At substantially the same time as this operation, the L-level second selection signal SL2 is output from the scanning line driving circuit 13 to the second sub-scanning line Z2 of the scanning line Yn, and the pixel circuit 2 on the scanning line Yn.
The group 0 switching transistor T3 is turned on. Based on the turning-on of the programming transistor T2, the erasing data voltage Vd is applied from each data voltage generation circuit 12a to the control gate CG of the driving transistor T1. At this time, the switching transistor T3 is turned off, and the source of the driving transistor T1 is opened. Here, the erasing data voltage Vd is set to a negative high voltage as described above. Thus, when a negative high voltage is applied to the control gate CG of the driving transistor T1, electrons e are emitted from the floating gate FG to the drain region due to a tunnel current due to a high electric field between the drain region and the floating gate FG. Is done. As a result, the electrons e injected into the control gate CG are extracted, so that the threshold voltage of the driving transistor T1 is restored (for example, in the example of FIG. 7, the threshold voltage Vth2 → the threshold voltage Vth1).

本実施形態の制御回路15は、上記消去動作を行った後に、第1実施形態で説明したテ
スト動作及び閾値補正動作を行うようになっている。
以上、説明した実施形態によれば、第1実施形態の(1)〜(4)の作用効果に加えて
以下の効果を奏する。
The control circuit 15 according to the present embodiment performs the test operation and the threshold value correction operation described in the first embodiment after performing the erasing operation.
As described above, according to the embodiment described above, the following effects are obtained in addition to the effects (1) to (4) of the first embodiment.

(5)本実施形態によれば、検査部30を、有機ELディスプレイ10とともに同有機
ELディスプレイ10が実装される携帯電話、PDA、ノートパソコン等の電子機器内に
内蔵した。これにより、制御回路15を所定のタイミングで補正モードに切り替えて、各
画素回路20の駆動用トランジスタT1の閾値のばらつきを補正することができる。この
ように、所定のタイミング、例えば定期的に、あるいは電源投入直後に補正モードを実行
させるようにすれば、経年変化、環境温度の変化による各画素回路20の動作特性に応じ
て駆動用トランジスタT1の閾値を補正することができる。
(5) According to the present embodiment, the inspection unit 30 is built in an electronic device such as a mobile phone, a PDA, or a laptop computer on which the organic EL display 10 is mounted together with the organic EL display 10. Thereby, the control circuit 15 can be switched to the correction mode at a predetermined timing, and the variation in the threshold value of the driving transistor T1 of each pixel circuit 20 can be corrected. In this way, if the correction mode is executed at a predetermined timing, for example, periodically or immediately after the power is turned on, the driving transistor T1 according to the operating characteristics of each pixel circuit 20 due to aging and environmental temperature changes. Can be corrected.

(6)本実施形態によれば、補正モードにおいて、まず前回の補正モードにより注入さ
れた駆動用トランジスタT1の浮遊ゲートFG内の電子eを放出させる消去動作を行うよ
うにした。前述のように、駆動用トランジスタT1の浮遊ゲートFGに電子eを注入する
ことによりその駆動用トランジスタT1の閾値電圧Vthを補正する閾値補正動作では、
その閾値電圧Vthを上昇させる方向のみにしか補正することができない。これでは、例
えば経年変化や環境温度の変化によって駆動用トランジスタT1の動作特性が変化し、駆
動用トランジスタT1の閾値を下降させたい場合に、その駆動用トランジスタT1の閾値
を補正することができない。これに対して、本実施形態によれば、消去動作を行うことに
より、駆動用トランジスタT1の閾値を略初期状態に戻すことができるため、その時々の
駆動用トランジスタT1の動作特性に応じた閾値補正を好適に行うことができる。
(6) According to the present embodiment, in the correction mode, first, an erasing operation for emitting electrons e in the floating gate FG of the driving transistor T1 injected in the previous correction mode is performed. As described above, in the threshold correction operation for correcting the threshold voltage Vth of the driving transistor T1 by injecting electrons e into the floating gate FG of the driving transistor T1,
Correction can be made only in the direction of increasing the threshold voltage Vth. In this case, for example, when the operating characteristic of the driving transistor T1 changes due to aging or environmental temperature change and it is desired to lower the threshold value of the driving transistor T1, the threshold value of the driving transistor T1 cannot be corrected. On the other hand, according to the present embodiment, the threshold value of the driving transistor T1 can be returned to the substantially initial state by performing the erasing operation. Correction can be suitably performed.

(第3実施形態)
次に、第1実施形態及び第2実施形態で説明した有機ELディスプレイ10の電子機器
の適用について図10及び図11に従って説明する。有機ELディスプレイ10は、モバ
イル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用で
きる。
(Third embodiment)
Next, application of the electronic device of the organic EL display 10 described in the first embodiment and the second embodiment will be described with reference to FIGS. The organic EL display 10 can be applied to various electronic devices such as a mobile personal computer, a mobile phone, and a digital camera.

図10は、モバイル型パーソナルコンピュータの構成を示す斜視図である。パーソナル
コンピュータ50は、キーボード51を備えた本体部52と、有機ELディスプレイ10
を用いた表示ユニット53を備えている。この場合でも、有機ELディスプレイ10を用
いた表示ユニット53は上記各実施形態と同様の効果を発揮する。その結果、パーソナル
コンピュータ50は、欠陥が少なく、高精細な画像表示を実現することができる。
FIG. 10 is a perspective view showing the configuration of a mobile personal computer. The personal computer 50 includes a main body 52 having a keyboard 51 and an organic EL display 10.
The display unit 53 using is provided. Even in this case, the display unit 53 using the organic EL display 10 exhibits the same effects as those of the above embodiments. As a result, the personal computer 50 can realize high-definition image display with few defects.

図11は、携帯電話の構成を示す斜視図である。携帯電話60は、複数の操作ボタン6
1と、受話口62と、送話口63と、上記有機ELディスプレイ10を用いた表示ユニッ
ト64とを備えている。この場合でも、有機ELディスプレイ10を用いた表示ユニット
64は上記各実施形態と同様の効果を発揮する。その結果、携帯電話60は、欠陥が少な
く、高精細な画像表示を実現することができる。
FIG. 11 is a perspective view illustrating a configuration of a mobile phone. The mobile phone 60 has a plurality of operation buttons 6.
1, a mouthpiece 62, a mouthpiece 63, and a display unit 64 using the organic EL display 10. Even in this case, the display unit 64 using the organic EL display 10 exhibits the same effects as those of the above embodiments. As a result, the mobile phone 60 can realize a high-definition image display with few defects.

(他の実施形態)
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第1実施形態では、例えば出荷前に検査装置17を使って有機ELディスプレイ
10を検査した。例えば、これを携帯電話、PDA、ノートパソコン等の携帯電子機器に
ついて、その携帯電子機器のバッテリを充電器で充電する際に、その充電中に携帯電子機
器に搭載された有機ELディスプレイ10を検査装置17で検査するようにしてもよい。
この場合、上記充電器に検査装置17を内蔵する必要がある。そして、充電を開始すると
、制御回路15が補正モードに切り替わり、各画素回路20の駆動用トランジスタT1の
閾値電圧Vthを補正することになる。このようにすることによって、携帯電子機器に搭
載された有機ELディスプレイ10について各画素回路20の経年変化による動作特性を
充電する毎に補正することができる。
(Other embodiments)
In addition, the said embodiment can also be implemented in the following aspects which changed this suitably.
In the first embodiment, for example, the organic EL display 10 is inspected using the inspection device 17 before shipment. For example, when charging a battery of a portable electronic device such as a mobile phone, a PDA, or a notebook computer with a charger, the organic EL display 10 mounted on the portable electronic device is inspected during the charging. You may make it test | inspect with the apparatus 17. FIG.
In this case, it is necessary to incorporate the inspection device 17 in the charger. When charging is started, the control circuit 15 switches to the correction mode, and the threshold voltage Vth of the driving transistor T1 of each pixel circuit 20 is corrected. By doing in this way, it is possible to correct the operating characteristics due to the secular change of each pixel circuit 20 for the organic EL display 10 mounted on the portable electronic device every time it is charged.

・上記第2実施形態における補正モードの消去動作は、各駆動用トランジスタT1の浮
遊ゲートに注入された電子eを略全て放出するようにした。これに限らず、例えば負の高
電圧としての消去用のデータ電圧Vdの電圧値を調整することにより、駆動用トランジス
タT1の閾値電圧を下降させる方向の補正を行うようにしてもよい。
In the erasing operation in the correction mode in the second embodiment, substantially all electrons e injected into the floating gate of each driving transistor T1 are emitted. For example, the threshold voltage of the driving transistor T1 may be decreased by adjusting the voltage value of the erasing data voltage Vd as a negative high voltage.

・上記第1実施形態における補正モードにおいて、第2実施形態と同様の消去動作を行
うようにしてもよい。
・上記各実施形態では、駆動用トランジスタT1とスイッチング用トランジスタT3と
を直列に接続したが、駆動用トランジスタT1とスイッチング用トランジスタT3との間
にその他の素子を挿入してもよい。なお、この場合にも駆動用トランジスタT1に対して
スイッチング用トランジスタT3は直列に接続されていることになる。
In the correction mode in the first embodiment, the same erase operation as in the second embodiment may be performed.
In each of the above embodiments, the driving transistor T1 and the switching transistor T3 are connected in series. However, other elements may be inserted between the driving transistor T1 and the switching transistor T3. In this case as well, the switching transistor T3 is connected in series with the driving transistor T1.

例えば、図12に示すように、駆動用トランジスタT1とグランドとの間にトランジス
タT4を設けるようにしてもよい。この場合に、閾値補正動作時において、プログラム用
トランジスタT2をオンし、スイッチング用トランジスタT3をオフした状態で、走査線
を構成する第3副走査線Z3を通じてHレベルの第3選択信号SL3をトランジスタT4
のゲートに供給し、トランジスタT4をオンする。これにより、補正用データ電圧Vdc
が駆動用トランジスタT1のコントロールゲートCGに印加されるときに流れる過電流で
ある駆動電流Idが有機EL素子21に流れることを好適に抑制することができる。
For example, as shown in FIG. 12, a transistor T4 may be provided between the driving transistor T1 and the ground. In this case, in the threshold correction operation, with the program transistor T2 turned on and the switching transistor T3 turned off, the H-level third selection signal SL3 is supplied to the transistor through the third sub-scanning line Z3 constituting the scanning line. T4
To turn on the transistor T4. Thus, the correction data voltage Vdc
Can be suitably suppressed from flowing to the organic EL element 21 as a drive current Id, which is an overcurrent that flows when is applied to the control gate CG of the drive transistor T1.

・上記各実施形態におけるスイッチング用トランジスタT3を省略するようにしてもよ
い。このトランジスタT3を省略したとしても、閾値補正動作により駆動用トランジスタ
T1の閾値電圧Vthを上昇させて補正することができるため、上記各実施形態と同様の
効果を得ることができる。
In the above embodiments, the switching transistor T3 may be omitted. Even if the transistor T3 is omitted, the threshold voltage Vth of the driving transistor T1 can be increased and corrected by the threshold correction operation, so that the same effects as those of the above embodiments can be obtained.

・上記各実施形態では、電流検出部として接続線M1を設けたが、例えば電流検出部と
して、電源線L1に直列に接続される低抵抗値の抵抗を設けるようにしてもよい。また、
電流検出部として、電源線L1に並列に接続される高抵抗値の抵抗を設けるようにしても
よい。
In each of the above embodiments, the connection line M1 is provided as the current detection unit. However, for example, a low resistance resistor connected in series to the power supply line L1 may be provided as the current detection unit. Also,
A high-resistance resistor connected in parallel to the power supply line L1 may be provided as the current detection unit.

・上記第1実施形態における接続線M1、セレクト回路14を省略してもよい。この場
合、補正モードにおけるテスト動作時に、各有機EL素子21の輝度により補正が必要な
画素回路を選択する。そして、その選択に基づいて検査装置17は、補正対象の画素回路
に対して閾値補正動作を実行する。
The connection line M1 and the select circuit 14 in the first embodiment may be omitted. In this case, during the test operation in the correction mode, a pixel circuit that needs to be corrected is selected based on the luminance of each organic EL element 21. Based on the selection, the inspection device 17 performs a threshold value correction operation on the pixel circuit to be corrected.

・上記第1実施形態において、測定駆動電流値Idmと設定電流値Isとの比較や補正
用データ電圧Vdcの電圧値の調整等を、第2実施形態と同様に、制御回路15で行なう
ようにしてもよい。
In the first embodiment, the control circuit 15 performs the comparison between the measured drive current value Idm and the set current value Is, the adjustment of the voltage value of the correction data voltage Vdc, and the like as in the second embodiment. May be.

・上記各実施形態では、測定駆動電流値Idmと設定電流値Isとを比較して補正が必
要な画素回路を選択したが、例えば測定駆動電流値Idmと予め設定された上限電流値及
び下限電流値とを比較するようにしてもよい。とくに、第1実施形態において、測定駆動
電流値Idmが下限電流値よりも低い画素回路を動作不能と判断するようにしてもよい。
これにより、製品として出荷できるか否かの判断材料にすることができる。
In each of the above embodiments, the pixel circuit that needs to be corrected is selected by comparing the measurement drive current value Idm and the set current value Is. For example, the measurement drive current value Idm and the preset upper limit current value and lower limit current are selected. You may make it compare with a value. In particular, in the first embodiment, a pixel circuit having a measured drive current value Idm lower than the lower limit current value may be determined to be inoperable.
Thereby, it can be used as a judgment material of whether it can ship as a product.

・上記各実施形態では、補正モードにおけるテスト動作を、テスト用データに基づいて
行うようにしたが、例えば実際の表示データに基づいてテスト動作を行うようにしてもよ
い。
In each of the above embodiments, the test operation in the correction mode is performed based on the test data. However, for example, the test operation may be performed based on actual display data.

・上記各実施形態における各トランジスタT1〜T4,Tsの導電型に特に制限はない
。すなわち、各トランジスタT1〜T3,Tsは、Pチャネル型のトランジスタであって
もよい。なお、この場合、その導電型に応じて各信号SL1,SL2,G1の信号レベル
を変更するとともに、
・上記各実施形態における駆動用トランジスタT1を、エンハンスメント型のMOSト
ランジスタにしてもよい。
-There is no restriction | limiting in particular in the conductivity type of each transistor T1-T4 in each said embodiment. That is, each of the transistors T1 to T3 and Ts may be a P-channel type transistor. In this case, the signal level of each signal SL1, SL2, G1 is changed according to the conductivity type,
In the above embodiments, the driving transistor T1 may be an enhancement type MOS transistor.

・上記各実施形態における駆動用トランジスタT1は、コントロールゲートCGと浮遊
ゲートFGを備えたトランジスタであればよく、例えばスタックトゲート型のトランジス
タでもよく、スプリットゲート型のトランジスタでもよい。また、駆動用トランジスタT
1は、EEPROMに制限されるものではなく、フラッシュメモリやEPROMであって
もよい。なお、EPROMの場合は、第2実施形態のような消去動作を行うことはできな
い。EPROMにおいて、消去動作を行うためには、紫外線照射装置によって紫外線を各
駆動用トランジスタT1に照射する必要がある。
The driving transistor T1 in each of the above embodiments may be a transistor having a control gate CG and a floating gate FG, and may be, for example, a stacked gate type transistor or a split gate type transistor. Further, the driving transistor T
1 is not limited to EEPROM, but may be flash memory or EPROM. In the case of an EPROM, the erase operation as in the second embodiment cannot be performed. In the EPROM, in order to perform the erasing operation, it is necessary to irradiate each driving transistor T1 with ultraviolet rays by an ultraviolet irradiation device.

・上記各実施形態では、画素回路の電流駆動素子として有機EL素子21について具体
化したが、無機EL素子に具体化してもよい。すなわち、無機EL素子からなる無機EL
ディスプレイに応用してもよい。あるいは、液晶ディスプレイに応用してもよい。この場
合、輝点欠陥の画素に対して、上述した輝点欠陥を暗転化させる方法を適用することによ
り、上記第1実施形態と同様に輝点欠陥を目立たなくすることができる。これにより、第
1実施形態と同様に歩留まりを向上させることができる。
In each of the above embodiments, the organic EL element 21 is embodied as the current drive element of the pixel circuit, but may be embodied in an inorganic EL element. That is, inorganic EL composed of inorganic EL elements
You may apply to a display. Or you may apply to a liquid crystal display. In this case, the bright spot defect can be made inconspicuous as in the first embodiment by applying the method for darkening the bright spot defect described above to the bright spot defect pixel. Thereby, the yield can be improved similarly to the first embodiment.

第1実施形態の有機ELディスプレイの回路構成を示すブロック図。The block diagram which shows the circuit structure of the organic electroluminescent display of 1st Embodiment. 同じく、有機ELディスプレイと検査装置を示すブロック図。Similarly, a block diagram showing an organic EL display and an inspection apparatus. 同じく、画素回路の内部構成を示す回路図。Similarly, a circuit diagram showing an internal configuration of a pixel circuit. 通常モードにおける各信号のタイミングチャート。The timing chart of each signal in normal mode. テスト動作における各信号のタイミングチャート。The timing chart of each signal in test operation. 閾値補正動作における画素回路を示す回路図。The circuit diagram which shows the pixel circuit in threshold value correction | amendment operation | movement. (a)〜(c)はそれぞれ閾値補正動作における駆動用トランジスタの動作特性を示す特性図。(A)-(c) is a characteristic view which shows the operating characteristic of the transistor for a drive in threshold value correction | amendment operation | movement, respectively. 第2実施形態の検査部を示すブロック図。The block diagram which shows the test | inspection part of 2nd Embodiment. 消去動作における画素回路を示す回路図。FIG. 6 is a circuit diagram illustrating a pixel circuit in an erasing operation. 第3実施形態のモバイル型パーソナルコンピュータを示す斜視図。The perspective view which shows the mobile personal computer of 3rd Embodiment. 第3実施形態の携帯電話を示す斜視図。The perspective view which shows the mobile telephone of 3rd Embodiment. 変形例の画素回路を示す回路図。The circuit diagram which shows the pixel circuit of a modification. 従来の画素回路を示す回路図。FIG. 6 is a circuit diagram showing a conventional pixel circuit.

符号の説明Explanation of symbols

C…容量素子としての保持キャパシタ、T1…駆動用トランジスタ、T2…第1のトラ
ンジスタとしてのプログラムトランジスタ、T3…第2のトランジスタとしてのスイッチ
ング用トランジスタ、T4…第3のトランジスタとしてのトランジスタ、M1…電流検出
部を構成する接続線、X1〜Xm…データ線、Y1〜Yn…走査線、CG…コントロール
ゲート、FG…浮遊ゲート、10…電気光学表示装置としての有機ELディスプレイ、1
4…電流検出部を構成するセレクト回路、15…比較回路を構成する制御回路、16…記
憶回路としてのメモリ、17…比較回路を構成する検査装置、17a,31a…電流測定
回路、20…駆動回路としての画素回路、21…電流駆動素子としての有機EL素子、3
0…検査部。
C: holding capacitor as capacitive element, T1: driving transistor, T2: program transistor as first transistor, T3: switching transistor as second transistor, T4: transistor as third transistor, M1 ... Connection lines constituting the current detection unit, X1 to Xm ... data lines, Y1 to Yn ... scanning lines, CG ... control gate, FG ... floating gate, 10 ... organic EL display as an electro-optic display device, 1
DESCRIPTION OF SYMBOLS 4 ... Select circuit which comprises a current detection part, 15 ... Control circuit which comprises a comparison circuit, 16 ... Memory as a memory circuit, 17 ... Inspection apparatus which comprises a comparison circuit, 17a, 31a ... Current measurement circuit, 20 ... Drive Pixel circuit as a circuit, 21... Organic EL element as a current driving element, 3
0: Inspection part.

Claims (15)

第1のトランジスタと、
前記第1のトランジスタを介して供給される電気信号を電荷量として保持する容量素子
と、
前記容量素子に保持された電荷量に基づいて導通状態が制御される駆動用トランジスタ
と、
前記駆動用トランジスタの導通状態に応じた電流量が供給される電流駆動素子と、を備
え、
前記駆動用トランジスタは、前記容量素子に保持された電荷量が供給されるコントロー
ルゲートと、絶縁膜に覆われた浮遊ゲートとを備えることを特徴とする電気光学表示装置
の駆動回路。
A first transistor;
A capacitive element that holds an electric signal supplied through the first transistor as a charge amount;
A driving transistor whose conduction state is controlled based on the amount of charge held in the capacitive element;
A current driving element to which a current amount corresponding to the conduction state of the driving transistor is supplied,
The driving transistor of the electro-optical display device, wherein the driving transistor includes a control gate to which a charge amount held in the capacitor element is supplied and a floating gate covered with an insulating film.
前記駆動用トランジスタを、デプレッション型のトランジスタとしたことを特徴とする
請求項1に記載の電気光学表示装置の駆動回路。
2. The drive circuit for an electro-optical display device according to claim 1, wherein the drive transistor is a depletion type transistor.
前記電流駆動素子に供給される電流量を検出する電流検出部を備えたことを特徴とする
請求項1又は2に記載の電気光学表示装置の駆動回路。
3. The drive circuit for an electro-optic display device according to claim 1, further comprising a current detection unit that detects an amount of current supplied to the current drive element.
前記電流駆動素子と前記駆動用トランジスタとの間に、該駆動用トランジスタに直列に
接続された第2のトランジスタを備えたことを特徴とする請求項1〜3のいずれか1つに
記載の電気光学表示装置の駆動回路。
4. The electricity according to claim 1, further comprising a second transistor connected in series with the driving transistor between the current driving element and the driving transistor. Drive circuit for optical display device.
前記駆動用トランジスタとグランドとの間に、該駆動用トランジスタに直列に接続され
た第3のトランジスタを備えたことを特徴とする請求項4に記載の電気光学表示装置の駆
動回路。
5. The drive circuit for an electro-optical display device according to claim 4, further comprising a third transistor connected in series with the drive transistor between the drive transistor and the ground.
前記電流駆動素子は、発光層が有機材料で構成されるEL素子であることを特徴とする
請求項1〜5のいずれか1つに記載の電気光学表示装置の駆動回路。
The drive circuit of the electro-optical display device according to claim 1, wherein the current driving element is an EL element having a light emitting layer made of an organic material.
第1のトランジスタと、前記第1のトランジスタを介して供給される電気信号を電荷量
として保持する容量素子と、前記容量素子に保持された電荷量が供給されるコントロール
ゲート及び絶縁膜に覆われた浮遊ゲートを有して、前記容量素子に保持された電荷量に基
づいて導通状態が制御される駆動用トランジスタと、前記駆動用トランジスタの導通状態
に応じた電流量が供給される電流駆動素子と、前記電流駆動素子と前記駆動用トランジス
タとの間に接続された第2のトランジスタとを、備えた電気光学表示装置の駆動回路の駆
動方法であって、
前記第1のトランジスタ及び前記第2のトランジスタをオンさせた状態で、前記駆動用
トランジスタのコントロールゲートに、表示データを表示する際に供給される電気信号の
電圧値の最大値よりも高電圧の電気信号を供給する第1のステップを備えたことを特徴と
する電気光学表示装置の駆動回路の駆動方法。
Covered by a first transistor, a capacitive element that holds an electric signal supplied through the first transistor as a charge amount, a control gate to which the charge amount held in the capacitive element is supplied, and an insulating film A driving transistor having a floating gate, the conduction state of which is controlled based on the amount of charge held in the capacitive element, and a current driving element to which a current amount corresponding to the conduction state of the driving transistor is supplied And a driving method of a driving circuit of an electro-optic display device comprising: a second transistor connected between the current driving element and the driving transistor,
With the first transistor and the second transistor turned on, the control transistor of the driving transistor has a voltage higher than the maximum voltage value of the electric signal supplied when displaying display data. A driving method of a driving circuit of an electro-optic display device, comprising a first step of supplying an electric signal.
前記第1のトランジスタをオンさせ前記第2のトランジスタをオフさせた状態で、前記
駆動用トランジスタのコントロールゲートに、負の高電圧の電気信号を供給する第2のス
テップを備えたことを特徴とする請求項7に記載の電気光学表示装置の駆動回路の駆動方
法。
And a second step of supplying a negative high voltage electric signal to the control gate of the driving transistor in a state in which the first transistor is turned on and the second transistor is turned off. A driving method of a driving circuit of an electro-optical display device according to claim 7.
走査線とデータ線に接続された駆動回路を備えた電気光学表示装置において、
前記駆動回路は、
第1のトランジスタと、
前記第1のトランジスタを介して供給される電気信号を電荷量として保持する容量素子
と、
前記容量素子に保持された電荷量が供給されるコントロールゲートと、絶縁膜に覆われ
た浮遊ゲートとを備え、前記容量素子に保持された電荷量に基づいて導通状態が制御され
る駆動用トランジスタと、
前記駆動用トランジスタの導通状態に応じた電流量が供給される電流駆動素子と、を備
えたことを特徴とする電気光学表示装置。
In an electro-optic display device having a drive circuit connected to a scan line and a data line,
The drive circuit is
A first transistor;
A capacitive element that holds an electric signal supplied through the first transistor as a charge amount;
A driving transistor having a control gate to which a charge amount held in the capacitor element is supplied and a floating gate covered with an insulating film, the conduction state of which is controlled based on the charge amount held in the capacitor element When,
An electro-optic display device comprising: a current driving element to which a current amount corresponding to a conduction state of the driving transistor is supplied.
前記電流駆動素子に供給される電流量を検査部に供給する電流検出部と、
所定の表示データに基づいて前記駆動回路の容量素子に供給する電気信号を設定する制
御回路と、を備え、
前記検査部は、前記電流検出部からの電流量を測定して電流値を算出する電流測定回路
と、該電流測定回路にて算出した電流値と予め設定された設定値とを比較する比較回路と
、該比較回路における比較結果を記憶する記憶回路と、を備えることを特徴とする請求項
9に記載の電気光学表示装置。
A current detector for supplying an amount of current supplied to the current driving element to the inspection unit;
A control circuit that sets an electric signal to be supplied to the capacitive element of the drive circuit based on predetermined display data,
The inspection unit measures a current amount from the current detection unit and calculates a current value, and a comparison circuit that compares the current value calculated by the current measurement circuit with a preset setting value An electro-optic display device according to claim 9, further comprising: a storage circuit that stores a comparison result in the comparison circuit.
第1のトランジスタと、前記第1のトランジスタを介して供給される電気信号を電荷量
として保持する容量素子と、前記容量素子に保持された電荷量が供給されるコントロール
ゲート及び絶縁膜に覆われた浮遊ゲートとを有して、前記容量素子に保持された電荷量に
基づいて導通状態が制御される駆動用トランジスタと、前記駆動用トランジスタの導通状
態に応じた電流量が供給される電流駆動素子と、前記電流駆動素子と前記駆動用トランジ
スタとの間に接続された第2のトランジスタとを、を備え、走査線とデータ線に接続され
た駆動回路と、
所定の表示データに基づいて前記駆動回路の容量素子に供給する電気信号を設定する制
御回路と、を備えた電気光学表示装置の駆動方法であって、
前記制御回路にて前記表示データを表示する際に供給する電気信号の電圧値の最大値よ
りも高電圧の補正用の電気信号を設定し、前記第1のトランジスタ及び前記第2のトラン
ジスタをオンさせた状態で、前記データ線及び前記第1のトランジスタを介して前記駆動
用トランジスタのコントロールゲートに前記補正用の電気信号を供給する第1のステップ
を備えたことを特徴とする電気光学表示装置の駆動方法。
Covered by a first transistor, a capacitive element that holds an electric signal supplied through the first transistor as a charge amount, a control gate to which the charge amount held in the capacitive element is supplied, and an insulating film A driving transistor having a floating gate, the conduction state of which is controlled based on the amount of charge held in the capacitive element, and a current drive in which a current amount corresponding to the conduction state of the driving transistor is supplied A driving circuit connected to a scanning line and a data line, and a second transistor connected between the current driving element and the driving transistor;
A control circuit for setting an electric signal to be supplied to the capacitive element of the driving circuit based on predetermined display data, and a driving method of an electro-optic display device comprising:
An electric signal for correcting a voltage higher than the maximum voltage value of the electric signal supplied when the display data is displayed by the control circuit is set, and the first transistor and the second transistor are turned on. An electro-optical display device comprising: a first step of supplying the electric signal for correction to the control gate of the driving transistor through the data line and the first transistor in the state of being applied. Driving method.
前記表示データに基づいて前記制御回路にて設定された電気信号が前記駆動用トランジ
スタのコントロールゲートに供給されるときに前記電流駆動素子に供給される電流量を、
電流検出部にて検査部に供給する第2のステップと、
前記電流量を測定して電流値を算出し、前記算出した電流値と予め設定された設定値と
を比較する第3のステップと、
前記制御回路にて前記比較結果に基づいて前記補正用の電気信号を設定し、前記第1の
トランジスタ及び前記第2のトランジスタをオンさせた状態で、前記駆動用トランジスタ
のコントロールゲートに前記電気信号を供給する第4のステップを備えたことを特徴とす
る請求項11に記載の電気光学表示装置の駆動方法。
The amount of current supplied to the current driving element when an electrical signal set by the control circuit based on the display data is supplied to the control gate of the driving transistor,
A second step of supplying the inspection unit with the current detection unit;
A third step of measuring the amount of current to calculate a current value, and comparing the calculated current value with a preset set value;
In the control circuit, the electric signal for correction is set based on the comparison result, and the electric signal is applied to the control gate of the driving transistor with the first transistor and the second transistor turned on. The method of driving an electro-optic display device according to claim 11, further comprising a fourth step of supplying.
前記制御回路にて負の高電圧の補正用の電気信号を設定し、前記第1のトランジスタを
オンさせた状態で、前記第2のトランジスタをオフさせて、前記データ線及び前記第1の
トランジスタを介して前記駆動用トランジスタのコントロールゲートに前記補正用の電気
信号を供給する第5のステップを備えたことを特徴とする請求項11又は12に記載の電
気光学表示装置の駆動方法。
In the control circuit, a negative high voltage correction electric signal is set, and the second transistor is turned off while the first transistor is turned on, and the data line and the first transistor are turned on. 13. The method of driving an electro-optical display device according to claim 11, further comprising a fifth step of supplying the electric signal for correction to the control gate of the driving transistor through the first and second steps.
前記制御回路にて、前記表示データを表示する際に供給する前記電気信号の電圧値の最
大値よりも前記駆動用トランジスタの閾値電圧を上昇させる高電圧値の前記補正用の電気
信号を設定し、前記第1のトランジスタ及び前記第2のトランジスタをオンさせた状態で
、輝点欠陥である前記駆動回路の駆動用トランジスタのコントロールゲートに前記補正用
の電気信号を供給する第6のステップを備えたことを特徴とする請求項11〜13のいず
れか1つに記載の電気光学表示装置の駆動方法。
The control circuit sets the correction electric signal having a high voltage value that raises the threshold voltage of the driving transistor from the maximum value of the voltage value of the electric signal supplied when the display data is displayed. And a sixth step of supplying the electric signal for correction to the control gate of the driving transistor of the driving circuit which is a bright spot defect in a state where the first transistor and the second transistor are turned on. The method for driving an electro-optic display device according to claim 11, wherein the electro-optic display device is driven.
第1のトランジスタと、前記第1のトランジスタを介して供給される電気信号を電荷
量として保持する容量素子と、前記容量素子に保持された電荷量が供給されるコントロー
ルゲート及び絶縁膜に覆われた浮遊ゲートとを有して、前記容量素子に保持された電荷量
に基づいて導通状態が制御される駆動用トランジスタと、前記駆動用トランジスタの導通
状態に応じた電流量が供給される電流駆動素子と、前記電流駆動素子と前記駆動用トラン
ジスタとの間に接続された第2のトランジスタとを、を備え、走査線とデータ線に接続さ
れた駆動回路と、
所定の表示データに基づいて前記駆動回路の容量素子に供給する電気信号を設定する制
御回路と、
を備えた電気光学表示装置が実装されてなる電子機器。
Covered by a first transistor, a capacitive element that holds an electric signal supplied through the first transistor as a charge amount, a control gate to which the charge amount held in the capacitive element is supplied, and an insulating film A driving transistor having a floating gate, the conduction state of which is controlled based on the amount of charge held in the capacitive element, and a current drive in which a current amount corresponding to the conduction state of the driving transistor is supplied A driving circuit connected to a scanning line and a data line, and a second transistor connected between the current driving element and the driving transistor;
A control circuit for setting an electric signal to be supplied to the capacitive element of the drive circuit based on predetermined display data;
An electronic device on which an electro-optic display device including the above is mounted.
JP2006339498A 2006-12-18 2006-12-18 Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus Active JP4984873B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006339498A JP4984873B2 (en) 2006-12-18 2006-12-18 Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006339498A JP4984873B2 (en) 2006-12-18 2006-12-18 Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2008151991A true JP2008151991A (en) 2008-07-03
JP4984873B2 JP4984873B2 (en) 2012-07-25

Family

ID=39654229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006339498A Active JP4984873B2 (en) 2006-12-18 2006-12-18 Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4984873B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010217901A (en) * 2007-06-22 2010-09-30 Samsung Mobile Display Co Ltd Method of manufacturing organic electroluminescent display
CN113678189A (en) * 2019-04-26 2021-11-19 Jsr株式会社 Method for compensating brightness of display and display
JP2023099300A (en) * 2021-12-30 2023-07-12 エルジー ディスプレイ カンパニー リミテッド Gate device unit and display
WO2024013780A1 (en) * 2022-07-11 2024-01-18 シャープ株式会社 Control device and display device
US11996042B2 (en) 2019-04-26 2024-05-28 Mattrix Technologies, Inc. Method of compensating brightness of display and display

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01219785A (en) * 1988-02-26 1989-09-01 Mitsubishi Electric Corp Defect inspecting and repairing device for liquid crystal display
JPH01231097A (en) * 1988-03-10 1989-09-14 Mitsubishi Electric Corp Method for restoring fault of liquid crystal display
JPH04299864A (en) * 1991-03-28 1992-10-23 Seiko Epson Corp Active matrix type liquid crystal display
JPH09101761A (en) * 1995-10-03 1997-04-15 Casio Comput Co Ltd El display device
JP2000284751A (en) * 1999-03-31 2000-10-13 Seiko Epson Corp Electroluminescence display device
JP2000347624A (en) * 1999-03-31 2000-12-15 Seiko Epson Corp Electroluminescence display device
JP2008058446A (en) * 2006-08-30 2008-03-13 Sharp Corp Active matrix display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01219785A (en) * 1988-02-26 1989-09-01 Mitsubishi Electric Corp Defect inspecting and repairing device for liquid crystal display
JPH01231097A (en) * 1988-03-10 1989-09-14 Mitsubishi Electric Corp Method for restoring fault of liquid crystal display
JPH04299864A (en) * 1991-03-28 1992-10-23 Seiko Epson Corp Active matrix type liquid crystal display
JPH09101761A (en) * 1995-10-03 1997-04-15 Casio Comput Co Ltd El display device
JP2000284751A (en) * 1999-03-31 2000-10-13 Seiko Epson Corp Electroluminescence display device
JP2000347624A (en) * 1999-03-31 2000-12-15 Seiko Epson Corp Electroluminescence display device
JP2008058446A (en) * 2006-08-30 2008-03-13 Sharp Corp Active matrix display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010217901A (en) * 2007-06-22 2010-09-30 Samsung Mobile Display Co Ltd Method of manufacturing organic electroluminescent display
US8450121B2 (en) 2007-06-22 2013-05-28 Samsung Display Co., Ltd. Method of manufacturing an organic light emitting display
CN113678189A (en) * 2019-04-26 2021-11-19 Jsr株式会社 Method for compensating brightness of display and display
US11996042B2 (en) 2019-04-26 2024-05-28 Mattrix Technologies, Inc. Method of compensating brightness of display and display
JP2023099300A (en) * 2021-12-30 2023-07-12 エルジー ディスプレイ カンパニー リミテッド Gate device unit and display
US11862057B2 (en) 2021-12-30 2024-01-02 Lg Display Co., Ltd. Gate driver and display device using the same
WO2024013780A1 (en) * 2022-07-11 2024-01-18 シャープ株式会社 Control device and display device

Also Published As

Publication number Publication date
JP4984873B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
US11475839B2 (en) Pixel circuits for AMOLED displays
JP4266682B2 (en) Electronic device, driving method of electronic device, electro-optical device, and electronic apparatus
US11030955B2 (en) Pixel circuits for AMOLED displays
JP6437644B2 (en) Pixel circuit, driving method therefor, and organic light emitting display
KR100690525B1 (en) Display apparatus and method of driving the same
JP2004004675A (en) Electronic device, driving method for the same, electro-optical device, and electronic apparatus
TWI404016B (en) Display drive apparatus,display apparatus and drive method
WO2016095477A1 (en) Pixel drive circuit, pixel drive method and display device
KR102343894B1 (en) Display device
EP2033177B1 (en) Active matrix display compensation
CN102349098B (en) Display device and control method thereof
US20230018709A1 (en) Pixel circuits for amoled displays
US8154566B2 (en) Active-matrix display apparatus driving method of the same and electronic instruments
KR20090055473A (en) Display apparatus and fabrication method and fabrication apparatus for the same
US8179343B2 (en) Display apparatus and driving method of display apparatus
JP4984873B2 (en) Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus
KR20100109434A (en) Pixel driving device, light emitting device and light emitting device driving control method
KR20210084833A (en) Display Device Including Oxide Thin Film Transistor And Method Of Driving The Same
JP2009282287A (en) Display device and driving method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4984873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250