JP2008151991A - Driving circuit of electrooptical display device, electrooptical display device, driving method thereof, and electronic equipment - Google Patents
Driving circuit of electrooptical display device, electrooptical display device, driving method thereof, and electronic equipment Download PDFInfo
- Publication number
- JP2008151991A JP2008151991A JP2006339498A JP2006339498A JP2008151991A JP 2008151991 A JP2008151991 A JP 2008151991A JP 2006339498 A JP2006339498 A JP 2006339498A JP 2006339498 A JP2006339498 A JP 2006339498A JP 2008151991 A JP2008151991 A JP 2008151991A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- driving
- current
- circuit
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 238000012937 correction Methods 0.000 claims description 100
- 238000007689 inspection Methods 0.000 claims description 42
- 230000007547 defect Effects 0.000 claims description 22
- 238000005259 measurement Methods 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 16
- 239000011368 organic material Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 230000003287 optical effect Effects 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 43
- 239000011159 matrix material Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、電気光学表示装置の駆動回路、電気光学表示装置、それらの駆動方法及び電
子機器に関する。
The present invention relates to a drive circuit for an electro-optical display device, an electro-optical display device, a driving method thereof, and an electronic apparatus.
近年、電気光学装置としての表示装置は、有機ＥＬ素子を用いた電気光学装置が注目さ
れている。この種の有機ＥＬ素子を用いた電気光学装置には、駆動方式の一つとしてアク
ティブマトリクス駆動方式がある。
In recent years, electro-optical devices using organic EL elements have attracted attention as display devices as electro-optical devices. An electro-optical device using this type of organic EL element includes an active matrix driving method as one of driving methods.
アクティブマトリクス駆動方式の電気光学装置においては、有機ＥＬ素子の輝度を制御
するために、各有機ＥＬ素子に対してそれぞれ画素回路が設けられている。各画素回路に
おける有機ＥＬ素子の輝度階調の制御は、輝度階調に応じた所定のプログラム値（電圧値
又は電流値）を画素回路の保持キャパシタに供給することによって行われる。すなわち、
保持キャパシタには、設定した発光輝度階調に応じた電荷が充電される。
In an active matrix driving type electro-optical device, a pixel circuit is provided for each organic EL element in order to control the luminance of the organic EL element. The luminance gradation of the organic EL element in each pixel circuit is controlled by supplying a predetermined program value (voltage value or current value) corresponding to the luminance gradation to the holding capacitor of the pixel circuit. That is,
The storage capacitor is charged with a charge corresponding to the set emission luminance gradation.
そして、保持キャパシタに供給されたプログラム値は駆動用トランジスタのゲートに供
給され、同トランジスタはプログラム値に応じたアナログ動作しそのアナログ値に応じた
電流を有機ＥＬ素子に供給する。その充電量に応じた電流が供給された有機ＥＬ素子は設
定した輝度で発光することになる。従って、各画素回路に設けたアナログ動作する駆動用
トランジスタは、プログラム値に対する有機ＥＬ素子に供給する電流値の特性が全て同じ
であることが精度の高い輝度階調を制御する上で必要となる。
The program value supplied to the holding capacitor is supplied to the gate of the driving transistor, and the transistor performs an analog operation according to the program value and supplies a current according to the analog value to the organic EL element. The organic EL element to which a current corresponding to the amount of charge is supplied emits light with a set luminance. Therefore, in order to control the luminance gradation with high accuracy, the driving transistor provided in each pixel circuit that operates in an analog manner must have the same characteristics of the current value supplied to the organic EL element with respect to the program value. .
ところが、各画素回路及び各有機ＥＬ素子はディスプレイ基板上に形成され、各駆動用
トランジスタもディスプレイ基板上に形成されるため、製造プロセスにおいて、製造ばら
つきによってディスプレイ基板上に形成される各画素回路の駆動用トランジスタを同一の
精度で製造することができない。すなわち、各駆動用トランジスタについて、同一のプロ
グラム値に対して同一の出力電流をそれぞれ出力させることは製造プロセス上、限界があ
る。このように、各駆動用トランジスタについて、保持キャパシタのプログラム値に対し
て同一の出力電流を出力させることができないところから、有機ＥＬ素子に対して所定の
輝度を設定しても、設定したとおりの輝度を一様に得ることが困難であった。
However, each pixel circuit and each organic EL element are formed on the display substrate, and each driving transistor is also formed on the display substrate. Therefore, in the manufacturing process, each pixel circuit formed on the display substrate due to manufacturing variations. The driving transistor cannot be manufactured with the same accuracy. That is, for each driving transistor, there is a limit in the manufacturing process to output the same output current to the same program value. Thus, for each driving transistor, since the same output current cannot be output with respect to the programmed value of the holding capacitor, even if a predetermined luminance is set for the organic EL element, it is as set. It was difficult to obtain uniform brightness.
そこで、各画素回路の駆動用トランジスタの閾値のばらつきを補正し、所定の輝度を設
定したときの各画素間の輝度差を小さくした表示装置が提案されている（例えば、特許文
献１）。
In view of this, a display device has been proposed in which variations in threshold values of driving transistors in each pixel circuit are corrected to reduce a luminance difference between pixels when a predetermined luminance is set (for example, Patent Document 1).
図１３は、特許文献１に開示された画素回路７０の回路図である。図１３において、ま
ず、プログラム用トランジスタＴ１２にＬレベルの信号を印加することにより該トランジ
スタＴ１２をオンし、補正用トランジスタＴ１４にＬレベルの信号を印加することにより
該トランジスタＴ１４をオンする。このトランジスタＴ１４がオンされることにより、駆
動用トランジスタＴ１１のゲートとドレインが接続される。続いて、スイッチング用トラ
ンジスタＴ１３にＨレベルの信号を印加することにより該トランジスタＴ１３をオフし、
トランジスタＴ１１、トランジスタＴ１４及び保持キャパシタＣ１１からなる放電閉回路
を形成し、駆動用トランジスタＴ１１のゲート電圧を該トランジスタＴ１１の閾値電圧に
自動的に設定する。
FIG. 13 is a circuit diagram of the
A closed discharge circuit including a transistor T11, a transistor T14, and a holding capacitor C11 is formed, and the gate voltage of the driving transistor T11 is automatically set to the threshold voltage of the transistor T11.
次に、トランジスタＴ１２及びコンデンサＣ１２を通して駆動用トランジスタＴ１１の
ゲートに、データ線Ｄからデータ電圧を印加し、その後にトランジスタＴ１３をオンする
。すると、駆動用トランジスタＴ１１の閾値に依存しない電流が該駆動用トランジスタＴ
１１から有機ＥＬ素子２１に供給される。このような動作により、各画素回路７０の駆動
用トランジスタＴ１１の閾値のばらつきを補正することができる。
11 to the
ところが、特許文献１の画素回路７０では、駆動用トランジスタＴ１１の閾値のばらつ
きを補正するための回路として、トランジスタＴ１３，Ｔ１４及びコンデンサＣ１２を追
加し、さらにトランジスタＴ１３，Ｔ１４をオン・オフ制御するための信号線をそれぞれ
追加する必要がある。そのため、特許文献１の画素回路７０では、駆動用トランジスタＴ
１１の閾値のばらつきを補正できるものの、従来の画素回路に比べると大幅に回路規模が
増大するという問題がある。
However, in the
Although 11 threshold variations can be corrected, there is a problem that the circuit scale is greatly increased as compared with the conventional pixel circuit.
また、特許文献１の表示装置は、表示データの書き換えの度に、各画素回路７０におい
て上記閾値補正動作を行う必要がある。すなわち、各画素回路７０では、閾値補正動作と
階調信号（電気信号）の書き込みとを毎回行う必要がある。そのため、この閾値補正動作
によって階調信号の書き込み速度が遅くなるという問題が生じる。とくに、表示装置にお
ける画面サイズが大きくなると、閾値補正動作による書き込み速度の遅延が顕著となり、
走査線数等により決まる書き換え時間内に、全画素回路における階調信号の書き込みを終
了できなくなるという重大な問題が発生するおそれもある。
Further, the display device of
There is also a possibility that a serious problem that writing of gradation signals in all pixel circuits cannot be completed within a rewriting time determined by the number of scanning lines or the like.
本発明は、前述した上記問題点を解消するためになされたものであって、その目的は、
回路規模の増大を抑制しつつも、駆動用トランジスタの閾値のばらつきを好適に抑制する
ことのできる有機ＥＬ表示装置の駆動回路、有機ＥＬ表示装置の駆動方法及び有機ＥＬ表
示装置を提供することにある。
The present invention has been made to solve the above-mentioned problems, and its purpose is as follows.
To provide a driving circuit for an organic EL display device, a driving method for an organic EL display device, and an organic EL display device capable of suitably suppressing variations in threshold values of driving transistors while suppressing an increase in circuit scale. is there.
本発明の電気光学表示装置の駆動回路は、第１のトランジスタと、前記第１のトランジ
スタを介して供給される電気信号を電荷量として保持する容量素子と、前記容量素子に保
持された電荷量に基づいて導通状態が制御される駆動用トランジスタと、前記駆動用トラ
ンジスタの導通状態に応じた電流量が供給される電流駆動素子と、を備え、前記駆動用ト
ランジスタは、前記容量素子に保持された電荷量が供給されるコントロールゲートと、絶
縁膜に覆われた浮遊ゲートとを備える。
The drive circuit of the electro-optical display device of the present invention includes a first transistor, a capacitor element that holds an electric signal supplied via the first transistor as a charge amount, and a charge amount held in the capacitor element A driving transistor whose conduction state is controlled on the basis of the driving transistor and a current driving element to which a current amount corresponding to the conduction state of the driving transistor is supplied, and the driving transistor is held in the capacitor element And a floating gate covered with an insulating film.
これによれば、電流駆動素子に供給する電流量を導通状態により調整する駆動用トラン
ジスタのコントロールゲートに高電圧を印加することにより、浮遊ゲートに電子が注入さ
れる。これにより、駆動用トランジスタの閾値電圧の絶対値が上昇するため、製造プロセ
ス等による駆動用トランジスタの閾値電圧のばらつきを補正することができる。
According to this, electrons are injected into the floating gate by applying a high voltage to the control gate of the driving transistor that adjusts the amount of current supplied to the current driving element according to the conduction state. As a result, the absolute value of the threshold voltage of the driving transistor increases, so that variations in the threshold voltage of the driving transistor due to a manufacturing process or the like can be corrected.
このように電流駆動素子に供給する電流量を制御する駆動用トランジスタを、浮遊ゲー
トを備えたトランジスタに変更することのみによって、該駆動用トランジスタの閾値電圧
の補正を行うことができるため、画素回路の回路規模の増大を好適に抑制することができ
る。
Thus, the threshold voltage of the driving transistor can be corrected only by changing the driving transistor that controls the amount of current supplied to the current driving element to a transistor having a floating gate. The increase in the circuit scale can be suitably suppressed.
さらに、駆動用トランジスタの浮遊ゲートは絶縁体で覆われており、その浮遊ゲートに
注入された電子はたとえ電気光学装置の電源を切ったとしても保持されるため、補正した
駆動用トランジスタの閾値電圧を長時間保持することができる。従って、駆動用トランジ
スタの閾値電圧を補正する動作を、表示データの書き換えの度に毎回行う必要がなくなる
。そのため、駆動用トランジスタの閾値電圧の補正動作による書き込み時間の遅延時間を
大幅に低減することができる。さらに、閾値電圧の補正動作による消費電力についても低
減することができる。
Further, since the floating gate of the driving transistor is covered with an insulator, electrons injected into the floating gate are retained even if the electro-optical device is turned off. Can be held for a long time. Therefore, it is not necessary to perform the operation of correcting the threshold voltage of the driving transistor every time display data is rewritten. Therefore, the delay time of the writing time due to the threshold voltage correcting operation of the driving transistor can be greatly reduced. Furthermore, power consumption due to the threshold voltage correction operation can also be reduced.
この電気光学表示装置の駆動回路において、前記駆動用トランジスタを、デプレッショ
ン型のトランジスタとしてもよい。
浮遊ゲートへの電子の注入による閾値補正では、駆動用トランジスタの閾値電圧の絶対
値を上昇させる方向にしか補正できないものの、その駆動用トランジスタをデプレッショ
ン型にすることにより、その閾値補正の範囲を広く確保することができる。
In the driving circuit of the electro-optical display device, the driving transistor may be a depletion type transistor.
Although threshold correction by injecting electrons into the floating gate can only be performed in the direction of increasing the absolute value of the threshold voltage of the drive transistor, the threshold correction range can be widened by making the drive transistor depletion type. Can be secured.
この電気光学表示装置の駆動回路において、前記電流駆動素子に供給される電流量を検
出する電流検出部を備えてもよい。
これによれば、電流駆動素子に供給される電流量を電流検出部により検出しながら、す
なわち電流駆動素子に供給される電流量に応じて駆動用トランジスタの閾値電圧の補正動
作を行うことができる。従って、駆動用トランジスタの閾値電圧を、より正確に補正する
ことが可能となる。
The drive circuit of the electro-optical display device may include a current detection unit that detects the amount of current supplied to the current drive element.
Accordingly, the threshold voltage of the driving transistor can be corrected while detecting the amount of current supplied to the current drive element by the current detection unit, that is, according to the amount of current supplied to the current drive element. . Therefore, the threshold voltage of the driving transistor can be corrected more accurately.
この電気光学表示装置の駆動回路において、前記電流駆動素子と前記駆動用トランジス
タとの間に、該駆動用トランジスタに直列に接続された第２のトランジスタを備えてもよ
い。
In the driving circuit of the electro-optical display device, a second transistor connected in series to the driving transistor may be provided between the current driving element and the driving transistor.
これによれば、第２のトランジスタをオフした状態で第１のトランジスタをオンさせて
電気信号に基づいて容量素子に電荷量を設定した後に、第２のトランジスタをオンさせる
ことによって、上記電荷量に応じた電流量を、駆動用トランジスタから第２のトランジス
タを介して電流駆動素子に供給することができる。
According to this, the first transistor is turned on with the second transistor turned off, the charge amount is set in the capacitive element based on the electric signal, and then the second transistor is turned on, whereby the charge amount is set. A current amount corresponding to the current can be supplied from the driving transistor to the current driving element via the second transistor.
この電気光学表示装置の駆動回路において、前記駆動用トランジスタとグランドとの間
に、該駆動用トランジスタに直列に接続された第３のトランジスタを備えてもよい。
これによれば、第２のトランジスタをオフさせ第１のトランジスタ及び第３のトランジ
スタをオンさせた状態で、駆動用トランジスタのコントロールゲートに高電圧を印加して
閾値電圧の補正を行うことによって、第２のトランジスタを介して電流駆動素子に過電流
が流れることを好適に抑制することができる。
In the driving circuit of the electro-optical display device, a third transistor connected in series to the driving transistor may be provided between the driving transistor and the ground.
According to this, by correcting the threshold voltage by applying a high voltage to the control gate of the driving transistor with the second transistor turned off and the first transistor and the third transistor turned on, It is possible to suitably suppress the overcurrent from flowing to the current driving element via the second transistor.
この電気光学表示装置の駆動回路において、前記電流駆動素子は、発光層が有機材料で
構成されるＥＬ素子であってもよい。
これによれば、有機ＥＬ素子に供給される電流量を制御する駆動用トランジスタの閾値
電圧を補正することができる。
In the driving circuit of the electro-optical display device, the current driving element may be an EL element whose light emitting layer is made of an organic material.
According to this, the threshold voltage of the driving transistor that controls the amount of current supplied to the organic EL element can be corrected.
本発明の電気光学表示装置の駆動回路の駆動方法は、第１のトランジスタと、前記第１
のトランジスタを介して供給される電気信号を電荷量として保持する容量素子と、前記容
量素子に保持された電荷量が供給されるコントロールゲート及び絶縁膜に覆われた浮遊ゲ
ートを有して、前記容量素子に保持された電荷量に基づいて導通状態が制御される駆動用
トランジスタと、前記駆動用トランジスタの導通状態に応じた電流量が供給される電流駆
動素子と、前記電流駆動素子と前記駆動用トランジスタとの間に接続された第２のトラン
ジスタとを、備えた電気光学表示装置の駆動回路の駆動方法であって、前記第１のトラン
ジスタ及び前記第２のトランジスタをオンさせた状態で、前記駆動用トランジスタのコン
トロールゲートに、表示データを表示する際に供給される電気信号の電圧値の最大値より
も高電圧の電気信号を供給する第１のステップを備えた。
The driving method of the driving circuit of the electro-optic display device according to the present invention includes a first transistor and the first transistor.
A capacitance element that holds an electric signal supplied through the transistor as a charge amount, a control gate to which the charge amount held in the capacitance element is supplied, and a floating gate covered with an insulating film, A driving transistor whose conduction state is controlled based on the amount of charge held in the capacitor element, a current driving element to which a current amount corresponding to the conduction state of the driving transistor is supplied, the current driving element and the driving A driving method of a driving circuit of an electro-optical display device including a second transistor connected between the first transistor and the second transistor, wherein the first transistor and the second transistor are turned on, An electric signal having a voltage higher than the maximum voltage value of the electric signal supplied when displaying display data is supplied to the control gate of the driving transistor. With a first step.
これによれば、駆動回路の回路規模の増大を抑制しつつも、駆動用トランジスタの閾値
電圧の絶対値を上昇させて、該駆動用トランジスタの閾値電圧のばらつきを補正すること
ができる。さらに、駆動用トランジスタの浮遊ゲートに注入された電子が長時間保持され
、補正した駆動用トランジスタの閾値電圧も長時間保持されるため、駆動用トランジスタ
の閾値電圧を補正する動作を、表示データの書き換えの度に毎回行う必要がなくなる。
According to this, while suppressing an increase in the circuit scale of the drive circuit, the absolute value of the threshold voltage of the drive transistor can be increased to correct the threshold voltage variation of the drive transistor. Furthermore, since electrons injected into the floating gate of the driving transistor are held for a long time, and the corrected threshold voltage of the driving transistor is also held for a long time, the operation of correcting the threshold voltage of the driving transistor is performed on display data. There is no need to perform it every time it is rewritten.
この電気光学表示装置の駆動回路の駆動方法において、前記第１のトランジスタをオン
させ前記第２のトランジスタをオフさせた状態で、前記駆動用トランジスタのコントロー
ルゲートに、負の高電圧の電気信号を供給する第２のステップを備えてもよい。
In the driving method of the driving circuit of the electro-optical display device, a negative high voltage electric signal is applied to the control gate of the driving transistor in a state where the first transistor is turned on and the second transistor is turned off. A second step of supplying may be provided.
これによれば、駆動用トランジスタの浮遊ゲートに一旦注入された電子を放出させるこ
とができる。すなわち、駆動用トランジスタの閾値電圧を下降させることができる。
本発明の電気光学表示装置は、走査線とデータ線に接続された駆動回路を備えた電気光
学表示装置において、前記駆動回路は、第１のトランジスタと、前記第１のトランジスタ
を介して供給される電気信号を電荷量として保持する容量素子と、前記容量素子に保持さ
れた電荷量が供給されるコントロールゲートと、絶縁膜に覆われた浮遊ゲートとを備え、
前記容量素子に保持された電荷量に基づいて導通状態が制御される駆動用トランジスタと
、前記駆動用トランジスタの導通状態に応じた電流量が供給される電流駆動素子と、を備
えた。
According to this, electrons once injected into the floating gate of the driving transistor can be emitted. That is, the threshold voltage of the driving transistor can be lowered.
The electro-optical display device of the present invention is an electro-optical display device including a drive circuit connected to a scanning line and a data line, and the drive circuit is supplied via the first transistor and the first transistor. A capacitive element that holds an electrical signal as a charge amount, a control gate to which the charge amount held in the capacitive element is supplied, and a floating gate covered with an insulating film,
A driving transistor whose conduction state is controlled based on the amount of charge held in the capacitor element; and a current driving element which is supplied with a current amount corresponding to the conduction state of the driving transistor.
これによれば、各駆動回路の回路規模の増大を抑制しつつも、駆動用トランジスタの閾
値電圧を補正することができる。さらに、駆動用トランジスタの閾値電圧の補正動作によ
る書き込み時間の遅延時間を大幅に低減することができる。従って、大画面・高精細な電
気光学表示装置であっても、精度の高い輝度階調制御を実現することができる。
According to this, it is possible to correct the threshold voltage of the driving transistor while suppressing an increase in circuit scale of each driving circuit. Furthermore, the delay time of the writing time due to the threshold voltage correcting operation of the driving transistor can be greatly reduced. Therefore, even with a large screen and high-definition electro-optic display device, it is possible to realize highly accurate luminance gradation control.
この電気光学表示装置において、前記電流駆動素子に供給される電流量を検査部に供給
する電流検出部と、所定の表示データに基づいて前記駆動回路の容量素子に供給する電気
信号を設定する制御回路と、を備え、前記検査部は、前記電流検出部からの電流量を測定
して電流値を算出する電流測定回路と、該電流測定回路にて算出した電流値と予め設定さ
れた設定値とを比較する比較回路と、該比較回路における比較結果を記憶する記憶回路と
、を備えてもよい。
In this electro-optical display device, a current detection unit that supplies an amount of current supplied to the current drive element to an inspection unit, and a control that sets an electrical signal to be supplied to the capacitive element of the drive circuit based on predetermined display data A current measurement circuit that calculates a current value by measuring a current amount from the current detection unit, a current value calculated by the current measurement circuit, and a preset set value And a storage circuit for storing a comparison result in the comparison circuit.
これによれば、電流検出部及び検査部によって、電流駆動素子に供給される電流量に応
じた駆動用トランジスタの閾値電圧の補正動作を行うことができる。従って、駆動用トラ
ンジスタの閾値電圧を、より正確に補正することも可能となる。
According to this, the threshold voltage of the driving transistor can be corrected according to the amount of current supplied to the current driving element by the current detection unit and the inspection unit. Therefore, the threshold voltage of the driving transistor can be corrected more accurately.
本発明の電気光学表示装置の駆動方法は、第１のトランジスタと、前記第１のトランジ
スタを介して供給される電気信号を電荷量として保持する容量素子と、前記容量素子に保
持された電荷量が供給されるコントロールゲート及び絶縁膜に覆われた浮遊ゲートとを有
して、前記容量素子に保持された電荷量に基づいて導通状態が制御される駆動用トランジ
スタと、前記駆動用トランジスタの導通状態に応じた電流量が供給される電流駆動素子と
、前記電流駆動素子と前記駆動用トランジスタとの間に接続された第２のトランジスタと
を、を備え、走査線とデータ線に接続された駆動回路と、所定の表示データに基づいて前
記駆動回路の容量素子に供給する電気信号を設定する制御回路と、を備えた電気光学表示
装置の駆動方法であって、前記制御回路にて前記表示データを表示する際に供給する電気
信号の電圧値の最大値よりも高電圧の補正用の電気信号を設定し、前記第１のトランジス
タ及び前記第２のトランジスタをオンさせた状態で、前記データ線及び前記第１のトラン
ジスタを介して前記駆動用トランジスタのコントロールゲートに前記補正用の電気信号を
供給する第１のステップを備えた。
The driving method of the electro-optical display device of the present invention includes a first transistor, a capacitor element that holds an electric signal supplied via the first transistor as a charge amount, and a charge amount held in the capacitor element. A driving transistor having a control gate supplied with a floating gate covered with an insulating film, the conduction state of which is controlled based on the amount of charge held in the capacitor element, and the conduction of the driving transistor A current driving element to which a current amount corresponding to a state is supplied, and a second transistor connected between the current driving element and the driving transistor, and connected to the scanning line and the data line A drive method for an electro-optic display device, comprising: a drive circuit; and a control circuit that sets an electrical signal to be supplied to a capacitive element of the drive circuit based on predetermined display data, An electric signal for correcting a voltage higher than the maximum voltage value of the electric signal supplied when displaying the display data in the control circuit is set, and the first transistor and the second transistor are turned on. In this state, a first step of supplying the electric signal for correction to the control gate of the driving transistor through the data line and the first transistor is provided.
これによれば、各駆動回路の回路規模の増大を抑制しつつも、駆動回路の駆動用トラン
ジスタの閾値電圧の絶対値を上昇させて、該駆動用トランジスタの閾値電圧のばらつきを
補正することができる。さらに、駆動用トランジスタの浮遊ゲートに注入された電子が長
時間保持され、補正した駆動用トランジスタの閾値電圧も長時間保持されるため、駆動用
トランジスタの閾値電圧を補正する動作を、表示データの書き換えの度に毎回行う必要が
なくなる。
According to this, while suppressing an increase in the circuit scale of each driving circuit, the absolute value of the threshold voltage of the driving transistor of the driving circuit is increased to correct the variation in the threshold voltage of the driving transistor. it can. Furthermore, since electrons injected into the floating gate of the driving transistor are held for a long time, and the corrected threshold voltage of the driving transistor is also held for a long time, the operation of correcting the threshold voltage of the driving transistor is performed on display data. There is no need to perform it every time it is rewritten.
この電気光学表示装置の駆動方法において、前記表示データに基づいて前記制御回路に
て設定された電気信号が前記駆動用トランジスタのコントロールゲートに供給されるとき
に前記電流駆動素子に供給される電流量を、電流検出部にて検査部に供給する第２のステ
ップと、前記電流量を測定して電流値を算出し、前記算出した電流値と予め設定された設
定値とを比較する第３のステップと、前記制御回路にて前記比較結果に基づいて前記補正
用の電気信号を設定し、前記第１のトランジスタ及び前記第２のトランジスタをオンさせ
た状態で、前記駆動用トランジスタのコントロールゲートに前記電気信号を供給する第４
のステップを備えてもよい。
In the driving method of the electro-optical display device, the amount of current supplied to the current driving element when an electric signal set by the control circuit based on the display data is supplied to the control gate of the driving transistor. A second step of supplying the current detection unit to the inspection unit, measuring a current amount to calculate a current value, and comparing the calculated current value with a preset set value And the control circuit sets the electric signal for correction based on the comparison result, and turns on the first transistor and the second transistor and turns on the control gate of the driving transistor. A fourth for supplying the electrical signal;
The steps may be provided.
これによれば、電流駆動素子に供給される電流量に応じて駆動用トランジスタの閾値電
圧の補正動作を行うことができる。従って、駆動用トランジスタの閾値電圧を、より正確
に補正することも可能となる。
According to this, the threshold voltage correction operation of the driving transistor can be performed according to the amount of current supplied to the current driving element. Therefore, the threshold voltage of the driving transistor can be corrected more accurately.
この電気光学表示装置の駆動方法において、前記制御回路にて負の高電圧の補正用の電
気信号を設定し、前記第１のトランジスタをオンさせた状態で、前記第２のトランジスタ
をオフさせて、前記データ線及び前記第１のトランジスタを介して前記駆動用トランジス
タのコントロールゲートに前記補正用の電気信号を供給する第５のステップを備えてもよ
い。
In the driving method of the electro-optical display device, an electric signal for correcting a negative high voltage is set in the control circuit, and the second transistor is turned off while the first transistor is turned on. A fifth step of supplying the electric signal for correction to the control gate of the driving transistor through the data line and the first transistor may be provided.
これによれば、駆動用トランジスタの浮遊ゲートに一旦注入された電子を放出させるこ
とができる。すなわち、駆動用トランジスタの閾値電圧を下降させることができる。
この電気光学表示装置の駆動方法において、前記制御回路にて、前記表示データを表示
する際に供給する前記電気信号の電圧値の最大値よりも前記駆動用トランジスタの閾値電
圧を上昇させる高電圧値の前記補正用の電気信号を設定し、前記第１のトランジスタ及び
前記第２のトランジスタをオンさせた状態で、輝点欠陥である前記駆動回路の駆動用トラ
ンジスタのコントロールゲートに前記補正用の電気信号を供給する第６のステップを備え
てもよい。
According to this, electrons once injected into the floating gate of the driving transistor can be emitted. That is, the threshold voltage of the driving transistor can be lowered.
In the driving method of the electro-optical display device, the control circuit increases the threshold voltage of the driving transistor from the maximum value of the voltage value of the electric signal supplied when the display data is displayed. In the state where the electric signal for correction is set and the first transistor and the second transistor are turned on, the electric current for correction is applied to the control gate of the driving transistor of the driving circuit which is a bright spot defect. A sixth step of supplying a signal may be provided.
これによれば、輝点欠陥であった駆動回路の駆動用トランジスタの閾値電圧が表示デー
タを表示する際の電気信号の電圧値の最大値よりも高くなり、該駆動用トランジスタが表
示データを表示するときにオンされなくなるため、輝点欠陥であった画素を暗点化させて
、輝点欠陥を目立たなくすることができる。その結果、輝点欠陥の画素の存在により不良
品とされていた電気光学装置を良品とすることができるため、歩留まりを向上させること
ができる。
According to this, the threshold voltage of the drive transistor of the drive circuit that was a bright spot defect is higher than the maximum value of the voltage value of the electrical signal when displaying the display data, and the drive transistor displays the display data. In this case, the pixel that has been a bright spot defect is darkened so that the bright spot defect can be made inconspicuous. As a result, the electro-optical device that has been regarded as a defective product due to the presence of pixels having a bright spot defect can be made a non-defective product, so that the yield can be improved.
本発明の電子機器は、第１のトランジスタと、前記第１のトランジスタを介して供給さ
れる電気信号を電荷量として保持する容量素子と、前記容量素子に保持された電荷量が供
給されるコントロールゲート及び絶縁膜に覆われた浮遊ゲートとを有して、前記容量素子
に保持された電荷量に基づいて導通状態が制御される駆動用トランジスタと、前記駆動用
トランジスタの導通状態に応じた電流量が供給される電流駆動素子と、前記電流駆動素子
と前記駆動用トランジスタとの間に接続された第２のトランジスタとを、を備え、走査線
とデータ線に接続された駆動回路と、所定の表示データに基づいて前記駆動回路の容量素
子に供給する電気信号を設定する制御回路と、電気光学表示装置が実装されてなる。
The electronic apparatus according to the present invention includes a first transistor, a capacitor element that holds an electric signal supplied via the first transistor as a charge amount, and a control that is supplied with the charge amount held in the capacitor element. A driving transistor having a gate and a floating gate covered with an insulating film, the conduction state of which is controlled based on the amount of charge held in the capacitor, and a current corresponding to the conduction state of the driving transistor; A drive circuit connected to a scan line and a data line, a current drive element to which a quantity is supplied, and a second transistor connected between the current drive element and the drive transistor; A control circuit for setting an electric signal to be supplied to the capacitive element of the driving circuit based on the display data and an electro-optic display device are mounted.
これによれば、大画面・高精細な電気光学表示装置であっても、その電気光学表示装置
に精度の高い輝度階調制御によって表示データを表示することができる。
According to this, even in a large-screen, high-definition electro-optic display device, display data can be displayed on the electro-optic display device by high-precision luminance gradation control.
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図７に従って説明する。
図１は、有機ＥＬディスプレイの回路構成を示すブロック図、図２は、有機ＥＬディス
プレイと検査装置を示すブロック図、図３は、駆動回路としての画素回路の内部構成を示
す回路図である。
(First embodiment)
A first embodiment of the present invention will be described below with reference to FIGS.
FIG. 1 is a block diagram showing a circuit configuration of an organic EL display, FIG. 2 is a block diagram showing an organic EL display and an inspection device, and FIG. 3 is a circuit diagram showing an internal configuration of a pixel circuit as a drive circuit.
図１に示すように、有機ＥＬディスプレイ１０の表示パネル部１１は、マトリクス状に
配列された複数の画素回路２０を備えている。すなわち、各画素回路２０は、列方向（図
１において縦方向）に沿って延設された複数のデータ線Ｘ１〜Ｘｍ（ｍは整数）と、行方
向（図１において横方向）に沿って延設された複数の走査線Ｙ１〜Ｙｎ（ｎは整数）との
交差部にそれぞれ配設されている。各画素回路２０は、電流駆動素子として発光層が有機
材料にて構成された有機ＥＬ素子２１を備えている。各データ線Ｘ１〜Ｘｍは、データ線
駆動回路１２内の対応するデータ電圧生成回路１２ａにそれぞれ接続され、各走査線Ｙ１
〜Ｙｎは、走査線駆動回路１３に接続されている。
As shown in FIG. 1, the
˜Yn are connected to the scanning
また、各画素回路２０には、列方向に延設された電源線Ｌ１が接続され、その電源線Ｌ
１を介して電源電圧Ｖｃｃが各画素回路２０に供給されている。各電源線Ｌ１は、電流検
出部としての接続線Ｍ１を介してセレクト回路１４内の対応する切替回路１４ａにそれぞ
れ接続されている（図２参照）。
Each
A power supply voltage Vcc is supplied to each
データ線駆動回路１２、走査線駆動回路１３及びセレクト回路１４を統括制御する制御
回路１５は、図示しない外部装置から入力されてメモリ１６に記憶された表示データ（画
像データ）を、各画素回路２０の有機ＥＬ素子２１の発光の輝度階調を表すマトリクスデ
ータに変換する。このマトリクスデータは、各走査線Ｙ１〜Ｙｎに接続された１行分の画
素回路２０群を順次選択するための走査線駆動信号と、選択された画素回路２０群の有機
ＥＬ素子２１の輝度を設定するデータ電圧Ｖｄのレベルを決定するデータ線駆動信号とか
ら構成される。制御回路１５は、走査線駆動信号を走査線駆動回路１３に供給し、データ
線駆動信号をデータ線駆動回路１２に供給する。
A control circuit 15 that performs overall control of the data line driving
また、制御回路１５は、有機ＥＬディスプレイ１０が検査装置１７を使って表示パネル
部１１の各画素回路２０内の駆動用トランジスタに対して閾値補正動作を行うとき、補正
モードに切り替わる。補正モードに切り替わると、制御回路１５は、検査装置１７から入
力されてメモリ１６に記憶されたテスト用表示データを、各画素回路２０の有機ＥＬ素子
２１の発光の輝度階調を表すマトリクスデータ（テスト用マトリクスデータ）に変換する
。このテスト用マトリクスデータは、各走査線Ｙ１〜Ｙｎに接続された１行分の画素回路
２０群を順次選択するためのテスト用走査線駆動信号と、選択された画素回路２０群の有
機ＥＬ素子２１のテスト用輝度を設定するテスト用データ電圧Ｖｄｔのレベルを決定する
テスト用データ線駆動信号とから構成される。制御回路１５は、テスト用走査線駆動信号
を走査線駆動回路１３に供給し、テスト用データ線駆動信号をデータ線駆動回路１２に供
給する。なお、上記テスト用マトリクスデータでは、有機ＥＬ素子２１の輝度が全画素回
路において一様になるように設定されている。
Further, the control circuit 15 switches to the correction mode when the
また、制御回路１５は、補正モードにおいて、所定のタイミングでセレクト回路１４に
切替信号Ｇ１を出力する。制御回路１５は、上記テスト用データ電圧Ｖｄｔとは別に、各
画素回路２０の駆動用トランジスタの閾値電圧を補正するための補正用データ電圧Ｖｄｃ
のレベルを決定する補正用データ線駆動信号をデータ線駆動回路１２に供給する。なお、
この補正用データ電圧Ｖｄｃは、補正モードでない通常モードにおけるデータ電圧Ｖｄの
最大値よりも高い電圧値になるように設定されている。
The control circuit 15 outputs a switching signal G1 to the
A data line driving signal for correction for determining the level of the data line is supplied to the data line driving
The correction data voltage Vdc is set to a voltage value higher than the maximum value of the data voltage Vd in the normal mode that is not the correction mode.
走査線駆動回路１３は、制御回路１５からの走査線駆動信号に基づいて、複数の走査線
のうちの１本の走査線を選択駆動して１行分の画素回路２０群を選択する。各走査線Ｙ１
〜Ｙｎは、図３に示すように、第１副走査線Ｚ１と第２副走査線Ｚ２とから構成されてい
る。走査線駆動回路１３は、第１副走査線Ｚ１に第１選択信号ＳＬ１を供給し、第２副走
査線Ｚ２に第２選択信号ＳＬ２を供給する。
Based on the scanning line drive signal from the control circuit 15, the scanning
... To Yn are composed of a first sub-scanning line Z1 and a second sub-scanning line Z2, as shown in FIG. The scanning
図１に示すように、データ線駆動回路１２は、各データ線Ｘ１〜Ｘｍ毎にデータ電圧生
成回路１２ａが設けられている。各データ電圧生成回路１２ａは、制御回路１５からのデ
ータ線駆動信号に基づいて、対応するデータ線Ｘ１〜Ｘｍを通じて画素回路２０に電気信
号、すなわち本実施形態ではプログラム値としてのデータ電圧Ｖｄを供給する。画素回路
２０は、このデータ電圧Ｖｄに応じて同画素回路２０の内部状態が設定されると、有機Ｅ
Ｌ素子２１に流れる駆動電流Ｉｄの電流値が制御され、有機ＥＬ素子２１の輝度階調が制
御される。
As shown in FIG. 1, the data
The current value of the drive current Id flowing through the
図２に示すように、セレクト回路１４は、各電源線Ｌ１毎に切替回路１４ａが設けられ
ている。各電源線Ｌ１と各切替回路１４ａとは、接続線Ｍ１によりそれぞれ接続されてい
る。各切替回路１４ａは、切替用トランジスタＴｓから構成されている。各切替用トラン
ジスタＴｓは、ドレインが対応する電源線Ｌ１に接続され、ゲートには制御回路１５から
の切替信号Ｇ１が供給される。各切替用トランジスタＴｓは、この切替信号Ｇ１に基づい
てオン・オフ制御される。
As shown in FIG. 2, the
以上、説明した有機ＥＬディスプレイの各要素１１〜１６は、それぞれが独立した電子
部品によって構成されてもよい。例えば、各要素１１〜１６が１チップの半導体集積回路
装置によって構成されてもよい。また、各要素１１〜１６の全部もしくは一部が一体とな
った電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動
回路１２と走査線駆動回路１３とが一体に形成されていてもよい。各構成要素の全部若し
くは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれ
たプログラムによりソフトウェア的に実現されてもよい。
As described above, each of the
検査装置１７は、各画素回路２０内の駆動用トランジスタＴ１に対して閾値補正を行う
ときに、有機ＥＬディスプレイ１０に接続される。図２に示すように、検査装置１７は、
有機ＥＬディスプレイ１０に接続されると、各電源線Ｌ１（接続線Ｍ１）毎に設けられた
電流測定回路１７ａが対応する上記切替用トランジスタＴｓのソースに接続される。上記
切替信号Ｇ１により切替用トランジスタＴｓがオンされると、接続線Ｍ１及び切替用トラ
ンジスタＴｓを介して電源線Ｌ１から有機ＥＬ素子２１に流れる駆動電流Ｉｄが検査装置
１７に供給される。検査装置１７は、供給された駆動電流Ｉｄの電流値を測定して、測定
駆動電流値Ｉｄｍを算出する。さらに、検査装置１７は、算出した測定駆動電流値Ｉｄｍ
と予め設定された設定電流値Ｉｓとを比較し、その比較結果をメモリ１６に格納する。
The
When connected to the
And the preset set current value Is, and the comparison result is stored in the memory 16.
次に、画素回路２０の回路構成について図３に従って説明する。説明の便宜上、ｍ番目
のデータ線Ｘｍとｎ番目の走査線Ｙｎとの交点に配置され、両データ線Ｘｍと走査線Ｙｎ
との間に接続された画素回路２０について説明する。
Next, the circuit configuration of the
The
図３に示すように、画素回路２０は、電圧駆動型の画素回路であって、有機ＥＬ素子２
１とプログラミング回路２２とを備えている。プログラミング回路２２は、有機ＥＬ素子
２１を駆動制御する駆動用トランジスタＴ１と、プログラム用トランジスタＴ２と、スイ
ッチング用トランジスタＴ３と、保持キャパシタＣ１とから構成される。
As shown in FIG. 3, the
1 and a
駆動用トランジスタＴ１は、Ｎチャネル・デプレッション型の薄膜トランジスタ（ＴＦ
Ｔ）であり、データ電圧Ｖｄが印加されるコントロールゲートＣＧと絶縁膜に覆われた浮
遊ゲートＦＧとを備えたＭＯＳトランジスタである。本実施形態では、駆動用トランジス
タＴ１は、ＥＥＰＲＯＭである。プログラム用トランジスタＴ２及びスイッチング用トラ
ンジスタＴ３は、Ｎチャネル型の薄膜トランジスタ（ＴＦＴ）である。
The driving transistor T1 is an N-channel depletion type thin film transistor (TF).
T), and a MOS transistor including a control gate CG to which a data voltage Vd is applied and a floating gate FG covered with an insulating film. In the present embodiment, the driving transistor T1 is an EEPROM. The programming transistor T2 and the switching transistor T3 are N-channel thin film transistors (TFTs).
駆動用トランジスタＴ１は、ソースがスイッチング用トランジスタＴ３を介して有機Ｅ
Ｌ素子２１のカソードに接続され、ドレインが電源線Ｌ１に接続されている。有機ＥＬ素
子２１のアノードは、グランドに接続されている。また、駆動用トランジスタＴ１のドレ
インは、接続線Ｍ１を介して切替用トランジスタＴｓのドレインに接続されている。駆動
用トランジスタＴ１のコントロールゲートＣＧは、プログラム用トランジスタＴ２を介し
てデータ線Ｘｍに接続されている。駆動用トランジスタＴ１のコントロールゲートＣＧと
電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。
The source of the driving transistor T1 is organic E via the switching transistor T3.
The drain of the
また、プログラム用トランジスタＴ２のゲートは、走査線Ｙｎを構成する第１副走査線
Ｚ１に接続されている。スイッチング用トランジスタＴ３のゲートは、走査線Ｙｎを構成
する第２副走査線Ｚ２に接続されている。第１副走査線Ｚ１及び第２副走査線Ｚ２は、前
述のように、走査線駆動回路１３から第１選択信号ＳＬ１及び第２選択信号ＳＬ２がそれ
ぞれ供給される。なお、データ線Ｘｍは、データ線駆動回路１２のデータ電圧生成回路１
２ａに接続されている。また、制御回路１５から切替信号Ｇ１が供給される切替用トラン
ジスタＴｓのソースは、検査装置１７が有機ＥＬディスプレイ１０に接続されたときに、
該検査装置１７内の電流測定回路１７ａに接続される。
The gate of the programming transistor T2 is connected to the first sub-scanning line Z1 that constitutes the scanning line Yn. The gate of the switching transistor T3 is connected to the second sub-scanning line Z2 constituting the scanning line Yn. As described above, the first sub-scanning line Z1 and the second sub-scanning line Z2 are supplied with the first selection signal SL1 and the second selection signal SL2 from the scanning
2a. The source of the switching transistor Ts to which the switching signal G1 is supplied from the control circuit 15 is when the
The
次に、このように構成された有機ＥＬディスプレイ１０の作用を画素回路２０の動作に
従って説明する。
（通常モード）
まず、通常モードにおける動作について、図４に示す各信号ＳＬ１，ＳＬ２，Ｇ１のタ
イミングチャートに従って説明する。
Next, the operation of the
(Normal mode)
First, the operation in the normal mode will be described according to the timing chart of each signal SL1, SL2, G1 shown in FIG.
制御回路１５は、外部装置から入力されてメモリ１６に記憶された表示データを、各画
素回路２０の有機ＥＬ素子２１の発光の輝度階調を表すマトリクスデータに変換する。そ
して、制御回路１５は、マトリクスデータを構成する走査線駆動信号及びデータ線駆動信
号を走査線駆動回路１３及びデータ線駆動回路１２に出力する。
The control circuit 15 converts display data input from an external device and stored in the memory 16 into matrix data representing the luminance gradation of light emission of the
今、ｎ行目の走査線Ｙｎが選択されて、走査線Ｙｎに接続された画素回路２０群が発光
動作に移るとき、走査線駆動回路１３から走査線Ｙｎの第１副走査線Ｚ１にＨレベルの第
１選択信号ＳＬ１が出力され、プログラム用トランジスタＴ２がオンされる。このプログ
ラム用トランジスタＴ２のオンに基づいて、各データ電圧生成回路１２ａから対応する画
素回路２０の保持キャパシタＣ１に対して、制御回路１５からのデータ線駆動信号に基づ
くデータ電圧Ｖｄがそれぞれ供給される。次に、所定時間ｔ１が経過すると、第１選択信
号ＳＬ１がＬレベルに立ち下がり、データ書き込み期間が終了する。このとき、その画素
回路２０において、保持キャパシタＣ１にデータ電圧Ｖｄが供給されて、駆動用トランジ
スタＴ１が導通状態となるが、スイッチング用トランジスタＴ３がＬレベルの第２選択信
号ＳＬ２によりオフ状態となっているため、有機ＥＬ素子２１には駆動電流Ｉｄは流れな
い。
Now, when the n-th scanning line Yn is selected and the group of
やがて、走査線駆動回路１３から走査線Ｙｎの第２副走査線Ｚ２にＨレベルの第２選択
信号ＳＬ２が出力され、走査線Ｙｎ上にある画素回路２０群のスイッチング用トランジス
タＴ３がオンされる。そして、このスイッチング用トランジスタＴ３のオンに基づいて、
対応する画素回路２０において、有機ＥＬ素子２１にデータ電圧Ｖｄに応じた電流値の駆
動電流Ｉｄが供給され、その有機ＥＬ素子２１がデータ電圧Ｖｄに応じた輝度でそれぞれ
発光する。
Eventually, the H-level second selection signal SL2 is output from the scanning
In the
第２選択信号ＳＬ２が出力してから時間ｔ２が経過すると、その第２選択信号ＳＬ２が
Ｌレベルに立ち下がり、走査線Ｙｎ上に画素回路２０群のスイッチング用トランジスタＴ
３がオフされる。このスイッチング用トランジスタＴ３のオフに基づいて、有機ＥＬ素子
２１に供給される駆動電流Ｉｄが遮断され、走査線Ｙｎ上にある画素回路２０群の有機Ｅ
Ｌ素子２１は発光を停止する。すなわち、走査線Ｙｎ上にある画素回路２０群は、その発
光期間が終了し、次の発光のためのデータ書き込み期間の開始を待つ。
When the time t2 elapses after the second selection signal SL2 is output, the second selection signal SL2 falls to the L level, and the switching transistor T of the
3 is turned off. Based on the switching transistor T3 being turned off, the drive current Id supplied to the
The
この動作を繰り返すことによって、各走査線Ｙ１〜Ｙｎ上にある各画素回路２０の有機
ＥＬ素子２１はデータ電圧Ｖｄに応じた輝度でそれぞれ発光制御され、有機ＥＬディスプ
レイ１０は外部のコンピュータ等からの表示データに基づく画像を表示する。
By repeating this operation, the
なお、この通常モードでは、制御回路１５は、常時Ｌレベルの切替信号Ｇ１をセレクト
回路１４に出力する。そのため、通常モードでは、このＬレベルの切替信号Ｇ１に基づい
て、切替用トランジスタＴｓが常時オフされている。
In this normal mode, the control circuit 15 always outputs the L level switching signal G1 to the
（補正モード）
次に、駆動方法の一態様である補正モードについて図５〜図７に従って説明する。
有機ＥＬディスプレイ１０に検査装置１７が接続されると、該有機ＥＬディスプレイ１
０内の制御回路１５が補正モードに切り替わる。補正モードにおいては、まず制御回路１
５によりテスト動作が行われる。以下に、テスト動作について説明する。
(Correction mode)
Next, the correction mode which is one mode of the driving method will be described with reference to FIGS.
When the
The control circuit 15 within 0 switches to the correction mode. In the correction mode, first, the
5 performs a test operation. The test operation will be described below.
検査装置１７から有機ＥＬディスプレイ１０にテスト用表示データが出力されると、該
テスト用表示データが一旦メモリ１６に記憶される。制御回路１５は、メモリ１６に記憶
されたテスト用表示データを、各画素回路２０の有機ＥＬ素子２１の発光の輝度階調を表
すマトリクスデータ（テスト用マトリクスデータ）に変換する。そして、制御回路１５は
、テスト用マトリクスデータを構成するテスト用走査線駆動信号及びテスト用データ線駆
動信号を走査線駆動回路１３及びデータ線駆動回路１２に出力する。
When test display data is output from the
図５は、テスト動作における各信号ＳＬ１，ＳＬ２，Ｇ１のタイミングチャートである
。
今、例えば走査線駆動回路１３から走査線Ｙｎの第１副走査線Ｚ１にＨレベルの第１選
択信号ＳＬ１が出力され、走査線Ｙｎ上にある画素回路２０群のプログラム用トランジス
タＴ２がオンされる。このプログラム用トランジスタＴ２のオンに基づいて、各データ電
圧生成回路１２ａから保持キャパシタＣ１にテスト用データ電圧Ｖｄｔがそれぞれ供給さ
れる。時間ｔ１が経過すると、第１選択信号ＳＬ１がＬレベルに立ち下がり、走査線Ｙｎ
上にある画素回路２０群におけるデータ書き込み期間が終了する。このとき、その画素回
路２０群において、保持キャパシタＣ１にテスト用データ電圧Ｖｄｔが供給されて、駆動
用トランジスタＴ１が導通状態となるが、スイッチング用トランジスタＴ３がＬレベルの
第２選択信号ＳＬ２によりオフ状態となっているため、有機ＥＬ素子２１には駆動電流Ｉ
ｄが流れない。
FIG. 5 is a timing chart of the signals SL1, SL2, and G1 in the test operation.
Now, for example, the first selection signal SL1 of H level is output from the scanning
The data writing period in the upper
d does not flow.
やがて、走査線駆動回路１３から走査線Ｙｎの第２副走査線Ｚ２にＨレベルの第２選択
信号ＳＬ２が出力され、走査線Ｙｎ上にある画素回路２０群のスイッチング用トランジス
タＴ３がオンされる。この動作と略同時に、制御回路１５からセレクト回路１４の各切替
回路１４ａにＨレベルの切替信号Ｇ１が出力され、切替用トランジスタＴｓがオンされる
。走査線Ｙｎ上にある画素回路２０群において、スイッチング用トランジスタＴ３のオン
に基づいて、駆動用トランジスタＴ１の動作状態及びテスト用データ電圧Ｖｄｔに応じた
電流値の駆動電流Ｉｄが有機ＥＬ素子２１に流れる。さらに、切替用トランジスタＴｓの
オンに基づいて、有機ＥＬ素子２１に流れる駆動電流Ｉｄは、接続線Ｍ１及び切替用トラ
ンジスタＴｓを介して検査装置１７内の電流測定回路１７ａに出力される。
Eventually, the H-level second selection signal SL2 is output from the scanning
そして、各走査線Ｙ１〜Ｙｎに接続された各画素回路２０群に対してこれらの動作を順
次行なって、各電源線Ｌ１（各列）毎に設けられた電流測定回路１７ａに、各画素回路２
０の駆動電流Ｉｄがそれぞれ出力される。
Then, these operations are sequentially performed on each group of
A driving current Id of 0 is output.
検査装置１７において、電流測定回路１７ａは、入力した駆動電流Ｉｄをデジタル変換
してその電流値を測定駆動電流値Ｉｄｍとしてそれぞれ算出する。そして、検査装置１７
は、各電流測定回路１７ａにおいて算出した各画素回路２０の測定駆動電流値Ｉｄｍを、
テスト用データ電圧Ｖｄｔに対する設定電流値Ｉｓとそれぞれ比較する。検査装置１７は
、その比較結果をメモリ１６に格納する。具体的には、図７（ａ）に示すように、測定駆
動電流値Ｉｄｍ（Ｉｄｍ１）が設定電流値Ｉｓよりも大きい場合、すなわち過電流の駆動
電流Ｉｄが流れている場合には、その駆動電流Ｉｄが流れている画素回路２０を補正対象
の画素回路とする比較結果をメモリ１６に格納する。また、検査装置１７は、測定駆動電
流値Ｉｄｍが設定電流値Ｉｓと略同一値の場合には、その測定駆動電流値Ｉｄｍの駆動電
流Ｉｄが流れている画素回路２０を補正不要の画素回路とする比較結果をメモリ１６に格
納する。ここで、設定電流値Ｉｓは、テスト用データ電圧Ｖｄｔにより画素回路２０から
規格上出力されなければならない電流値であって予め試験又は理論上から得られた値であ
る。
In the
Is the measured drive current value Idm of each
Each is compared with the set current value Is for the test data voltage Vdt. The
次に、制御回路１５は、メモリ１６に格納された上記比較結果に基づいて、補正対象の
画素回路として判定された画素回路２０に対して以下に説明する閾値補正動作を行う。ま
ず、検査装置１７から補正用データが制御回路１５に出力される。制御回路１５は、その
補正用データに基づいて、補正用データ電圧Ｖｄｃのレベルを決定する補正用データ線駆
動信号を生成する。次に、制御回路１５は、上記補正対象となる画素回路に補正用データ
電圧Ｖｄｃを供給するように、補正用走査線駆動信号及び補正用データ線駆動信号を走査
線駆動回路１３及びデータ線駆動回路１２に出力する。
Next, the control circuit 15 performs a threshold correction operation described below on the
今、例えば走査線Ｙｎ及びデータ線Ｘｍに接続された画素回路２０が補正対象の画素回
路であった場合には、図６に示すように、走査線駆動回路１３から走査線Ｙｎの第１副走
査線Ｚ１にＨレベルの第１選択信号ＳＬ１が出力され、走査線Ｙｎ上の画素回路２０群の
プログラム用トランジスタＴ２がオンされる。この動作と略同時に、走査線駆動回路１３
から走査線Ｙｎの第２副走査線Ｚ２にＨレベルの第２選択信号ＳＬ２が出力され、走査線
Ｙｎ上の画素回路２０群のスイッチング用トランジスタＴ３がオンされる。このとき、走
査線Ｙｎ上の画素回路２０群のうち、補正対象の画素回路に対応するデータ電圧生成回路
１２ａから上記補正用データ電圧Ｖｄｃがデータ線に供給される。例えば、走査線Ｙｎ上
の画素回路２０群において、データ線Ｘｍに接続される画素回路２０のみが補正対象の画
素回路である場合には、データ線Ｘｍにのみ補正用データ電圧Ｖｄｃが供給される。
Now, for example, when the
Is output to the second sub-scanning line Z2 of the scanning line Yn, and the switching transistor T3 of the group of
このとき、走査線Ｙｎ及びデータ線Ｘｍに接続された画素回路２０において、プログラ
ム用トランジスタＴ２及びスイッチング用トランジスタＴ３のオンに基づいて、各データ
電圧生成回路１２ａから補正用データ電圧Ｖｄｃが駆動用トランジスタＴ１のコントロー
ルゲートＣＧに印加される。なお、ここで、補正用データ電圧Ｖｄｃは、図７（ａ）に示
すように、上記通常モード時におけるデータ電圧Ｖｄの最大電圧値Ｖｄｍａｘよりも高い
電圧値に設定されている。このように、駆動用トランジスタＴ１のコントロールゲートＣ
Ｇに高電圧が印加されると、駆動用トランジスタＴ１のソースからドレインに向かって電
子ｅが高電界で流れ、ドレイン領域近傍のピンチオフ領域で加速された電子ｅが結晶格子
等に衝突することによって、ドレイン端に正孔−電子対が形成される現象、いわゆるイン
パクトイオン化が発生する。そして、コントロールゲートＣＧに正の高電圧が印加されて
いるため、上記インパクトイオン化によりドレイン端に形成された正孔−電子対のうち電
子ｅが浮遊ゲートＦＧに注入される。これにより、図７（ｂ）の実線で示すように、補正
用データ電圧Ｖｄｃ印加後の駆動用トランジスタＴ１の閾値電圧Ｖｔｈ２は、補正用デー
タ電圧Ｖｄｃを印加する前（図７（ｂ）の破線参照）の閾値電圧Ｖｔｈ１よりも上昇する
。すなわち、補正用データ電圧Ｖｄｃ（高電圧）を駆動用トランジスタＴ１のコントロー
ルゲートＣＧに印加することにより、駆動用トランジスタＴ１の閾値電圧Ｖｔｈを上昇さ
せて、各画素回路２０の駆動用トランジスタＴ１の閾値のばらつきを補正する。
At this time, in the
When a high voltage is applied to G, electrons e flow in a high electric field from the source to the drain of the driving transistor T1, and the electrons e accelerated in the pinch-off region near the drain region collide with a crystal lattice or the like. A phenomenon in which a hole-electron pair is formed at the drain end, so-called impact ionization, occurs. Since a positive high voltage is applied to the control gate CG, electrons e out of hole-electron pairs formed at the drain end by the impact ionization are injected into the floating gate FG. As a result, as indicated by the solid line in FIG. 7B, the threshold voltage Vth2 of the driving transistor T1 after application of the correction data voltage Vdc is the value before application of the correction data voltage Vdc (the broken line in FIG. 7B). The threshold voltage Vth1). That is, by applying the correction data voltage Vdc (high voltage) to the control gate CG of the driving transistor T1, the threshold voltage Vth of the driving transistor T1 is raised, and the threshold of the driving transistor T1 of each
次に、再度上記テスト動作を行って、補正対象の画素回路における閾値補正動作後の測
定駆動電流値Ｉｄｍ（図７（ｃ）における電流値Ｉｄｍ２）を算出する。このとき、前述
のように、駆動用トランジスタＴ１の閾値電圧Ｖｔｈ（Ｖｔｈ２）が上昇しているため、
上記テスト動作と同一のテスト用データ電圧Ｖｄｔを駆動用トランジスタＴ１に供給した
場合には、測定駆動電流値Ｉｄｍが減少する。ここで、図７（ｃ）に示すように、閾値補
正動作後の測定駆動電流値Ｉｄｍ２が設定電流値Ｉｓよりも大きい場合には、その測定駆
動電流値Ｉｄｍ２の駆動電流Ｉｄが流れる画素回路に対して上記閾値補正動作をさらに行
う。２回目以降の閾値補正動作における補正用データ電圧Ｖｄｃは、前回の閾値補正動作
における補正用データ電圧Ｖｄｃよりも高い電圧値に設定される。このようにすることで
、駆動用トランジスタＴ１の浮遊ゲートＦＧにさらに電子ｅが注入され、この注入された
電子ｅにより駆動用トランジスタＴ１の閾値電圧Ｖｔｈをさらに上昇させることができる
。なお、このときの駆動用トランジスタＴ１の浮遊ゲートＦＧへの電子ｅの注入量は、補
正用データ電圧Ｖｄｃの電圧値によって調整することが可能である。従って、補正用デー
タ電圧Ｖｄｃの電圧値を調整することによって、閾値補正動作後の駆動用トランジスタＴ
１の閾値電圧Ｖｔｈの調整を行うことができる。検査装置１７において、この補正用デー
タ電圧Ｖｄｃの電圧値の調整は、例えば閾値補正動作の回数を重ねるたびに、予め定めら
れた電圧分（例えば、１Ｖ分）ずつ電圧値を高くするようにしてもよい。また、検査装置
１７において、測定駆動電流値Ｉｄｍと設定電流値Ｉｓとの差に基づいて、補正用データ
電圧Ｖｄｃの電圧値を設定するようにしてもよい。
Next, the test operation is performed again to calculate a measured drive current value Idm (current value Idm2 in FIG. 7C) after the threshold correction operation in the pixel circuit to be corrected. At this time, as described above, since the threshold voltage Vth (Vth2) of the driving transistor T1 is increased,
When the same test data voltage Vdt as in the above test operation is supplied to the driving transistor T1, the measured driving current value Idm decreases. Here, as shown in FIG. 7C, when the measured drive current value Idm2 after the threshold correction operation is larger than the set current value Is, the pixel circuit through which the drive current Id of the measured drive current value Idm2 flows is applied. On the other hand, the threshold value correcting operation is further performed. The correction data voltage Vdc in the second and subsequent threshold correction operations is set to a voltage value higher than the correction data voltage Vdc in the previous threshold correction operation. In this way, electrons e are further injected into the floating gate FG of the driving transistor T1, and the threshold voltage Vth of the driving transistor T1 can be further increased by the injected electrons e. Note that the amount of electrons e injected into the floating gate FG of the driving transistor T1 at this time can be adjusted by the voltage value of the correction data voltage Vdc. Therefore, by adjusting the voltage value of the correction data voltage Vdc, the driving transistor T after the threshold correction operation is performed.
The threshold voltage Vth of 1 can be adjusted. In the
このように、補正対象である全ての画素回路に対して閾値補正動作及びテスト動作を行
い、さらに補正対象である画素回路における測定駆動電流値Ｉｄｍが設定電流値Ｉｓと略
等しくなるまで、上記閾値補正動作及びテスト動作を繰返し実行する。これにより、各画
素回路２０の駆動用トランジスタＴ１の閾値電圧のばらつきが補正されるため、全画素回
路に同一電圧値のデータ電圧Ｖｄが供給されたときに、各画素回路２０の有機ＥＬ素子２
１のそのデータ電圧Ｖｄに対する輝度を略一様にすることができる。
As described above, the threshold value correction operation and the test operation are performed on all the pixel circuits to be corrected, and the above threshold value is kept until the measured drive current value Idm in the pixel circuit to be corrected becomes substantially equal to the set current value Is. The correction operation and the test operation are repeatedly executed. As a result, variations in the threshold voltage of the driving transistor T1 of each
The luminance for the data voltage Vd of 1 can be made substantially uniform.
次に、有機ＥＬ素子２１が常時点灯状態である画素、いわゆる輝点欠陥の画素を、上記
閾値補正動作により暗点化させる方法について説明する。すなわち、輝点欠陥の画素回路
に接続されるデータ線に、該輝点欠陥の画素回路における駆動用トランジスタＴ１の閾値
電圧Ｖｔｈを通常モード時のデータ電圧Ｖｄの最大電圧値Ｖｄｍａｘよりも上昇させるよ
うな高電圧値の補正用データ電圧Ｖｄｃを供給する。これにより、輝点欠陥であった画素
回路の駆動用トランジスタＴ１の閾値電圧Ｖｔｈが上記最大電圧値Ｖｄｍａｘよりも高く
なり、その駆動用トランジスタＴ１が通常モードにおいてオンしなくなるため、その駆動
用トランジスタＴ１に接続される有機ＥＬ素子２１に駆動電流Ｉｄが流れなくなる。従っ
て、輝点欠陥であった画素を暗点化して、輝点欠陥を目立たなくすることができる。
Next, a method for darkening a pixel in which the
以上説明した本実施形態によれば、以下のような効果を得ることができる。
（１）本実施形態によれば、各画素回路２０の駆動用トランジスタＴ１を、浮遊ゲート
ＦＧを有するＥＥＰＲＯＭとした。そのため、この駆動用トランジスタＴ１のコントロー
ルゲートＣＧに高電圧の補正用データ電圧Ｖｄｃを印加することにより、浮遊ゲートＦＧ
に電子ｅを注入することができ、駆動用トランジスタＴ１の閾値電圧を上昇させることが
できる。これにより、製造プロセス等による各駆動用トランジスタＴ１の閾値のばらつき
を補正でき、所定の輝度を設定したときの各画素間の輝度差を小さくすることができる、
すなわち精度良く輝度階調を制御することができる。
According to this embodiment described above, the following effects can be obtained.
(1) According to the present embodiment, the driving transistor T1 of each
Electrons e can be injected into the transistor, and the threshold voltage of the driving transistor T1 can be increased. Thereby, variation in threshold value of each driving transistor T1 due to a manufacturing process or the like can be corrected, and a luminance difference between pixels when a predetermined luminance is set can be reduced.
That is, the luminance gradation can be controlled with high accuracy.
このように有機ＥＬ素子２１に流れる駆動電流Ｉｄを制御する駆動用トランジスタＴ１
を、浮遊ゲートＦＧを有するトランジスタに変更することによって、その駆動用トランジ
スタＴ１の閾値のばらつきを補正できるため、各画素回路２０の回路規模の増大を好適に
抑制することができる。
The driving transistor T1 that controls the driving current Id flowing through the
By changing to a transistor having a floating gate FG, the variation in threshold value of the driving transistor T1 can be corrected. Therefore, an increase in the circuit scale of each
さらに、駆動用トランジスタＴ１の浮遊ゲートＦＧは絶縁体で覆われており、その浮遊
ゲートＦＧに注入された電子ｅが有機ＥＬディスプレイ１０の電源を切ったとしても保持
されるため、一度閾値補正した駆動用トランジスタＴ１の閾値電圧Ｖｔｈを長時間保持す
ることができる。従って、例えば有機ＥＬディスプレイ１０の出荷時に各画素回路２０の
駆動用トランジスタＴ１に対して閾値補正動作を行えば出荷後に閾値補正動作を行う必要
がなくなる。その結果、図１３に示した従来の画素回路７０のように、表示データの書き
換えの度に毎回閾値補正動作を行う必要がなくなるため、閾値電圧動作によって生じてい
た電気信号の書き込み時間の遅延を大幅に低減することができる。これにより、有機ＥＬ
ディスプレイ１０における表示パネル部１１のサイズが大きくなったとしても、設定され
た書き込み時間内に、各画素回路２０における電気信号の書き込みを好適に終了すること
ができる。さらに、閾値電圧補正動作による消費電力についても大幅に低減することがで
きる。
Further, the floating gate FG of the driving transistor T1 is covered with an insulator, and the electrons e injected into the floating gate FG are retained even when the
Even if the size of the
（２）本実施形態によれば、有機ＥＬ素子２１に流れる駆動電流Ｉｄの電流値を検出・
測定するために、接続線Ｍ１及び切替用トランジスタＴｓを設けて、さらにその切替用ト
ランジスタＴｓに検査装置１７の電流測定回路１７ａを接続した。これにより、有機ＥＬ
素子２１に流れる駆動電流Ｉｄの実際の電流値（測定駆動電流値Ｉｄｍ）に基づいて、過
電流であるかを判断して各画素回路２０の閾値補正動作を行うことができる。従って、各
画素回路２０の駆動用トランジスタＴ１の閾値のばらつきをより正確に補正することがで
きる。また、検査装置１７において、測定した測定駆動電流値Ｉｄｍと設定電流値Ｉｓと
の差に基づいて、補正用データ電圧Ｖｄｃの電圧値を設定することも可能となる。
(2) According to the present embodiment, the current value of the drive current Id flowing through the
In order to perform the measurement, the connection line M1 and the switching transistor Ts were provided, and the
Based on the actual current value (measured drive current value Idm) of the drive current Id flowing through the
（３）本実施形態によれば、駆動用トランジスタＴ１をデプレッション型のＭＯＳトラ
ンジスタとした。駆動用トランジスタＴ１の浮遊ゲートＦＧに電子ｅを注入することによ
りその駆動用トランジスタＴ１の閾値電圧Ｖｔｈを補正する閾値補正動作では、その閾値
電圧Ｖｔｈを上昇させる方向のみにしか補正することができないものの、駆動用トランジ
スタＴ１をデプレッション型としたため、閾値電圧Ｖｔｈの補正範囲を広く確保すること
ができる。
(3) According to this embodiment, the driving transistor T1 is a depletion type MOS transistor. In the threshold value correcting operation for correcting the threshold voltage Vth of the driving transistor T1 by injecting electrons e into the floating gate FG of the driving transistor T1, the correction can be made only in the direction of increasing the threshold voltage Vth. Since the driving transistor T1 is a depletion type, a wide correction range of the threshold voltage Vth can be secured.
（４）本実施形態によれば、輝点欠陥である画素回路の駆動用トランジスタＴ１に対し
ては、その駆動用トランジスタＴ１の閾値電圧Ｖｔｈを通常モード時のデータ電圧Ｖｄの
最大電圧値Ｖｄｍａｘよりも上昇させるような高電圧値の補正用データ電圧Ｖｄｃを印加
するようにした。これにより、輝点欠陥であった画素回路の駆動用トランジスタＴ１が通
常モード時にはオンされなくなるため、輝点欠陥であった画素を暗点化させて、輝点欠陥
を目立たなくすることができる。その結果、輝点欠陥の画素の存在により不良品とされて
いた有機ＥＬディスプレイ１０を良品とすることができるため、歩留まりを向上させるこ
とができる。
(4) According to the present embodiment, for the driving transistor T1 of the pixel circuit that is a bright spot defect, the threshold voltage Vth of the driving transistor T1 is greater than the maximum voltage value Vdmax of the data voltage Vd in the normal mode. The correction data voltage Vdc having a high voltage value that raises the voltage is also applied. As a result, the driving transistor T1 of the pixel circuit having the bright spot defect is not turned on in the normal mode, so that the pixel having the bright spot defect can be darkened to make the bright spot defect inconspicuous. As a result, since the
（第２実施形態）
以下、本発明を具体化した第２実施形態を図８及び図９に従って説明する。上記第１実
施形態では、検査装置が外部装置であったが、本実施形態では、上記第１実施形態の有機
ＥＬディスプレイの各要素１１〜１６と同じ要素として検査部３０を構成したものである
。すなわち、検査部３０は、有機ＥＬディスプレイ１０とともに同有機ＥＬディスプレイ
１０が実装される携帯電話、ＰＤＡ、ノートパソコン等の電子機器内に内蔵されることに
なる。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIGS. In the first embodiment, the inspection device is an external device, but in this embodiment, the
なお、本実施形態では、検査部３０が電子機器内に内蔵される点が上記第１実施形態と
異なっており、説明の便宜上、第１実施形態と共通する部分は省略しその相違点を中心に
説明する。図８は、本実施形態の検査部３０の電気回路を示す回路図である。
In the present embodiment, the point that the
検査部３０を構成する電流測定回路部３１は、各電源線Ｌ１（接続線Ｍ１）毎に電流測
定回路３１ａを備えている。各電流測定回路３１ａは、接続線Ｍ１及び切替用トランジス
タＴｓを介して供給される上記有機ＥＬ素子２１に流れる駆動電流Ｉｄをそれぞれアナロ
グ検出する。なお、テスト用の表示データは、メモリ１６に予め格納されている。
The current
各電流測定回路３１ａは、ＡＤ変換回路部３２内の対応するＡＤ変換器３２ａにそれぞ
れ接続されている。各ＡＤ変換器３２ａは、対応する電流測定回路３１ａから供給される
駆動電流Ｉｄの電流値をデジタル値に変換して測定駆動電流値Ｉｄｍとして制御回路１５
に出力する。
Each
Output to.
制御回路１５は、各ＡＤ変換器３２ａからの測定駆動電流値Ｉｄｍとテスト用データ電
圧Ｖｄｔに対する設定電流値Ｉｓとを比較する。制御回路１５は、その比較結果をメモリ
１６に格納する。すなわち、本実施形態では、制御回路１５が第１実施形態における検査
装置１７と同様の処理を行う。
The control circuit 15 compares the measured drive current value Idm from each
また、制御回路１５は、補正モードにおける後述する消去動作において、メモリ１６に
予め記憶された消去用データを、各画素回路２０に対応したマトリクスデータ（消去用マ
トリクスデータ）に変換する。この消去用マトリクスデータは、各走査線Ｙ１〜Ｙｎに接
続された１行分の画素回路２０群を順次選択するためのテスト用走査線駆動信号と、選択
された画素回路２０群の有機ＥＬ素子２１に供給される消去用のデータ電圧Ｖｄのレベル
を決定する消去用データ線駆動信号とから構成される。制御回路１５は、消去用走査線駆
動信号を走査線駆動回路１３に供給し、消去用データ線駆動信号をデータ線駆動回路１２
に供給する。なお、上記消去用のデータ電圧Ｖｄは、負の高電圧に設定されている。
In addition, the control circuit 15 converts erasure data stored in advance in the memory 16 into matrix data (erase matrix data) corresponding to each
To supply. The erase data voltage Vd is set to a negative high voltage.
次に、本実施形態における駆動方法の一態様である補正モードについて説明する。なお
、本実施形態の制御回路１５は、所定のタイミングで上記補正モードに切り替わるように
なっている。詳しくは、制御回路１５は、定期的に、あるいは電源投入直後に上記補正モ
ードに切り替わるようになっている。
Next, a correction mode that is one aspect of the driving method in the present embodiment will be described. Note that the control circuit 15 of the present embodiment is switched to the correction mode at a predetermined timing. Specifically, the control circuit 15 switches to the correction mode periodically or immediately after the power is turned on.
例えば有機ＥＬディスプレイ１０の電源が投入されると、該有機ＥＬディスプレイ１０
内の制御回路１５が補正モードに切り替わる。補正モードにおいては、まず消去動作が行
われる。以下に、消去動作について図９に従って説明する。
For example, when the power of the
The control circuit 15 inside switches to the correction mode. In the correction mode, an erasing operation is first performed. The erase operation will be described below with reference to FIG.
消去動作に切り替わると、制御回路１５は、メモリ１６に記憶された消去用データを、
消去用マトリクスデータに変換する。そして、制御回路１５は、消去用マトリクスデータ
を構成する消去用走査線駆動信号及び消去用データ線駆動信号を走査線駆動回路１３及び
データ線駆動回路１２に出力する。
When switching to the erasing operation, the control circuit 15 converts the erasing data stored in the memory 16 into
Convert to erasure matrix data. Then, the control circuit 15 outputs the erasing scanning line driving signal and the erasing data line driving signal constituting the erasing matrix data to the scanning
今、例えば走査線駆動回路１３から走査線Ｙｎの第１副走査線Ｚ１にＨレベルの第１選
択信号ＳＬ１が出力され、走査線Ｙｎ上にある画素回路２０群のプログラム用トランジス
タＴ２がオンされる。この動作と略同時に、走査線駆動回路１３から走査線Ｙｎの第２副
走査線Ｚ２にＬレベルの第２選択信号ＳＬ２が出力され、走査線Ｙｎ上にある画素回路２
０群のスイッチング用トランジスタＴ３がオンされる。プログラム用トランジスタＴ２の
オンに基づいて、各データ電圧生成回路１２ａから消去用のデータ電圧Ｖｄが駆動用トラ
ンジスタＴ１のコントロールゲートＣＧに印加される。このときスイッチング用トランジ
スタＴ３がオフされて、駆動用トランジスタＴ１のソースが開放されている。なお、ここ
で、消去用のデータ電圧Ｖｄは、前述のように、負の高電圧に設定されている。このよう
に、駆動用トランジスタＴ１のコントロールゲートＣＧに負の高電圧が印加されると、ド
レイン領域と浮遊ゲートＦＧ間の高電界により、浮遊ゲートＦＧからドレイン領域側に電
子ｅがトンネル電流により放出される。これにより、コントロールゲートＣＧに注入され
ていた電子ｅが引き抜かれるため、駆動用トランジスタＴ１の閾値電圧が元に戻る（例え
ば、図７の例では、閾値電圧Ｖｔｈ２→閾値電圧Ｖｔｈ１）。
Now, for example, the first selection signal SL1 of H level is output from the scanning
The
本実施形態の制御回路１５は、上記消去動作を行った後に、第１実施形態で説明したテ
スト動作及び閾値補正動作を行うようになっている。
以上、説明した実施形態によれば、第１実施形態の（１）〜（４）の作用効果に加えて
以下の効果を奏する。
The control circuit 15 according to the present embodiment performs the test operation and the threshold value correction operation described in the first embodiment after performing the erasing operation.
As described above, according to the embodiment described above, the following effects are obtained in addition to the effects (1) to (4) of the first embodiment.
（５）本実施形態によれば、検査部３０を、有機ＥＬディスプレイ１０とともに同有機
ＥＬディスプレイ１０が実装される携帯電話、ＰＤＡ、ノートパソコン等の電子機器内に
内蔵した。これにより、制御回路１５を所定のタイミングで補正モードに切り替えて、各
画素回路２０の駆動用トランジスタＴ１の閾値のばらつきを補正することができる。この
ように、所定のタイミング、例えば定期的に、あるいは電源投入直後に補正モードを実行
させるようにすれば、経年変化、環境温度の変化による各画素回路２０の動作特性に応じ
て駆動用トランジスタＴ１の閾値を補正することができる。
(5) According to the present embodiment, the
（６）本実施形態によれば、補正モードにおいて、まず前回の補正モードにより注入さ
れた駆動用トランジスタＴ１の浮遊ゲートＦＧ内の電子ｅを放出させる消去動作を行うよ
うにした。前述のように、駆動用トランジスタＴ１の浮遊ゲートＦＧに電子ｅを注入する
ことによりその駆動用トランジスタＴ１の閾値電圧Ｖｔｈを補正する閾値補正動作では、
その閾値電圧Ｖｔｈを上昇させる方向のみにしか補正することができない。これでは、例
えば経年変化や環境温度の変化によって駆動用トランジスタＴ１の動作特性が変化し、駆
動用トランジスタＴ１の閾値を下降させたい場合に、その駆動用トランジスタＴ１の閾値
を補正することができない。これに対して、本実施形態によれば、消去動作を行うことに
より、駆動用トランジスタＴ１の閾値を略初期状態に戻すことができるため、その時々の
駆動用トランジスタＴ１の動作特性に応じた閾値補正を好適に行うことができる。
(6) According to the present embodiment, in the correction mode, first, an erasing operation for emitting electrons e in the floating gate FG of the driving transistor T1 injected in the previous correction mode is performed. As described above, in the threshold correction operation for correcting the threshold voltage Vth of the driving transistor T1 by injecting electrons e into the floating gate FG of the driving transistor T1,
Correction can be made only in the direction of increasing the threshold voltage Vth. In this case, for example, when the operating characteristic of the driving transistor T1 changes due to aging or environmental temperature change and it is desired to lower the threshold value of the driving transistor T1, the threshold value of the driving transistor T1 cannot be corrected. On the other hand, according to the present embodiment, the threshold value of the driving transistor T1 can be returned to the substantially initial state by performing the erasing operation. Correction can be suitably performed.
（第３実施形態）
次に、第１実施形態及び第２実施形態で説明した有機ＥＬディスプレイ１０の電子機器
の適用について図１０及び図１１に従って説明する。有機ＥＬディスプレイ１０は、モバ
イル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用で
きる。
(Third embodiment)
Next, application of the electronic device of the
図１０は、モバイル型パーソナルコンピュータの構成を示す斜視図である。パーソナル
コンピュータ５０は、キーボード５１を備えた本体部５２と、有機ＥＬディスプレイ１０
を用いた表示ユニット５３を備えている。この場合でも、有機ＥＬディスプレイ１０を用
いた表示ユニット５３は上記各実施形態と同様の効果を発揮する。その結果、パーソナル
コンピュータ５０は、欠陥が少なく、高精細な画像表示を実現することができる。
FIG. 10 is a perspective view showing the configuration of a mobile personal computer. The
The
図１１は、携帯電話の構成を示す斜視図である。携帯電話６０は、複数の操作ボタン６
１と、受話口６２と、送話口６３と、上記有機ＥＬディスプレイ１０を用いた表示ユニッ
ト６４とを備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット
６４は上記各実施形態と同様の効果を発揮する。その結果、携帯電話６０は、欠陥が少な
く、高精細な画像表示を実現することができる。
FIG. 11 is a perspective view illustrating a configuration of a mobile phone. The
1, a
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第１実施形態では、例えば出荷前に検査装置１７を使って有機ＥＬディスプレイ
１０を検査した。例えば、これを携帯電話、ＰＤＡ、ノートパソコン等の携帯電子機器に
ついて、その携帯電子機器のバッテリを充電器で充電する際に、その充電中に携帯電子機
器に搭載された有機ＥＬディスプレイ１０を検査装置１７で検査するようにしてもよい。
この場合、上記充電器に検査装置１７を内蔵する必要がある。そして、充電を開始すると
、制御回路１５が補正モードに切り替わり、各画素回路２０の駆動用トランジスタＴ１の
閾値電圧Ｖｔｈを補正することになる。このようにすることによって、携帯電子機器に搭
載された有機ＥＬディスプレイ１０について各画素回路２０の経年変化による動作特性を
充電する毎に補正することができる。
(Other embodiments)
In addition, the said embodiment can also be implemented in the following aspects which changed this suitably.
In the first embodiment, for example, the
In this case, it is necessary to incorporate the
・上記第２実施形態における補正モードの消去動作は、各駆動用トランジスタＴ１の浮
遊ゲートに注入された電子ｅを略全て放出するようにした。これに限らず、例えば負の高
電圧としての消去用のデータ電圧Ｖｄの電圧値を調整することにより、駆動用トランジス
タＴ１の閾値電圧を下降させる方向の補正を行うようにしてもよい。
In the erasing operation in the correction mode in the second embodiment, substantially all electrons e injected into the floating gate of each driving transistor T1 are emitted. For example, the threshold voltage of the driving transistor T1 may be decreased by adjusting the voltage value of the erasing data voltage Vd as a negative high voltage.
・上記第１実施形態における補正モードにおいて、第２実施形態と同様の消去動作を行
うようにしてもよい。
・上記各実施形態では、駆動用トランジスタＴ１とスイッチング用トランジスタＴ３と
を直列に接続したが、駆動用トランジスタＴ１とスイッチング用トランジスタＴ３との間
にその他の素子を挿入してもよい。なお、この場合にも駆動用トランジスタＴ１に対して
スイッチング用トランジスタＴ３は直列に接続されていることになる。
In the correction mode in the first embodiment, the same erase operation as in the second embodiment may be performed.
In each of the above embodiments, the driving transistor T1 and the switching transistor T3 are connected in series. However, other elements may be inserted between the driving transistor T1 and the switching transistor T3. In this case as well, the switching transistor T3 is connected in series with the driving transistor T1.
例えば、図１２に示すように、駆動用トランジスタＴ１とグランドとの間にトランジス
タＴ４を設けるようにしてもよい。この場合に、閾値補正動作時において、プログラム用
トランジスタＴ２をオンし、スイッチング用トランジスタＴ３をオフした状態で、走査線
を構成する第３副走査線Ｚ３を通じてＨレベルの第３選択信号ＳＬ３をトランジスタＴ４
のゲートに供給し、トランジスタＴ４をオンする。これにより、補正用データ電圧Ｖｄｃ
が駆動用トランジスタＴ１のコントロールゲートＣＧに印加されるときに流れる過電流で
ある駆動電流Ｉｄが有機ＥＬ素子２１に流れることを好適に抑制することができる。
For example, as shown in FIG. 12, a transistor T4 may be provided between the driving transistor T1 and the ground. In this case, in the threshold correction operation, with the program transistor T2 turned on and the switching transistor T3 turned off, the H-level third selection signal SL3 is supplied to the transistor through the third sub-scanning line Z3 constituting the scanning line. T4
To turn on the transistor T4. Thus, the correction data voltage Vdc
Can be suitably suppressed from flowing to the
・上記各実施形態におけるスイッチング用トランジスタＴ３を省略するようにしてもよ
い。このトランジスタＴ３を省略したとしても、閾値補正動作により駆動用トランジスタ
Ｔ１の閾値電圧Ｖｔｈを上昇させて補正することができるため、上記各実施形態と同様の
効果を得ることができる。
In the above embodiments, the switching transistor T3 may be omitted. Even if the transistor T3 is omitted, the threshold voltage Vth of the driving transistor T1 can be increased and corrected by the threshold correction operation, so that the same effects as those of the above embodiments can be obtained.
・上記各実施形態では、電流検出部として接続線Ｍ１を設けたが、例えば電流検出部と
して、電源線Ｌ１に直列に接続される低抵抗値の抵抗を設けるようにしてもよい。また、
電流検出部として、電源線Ｌ１に並列に接続される高抵抗値の抵抗を設けるようにしても
よい。
In each of the above embodiments, the connection line M1 is provided as the current detection unit. However, for example, a low resistance resistor connected in series to the power supply line L1 may be provided as the current detection unit. Also,
A high-resistance resistor connected in parallel to the power supply line L1 may be provided as the current detection unit.
・上記第１実施形態における接続線Ｍ１、セレクト回路１４を省略してもよい。この場
合、補正モードにおけるテスト動作時に、各有機ＥＬ素子２１の輝度により補正が必要な
画素回路を選択する。そして、その選択に基づいて検査装置１７は、補正対象の画素回路
に対して閾値補正動作を実行する。
The connection line M1 and the
・上記第１実施形態において、測定駆動電流値Ｉｄｍと設定電流値Ｉｓとの比較や補正
用データ電圧Ｖｄｃの電圧値の調整等を、第２実施形態と同様に、制御回路１５で行なう
ようにしてもよい。
In the first embodiment, the control circuit 15 performs the comparison between the measured drive current value Idm and the set current value Is, the adjustment of the voltage value of the correction data voltage Vdc, and the like as in the second embodiment. May be.
・上記各実施形態では、測定駆動電流値Ｉｄｍと設定電流値Ｉｓとを比較して補正が必
要な画素回路を選択したが、例えば測定駆動電流値Ｉｄｍと予め設定された上限電流値及
び下限電流値とを比較するようにしてもよい。とくに、第１実施形態において、測定駆動
電流値Ｉｄｍが下限電流値よりも低い画素回路を動作不能と判断するようにしてもよい。
これにより、製品として出荷できるか否かの判断材料にすることができる。
In each of the above embodiments, the pixel circuit that needs to be corrected is selected by comparing the measurement drive current value Idm and the set current value Is. For example, the measurement drive current value Idm and the preset upper limit current value and lower limit current are selected. You may make it compare with a value. In particular, in the first embodiment, a pixel circuit having a measured drive current value Idm lower than the lower limit current value may be determined to be inoperable.
Thereby, it can be used as a judgment material of whether it can ship as a product.
・上記各実施形態では、補正モードにおけるテスト動作を、テスト用データに基づいて
行うようにしたが、例えば実際の表示データに基づいてテスト動作を行うようにしてもよ
い。
In each of the above embodiments, the test operation in the correction mode is performed based on the test data. However, for example, the test operation may be performed based on actual display data.
・上記各実施形態における各トランジスタＴ１〜Ｔ４，Ｔｓの導電型に特に制限はない
。すなわち、各トランジスタＴ１〜Ｔ３，Ｔｓは、Ｐチャネル型のトランジスタであって
もよい。なお、この場合、その導電型に応じて各信号ＳＬ１，ＳＬ２，Ｇ１の信号レベル
を変更するとともに、
・上記各実施形態における駆動用トランジスタＴ１を、エンハンスメント型のＭＯＳト
ランジスタにしてもよい。
-There is no restriction | limiting in particular in the conductivity type of each transistor T1-T4 in each said embodiment. That is, each of the transistors T1 to T3 and Ts may be a P-channel type transistor. In this case, the signal level of each signal SL1, SL2, G1 is changed according to the conductivity type,
In the above embodiments, the driving transistor T1 may be an enhancement type MOS transistor.
・上記各実施形態における駆動用トランジスタＴ１は、コントロールゲートＣＧと浮遊
ゲートＦＧを備えたトランジスタであればよく、例えばスタックトゲート型のトランジス
タでもよく、スプリットゲート型のトランジスタでもよい。また、駆動用トランジスタＴ
１は、ＥＥＰＲＯＭに制限されるものではなく、フラッシュメモリやＥＰＲＯＭであって
もよい。なお、ＥＰＲＯＭの場合は、第２実施形態のような消去動作を行うことはできな
い。ＥＰＲＯＭにおいて、消去動作を行うためには、紫外線照射装置によって紫外線を各
駆動用トランジスタＴ１に照射する必要がある。
The driving transistor T1 in each of the above embodiments may be a transistor having a control gate CG and a floating gate FG, and may be, for example, a stacked gate type transistor or a split gate type transistor. Further, the driving transistor T
1 is not limited to EEPROM, but may be flash memory or EPROM. In the case of an EPROM, the erase operation as in the second embodiment cannot be performed. In the EPROM, in order to perform the erasing operation, it is necessary to irradiate each driving transistor T1 with ultraviolet rays by an ultraviolet irradiation device.
・上記各実施形態では、画素回路の電流駆動素子として有機ＥＬ素子２１について具体
化したが、無機ＥＬ素子に具体化してもよい。すなわち、無機ＥＬ素子からなる無機ＥＬ
ディスプレイに応用してもよい。あるいは、液晶ディスプレイに応用してもよい。この場
合、輝点欠陥の画素に対して、上述した輝点欠陥を暗転化させる方法を適用することによ
り、上記第１実施形態と同様に輝点欠陥を目立たなくすることができる。これにより、第
１実施形態と同様に歩留まりを向上させることができる。
In each of the above embodiments, the
You may apply to a display. Or you may apply to a liquid crystal display. In this case, the bright spot defect can be made inconspicuous as in the first embodiment by applying the method for darkening the bright spot defect described above to the bright spot defect pixel. Thereby, the yield can be improved similarly to the first embodiment.
Ｃ…容量素子としての保持キャパシタ、Ｔ１…駆動用トランジスタ、Ｔ２…第１のトラ
ンジスタとしてのプログラムトランジスタ、Ｔ３…第２のトランジスタとしてのスイッチ
ング用トランジスタ、Ｔ４…第３のトランジスタとしてのトランジスタ、Ｍ１…電流検出
部を構成する接続線、Ｘ１〜Ｘｍ…データ線、Ｙ１〜Ｙｎ…走査線、ＣＧ…コントロール
ゲート、ＦＧ…浮遊ゲート、１０…電気光学表示装置としての有機ＥＬディスプレイ、１
４…電流検出部を構成するセレクト回路、１５…比較回路を構成する制御回路、１６…記
憶回路としてのメモリ、１７…比較回路を構成する検査装置、１７ａ，３１ａ…電流測定
回路、２０…駆動回路としての画素回路、２１…電流駆動素子としての有機ＥＬ素子、３
０…検査部。
C: holding capacitor as capacitive element, T1: driving transistor, T2: program transistor as first transistor, T3: switching transistor as second transistor, T4: transistor as third transistor, M1 ... Connection lines constituting the current detection unit, X1 to Xm ... data lines, Y1 to Yn ... scanning lines, CG ... control gate, FG ... floating gate, 10 ... organic EL display as an electro-optic display device, 1
DESCRIPTION OF SYMBOLS 4 ... Select circuit which comprises a current detection part, 15 ... Control circuit which comprises a comparison circuit, 16 ... Memory as a memory circuit, 17 ... Inspection apparatus which comprises a comparison circuit, 17a, 31a ... Current measurement circuit, 20 ... Drive Pixel circuit as a circuit, 21... Organic EL element as a current driving element, 3
0: Inspection part.
Claims (15)
前記第１のトランジスタを介して供給される電気信号を電荷量として保持する容量素子
と、
前記容量素子に保持された電荷量に基づいて導通状態が制御される駆動用トランジスタ
と、
前記駆動用トランジスタの導通状態に応じた電流量が供給される電流駆動素子と、を備
え、
前記駆動用トランジスタは、前記容量素子に保持された電荷量が供給されるコントロー
ルゲートと、絶縁膜に覆われた浮遊ゲートとを備えることを特徴とする電気光学表示装置
の駆動回路。 A first transistor;
A capacitive element that holds an electric signal supplied through the first transistor as a charge amount;
A driving transistor whose conduction state is controlled based on the amount of charge held in the capacitive element;
A current driving element to which a current amount corresponding to the conduction state of the driving transistor is supplied,
The driving transistor of the electro-optical display device, wherein the driving transistor includes a control gate to which a charge amount held in the capacitor element is supplied and a floating gate covered with an insulating film.
請求項１に記載の電気光学表示装置の駆動回路。 2. The drive circuit for an electro-optical display device according to claim 1, wherein the drive transistor is a depletion type transistor.
請求項１又は２に記載の電気光学表示装置の駆動回路。 3. The drive circuit for an electro-optic display device according to claim 1, further comprising a current detection unit that detects an amount of current supplied to the current drive element.
接続された第２のトランジスタを備えたことを特徴とする請求項１〜３のいずれか１つに
記載の電気光学表示装置の駆動回路。 4. The electricity according to claim 1, further comprising a second transistor connected in series with the driving transistor between the current driving element and the driving transistor. Drive circuit for optical display device.
た第３のトランジスタを備えたことを特徴とする請求項４に記載の電気光学表示装置の駆
動回路。 5. The drive circuit for an electro-optical display device according to claim 4, further comprising a third transistor connected in series with the drive transistor between the drive transistor and the ground.
請求項１〜５のいずれか１つに記載の電気光学表示装置の駆動回路。 The drive circuit of the electro-optical display device according to claim 1, wherein the current driving element is an EL element having a light emitting layer made of an organic material.
として保持する容量素子と、前記容量素子に保持された電荷量が供給されるコントロール
ゲート及び絶縁膜に覆われた浮遊ゲートを有して、前記容量素子に保持された電荷量に基
づいて導通状態が制御される駆動用トランジスタと、前記駆動用トランジスタの導通状態
に応じた電流量が供給される電流駆動素子と、前記電流駆動素子と前記駆動用トランジス
タとの間に接続された第２のトランジスタとを、備えた電気光学表示装置の駆動回路の駆
動方法であって、
前記第１のトランジスタ及び前記第２のトランジスタをオンさせた状態で、前記駆動用
トランジスタのコントロールゲートに、表示データを表示する際に供給される電気信号の
電圧値の最大値よりも高電圧の電気信号を供給する第１のステップを備えたことを特徴と
する電気光学表示装置の駆動回路の駆動方法。 Covered by a first transistor, a capacitive element that holds an electric signal supplied through the first transistor as a charge amount, a control gate to which the charge amount held in the capacitive element is supplied, and an insulating film A driving transistor having a floating gate, the conduction state of which is controlled based on the amount of charge held in the capacitive element, and a current driving element to which a current amount corresponding to the conduction state of the driving transistor is supplied And a driving method of a driving circuit of an electro-optic display device comprising: a second transistor connected between the current driving element and the driving transistor,
With the first transistor and the second transistor turned on, the control transistor of the driving transistor has a voltage higher than the maximum voltage value of the electric signal supplied when displaying display data. A driving method of a driving circuit of an electro-optic display device, comprising a first step of supplying an electric signal.
駆動用トランジスタのコントロールゲートに、負の高電圧の電気信号を供給する第２のス
テップを備えたことを特徴とする請求項７に記載の電気光学表示装置の駆動回路の駆動方
法。 And a second step of supplying a negative high voltage electric signal to the control gate of the driving transistor in a state in which the first transistor is turned on and the second transistor is turned off. A driving method of a driving circuit of an electro-optical display device according to claim 7.
前記駆動回路は、
第１のトランジスタと、
前記第１のトランジスタを介して供給される電気信号を電荷量として保持する容量素子
と、
前記容量素子に保持された電荷量が供給されるコントロールゲートと、絶縁膜に覆われ
た浮遊ゲートとを備え、前記容量素子に保持された電荷量に基づいて導通状態が制御され
る駆動用トランジスタと、
前記駆動用トランジスタの導通状態に応じた電流量が供給される電流駆動素子と、を備
えたことを特徴とする電気光学表示装置。 In an electro-optic display device having a drive circuit connected to a scan line and a data line,
The drive circuit is
A first transistor;
A capacitive element that holds an electric signal supplied through the first transistor as a charge amount;
A driving transistor having a control gate to which a charge amount held in the capacitor element is supplied and a floating gate covered with an insulating film, the conduction state of which is controlled based on the charge amount held in the capacitor element When,
An electro-optic display device comprising: a current driving element to which a current amount corresponding to a conduction state of the driving transistor is supplied.
所定の表示データに基づいて前記駆動回路の容量素子に供給する電気信号を設定する制
御回路と、を備え、
前記検査部は、前記電流検出部からの電流量を測定して電流値を算出する電流測定回路
と、該電流測定回路にて算出した電流値と予め設定された設定値とを比較する比較回路と
、該比較回路における比較結果を記憶する記憶回路と、を備えることを特徴とする請求項
９に記載の電気光学表示装置。 A current detector for supplying an amount of current supplied to the current driving element to the inspection unit;
A control circuit that sets an electric signal to be supplied to the capacitive element of the drive circuit based on predetermined display data,
The inspection unit measures a current amount from the current detection unit and calculates a current value, and a comparison circuit that compares the current value calculated by the current measurement circuit with a preset setting value An electro-optic display device according to claim 9, further comprising: a storage circuit that stores a comparison result in the comparison circuit.
として保持する容量素子と、前記容量素子に保持された電荷量が供給されるコントロール
ゲート及び絶縁膜に覆われた浮遊ゲートとを有して、前記容量素子に保持された電荷量に
基づいて導通状態が制御される駆動用トランジスタと、前記駆動用トランジスタの導通状
態に応じた電流量が供給される電流駆動素子と、前記電流駆動素子と前記駆動用トランジ
スタとの間に接続された第２のトランジスタとを、を備え、走査線とデータ線に接続され
た駆動回路と、
所定の表示データに基づいて前記駆動回路の容量素子に供給する電気信号を設定する制
御回路と、を備えた電気光学表示装置の駆動方法であって、
前記制御回路にて前記表示データを表示する際に供給する電気信号の電圧値の最大値よ
りも高電圧の補正用の電気信号を設定し、前記第１のトランジスタ及び前記第２のトラン
ジスタをオンさせた状態で、前記データ線及び前記第１のトランジスタを介して前記駆動
用トランジスタのコントロールゲートに前記補正用の電気信号を供給する第１のステップ
を備えたことを特徴とする電気光学表示装置の駆動方法。 Covered by a first transistor, a capacitive element that holds an electric signal supplied through the first transistor as a charge amount, a control gate to which the charge amount held in the capacitive element is supplied, and an insulating film A driving transistor having a floating gate, the conduction state of which is controlled based on the amount of charge held in the capacitive element, and a current drive in which a current amount corresponding to the conduction state of the driving transistor is supplied A driving circuit connected to a scanning line and a data line, and a second transistor connected between the current driving element and the driving transistor;
A control circuit for setting an electric signal to be supplied to the capacitive element of the driving circuit based on predetermined display data, and a driving method of an electro-optic display device comprising:
An electric signal for correcting a voltage higher than the maximum voltage value of the electric signal supplied when the display data is displayed by the control circuit is set, and the first transistor and the second transistor are turned on. An electro-optical display device comprising: a first step of supplying the electric signal for correction to the control gate of the driving transistor through the data line and the first transistor in the state of being applied. Driving method.
スタのコントロールゲートに供給されるときに前記電流駆動素子に供給される電流量を、
電流検出部にて検査部に供給する第２のステップと、
前記電流量を測定して電流値を算出し、前記算出した電流値と予め設定された設定値と
を比較する第３のステップと、
前記制御回路にて前記比較結果に基づいて前記補正用の電気信号を設定し、前記第１の
トランジスタ及び前記第２のトランジスタをオンさせた状態で、前記駆動用トランジスタ
のコントロールゲートに前記電気信号を供給する第４のステップを備えたことを特徴とす
る請求項１１に記載の電気光学表示装置の駆動方法。 The amount of current supplied to the current driving element when an electrical signal set by the control circuit based on the display data is supplied to the control gate of the driving transistor,
A second step of supplying the inspection unit with the current detection unit;
A third step of measuring the amount of current to calculate a current value, and comparing the calculated current value with a preset set value;
In the control circuit, the electric signal for correction is set based on the comparison result, and the electric signal is applied to the control gate of the driving transistor with the first transistor and the second transistor turned on. The method of driving an electro-optic display device according to claim 11, further comprising a fourth step of supplying.
オンさせた状態で、前記第２のトランジスタをオフさせて、前記データ線及び前記第１の
トランジスタを介して前記駆動用トランジスタのコントロールゲートに前記補正用の電気
信号を供給する第５のステップを備えたことを特徴とする請求項１１又は１２に記載の電
気光学表示装置の駆動方法。 In the control circuit, a negative high voltage correction electric signal is set, and the second transistor is turned off while the first transistor is turned on, and the data line and the first transistor are turned on. 13. The method of driving an electro-optical display device according to claim 11, further comprising a fifth step of supplying the electric signal for correction to the control gate of the driving transistor through the first and second steps.
大値よりも前記駆動用トランジスタの閾値電圧を上昇させる高電圧値の前記補正用の電気
信号を設定し、前記第１のトランジスタ及び前記第２のトランジスタをオンさせた状態で
、輝点欠陥である前記駆動回路の駆動用トランジスタのコントロールゲートに前記補正用
の電気信号を供給する第６のステップを備えたことを特徴とする請求項１１〜１３のいず
れか１つに記載の電気光学表示装置の駆動方法。 The control circuit sets the correction electric signal having a high voltage value that raises the threshold voltage of the driving transistor from the maximum value of the voltage value of the electric signal supplied when the display data is displayed. And a sixth step of supplying the electric signal for correction to the control gate of the driving transistor of the driving circuit which is a bright spot defect in a state where the first transistor and the second transistor are turned on. The method for driving an electro-optic display device according to claim 11, wherein the electro-optic display device is driven.
量として保持する容量素子と、前記容量素子に保持された電荷量が供給されるコントロー
ルゲート及び絶縁膜に覆われた浮遊ゲートとを有して、前記容量素子に保持された電荷量
に基づいて導通状態が制御される駆動用トランジスタと、前記駆動用トランジスタの導通
状態に応じた電流量が供給される電流駆動素子と、前記電流駆動素子と前記駆動用トラン
ジスタとの間に接続された第２のトランジスタとを、を備え、走査線とデータ線に接続さ
れた駆動回路と、
所定の表示データに基づいて前記駆動回路の容量素子に供給する電気信号を設定する制
御回路と、
を備えた電気光学表示装置が実装されてなる電子機器。 Covered by a first transistor, a capacitive element that holds an electric signal supplied through the first transistor as a charge amount, a control gate to which the charge amount held in the capacitive element is supplied, and an insulating film A driving transistor having a floating gate, the conduction state of which is controlled based on the amount of charge held in the capacitive element, and a current drive in which a current amount corresponding to the conduction state of the driving transistor is supplied A driving circuit connected to a scanning line and a data line, and a second transistor connected between the current driving element and the driving transistor;
A control circuit for setting an electric signal to be supplied to the capacitive element of the drive circuit based on predetermined display data;
An electronic device on which an electro-optic display device including the above is mounted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006339498A JP4984873B2 (en) | 2006-12-18 | 2006-12-18 | Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006339498A JP4984873B2 (en) | 2006-12-18 | 2006-12-18 | Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008151991A true JP2008151991A (en) | 2008-07-03 |
| JP4984873B2 JP4984873B2 (en) | 2012-07-25 |
Family
ID=39654229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006339498A Active JP4984873B2 (en) | 2006-12-18 | 2006-12-18 | Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4984873B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010217901A (en) * | 2007-06-22 | 2010-09-30 | Samsung Mobile Display Co Ltd | Method of manufacturing organic electroluminescent display |
| CN113678189A (en) * | 2019-04-26 | 2021-11-19 | Jsr株式会社 | Method for compensating brightness of display and display |
| JP2023099300A (en) * | 2021-12-30 | 2023-07-12 | エルジー ディスプレイ カンパニー リミテッド | Gate device unit and display |
| WO2024013780A1 (en) * | 2022-07-11 | 2024-01-18 | シャープ株式会社 | Control device and display device |
| US11996042B2 (en) | 2019-04-26 | 2024-05-28 | Mattrix Technologies, Inc. | Method of compensating brightness of display and display |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01219785A (en) * | 1988-02-26 | 1989-09-01 | Mitsubishi Electric Corp | Defect inspecting and repairing device for liquid crystal display |
| JPH01231097A (en) * | 1988-03-10 | 1989-09-14 | Mitsubishi Electric Corp | Method for restoring fault of liquid crystal display |
| JPH04299864A (en) * | 1991-03-28 | 1992-10-23 | Seiko Epson Corp | Active matrix type liquid crystal display |
| JPH09101761A (en) * | 1995-10-03 | 1997-04-15 | Casio Comput Co Ltd | El display device |
| JP2000284751A (en) * | 1999-03-31 | 2000-10-13 | Seiko Epson Corp | Electroluminescence display device |
| JP2000347624A (en) * | 1999-03-31 | 2000-12-15 | Seiko Epson Corp | Electroluminescence display device |
| JP2008058446A (en) * | 2006-08-30 | 2008-03-13 | Sharp Corp | Active matrix display device |
-
2006
- 2006-12-18 JP JP2006339498A patent/JP4984873B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01219785A (en) * | 1988-02-26 | 1989-09-01 | Mitsubishi Electric Corp | Defect inspecting and repairing device for liquid crystal display |
| JPH01231097A (en) * | 1988-03-10 | 1989-09-14 | Mitsubishi Electric Corp | Method for restoring fault of liquid crystal display |
| JPH04299864A (en) * | 1991-03-28 | 1992-10-23 | Seiko Epson Corp | Active matrix type liquid crystal display |
| JPH09101761A (en) * | 1995-10-03 | 1997-04-15 | Casio Comput Co Ltd | El display device |
| JP2000284751A (en) * | 1999-03-31 | 2000-10-13 | Seiko Epson Corp | Electroluminescence display device |
| JP2000347624A (en) * | 1999-03-31 | 2000-12-15 | Seiko Epson Corp | Electroluminescence display device |
| JP2008058446A (en) * | 2006-08-30 | 2008-03-13 | Sharp Corp | Active matrix display device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010217901A (en) * | 2007-06-22 | 2010-09-30 | Samsung Mobile Display Co Ltd | Method of manufacturing organic electroluminescent display |
| US8450121B2 (en) | 2007-06-22 | 2013-05-28 | Samsung Display Co., Ltd. | Method of manufacturing an organic light emitting display |
| CN113678189A (en) * | 2019-04-26 | 2021-11-19 | Jsr株式会社 | Method for compensating brightness of display and display |
| US11996042B2 (en) | 2019-04-26 | 2024-05-28 | Mattrix Technologies, Inc. | Method of compensating brightness of display and display |
| JP2023099300A (en) * | 2021-12-30 | 2023-07-12 | エルジー ディスプレイ カンパニー リミテッド | Gate device unit and display |
| US11862057B2 (en) | 2021-12-30 | 2024-01-02 | Lg Display Co., Ltd. | Gate driver and display device using the same |
| WO2024013780A1 (en) * | 2022-07-11 | 2024-01-18 | シャープ株式会社 | Control device and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4984873B2 (en) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11475839B2 (en) | Pixel circuits for AMOLED displays | |
| JP4266682B2 (en) | Electronic device, driving method of electronic device, electro-optical device, and electronic apparatus | |
| US11030955B2 (en) | Pixel circuits for AMOLED displays | |
| JP6437644B2 (en) | Pixel circuit, driving method therefor, and organic light emitting display | |
| KR100690525B1 (en) | Display apparatus and method of driving the same | |
| JP2004004675A (en) | Electronic device, driving method for the same, electro-optical device, and electronic apparatus | |
| TWI404016B (en) | Display drive apparatus,display apparatus and drive method | |
| WO2016095477A1 (en) | Pixel drive circuit, pixel drive method and display device | |
| KR102343894B1 (en) | Display device | |
| EP2033177B1 (en) | Active matrix display compensation | |
| CN102349098B (en) | Display device and control method thereof | |
| US20230018709A1 (en) | Pixel circuits for amoled displays | |
| US8154566B2 (en) | Active-matrix display apparatus driving method of the same and electronic instruments | |
| KR20090055473A (en) | Display apparatus and fabrication method and fabrication apparatus for the same | |
| US8179343B2 (en) | Display apparatus and driving method of display apparatus | |
| JP4984873B2 (en) | Electro-optical display device driving circuit, electro-optical display device, driving method thereof, and electronic apparatus | |
| KR20100109434A (en) | Pixel driving device, light emitting device and light emitting device driving control method | |
| KR20210084833A (en) | Display Device Including Oxide Thin Film Transistor And Method Of Driving The Same | |
| JP2009282287A (en) | Display device and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4984873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |