JPH0898534A - 力率制御回路 - Google Patents

力率制御回路

Info

Publication number
JPH0898534A
JPH0898534A JP7235916A JP23591695A JPH0898534A JP H0898534 A JPH0898534 A JP H0898534A JP 7235916 A JP7235916 A JP 7235916A JP 23591695 A JP23591695 A JP 23591695A JP H0898534 A JPH0898534 A JP H0898534A
Authority
JP
Japan
Prior art keywords
voltage
transconductance amplifier
node
output
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7235916A
Other languages
English (en)
Inventor
Jeff W Hall
ジェフ・ダブリュー・ホール
Steven M Barrow
スティーブン・エム・バロウ
Jade H Alberkrack
ジェード・エイチ・アルバークラック
Eric W Tisinger
エリック・ダブリュー・ティシンガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0898534A publication Critical patent/JPH0898534A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 平均ＡＣライン電流を正弦波に維持し、かつ
ライン電圧と同相に維持する、集積力率制御回路１２を
提供する。 【解決手段】 集積力率制御回路１２は、ライン電圧の
振幅よりも大きい昇圧されたＤＣ電圧を与える。トラン
スコンダクタンス増幅器１６は、出力電圧がレギュレー
ションから大幅にずれたときに、ブーストされたソース
およびシンク電流を供給する。トランスコンダクタンス
増幅器１６のブーストされたソースおよびシンク電流
は、電圧制御ループが出力電圧変化に応答できる速度を
向上させ、スタートアップ時に調整済み電圧を生成する
のに要する時間を短縮する。比較器１７は、スタートア
ップ時にブースト電流を供給し、ノーマル動作中に無負
荷状態を検出する。比較器１７は、無負荷状態を検出し
て、スイッチングを停止して、範囲外状態が生じる前
に、更なる出力充電を防ぐ。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、電力を変換す
る回路に関し、さらに詳しくは、力率コントローラ(pow
er factor controller) に関する。
【０００２】
【従来の技術】多くの種類の回路は、ブリッジ整流器お
よびバルク蓄積コンデンサ(bulk storage capacitor)を
介してＡＣユーティリティ・ラインからＤＣ電圧を得
る。整流回路は、ＡＣユーティリティ・ライン上の電圧
がバルク蓄積コンデンサ上の電圧を越えるときに、ＡＣ
ユーティリティ・ラインから電力を引き出す。一般に、
電力はユーティリティ・ライン・ピーク電圧付近で供給
され、それにより高い充電電流スパイクが生じる。この
電流スパイクは、高調波成分が高い極めて非正弦的であ
り、その結果、力率状態が悪くなり、入力電力は実際の
電力よりもはるかに高くなる。
【０００３】
【発明が解決しようとする課題】力率制御回路は、平均
的なＡＣライン電流を正弦波に維持し、かつライン電圧
と同相に維持することにより、劣悪な力率負荷を大幅に
改善する。力率制御回路は、ＤＣ電圧を与え、レギュレ
ーション(regulation)の公称点または中央点付近で線形
に動作する。一般に、線形動作は、レギュレーション点
付近の狭い範囲内である。力率制御回路は、出力が大幅
にレギュレーションからずれると、高速に応答しない。
例えば、力率制御回路は、初期パワーアップ時に、レギ
ュレーション点に達するまでかなりの時間を要する。
【０００４】力率制御回路がレギュレーションを行う狭
い範囲内で、回路に対する負荷に応じて高い電流を供給
できる。バルク蓄積コンデンサに対する高い充電電流に
より、電圧がかなり上昇し、この電圧は一般に負荷に分
流されるので、無負荷状態はレギュレーション問題を提
起する。通常、無負荷レギュレーションは、過電圧検出
回路(overvoltage detection circuit) によって処理さ
れ、この過電圧検出回路は、出力電圧が所定の電圧を越
えると、バルク蓄積コンデンサに対する駆動を遮断す
る。
【０００５】
【課題を解決するための手段】レギュレーションからず
れたときに、高速にレギュレーション点に近づき、かつ
無負荷条件下で出力電圧変動を低減する力率制御回路を
提供することは有利である。
【０００６】
【実施例】集積力率制御回路１２を図１に示す。図１に
示すような能動的手法は、ＡＣライン周波数よりもかな
り高い周波数で動作し、そのため受動的回路よりも小型
・軽量で、効率が高い。受動的回路は、コンデンサ，イ
ンダクタおよび整流器の組み合わせからなり、これらは
ライン周波数で動作する。集積力率制御回路１２は、平
均ＡＣライン電流を正弦波に維持し、かつライン電圧と
同相に維持し、それにより電力を負荷に効率的に供給す
る。集積力率制御回路１２は、レギュレーションまでの
時間（整定時間）を短縮する回路と、無負荷状態下で良
好なレギュレーションを行う回路とを含む。
【０００７】集積力率制御回路１２は、制御回路１４，
トランスコンダクタンス増幅器１６，比較器１７および
乗算器１８によって構成される。好適な実施例では、集
積力率制御回路１２は、単一の集積回路として形成され
る。
【０００８】制御回路１４は、出力５８における電圧お
よびインダクタ３８に流れる電流を検出して、出力５８
における電圧を調整し、平均ＡＣライン電流を正弦波に
維持し、かつライン電圧と同相に維持する制御信号を与
える。制御回路１４は、タイマ２２，ラッチ２１，ＯＲ
ゲート２６，バッファ２８，周波数クランプ回路２７，
立ち上がりブランキング回路(leading edge blanking c
ircuit) ２９，比較器１９，２３，２４によって構成さ
れる。電源電圧ＶCCおよびグランドは、集積力率制御回
路１２の端子１５，２０にそれぞれ印加される。電源電
圧ＶCCおよびグランドは、バッファ２８にのみ結合され
て示されるが、実際には、力率制御回路１２のすべての
回路に給電し、図面を簡単にするため結合されて示され
ていない。
【０００９】制御回路１４のラッチ２１は、リセット入
力Ｒ１，Ｒ２，セット入力Ｓ１，Ｓ２，Ｓ３，およびＱ
出力を含む。ラッチ２１のリセット入力Ｒ２はノード６
３に結合され、ラッチ２１のＱ出力はノード６４に結合
される。制御回路１４のタイマ２２は、ノード６４に結
合された入力と、ラッチ２１のリセット入力Ｒ１に結合
された出力とを有する。制御回路１４の比較器２３は、
非反転入力と、基準電圧Ｖref5に結合された反転入力
と、ノード６３に結合された出力とを有する。制御回路
１４のＯＲゲート２６は、ノード６３に結合された第１
入力と、ノード６４に結合された第２入力と、第３入力
と、ノード６６に結合された出力とを有する。制御回路
１４のバッファ２８は、ノード６６に結合された入力
と、ノード６１に結合された出力とを有する。制御回路
１４の周波数クランプ回路２７は、ノード６６に結合さ
れた第１入力と、ノード６２に結合された第２入力と、
ＯＲゲート２６の第３入力に結合された出力とを有す
る。制御回路１４の比較器１９は、基準電圧Ｖref2を受
けるべく結合された第１反転入力と、乗算器１８の出力
に結合された第２反転入力と、非反転入力と、ラッチ２
１のセット入力Ｓ１に結合された出力とを有する。制御
回路１４の立ち上がりブランキング回路２９は、ノード
６１に結合された第１入力と、ノード５７に結合された
第２入力と、比較器１９の非反転入力に結合された出力
とを有する。制御回路１４の比較器２４は、基準電圧Ｖ
ref4を受けるべく結合された反転入力と、ノード５６に
結合された非反転入力と、ラッチ２１のセット入力Ｓ３
に結合された出力とを有する。
【００１０】トランスコンダクタンス増幅器１６は、ノ
ード５６に結合された反転入力と、基準電圧Ｖref1を受
けるべく結合された非反転入力と、電圧基準Ｖref6を受
けるべく結合された第１端子と、電圧基準Ｖref7を受け
るべく結合された第２端子と、ノード５４に結合された
出力とを含む。比較器１７は、ノード５４に結合された
反転入力と、基準電圧Ｖref3を受けるべく結合された非
反転入力と、ラッチ２１のセット入力Ｓ２に結合された
第１出力と、ノード５４に結合された第２出力とを含
む。乗算器１８は、ノード５４に結合された第１入力
と、ノード５３に結合された第２入力と、出力とを有す
る。
【００１１】集積力率制御回路１２に対して外部の一連
の構成要素を図１に示す。ブリッジ整流器３１は、ユー
ティリティ・ライン電圧（例えば、ＡＣ１２０ボルト，
６０ヘルツ）を受ける端子４９，５１と、グランドに結
合された端子と、ノード５２に結合され電圧整流を行う
出力とを含む。コンデンサ３２は、ノード５２とグラン
ドとの間に結合される。電圧を乗算器１８に与える抵抗
分圧器(resistor divider)は、抵抗器３３と抵抗器３４
とからなる。抵抗器３３は、ノード５２に結合された第
１端子と、ノード５３に結合された第２端子とを有す
る。抵抗器３４は、ノード５３に結合された第１端子
と、グランドに結合された第２端子とを有する。
【００１２】インダクタ３８は、コンデンサ３２および
ブリッジ整流器３１からの電流をダイオード４３を介し
て出力５８に結合する。インダクタ３８は、ノード５２
に結合された第１端子と、ノード５９に結合された第２
端子と、第３端子と、グランドに結合された第４端子と
を含む。第３および第４端子は、インダクタ３８の導通
状態を検出する副巻線(auxiliary winding) に結合す
る。抵抗器３７は、比較器２３の非反転入力に結合され
た第１端子と、インダクタ３８の第３端子に結合された
第２端子とを有する。抵抗器３７は、比較器２３の非反
転入力に電流を制限する。
【００１３】電流を出力５８に結合するダイオード４３
は、ノード５９に結合された陽極と、出力５８に結合さ
れた陰極とを有する。トランジスタ４２は、ノード５９
に結合されたドレインと、ノード６１に結合されたゲー
トと、ソース５７とを有し、それぞれ第１電極，制御電
極および第２電極に相当する。好適な実施例では、トラ
ンジスタ４２は、電力ＭＯＳＦＥＴ（金属酸化物半導体
電界効果トランジスタ）である。抵抗器４５は、ノード
５７に結合された第１端子と、グランドに結合された第
２端子とを有する。コンデンサ３６は、ノード５４に結
合された第１端子と、グランドに結合された第２端子と
を有する。出力電圧に相当する電圧を生成する抵抗分圧
器は、抵抗器４６，４７からなる。抵抗器４６は、出力
５８に結合された第１端子と、ノード５６に結合された
第２端子とを有する。抵抗器４７は、ノード５６に結合
された第１端子と、グランドに結合された第２端子とを
有する。コンデンサ４４は、出力５８に結合された第１
端子と、グランドに結合された第２端子とを有する。負
荷４８は、出力５８とグランドとの間に結合する。抵抗
器３９は、電圧基準Ｖref1を受けるべく結合された第１
端子と、ノード６２に結合された第２端子とを有する。
コンデンサ４１は、ノード６２に結合された第１端子
と、グランドに結合された第２端子とを有する。
【００１４】集積力率制御回路１２の動作について以下
で説明する。好適な実施例では、集積力率制御回路１２
は、入力ライン信号の振幅よりも大きいＤＣ出力電圧を
生成する昇圧(voltage boost) 機能を行う。ＡＣライン
信号（ＡＣ１２０ボルト）は、ブリッジ整流器３１の端
子４９，５１に印加される。ブリッジ整流器３１は、ノ
ード５２において整流されたライン電圧信号を与える。
コンデンサ３２はノード５２に結合し、スイッチング過
渡現象(switching transients)を濾波する。集積力率制
御回路１２がパワーアップしたとき、スタートアップ状
態が生じる。コンデンサ４４が放電されると、電源電圧
ＶCCおよび電圧基準Ｖref1-7が安定する時間期間中に、
ラインのピーク電圧まで充電される。好適な実施例で
は、電圧基準Ｖref1-7は、バンドギャップ基準（図示せ
ず）から生成される。
【００１５】集積力率制御回路１２は、電源電圧および
電圧基準が安定した後、出力５８における出力電圧の調
整を開始する。また、集積力率制御回路１２は、ＡＣラ
インからの入力電流も制御する。タイマ２２は、トラン
ジスタ４２の出力スイッチングを開始し、充電シーケン
スを周期的に開始して、出力電圧が調整されたままとな
ることを保証する。タイマ２２は、ラッチ２１をリセッ
トして、Ｑ出力において論理０レベルを生成する。ＯＲ
ゲート２６は、論理０レベルを出力し、これはバッファ
２８によって反転され、それにより論理１レベルをトラ
ンジスタ４２のゲートに与え、これがデバイスを導通状
態にイネーブルする。電流はインダクタ３８およびトラ
ンジスタ４２を介して結合し、抵抗４５両端に電圧を生
成する。初期ターン・オン時の寄生容量は、電圧スパイ
クを生成し、これはトランジスタ４２を早まってオフす
ることがある。。立ち上がりブランキング回路２９は、
電圧スパイクが比較器１９に結合されるのを防ぐ。好適
な実施例では、立ち上がりブランキング回路２９は、立
ち上がり電圧スパイクが通過した後に、比較器１９の非
反転入力をノード５７に結合するスイッチ回路である。
【００１６】電圧は抵抗器４５の両端で線形的に上昇
し、比較器１９の非反転端子に結合する。ノード５７に
おける電圧は、乗算器１８の出力において生成される基
準電圧と比較され、乗算器１８の出力は、比較器１９の
第２反転入力に結合される。乗算器１８の基準電圧は、
ノード５２におけるサンプリングされ全波ブリッジ整流
された正弦波信号と、トランスコンダクタンス増幅器１
６の出力電圧との積である。サンプリングされ全波ブリ
ッジ整流された正弦波信号は、抵抗器３３，３４からな
る抵抗分圧器によってノード５３において大きさが低減
され、乗算器１８の第２入力に結合される。
【００１７】トランスコンダクタンス増幅器１６によっ
て与えられる出力電圧は、出力５８において出力電圧を
サンプリングする電圧制御ループの一部である。抵抗器
４６，４７からなる抵抗分圧器は、出力５８における出
力電圧に相当する電圧をノード５６において生成する。
トランスコンダクタンス増幅器１６は、出力５８におけ
る出力電圧の大きさを基準電圧Ｖref1と比較する。ノー
ド５６における電圧が基準電圧Ｖref1よりも小さいと、
第１状態が生じる。トランスコンダクタンス増幅器１６
は、電流をコンデンサ３６に供給し、これはノード５４
における電圧を増加する。乗算器１８の出力における増
加する電圧は、ラッチ２１がセットされるのを防ぎ、そ
れにより抵抗４５両端で大きな電圧を生成するトランジ
スタ４２がイネーブルされる時間を増加する。出力５８
における出力電圧がレギュレーション以上のとき、第２
状態が生じ、ノード５６における電圧がＶref1よりも大
きくなり、それによりトランスコンダクタンス増幅器１
６はコンデンサ３６から電流を沈め、ノード５４におけ
る電圧を低減する。乗算器１８の出力電圧は低減し、そ
れにより比較器１９はラッチ２１をセットし、これはト
ランジスタ４２をディセーブルする。電圧ループ制御と
全波ブリッジ整流された正弦波信号とを組み合わせるこ
とにより、平均入力電流波形は正弦波に制御され、力率
制御された入力信号となる。比較器１９の第１反転入力
に結合される基準電圧Ｖref2は、ノード５７における最
大電圧を制限し、Ｖref2を越えたときにトランジスタ４
２をオフすることにより、インダクタ３８が飽和するの
を防ぐ。
【００１８】ラッチ２１の出力は、比較器１９の非反転
入力が乗算器１８の出力において生成された基準電圧以
下である限り、論理０レベルのままである。この状態
で、ラッチ２１はリセットされ、ノード６１は論理１レ
ベルとなり、電力スイッチ４２はイネーブルされる。ラ
ッチ２１の出力は、ノード５７における電圧が乗算器１
８の出力で与えられる基準電圧を越えると、論理１レベ
ルに遷移し、トランジスタ４２をディセーブルさせる。
インダクタ３８がその蓄積されたエネルギをダイオード
４３を介してコンデンサ４４および負荷４８に転送する
と、トランジスタ４２のドレイン電圧は増加する。
【００１９】インダクタ３８上のセンス巻線６８は、イ
ンダクタ３８のすべてのエネルギがコンデンサ４４およ
び負荷４８に転送されるのを監視する。抵抗器３７は、
センス巻線６８に流れる電流を制限する。エネルギが最
初にインダクタ３８から転送され、それにより比較器２
３の出力を論理１レベルにすると、比較器２３の非反転
入力における電圧はＶref5よりも大きくなる。この信号
はラッチをリセットするが、比較器２３の出力における
論理１レベルをＯＲゲート２６の第１入力に結合するこ
とにより、トランジスタ４２のゲートを論理０レベルに
保持する。インダクタ３８のすべてのエネルギが転送さ
れた後、比較器２３の非反転入力における電圧は降下す
る。比較器２３の非反転入力における電圧がＶref5以下
に降下すると、比較器２３の出力は論理０レベルに遷移
する。比較器２３の出力における論理０レベルにより、
ラッチ２１（リセット）は、トランジスタ４２をイネー
ブルでき、それにより新たなサイクルを開始する。好適
な実施例では、ラッチ２１へのリセット信号がインダク
タ３８からの低いエネルギ転送のため生成しない場合
に、タイマ２２はラッチ２１にリセット・パルスを与え
て、別の出力スイッチング・シーケンスを開始する。
【００２０】周波数クランプ回路２７は、集積力率制御
回路１２が動作する最大周波数を制御する。最大周波数
は、抵抗器３９，コンデンサ４１および基準電圧Ｖref1
によって制御される。集積力率制御回路１２が大きな電
磁雑音を発生することを防ぐため、最大周波数が導入さ
れる。
【００２１】集積力率制御回路１２の電圧制御ループ
は、力率補正された信号を生成するため、低速となるよ
うに意図的に設計される。電圧制御ループの一般的な帯
域幅は、２０ヘルツである。出力５８における電圧変化
に対する応答時間は遅いので、これは出力５８における
大きな電圧変動が生じる状況を発生する。一般に、過電
圧クランプ回路は、出力５８におけるオーバシュートを
出力電圧の所定のパーセントに制限する。好適な実施例
では、出力電圧は、調整電圧に対して最大８パーセント
にクランプされる。比較器２４は、集積力率制御回路１
２用の過電圧クランプ回路である。比較器２４の反転入
力に結合されるＶref4は、８パーセント過電圧に相当す
る。出力電圧は、抵抗器４６，４７（ノード５６におけ
る）からなる抵抗分圧器を介してサンプリングされる。
ノード５６における電圧がＶref4（８パーセント過電圧
に相当する）を越えると、比較器２４はラッチ２１をセ
ットする。ラッチ２１はトランジスタ４２をディセーブ
ルし、これはスイッチングを終了する。
【００２２】トランスコンダクタンス増幅器１６は、電
圧制御ループ用に用いられ、過電圧クランプ回路（比較
器２４）とともに、ノード５６のオフを検出し、これは
集積力率制御回路１２に必要なピン数を低減する。電圧
制御ループの小さな帯域幅は、（トランスコンダクタン
ス増幅器１６からの）小さい出力電流と、大容量を有す
るコンデンサ３６とを介して達成される。小帯域幅の問
題は、負荷遷移およびターン・オン遷移に対する応答時
間で生じる。過電圧クランプ回路は、オーバシュートを
公称値（調整済み電圧(regulated voltage) ）以上の固
定パーセントに制限するが、このパーセントは、出力リ
プル電圧(output ripple voltage) の範囲より上であ
る。ある状況では、オーバシュートおよびリプルに課せ
られる制限は、負荷遷移には高すぎ、そのため出力電圧
をより厳密な公差に調整する必要がある。トランスコン
ダクタンス増幅器１６は、ノード５４が規定範囲外のと
きに、その出力電圧を高速に変更するためブーストされ
た電流を供給する。このブーストされた電流は、トラン
スコンダクタンス増幅器１６のトランスコンダクタンス
（ｇｍ）の増加に相当する。トランスコンダクタンス増
幅器１６のトランスコンダクタンスを増加すると、電圧
ループ応答が高速化し、出力５８における大きな変化に
対する高速応答が可能になる。トランスコンダクタンス
増幅器１６は、ノード５６における電圧がＶref6を越え
るときに、ノード５４における電圧を高速に増加するた
めブーストされたソース電流を供給する。トランスコン
ダクタンス増幅器１６は、ノード５６における電圧がＶ
ref7よりも小さいときに、ノード５４における電圧を高
速に低減するためブーストされたシンク電流を供給す
る。例えば、Ｖref1が５ボルトであると想定すると、出
力５８が４パーセント過電圧よりも大きいときに、５．
２ボルトのＶref7によりシンク電流用のブースト状態が
ノード５４における電圧を低減し、それにより（過電圧
クランプが必要になる前に）出力５８における電圧を高
速に低減する。出力５８が１０パーセント不足電圧(und
ervoltage)のとき、４．５ボルトのＶref6により、ソー
ス電流用のブースト状態がノード５４における電圧を増
加し、出力５８における電圧を増加して、それによりさ
らに厳密な調整を維持する。
【００２３】乗算器１８は、ノード５４において所定の
電圧範囲内で動作する。スタートアップ時に、ノード５
４における電圧は所定の電圧範囲外であり、そのためノ
ード５４を所定の電圧範囲に高速に充電し、調整プロセ
スが開始できる。比較器１７は、ノード５４における電
圧を検出し、ノード５４における電圧がＶref3以下の場
合に、コンデンサ３６を高速に充電するための大きな電
流を供給する。例えば、乗算器１８がレギュレーション
・プロセスを開始するためノード５４において２ボルト
を必要とする場合、基準電圧Ｖref3は１．７ボルトであ
り、これは乗算器１８によって必要とされる２ボルトよ
りも小さい。比較器１７およびトランスコンダクタンス
増幅器１６はともに、ノード５４における電圧が１．７
ボルトよりも小さい場合に、この状態においてコンデン
サ３６を充電する。トランスコンダクタンス増幅器１６
は、この状態でブースト電流を供給し、これは乗算器１
８の動作電圧範囲に達する時間をさらに短縮する。比較
器１７は、ノード５４における電圧が１．７ボルトを越
えると、コンデンサ３６を充電する電流を供給しない。
トランスコンダクタンス増幅器１６は、このとき電圧制
御ループに対する制御を行う。
【００２４】比較器１７は、低負荷または無負荷状態に
ついて個別の機能を行う。例えば、充電サイクル中に負
荷が除去された場合、インダクタ３８によって与えられ
る電流はコンデンサ４４を充電し、これにより過電圧状
態が生じる可能性がある。無負荷または低負荷により、
出力５８における電圧は極めて低いレートで変化する。
出力５８がさらにレギュレーションからはずれることを
防ぐため、追加充電サイクルを防がなければならない。
ノード５６における電圧がＶref1およびＶref7を越える
ので、トランスコンダクタンス増幅器１６はコンデンサ
３６を放電する。ノード５４における電圧がＶref3以下
に降下すると、比較器１７は、ラッチ２１のセット入力
Ｓ２において論理１レベルを生成する。比較器１７はラ
ッチ２１をセットし（Ｑ出力は論理１レベルである）、
トランジスタ４２がイネーブルされるのを防ぐ。好適な
実施例では、トランスコンダクタンス増幅器１６がシン
ク電流を供給しても、比較器１７はノード５４を１．７
ボルトに保持する。従って、負荷が出力５８から切り離
されても、比較器１７は高いレギュレーションを行う。
【００２５】図２は、本発明による図１のトランスコン
ダクタンス増幅器１６および比較器１７の概略図であ
る。トランスコンダクタンス増幅器１６は、集積力率制
御回路１２が図１の出力５８における変化に応答するス
ピードを上昇させる、シンクおよびソース電流用のブー
スト回路を含む。好適な実施例では、Ｖref6はＶref1よ
りも小さく、Ｖref7はＶref1よりも大きい。比較器１７
は、無負荷が検出されたときに、レギュレーションを維
持するため、図１のトランジスタ４２をディセーブルす
る信号を与える出力を含む。
【００２６】トランスコンダクタンス増幅器１６は、第
１ブースト回路７１，トランスコンダクタンス増幅段７
２および第２ブースト回路７３によって構成される。ト
ランスコンダクタンス増幅段７２は、トランジスタ７
６，７７，７９，８１，８２，８３，８４，８６と、電
流源７８とを含む。トランジスタ７６，７７，８３，８
４はｎチャネル・エンハンスメントＭＯＳＦＥＴであ
る。トランジスタ７９，８１，８２，８６は、ｐチャネ
ル・エンハンスメントＭＯＳＦＥＴである。電流源７８
は、バイアス電流を供給し、ノード１１７に結合された
第１端子と、グランドに結合された第２端子とを有す
る。トランジスタ７６，７７は、差動入力段を形成す
る。トランジスタ７６は、基準電圧Ｖref1を受けるべく
結合されたゲートと、ノード１１６に結合されたドレイ
ンと、ノード１１７に結合されたソースとを有する。ト
ランジスタ７７は、図１のノード５６に結合されたゲー
トと、ノード１１８に結合されたドレインと、ノード１
１７に結合されたソースとを有する。トランジスタ７
９，８１は、差動入力段に対する能動負荷を形成する。
トランジスタ７９は、ノード１１６に結合されたゲート
およびドレインと、電源電圧ＶCCを受けるべく結合され
たソースとを有する。トランジスタ８１は、ノード１１
８に結合されたゲートおよびドレインと、電源電圧ＶCC
を受けるべく結合されたソースとを有する。
【００２７】トランジスタ８２，８３，８４，８６は、
トランスコンダクタンス増幅段７２の出力段を形成す
る。トランジスタ８６は、ノード１１６に結合されたゲ
ートと、図１のノード５４に結合されたドレインと、電
源電圧ＶCCを受けるべく結合されたソースとを有する。
トランジスタ８２は、ノード１１８に結合されたゲート
と、ノード１１９に結合されたドレインと、電源電圧Ｖ
CCを受けるべく結合されたソースとを有する。トランジ
スタ８３は、ノード１１９に結合されたゲートおよびド
レインと、グランドに結合されたソースとを有する。ト
ランジスタ８４は、ノード１１９に結合されたゲート
と、図１のノード５４に結合されたドレインと、グラン
ドに結合されたソースとを有する。
【００２８】トランスコンダクタンス増幅段７２は、図
３の領域１３３〜１３５に示されるように、ノード５６
における電圧に応答する。ノード５６における電圧がＶ
ref6よりも大きく、Ｖref7よりも小さいときに、トラン
スコンダクタンス増幅段７２は線形的に応答する。トラ
ンスコンダクタンス増幅段７２からのソース電流は、Ｖ
ref6より小さいノード５６における電圧について、領域
１３４に示すように、最大値に制限される。トランスコ
ンダクタンス増幅段７２からのシンク電流は、Ｖref7よ
りも大きいノード５６における電圧について、領域１３
５に示すように、最小値に制限される。トランスコンダ
クタンス増幅段７２は、図１の出力５８における電圧が
十分範囲外のときに、高速に応答するため図１のノード
５４を高速にスルー(slew)するのに十分な電流出力を有
していない。
【００２９】図２に戻って、第１ブースト回路７１は、
電流源８９と、トランジスタ８７，８８，９１，９２，
９３，９４とによって構成される。第１ブースト回路７
１は、ノード５６（トランスコンダクタンス増幅器１６
の反転入力）がＶref6以下のときに、（トランスコンダ
クタンス増幅器１６の出力における）ソース電流をノー
ド５４に供給するためのスイッチング可能な電流源であ
る。電流源８９は、ノード１１３に結合された第１端子
と、グランドに結合された第２端子とを有する。トラン
ジスタ８７，８８は、差動入力段を形成する。トランジ
スタ８７は、ノード５６に結合されたゲートと、ノード
１１２に結合されたドレインと、ノード１１３に結合さ
れたソースとを有する。トランジスタ８８は、基準電圧
Ｖref6を受けるべく結合されたゲートと、ノード１１４
に結合されたドレインと、ノード１１３に結合されたソ
ースとを有する。トランジスタ９１，９２は、電流ミラ
ー回路を形成する。トランジスタ９１は、ノード１１２
に結合されたゲートおよびドレインと、電源電圧ＶCCを
受けるべく結合されたソースとを有する。トランジスタ
９２は、ノード１１２に結合されたゲートと、ノード１
１４に結合されたドレインと、電源電圧ＶCCを受けるべ
く結合されたソースとを有する。トランジスタ９３，９
４は、ソース電流を供給する第１ブースト回路７１の出
力段を形成する。トランジスタ９３は、ノード１１４に
結合されたゲートおよびドレインと、電源電圧ＶCCを受
けるべく結合されたソースとを有する。トランジスタ９
４は、ノード１１４に結合されたゲートと、ノード５４
に結合されたドレインと、電源電圧ＶCCを受けるべく結
合されたソースとを有する。
【００３０】第１ブースト回路７１によって供給される
ソース電流は、図３の領域１３１に相当し、また出力５
８（図１）がレギュレーション電圧よりもかなり低いと
きの状態に相当する。第１ブースト回路は、ノード５６
における電圧がＶref6よりも小さいときにソース電流を
供給し、これは比較器１９（図１）の第２反転入力にお
ける電圧を上昇させ、それによりインダクタ３８（図
１）は出力５８（図１）における電圧を高速に上昇させ
るためより多くのエネルギを蓄積することに留意された
い。
【００３１】図２に戻って、第２ブースト回路７３は、
電流源９８と、トランジスタ９６，９７，９９，１０
１，１０２，１０３とによって構成される。第２ブース
ト回路７３は、ノード５６（トランスコンダクタンス増
幅器１６の反転入力）がＶref7よりも大きいときに、
（トランスコンダクタンス増幅器１６の出力における）
シンク電流をノード５４に供給するためのスイッチング
可能な電流源である。電流源９８は、ノード１２３に結
合された第１端子と、電源電圧ＶCCを受けるべく結合さ
れた第２端子とを有する。トランジスタ９６，９７は、
差動入力段を形成する。トランジスタ９６は、ノード５
６に結合されたゲートと、ノード１２２に結合されたド
レインと、ノード１２３に結合されたソースとを有す
る。トランジスタ９７は、基準電圧Ｖref7を受けるべく
結合されたゲートと、ノード１２４に結合されたドレイ
ンと、ノード１２３に結合されたソースとを有する。ト
ランジスタ９９，１０１は、電流ミラー回路を形成す
る。トランジスタ９９は、ノード１２２に結合されたゲ
ートおよびドレインと、グランドに結合されたソースと
を有する。トランジスタ１０１は、ノード１２２に結合
されたゲートと、ノード１２４に結合されたドレイン
と、グランドに結合されたソースとを有する。トランジ
スタ１０２，１０３は、シンク電流を供給する第２ブー
スト回路７３の出力段を形成する。トランジスタ１０２
は、ノード１２４に結合されたゲートおよびドレイン
と、グランドに結合されたソースとを有する。トランジ
スタ１０３は、ノード１２４に結合されたゲートと、ノ
ード５４に結合されたドレインと、グランドに結合され
たソースとを有する。
【００３２】第２ブースト回路７３によって供給される
シンク電流は、図３の領域１３２に相当し、また出力５
８（図１）がレギュレーション電圧よりもかなり大きい
ときの状態に相当する。第２ブースト回路は、ノード５
６における電圧がＶref7よりも大きいときに、シンク電
流を供給し、これは比較器１９（図１）の第２反転入力
における電圧を低減し、それによりインダクタ３８（図
１）はあまりエネルギを蓄積せず、あるいはトランジス
タ４２（図１）のスイッチングを終了し、コンデンサ４
４がインダクタ３８（図１）によってさらに充電される
のを防ぐ。
【００３３】トランスコンダクタンス増幅器１６の電圧
対電流の特性の合成を図３に示す。領域１３７は、第１
ブースト回路７１に相当し、領域１３６は、トランスコ
ンダクタンス増幅段７２の線形応答に相当し、領域１３
８は、第２ブースト回路７３に相当する。
【００３４】図２に戻って、比較器１７は、スタートア
ップ中に図１のコンデンサ３６を充電して、電圧制御ル
ープをレギュレーション状態にし、無負荷状態を検出す
る。比較器１７は、図１のトランジスタ４２が無負荷状
態下でスイッチングすることを防ぎ、レギュレーション
を維持する。比較器１７は、電流源１０９，１１１，ト
ランジスタ１０４，１０６，１０７，１０８およびバッ
ファ１１２によって構成される。トランジスタ１０７は
バイポーラｎｐｎトランジスタで、トランジスタ１０８
はバイポーラｐｎｐトランジスタである。
【００３５】トランジスタ１０７は、ノード１２７に結
合されたベースと、ノード５４に結合されたエミッタ
と、ノード１２６に結合されたコレクタとを有する。ト
ランジスタ１０７のエミッタは、比較器１７の第２出力
および反転入力に相当する。トランジスタ１０４は、ノ
ード１２６に結合されたゲートおよびドレインと、電源
電圧ＶCCを受けるべく結合されたソースとを有する。電
流源１０９は、電源電圧ＶCCを受けるべく結合された第
１端子と、ノード１２７に結合された第２端子とを有す
る。トランジスタ１０８は、基準電圧Ｖref3を受けるべ
く結合されたベースと、ノード１２７に結合されたエミ
ッタと、グランドに結合されたコレクタとを有する。ト
ランジスタ１０８のベースは、比較器１７の非反転入力
に相当する。トランジスタ１０６は、ノード１２６に結
合されたゲートと、ノード１２８に結合されたドレイン
と、電源電圧ＶCCを受けるべく結合されたソースとを有
する。電流源１１１は、ノード１２８に結合された第１
端子と、グランドに結合された第２端子とを有する。バ
ッファ１１２は、ノード１２８に結合された入力と、出
力１２９とを有する。バッファ１１２の出力１２９は、
ラッチ２１（図１）のセット入力Ｓ２に結合する比較器
１７の第１出力に相当する。
【００３６】トランジスタ１０７のベース・エミッタ接
合は、ノード５４における電圧が基準電圧Ｖref3以下に
降下すると、順方向バイアスされる。トランジスタ１０
７は、この状態において、ノード５４の電圧をおよそＶ
ref3の電圧に維持する電流を供給する。トランジスタ１
０４，１０６は、電流ミラーとして構成される。トラン
ジスタ１０７による電流結合は、トランジスタ１０６に
よって鏡映され、ノード１２８を論理１レベルに駆動
し、この論理１レベルはバッファ１１２によってバッフ
ァされ、バッファ１１２の出力１２９（論理１レベル）
で与えられる。逆に、出力１２９は、トランジスタ１０
７を介して電流が結合しない（電流源１１１がノード１
２８を論理０レベルにする）と、論理０レベルになり、
バッファ１１２の出力１２９で与えられる。
【００３７】以上、集積力率制御回路が提供されたこと
が理解される。この集積力率制御回路は、トランスコン
ダクタンス増幅器，乗算器および制御回路を含み、調整
済みＤＣ出力電圧を生成する電圧制御ループを形成す
る。好適な実施例では、ＤＣ出力電圧は、入力ＡＣライ
ン電圧信号の振幅よりも大きい。集積力率制御回路は、
負荷および蓄積コンデンサに電流を供給するためインダ
クタを充電するトランジスタをイネーブルおよびディセ
ーブルする。
【００３８】トランスコンダクタンス増幅器は、ＤＣ出
力電圧とレギュレーション電圧との間の差に相当する誤
差信号を生成する。トランスコンダクタンス増幅器は、
ＤＣ出力電圧が所定の範囲外のときに、大きなシンク電
流またはソース電流を供給する第１および第２ブースト
回路を含む。好適な実施例では、トランスコンダクタン
ス増幅器は、ＤＣ出力電圧に比例する電圧を第１基準電
圧と比較する。第１基準電圧は、レギュレーション電圧
に相当する。また、トランスコンダクタンス増幅器は、
所定の範囲のエンド・ポイントに相当する第２および第
３基準電圧を受ける。
【００３９】トランスコンダクタンス増幅器は、ＤＣ出
力電圧に比例する電圧が第２基準電圧よりも小さいと
き、ブーストされたソース電流を供給する。第２基準電
圧は、第１基準電圧よりも小さく、ＤＣ出力電圧がレギ
ュレーション電圧よりも小さいときの状態に相当する。
ブーストされたソース電流は、電圧制御ループの応答時
間を高速化し、それにより負荷および蓄積コンデンサに
より多くの電流を供給し、そのためＤＣ出力電圧が上昇
する。
【００４０】同様に、トランスコンダクタンス増幅器
は、ＤＣ出力電圧に比例する電圧が第３基準電圧よりも
大きいとき、ブーストされたシンク電流を供給する。第
３基準電圧は、第１基準電圧よりも大きく、ＤＣ出力電
圧がレギュレーション電圧よりも大きいときの状態に相
当する。ブーストされたソース電流は、トランジスタを
ディセーブルする電圧制御ループの応答時間を高速化
し、それによりＤＣ出力電圧がさらに増加することを防
ぎ、より厳密なレギュレーションを維持する。
【００４１】トランスコンダクタンス増幅器とともに、
比較器が追加され、この比較器は、トランスコンダクタ
ンス増幅器の誤差信号を検出し、無負荷状態を検出す
る。スタートアップ時に、比較器は、（ブーストされた
ソース電流で）トランスコンダクタンス増幅器の出力に
おけるキャパシタンスを充電するのを助け、電圧制御ル
ープを高速にセットアップし、調整済み電圧を供給す
る。無負荷状態では、（負荷が存在しないので）蓄積コ
ンデンサは放電せず、インダクタを介する更なる充電に
より、ＤＣ出力電圧は増加する。比較器は、トランスコ
ンダクタンス増幅器の誤差信号を第４基準電圧と比較す
る。無負荷状態は、トランスコンダクタ増幅器にその出
力における電圧を連続的に低減させることにより明白と
なる。比較器は、出力信号を生成し、この出力信号は制
御回路によって受信され、トランスコンダクタンス増幅
器の出力における電圧が第４基準電圧よりも小さいとき
に、（更なる充電を防ぐため）トランジスタをディセー
ブルする。比較器は、ＤＣ出力電圧が大きくレギュレー
ションから外れる状態を防ぎ、トランスコンダクタンス
増幅器の出力電圧を第４基準電圧にクランプして、電圧
制御ループを維持する。一般に、力率制御回路の電圧制
御ループの応答時間を向上させる方法が提供される。Ｄ
Ｃ出力電圧は、トランスコンダクタンス増幅器によって
第１基準電圧と比較される。トランスコンダクタンス増
幅器は、調整済み電圧を維持するため誤差信号を生成す
る。ＤＣ出力電圧が所定の範囲外のとき、トランスコン
ダクタンス増幅器の出力電流はブーストされる。誤差信
号を生成するために要する時間は低減され、ＤＣ出力電
圧の変化に対する電圧制御ループ応答を向上させる。
【００４２】本発明の特定の実施例について説明してき
たが、更なる修正や改善は当業者に想起される。本発明
は図示の特定の形式に限定されず、特許請求の範囲は、
本発明の精神および範囲から逸脱しない一切の修正を網
羅するものとする。
【図面の簡単な説明】
【図１】本発明による集積力率制御回路および周辺回路
の概略図である。
【図２】本発明による、図１の集積力率回路用のトラン
スコンダクタンス増幅器および比較器の概略図である。
【図３】図２のトランスコンダクタンス増幅器の電圧対
電流応答を示す図である。
【符号の説明】
１２ 集積力率制御回路 １４ 制御回路 １５，２０ 集積力率制御回路の端子 １６ トランスコンダクタンス増幅器 １７ 比較器 １８ 乗算器 １９，２３，２４ 比較器 ２１ ラッチ ２２ タイマ ２６ ＯＲゲート ２７ 周波数クランプ回路 ２８ バッファ ２９ 立ち上がりブランキング回路 ３１ ブリッジ整流器 ３２ コンデンサ ３３，３４ 抵抗器 ３６ コンデンサ ３７ 抵抗器 ３８ インダクタ ３９ 抵抗器 ４１ コンデンサ ４２ トランジスタ ４３ ダイオード ４４ コンデンサ ４５，４６，４７ 抵抗器 ４８ 負荷 ４９，５１ ブリッジ整流器３１の端子 ５２，５３，５４，５６，５７，５９，６１，６２，６
３，６４，６６ ノード ５８ 出力 ６８ センス巻線 ７１ 第１ブースト回路 ７２ トランスコンダクタンス増幅段 ７３ 第２ブースト回路 ７６，７７，７９，８１，８２，８３，８４，８６ ト
ランジスタ ７８ 電流源 ８７，８８，９１，９２，９３，９４ ８９ 電流源 ９６，９７，９９，１０１，１０２，１０３ トランジ
スタ ９８ 電流源 １０４，１０６，１０７，１０８ トランジスタ １０９，１１１ 電流源 １１２ バッファ １１３，１１４，１１６，１１７，１１８，１１９，１
２２，１２３，１２４，１２６，１２７，１２８ ノー
ド １２９ バッファ１２２の出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーブン・エム・バロウ アメリカ合衆国アリゾナ州フェニックス、 イースト・コラ・キャニョン・ドライブ 4135 (72)発明者 ジェード・エイチ・アルバークラック アメリカ合衆国アリゾナ州テンピ、イース ト・カル・デ・カバロス1834 (72)発明者 エリック・ダブリュー・ティシンガー アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・モンロー2006

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 平均ＡＣライン電流を正弦波に維持し、
    かつＡＣライン電圧信号と同相に維持する集積力率制御
    回路（１２）であって、トランジスタ（４２）をイネー
    ブルおよびディセーブルして、全波整流されたＡＣライ
    ン電圧信号からＤＣ出力電圧を生成する集積力率制御回
    路（１２）であって：前記ＤＣ出力電圧に応答して、誤
    差信号を与えるトランスコンダクタンス増幅器（１６）
    であって、前記トランスコンダクタンス増幅器（１６）
    は、所定の入力電圧範囲内で線形の電圧対電流応答を与
    え、かつ前記所定の入力電圧範囲外のとき、ブーストさ
    れた電流を与える、トランスコンダクタンス増幅器（１
    ６）；前記全波整流されたＡＣライン電圧信号と、前記
    トランスコンダクタンス増幅器（１６）の誤差信号とに
    応答し、制御信号を与える乗算器（１８）；および前記
    乗算器の制御信号に応答する制御手段（１４）であっ
    て、前記ＤＣ出力電圧を調整する電圧制御ループは、前
    記乗算器（１８）と、トランスコンダクタンス増幅器
    （１６）と、制御手段（１４）とによって形成され、前
    記トランスコンダクタンス増幅器（１６）のブーストさ
    れた電流は、前記電圧制御ループが前記ＤＣ出力電圧の
    変化に応答する速度を向上させる制御手段（１４）；に
    よって構成されることを特徴とする集積力率制御回路
    （１２）。
  2. 【請求項２】 力率制御回路（１２）の電圧制御ループ
    の応答時間を向上させる方法であって：トランスコンダ
    クタ増幅器（１６）で、ＤＣ出力電圧を第１基準電圧と
    比較する段階であって、前記トランスコンダクタンス増
    幅器（１６）は、前記ＤＣ出力電圧を調整するための誤
    差信号を生成する段階；および前記ＤＣ出力電圧が所定
    の範囲外のとき、前記トランスコンダクタンス増幅器
    （１６）の出力電流をブーストする段階であって、前記
    トランスコンダクタンス増幅器（１６）の前記出力電流
    をブーストすることは、誤差信号を生成する時間を短縮
    し、それにより前記力率制御回路（１２）の電圧制御ル
    ープの応答時間を向上させる段階；によって構成される
    ことを特徴とする方法。
  3. 【請求項３】 平均ＡＣライン電流を正弦波に維持し、
    かつＡＣライン電圧信号と同相に維持する集積力率制御
    回路（１２）であって、トランジスタ（４２）をイネー
    ブルおよびディセーブルして、全波整流されたＡＣライ
    ン電圧信号からＤＣ出力電圧を生成する集積力率制御回
    路（１２）であって：前記ＤＣ出力電圧に応答して、誤
    差信号を与えるトランスコンダクタンス増幅器（１６）
    であって、前記トランスコンダクタンス増幅器（１６）
    は、所定の入力電圧範囲内で線形の電圧対電流応答を与
    え、かつ前記所定の入力電圧範囲外のとき、ブーストさ
    れた電流を与える、トランスコンダクタンス増幅器（１
    ６）；前記全波整流されたＡＣライン電圧信号と、前記
    トランスコンダクタンス増幅器（１６）の誤差信号とに
    応答し、制御信号を与える乗算器（１８）；前記トラン
    スコンダクタンス増幅器（１６）の誤差信号に応答し
    て、前記誤差信号が基準信号よりも小さいときに、無負
    荷信号を与える比較器（１７）；および前記乗算器（１
    ８）の制御信号に応答する制御手段（１４）であって、
    前記ＤＣ出力電圧を調整する電圧制御ループは、前記乗
    算器（１８）と、トランスコンダクタンス増幅器（１
    ６）と、制御手段（１４）とによって形成され、前記ト
    ランスコンダクタンス増幅器（１６）のブーストされた
    電流は、前記電圧制御ループが前記ＤＣ出力電圧の変化
    に応答する速度を向上させ、前記制御手段（１４）は、
    前記比較器（１７）の無負荷信号に応答して、前記トラ
    ンジスタ（４２）をディセーブルして、無負荷状態にお
    いてＤＣ出力電圧の更なる上昇を防ぐ制御手段（１
    ４）；によって構成されることを特徴とする集積力率制
    御回路（１２）。
JP7235916A 1994-09-06 1995-08-23 力率制御回路 Pending JPH0898534A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/300,545 US5502370A (en) 1994-09-06 1994-09-06 Power factor control circuit having a boost current for increasing a speed of a voltage control loop and method therefor
US300545 1994-09-06

Publications (1)

Publication Number Publication Date
JPH0898534A true JPH0898534A (ja) 1996-04-12

Family

ID=23159554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7235916A Pending JPH0898534A (ja) 1994-09-06 1995-08-23 力率制御回路

Country Status (5)

Country Link
US (1) US5502370A (ja)
EP (1) EP0701317B1 (ja)
JP (1) JPH0898534A (ja)
DE (1) DE69519212T2 (ja)
FI (1) FI113808B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061985A (ja) * 2009-09-10 2011-03-24 Rohm Co Ltd チャージポンプ回路の制御回路、制御方法およびそれらを利用した電源回路およびオーディオシステム

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1268474B1 (it) * 1993-10-22 1997-03-04 St Microelectronics Srl Convertitore statico dc-dc funzionante in modo discontinuo
EP0688076B1 (en) * 1994-06-13 1997-11-12 BULL HN INFORMATION SYSTEMS ITALIA S.p.A. Power supply with power factor correction and protection against failures of the power factor correction
US5747977A (en) * 1995-03-30 1998-05-05 Micro Linear Corporation Switching regulator having low power mode responsive to load power consumption
US5903138A (en) * 1995-03-30 1999-05-11 Micro Linear Corporation Two-stage switching regulator having low power modes responsive to load power consumption
US5757174A (en) * 1995-07-19 1998-05-26 Micro Linear Corporation Current sensing technique using MOS transistor scaling with matched current sources
US5825165A (en) * 1996-04-03 1998-10-20 Micro Linear Corporation Micropower switch controller for use in a hysteretic current-mode switching regulator
US5838145A (en) * 1996-05-30 1998-11-17 Poon; Franki Ngai Kit Transient load corrector for switching converters
US5917690A (en) * 1996-06-03 1999-06-29 Scientific-Atlanta, Inc. Regulated current power supply with isolated secondary and output current limiting
US5798635A (en) * 1996-06-20 1998-08-25 Micro Linear Corporation One pin error amplifier and switched soft-start for an eight pin PFC-PWM combination integrated circuit converter controller
US5742151A (en) * 1996-06-20 1998-04-21 Micro Linear Corporation Input current shaping technique and low pin count for pfc-pwm boost converter
US5804950A (en) * 1996-06-20 1998-09-08 Micro Linear Corporation Input current modulation for power factor correction
US5808455A (en) * 1996-11-13 1998-09-15 Micro Linear Corporation DC-to-DC converter having hysteretic current limiting
US5818207A (en) * 1996-12-11 1998-10-06 Micro Linear Corporation Three-pin buck converter and four-pin power amplifier having closed loop output voltage control
US5811999A (en) * 1996-12-11 1998-09-22 Micro Linear Corporation Power converter having switching frequency phase locked to system clock
US5894243A (en) * 1996-12-11 1999-04-13 Micro Linear Corporation Three-pin buck and four-pin boost converter having open loop output voltage control
JP3719303B2 (ja) * 1997-03-19 2005-11-24 株式会社デンソー 車両用電源供給装置
US6075295A (en) * 1997-04-14 2000-06-13 Micro Linear Corporation Single inductor multiple output boost regulator
US5926384A (en) * 1997-06-26 1999-07-20 Harris Corporation DC-dC converter having dynamic regulator with current sourcing and sinking means
US5862045A (en) * 1998-04-16 1999-01-19 Motorola, Inc. Switched mode power supply controller and method
US6144245A (en) * 1998-06-29 2000-11-07 Unitrode Corporation Adaptive leading edge blanking circuit to eliminate spike on power switching transistor current sense signal
US6429709B1 (en) * 1998-12-14 2002-08-06 Semiconductor Components Industries Llc Power converter circuit and method for controlling
US6166455A (en) * 1999-01-14 2000-12-26 Micro Linear Corporation Load current sharing and cascaded power supply modules
US6091233A (en) * 1999-01-14 2000-07-18 Micro Linear Corporation Interleaved zero current switching in a power factor correction boost converter
US6344980B1 (en) 1999-01-14 2002-02-05 Fairchild Semiconductor Corporation Universal pulse width modulating power converter
US7007090B1 (en) * 2000-03-31 2006-02-28 Intel Corporation Techniques of utilizing actually unused bandwidth
US6275397B1 (en) 2000-06-27 2001-08-14 Power-One, Inc. Power factor correction control circuit for regulating the current waveshape in a switching power supply
EP1387475A1 (en) * 2002-08-01 2004-02-04 STMicroelectronics S.r.l. Circuit for the programmable protection of output overvoltages in a power factor corrector
US7033466B2 (en) * 2002-09-27 2006-04-25 United Technologies Corporation Electrochemical stripping using single loop control
US6756771B1 (en) 2003-06-20 2004-06-29 Semiconductor Components Industries, L.L.C. Power factor correction method with zero crossing detection and adjustable stored reference voltage
US6903914B1 (en) * 2003-12-02 2005-06-07 Intersil Americas, Inc. DC-DC converter having active transient response compensation circuit employing flyback inductor
WO2005093936A1 (en) * 2004-02-26 2005-10-06 Semiconductor Components Industries L.L.C. Power supply controller method and structure
DE102004036522A1 (de) * 2004-07-28 2006-03-23 Infineon Technologies Ag Ansteuerschaltung für einen Schalter in einem Schaltwandler zur Verbesserung der Sprungantwort
US20060132105A1 (en) * 2004-12-16 2006-06-22 Prasad Atluri R Controlling inrush current
CN101073196B (zh) * 2005-01-28 2012-01-11 半导体元件工业有限责任公司 软启动电路及其方法
WO2006126165A2 (en) * 2005-05-26 2006-11-30 Nxp B.V. Method for current protection of a power switch and apparatus for implementing same
US7511929B2 (en) * 2005-11-28 2009-03-31 Panasonic Corporation Switching power supply and semiconductor device used therefor
US7400517B2 (en) 2006-07-03 2008-07-15 Semiconductor Components Industries, L.L.C. Power factor correction circuit and method therefor
EP1956701B1 (de) * 2007-02-08 2012-03-28 Infineon Technologies Austria AG DC/DC-Schaltwandler mit einem ein Bandpassfilter und ein Bandsperrfilter aufweisenden Spannungsregelkreis
US7480159B2 (en) * 2007-04-19 2009-01-20 Leadtrend Technology Corp. Switching-mode power converter and pulse-width-modulation control circuit with primary-side feedback control
JP4577331B2 (ja) * 2007-06-22 2010-11-10 株式会社デンソー 電圧生成装置
US7923973B2 (en) 2008-09-15 2011-04-12 Power Integrations, Inc. Method and apparatus to reduce line current harmonics from a power supply
US8040114B2 (en) 2008-11-07 2011-10-18 Power Integrations, Inc. Method and apparatus to increase efficiency in a power factor correction circuit
US8004262B2 (en) 2008-11-07 2011-08-23 Power Integrations, Inc. Method and apparatus to control a power factor correction circuit
US8264192B2 (en) 2009-08-10 2012-09-11 Emerson Climate Technologies, Inc. Controller and method for transitioning between control angles
US8508166B2 (en) 2009-08-10 2013-08-13 Emerson Climate Technologies, Inc. Power factor correction with variable bus voltage
US8698433B2 (en) * 2009-08-10 2014-04-15 Emerson Climate Technologies, Inc. Controller and method for minimizing phase advance current
US20110199039A1 (en) * 2010-02-17 2011-08-18 Lansberry Geoffrey B Fractional boost system
CN102906548B (zh) 2011-04-25 2015-12-23 快捷半导体(苏州)有限公司 用于切换模式电源的软启动控制技术
US20130039101A1 (en) * 2011-08-12 2013-02-14 Fsp Technology Inc. Switching power supply apparatus
CN102403902B (zh) * 2011-11-16 2014-02-05 无锡华润上华科技有限公司 一种应用于功率因数校正器中的高压大电流驱动电路
US9634593B2 (en) 2012-04-26 2017-04-25 Emerson Climate Technologies, Inc. System and method for permanent magnet motor control
EP2883302B1 (en) 2012-08-10 2020-09-30 Emerson Climate Technologies, Inc. Motor drive control using pulse-width modulation pulse skipping
US9455636B2 (en) * 2014-12-16 2016-09-27 Stmicroelectronics S.R.L. Control method and device employing primary side regulation in a quasi-resonant AC/DC flyback converter
US9520796B2 (en) 2015-03-06 2016-12-13 Stmicroelectronics S.R.L. Control method and device for quasi-resonant high-power-factor flyback converter
US9913329B2 (en) 2016-06-30 2018-03-06 Stmicroelectronics S.R.L. Control method and device employing primary side regulation in a quasi-resonant AC/DC flyback converter without analog divider and line-sensing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8800527D0 (en) * 1988-01-11 1988-02-10 Farnell Instr Ltd Control arrangement for switched mode power supply
US4940929A (en) * 1989-06-23 1990-07-10 Apollo Computer, Inc. AC to DC converter with unity power factor
JPH06103987B2 (ja) * 1989-09-13 1994-12-14 東北リコー株式会社 ピーク電流制御方式コンバータ
US5220272A (en) * 1990-09-10 1993-06-15 Linear Technology Corporation Switching regulator with asymmetrical feedback amplifier and method
IT1250301B (it) * 1991-09-09 1995-04-07 Sgs Thomson Microelectronics Regolatore di tensione a bassa caduta.
US5359281A (en) * 1992-06-08 1994-10-25 Motorola, Inc. Quick-start and overvoltage protection for a switching regulator circuit
US5264780A (en) * 1992-08-10 1993-11-23 International Business Machines Corporation On time control and gain circuit
US5367247A (en) * 1992-08-10 1994-11-22 International Business Machines Corporation Critically continuous boost converter
US5382918A (en) * 1993-02-04 1995-01-17 National Semiconductor Corporation Capacitance multiplier for the internal frequency compensation of switching regulator integrated circuits
US5414610A (en) * 1993-06-21 1995-05-09 Ast Research, Inc. Universal power converter with single, shared power transformation circuit
JP2739706B2 (ja) * 1993-09-17 1998-04-15 東光株式会社 Ａｃ−ｄｃコンバータ
US5424933A (en) * 1994-01-03 1995-06-13 Avionic Instruments, Inc. Resonant forward converter circuit with control circuit for controlling switching transistor on and off times

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061985A (ja) * 2009-09-10 2011-03-24 Rohm Co Ltd チャージポンプ回路の制御回路、制御方法およびそれらを利用した電源回路およびオーディオシステム

Also Published As

Publication number Publication date
DE69519212T2 (de) 2001-05-23
FI113808B (fi) 2004-06-15
DE69519212D1 (de) 2000-11-30
EP0701317A2 (en) 1996-03-13
EP0701317A3 (en) 1996-09-25
FI954146A (fi) 1996-03-07
FI954146A0 (fi) 1995-09-04
US5502370A (en) 1996-03-26
EP0701317B1 (en) 2000-10-25

Similar Documents

Publication Publication Date Title
JPH0898534A (ja) 力率制御回路
US6661211B1 (en) Quick-start DC-DC converter circuit and method
US6946819B2 (en) Device for the correction of the power factor in power supply units with forced switching operating in transition mode
KR101182932B1 (ko) 이중 모드 조정기 및 이중 모드 조정기 동작 방법
US6812682B2 (en) Switching power supply unit and semiconductor device for switching power supply
JP3425151B2 (ja) 能動スイッチおよび能動制御回路を有するブリッジ整流回路
USRE43516E1 (en) Fault detection for loss of feedback in forced switching power supplies
EP0580742B1 (en) Universal input voltage power supply
US5691889A (en) Controller having feed-forward and synchronization features
US5966003A (en) DC-DC converter control circuit
JPH07177731A (ja) 不連続モードで動作するｄｃ−ｄｃコンバータ
US7019992B1 (en) Capacitively coupled power supply
US5587650A (en) High precision switching regulator circuit
JP4283977B2 (ja) スイッチング電源装置及びスイッチング電源用半導体装置
US6239990B1 (en) Switched-mode power supply and method for driving a switch in a switch-mode power supply for improved switch-on after a waiting period or disconnection from the network
JP3426570B2 (ja) スイッチング電源装置
JP3490049B2 (ja) スイッチング電源装置
JPH1141914A (ja) Ｄｃ−ｄｃコンバータ
JP2893982B2 (ja) 電源装置
JP2002058238A (ja) スイッチング電源装置
JP2921186B2 (ja) 電源装置
JP2002136108A (ja) 昇圧回路
JP2830517B2 (ja) 電源装置
JP3202044B2 (ja) 電源装置
JPH05199741A (ja) 電源装置