JPH0897287A - ヴィア孔の埋め込み方法 - Google Patents
ヴィア孔の埋め込み方法Info
- Publication number
- JPH0897287A JPH0897287A JP23541694A JP23541694A JPH0897287A JP H0897287 A JPH0897287 A JP H0897287A JP 23541694 A JP23541694 A JP 23541694A JP 23541694 A JP23541694 A JP 23541694A JP H0897287 A JPH0897287 A JP H0897287A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- aluminum
- wiring
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 配線リークのない高信頼度の多層配線構造を
構成するヴィア孔の埋め込み方法を提供する。 【構成】 下層配線をアルミニウム層13とTiN 層14とで
構成し、層間絶縁膜16にヴィア孔17を形成し、レジスト
を除去した後、酸系の溶液を用いるウエットエッチング
処理を行って層間絶縁膜上に残留する有機物18を除去す
るとともにTiN 層の表面の酸化膜14a を除去する。次
に、有機アルミニウム化合物ガスを用いる選択Al-CVD法
によってヴィア孔17内にアルミニウムを選択的に堆積さ
せてヴィアプラグ19を形成する。層間絶縁膜16上に有機
物が残留しないので、配線リークはなく、またヴィア孔
内にはTiN 層14が露出しているのでヴィアプラグの形成
が良好となる。
構成するヴィア孔の埋め込み方法を提供する。 【構成】 下層配線をアルミニウム層13とTiN 層14とで
構成し、層間絶縁膜16にヴィア孔17を形成し、レジスト
を除去した後、酸系の溶液を用いるウエットエッチング
処理を行って層間絶縁膜上に残留する有機物18を除去す
るとともにTiN 層の表面の酸化膜14a を除去する。次
に、有機アルミニウム化合物ガスを用いる選択Al-CVD法
によってヴィア孔17内にアルミニウムを選択的に堆積さ
せてヴィアプラグ19を形成する。層間絶縁膜16上に有機
物が残留しないので、配線リークはなく、またヴィア孔
内にはTiN 層14が露出しているのでヴィアプラグの形成
が良好となる。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線構造を有する
半導体装置の製造技術に関するものであり、特に各層間
の配線の接続を行うために、層間絶縁膜に形成されたヴ
ィア孔へ導電性金属プラグを埋め込む方法に関するもの
である。
半導体装置の製造技術に関するものであり、特に各層間
の配線の接続を行うために、層間絶縁膜に形成されたヴ
ィア孔へ導電性金属プラグを埋め込む方法に関するもの
である。
【０００２】
【従来の技術】近年、半導体装置の微細化に伴い、半導
体装置に多層配線構造を形成する場合に、下層配線と上
層配線との接続部であるヴィア孔へ導電性金属プラグを
埋め込むための技術が重要になってきている。
体装置に多層配線構造を形成する場合に、下層配線と上
層配線との接続部であるヴィア孔へ導電性金属プラグを
埋め込むための技術が重要になってきている。
【０００３】このようなヴィア孔に導電性金属プラグを
埋め込むに当たり、例えば直径が1.0 μm 程度以下の微
細なヴィア孔に、低抵抗の埋め込みプラグ（ヴィアプラ
グ）を形成する方法として、有機アルミニウム化合物ガ
スを原料とした選択Al-CVDがある。例えば、アメリカ特
許第5,151,305 号明細書には、DMAH(dimethylaluminumh
ydride) と水素とを原料とし、導体もしくは半導体表面
上には堆積するが、絶縁膜の上には堆積しない選択Al-C
VD法を使用して、絶縁膜に形成されたヴィア孔内にアル
ミニウムを選択的に堆積させ、続いてスパッタ法によっ
て全面にアルミニウムを堆積させる方法が開示されてい
る。
埋め込むに当たり、例えば直径が1.0 μm 程度以下の微
細なヴィア孔に、低抵抗の埋め込みプラグ（ヴィアプラ
グ）を形成する方法として、有機アルミニウム化合物ガ
スを原料とした選択Al-CVDがある。例えば、アメリカ特
許第5,151,305 号明細書には、DMAH(dimethylaluminumh
ydride) と水素とを原料とし、導体もしくは半導体表面
上には堆積するが、絶縁膜の上には堆積しない選択Al-C
VD法を使用して、絶縁膜に形成されたヴィア孔内にアル
ミニウムを選択的に堆積させ、続いてスパッタ法によっ
て全面にアルミニウムを堆積させる方法が開示されてい
る。
【０００４】また、特開平2-132825号公報には、下層配
線がアルミニウムまたはアルミニウム合金である場合、
WF6 ガスを原料とする選択W-CVD 法によってタングステ
ンより成るヴィアプラグを形成するために必要な幾つか
の処理が開示されている。実際には、ヴィア孔の底に露
出されたアルミニウム表面には酸化アルミニウム( アル
ミナ) 層が形成されており、この酸化アルミニウム膜を
そのまましておくと選択W-CVD によるヴィアプラグの形
成が阻害されることになる。そのため、Arプラズマ処理
( アルミナ層の除去）とハロゲンプラズマ処理（層間絶
縁膜の表面安定化）とを続けて行うかもしくはArとハロ
ゲンガスとを混合した雰囲気のプラズマで２つの処理を
同時に行って酸化アルミニウム膜を除去する必要があ
る。
線がアルミニウムまたはアルミニウム合金である場合、
WF6 ガスを原料とする選択W-CVD 法によってタングステ
ンより成るヴィアプラグを形成するために必要な幾つか
の処理が開示されている。実際には、ヴィア孔の底に露
出されたアルミニウム表面には酸化アルミニウム( アル
ミナ) 層が形成されており、この酸化アルミニウム膜を
そのまましておくと選択W-CVD によるヴィアプラグの形
成が阻害されることになる。そのため、Arプラズマ処理
( アルミナ層の除去）とハロゲンプラズマ処理（層間絶
縁膜の表面安定化）とを続けて行うかもしくはArとハロ
ゲンガスとを混合した雰囲気のプラズマで２つの処理を
同時に行って酸化アルミニウム膜を除去する必要があ
る。
【０００５】上述した選択Al-CVDを用いてアルミニウム
プラグをヴィア孔内に形成する方法の一つとして、下層
配線をアルミニウムまたはアルミニウム合金層と、その
上に形成された高融点金属または高融点金属化合物より
成るキャップ層との２層構造で構成することが提案され
ている。このような構造を採用する場合には、ヴィア孔
の形成し、レジストを除去した後、残留レジストなどの
有機物を除去して層間絶縁膜の表面を清浄とするのに、
プラズマエッチングを使用している。
プラグをヴィア孔内に形成する方法の一つとして、下層
配線をアルミニウムまたはアルミニウム合金層と、その
上に形成された高融点金属または高融点金属化合物より
成るキャップ層との２層構造で構成することが提案され
ている。このような構造を採用する場合には、ヴィア孔
の形成し、レジストを除去した後、残留レジストなどの
有機物を除去して層間絶縁膜の表面を清浄とするのに、
プラズマエッチングを使用している。
【０００６】
【発明が解決しようとする課題】上述したように層間絶
縁膜にヴィア孔を形成する際には最初にレジストを塗布
し、露光および現像を行ってレジストマスクを形成し、
このレジストマスクを介して層間絶縁膜をドライエッチ
ングしてヴィア孔を形成している。このようにしてヴィ
ア孔を形成した後はレジストマスクを除去しているが、
完全には除去されないので層間絶縁膜上にレジスト等の
有機物が残ってしまう。そこで、従来はハロゲンを用い
たプラズマ処理を施して残留有機物を除去している。図
１Ａ〜Ｅはこのような従来の方法の順次の工程における
半導体装置の構造を示す断面図である。先ず、図１Ａに
示すように半導体基板（図示せず）の表面に形成した下
地絶縁膜１の上に下層配線をアルミニウム層２およびそ
の上に形成した高融点金属または高融点金属化合物、例
えばTiN より成るキャップ層３で形成し、その上に層間
絶縁膜４を形成する。次に、図１Ｂに示すように、層間
絶縁膜４にドライエッチングによりヴィア孔５を形成す
るが、その際にはレジスト等の残留有機物６が層間絶縁
膜４の表面およびヴィア孔５内に残存している。そこ
で、従来は図１Ｃに示すように、ハロゲンによるプラズ
マエッチングを施してレジスト残り等の残留有機物６を
除去するようにしているが、段差の大きな基板では有機
物６を効率良く除去することができない。したがって、
段差部分で有機物が完全に除去されず、むしろ有機物の
重合物等が形成されることになる。このように、層間絶
縁膜４の段差部分に有機物が残留すると、次に、図１Ｄ
に示すように選択Al-CVD法によりヴィア孔５内に選択的
にアルミニウムを堆積してヴィアプラグ７の埋め込みを
行うときに層間絶縁膜４の段差部分にもアルミニウム８
が堆積されてしまうことになる。そのため、図１Ｅに示
すように、この上にスパッタでアルミニウム膜９を形成
し、ドライエッチングによって所望のパターンの配線に
加工する際、層間絶縁膜４の段差部分に堆積したアルミ
ニウム８がエッチングされずに残ると、配線間に短絡が
発生し、信頼性がなくなる欠点がある。また、上述した
ようなハロゲンによるプラズマエッチングでは、キャッ
プ層３の表面に形成されている自然酸化膜のような酸化
膜（TiONx ) が除去されないので、この上にヴィアプラ
グを形成すると、ヴィア抵抗が高くなる欠点もある。
縁膜にヴィア孔を形成する際には最初にレジストを塗布
し、露光および現像を行ってレジストマスクを形成し、
このレジストマスクを介して層間絶縁膜をドライエッチ
ングしてヴィア孔を形成している。このようにしてヴィ
ア孔を形成した後はレジストマスクを除去しているが、
完全には除去されないので層間絶縁膜上にレジスト等の
有機物が残ってしまう。そこで、従来はハロゲンを用い
たプラズマ処理を施して残留有機物を除去している。図
１Ａ〜Ｅはこのような従来の方法の順次の工程における
半導体装置の構造を示す断面図である。先ず、図１Ａに
示すように半導体基板（図示せず）の表面に形成した下
地絶縁膜１の上に下層配線をアルミニウム層２およびそ
の上に形成した高融点金属または高融点金属化合物、例
えばTiN より成るキャップ層３で形成し、その上に層間
絶縁膜４を形成する。次に、図１Ｂに示すように、層間
絶縁膜４にドライエッチングによりヴィア孔５を形成す
るが、その際にはレジスト等の残留有機物６が層間絶縁
膜４の表面およびヴィア孔５内に残存している。そこ
で、従来は図１Ｃに示すように、ハロゲンによるプラズ
マエッチングを施してレジスト残り等の残留有機物６を
除去するようにしているが、段差の大きな基板では有機
物６を効率良く除去することができない。したがって、
段差部分で有機物が完全に除去されず、むしろ有機物の
重合物等が形成されることになる。このように、層間絶
縁膜４の段差部分に有機物が残留すると、次に、図１Ｄ
に示すように選択Al-CVD法によりヴィア孔５内に選択的
にアルミニウムを堆積してヴィアプラグ７の埋め込みを
行うときに層間絶縁膜４の段差部分にもアルミニウム８
が堆積されてしまうことになる。そのため、図１Ｅに示
すように、この上にスパッタでアルミニウム膜９を形成
し、ドライエッチングによって所望のパターンの配線に
加工する際、層間絶縁膜４の段差部分に堆積したアルミ
ニウム８がエッチングされずに残ると、配線間に短絡が
発生し、信頼性がなくなる欠点がある。また、上述した
ようなハロゲンによるプラズマエッチングでは、キャッ
プ層３の表面に形成されている自然酸化膜のような酸化
膜（TiONx ) が除去されないので、この上にヴィアプラ
グを形成すると、ヴィア抵抗が高くなる欠点もある。
【０００７】本発明は上述した従来の欠点を解消し、層
間絶縁膜の段差部分に残留する有機物を完全に除去し
て、ヴィア孔内のみにアルミニウムが選択性良く堆積さ
れて配線間の短絡を防止することができるとともにヴィ
ア孔底部に露出する高融点金属または高融点金属化合物
より成るキャップ層の表面の酸化膜を除去することによ
ってヴィア抵抗を低くすることができ、その結果として
非常に信頼性の高い多層配線構造を実現できるヴィア孔
の埋め込み方法を提供しようとするものである。
間絶縁膜の段差部分に残留する有機物を完全に除去し
て、ヴィア孔内のみにアルミニウムが選択性良く堆積さ
れて配線間の短絡を防止することができるとともにヴィ
ア孔底部に露出する高融点金属または高融点金属化合物
より成るキャップ層の表面の酸化膜を除去することによ
ってヴィア抵抗を低くすることができ、その結果として
非常に信頼性の高い多層配線構造を実現できるヴィア孔
の埋め込み方法を提供しようとするものである。
【０００８】
【課題を解決するための手段】本発明によるヴィア孔の
埋め込み方法は、半導体基板の表面に、アルミニウムを
含む主導電層と、該主導電層上に形成されるとともに高
融点金属もしくは高融点金属化合物からなるキャップ層
とを有する下層配線を形成する第１の工程と、前記下層
配線上に層間絶縁膜を形成する第２の工程と、ドライエ
ッチングによって前記層間絶縁膜にヴィア孔を形成して
その底部に前記キャップ層を露出させる第３の工程と、
ウエットエッチングにより前記層間絶縁膜上に残留する
レジスト等の有機物を除去するとともに前記ヴィア孔の
底部に露出するキャップ層表面に形成されている酸化膜
等を除去して清浄化する第４の工程と、有機金属ガスを
原料として用いる化学気相堆積法によって前記ヴィア孔
内にアルミニウムを選択的に堆積する第５の工程とを具
えることを特徴とするものである。
埋め込み方法は、半導体基板の表面に、アルミニウムを
含む主導電層と、該主導電層上に形成されるとともに高
融点金属もしくは高融点金属化合物からなるキャップ層
とを有する下層配線を形成する第１の工程と、前記下層
配線上に層間絶縁膜を形成する第２の工程と、ドライエ
ッチングによって前記層間絶縁膜にヴィア孔を形成して
その底部に前記キャップ層を露出させる第３の工程と、
ウエットエッチングにより前記層間絶縁膜上に残留する
レジスト等の有機物を除去するとともに前記ヴィア孔の
底部に露出するキャップ層表面に形成されている酸化膜
等を除去して清浄化する第４の工程と、有機金属ガスを
原料として用いる化学気相堆積法によって前記ヴィア孔
内にアルミニウムを選択的に堆積する第５の工程とを具
えることを特徴とするものである。
【０００９】
【作用】ヴィアプラグを形成する前処理としてウエット
エッチングを用いることを考えると、ヴィア孔底部にア
ルミニウムを含む主導電層を露出させた場合には、アル
ミニウムが非常に活性な金属であるため、酸系のエッチ
ャントを用いるウエットエッチングで容易に溶解し、ヴ
ィア孔底部に凹凸ができたり、エッチングむらがでたた
りして、その上にヴィアプラグを形成しても良好な接続
が得られない。本発明においては、主導電層の上に高融
点金属または高融点金属化合物からなる安定なキャップ
層を形成し、ヴィア孔の底部にこのキャップ層を露出さ
せるようにしたため、ヴィアプラグを形成する前処理と
して、特に有機物の除去に適した酸系の溶液を用いるウ
エットエッチングを採用することができるので、残留有
機物を完全に除去することができる。このように第３の
工程において高融点金属またはその化合物からなるキャ
ップ層をヴィア孔の底部に露出させているので、第４工
程において、酸系の溶液を用いたウエットエッチングを
行うことにより、層間絶縁膜上の、特に段差部分に残留
する有機物を完全に除去することができる。また、高融
点金属または高融点金属化合物よりなるキャップ層表面
に形成された酸化膜等を除去して清浄化するので、第５
工程で施す有機アルミニウム化合物ガスを用いた化学気
相堆積法によってヴィア孔内にアルミニウムを選択性良
く堆積させることができ、ヴィア抵抗の低い接続構造を
得ることができる。
エッチングを用いることを考えると、ヴィア孔底部にア
ルミニウムを含む主導電層を露出させた場合には、アル
ミニウムが非常に活性な金属であるため、酸系のエッチ
ャントを用いるウエットエッチングで容易に溶解し、ヴ
ィア孔底部に凹凸ができたり、エッチングむらがでたた
りして、その上にヴィアプラグを形成しても良好な接続
が得られない。本発明においては、主導電層の上に高融
点金属または高融点金属化合物からなる安定なキャップ
層を形成し、ヴィア孔の底部にこのキャップ層を露出さ
せるようにしたため、ヴィアプラグを形成する前処理と
して、特に有機物の除去に適した酸系の溶液を用いるウ
エットエッチングを採用することができるので、残留有
機物を完全に除去することができる。このように第３の
工程において高融点金属またはその化合物からなるキャ
ップ層をヴィア孔の底部に露出させているので、第４工
程において、酸系の溶液を用いたウエットエッチングを
行うことにより、層間絶縁膜上の、特に段差部分に残留
する有機物を完全に除去することができる。また、高融
点金属または高融点金属化合物よりなるキャップ層表面
に形成された酸化膜等を除去して清浄化するので、第５
工程で施す有機アルミニウム化合物ガスを用いた化学気
相堆積法によってヴィア孔内にアルミニウムを選択性良
く堆積させることができ、ヴィア抵抗の低い接続構造を
得ることができる。
【００１０】
【実施例】図２Ａ〜Ｅは本発明によるヴィア孔の埋め込
み方法の一実施例の順次の工程における半導体装置の構
造を示す断面図である。図２Ａに示すように、シリコン
基板11に所望の領域を形成し、その上に下地絶縁膜12を
形成した後、スパッタ法によって先ずアルミニウム合金
膜13を300 〜800nm の膜厚に堆積し、さらにその上にス
パッタ法によって高融点金属化合物より成るキャップ層
を構成するTiN 膜14を20〜50nmの膜厚に堆積し、さらに
所望の配線パターンに加工して下地配線15を形成し、さ
らにその上に層間絶縁膜16を形成する。
み方法の一実施例の順次の工程における半導体装置の構
造を示す断面図である。図２Ａに示すように、シリコン
基板11に所望の領域を形成し、その上に下地絶縁膜12を
形成した後、スパッタ法によって先ずアルミニウム合金
膜13を300 〜800nm の膜厚に堆積し、さらにその上にス
パッタ法によって高融点金属化合物より成るキャップ層
を構成するTiN 膜14を20〜50nmの膜厚に堆積し、さらに
所望の配線パターンに加工して下地配線15を形成し、さ
らにその上に層間絶縁膜16を形成する。
【００１１】上述した下地配線15は、アルミニウム合金
膜13およびTiN 膜14の上にレジストを塗布し、露光装置
を用いてレジストパターンを形成した後、塩素系のガス
を用いるRIE(reactive ion etching) によって選択的に
除去して形成する。また、層間絶縁膜16は、プラズマCV
D 法によって膜厚800nm のSiO2を堆積した後、このSiO2
膜の上にSOG(spin-on-glass)を塗布した後に400 ℃で加
熱処理を行ってさらにSiO2膜の平坦部における膜厚が40
0nm となるまでエッチバックし、その後、再びプラズマ
CVD 法によって膜厚が600nm のSiO2膜を堆積して全体の
厚さが１μm の層間絶縁膜16を形成する。
膜13およびTiN 膜14の上にレジストを塗布し、露光装置
を用いてレジストパターンを形成した後、塩素系のガス
を用いるRIE(reactive ion etching) によって選択的に
除去して形成する。また、層間絶縁膜16は、プラズマCV
D 法によって膜厚800nm のSiO2を堆積した後、このSiO2
膜の上にSOG(spin-on-glass)を塗布した後に400 ℃で加
熱処理を行ってさらにSiO2膜の平坦部における膜厚が40
0nm となるまでエッチバックし、その後、再びプラズマ
CVD 法によって膜厚が600nm のSiO2膜を堆積して全体の
厚さが１μm の層間絶縁膜16を形成する。
【００１２】線幅が0.6 μm 以下のより一層微細なLSI
における層間絶縁膜を形成する方法としては、以下のも
のがある。先ず、テトラエトキシシラン(TEOS)と酸素と
を原料としたプラズマCVD 法によってSiO2を堆積して膜
厚が100nm のSiO2膜を形成する。次に、このSiO2膜の上
にTEOSとオゾンを原料とする常圧CVD 法によって膜厚が
1.0 μm のSiO2膜を堆積形成する。さらに、SiO2膜の上
にSOG を塗布し、400℃でアニールした後、SiO2膜の平
坦部における膜厚が400nm となるまでエッチバックを行
い、再びプラズマCVD 法によって膜厚が400nm のSiO2膜
を堆積し、全体として1.0 μm のSiO2膜を形成する。
における層間絶縁膜を形成する方法としては、以下のも
のがある。先ず、テトラエトキシシラン(TEOS)と酸素と
を原料としたプラズマCVD 法によってSiO2を堆積して膜
厚が100nm のSiO2膜を形成する。次に、このSiO2膜の上
にTEOSとオゾンを原料とする常圧CVD 法によって膜厚が
1.0 μm のSiO2膜を堆積形成する。さらに、SiO2膜の上
にSOG を塗布し、400℃でアニールした後、SiO2膜の平
坦部における膜厚が400nm となるまでエッチバックを行
い、再びプラズマCVD 法によって膜厚が400nm のSiO2膜
を堆積し、全体として1.0 μm のSiO2膜を形成する。
【００１３】続いて、フォトリソグラフ技術を用いて層
間絶縁膜16上にレジストパターンを形成し、図２Ｂに示
すようにこれをマスクとしてフッ素系混合ガスを用いた
ドライエッチングによって直径が0.5 μm のヴィア孔17
を形成し、酸素プラズマと有機溶剤洗浄を行うことによ
ってレジストを除去する。このとき、ヴィア孔17の底部
には下層配線15のTiN 膜14が露出している。このTiN 膜
14の露出表面には、ドライエッチングやレジスト除去の
工程、さらには大気に曝されることによって自然酸化膜
17a が形成される。
間絶縁膜16上にレジストパターンを形成し、図２Ｂに示
すようにこれをマスクとしてフッ素系混合ガスを用いた
ドライエッチングによって直径が0.5 μm のヴィア孔17
を形成し、酸素プラズマと有機溶剤洗浄を行うことによ
ってレジストを除去する。このとき、ヴィア孔17の底部
には下層配線15のTiN 膜14が露出している。このTiN 膜
14の露出表面には、ドライエッチングやレジスト除去の
工程、さらには大気に曝されることによって自然酸化膜
17a が形成される。
【００１４】上述したように酸素プラズマと有機溶剤洗
浄によってレジストを除去しているが、層間絶縁膜16の
表面やヴィア孔17の内壁にはレジストなどの有機物18が
残留堆積されている。本発明においては、この有機物18
を完全に除去するために、酸系の溶液を用いるウエット
エッチングを施す。本例では、硫酸過水洗浄液(H2SO4:H
2O2:H2O=1:1:3)を用いて２分間ウエットエッチングを行
う。このときエッチングが均等に行われるようにエッチ
ング液を攪拌する。エッチング液は、SiO2に対するエッ
チング速度が遅く、有機物やTiN 膜14上に形成された酸
化膜14ａを迅速に除去できる液であれば良く、１% 程度
のバッファードフッ酸 (HF:NH4F:H2O=1:50:50)や塩酸過
水洗浄液(HCl:H2O2:H2O=1:1:6)を用いても同様の効果が
得られることを確かめた。
浄によってレジストを除去しているが、層間絶縁膜16の
表面やヴィア孔17の内壁にはレジストなどの有機物18が
残留堆積されている。本発明においては、この有機物18
を完全に除去するために、酸系の溶液を用いるウエット
エッチングを施す。本例では、硫酸過水洗浄液(H2SO4:H
2O2:H2O=1:1:3)を用いて２分間ウエットエッチングを行
う。このときエッチングが均等に行われるようにエッチ
ング液を攪拌する。エッチング液は、SiO2に対するエッ
チング速度が遅く、有機物やTiN 膜14上に形成された酸
化膜14ａを迅速に除去できる液であれば良く、１% 程度
のバッファードフッ酸 (HF:NH4F:H2O=1:50:50)や塩酸過
水洗浄液(HCl:H2O2:H2O=1:1:6)を用いても同様の効果が
得られることを確かめた。
【００１５】酸系のエッチング液として１% 程度のバッ
ファードフッ酸(BHF) 溶液を用いる場合には、処理時間
を60秒とするときに最良の効果が得られた。処理時間が
長くなると、BHF 溶液がTiN より成るキャップ層14の粒
界に浸み込んで下側のアルミニウム合金層13を溶かして
しまうので、キャップ層がエッチングされることにな
る。このアルミニウム合金層13はBHFY溶液に容易に溶け
るので、このように露出したアルミニウム合金層の表面
は凸凹となり、また溶けたアルミニウムが酸化膜表面に
残留し、これが堆積核となってその後の選択Al-CVDにお
いて良好な選択性が得られないことになる。したがっ
て、このウエットエッチング時間は、下地のアルミニウ
ム層またはアルミニウム合金層が露出しないような時間
に選択する。
ファードフッ酸(BHF) 溶液を用いる場合には、処理時間
を60秒とするときに最良の効果が得られた。処理時間が
長くなると、BHF 溶液がTiN より成るキャップ層14の粒
界に浸み込んで下側のアルミニウム合金層13を溶かして
しまうので、キャップ層がエッチングされることにな
る。このアルミニウム合金層13はBHFY溶液に容易に溶け
るので、このように露出したアルミニウム合金層の表面
は凸凹となり、また溶けたアルミニウムが酸化膜表面に
残留し、これが堆積核となってその後の選択Al-CVDにお
いて良好な選択性が得られないことになる。したがっ
て、このウエットエッチング時間は、下地のアルミニウ
ム層またはアルミニウム合金層が露出しないような時間
に選択する。
【００１６】上述したように酸系のエッチング溶液を用
いるウエットエッチング処理を施すことによって層間絶
縁膜16の表面およびヴィア孔17の内壁に残留していた有
機物18は、図２Ｃに示すように完全に除去されるととも
にヴィア孔の底部に露出していたTiN 膜の表面上の酸化
膜14ａも除去されることになる。その後、純水中で５分
間リンスを行ってから、スピンドライヤによって乾燥す
る。
いるウエットエッチング処理を施すことによって層間絶
縁膜16の表面およびヴィア孔17の内壁に残留していた有
機物18は、図２Ｃに示すように完全に除去されるととも
にヴィア孔の底部に露出していたTiN 膜の表面上の酸化
膜14ａも除去されることになる。その後、純水中で５分
間リンスを行ってから、スピンドライヤによって乾燥す
る。
【００１７】次に、乾燥したシリコンウエファを直ちに
CVD 装置内に搬入し、10-7 Torr まで真空排気した後、
以下のようにして選択Al-CVD法により図２Ｄに示すよう
にアルミニウムまたはアルミニウム合金よりなるヴィア
プラグ19を形成する。CVD 装置には加熱ヒータを具えた
基板ホルダおよびガスノズルが設けられている。このガ
スノズルを介してH2ガスをキャリアガスとしてDMAHが収
容されているバブラに通して得られるDMAHガスを供給す
る。なお、本例のCVD 装置では、バブラをバイパスさせ
てH2ガスのみをCVD 装置に供給することもできるように
構成されている。CVD 装置内は、搬入されたシリコンウ
エファが210 ℃に加熱された基板ホルダに装着される
と、直ちにH2ガスが供給され、2 Torrの圧力に制御され
る。そして、この状態で10分間ウエファの表面温度を安
定に保ちながら、続いて100 Torrの分圧でDMAHが供給さ
れ、10分間選択Al- CVD が行われることによりヴィア孔
17内に選択的にアルミニウムより成るヴィアプラグ19が
形成される。なお、この時点におけるシリコン基板をSE
M(scanning electron microscope)で観察したところ、
パターンのある層間絶縁膜16の段差部分の上にはアルミ
ニウムの堆積が見られず、ヴィア孔17内のTiN 層14の上
にのみアルミニウムが堆積していることを確認した。
CVD 装置内に搬入し、10-7 Torr まで真空排気した後、
以下のようにして選択Al-CVD法により図２Ｄに示すよう
にアルミニウムまたはアルミニウム合金よりなるヴィア
プラグ19を形成する。CVD 装置には加熱ヒータを具えた
基板ホルダおよびガスノズルが設けられている。このガ
スノズルを介してH2ガスをキャリアガスとしてDMAHが収
容されているバブラに通して得られるDMAHガスを供給す
る。なお、本例のCVD 装置では、バブラをバイパスさせ
てH2ガスのみをCVD 装置に供給することもできるように
構成されている。CVD 装置内は、搬入されたシリコンウ
エファが210 ℃に加熱された基板ホルダに装着される
と、直ちにH2ガスが供給され、2 Torrの圧力に制御され
る。そして、この状態で10分間ウエファの表面温度を安
定に保ちながら、続いて100 Torrの分圧でDMAHが供給さ
れ、10分間選択Al- CVD が行われることによりヴィア孔
17内に選択的にアルミニウムより成るヴィアプラグ19が
形成される。なお、この時点におけるシリコン基板をSE
M(scanning electron microscope)で観察したところ、
パターンのある層間絶縁膜16の段差部分の上にはアルミ
ニウムの堆積が見られず、ヴィア孔17内のTiN 層14の上
にのみアルミニウムが堆積していることを確認した。
【００１８】上述したように、ヴィア孔17内にアルミニ
ウムより成るヴィアプラグ19が良好に形成されたシリコ
ン基板をスパッタ室に挿入し、10-8Torrまで真空排気す
る。このスパッタ室内でArガス雰囲気中でマグネトロン
スパッタを行うが、先ず逆スパッタによりアルミニウム
のヴィアプラグ19の表面をスパッタして大気中で形成さ
れた自然酸化膜を除去する。続いて、アルミニウムのタ
ーゲットを用いて図２Ｅに示すようにアルミニウム膜20
を1.0 μm の膜厚に堆積させる。
ウムより成るヴィアプラグ19が良好に形成されたシリコ
ン基板をスパッタ室に挿入し、10-8Torrまで真空排気す
る。このスパッタ室内でArガス雰囲気中でマグネトロン
スパッタを行うが、先ず逆スパッタによりアルミニウム
のヴィアプラグ19の表面をスパッタして大気中で形成さ
れた自然酸化膜を除去する。続いて、アルミニウムのタ
ーゲットを用いて図２Ｅに示すようにアルミニウム膜20
を1.0 μm の膜厚に堆積させる。
【００１９】最後に、通常のフォトリソグラフ技術とエ
ッチング技術を用いてアルミニウム膜20を所定のパター
ンに加工し、レジストを除去した後、水素雰囲気中で40
0 ℃の温度で60分間熱処理を行う。このようにして形成
した上層アルミニウム配線ではエッチング残りによる短
絡がなくなり、配線リークも生じない。なお、この配線
リークによる不良率を従来技術の場合と比較した。従来
技術としては、図１に示したプラズマエッチングによる
方法と比較した。それぞれの方法によりヴィアプラグを
形成し、上層アルミニウム配線を配線リークテスト用パ
ターンに加工して不良率を調べた。配線リークを調べる
部分の配線間隔は１μmとした。従来技術による方法で
は20% 近い不良率があったのに対し本発明の方法では１
% 以下の不良率であった。また、ケルビン法により本発
明の方法によって得られるヴィア抵抗を従来の方法によ
って得られるヴィア抵抗と比較した。従来の方法ではヴ
ィア抵抗は４〜６Ωであったのに対し本発明の方法では
２〜３Ωと低い値であった。
ッチング技術を用いてアルミニウム膜20を所定のパター
ンに加工し、レジストを除去した後、水素雰囲気中で40
0 ℃の温度で60分間熱処理を行う。このようにして形成
した上層アルミニウム配線ではエッチング残りによる短
絡がなくなり、配線リークも生じない。なお、この配線
リークによる不良率を従来技術の場合と比較した。従来
技術としては、図１に示したプラズマエッチングによる
方法と比較した。それぞれの方法によりヴィアプラグを
形成し、上層アルミニウム配線を配線リークテスト用パ
ターンに加工して不良率を調べた。配線リークを調べる
部分の配線間隔は１μmとした。従来技術による方法で
は20% 近い不良率があったのに対し本発明の方法では１
% 以下の不良率であった。また、ケルビン法により本発
明の方法によって得られるヴィア抵抗を従来の方法によ
って得られるヴィア抵抗と比較した。従来の方法ではヴ
ィア抵抗は４〜６Ωであったのに対し本発明の方法では
２〜３Ωと低い値であった。
【００２０】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例においては、ヴィアプラグをDMAHを
用いて形成したが、他の有機アルミニウム化合物、例え
ばトリメチルアルミニウム、トリイソブチルアルミニウ
ム、トリメチルアミンアラン、ジメチルエチルアミンア
ラン、DMAHとトリメチルアルミニウムとの分子間化合物
などを使用することもできる。また、これらのヴィアプ
ラグの材料としては、Cu, Si, Tiなどが含まれたアルミ
ニウム合金とすることもできる。さらに、上述した層間
絶縁膜の材料としては、SiO2以外にも、SiN, SiBN など
を使用することもできる。
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例においては、ヴィアプラグをDMAHを
用いて形成したが、他の有機アルミニウム化合物、例え
ばトリメチルアルミニウム、トリイソブチルアルミニウ
ム、トリメチルアミンアラン、ジメチルエチルアミンア
ラン、DMAHとトリメチルアルミニウムとの分子間化合物
などを使用することもできる。また、これらのヴィアプ
ラグの材料としては、Cu, Si, Tiなどが含まれたアルミ
ニウム合金とすることもできる。さらに、上述した層間
絶縁膜の材料としては、SiO2以外にも、SiN, SiBN など
を使用することもできる。
【００２１】
【発明の効果】上述したように、本発明によるヴィア孔
の埋め込み方法によれば、ヴィア孔を形成する際に、ヴ
ィア孔の底部に高融点金属または高融点金属化合物より
成るキャップ層を露出させているので、残留有機物を除
去するためのウエットエッチングを容易に実施すること
ができる。したがって、酸系の溶液を用いたウエットエ
ッチングを行うことが可能となり、これによって層間絶
縁膜の、特に段差部分に残存している有機物をも完全に
除去することができるとともにキャップ層の表面に形成
されている酸化膜なども除去することができる。その結
果、アルミニウムの選択CVD を実施するに際し、選択性
良くヴィア孔内にアルミニウムプラグを形成することが
できる。このように選択性良く堆積したヴィアプラグ上
に上層配線を形成する場合、配線リークが殆どなく、ヴ
ィア抵抗が低く、信頼性の高い多層配線構造を形成する
ことできる。
の埋め込み方法によれば、ヴィア孔を形成する際に、ヴ
ィア孔の底部に高融点金属または高融点金属化合物より
成るキャップ層を露出させているので、残留有機物を除
去するためのウエットエッチングを容易に実施すること
ができる。したがって、酸系の溶液を用いたウエットエ
ッチングを行うことが可能となり、これによって層間絶
縁膜の、特に段差部分に残存している有機物をも完全に
除去することができるとともにキャップ層の表面に形成
されている酸化膜なども除去することができる。その結
果、アルミニウムの選択CVD を実施するに際し、選択性
良くヴィア孔内にアルミニウムプラグを形成することが
できる。このように選択性良く堆積したヴィアプラグ上
に上層配線を形成する場合、配線リークが殆どなく、ヴ
ィア抵抗が低く、信頼性の高い多層配線構造を形成する
ことできる。
【図１】図１Ａ〜Ｅは従来のヴィア孔の埋め込み方法の
順次の工程における半導体装置の構造を示す断面図であ
る。
順次の工程における半導体装置の構造を示す断面図であ
る。
【図２】図２Ａ〜Ｅは本発明によるヴィア孔の埋め込み
方法の一実施例の順次の工程における半導体装置の構造
を示す断面図である。
方法の一実施例の順次の工程における半導体装置の構造
を示す断面図である。
11 シリコン基板 12 下地絶縁膜 13 アルミニウム膜 14 TiN 膜 15 下層配線 16 層間絶縁膜 17 ヴィア孔 18 残留有機物 19 アルミニウムのヴィアプラグ 20 上層配線
フロントページの続き (72)発明者 小宮 隆行 千葉県千葉市中央区川崎町１番地 川崎製 鉄株式会社鉄鋼研究所内 (72)発明者 太田 与洋 千葉県千葉市中央区川崎町１番地 川崎製 鉄株式会社鉄鋼研究所内
Claims (2)
- 【請求項１】 半導体基板の表面に、アルミニウムを含
む主導電層と、該主導電層上に形成された高融点金属も
しくは高融点金属化合物からなるキャップ層とを有する
下層配線を形成する第１の工程と、 前記下層配線上に層間絶縁膜を形成する第２の工程と、 ドライエッチングによって前記層間絶縁膜にヴィア孔を
形成してその底部に前記キャップ層を露出させる第３の
工程と、 ウエットエッチングにより前記層間絶縁膜上に残留する
レジスト等の有機物を除去するとともに前記キャップ層
表面に形成されている酸化膜等を除去して清浄化する第
４の工程と、 有機アルミニウム化合物ガスを原料として用いる化学気
相堆積法によって前記ヴィア孔内にアルミニウムまたは
アルミニウム合金を選択的に堆積させてヴィアプラグを
形成する第５の工程とを具えることを特徴とするヴィア
孔の埋め込み方法。 - 【請求項２】 前記第４の工程において、ウエットエッ
チングを、有機物を除去することができるとともに高融
点金属または高融点金属化合物より成るキャップ層の表
面の酸化膜を除去することができる酸系の溶液を用いて
行うことを特徴とする請求項１に記載のヴィア孔の埋め
込み方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23541694A JPH0897287A (ja) | 1994-09-29 | 1994-09-29 | ヴィア孔の埋め込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23541694A JPH0897287A (ja) | 1994-09-29 | 1994-09-29 | ヴィア孔の埋め込み方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897287A true JPH0897287A (ja) | 1996-04-12 |
Family
ID=16985779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23541694A Pending JPH0897287A (ja) | 1994-09-29 | 1994-09-29 | ヴィア孔の埋め込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897287A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6110828A (en) * | 1996-12-30 | 2000-08-29 | Applied Materials, Inc. | In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization |
| JP2015065374A (ja) * | 2013-09-26 | 2015-04-09 | セイコーエプソン株式会社 | 半導体装置、電気光学装置、及び電子機器 |
-
1994
- 1994-09-29 JP JP23541694A patent/JPH0897287A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6110828A (en) * | 1996-12-30 | 2000-08-29 | Applied Materials, Inc. | In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization |
| JP2015065374A (ja) * | 2013-09-26 | 2015-04-09 | セイコーエプソン株式会社 | 半導体装置、電気光学装置、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101390204B (zh) | 用于金属集成的新颖结构和方法 | |
| KR101143727B1 (ko) | 반도체 장치의 제조 방법 및 기억 매체 | |
| US20060246717A1 (en) | Method for fabricating a dual damascene and polymer removal | |
| TWI363255B (en) | Method for removing masking materials with reduced low-k dielectric material damage | |
| JP2002367972A (ja) | 半導体デバイスの製造方法 | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| TW200414352A (en) | Side wall passivation films for damascene cu/low k electronic devices | |
| US20060003589A1 (en) | Method for the post-etch cleaning of multi-level damascene structures having underlying copper metallization | |
| JP2010050310A (ja) | 半導体装置の製造方法 | |
| US7014887B1 (en) | Sequential sputter and reactive precleans of vias and contacts | |
| JPH10214896A (ja) | 半導体装置の製造方法及び製造装置 | |
| US20050106866A1 (en) | Method of manufacturing semiconductor device | |
| US6524944B1 (en) | Low k ILD process by removable ILD | |
| US6541372B2 (en) | Method for manufacturing a conductor structure for an integrated circuit | |
| JP3133842B2 (ja) | 多層配線構造の製造方法 | |
| JP3270196B2 (ja) | 薄膜形成方法 | |
| US20050274393A1 (en) | Wafer clean process | |
| KR100657166B1 (ko) | 구리 금속 배선의 형성 방법 | |
| JPH0897287A (ja) | ヴィア孔の埋め込み方法 | |
| JP2001358211A (ja) | 半導体装置およびその製造方法 | |
| KR20000077193A (ko) | 비아 및 컨택트의 순차적인 스퍼터 및 반응적 예비세정 | |
| JP2004363447A (ja) | 半導体装置およびその製造方法 | |
| JP2001053023A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH08204008A (ja) | 半導体装置の製造方法 | |
| US6339019B1 (en) | Method of manufacturing semiconductor device having reduced connection failure between wiring layers |