JPH0895954A - ウオルシュ符号発生回路 - Google Patents
ウオルシュ符号発生回路Info
- Publication number
- JPH0895954A JPH0895954A JP23132694A JP23132694A JPH0895954A JP H0895954 A JPH0895954 A JP H0895954A JP 23132694 A JP23132694 A JP 23132694A JP 23132694 A JP23132694 A JP 23132694A JP H0895954 A JPH0895954 A JP H0895954A
- Authority
- JP
- Japan
- Prior art keywords
- walsh
- bit
- number word
- walsh code
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0007—Code type
- H04J13/004—Orthogonal
- H04J13/0048—Walsh
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/102—Combining codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/12—Generation of orthogonal codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 ウオルシュ符号生成回路を小型化する。
【構成】 入力されたウオルシュ番号語Ａ０〜Ａ７と系
列中のインデックス番号語Ｔ０〜Ｔ７に対して、下位１
ビットＡ０とＴ０に対してウオルシュ生成回路１００に
よって部分ウオルシュ符号を生成し、そのウオルシュ符
号を反転非反転回路２０１から２０７を通じて、Ａ１〜
Ａ７とＴ１〜Ｔ７に応じて反転か非反転かを決定し出力
することによって最終的なウオルシュ符号を得ることが
できる。ウオルシュ符号を表の形式で格納する必要の無
いことから、回路を小型化することができ、また、入力
のビット数が増えたときの拡張性が高くなる。
列中のインデックス番号語Ｔ０〜Ｔ７に対して、下位１
ビットＡ０とＴ０に対してウオルシュ生成回路１００に
よって部分ウオルシュ符号を生成し、そのウオルシュ符
号を反転非反転回路２０１から２０７を通じて、Ａ１〜
Ａ７とＴ１〜Ｔ７に応じて反転か非反転かを決定し出力
することによって最終的なウオルシュ符号を得ることが
できる。ウオルシュ符号を表の形式で格納する必要の無
いことから、回路を小型化することができ、また、入力
のビット数が増えたときの拡張性が高くなる。
Description
【０００１】
【産業上の利用分野】本発明は、ウオルシュ（Ｗａｌｓ
ｈ）符号の番号を２進数で表現したウオルシュ番号語と
ウオルシュ符号の桁を２進数で表現したインデックス番
号語を入力として、そのウオルシュ番号語インデックス
番号語とに対応したウオルシュ符号を１ビットずつ出力
するウオルシュ符号発生器に関するものであり、特に基
地局側から移動局側への送信における拡散符号として、
ウオルシュ符号を用いている符号分割多元接続（ＣＤＭ
Ａ）通信に適用されるウオルシュ符号発生器に関する。
ｈ）符号の番号を２進数で表現したウオルシュ番号語と
ウオルシュ符号の桁を２進数で表現したインデックス番
号語を入力として、そのウオルシュ番号語インデックス
番号語とに対応したウオルシュ符号を１ビットずつ出力
するウオルシュ符号発生器に関するものであり、特に基
地局側から移動局側への送信における拡散符号として、
ウオルシュ符号を用いている符号分割多元接続（ＣＤＭ
Ａ）通信に適用されるウオルシュ符号発生器に関する。
【０００２】
【従来の技術】従来は、ウオルシュ符号のすべてを表の
形で読取専用記憶装置（ＲＯＭ）などに格納し、そのＲ
ＯＭの行アドレス入力にウオルシュ番号を入力し列アド
レス入力にインデックス番号を順次入力し、出力側から
ウオルシュ符号の該当する１ビット出力を順次出力する
ことによってウオルシュ符号を得ていた。
形で読取専用記憶装置（ＲＯＭ）などに格納し、そのＲ
ＯＭの行アドレス入力にウオルシュ番号を入力し列アド
レス入力にインデックス番号を順次入力し、出力側から
ウオルシュ符号の該当する１ビット出力を順次出力する
ことによってウオルシュ符号を得ていた。
【０００３】
【発明が解決しようとする課題】しかしながら上記の回
路構成では、必要とされる回路規模がウオルシュ符号系
列長の２乗に比例するため、長いウオルシュ符号系列長
を持つウオルシュ符号などに対しては、回路規模が非常
に大きくなる。また、表の形式を用いて格納するので、
ウオルシュ符号の系列長に変更が生じた場合に対してウ
オルシュ符号表の大規模な変更が必要となるため、拡張
性が低いなどの問題があり、ＬＳＩ化などに対する障害
となっていた。
路構成では、必要とされる回路規模がウオルシュ符号系
列長の２乗に比例するため、長いウオルシュ符号系列長
を持つウオルシュ符号などに対しては、回路規模が非常
に大きくなる。また、表の形式を用いて格納するので、
ウオルシュ符号の系列長に変更が生じた場合に対してウ
オルシュ符号表の大規模な変更が必要となるため、拡張
性が低いなどの問題があり、ＬＳＩ化などに対する障害
となっていた。
【０００４】
【課題を解決するための手段】本発明は、ｎビットの２
進数で表現されるウオルシュ番号語及びインデックス番
号語に関して、それぞれの下位ｍビットに対する１ビッ
トのウオルシュ符号（部分ウオルシュ符号）を与える部
分ウオルシュ符号生成回路と、ウオルシュ番号語とイン
デックス番号語の上位のｎ−ｍビットに対してそれぞれ
設けられ、ｎ−ｍ段の反転非反転回路から構成される。
各反転非反転回路は、初段は部分ウオルシュ符号生成回
路の出力１ビットを、それ以外の段は前段の出力１ビッ
トを、それぞれ入力とするように直列接続配置される。
またｘ段目の反転非反転回路では、ウオルシュ番号語の
ｍ＋ｘ桁目及びインデックス番号語のｍ＋ｘ桁目を入力
とする。そして、最終段の反転非反転回路の出力が、前
記のウオルシュ番号語及びインデックス番号語に対応し
た１ビットのウオルシュ符号となる。
進数で表現されるウオルシュ番号語及びインデックス番
号語に関して、それぞれの下位ｍビットに対する１ビッ
トのウオルシュ符号（部分ウオルシュ符号）を与える部
分ウオルシュ符号生成回路と、ウオルシュ番号語とイン
デックス番号語の上位のｎ−ｍビットに対してそれぞれ
設けられ、ｎ−ｍ段の反転非反転回路から構成される。
各反転非反転回路は、初段は部分ウオルシュ符号生成回
路の出力１ビットを、それ以外の段は前段の出力１ビッ
トを、それぞれ入力とするように直列接続配置される。
またｘ段目の反転非反転回路では、ウオルシュ番号語の
ｍ＋ｘ桁目及びインデックス番号語のｍ＋ｘ桁目を入力
とする。そして、最終段の反転非反転回路の出力が、前
記のウオルシュ番号語及びインデックス番号語に対応し
た１ビットのウオルシュ符号となる。
【０００５】
【作用】この生成回路にｎビットの２進数で表現される
ウオルシュ番号語とインデックス番号語が入力される
と、部分ウオルシュ符号生成回路は、ウオルシュ番号語
及びインデックス番号語の下位ｍビットを入力とし、入
力に対応した１ビットのウオルシュ符号を出力する。
部分ウオルシュ符号生成回路からの出力は、初段の反転
非反転回路へ入力される。初段の反転非反転回路ではウ
オルシュ番号語及びインデックス番号語のｍ＋１桁目の
論理値が共に１の場合のみ入力論理値を反転を行うこと
によって、ウオルシュ番号語とインデックス番号語の下
位のｍ＋１ビットに対する部分ウオルシュ符号を生成
し、２段目に出力する。このように、各反転非反転回路
における１ビットの出力は、次段の反転非反転回路へ入
力される。そしてｘ段目の反転非反転回路では、ウオル
シュ番号語のｍ＋ｘ桁目とインデックス番号語のｍ＋ｘ
桁目とが共に１である論理値を取る場合のみ入力論理値
を反転することによって、ウオルシュ番号語とインデッ
クス番号語の下位のｍ＋ｘビットに対する部分ウオルシ
ュ符号を生成し、次段ヘ出力する。そして、最終段の反
転非反転回路から、前記のｎビットのウオルシュ番号語
及びインデックス番号語に対応した１ビットのウオルシ
ュ符号が出力される。
ウオルシュ番号語とインデックス番号語が入力される
と、部分ウオルシュ符号生成回路は、ウオルシュ番号語
及びインデックス番号語の下位ｍビットを入力とし、入
力に対応した１ビットのウオルシュ符号を出力する。
部分ウオルシュ符号生成回路からの出力は、初段の反転
非反転回路へ入力される。初段の反転非反転回路ではウ
オルシュ番号語及びインデックス番号語のｍ＋１桁目の
論理値が共に１の場合のみ入力論理値を反転を行うこと
によって、ウオルシュ番号語とインデックス番号語の下
位のｍ＋１ビットに対する部分ウオルシュ符号を生成
し、２段目に出力する。このように、各反転非反転回路
における１ビットの出力は、次段の反転非反転回路へ入
力される。そしてｘ段目の反転非反転回路では、ウオル
シュ番号語のｍ＋ｘ桁目とインデックス番号語のｍ＋ｘ
桁目とが共に１である論理値を取る場合のみ入力論理値
を反転することによって、ウオルシュ番号語とインデッ
クス番号語の下位のｍ＋ｘビットに対する部分ウオルシ
ュ符号を生成し、次段ヘ出力する。そして、最終段の反
転非反転回路から、前記のｎビットのウオルシュ番号語
及びインデックス番号語に対応した１ビットのウオルシ
ュ符号が出力される。
【０００６】
【実施例】次に本発明の実施例について説明する。図１
は、本発明の一実施例を表すブロック図である。８ビッ
ト２進数のウオルシュ番号語とインデックス番号語を入
力とし、その最下位の１ビットに対する部分ウオルシュ
符号生成回路と、上位７ビットにそれぞれ対応する７個
の反転非反転回路によって、与えられたウオルシュ番号
語とインデックス番号語に対するウオルシュ符号を出力
するものである。この実施例は、８ビット２進数のウオ
ルシュ番号語とインデックス番号語による２５６ビット
の系列長を持つウオルシュ符号系列から８ビット２進数
のインデックス番号語によって指定される１ビットのウ
オルシュ符号を出力するものである。本発明において
は、部分ウオルシュ生成回路への入力となるウオルシュ
番号語とインデックス番号語はなんビットでも良いが、
この実施例では１ビットの例を用いる。
は、本発明の一実施例を表すブロック図である。８ビッ
ト２進数のウオルシュ番号語とインデックス番号語を入
力とし、その最下位の１ビットに対する部分ウオルシュ
符号生成回路と、上位７ビットにそれぞれ対応する７個
の反転非反転回路によって、与えられたウオルシュ番号
語とインデックス番号語に対するウオルシュ符号を出力
するものである。この実施例は、８ビット２進数のウオ
ルシュ番号語とインデックス番号語による２５６ビット
の系列長を持つウオルシュ符号系列から８ビット２進数
のインデックス番号語によって指定される１ビットのウ
オルシュ符号を出力するものである。本発明において
は、部分ウオルシュ生成回路への入力となるウオルシュ
番号語とインデックス番号語はなんビットでも良いが、
この実施例では１ビットの例を用いる。
【０００７】図１において、Ａ０〜Ａ７は８ビットの２
進数で表現されたウオルシュ番号語であり、Ａ７が最上
位ビットでＡ０が最下位ビットである。Ｔ０〜Ｔ７は８
ビットの２進数で表現されたウオルシュ符号系列中の位
置を表すインデックス番号語であり、Ｔ７が最上位ビッ
トでＴ０が最下位ビットである。１００は部分ウオルシ
ュ符号生成回路であり、２０１〜２０７は信号反転回路
である。図１において、ウオルシュ番号語はＡ０〜Ａ７
に入力され、インデックス番号語はＴ０〜Ｔ７に入力さ
れる。部分ウオルシュ符号生成回路１００は、２進数で
表現されたウオルシュ番号語とインデックス番号語のそ
れぞれの下位１ビットであるＡ０とＴ０を入力とし、論
理積回路３００において、Ａ０とＴ０の論理積演算を行
うことによって、下位１ビットに対する１ビットの部分
ウオルシュ符号を生成するウオルシュ符号生成回路であ
る。そしてその出力Ｗ０は、反転非反転回路２０１に入
力される。反転非反転回路２０１は、２進数で表現され
るウオルシュ番号語の２桁目Ａ１とインデックス番号語
の２桁目Ｔ１を入力とし、論理積回路３０１において、
Ａ１とＴ１の論理積演算を行い、その結果と入力Ｗ０と
の排他的論理和演算を排他的論理和回路４０１で行うこ
とによって、ウオルシュ番号語とインデックス番号語の
それぞれの下位２ビットに対する１ビットの部分ウオル
シュ符号Ｗ１を生成し出力する。この操作を各反転非反
転回路で行い、最終段の反転非反転回路２０７より、８
ビットのウオルシュ番号語とインデックス番号語に対す
るウオルシュ符号Ｗ７が出力される。
進数で表現されたウオルシュ番号語であり、Ａ７が最上
位ビットでＡ０が最下位ビットである。Ｔ０〜Ｔ７は８
ビットの２進数で表現されたウオルシュ符号系列中の位
置を表すインデックス番号語であり、Ｔ７が最上位ビッ
トでＴ０が最下位ビットである。１００は部分ウオルシ
ュ符号生成回路であり、２０１〜２０７は信号反転回路
である。図１において、ウオルシュ番号語はＡ０〜Ａ７
に入力され、インデックス番号語はＴ０〜Ｔ７に入力さ
れる。部分ウオルシュ符号生成回路１００は、２進数で
表現されたウオルシュ番号語とインデックス番号語のそ
れぞれの下位１ビットであるＡ０とＴ０を入力とし、論
理積回路３００において、Ａ０とＴ０の論理積演算を行
うことによって、下位１ビットに対する１ビットの部分
ウオルシュ符号を生成するウオルシュ符号生成回路であ
る。そしてその出力Ｗ０は、反転非反転回路２０１に入
力される。反転非反転回路２０１は、２進数で表現され
るウオルシュ番号語の２桁目Ａ１とインデックス番号語
の２桁目Ｔ１を入力とし、論理積回路３０１において、
Ａ１とＴ１の論理積演算を行い、その結果と入力Ｗ０と
の排他的論理和演算を排他的論理和回路４０１で行うこ
とによって、ウオルシュ番号語とインデックス番号語の
それぞれの下位２ビットに対する１ビットの部分ウオル
シュ符号Ｗ１を生成し出力する。この操作を各反転非反
転回路で行い、最終段の反転非反転回路２０７より、８
ビットのウオルシュ番号語とインデックス番号語に対す
るウオルシュ符号Ｗ７が出力される。
【０００８】次に、本生成回路の動作について説明す
る。最初に、ウオルシュ符号の性質について述べる。表
１に、系列長が１６ビットのウオルシュ符号を示す。表
１のウオルシュ番号及びインデックス番号に対応する符
号語は、それぞれ４ビットである。
る。最初に、ウオルシュ符号の性質について述べる。表
１に、系列長が１６ビットのウオルシュ符号を示す。表
１のウオルシュ番号及びインデックス番号に対応する符
号語は、それぞれ４ビットである。
【０００９】
【表１】
【００１０】表２に、表１の一部である、系列長が２ビ
ット従ってウオルシュ番号語とインデックス番号語とが
それぞれ１ビットのウオルシュ符号を示す。また、表３
に、系列長が４ビット従ってウオルシュ番号語とインデ
ックス番号語とがそれぞれ２ビットのウオルシュ符号
を、表４に、系列長が８ビット従ってウオルシュ番号語
とインデックス番号語とがそれぞれ３ビットのウオルシ
ュ符号を示す。
ット従ってウオルシュ番号語とインデックス番号語とが
それぞれ１ビットのウオルシュ符号を示す。また、表３
に、系列長が４ビット従ってウオルシュ番号語とインデ
ックス番号語とがそれぞれ２ビットのウオルシュ符号
を、表４に、系列長が８ビット従ってウオルシュ番号語
とインデックス番号語とがそれぞれ３ビットのウオルシ
ュ符号を示す。
【００１１】
【表２】
【００１２】
【表３】
【００１３】
【表４】
【００１４】ここで、表２のウオルシュ符号における４
ビットのブロックをブロックＢ1 で表わした場合、表３
の系列長４ビットのウオルシュ符号は、表３の様にブロ
ックＢ1 が非反転でそのままか、又は反転して繰り返し
たものとなる。また、系列長４ビットのウオルシュ符号
の１６ビットブロックをブロックＢ2で表わした場合、
表４の系列長８ビットのウオルシュ符号は、表４のよう
にブロックＢ2 が非反転でそのままか、又は反転して繰
り返したものとなり、同様に、表３の６４ビットブロッ
クをブロックＢ3 で表わした場合、表１の系列長１６ビ
ットのウオルシュ符号は、ブロックＢ3 が非反転でその
まま又は反転して繰り返したものとなる。そして、反転
と非反転とは、ウオルシュ番号語の最上位ビットとイン
デックス番号語の最上位ビットとが共に論理値の１であ
るか、又はいずれか一方が０であるかによる。また、系
列長が２ビットのウオルシュ符号、すなわち１ビットの
ウオルシュ番号語Ａ０とインデックス番号語Ｔ０に対す
るウオルシュ符号Ｗ（Ａ0,Ｔ0 ）は、表２に示すよう
に、Ａ０＝１かつ、Ｔ０＝１の時１であり、その他の時
は０となるので下式の様になる。
ビットのブロックをブロックＢ1 で表わした場合、表３
の系列長４ビットのウオルシュ符号は、表３の様にブロ
ックＢ1 が非反転でそのままか、又は反転して繰り返し
たものとなる。また、系列長４ビットのウオルシュ符号
の１６ビットブロックをブロックＢ2で表わした場合、
表４の系列長８ビットのウオルシュ符号は、表４のよう
にブロックＢ2 が非反転でそのままか、又は反転して繰
り返したものとなり、同様に、表３の６４ビットブロッ
クをブロックＢ3 で表わした場合、表１の系列長１６ビ
ットのウオルシュ符号は、ブロックＢ3 が非反転でその
まま又は反転して繰り返したものとなる。そして、反転
と非反転とは、ウオルシュ番号語の最上位ビットとイン
デックス番号語の最上位ビットとが共に論理値の１であ
るか、又はいずれか一方が０であるかによる。また、系
列長が２ビットのウオルシュ符号、すなわち１ビットの
ウオルシュ番号語Ａ０とインデックス番号語Ｔ０に対す
るウオルシュ符号Ｗ（Ａ0,Ｔ0 ）は、表２に示すよう
に、Ａ０＝１かつ、Ｔ０＝１の時１であり、その他の時
は０となるので下式の様になる。
【００１５】
【数１】
【００１６】また、ｍビットの２進数で、ウオルシュ番
号Ａ（Ａｍ-1…Ａ0 ）とインデックス番号Ｔ（Ｔｍ-1…
Ｔ0）が与えられる場合、ウオルシュ符号Ｗ（Ａｍ-1…
Ａ0,Ｔｍ-1…Ｔ0）は次式を満たす。
号Ａ（Ａｍ-1…Ａ0 ）とインデックス番号Ｔ（Ｔｍ-1…
Ｔ0）が与えられる場合、ウオルシュ符号Ｗ（Ａｍ-1…
Ａ0,Ｔｍ-1…Ｔ0）は次式を満たす。
【００１７】
【数２】
【００１８】以上より、図１において、部分ウオルシュ
符号生成回路１００は入力Ａ０とＴ０の論理積演算を行
うことによって、ウオルシュ番号語とインデックス番号
語の下位１ビットに対するウオルシュ符号を生成する。
次に信号反転回路２０１では、入力Ａ１とＴ１の論理積
演算の結果と上記ウオルシュ符号との排他的論理和演算
を行うことによって、ウオルシュ番号語とインデックス
番号語下位２ビットに対するウオルシュ符号を生成す
る。さらに各反転非反転回路において同様の操作を行う
ことによって、最終的に信号反転回路２０７より８ビッ
トのウオルシュ番号語とインデックス番号語に対するウ
オルシュ符号が出力される。
符号生成回路１００は入力Ａ０とＴ０の論理積演算を行
うことによって、ウオルシュ番号語とインデックス番号
語の下位１ビットに対するウオルシュ符号を生成する。
次に信号反転回路２０１では、入力Ａ１とＴ１の論理積
演算の結果と上記ウオルシュ符号との排他的論理和演算
を行うことによって、ウオルシュ番号語とインデックス
番号語下位２ビットに対するウオルシュ符号を生成す
る。さらに各反転非反転回路において同様の操作を行う
ことによって、最終的に信号反転回路２０７より８ビッ
トのウオルシュ番号語とインデックス番号語に対するウ
オルシュ符号が出力される。
【００１９】なお、図１の実施例では２５６ビット系列
長のウオルシュ符号発生回路を示したが、反転非反転回
路の段数を増やすことにより、さらに長ビット系列長の
ウオルシュ符号発生回路を構成することができる。ま
た、図１の実施例は２５６ビット系列長のウオルシュ符
号発生回路として示したが、１２８系列長や６４ビット
系列長のウオルシュ符号発生回路として用いることもで
き、例えば、図１の入力ビットＡ7 及びＴ7 を論理値０
に固定しておくことにより、１２８系列長のウオルシュ
符号発生回路として機能させることができる。
長のウオルシュ符号発生回路を示したが、反転非反転回
路の段数を増やすことにより、さらに長ビット系列長の
ウオルシュ符号発生回路を構成することができる。ま
た、図１の実施例は２５６ビット系列長のウオルシュ符
号発生回路として示したが、１２８系列長や６４ビット
系列長のウオルシュ符号発生回路として用いることもで
き、例えば、図１の入力ビットＡ7 及びＴ7 を論理値０
に固定しておくことにより、１２８系列長のウオルシュ
符号発生回路として機能させることができる。
【００２０】
【発明の効果】以上の説明から明らかなように、本発明
では、入力されたウオルシュ番号語とインデックス番号
語に対して、より小さいウオルシュ番号に対するウオル
シュ符号から拡張して得ることによって、従来のウオル
シュ符号をすべて表の形で格納する場合よりも、非常に
小さい回路規模で実現することが可能となる。また、ウ
オルシュ番号が拡張された場合も、反転非反転回路を追
加するだけで良いので、従来の方法より拡張性において
も優れている。
では、入力されたウオルシュ番号語とインデックス番号
語に対して、より小さいウオルシュ番号に対するウオル
シュ符号から拡張して得ることによって、従来のウオル
シュ符号をすべて表の形で格納する場合よりも、非常に
小さい回路規模で実現することが可能となる。また、ウ
オルシュ番号が拡張された場合も、反転非反転回路を追
加するだけで良いので、従来の方法より拡張性において
も優れている。
【図１】本発明のウオルシュ符号生成回路の一実施例を
示すブロック図
示すブロック図
１００ 部分ウオルシュ符号生成回路 ２０１〜２０７ 反転非反転回路 ３００〜３０１ 論理積回路 ４０１ 排他的論理和回路 Ａ０〜Ａ７ ウオルシュ番号語 Ｔ０〜Ｔ７ インデックス番号語
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 1/713
Claims (1)
- 【請求項１】 ウオルシュ番号をｎビットの２進数で表
現したウオルシュ番号語と、ウオルシュ番号に対応した
ウオルシュ符号系列中の位置を示すインデックスをｎビ
ットの２進数で表現したインデックス番号語を用いて、
対応する１ビットのウオルシュ符号を出力するウオルシ
ュ符号発生回路において、 ウオルシュ番号語の特定数の下位ｍビットと、インデッ
クス番号語の前記特定数の下位ｍビットとを入力とし
て、ｍビットの部分的ウオルシュ番号語とｍビットの部
分的インデックス番号語とに対応した１ビットのウオル
シュ符号を出力する部分ウオルシュ生成回路と、 前記部分ウオルシュ符号生成回路の出力を初段入力論理
値とし、初段が下位からｍ＋１桁目で且つ最終段が最上
位桁となるようにその初段から最終段にかけて１ビット
ずつ上位の、前記ウオルシュ番号語の１ビット及びそれ
と桁位置を同じくする前記インデックス番号語の１ビッ
トを入力として、ウオルシュ番号語の前記１ビットとイ
ンデックス番号語の前記１ビットとが共に１である論理
値を取る場合のみ入力論理値を反転して次段又は出力端
ヘ出力し、ウオルシュ番号語の前記１ビットとインデッ
クス番号語の前記１ビットとのいずれか一方が０なる論
理値を取る場合は入力論理値を次段又は出力端ヘ出力す
る、ｎ−ｍ段の反転非反転回路を直列接続配置した、こ
とを特徴とするウオルシュ符号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23132694A JP3625867B2 (ja) | 1994-09-27 | 1994-09-27 | ウオルシュ符号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23132694A JP3625867B2 (ja) | 1994-09-27 | 1994-09-27 | ウオルシュ符号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0895954A true JPH0895954A (ja) | 1996-04-12 |
| JP3625867B2 JP3625867B2 (ja) | 2005-03-02 |
Family
ID=16921886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23132694A Expired - Fee Related JP3625867B2 (ja) | 1994-09-27 | 1994-09-27 | ウオルシュ符号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3625867B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020639A1 (fr) * | 1996-11-07 | 1998-05-14 | Matsushita Electric Industrial Co., Ltd. | Procede de generation de code et procede de selection de code |
| KR100463512B1 (ko) * | 2000-03-13 | 2004-12-29 | 엘지전자 주식회사 | 통신 시스템의 수신기에서 왈시 인덱스 찾는 장치 및 방법 |
| KR100514682B1 (ko) * | 1997-06-30 | 2005-11-25 | 주식회사 팬택앤큐리텔 | 왈시코드발생방법 |
| US7319712B2 (en) | 2000-07-05 | 2008-01-15 | Sanyo Electric Co., Ltd. | Orthogonal code generation apparatus, scrambling code generation apparatus and portable radio terminal using such apparatus |
| US7680084B2 (en) | 1997-09-08 | 2010-03-16 | Qualcomm Incorporated | Method and apparatus for providing orthogonal spot beams, sectors, and picocells |
-
1994
- 1994-09-27 JP JP23132694A patent/JP3625867B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020639A1 (fr) * | 1996-11-07 | 1998-05-14 | Matsushita Electric Industrial Co., Ltd. | Procede de generation de code et procede de selection de code |
| US6424618B1 (en) | 1996-11-07 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | Code generating method and code selecting method |
| KR100514682B1 (ko) * | 1997-06-30 | 2005-11-25 | 주식회사 팬택앤큐리텔 | 왈시코드발생방법 |
| US7680084B2 (en) | 1997-09-08 | 2010-03-16 | Qualcomm Incorporated | Method and apparatus for providing orthogonal spot beams, sectors, and picocells |
| KR100463512B1 (ko) * | 2000-03-13 | 2004-12-29 | 엘지전자 주식회사 | 통신 시스템의 수신기에서 왈시 인덱스 찾는 장치 및 방법 |
| US7319712B2 (en) | 2000-07-05 | 2008-01-15 | Sanyo Electric Co., Ltd. | Orthogonal code generation apparatus, scrambling code generation apparatus and portable radio terminal using such apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3625867B2 (ja) | 2005-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5832037A (en) | Method of compressing and expanding data | |
| JPH087700B2 (ja) | 巡回冗長検査符号生成の方法および装置 | |
| JP2746109B2 (ja) | ハフマン符号復号化回路 | |
| JPH0895954A (ja) | ウオルシュ符号発生回路 | |
| AU745212B2 (en) | Circuit and method for arbitrarily shifting M-sequence | |
| JPH11143685A (ja) | キャリー・スキップ・アダー | |
| JPH02287874A (ja) | 積和演算装置 | |
| JP3917357B2 (ja) | 非線形変換方法及びプログラムを記録したコンピュータ読み取り可能な記録媒体及び非線形変換装置 | |
| JP3855491B2 (ja) | 乗算器 | |
| JPH11237973A (ja) | 乗算器 | |
| JPS5899028A (ja) | 符号変換装置 | |
| JP4042215B2 (ja) | 演算処理装置およびその方法 | |
| JP3610564B2 (ja) | 情報処理装置 | |
| JP4313555B2 (ja) | ガロア体掛け算器及び通信装置 | |
| SU696450A1 (ru) | Устройство дл сложени в избыточной двоичной системе счислени | |
| JPH05224888A (ja) | 小数点位置可変型データの乗算回路 | |
| JPH0944340A (ja) | 並列乗算回路 | |
| JP2968629B2 (ja) | 最大周期系列符号生成回路 | |
| JPH0683656A (ja) | 多ビット誤り検証符号の生成方法。 | |
| JP2000089933A (ja) | 符号生成器 | |
| JP2002222078A (ja) | ２進１０進変換回路及びその方法 | |
| JP2004295345A (ja) | 演算装置及び乗算装置 | |
| JPS6155690B2 (ja) | ||
| JPH02245825A (ja) | 開平演算回路 | |
| JPH02306726A (ja) | ビット変位符号 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041201 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |