JPH0895522A - 液晶表示装置用駆動回路 - Google Patents
液晶表示装置用駆動回路Info
- Publication number
- JPH0895522A JPH0895522A JP22850694A JP22850694A JPH0895522A JP H0895522 A JPH0895522 A JP H0895522A JP 22850694 A JP22850694 A JP 22850694A JP 22850694 A JP22850694 A JP 22850694A JP H0895522 A JPH0895522 A JP H0895522A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- capacitor
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置の駆動回路に使用する素子がＩ
Ｃチップ上に占める面積を削減して駆動回路の小型化を
図り、また、ウェハープロセスの影響を受けにくい駆動
回路を提供する。 【構成】 定電流回路１０３の定電流が流れるＭＯＳＦ
ＥＴ１０１と等チャネル長のＭＯＳＦＥＴ１０２，１０
４をチャネル幅が２倍づつ増加するように構成し、階調
データｂ0 、ｂ1 によりオン・オフするスイッチＳ0 ，
Ｓ1 がＭＯＳＦＥＴ１０２、１０４の出力を制御してコ
ンデンサ１０５を充電して、その充電電圧を用いて液晶
表示画素１０７を駆動する。
Ｃチップ上に占める面積を削減して駆動回路の小型化を
図り、また、ウェハープロセスの影響を受けにくい駆動
回路を提供する。 【構成】 定電流回路１０３の定電流が流れるＭＯＳＦ
ＥＴ１０１と等チャネル長のＭＯＳＦＥＴ１０２，１０
４をチャネル幅が２倍づつ増加するように構成し、階調
データｂ0 、ｂ1 によりオン・オフするスイッチＳ0 ，
Ｓ1 がＭＯＳＦＥＴ１０２、１０４の出力を制御してコ
ンデンサ１０５を充電して、その充電電圧を用いて液晶
表示画素１０７を駆動する。
Description
【０００１】
【産業上の利用分野】この発明は、フルカラーによる階
調表示が可能な液晶表示装置用駆動回路に関する。
調表示が可能な液晶表示装置用駆動回路に関する。
【０００２】
【従来の技術】フルカラー表示用の液晶駆動回路とし
て、振動電圧方式、抵抗分割方式、ＤＡＣ（デジタル−
アナログ変換器）内蔵方式等が知られている。これらの
方式のうち、駆動回路としての動作スピードや電圧の精
度の点からみて、ＤＡＣ内蔵方式が優れていると考えら
れる。この発明は、特にＤＡＣ内蔵方式の液晶駆動回路
に関するものである。図６は、マトリクス構造の液晶パ
ネルとその周辺回路からなる一般的な液晶表示装置の構
成を示している。同図において、６０１は液晶パネル、
６０２はコモンドライバ、そして６０３はセグメントド
ライバである。液晶パネル６０１のマトリクスのロウ側
を走査するコモンドライバ６０２は、一時点ではある１
つのロウの全液晶画素を選択する。セグメントドライバ
６０３の中で、ある１つのカラムを駆動する駆動回路６
０４は、コモンドライバ６０２が選択した液晶画素に対
し、当該液晶画素の階調データに応じた電圧を印加す
る。各液晶画素６０５にはトランジスタ６０６を介して
駆動回路６０４からの電圧が印加される。
て、振動電圧方式、抵抗分割方式、ＤＡＣ（デジタル−
アナログ変換器）内蔵方式等が知られている。これらの
方式のうち、駆動回路としての動作スピードや電圧の精
度の点からみて、ＤＡＣ内蔵方式が優れていると考えら
れる。この発明は、特にＤＡＣ内蔵方式の液晶駆動回路
に関するものである。図６は、マトリクス構造の液晶パ
ネルとその周辺回路からなる一般的な液晶表示装置の構
成を示している。同図において、６０１は液晶パネル、
６０２はコモンドライバ、そして６０３はセグメントド
ライバである。液晶パネル６０１のマトリクスのロウ側
を走査するコモンドライバ６０２は、一時点ではある１
つのロウの全液晶画素を選択する。セグメントドライバ
６０３の中で、ある１つのカラムを駆動する駆動回路６
０４は、コモンドライバ６０２が選択した液晶画素に対
し、当該液晶画素の階調データに応じた電圧を印加す
る。各液晶画素６０５にはトランジスタ６０６を介して
駆動回路６０４からの電圧が印加される。
【０００３】以上の構成において、駆動回路６０４に
は、表示データをアナログ信号に変換するＤＡＣ（ディ
ジタル／アナログ変換器）が用いられる。図７は、従来
のＤＡＣの構成例を示す図である。このＤＡＣ７００は
電荷スケーリング型のＤＡＣであり、Ｎ個のコンデンサ
Ｃ1〜ＣN 、終端コンデンサＣT ならびにスイッチＷa
・Ｗb ・Ｗ1 〜ＷN から構成されている。最初のコンデ
ンサＣ1 の容量をＣとすると、２番目のコンデンサＣ2
の容量は［１／２］Ｃに、３番目のコンデンサＣ3 の容
量は［１／４］Ｃに．．．Ｎ−１番目のコンデンサＣ
N-1 の容量は［１／２N-2 ］Ｃ、そしてＮ番目のコンデ
ンサＣN の容量は［１／２N-1 ］Ｃとなるように設計さ
れている。ＣT の容量は［１／２N-1 ］Ｃである。ま
た、Ｂはボルテージフォロワであり、ＶREFは基準電圧
である。
は、表示データをアナログ信号に変換するＤＡＣ（ディ
ジタル／アナログ変換器）が用いられる。図７は、従来
のＤＡＣの構成例を示す図である。このＤＡＣ７００は
電荷スケーリング型のＤＡＣであり、Ｎ個のコンデンサ
Ｃ1〜ＣN 、終端コンデンサＣT ならびにスイッチＷa
・Ｗb ・Ｗ1 〜ＷN から構成されている。最初のコンデ
ンサＣ1 の容量をＣとすると、２番目のコンデンサＣ2
の容量は［１／２］Ｃに、３番目のコンデンサＣ3 の容
量は［１／４］Ｃに．．．Ｎ−１番目のコンデンサＣ
N-1 の容量は［１／２N-2 ］Ｃ、そしてＮ番目のコンデ
ンサＣN の容量は［１／２N-1 ］Ｃとなるように設計さ
れている。ＣT の容量は［１／２N-1 ］Ｃである。ま
た、Ｂはボルテージフォロワであり、ＶREFは基準電圧
である。
【０００４】このＤＡＣ７００へ供給されるディジタル
データは、Ｎビットの２進数で与えられる。このＮビッ
トのディジタルデータのそれぞれのビットの値をｂ1，
ｂ2，・・・ｂN とする。ビットｂi （ｉ＝１〜Ｎ）
が”１”であると、スイッチＷiが基準電源ＶREF に接
続され、”０”であるとグランドに接続される。ＤＡＣ
７００には、互いに重なりあわない２相のクロック
φ1、φ2が接続されている。φ1 のタイミングにおいて
は、スイッチＷa ・Ｗb が閉じ、スイッチＷ1 〜ＷN が
グランド側に倒れ、コンデンサＣ1 〜ＣN とＣT の両端
がグランドに接続される。φ2 のタイミングにおいて
は、スイッチＷa ・Ｗb が開くとともに、スイッチＷ1
〜ＷN は上述したように階調値の各ビットの値に応じて
ＶREF かグランド側に切り替わる。
データは、Ｎビットの２進数で与えられる。このＮビッ
トのディジタルデータのそれぞれのビットの値をｂ1，
ｂ2，・・・ｂN とする。ビットｂi （ｉ＝１〜Ｎ）
が”１”であると、スイッチＷiが基準電源ＶREF に接
続され、”０”であるとグランドに接続される。ＤＡＣ
７００には、互いに重なりあわない２相のクロック
φ1、φ2が接続されている。φ1 のタイミングにおいて
は、スイッチＷa ・Ｗb が閉じ、スイッチＷ1 〜ＷN が
グランド側に倒れ、コンデンサＣ1 〜ＣN とＣT の両端
がグランドに接続される。φ2 のタイミングにおいて
は、スイッチＷa ・Ｗb が開くとともに、スイッチＷ1
〜ＷN は上述したように階調値の各ビットの値に応じて
ＶREF かグランド側に切り替わる。
【０００５】
【発明が解決しようとする課題】ところで、上述の回路
をＩＣチップ上に実装するにあたっては、各コンデンサ
の容量の精度を確保するために、これらコンデンサを単
位コンデンサで構成する方法を採用している。図７の場
合で言うと、［１／２N-1 ］Ｃの容量を持つコンデンサ
を単位コンデンサとする。したがって、Ｎ番目のコンデ
ンサＣN は１個の単位コンデンサ、「Ｎ−１」番目のコ
ンデンサＣN-1 は２個の単位コンデンサから構成され、
等々、回路全体としては［２N −１］個の単位コンデン
サを必要とする。液晶の階調数が増えてデジタルデータ
のビット数が増大するにしたがい、必要とされる単位コ
ンデンサの数は飛躍的に増大する。たとえば、８ビット
のデジタルデータを入力とする場合には２５６階調表示
が可能となるが、そのためには２５５個もの単位コンデ
ンサが必要とされることになる。
をＩＣチップ上に実装するにあたっては、各コンデンサ
の容量の精度を確保するために、これらコンデンサを単
位コンデンサで構成する方法を採用している。図７の場
合で言うと、［１／２N-1 ］Ｃの容量を持つコンデンサ
を単位コンデンサとする。したがって、Ｎ番目のコンデ
ンサＣN は１個の単位コンデンサ、「Ｎ−１」番目のコ
ンデンサＣN-1 は２個の単位コンデンサから構成され、
等々、回路全体としては［２N −１］個の単位コンデン
サを必要とする。液晶の階調数が増えてデジタルデータ
のビット数が増大するにしたがい、必要とされる単位コ
ンデンサの数は飛躍的に増大する。たとえば、８ビット
のデジタルデータを入力とする場合には２５６階調表示
が可能となるが、そのためには２５５個もの単位コンデ
ンサが必要とされることになる。
【０００６】このように、従来の容量型ＤＡＣを使用し
た液晶駆動回路ではコンデンサがＩＣチップ上で大きな
面積を占有する。特に近年では、ＴＦＴ（薄膜トランジ
スタ）型の液晶表示装置における階調数の向上につれ、
チップサイズの増大がコストダウンのネックとなってい
る。この発明は上記の点に鑑みてなされたものであり、
その目的は、液晶駆動回路に使用する素子がＩＣチップ
上に占める面積を削減し、液晶表示装置用駆動回路の小
型化を図ることにある。
た液晶駆動回路ではコンデンサがＩＣチップ上で大きな
面積を占有する。特に近年では、ＴＦＴ（薄膜トランジ
スタ）型の液晶表示装置における階調数の向上につれ、
チップサイズの増大がコストダウンのネックとなってい
る。この発明は上記の点に鑑みてなされたものであり、
その目的は、液晶駆動回路に使用する素子がＩＣチップ
上に占める面積を削減し、液晶表示装置用駆動回路の小
型化を図ることにある。
【０００７】
【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、液晶表示装置を階調駆動
する液晶表示装置用駆動回路において、第１〜第ｎの定
電流回路と、外部から供給される階調データに基づいて
前記第１〜第ｎの定電流回路の出力電流をオン／オフ制
御する第１〜第ｎのスイッチ手段と、サンプルパルスの
タイミングにおいて前記第１〜第ｎの定電流回路の出力
電流によって充電されるコンデンサと、前記コンデンサ
の充電電圧を前記液晶表示装置へ印加する出力バッファ
と、から構成したものである。また、請求項２記載の発
明は、請求項１記載の発明において、前記第１〜第ｎの
定電流回路をカレントミラー回路によって構成したもの
である。さらに、請求項３記載の発明は、請求項１記載
の発明において、前記カレントミラー回路を、基準電流
が流れるＭＯＳＦＥＴと、前記基準電流の２m （ｍ＝０
〜「ｎ−１」）倍の電流が流れるｎ個のＭＯＳＦＥＴか
ら構成されるようにしたものである。
めに、請求項１記載の発明は、液晶表示装置を階調駆動
する液晶表示装置用駆動回路において、第１〜第ｎの定
電流回路と、外部から供給される階調データに基づいて
前記第１〜第ｎの定電流回路の出力電流をオン／オフ制
御する第１〜第ｎのスイッチ手段と、サンプルパルスの
タイミングにおいて前記第１〜第ｎの定電流回路の出力
電流によって充電されるコンデンサと、前記コンデンサ
の充電電圧を前記液晶表示装置へ印加する出力バッファ
と、から構成したものである。また、請求項２記載の発
明は、請求項１記載の発明において、前記第１〜第ｎの
定電流回路をカレントミラー回路によって構成したもの
である。さらに、請求項３記載の発明は、請求項１記載
の発明において、前記カレントミラー回路を、基準電流
が流れるＭＯＳＦＥＴと、前記基準電流の２m （ｍ＝０
〜「ｎ−１」）倍の電流が流れるｎ個のＭＯＳＦＥＴか
ら構成されるようにしたものである。
【０００８】
【作用】この発明によれば、階調データに基づいて定電
流回路の出力電流をオン／オフ制御してコンデンサの充
電電流を変化させ、このコンデンサの充電電圧に基づい
て液晶表示装置を駆動する。このような構成により、単
位コンデンサを多数使用する必要がなくなるとともに、
回路を半導体素子で形成することが可能となり、回路の
大きさを大幅に縮小することが可能となる。また、前記
定電流回路はカレントミラー回路によって構成すること
が望ましく、さらに、そのカレントミラー回路をＭＯＳ
ＦＥＴによって構成することが望ましい。
流回路の出力電流をオン／オフ制御してコンデンサの充
電電流を変化させ、このコンデンサの充電電圧に基づい
て液晶表示装置を駆動する。このような構成により、単
位コンデンサを多数使用する必要がなくなるとともに、
回路を半導体素子で形成することが可能となり、回路の
大きさを大幅に縮小することが可能となる。また、前記
定電流回路はカレントミラー回路によって構成すること
が望ましく、さらに、そのカレントミラー回路をＭＯＳ
ＦＥＴによって構成することが望ましい。
【０００９】
【実施例】次に、図面を参照してこの発明の一実施例に
ついて説明する。図１は、同実施例による液晶表示装置
用駆動回路の回路図であり、カレントミラー型ＤＡＣを
採用している。ここで図１の回路の説明に入る前に、図
２を参照して簡単にカレントミラー回路の説明をする。
図２において、ＶCCは電源電圧である。２０１はＭＯＳ
ＦＥＴ（ＭＯＳ電界効果トランジスタ）であり、チャネ
ル幅がＷ1 、チャネル長がＬ1 である。また、２０２も
ＭＯＳＦＥＴであり、そのチャネル幅はＷ2 、チャネル
長はＬ2 である。ここで、これら「チャネル幅」ないし
は「チャネル長」は、それぞれ図３に示すＭＯＳＦＥＴ
の構造図におけるチャネル幅Ｗあるいはチャネル長Ｌで
示されるものである。なお、図３においてＧ，Ｓ，Ｄは
それぞれＭＯＳＦＥＴのゲート、ソース、ドレインであ
る。
ついて説明する。図１は、同実施例による液晶表示装置
用駆動回路の回路図であり、カレントミラー型ＤＡＣを
採用している。ここで図１の回路の説明に入る前に、図
２を参照して簡単にカレントミラー回路の説明をする。
図２において、ＶCCは電源電圧である。２０１はＭＯＳ
ＦＥＴ（ＭＯＳ電界効果トランジスタ）であり、チャネ
ル幅がＷ1 、チャネル長がＬ1 である。また、２０２も
ＭＯＳＦＥＴであり、そのチャネル幅はＷ2 、チャネル
長はＬ2 である。ここで、これら「チャネル幅」ないし
は「チャネル長」は、それぞれ図３に示すＭＯＳＦＥＴ
の構造図におけるチャネル幅Ｗあるいはチャネル長Ｌで
示されるものである。なお、図３においてＧ，Ｓ，Ｄは
それぞれＭＯＳＦＥＴのゲート、ソース、ドレインであ
る。
【００１０】一方、２０３は定電流回路であり、マスタ
ースライスによってその電流値を容易に調整することが
可能である。いま、定電流回路２０３の電流をＩ1 と
し、またチャネル長Ｌ1 ＝Ｌ2 と仮定すると、図２の回
路の出力電流ＩOUT は、 ＩOUT ＝［Ｗ2 ／Ｗ1 ］・Ｉ1 …（１） となる。つまり、出力電流ＩOUT は、電流値Ｉ1 と上記
の２つのＭＯＳＦＥＴ２０１、２０２のそれぞれのチャ
ネル幅によって定まる。次に、図１に示す液晶表示装置
用駆動回路の説明に移る。同図の駆動回路は、液晶画素
の階調データである２ビットの階調データ、ビット
ｂ0 ，ｂ1 を入力として液晶表示装置の液晶画素を駆動
する。ここで、ビットｂ1がＭＳＢ（Most Significant
Bit）である。
ースライスによってその電流値を容易に調整することが
可能である。いま、定電流回路２０３の電流をＩ1 と
し、またチャネル長Ｌ1 ＝Ｌ2 と仮定すると、図２の回
路の出力電流ＩOUT は、 ＩOUT ＝［Ｗ2 ／Ｗ1 ］・Ｉ1 …（１） となる。つまり、出力電流ＩOUT は、電流値Ｉ1 と上記
の２つのＭＯＳＦＥＴ２０１、２０２のそれぞれのチャ
ネル幅によって定まる。次に、図１に示す液晶表示装置
用駆動回路の説明に移る。同図の駆動回路は、液晶画素
の階調データである２ビットの階調データ、ビット
ｂ0 ，ｂ1 を入力として液晶表示装置の液晶画素を駆動
する。ここで、ビットｂ1がＭＳＢ（Most Significant
Bit）である。
【００１１】同図において、ＶDDは回路の電源電圧であ
る。また、１０１、１０２ならびに１０４はＭＯＳＦＥ
Ｔである。ＭＯＳＦＥＴ１０１と１０２は、定電流回路
１０３とともに上述のカレントミラー回路を構成してい
る。同様にＭＯＳＦＥＴ１０１、１０４ならびに定電流
回路１０３はもう一つのカレントミラー回路を構成す
る。ここで、ＭＯＳＦＥＴ１０１，１０２ならびに１０
４のチャネル長はすべて同一値となるようにしてある。
また、各ＭＯＳＦＥＴのチャネル幅は、ＭＯＳＦＥＴ１
０１のチャネル幅をＷR とした時に、ＭＯＳＦＥＴ１０
２のチャネル幅はＭＯＳＦＥＴ１０１のチャネル幅と同
じＷR 、ＭＯＳＦＥＴ１０４のチャネル幅は２・ＷR と
なっている。したがって、定電流回路１０３に流れる電
流の電流値をＩR と置くと、（１）式により、ＭＯＳＦ
ＥＴ１０２にはＩR の電流値の電流が流れ、ＭＯＳＦＥ
Ｔ１０４には２・ＩR の電流値の電流が流れる。
る。また、１０１、１０２ならびに１０４はＭＯＳＦＥ
Ｔである。ＭＯＳＦＥＴ１０１と１０２は、定電流回路
１０３とともに上述のカレントミラー回路を構成してい
る。同様にＭＯＳＦＥＴ１０１、１０４ならびに定電流
回路１０３はもう一つのカレントミラー回路を構成す
る。ここで、ＭＯＳＦＥＴ１０１，１０２ならびに１０
４のチャネル長はすべて同一値となるようにしてある。
また、各ＭＯＳＦＥＴのチャネル幅は、ＭＯＳＦＥＴ１
０１のチャネル幅をＷR とした時に、ＭＯＳＦＥＴ１０
２のチャネル幅はＭＯＳＦＥＴ１０１のチャネル幅と同
じＷR 、ＭＯＳＦＥＴ１０４のチャネル幅は２・ＷR と
なっている。したがって、定電流回路１０３に流れる電
流の電流値をＩR と置くと、（１）式により、ＭＯＳＦ
ＥＴ１０２にはＩR の電流値の電流が流れ、ＭＯＳＦＥ
Ｔ１０４には２・ＩR の電流値の電流が流れる。
【００１２】１０５は容量ＣF を持つコンデンサであ
る。また、出力バッファ１０６はコンデンサ１０５の両
端間の電圧ＶC を出力して液晶画素１０７を駆動する。
なお、出力バッファ１０６は、増幅機能を有するものを
用いても良い。出力バッファ１０６に増幅機能を有する
ものを用いた場合には、コンデンサ１０５に容量の小さ
いコンデンサを用いても十分な階調表示を行うことがで
きる。Ｓ0 ，Ｓ1 ，ＳM，ＳH はスイッチであり、サン
プルパルスＳａｍｐを基準にしてオン／オフする。サン
プルパルスＳａｍｐは図４に示すような矩形波で、”
Ｈ”（ハイ）の間がサンプル期間であり、”Ｌ”（ロ
ー）の期間がホールド期間である。サンプル期間の持続
時間はＴであり、ホールド期間の持続時間は時間Ｔに比
べるとはるかに長い。これらのスイッチとサンプルパル
スＳａｍｐとの関係が同図に示してある。
る。また、出力バッファ１０６はコンデンサ１０５の両
端間の電圧ＶC を出力して液晶画素１０７を駆動する。
なお、出力バッファ１０６は、増幅機能を有するものを
用いても良い。出力バッファ１０６に増幅機能を有する
ものを用いた場合には、コンデンサ１０５に容量の小さ
いコンデンサを用いても十分な階調表示を行うことがで
きる。Ｓ0 ，Ｓ1 ，ＳM，ＳH はスイッチであり、サン
プルパルスＳａｍｐを基準にしてオン／オフする。サン
プルパルスＳａｍｐは図４に示すような矩形波で、”
Ｈ”（ハイ）の間がサンプル期間であり、”Ｌ”（ロ
ー）の期間がホールド期間である。サンプル期間の持続
時間はＴであり、ホールド期間の持続時間は時間Ｔに比
べるとはるかに長い。これらのスイッチとサンプルパル
スＳａｍｐとの関係が同図に示してある。
【００１３】スイッチＳ0 ，Ｓ1 は、サンプルパルスＳ
ａｍｐの立ち上がりのタイミングにおいて、それぞれ階
調データのビットｂ0 ，ｂ1 の値に応じてオン・オフす
る。スイッチＳ0 は、ビットｂ0 の値が”０”である場
合にオフとなり”１”である場合にオンとなる。同様
に、スイッチＳ1 は、ビットｂ1 の値が”０”である場
合にオフとなり”１”である場合にオンとなる。また、
スイッチＳ0 ，Ｓ1 はサンプルパルスＳａｍｐの立ち下
がりのタイミングにおいて無条件にオフとなる。
ａｍｐの立ち上がりのタイミングにおいて、それぞれ階
調データのビットｂ0 ，ｂ1 の値に応じてオン・オフす
る。スイッチＳ0 は、ビットｂ0 の値が”０”である場
合にオフとなり”１”である場合にオンとなる。同様
に、スイッチＳ1 は、ビットｂ1 の値が”０”である場
合にオフとなり”１”である場合にオンとなる。また、
スイッチＳ0 ，Ｓ1 はサンプルパルスＳａｍｐの立ち下
がりのタイミングにおいて無条件にオフとなる。
【００１４】また、スイッチＳH は、サンプルパルスＳ
ａｍｐの立ち上がりのタイミングでオフとなり、サンプ
ルパルスＳａｍｐの立ち下がりのタイミングでオンとな
る。また、スイッチＳM は、サンプルパルスＳａｍｐの
立ち上がりのタイミングより微小時間τだけ早くオンと
なり、サンプルパルスＳａｍｐの立ち下がりのタイミン
グより上記時間τだけ早くオフとなる。
ａｍｐの立ち上がりのタイミングでオフとなり、サンプ
ルパルスＳａｍｐの立ち下がりのタイミングでオンとな
る。また、スイッチＳM は、サンプルパルスＳａｍｐの
立ち上がりのタイミングより微小時間τだけ早くオンと
なり、サンプルパルスＳａｍｐの立ち下がりのタイミン
グより上記時間τだけ早くオフとなる。
【００１５】次に、本実施例による液晶表示装置用駆動
回路の動作を説明する。液晶画素１０７の階調データと
してたとえば”２”を指定する。これにより図１の駆動
回路に与えられる階調データは、ビットｂ0 が”０”、
ビットｂ1 が”１”となる。まず、サンプルパルスＳａ
ｍｐが立ち上がる時刻より時間τだけ前において、スイ
ッチＳM がオンとなる。この時、スイッチＳH はオン状
態にあり、これによりコンデンサ１０５内の電荷がスイ
ッチＳH 、ＳM を通して放電される。また、スイッチＳ
M がオンとなると、出力バッファ１０６の出力が「０」
となり、液晶画素１０７の充電電荷が放電される。なお
この時、スイッチＳ0 、Ｓ1 はオフ状態となっている。
回路の動作を説明する。液晶画素１０７の階調データと
してたとえば”２”を指定する。これにより図１の駆動
回路に与えられる階調データは、ビットｂ0 が”０”、
ビットｂ1 が”１”となる。まず、サンプルパルスＳａ
ｍｐが立ち上がる時刻より時間τだけ前において、スイ
ッチＳM がオンとなる。この時、スイッチＳH はオン状
態にあり、これによりコンデンサ１０５内の電荷がスイ
ッチＳH 、ＳM を通して放電される。また、スイッチＳ
M がオンとなると、出力バッファ１０６の出力が「０」
となり、液晶画素１０７の充電電荷が放電される。なお
この時、スイッチＳ0 、Ｓ1 はオフ状態となっている。
【００１６】次に、サンプルパルスＳａｍｐが立ち上が
ると、その立ち上がりタイミングにおいて、スイッチＳ
1 がオン、スイッチＳH がオフとなる。またスイッチＳ
0 はビットｂ0 がオフであることから、オフ状態を続け
る。これによりＭＯＳＦＥＴ１０４のドレインには２・
ＩR の電流が流れ、スイッチＳ1 を介してコンデンサ１
０５の充電を開始する。続いて、サンプルパルスＳａｍ
ｐの立ち下がりタイミングの時間τ前にスイッチＳM が
オフとなり、液晶画素１０７の充電電荷の放電を終了す
る。
ると、その立ち上がりタイミングにおいて、スイッチＳ
1 がオン、スイッチＳH がオフとなる。またスイッチＳ
0 はビットｂ0 がオフであることから、オフ状態を続け
る。これによりＭＯＳＦＥＴ１０４のドレインには２・
ＩR の電流が流れ、スイッチＳ1 を介してコンデンサ１
０５の充電を開始する。続いて、サンプルパルスＳａｍ
ｐの立ち下がりタイミングの時間τ前にスイッチＳM が
オフとなり、液晶画素１０７の充電電荷の放電を終了す
る。
【００１７】さらに時間τ経過後にサンプルパルスＳａ
ｍｐが立ち下がると、その立ち下がりタイミングにおい
て、スイッチＳ1 がオフとなる。スイッチＳ0 はすでに
オフであるためそのままオフ状態を続ける。これによ
り、コンデンサ１０５への充電が終了する。また同時
に、スイッチＳH がオンとなりコンデンサ１０５の充電
電圧が出力バッファ１０６の入力端子に印加される。出
力バッファ１０６はこれを受けて液晶画素１０７を駆動
する。コンデンサ１０５の電荷は、サンプルパルスＳａ
ｍｐの立ち上がりの時間τ前のタイミングにおいて再び
スイッチＳM がオンとなるまで保持される。
ｍｐが立ち下がると、その立ち下がりタイミングにおい
て、スイッチＳ1 がオフとなる。スイッチＳ0 はすでに
オフであるためそのままオフ状態を続ける。これによ
り、コンデンサ１０５への充電が終了する。また同時
に、スイッチＳH がオンとなりコンデンサ１０５の充電
電圧が出力バッファ１０６の入力端子に印加される。出
力バッファ１０６はこれを受けて液晶画素１０７を駆動
する。コンデンサ１０５の電荷は、サンプルパルスＳａ
ｍｐの立ち上がりの時間τ前のタイミングにおいて再び
スイッチＳM がオンとなるまで保持される。
【００１８】ところで、コンデンサ１０５の両端間の電
圧ＶC は、以下に示すように時間の経過とともに変化す
る。サンプルパルスＳａｍｐのある立ち上がりタイミン
グの時刻を”０”とすると、前述したようにその直前の
ホールド期間中にコンデンサ１０５の電荷はすべて放電
されており、コンデンサ１０５の両端間の電圧ＶC は”
０”になっている。コンデンサ１０５に蓄積される電荷
をｑ、コンデンサ１０５に流れる電流を時刻ｔの関数と
してｉ（ｔ）とすると、サンプル期間中のある時刻ｔ1
（０≦ｔ1≦Ｔ）におけるコンデンサ１０５の両端間の
電圧ＶC は次式で表される。
圧ＶC は、以下に示すように時間の経過とともに変化す
る。サンプルパルスＳａｍｐのある立ち上がりタイミン
グの時刻を”０”とすると、前述したようにその直前の
ホールド期間中にコンデンサ１０５の電荷はすべて放電
されており、コンデンサ１０５の両端間の電圧ＶC は”
０”になっている。コンデンサ１０５に蓄積される電荷
をｑ、コンデンサ１０５に流れる電流を時刻ｔの関数と
してｉ（ｔ）とすると、サンプル期間中のある時刻ｔ1
（０≦ｔ1≦Ｔ）におけるコンデンサ１０５の両端間の
電圧ＶC は次式で表される。
【数１】
【００１９】定電流回路１０３の電流値は時間に依存し
ないため、サンプル期間中にＭＯＳＦＥＴ１０２あるい
はＭＯＳＦＥＴ１０４に流れる電流値は時間によらず一
定である。すなわち、電流ｉ（ｔ）の値は階調データの
ビットｂ0 ，ｂ1 の値にのみ依存する一定値ＩC を持
つ。したがって、時刻ｔ1 における充電電圧ＶOUT は次
式で計算される。 ＶOUT ＝ＩC・ｔ1 ／ＣF …（３） つまり、コンデンサ１０５の両端間の電圧ＶC は図４
の”階調データ＝２”に示すごとく、時間に比例して直
線的に上昇してゆく。したがって、サンプルパルスＳａ
ｍｐの立ち下がりタイミングにおけるコンデンサ１０５
の両端間の電圧ＶC は、（ＩC ＝２・ＩR から）２・Ｉ
R ・Ｔ／ＣF となる。ここで、ＩR ・Ｔ／ＣF の値をＶ
Tとおくことにする。
ないため、サンプル期間中にＭＯＳＦＥＴ１０２あるい
はＭＯＳＦＥＴ１０４に流れる電流値は時間によらず一
定である。すなわち、電流ｉ（ｔ）の値は階調データの
ビットｂ0 ，ｂ1 の値にのみ依存する一定値ＩC を持
つ。したがって、時刻ｔ1 における充電電圧ＶOUT は次
式で計算される。 ＶOUT ＝ＩC・ｔ1 ／ＣF …（３） つまり、コンデンサ１０５の両端間の電圧ＶC は図４
の”階調データ＝２”に示すごとく、時間に比例して直
線的に上昇してゆく。したがって、サンプルパルスＳａ
ｍｐの立ち下がりタイミングにおけるコンデンサ１０５
の両端間の電圧ＶC は、（ＩC ＝２・ＩR から）２・Ｉ
R ・Ｔ／ＣF となる。ここで、ＩR ・Ｔ／ＣF の値をＶ
Tとおくことにする。
【００２０】ところで、階調データとして”０”を与え
た場合には、ｂ0 ＝”０”、ｂ1 ＝”０”であり、サン
プルパルスＳａｍｐの立ち上がりのタイミングにおいて
スイッチＳ0 、Ｓ1 ともオフのままである。したがって
コンデンサ１０５に流れる電流は”０”であり、サンプ
ルパルスＳａｍｐの立ち下がりのタイミングにおいて、
コンデンサの両端間の電圧ＶC は”０”のままである。
また、階調データとして”１”を与えた場合には、ｂ0
＝”１”、ｂ1 ＝”０”であり、サンプルパルスＳａｍ
ｐの立ち上がりのタイミングにおいてスイッチＳ0 がオ
ンとなり、Ｓ1はオフのままである。したがってコンデ
ンサ１０５に流れる電流はＩR となり、サンプルパルス
Ｓａｍｐの立ち下がりのタイミングにおいて、コンデン
サの両端間の電圧ＶC はＩR ・Ｔ／ＣF ＝ＶT となる。
また、階調データとして”３”を与えた場合には、
ｂ0 、ｂ1 とも”１”であり、サンプルパルスＳａｍｐ
の立ち上がりのタイミングにおいてスイッチＳ0 、Ｓ1
ともオンとなる。したがってコンデンサ１０５に流れる
電流は３・ＩR となり、サンプルパルスＳａｍｐの立ち
下がりのタイミングにおいて、コンデンサの両端間の電
圧ＶC は３・ＶT となる。このように、階調データとし
て与えた値に比例してコンデンサ両端間の電圧ＶC が得
られる。
た場合には、ｂ0 ＝”０”、ｂ1 ＝”０”であり、サン
プルパルスＳａｍｐの立ち上がりのタイミングにおいて
スイッチＳ0 、Ｓ1 ともオフのままである。したがって
コンデンサ１０５に流れる電流は”０”であり、サンプ
ルパルスＳａｍｐの立ち下がりのタイミングにおいて、
コンデンサの両端間の電圧ＶC は”０”のままである。
また、階調データとして”１”を与えた場合には、ｂ0
＝”１”、ｂ1 ＝”０”であり、サンプルパルスＳａｍ
ｐの立ち上がりのタイミングにおいてスイッチＳ0 がオ
ンとなり、Ｓ1はオフのままである。したがってコンデ
ンサ１０５に流れる電流はＩR となり、サンプルパルス
Ｓａｍｐの立ち下がりのタイミングにおいて、コンデン
サの両端間の電圧ＶC はＩR ・Ｔ／ＣF ＝ＶT となる。
また、階調データとして”３”を与えた場合には、
ｂ0 、ｂ1 とも”１”であり、サンプルパルスＳａｍｐ
の立ち上がりのタイミングにおいてスイッチＳ0 、Ｓ1
ともオンとなる。したがってコンデンサ１０５に流れる
電流は３・ＩR となり、サンプルパルスＳａｍｐの立ち
下がりのタイミングにおいて、コンデンサの両端間の電
圧ＶC は３・ＶT となる。このように、階調データとし
て与えた値に比例してコンデンサ両端間の電圧ＶC が得
られる。
【００２１】なお、これまでの説明は階調データが２ビ
ットの場合であったが、階調データのビット数を任意の
ビット数に拡張することが可能である。例として図５
に、階調データを２ビットから８ビットに拡張して、液
晶画素１０７が２５６階調表示を可能とした場合におけ
る駆動回路の回路図を示す。同図は、図１におけるスイ
ッチＳH から左側の部分の回路、つまりＤＡＣ部分の回
路、に対応する部分のみを示している。
ットの場合であったが、階調データのビット数を任意の
ビット数に拡張することが可能である。例として図５
に、階調データを２ビットから８ビットに拡張して、液
晶画素１０７が２５６階調表示を可能とした場合におけ
る駆動回路の回路図を示す。同図は、図１におけるスイ
ッチＳH から左側の部分の回路、つまりＤＡＣ部分の回
路、に対応する部分のみを示している。
【００２２】階調データを８ビットに拡張してＤ0 〜Ｄ
7 とすると、スイッチはＰ0 〜Ｐ7の８個に拡張され、
またＭＯＳＦＥＴもＴ0 〜Ｔ7 の８個に拡張される。こ
こで、階調データはビットＤ0 がＬＳＢ（Least Signif
icant Bit ）である。ＭＯＳＦＥＴ、Ｔ0 〜Ｔ7 のチャ
ネル幅は、ＭＯＳＦＥＴ１０１のチャネル幅を基準値”
１”として、それぞれ１、２、４、８、１６、３２、６
４、１２８のチャネル幅を持つように形成されている。
なお、この回路の動作は上述の階調データが２ビットの
場合の記述から容易に理解されるため省略する。
7 とすると、スイッチはＰ0 〜Ｐ7の８個に拡張され、
またＭＯＳＦＥＴもＴ0 〜Ｔ7 の８個に拡張される。こ
こで、階調データはビットＤ0 がＬＳＢ（Least Signif
icant Bit ）である。ＭＯＳＦＥＴ、Ｔ0 〜Ｔ7 のチャ
ネル幅は、ＭＯＳＦＥＴ１０１のチャネル幅を基準値”
１”として、それぞれ１、２、４、８、１６、３２、６
４、１２８のチャネル幅を持つように形成されている。
なお、この回路の動作は上述の階調データが２ビットの
場合の記述から容易に理解されるため省略する。
【００２３】本実施例では、各ＭＯＳＦＥＴに流れる電
流値をＭＯＳＦＥＴのサイズ相対比で決定できるため、
ウェハープロセスの誤差を受けにくいというメリットが
ある。さらに、容量型ＤＡＣにおいて単位コンデンサが
占有している面積に比較して、ＭＯＳＦＥＴのチャネル
面積が小さくなる。液晶表示装置の駆動回路のようなア
レー型の回路においては、セル１個の面積の削減が全チ
ップ面積に及ぼす影響は大きく、面積削減の効果も大き
い。
流値をＭＯＳＦＥＴのサイズ相対比で決定できるため、
ウェハープロセスの誤差を受けにくいというメリットが
ある。さらに、容量型ＤＡＣにおいて単位コンデンサが
占有している面積に比較して、ＭＯＳＦＥＴのチャネル
面積が小さくなる。液晶表示装置の駆動回路のようなア
レー型の回路においては、セル１個の面積の削減が全チ
ップ面積に及ぼす影響は大きく、面積削減の効果も大き
い。
【００２４】
【発明の効果】以上説明したように、この発明によれ
ば、階調データに基づいて定電流回路の出力電流をオン
／オフ制御してコンデンサの充電電流を変化させ、この
コンデンサの充電電圧に基づいて液晶表示装置を駆動す
るようにしたので、単位コンデンサを多数使用する必要
がなくなるとともに、回路を半導体素子で形成すること
が可能となり、駆動回路の大きさを大幅に縮小すること
が可能となる、という効果が得られる。また、前記定電
流回路をカレントミラー回路によって構成し、さらに、
そのカレントミラー回路をＭＯＳＦＥＴによって構成す
ることにより、ＭＯＳＦＥＴに流れる電流値をＭＯＳＦ
ＥＴの［Ｗ／Ｌ］比で決定することが可能となるため、
駆動回路がウェハープロセスの誤差を受けにくくなる、
という効果が得られる。なお、［Ｗ／Ｌ］のＷはＭＯＳ
ＦＥＴのチャネル幅、ＬはＭＯＳＦＥＴのチャネル長で
ある。
ば、階調データに基づいて定電流回路の出力電流をオン
／オフ制御してコンデンサの充電電流を変化させ、この
コンデンサの充電電圧に基づいて液晶表示装置を駆動す
るようにしたので、単位コンデンサを多数使用する必要
がなくなるとともに、回路を半導体素子で形成すること
が可能となり、駆動回路の大きさを大幅に縮小すること
が可能となる、という効果が得られる。また、前記定電
流回路をカレントミラー回路によって構成し、さらに、
そのカレントミラー回路をＭＯＳＦＥＴによって構成す
ることにより、ＭＯＳＦＥＴに流れる電流値をＭＯＳＦ
ＥＴの［Ｗ／Ｌ］比で決定することが可能となるため、
駆動回路がウェハープロセスの誤差を受けにくくなる、
という効果が得られる。なお、［Ｗ／Ｌ］のＷはＭＯＳ
ＦＥＴのチャネル幅、ＬはＭＯＳＦＥＴのチャネル長で
ある。
【図１】この発明の一実施例による液晶表示装置用駆動
回路の回路図である。
回路の回路図である。
【図２】同実施例による液晶表示装置用駆動回路が使用
しているカレントミラー回路の回路図である。
しているカレントミラー回路の回路図である。
【図３】同実施例により使用されるＭＯＳＦＥＴの構造
を示す図である。
を示す図である。
【図４】同実施例によるサンプルパルスＳａｍｐとスイ
ッチＳ0 ，Ｓ1 ，ＳH ，ＳM の状態ならびにコンデンサ
１０５の両端間の電圧Ｖc との関係を示すタイムチャー
トである。
ッチＳ0 ，Ｓ1 ，ＳH ，ＳM の状態ならびにコンデンサ
１０５の両端間の電圧Ｖc との関係を示すタイムチャー
トである。
【図５】同実施例による液晶表示装置用駆動回路におい
て階調データのビット数を８ビットに拡張した場合にお
けるＤＡＣ部の回路の回路図である。
て階調データのビット数を８ビットに拡張した場合にお
けるＤＡＣ部の回路の回路図である。
【図６】従来技術による液晶パネル６０１とその周辺回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図７】従来技術による駆動回路６０４に使用されてい
る容量型ＤＡＣの回路図である。
る容量型ＤＡＣの回路図である。
１０１、１０２、１０４…ＭＯＳＦＥＴ、１０３…定電
流回路、１０５…コンデンサ、１０６…出力バッファ、
１０７…液晶画素、ｂ0，ｂ1…階調データ、Ｓ0、Ｓ1、
ＳH、ＳM …スイッチ、ＶDD …電源電圧、６０１…液晶
パネル、６０４…駆動回路、Ｓａｍｐ…サンプルパルス
流回路、１０５…コンデンサ、１０６…出力バッファ、
１０７…液晶画素、ｂ0，ｂ1…階調データ、Ｓ0、Ｓ1、
ＳH、ＳM …スイッチ、ＶDD …電源電圧、６０１…液晶
パネル、６０４…駆動回路、Ｓａｍｐ…サンプルパルス
Claims (3)
- 【請求項１】 液晶表示装置を階調駆動する液晶表示装
置用駆動回路において、 第１〜第ｎの定電流回路と、 外部から供給される階調データに基づいて前記第１〜第
ｎの定電流回路の出力電流をオン／オフ制御する第１〜
第ｎのスイッチ手段と、 サンプルパルスのタイミングにおいて前記第１〜第ｎの
定電流回路の出力電流によって充電されるコンデンサ
と、 前記コンデンサの充電電圧を前記液晶表示装置へ印加す
る出力バッファと、 を具備してなる液晶表示装置用駆動回路。 - 【請求項２】 前記第１〜第ｎの定電流回路はカレント
ミラー回路によって構成されていることを特徴とする請
求項１記載の液晶表示装置用駆動回路。 - 【請求項３】 前記カレントミラー回路は、基準電流が
流れるＭＯＳＦＥＴと、前記基準電流の２m （ｍ＝０〜
「ｎ−１」）倍の電流が流れるｎ個のＭＯＳＦＥＴから
構成されることを特徴とする請求項２記載の液晶表示装
置用駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22850694A JP3156522B2 (ja) | 1994-09-22 | 1994-09-22 | 液晶表示装置用駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22850694A JP3156522B2 (ja) | 1994-09-22 | 1994-09-22 | 液晶表示装置用駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0895522A true JPH0895522A (ja) | 1996-04-12 |
| JP3156522B2 JP3156522B2 (ja) | 2001-04-16 |
Family
ID=16877515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22850694A Expired - Fee Related JP3156522B2 (ja) | 1994-09-22 | 1994-09-22 | 液晶表示装置用駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156522B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003003339A1 (en) * | 2001-06-28 | 2003-01-09 | Matsushita Electric Industrial Co., Ltd. | Active-matrix el display and its driving method |
| WO2003038797A1 (fr) * | 2001-10-31 | 2003-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Circuit de commande de lignes de signal et dispositif electroluminescent |
| WO2003038796A1 (fr) * | 2001-10-31 | 2003-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Circuit de commande de lignes de signal et dispositif electroluminescent |
| US7180479B2 (en) | 2001-10-30 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit and light emitting device and driving method therefor |
| US7576734B2 (en) | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
| US7742064B2 (en) | 2001-10-30 | 2010-06-22 | Semiconductor Energy Laboratory Co., Ltd | Signal line driver circuit, light emitting device and driving method thereof |
| US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| JP2017027065A (ja) * | 2009-10-21 | 2017-02-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1994
- 1994-09-22 JP JP22850694A patent/JP3156522B2/ja not_active Expired - Fee Related
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7061453B2 (en) | 2001-06-28 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Active matrix EL display device and method of driving the same |
| WO2003003339A1 (en) * | 2001-06-28 | 2003-01-09 | Matsushita Electric Industrial Co., Ltd. | Active-matrix el display and its driving method |
| US7576734B2 (en) | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
| US8624802B2 (en) | 2001-10-30 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driver circuit and light emitting device and driving method therefor |
| US8314754B2 (en) | 2001-10-30 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driver circuit, light emitting device and driving method thereof |
| US8164548B2 (en) | 2001-10-30 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driver circuit and light emitting device and driving method therefor |
| US7961159B2 (en) | 2001-10-30 | 2011-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driver circuit, light emitting device and driving method thereof |
| US7180479B2 (en) | 2001-10-30 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line drive circuit and light emitting device and driving method therefor |
| US7742064B2 (en) | 2001-10-30 | 2010-06-22 | Semiconductor Energy Laboratory Co., Ltd | Signal line driver circuit, light emitting device and driving method thereof |
| US7193619B2 (en) | 2001-10-31 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
| US8294640B2 (en) | 2001-10-31 | 2012-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
| CN100385487C (zh) * | 2001-10-31 | 2008-04-30 | 株式会社半导体能源研究所 | 信号线驱动电路和发光装置 |
| US7791566B2 (en) | 2001-10-31 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
| US7940235B2 (en) | 2001-10-31 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
| US7948453B2 (en) | 2001-10-31 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
| US6963336B2 (en) | 2001-10-31 | 2005-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
| JP4811845B2 (ja) * | 2001-10-31 | 2011-11-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPWO2003038797A1 (ja) * | 2001-10-31 | 2005-02-24 | 株式会社半導体エネルギー研究所 | 信号線駆動回路及び発光装置 |
| US7583257B2 (en) | 2001-10-31 | 2009-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
| WO2003038796A1 (fr) * | 2001-10-31 | 2003-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Circuit de commande de lignes de signal et dispositif electroluminescent |
| US8593377B2 (en) | 2001-10-31 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
| WO2003038797A1 (fr) * | 2001-10-31 | 2003-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Circuit de commande de lignes de signal et dispositif electroluminescent |
| US9076385B2 (en) | 2001-10-31 | 2015-07-07 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit and light emitting device |
| US8659529B2 (en) | 2003-01-17 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| US9626913B2 (en) | 2003-01-17 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Current source circuit, a signal line driver circuit and a driving method thereof and a light emitting device |
| JP2017027065A (ja) * | 2009-10-21 | 2017-02-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10115743B2 (en) | 2009-10-21 | 2018-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
| US10319744B2 (en) | 2009-10-21 | 2019-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
| US10957714B2 (en) | 2009-10-21 | 2021-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3156522B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562585B2 (ja) | 液晶表示装置およびその駆動方法 | |
| KR100424828B1 (ko) | 디지털-아날로그 변환기 및 액티브 매트릭스 액정 표시 장치 | |
| US6876349B2 (en) | Matrix display devices | |
| EP0588398B1 (en) | Active matrix display devices and methods for driving such | |
| JP3422465B2 (ja) | アクティブマトリクス駆動回路 | |
| JP3368819B2 (ja) | 液晶駆動回路 | |
| EP0597315A2 (en) | Switched capacitor D/A converter | |
| JPH06214214A (ja) | 能動マトリックス表示装置 | |
| JPH10301539A (ja) | 液晶表示装置の駆動回路 | |
| KR100341068B1 (ko) | 디지탈-아날로그 변환기, 이를 이용한 액티브 매트릭스 액정 디스플레이 장치, 및 디지탈-아날로그 변환 방법 | |
| US6795051B2 (en) | Driving circuit of liquid crystal display and liquid crystal display driven by the same circuit | |
| US8228317B2 (en) | Active matrix array device | |
| JP2003066909A (ja) | 発光素子駆動回路及びそれを用いた発光表示装置 | |
| JPH0895522A (ja) | 液晶表示装置用駆動回路 | |
| TWI223788B (en) | D/A conversion circuit, display apparatus using D/A conversion circuit, and portable terminal mounted with the display apparatus | |
| US6067037A (en) | Digital-to-analog converter implemented by simple switched capacitor array and method for controlling thereof | |
| JP2003122325A (ja) | 表示装置用駆動回路 | |
| JPH1164825A (ja) | 表示装置 | |
| JPH0772822A (ja) | 液晶表示装置の駆動回路 | |
| JP2002202764A (ja) | 薄膜トランジスタ液晶ディスプレイのデータドライバ回路 | |
| JPH05281920A (ja) | デコーダ回路及び表示装置 | |
| JP2003122327A (ja) | 表示装置 | |
| JPH11205149A (ja) | ディジタル・アナログ変換器 | |
| JPH08171366A (ja) | ソースドライバ回路 | |
| JPH05108034A (ja) | 多階調液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |
|
| LAPS | Cancellation because of no payment of annual fees |