JPH0883840A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH0883840A
JPH0883840A JP21598494A JP21598494A JPH0883840A JP H0883840 A JPH0883840 A JP H0883840A JP 21598494 A JP21598494 A JP 21598494A JP 21598494 A JP21598494 A JP 21598494A JP H0883840 A JPH0883840 A JP H0883840A
Authority
JP
Japan
Prior art keywords
film
contact hole
sio
semiconductor substrate
interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21598494A
Other languages
Japanese (ja)
Inventor
Yutaka Inaba
豊 稲葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP21598494A priority Critical patent/JPH0883840A/en
Publication of JPH0883840A publication Critical patent/JPH0883840A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE: To provide a semiconductor device wherein a contact hole can be formed easily and the thickness of a dielectric film can be made uniform. CONSTITUTION: This device has a semiconductor substrate 1, an interlayer SiO2 film 6 formed on the semiconductor substrate 1, an SiON film 12 formed on the interlayer SiO2 film 6, and a contact hole 13 which is formed through the interlayer SiO2 film 6 and the SiON film 12 to an impurity diffusion layer 3. It also has a first conductor film 14 which is formed at a desired place on the SiON film 12, filling the contact hole 13, and a dielectric film 15 which is constituted of an Si3 N4 , film 15b and an SiO2 film 15a which are deposited on the SiON film 12 and the first conductor film 14 in order.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、コンタクトホールの
形成を容易にできるとともに誘電体膜の膜厚が均一とな
る半導体装置および半導体装置の製造方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a contact hole can be easily formed and a film thickness of a dielectric film is uniform, and a method of manufacturing the semiconductor device.

【0002】[0002]

【従来の技術】図9は従来の半導体装置の構成を示す断
面図である。図において、1は半導体基板、2は半導体
基板1上に形成され例えばSiO2から成る素子分離領
域、3は半導体基板1上面に形成されたソース/ドレイ
ン領域としての不純物拡散層、4は半導体基板1上にゲ
ート酸化膜5を介して形成された例えばpolySiか
ら成るゲート電極、6は半導体基板1上にゲート電極4
を覆うように形成されたSiO2から成る層間SiO
2膜、7は層間SiO2膜6上に形成されたSi34膜で
ある。
2. Description of the Related Art FIG. 9 is a sectional view showing the structure of a conventional semiconductor device. In the figure, 1 is a semiconductor substrate, 2 is an element isolation region formed on the semiconductor substrate 1 and made of, for example, SiO 2 , 3 is an impurity diffusion layer as a source / drain region formed on the upper surface of the semiconductor substrate 1, and 4 is a semiconductor substrate. A gate electrode 6 made of, for example, polySi formed on the semiconductor substrate 1 via a gate oxide film 5, and a gate electrode 4 on the semiconductor substrate 1.
Interlayer SiO 2 made of SiO 2 so as to cover
2 film, 7 a Si 3 N 4 film formed on the interlayer SiO 2 film 6.

【0003】8は層間SiO2膜6およびSi34膜7
を貫通させ不純物拡散層3に至るまで形成されたコンタ
クトホール、9はこのコンタクトホール8に埋め込まれ
るとともに、Si34膜7上に形成された例えばpol
ySiから成るキャパシタの下部電極としての第1の導
電体膜、10は第1の導電体膜9上に形成されたキャパ
シタの誘電体膜で、SiO210aおよびSi34膜1
0bから成る。11は誘電体膜10上に形成された例え
ばpolySiから成るキャパシタの上部電極としての
第2の導電体膜である。
Reference numeral 8 is an interlayer SiO 2 film 6 and a Si 3 N 4 film 7.
A contact hole 9 which is formed to penetrate to the impurity diffusion layer 3 and is buried in the contact hole 8 and is formed on the Si 3 N 4 film 7, for example, pol.
A first conductor film 10 serving as a lower electrode of a capacitor made of ySi is a capacitor dielectric film formed on the first conductor film 9, and is made of SiO 2 10a and Si 3 N 4 film 1.
It consists of 0b. Reference numeral 11 denotes a second conductor film formed on the dielectric film 10 as an upper electrode of a capacitor made of, for example, polySi.

【0004】次いで上記のように構成された従来の半導
体装置の製造工程について図9ないし図12に基づいて
説明する。まず、半導体基板1上の所定領域に例えばL
OCOS法を用いて素子分離領域2を形成する(図10
(a))。次に、素子分離領域2によって囲まれた半導
体基板1上の所定領域に例えば熱酸化法によりゲート酸
化膜5を形成し、これを介して例えば減圧CVD法によ
りゲート電極4を形成する(図10(b))。次に、半
導体基板1にイオン注入法により不純物である砒素など
を打ち込み熱拡散法にて不純物を活性化させ不純物拡散
層3を形成する(図10(c))。
Next, a manufacturing process of the conventional semiconductor device having the above structure will be described with reference to FIGS. First, in a predetermined region on the semiconductor substrate 1, for example, L
The element isolation region 2 is formed by using the OCOS method (FIG. 10).
(A)). Next, a gate oxide film 5 is formed in a predetermined region on the semiconductor substrate 1 surrounded by the element isolation regions 2 by, for example, a thermal oxidation method, and a gate electrode 4 is formed therethrough by, for example, a low pressure CVD method (FIG. 10). (B)). Next, arsenic, which is an impurity, is implanted into the semiconductor substrate 1 by the ion implantation method, and the impurities are activated by the thermal diffusion method to form the impurity diffusion layer 3 (FIG. 10C).

【0005】次に、例えば減圧CVD法により全面を覆
うように層間SiO2膜6を形成する(図10
(d))。次に、例えばSiH2Cl2とNH3を用い、
700〜800℃程度の減圧CVD法にて、Si34
7を形成する(図11(a))。次に、レジストを塗布
し写真製版をしてパターニングを行い、このレジストを
マスクとしてSi34膜7および層間SiO2膜6のエ
ッチングを行い、コンタクトホール8を形成する(図1
1(b))。
Next, an interlayer SiO 2 film 6 is formed so as to cover the entire surface by, for example, a low pressure CVD method (FIG. 10).
(D)). Next, using, for example, SiH 2 Cl 2 and NH 3 ,
The Si 3 N 4 film 7 is formed by the low pressure CVD method at about 700 to 800 ° C. (FIG. 11A). Next, a resist is applied, photolithography is performed and patterning is performed, and the Si 3 N 4 film 7 and the interlayer SiO 2 film 6 are etched using this resist as a mask to form a contact hole 8 (FIG. 1).
1 (b)).

【0006】次に、コンタクトホール8内を埋め込むよ
うにSi34膜7上にpolySi膜9aを積層する
(図11(c))。次に、polySi膜9aのパター
ニングを行い第1の導電体膜9を形成する(図12
(a))。次に、第1の導電体膜9およびSi34膜7
上に例えば減圧CVD法にて30〜100オンク゛ストロームの
厚さのSi34膜10bを積層する(図12(b))。
次に、Si34膜10bを例えば800〜900℃の水
蒸気雰囲気にて酸化を行い、上面に薄いSiO210a
を形成して誘電体膜10を形成する(図12(b))。
次に、例えば減圧CVD法によりpolySi膜を積層
させパターニングを行い第2の導電体膜11を形成する
(図9)。
Next, a polySi film 9a is laminated on the Si 3 N 4 film 7 so as to fill the contact hole 8 (FIG. 11C). Next, the polySi film 9a is patterned to form the first conductor film 9 (FIG. 12).
(A)). Next, the first conductor film 9 and the Si 3 N 4 film 7
A Si 3 N 4 film 10b having a thickness of 30 to 100 angstrom is laminated on the upper surface by, for example, a low pressure CVD method (FIG. 12B).
Next, the Si 3 N 4 film 10b is oxidized, for example, in a water vapor atmosphere at 800 to 900 ° C. to form a thin SiO 2 10a film on the upper surface.
To form the dielectric film 10 (FIG. 12B).
Next, a polySi film is laminated by, for example, a low pressure CVD method and patterned to form a second conductor film 11 (FIG. 9).

【0007】以上にように、層間SiO2膜6上にSi3
4膜7を形成するのは、Si34膜10bの積層がこ
のSi34膜7上と第1の導電体膜9上とになされるこ
とになり、両者における堆積特性が同等であることか
ら、Si34膜7上に積層されるSi34膜10bの膜
厚と第1の導電体膜9上に積層されるSi34膜10b
の膜厚とが均一となるからである。すなわち、Si34
膜7が存在しない場合にはSi34膜10bの積層が層
間SiO2膜6上と第1の導電体膜9上とになされるこ
とになり、両者における堆積特性が異なることから層間
SiO2膜6上のSi34膜10bの膜厚は第1の導電
体膜9上のSi34膜10bの膜厚より薄く積層される
ため、第1の導電体膜9と層間SiO2膜6の上面との
境界となる箇所ではSi34膜10bが薄く形成される
こととなり、Si34膜10bの酸化時にこの箇所から
酸素が入り込み、この酸素が第1の導電体膜9を酸化し
て誘電体膜10が設計仕様より厚くなり、素子の機能を
損なう可能性があった。
As described above, Si 3 is formed on the interlayer SiO 2 film 6.
The N 4 film 7 is formed by stacking the Si 3 N 4 film 10b on the Si 3 N 4 film 7 and the first conductor film 9 so that the deposition characteristics are the same. since it is, the Si 3 N 4 film of the Si 3 N 4 film 10b laminated on the 7 thickness and the 1 Si 3 is laminated on the conductive film 9 of N 4 film 10b
This is because the film thickness is uniform. That is, Si 3 N 4
When the film 7 is not present, the Si 3 N 4 film 10b is laminated on the interlayer SiO 2 film 6 and the first conductor film 9, and the deposition characteristics of the two differ, so that the interlayer SiO 2 film is formed. Since the film thickness of the Si 3 N 4 film 10b on the second film 6 is thinner than that of the Si 3 N 4 film 10b on the first conductor film 9, the first conductor film 9 and the interlayer SiO 2 The Si 3 N 4 film 10b is thinly formed at the position that becomes the boundary with the upper surface of the film 6, and oxygen is introduced from this position when the Si 3 N 4 film 10b is oxidized. There is a possibility that the film 9 may be oxidized and the dielectric film 10 may become thicker than the design specification, impairing the function of the device.

【0008】[0008]

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成され、誘電体膜10の膜厚は均一に形成
されているものの、コンタクトホール8を形成するエッ
チング工程ではSi34膜7と層間SiO2膜6との被
エッチング特性が異なるので、仮に、1種類のエッチン
グ工程で処理すると、エッチングされにくいSi34
7の開孔形状が新たなマスクとなってコンタクトホール
8の形状を決定してしまうことになり、Si34膜のエ
ッチングのバラツキが、そのままコンタクトホール8の
寸法精度に影響を及ぼすことになる。従って、両膜のエ
ッチングをエッチャントを変えて行う必要があり、製造
工程が2段階となり複雑になるという問題点があった。
The conventional semiconductor device is constructed as described above, and although the dielectric film 10 is formed to have a uniform film thickness, Si 3 N 4 is used in the etching process for forming the contact hole 8. Since the etching characteristics of the film 7 and the interlayer SiO 2 film 6 are different, if the etching process is performed by one type of etching process, the opening shape of the Si 3 N 4 film 7 which is difficult to be etched becomes a new mask and becomes a contact hole. Since the shape of the contact hole 8 is determined, the variation in the etching of the Si 3 N 4 film directly affects the dimensional accuracy of the contact hole 8. Therefore, it is necessary to etch both films by changing the etchant, which causes a problem that the manufacturing process becomes complicated in two steps.

【0009】この発明は上記のような問題点を解消する
ためになされたもので、誘電体膜の膜厚を均一に形成す
るとともに、コンタクトホールの形成を容易に行うこと
ができる半導体装置および半導体装置の製造方法に関す
るものである。
The present invention has been made to solve the above problems, and a semiconductor device and a semiconductor which can form a dielectric film with a uniform thickness and easily form a contact hole. The present invention relates to a method for manufacturing a device.

【0010】[0010]

【課題を解決するための手段】この発明の請求項1に係
る半導体装置は、半導体基板と、半導体基板上に形成さ
れた層間SiO2膜と、層間SiO2膜上に形成された第
1の絶縁膜と、層間SiO2膜および第1の絶縁膜を貫
通して半導体基板に至るまで形成されたコンタクトホー
ルと、コンタクトホールに埋め込まれるとともに第1の
絶縁膜上の所望の位置に形成された導電体膜と、第1の
絶縁膜および導電体膜上に窒化膜および酸化膜が順次積
層されて成る誘電体膜とを備え、第1の絶縁膜への窒化
膜の堆積特性と導電体膜への窒化膜の堆積特性とが同等
となるよう第1の絶縁膜の材質を設定してなるものにお
いて、第1の絶縁膜が層間SiO2膜の被エッチング特
性と同等の被エッチング特性を有するものにて成るもの
である。
According to a first aspect of the present invention, there is provided a semiconductor device, a semiconductor substrate, an interlayer SiO 2 film formed on the semiconductor substrate, and a first SiO 2 film formed on the interlayer SiO 2 film. An insulating film, a contact hole formed through the interlayer SiO 2 film and the first insulating film to reach the semiconductor substrate, and a contact hole which is embedded in the contact hole and formed at a desired position on the first insulating film. A conductive film and a dielectric film formed by sequentially stacking a nitride film and an oxide film on the first insulating film and the conductive film, and the deposition characteristics of the nitride film on the first insulating film and the conductive film. In which the material of the first insulating film is set so as to have the same deposition property of the nitride film on the first insulating film, the first insulating film has the same etching target property as that of the interlayer SiO 2 film. It consists of things.

【0011】又、この発明の請求項2に係る半導体装置
は、半導体基板と、半導体基板上に形成された層間Si
2膜と、層間SiO2膜を貫通して半導体基板に至るま
で形成されたコンタクトホールと、コンタクトホールに
埋め込まれるとともに層間SiO2膜上の所望の位置に
形成された導電体膜と、層間SiO2膜上の導電体膜の
周辺外方に形成された第1の絶縁膜と、導電体膜および
第1の絶縁膜上に窒化膜および酸化膜が順次積層されて
成る誘電体膜とを備え、第1の絶縁膜への窒化膜の堆積
特性と導電体膜への窒化膜の堆積特性とが同等となるよ
う第1の絶縁膜の材質を設定してなるものである。
A semiconductor device according to a second aspect of the present invention is a semiconductor substrate and an interlayer Si formed on the semiconductor substrate.
An O 2 film, a contact hole formed through the interlayer SiO 2 film to reach the semiconductor substrate, a conductor film buried in the contact hole and formed at a desired position on the interlayer SiO 2 film, A first insulating film formed outside the periphery of the conductor film on the SiO 2 film, and a dielectric film formed by sequentially laminating a nitride film and an oxide film on the conductor film and the first insulating film. The material of the first insulating film is set so that the deposition characteristics of the nitride film on the first insulating film and the deposition characteristics of the nitride film on the conductor film are equal to each other.

【0012】又、この発明の請求項3に係る半導体装置
は、半導体基板と、半導体基板上に形成されたSiON
膜と、SiON膜を貫通して半導体基板に至るまで形成
されたコンタクトホールと、コンタクトホールに埋め込
まれるとともにSiON膜上の所望の位置に形成された
導電体膜と、導電体膜およびSiON膜上に窒化膜およ
び酸化膜が順次積層されて成る誘電体膜とを備えたもの
である。
A semiconductor device according to a third aspect of the present invention is a semiconductor device and a SiON film formed on the semiconductor substrate.
Film, a contact hole penetrating the SiON film to reach the semiconductor substrate, a conductor film embedded in the contact hole and formed at a desired position on the SiON film, a conductor film and a SiON film And a dielectric film formed by sequentially stacking a nitride film and an oxide film.

【0013】又、この発明の請求項4に係る半導体装置
は、半導体基板と、半導体基板上に形成された層間Si
2膜と、層間SiO2膜を貫通して半導体基板に至るま
で形成されたコンタクトホールと、コンタクトホールに
埋め込まれるとともに層間SiO2膜上の所望の位置に
形成された導電体膜と、層間SiO2膜および導電体膜
上に島状に形成された複数のSi核と、導電体膜および
層間SiO2膜上に各Si核を介して窒化膜および酸化
膜が順次積層されて成る誘電体膜とを備えたものであ
る。
A semiconductor device according to a fourth aspect of the present invention is a semiconductor substrate and an interlayer Si formed on the semiconductor substrate.
An O 2 film, a contact hole formed through the interlayer SiO 2 film to reach the semiconductor substrate, a conductor film buried in the contact hole and formed at a desired position on the interlayer SiO 2 film, A dielectric body in which a plurality of island-shaped Si nuclei are formed on a SiO 2 film and a conductor film, and a nitride film and an oxide film are sequentially stacked on the conductor film and an interlayer SiO 2 film through each Si nucleus. And a membrane.

【0014】又、この発明の請求項5に係る半導体装置
の製造方法は、半導体基板上に層間SiO2膜を形成
し、層間SiO2膜上に第1のレジストを形成し写真製
版によりパターニングを行い、第1のレジストパターン
をマスクとして層間SiO2膜のエッチングを行い半導
体基板に至るまでのコンタクトホールを形成する。そし
て、層間SiO2膜上にコンタクトホール内を埋め込む
導電体膜を形成し、導電体膜上に第2のレジストを形成
し写真製版によりパターニングを行い、第2のレジスト
パターンをマスクとして導電体膜のエッチングを行い所
望の箇所のみ残し、第2のレジストパターンをマスクと
して層間SiO2膜に荷電物質を注入し層間SiO2膜上
面に第1の絶縁膜を形成し、第1の絶縁膜および導電体
膜上に窒化膜を堆積させ酸化を行い窒化膜および酸化膜
が順次積層して成る誘電体膜を形成するものである。
According to a fifth aspect of the present invention, in a method for manufacturing a semiconductor device, an interlayer SiO 2 film is formed on a semiconductor substrate, a first resist is formed on the interlayer SiO 2 film, and patterning is performed by photolithography. Then, the interlayer SiO 2 film is etched using the first resist pattern as a mask to form a contact hole reaching the semiconductor substrate. Then, a conductor film that fills the contact hole is formed on the interlayer SiO 2 film, a second resist is formed on the conductor film, and patterning is performed by photolithography, and the second resist pattern is used as a mask to form the conductor film. leaving the desired portion performs etching only the second resist pattern first insulating film is formed on the implanted interlayer SiO 2 film top surface charged substance into the interlayer SiO 2 film as a mask, the first insulating film and the conductive A dielectric film is formed by depositing a nitride film on a body film and oxidizing the body film to sequentially stack a nitride film and an oxide film.

【0015】又、子の発明の請求項6に係る半導体装置
の製造方法は、半導体基板上に層間SiO2膜を形成
し、層間SiO2膜上に第1のレジストを形成し写真製
版によりパターニングを行い、第1のレジストパターン
をマスクとして層間SiO2膜のエッチングを行い半導
体基板に至るまでのコンタクトホールを形成する。そし
て、層間SiO2膜上にコンタクトホール内を埋め込む
導電体膜を形成し、導電体膜上に第2のレジストを形成
し写真製版によりパターニングを行い、第2のレジスト
パターンをマスクとして導電体膜のエッチングを行い所
望の箇所のみ残し、層間SiO2膜および導電体膜上に
減圧CVD法により島状の複数のSi核を形成し、層間
SiO2膜および導電体膜上に各Si核を介して窒化膜
を堆積させ酸化を行い窒化膜および酸化膜が順次積層し
て成る誘電体膜を形成するものである。
In the method of manufacturing a semiconductor device according to claim 6 of the present invention, the interlayer SiO 2 film is formed on the semiconductor substrate, the first resist is formed on the interlayer SiO 2 film, and patterning is performed by photolithography. Then, the interlayer SiO 2 film is etched using the first resist pattern as a mask to form a contact hole reaching the semiconductor substrate. Then, a conductor film that fills the contact hole is formed on the interlayer SiO 2 film, a second resist is formed on the conductor film, and patterning is performed by photolithography, and the second resist pattern is used as a mask to form the conductor film. leaving the desired portion performs the etching only, by low pressure CVD in the interlayer SiO 2 film and the conductive film on to form an island-shaped plurality of Si nuclei, through each Si nuclei interlayer SiO 2 film and a conductor film on Then, a nitride film is deposited and oxidized to form a dielectric film in which the nitride film and the oxide film are sequentially laminated.

【0016】[0016]

【作用】この発明における請求項1の半導体装置は、第
1の絶縁膜を層間SiO2膜の被エッチング特性と同等
の被エッチング特性を有するものとしたので、コンタク
トホール形成時の第1の絶縁膜および層間SiO2膜の
エッチングが容易にでき、又、誘電体膜の膜厚を均一に
できる。
In the semiconductor device according to the first aspect of the present invention, the first insulating film has etching characteristics equivalent to the etching characteristics of the interlayer SiO 2 film. The film and the interlayer SiO 2 film can be easily etched, and the film thickness of the dielectric film can be made uniform.

【0017】又、この発明における請求項2の半導体装
置は、第1の絶縁膜を層間SiO2膜上の導電体膜の周
辺外方に形成したので、層間SiO2膜のエッチングの
みでコンタクトホールが形成でき、又、誘電体膜の膜厚
を均一にできる。
[0017] The semiconductor device according to claim 2 in the present invention, since a first insulating film on the periphery outside of the conductive film on the interlayer SiO 2 film, a contact hole only by etching the interlayer SiO 2 film Can be formed, and the film thickness of the dielectric film can be made uniform.

【0018】又、この発明における請求項3の半導体装
置は、半導体基板上にSiON膜が形成され、SiON
膜を貫通するコンタクトホールが形成されるので、Si
ON膜のエッチングのみでコンタクトホールが形成で、
又、誘電体膜の膜厚を均一にできる。
According to a third aspect of the present invention, in a semiconductor device, a SiON film is formed on a semiconductor substrate.
Since a contact hole penetrating the film is formed, Si
The contact hole can be formed only by etching the ON film.
Moreover, the film thickness of the dielectric film can be made uniform.

【0019】又、この発明における請求項4の半導体装
置は、層間SiO2膜および導電体膜上に島状のSi核
を形成したので、層間SiO2膜のエッチングのみでコ
ンタクトホールが形成でき、又、誘電体膜の膜厚を均一
にできる。
In the semiconductor device according to the fourth aspect of the present invention, since the island-shaped Si nuclei are formed on the interlayer SiO 2 film and the conductor film, the contact hole can be formed only by etching the interlayer SiO 2 film. Moreover, the film thickness of the dielectric film can be made uniform.

【0020】又、この発明における請求項5の半導体装
置の製造方法は、半導体基板上に層間SiO2膜を形成
し、層間SiO2膜上に第1のレジストを形成し写真製
版によりパターニングを行い、第1のレジストパターン
をマスクとして層間SiO2膜のエッチングを行い半導
体基板に至るまでのコンタクトホールを形成する。そし
て、層間SiO2膜上にコンタクトホール内を埋め込む
導電体膜を形成し、導電体膜上に第2のレジストを形成
し写真製版によりパターニングを行い、第2のレジスト
パターンをマスクとして導電体膜のエッチングを行い所
望の箇所のみ残し、第2のレジストパターンをマスクと
して層間SiO2膜に荷電物質を注入し層間SiO2膜上
面に第1の絶縁膜を形成し、第1の絶縁膜および導電体
膜上に窒化膜を堆積させ酸化を行い窒化膜および酸化膜
が順次積層して成る誘電体膜を形成するようにしたの
で、第1の絶縁膜を層間SiO2膜上の導電体膜の周辺
外方に形成し、又、誘電体膜の膜厚を均一に形成する。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device, an interlayer SiO 2 film is formed on a semiconductor substrate, a first resist is formed on the interlayer SiO 2 film, and patterning is performed by photolithography. The interlayer SiO 2 film is etched using the first resist pattern as a mask to form a contact hole reaching the semiconductor substrate. Then, a conductor film that fills the contact hole is formed on the interlayer SiO 2 film, a second resist is formed on the conductor film, and patterning is performed by photolithography, and the second resist pattern is used as a mask to form the conductor film. leaving the desired portion performs etching only the second resist pattern first insulating film is formed on the implanted interlayer SiO 2 film top surface charged substance into the interlayer SiO 2 film as a mask, the first insulating film and the conductive Since a nitride film is deposited on the body film and oxidized to form a dielectric film in which the nitride film and the oxide film are sequentially stacked, the first insulating film is formed as a conductive film on the interlayer SiO 2 film. It is formed outside the periphery, and the film thickness of the dielectric film is formed uniformly.

【0021】又、この発明における請求項6の半導体装
置の製造方法は、半導体基板上に層間SiO2膜を形成
し、層間SiO2膜上に第1のレジストを形成し写真製
版によりパターニングを行い、第1のレジストパターン
をマスクとして層間SiO2膜のエッチングを行い半導
体基板に至るまでのコンタクトホールを形成する。そし
て、層間SiO2膜上にコンタクトホール内を埋め込む
導電体膜を形成し、導電体膜上に第2のレジストを形成
し写真製版によりパターニングを行い、第2のレジスト
パターンをマスクとして導電体膜のエッチングを行い所
望の箇所のみ残し、層間SiO2膜および導電体膜上に
減圧CVD法により島状の複数のSi核を形成し、層間
SiO2膜および導電体膜上に各Si核を介して窒化膜
を堆積させ酸化を行い窒化膜および酸化膜が順次積層し
て成る誘電体膜を形成するようにしたので、層間SiO
2膜および導電体膜上に島状に複数のSi核を形成し、
又、誘電体膜の膜厚を均一に形成する。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device, an interlayer SiO 2 film is formed on a semiconductor substrate, a first resist is formed on the interlayer SiO 2 film, and patterning is performed by photolithography. The interlayer SiO 2 film is etched using the first resist pattern as a mask to form a contact hole reaching the semiconductor substrate. Then, a conductor film that fills the contact hole is formed on the interlayer SiO 2 film, a second resist is formed on the conductor film, and patterning is performed by photolithography, and the second resist pattern is used as a mask to form the conductor film. leaving the desired portion performs the etching only, by low pressure CVD in the interlayer SiO 2 film and the conductive film on to form an island-shaped plurality of Si nuclei, through each Si nuclei interlayer SiO 2 film and a conductor film on Then, a nitride film is deposited and oxidized to form a dielectric film formed by sequentially stacking the nitride film and the oxide film.
2 multiple Si nuclei are formed in islands on the film and the conductor film,
Further, the film thickness of the dielectric film is formed uniformly.

【0022】[0022]

【実施例】【Example】

実施例1.以下、この発明の実施例を図について説明す
る。図1はこの発明の実施例1における半導体装置の構
成を示す断面図である。図において、従来の場合と同様
の部分は同一符号を付して説明を省略する。12は層間
SiO2膜6上に形成され第1の絶縁膜としてのSiO
N膜、13は層間SiO2膜6およびSiON膜12を
貫通させ不純物拡散層3に至るまで形成されたコンタク
トホール、14はこのコンタクトホール13に埋めこま
れるとともに、SiON膜12上に形成された例えばp
olySiから成るキャパシタ下部電極としての第1の
導電体膜、15は第1の導電体膜14上に形成されたキ
ャパシタの誘電体膜で、SiO215aおよびSi34
膜15bから成る。16は誘電体膜15上に形成された
例えばpolySiから成るキャパシタの下部電極とし
ての第2の導電体膜である。ここで、SiON膜12が
使用されているのは、SiON膜12上へのSi34
15bの堆積特性と第1の導電体膜14上へのSi34
膜15bの堆積特性が同等、且つ、SiON膜12と層
間SiO2膜6との被エッチング特性が同等となるから
である。
Example 1. Embodiments of the present invention will be described below with reference to the drawings. 1 is a sectional view showing the structure of a semiconductor device according to a first embodiment of the present invention. In the figure, the same parts as those in the conventional case are designated by the same reference numerals, and the description thereof will be omitted. Numeral 12 is formed on the inter-layer SiO 2 film 6 and is SiO as a first insulating film.
N film, 13 is a contact hole formed through the interlayer SiO 2 film 6 and SiON film 12 to reach the impurity diffusion layer 3, and 14 is buried in the contact hole 13 and formed on the SiON film 12. For example p
A first conductor film made of oliSi as a capacitor lower electrode, 15 is a capacitor dielectric film formed on the first conductor film 14, and includes SiO 2 15a and Si 3 N 4
It consists of a membrane 15b. Reference numeral 16 is a second conductor film formed on the dielectric film 15 as a lower electrode of a capacitor made of, for example, polySi. Here, the SiON film 12 is being used, Si 3 N 4 deposition characteristics of the Si 3 N 4 film 15b to SiON film 12 and the first conductor film 14 above
This is because the deposition characteristics of the film 15b are the same, and the etching characteristics of the SiON film 12 and the interlayer SiO 2 film 6 are the same.

【0023】次いで上記のように構成された実施例1の
半導体装置の製造工程について図1ないし図4に基づい
て説明する。まず、従来の場合と同様に半導体基板1上
の所定領域に例えばLOCOS法を用いて素子分離領域
2を形成する(図2(a))。次に、素子分離領域2に
よって囲まれた半導体基板1上の所定領域に例えば熱酸
化法によりゲート酸化膜5を形成し、これを介して例え
ば減圧CVD法によりゲート電極4を形成する(図2
(b))。次に、半導体基板1にイオン注入法により不
純物である砒素などを打ち込み熱拡散法にて不純物を活
性化させ不純物拡散層3を形成する(図2(c))。
Next, a manufacturing process of the semiconductor device of the first embodiment configured as described above will be described with reference to FIGS. First, as in the conventional case, the element isolation region 2 is formed in a predetermined region on the semiconductor substrate 1 by using, for example, the LOCOS method (FIG. 2A). Next, a gate oxide film 5 is formed in a predetermined region on the semiconductor substrate 1 surrounded by the element isolation regions 2 by, for example, a thermal oxidation method, and a gate electrode 4 is formed therethrough by, for example, a low pressure CVD method (FIG. 2).
(B)). Next, arsenic, which is an impurity, is implanted into the semiconductor substrate 1 by an ion implantation method to activate the impurities by a thermal diffusion method to form an impurity diffusion layer 3 (FIG. 2C).

【0024】次に、例えば減圧CVD法により全面を覆
うように層間SiO2膜6を形成する(図2(d))。
次に、層間SiO2膜6上に窒素イオン17をイオン注
入法により例えば注入エネルギ15keV、ドーズ量1
E17atom/cm2の条件にて注入を行い、層間S
iO2膜表面のオキシナイトライド化を行い300〜5
00オンク゛ストロームの厚みのSiON膜12を形成する(図
3(a))。この時、窒素イオン17は熱処理時に層間
SiO2膜6の外方向に拡散するので、層間SiO2膜6
上にSiON膜12が形成できる。
Next, an interlayer SiO 2 film 6 is formed so as to cover the entire surface by, for example, a low pressure CVD method (FIG. 2D).
Next, nitrogen ions 17 are ion-implanted on the interlayer SiO 2 film 6, for example, with an implantation energy of 15 keV and a dose of 1
Implantation was performed under the condition of E17 atom / cm 2 and the interlayer S
Oxynitride conversion of the surface of the iO 2 film is performed 300 to 5
A SiON film 12 having a thickness of 00 angstrom is formed (FIG. 3A). At this time, since the nitrogen ions 17 diffuse outward in the interlayer SiO 2 film 6 during the heat treatment, the interlayer SiO 2 film 6
The SiON film 12 can be formed thereon.

【0025】次に、レジストを塗布し写真製版によりパ
ターニングを行い、このレジストをマスクとしてSiO
N膜および層間SiO2膜6のエッチングを行い、コン
タクトホール13を形成する(図3(b))。
Next, a resist is applied and patterned by photolithography, and the resist is used as a mask for SiO 2.
The N film and the interlayer SiO 2 film 6 are etched to form a contact hole 13 (FIG. 3B).

【0026】次に、コンタクトホール13内を埋め込む
ようにSiON膜12上にpolySi膜14aを積層
する(図3(c))。次に、polySi膜14aのパ
ターニングを行い第1の導電体膜14を形成する(図4
(a))。次に、第1の導電体膜14およびSiON膜
12上に例えば減圧CVD法にて30〜100オンク゛ストロー
ムの厚さのSi34膜15bを積層する(図4
(b))。次に、Si34膜15bを例えば800〜9
00℃の水蒸気雰囲気にて酸化を行い、上面に薄いSi
215aを形成して誘電体膜15を形成する(図4
(c))。次に、例えば減圧CVD法によりpolyS
i膜を積層させパターニングを行い第2の導電体膜16
を形成する(図1)。
Next, a polySi film 14a is laminated on the SiON film 12 so as to fill the contact hole 13 (FIG. 3C). Next, the polySi film 14a is patterned to form the first conductor film 14 (FIG. 4).
(A)). Next, a Si 3 N 4 film 15b having a thickness of 30 to 100 Å is laminated on the first conductor film 14 and the SiON film 12 by, for example, the low pressure CVD method (FIG. 4).
(B)). Next, the Si 3 N 4 film 15b is applied to, for example, 800 to 9
Oxidation is performed in a steam atmosphere at 00 ° C to form a thin Si film on the upper surface.
O 2 15a is formed to form the dielectric film 15 (see FIG. 4).
(C)). Next, polyS is formed by, for example, a low pressure CVD method.
The second conductor film 16 is formed by stacking i films and patterning them.
Is formed (FIG. 1).

【0027】上記のように構成された実施例1の半導体
装置はSiON膜12へのSi34膜15bの堆積特性
と第1の導電体膜14へのSi34膜15bの堆積特性
が同等であるのでSiON膜12および第1の導電体膜
14の上ではSi34膜15bの膜厚が均一に形成さ
れ、Si34膜15bを酸化する時に第1の導電体膜1
4の酸化は防止され誘電体膜15の膜厚が均一に形成で
き、又、SiON膜12と層間SiO2膜6との被エッ
チング特性が同等である為、エッチャントを変化させる
ことなくエッチングを行うことができるので、コンタク
トホール13形成時のエッチングを一工程で行うことが
できる。
The deposition characteristics of the Si 3 N 4 film 15b of the semiconductor device configured of the first embodiment as described above and deposition characteristics of the Si 3 N 4 film 15b to SiON film 12 to the first conductor film 14 Are equal to each other, the Si 3 N 4 film 15b has a uniform film thickness on the SiON film 12 and the first conductor film 14, and the first conductor film is oxidized when the Si 3 N 4 film 15b is oxidized. 1
Oxidation of No. 4 is prevented, the film thickness of the dielectric film 15 can be formed uniformly, and since the SiON film 12 and the inter-layer SiO 2 film 6 have the same etching target characteristics, etching is performed without changing the etchant. Therefore, the etching for forming the contact hole 13 can be performed in one step.

【0028】実施例2.上記実施例1では層間SiO2
膜6に窒化イオン17を注入しSiON膜12を形成す
る例を示したけれども、これに限られることはなく、例
えば不活性元素(アルゴン等)、ハロゲン元素(フッ
素、塩素等)またはシリコンなどを層間SiO2膜にイ
オン注入しこのイオン注入時の損傷により層間SiO2
膜の表面付近の原子間の結合手を切断し、未結合手を増
加させ表面を活性化させた第1の絶縁膜を形成するよう
にしても、これら第1の絶縁膜へのSi34膜の堆積特
性と第1の導電体膜へのSi34膜の堆積特性が層間S
iO2膜と比較して改善されるため、上記実施例1と同
様に誘電体膜の膜厚は均一に形成でき、又、層間SiO
2膜とこれら第1の絶縁膜との被エッチング特性が同等
である為、コンタクトホール形成時のエッチング工程を
容易に行うことができる。
Embodiment 2 FIG. In the above-mentioned Example 1, interlayer SiO 2
Although the example of implanting the nitride ions 17 into the film 6 to form the SiON film 12 is shown, the invention is not limited to this, and for example, an inert element (argon or the like), a halogen element (fluorine, chlorine or the like), silicon, or the like may be used. It is ion-implanted into the interlayer SiO 2 film interlayer SiO 2 by damage during the ion implantation
Even if the bonds between the atoms near the surface of the film are cut to increase the dangling bonds and form the first insulating film with the activated surface, the Si 3 N The deposition characteristics of the 4 film and the deposition characteristics of the Si 3 N 4 film on the first conductor film are different from the interlayer S.
Since it is improved as compared with the iO 2 film, the film thickness of the dielectric film can be made uniform as in the first embodiment, and the interlayer SiO 2 film can be formed.
Since the etching characteristics of the two films and those of the first insulating film are the same, the etching process at the time of forming the contact hole can be easily performed.

【0029】実施例3.上記各実施例では層間SiO2
膜にイオンを注入して第1の絶縁膜を形成する例を示し
たけれども、これに限られることはなく、例えば電子を
層間SiO2膜に注入し、帯電された第1の絶縁膜を形
成するようにしても第1の絶縁膜へのSi34膜の堆積
特性と第1の導電体膜へのSi34膜の堆積特性が層間
SiO2膜と比較して改善されるため、上記各実施例と
同様に誘電体膜の膜厚は均一に形成でき、又、層間Si
2膜と第1の膜との被エッチング特性が同等である
為、コンタクトホール形成時のエッチング工程を容易に
行うことができる。
Example 3. In each of the above embodiments, interlayer SiO 2
Although the example of implanting ions into the film to form the first insulating film has been shown, the present invention is not limited to this. For example, electrons are injected into the interlayer SiO 2 film to form the charged first insulating film. be deposited property of the Si 3 N 4 film to the first insulating film and for depositing the characteristics of the Si 3 N 4 film to the first conductive film is improved as compared with the interlayer SiO 2 film The film thickness of the dielectric film can be made uniform as in the above-mentioned respective embodiments, and the interlayer Si
Since the O 2 film and the first film have the same etching target characteristics, the etching process for forming the contact hole can be easily performed.

【0030】実施例4.上記実施例1では層間SiO2
膜6に窒化イオン17を注入しSiON膜12を形成す
る例を示したけれども、これに限られることはなく、例
えば減圧CVD法により層間SiO2膜上にSiON膜
を堆積するようにしても、上記実施例1と同様の効果を
奏することができる。
Example 4. In the above-mentioned Example 1, interlayer SiO 2
Although the example in which the nitride ions 17 are implanted into the film 6 to form the SiON film 12 has been shown, the invention is not limited to this. For example, even if the SiON film is deposited on the interlayer SiO 2 film by the low pressure CVD method, It is possible to obtain the same effect as that of the first embodiment.

【0031】実施例5.図5はこの発明の実施例5にお
ける半導体装置の構成を示す断面図である。図におい
て、上記実施例1と同様の部分は同一符号を付して説明
を省略する。18は層間SiO2膜6を貫通させ不純物
拡散層3に至るまで形成されたコンタクトホール、19
はこのコンタクトホール18に埋め込まれるとともに、
層間SiO2膜6上に形成された例えばpolySiか
ら成るキャパシタ下部電極としての第1の導電体膜、2
0は層間SiO2膜6の第1の導電体膜19の周辺外方
に形成されたSiON膜である。
Example 5. 5 is a sectional view showing the structure of a semiconductor device according to a fifth embodiment of the present invention. In the figure, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted. Reference numeral 18 is a contact hole formed through the interlayer SiO 2 film 6 to reach the impurity diffusion layer 3, 19
Is embedded in this contact hole 18,
A first conductor film formed on the inter-layer SiO 2 film 6 as a capacitor lower electrode made of, for example, polySi, 2
Reference numeral 0 denotes a SiON film formed outside the first conductor film 19 of the interlayer SiO 2 film 6.

【0032】次いで、上記のように構成された実施例5
の半導体装置の製造方法について図5および図6に基づ
いて説明する。まず、上記実施例1と同様の工程を経て
層間SiO2膜6を形成し、レジストを塗布し写真製版
をしてパターニングを行う。そして、このレジストをマ
スクとして、エッチングを行い、コンタクトホールを形
成する(図6(a))。
Next, a fifth embodiment constructed as described above.
A method of manufacturing the semiconductor device of 3 will be described with reference to FIGS. First, the interlayer SiO 2 film 6 is formed through the same steps as those in Example 1, a resist is applied, photolithography is performed, and patterning is performed. Then, using this resist as a mask, etching is performed to form a contact hole (FIG. 6A).

【0033】次に、コンタクトホール18内を埋め込む
ように層間SiO2膜6上にpolySi膜19aを積
層する(図6(b))。次に、polySi膜19a上
にレジストを塗布し写真製版をしてパターニングを行い
レジスト膜21を形成し、これをマスクとしてエッチン
グを行い第1の導電体膜19を形成する。そして、レジ
スト膜21をマスクとして層間SiO2膜6上に窒素イ
オン17を、イオン注入法により例えば注入エネルギ1
5keV、ドーズ量1E17atom/cm2の条件に
て注入を行い、オキシナイトライド化を行い300〜5
00オンク゛ストロームの厚みのSiON膜20を形成する(図
6(c))。
Next, a polySi film 19a is laminated on the interlayer SiO 2 film 6 so as to fill the contact hole 18 (FIG. 6B). Next, a resist is applied on the polySi film 19a, photolithography is performed and patterning is performed to form a resist film 21, and etching is performed using this as a mask to form the first conductor film 19. Then, using the resist film 21 as a mask, nitrogen ions 17 are formed on the interlayer SiO 2 film 6 by an ion implantation method, for example, with an implantation energy of 1
Implantation is performed under the conditions of 5 keV and a dose amount of 1E17 atom / cm 2 , and oxynitridation is performed to 300 to 5
A SiON film 20 having a thickness of 00 Å is formed (FIG. 6C).

【0034】次に、上記実施例1と同様の工程を経て、
Si34膜15aおよびSiO215bから成る誘電体
膜15と、第2の導電体膜16とを形成し、図5に示す
ような半導体装置を製造する。
Next, through the steps similar to those in the above-mentioned Example 1,
The dielectric film 15 made of the Si 3 N 4 film 15a and the SiO 2 15b and the second conductive film 16 are formed to manufacture a semiconductor device as shown in FIG.

【0035】上記のように構成された実施例5の半導体
装置は、上記実施例1と同様に誘電体膜15の膜厚が均
一に形成されるのはもちろんのこと、コンタクトホール
18の形成を層間SiO2膜6のみのエッチングにて行
うことができるため、より一層コンタクトホール18の
形成が容易となる。
In the semiconductor device of the fifth embodiment having the above-described structure, the dielectric film 15 is formed to have a uniform film thickness as in the first embodiment, and the contact hole 18 is formed. Since the etching can be performed only on the interlayer SiO 2 film 6, the contact hole 18 can be formed more easily.

【0036】実施例6.上記実施例5では層間SiO2
膜6に窒素イオン17を注入しSiON膜20を形成す
る例を示したけれども、これに限られることはなく、例
えば不活性元素(アルゴン等)、ハロゲン元素(フッ
素、塩素等)シリコンまたは荷電粒子(電子等)を層間
SiO2膜に注入し、第1の絶縁膜を形成するようにし
ても、誘電体膜の膜厚は均一に形成できるのはもとろん
のこと、コンタクトホール形成時のエッチング工程を容
易に行うことができることは言うまでもない。
Example 6. In the above-mentioned Example 5, interlayer SiO 2
Although the example in which the nitrogen ions 17 are implanted into the film 6 to form the SiON film 20 is shown, the invention is not limited to this. For example, an inert element (argon or the like), a halogen element (fluorine, chlorine or the like) silicon, or charged particles. Even if the electrons (electrons and the like) are injected into the interlayer SiO 2 film to form the first insulating film, the dielectric film can be formed to have a uniform film thickness. Needless to say, the etching process can be easily performed.

【0037】実施例7.図7はこの発明の実施例7にお
ける半導体装置の構成を示す断面図である。図におい
て、上記実施例1と同様の部分は同一符号を付して説明
を省略する。22は半導体基板1上にゲート電極4を覆
うように例えば減圧CVD法にて形成されたSiON
膜、23はこのSiON膜22を貫通させ不純物拡散層
3に至るまでエッチングして形成されたコンタクトホー
ルである。
Example 7. 7 is a sectional view showing the structure of a semiconductor device according to a seventh embodiment of the present invention. In the figure, the same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted. 22 is a SiON formed on the semiconductor substrate 1 so as to cover the gate electrode 4 by, for example, a low pressure CVD method.
A film, 23 is a contact hole formed by penetrating the SiON film 22 and etching the impurity diffusion layer 3.

【0038】上記のように構成された実施例7の半導体
装置は、上記実施例1と同様に誘電体膜15の膜厚が均
一に形成されるのはもちろんのこと、コンタクトホール
23の形成をSiON膜22のみのエッチングにて行う
ことができるため、より一層コンタクトホール23の形
成が容易となる。
In the semiconductor device of the seventh embodiment configured as described above, the dielectric film 15 is formed to have a uniform film thickness as in the first embodiment, and the contact hole 23 is formed. Since the etching can be performed only on the SiON film 22, the contact hole 23 can be formed more easily.

【0039】実施例8.図8はこの発明の実施例8にお
ける半導体装置の構成を示す断面図である。図におい
て、上記実施例5と同様の部分は同一符号を付して説明
を省略する。24は層間SiO2膜6および第1の導電
体膜14上に島状に形成された複数のSi核で、例えば
減圧CVD炉を用いて、SiH4のガスを約1E−5T
orr程度の分圧で導入させ、温度、圧力等をSiの堆
積速度が十分遅くなるように調整して形成している。
Example 8. 8 is a sectional view showing the structure of a semiconductor device according to an eighth embodiment of the present invention. In the figure, the same parts as those in the fifth embodiment are designated by the same reference numerals and the description thereof will be omitted. Reference numeral 24 is a plurality of island-shaped Si nuclei formed on the inter-layer SiO 2 film 6 and the first conductor film 14. For example, a low pressure CVD furnace is used to supply SiH 4 gas to about 1E-5T.
It is introduced at a partial pressure of about orr, and the temperature and pressure are adjusted so that the deposition rate of Si is sufficiently slowed.

【0040】上記のように構成された実施例8の半導体
装置は、層間SiO2膜6および第1の導電体膜14上
に島状に複数のSi核24が形成されているため、Si
34膜15bがこれらSi核24を種として膜成長を行
うので膜厚が均一となり延いては誘電体膜15の膜厚が
均一に形成でき、又、コンタクトホール18の形成を層
間SiO2膜6のみのエッチングにて行うことができる
ため、上記実施例5と同様の効果を奏する。
In the semiconductor device of Example 8 configured as described above, since the plurality of island-shaped Si nuclei 24 are formed on the interlayer SiO 2 film 6 and the first conductor film 14, Si
Since the 3 N 4 film 15b grows by using these Si nuclei 24 as seeds, the film thickness becomes uniform, and thus the dielectric film 15 can be formed uniformly, and the contact hole 18 is formed by the interlayer SiO 2 film. Since the etching can be performed only on the film 6, the same effect as that of the fifth embodiment can be obtained.

【0041】[0041]

【発明の効果】以上のように、この発明の請求項1によ
れば、半導体基板と、半導体基板上に形成された層間S
iO2膜と、層間SiO2膜上に形成された第1の絶縁膜
と、層間SiO2膜および第1の絶縁膜を貫通して半導
体基板に至るまで形成されたコンタクトホールと、コン
タクトホールに埋め込まれるとともに第1の絶縁膜上の
所望の位置に形成された導電体膜と、第1の絶縁膜およ
び導電体膜上に窒化膜および酸化膜が順次積層されて成
る誘電体膜とを備え、第1の絶縁膜への窒化膜の堆積特
性と導電体膜への窒化膜の堆積特性とが同等となるよう
第1の絶縁膜の材質を設定してなるものにおいて、第1
の絶縁膜が層間SiO2膜の被エッチング特性と同等の
被エッチング特性を有するものにて成るようにしたの
で、コンタクトホールの形成が容易となり、誘電体膜の
膜厚が均一に形成できる半導体装置を提供することが可
能である。
As described above, according to the first aspect of the present invention, the semiconductor substrate and the interlayer S formed on the semiconductor substrate are formed.
and iO 2 film, a first insulating film formed on the interlayer SiO 2 film, a contact hole which is formed up to the semiconductor substrate through the interlayer SiO 2 film and the first insulating film, a contact hole A conductor film which is embedded and formed at a desired position on the first insulating film; and a dielectric film formed by sequentially laminating a nitride film and an oxide film on the first insulating film and the conductor film. A material of the first insulating film is set so that the deposition characteristics of the nitride film on the first insulating film and the deposition characteristics of the nitride film on the conductor film are equal to each other.
Since the insulating film has the same etching property as that of the interlayer SiO 2 film, it is easy to form the contact hole and the dielectric film can have a uniform thickness. It is possible to provide.

【0042】又、この発明の請求項2によれば、半導体
基板と、半導体基板上に形成された層間SiO2膜と、
層間SiO2膜を貫通して半導体基板に至るまで形成さ
れたコンタクトホールと、コンタクトホールに埋め込ま
れるとともに層間SiO2膜上の所望の位置に形成され
た導電体膜と、層間SiO2膜上の導電体膜の周辺外方
に形成された第1の絶縁膜と、導電体膜および第1の絶
縁膜上に窒化膜および酸化膜が順次積層されて成る誘電
体膜とを備え、第1の絶縁膜への窒化膜の堆積特性と導
電体膜への窒化膜の堆積特性とが同等となるよう第1の
絶縁膜の材質を設定してなるようにしたので、コンタク
トホールの形成が容易となり、誘電体膜の膜厚が均一に
形成できる半導体装置を提供することが可能である。
According to a second aspect of the present invention, a semiconductor substrate, an interlayer SiO 2 film formed on the semiconductor substrate,
A contact hole formed through the interlayer SiO 2 film to reach the semiconductor substrate, a conductor film embedded in the contact hole and formed at a desired position on the interlayer SiO 2 film, and a contact hole on the interlayer SiO 2 film. A first insulating film formed outside the periphery of the conductive film; and a dielectric film formed by sequentially stacking a nitride film and an oxide film on the conductive film and the first insulating film. Since the material of the first insulating film is set so that the deposition characteristics of the nitride film on the insulating film and the deposition characteristics of the nitride film on the conductor film are the same, it is easy to form the contact hole. It is possible to provide a semiconductor device in which the thickness of the dielectric film can be formed uniformly.

【0043】又、この発明の請求項3によれば、半導体
基板と、半導体基板上に形成されたSiON膜と、Si
ON膜を貫通して半導体基板に至るまで形成されたコン
タクトホールと、コンタクトホールに埋め込まれるとと
もにSiON膜上の所望の位置に形成された導電体膜
と、導電体膜およびSiON膜上に窒化膜および酸化膜
が順次積層されて成る誘電体膜とを備えるようにしたの
で、コンタクトホールの形成が容易となり、誘電体膜の
膜厚が均一に形成できる半導体装置を提供することが可
能である。
According to a third aspect of the present invention, the semiconductor substrate, the SiON film formed on the semiconductor substrate, and the Si
A contact hole formed through the ON film to reach the semiconductor substrate, a conductor film which is buried in the contact hole and is formed at a desired position on the SiON film, and a nitride film on the conductor film and the SiON film. Since the contact hole and the dielectric film formed by sequentially stacking the oxide film are provided, it is possible to easily form the contact hole, and it is possible to provide a semiconductor device in which the film thickness of the dielectric film can be formed uniformly.

【0044】又、この発明の請求項4によれば、半導体
基板と、半導体基板上に形成された層間SiO2膜と、
層間SiO2膜を貫通して半導体基板に至るまで形成さ
れたコンタクトホールと、コンタクトホールに埋め込ま
れるとともに層間SiO2膜上の所望の位置に形成され
た導電体膜と、層間SiO2膜および導電体膜上に島状
に形成された複数のSi核と、導電体膜および層間Si
2膜上に各Si核を介して窒化膜および酸化膜が順次
積層されて成る誘電体膜とを備えるようにしたので、コ
ンタクトホールの形成が容易となり、誘電体膜の膜厚が
均一に形成できる半導体装置を提供することが可能であ
る。
According to a fourth aspect of the present invention, a semiconductor substrate, an interlayer SiO 2 film formed on the semiconductor substrate,
A contact hole formed up to the semiconductor substrate through the interlayer SiO 2 film, and the conductive film formed on a desired position on the interlayer SiO 2 film with embedded in the contact hole, the interlayer SiO 2 film and the conductive A plurality of island-shaped Si nuclei formed on the body film, and the conductor film and interlayer Si
Since the dielectric film is formed by sequentially laminating the nitride film and the oxide film on the O 2 film through each Si nucleus, the contact hole can be easily formed, and the film thickness of the dielectric film can be made uniform. It is possible to provide a semiconductor device that can be formed.

【0045】又、この発明の請求項5によれば、半導体
基板上に層間SiO2膜を形成し、層間SiO2膜上に第
1のレジストを形成し写真製版によりパターニングを行
い、第1のレジストパターンをマスクとして層間SiO
2膜のエッチングを行い半導体基板に至るまでのコンタ
クトホールを形成する。そして、層間SiO2膜上にコ
ンタクトホール内を埋め込む導電体膜を形成し、導電体
膜上に第2のレジストを形成し写真製版によりパターニ
ングを行い、第2のレジストパターンをマスクとして導
電体膜のエッチングを行い所望の箇所のみ残し、第2の
レジストパターンをマスクとして層間SiO2膜に荷電
物質を注入し層間SiO2膜上面に第1の絶縁膜を形成
し、第1の絶縁膜および導電体膜上に窒化膜を堆積させ
酸化を行い窒化膜および酸化膜が順次積層して成る誘電
体膜を形成するようにしたので、コンタクトホールの形
成が容易となり、誘電体膜の膜厚が均一に形成できる半
導体装置の製造方法を提供することが可能である。
According to a fifth aspect of the present invention, an interlayer SiO 2 film is formed on a semiconductor substrate, a first resist is formed on the interlayer SiO 2 film, and patterning is performed by photoengraving. Interlayer SiO 2 using the resist pattern as a mask
The two films are etched to form a contact hole reaching the semiconductor substrate. Then, a conductor film that fills the contact hole is formed on the interlayer SiO 2 film, a second resist is formed on the conductor film, and patterning is performed by photolithography, and the second resist pattern is used as a mask to form the conductor film. leaving the desired portion performs etching only the second resist pattern first insulating film is formed on the implanted interlayer SiO 2 film top surface charged substance into the interlayer SiO 2 film as a mask, the first insulating film and the conductive Since a nitride film is deposited on the body film and oxidized to form a dielectric film in which a nitride film and an oxide film are sequentially stacked, it is easy to form contact holes and the film thickness of the dielectric film is uniform. It is possible to provide a method for manufacturing a semiconductor device that can be formed in the above.

【0046】又、この発明の請求項6によれば、半導体
基板上に層間SiO2膜を形成し、層間SiO2膜上に第
1のレジストを形成し写真製版によりパターニングを行
い、第1のレジストパターンをマスクとして層間SiO
2膜のエッチングを行い半導体基板に至るまでのコンタ
クトホールを形成する。そして、層間SiO2膜上にコ
ンタクトホール内を埋め込む導電体膜を形成し、導電体
膜上に第2のレジストを形成し写真製版によりパターニ
ングを行い、第2のレジストパターンをマスクとして導
電体膜のエッチングを行い所望の箇所のみ残し、層間S
iO2膜および導電体膜上に減圧CVD法により島状の
複数のSi核を形成し、層間SiO2膜および導電体膜
上に各Si核を介して窒化膜を堆積させ酸化を行い窒化
膜および酸化膜が順次積層して成る誘電体膜を形成する
ようにしたので、コンタクトホールの形成が容易とな
り、誘電体膜の膜厚が均一に形成できる半導体装置の製
造方法を提供することが可能である。
According to a sixth aspect of the present invention, an interlayer SiO 2 film is formed on a semiconductor substrate, a first resist is formed on the interlayer SiO 2 film, and patterning is performed by photoengraving. Interlayer SiO 2 using the resist pattern as a mask
The two films are etched to form a contact hole reaching the semiconductor substrate. Then, a conductor film that fills the contact hole is formed on the interlayer SiO 2 film, a second resist is formed on the conductor film, and patterning is performed by photolithography, and the second resist pattern is used as a mask to form the conductor film. Etching is performed to leave only a desired portion, and the interlayer S
A plurality of island-shaped Si nuclei are formed on the iO 2 film and the conductor film by the low pressure CVD method, and a nitride film is deposited on each of the interlayer SiO 2 film and the conductor film through the Si nuclei to oxidize the nitride film. Since the dielectric film formed by sequentially laminating the oxide film and the oxide film is formed, it is possible to provide a method for manufacturing a semiconductor device in which a contact hole can be easily formed and the dielectric film can be formed to have a uniform thickness. Is.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施例1における半導体装置の構
成を示す断面図である。
FIG. 1 is a sectional view showing a configuration of a semiconductor device according to a first embodiment of the present invention.

【図2】 図1に示す半導体装置の製造工程における一
工程を示す断面図である。
FIG. 2 is a cross-sectional view showing one step in a manufacturing process of the semiconductor device shown in FIG.

【図3】 図1に示す半導体装置の製造工程における一
工程を示す断面図である。
FIG. 3 is a cross-sectional view showing one step in a manufacturing process of the semiconductor device shown in FIG.

【図4】 図1に示す半導体装置の製造工程における一
工程を示す断面図である。
FIG. 4 is a cross-sectional view showing one step in a manufacturing process of the semiconductor device shown in FIG.

【図5】 この発明の実施例5における半導体装置の構
成を示す断面図である。
FIG. 5 is a sectional view showing a configuration of a semiconductor device according to a fifth embodiment of the present invention.

【図6】 図4に示す半導体装置の製造工程における工
程を示す断面図である。
6 is a cross-sectional view showing a step in a manufacturing process of the semiconductor device shown in FIG.

【図7】 この発明の実施例7における半導体装置の構
成を示す断面図である。
FIG. 7 is a sectional view showing a configuration of a semiconductor device according to a seventh embodiment of the present invention.

【図8】 この発明の実施例8における半導体装置の構
成を示す断面図である。
FIG. 8 is a sectional view showing a structure of a semiconductor device according to an eighth embodiment of the present invention.

【図9】 従来の半導体装置の構成を示す断面図であ
る。
FIG. 9 is a sectional view showing a configuration of a conventional semiconductor device.

【図10】 図9に示す半導体装置の製造工程における
一工程を示す断面図である。
10 is a cross-sectional view showing one step in a manufacturing process of the semiconductor device shown in FIG.

【図11】 図9に示す半導体装置の製造工程における
一工程を示す断面図である。
11 is a cross-sectional view showing a step in a manufacturing step of the semiconductor device shown in FIG.

【図12】 図9に示す半導体装置の製造工程における
一工程を示す断面図である。
12 is a cross-sectional view showing a step in a manufacturing step of the semiconductor device shown in FIG.

【符号の説明】[Explanation of symbols]

1 半導体基板、6 層間SiO2膜、12,20,2
2 SiON膜、13,18,23 コンタクトホー
ル、14,19 第1の導電体膜、15 誘電体膜、1
5a Si34膜、15b SiO2、16 第2の導
電体膜、17 窒素イオン、21 レジスト膜、24
Si核。
1 semiconductor substrate, 6 interlayer SiO 2 film, 12, 20, 2
2 SiON film, 13, 18, 23 contact hole, 14, 19 first conductor film, 15 dielectric film, 1
5a Si 3 N 4 film, 15b SiO 2 , 16 second conductor film, 17 nitrogen ion, 21 resist film, 24
Si nucleus.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/318 M ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 21/318 M

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、上記半導体基板上に形成
された層間SiO2膜と、上記層間SiO2膜上に形成さ
れた第1の絶縁膜と、上記層間SiO2膜および上記第
1の絶縁膜を貫通して上記半導体基板に至るまで形成さ
れたコンタクトホールと、上記コンタクトホールに埋め
込まれるとともに上記第1の絶縁膜上の所望の位置に形
成された導電体膜と、上記第1の絶縁膜および上記導電
体膜上に窒化膜および酸化膜が順次積層されて成る誘電
体膜とを備え、上記第1の絶縁膜への上記窒化膜の堆積
特性と上記導電体膜への上記窒化膜の堆積特性とが同等
となるよう上記第1の絶縁膜の材質を設定してなる半導
体装置において、上記第1の絶縁膜が上記層間SiO2
膜の被エッチング特性と同等の被エッチング特性を有す
るものにて成ることを特徴とする半導体装置。
And 1. A semiconductor substrate, and the semiconductor substrate on the formed interlayer SiO 2 film, a first insulating film formed on the interlayer SiO 2 film, the interlayer SiO 2 film and the first A contact hole formed through the insulating film to reach the semiconductor substrate; a conductor film embedded in the contact hole and formed at a desired position on the first insulating film; A dielectric film formed by sequentially laminating a nitride film and an oxide film on the insulating film and the conductive film, and the deposition characteristics of the nitride film on the first insulating film and the nitriding on the conductive film. In a semiconductor device in which the material of the first insulating film is set so as to have the same deposition characteristics as the film, the first insulating film has the interlayer SiO 2
A semiconductor device having an etching target characteristic equivalent to that of a film.
【請求項2】 半導体基板と、上記半導体基板上に形成
された層間SiO2膜と、上記層間SiO2膜を貫通して
上記半導体基板に至るまで形成されたコンタクトホール
と、上記コンタクトホールに埋め込まれるとともに上記
層間SiO2膜上の所望の位置に形成された導電体膜
と、上記層間SiO2膜上の上記導電体膜の周辺外方に
形成された第1の絶縁膜と、上記導電体膜および上記第
1の絶縁膜上に窒化膜および酸化膜が順次積層されて成
る誘電体膜とを備え、上記第1の絶縁膜への上記窒化膜
の堆積特性と上記導電体膜への上記窒化膜の堆積特性と
が同等となるよう上記第1の絶縁膜の材質を設定してな
ることを特徴とする半導体装置。
2. A semiconductor substrate, an interlayer SiO 2 film formed on the semiconductor substrate, a contact hole penetrating the interlayer SiO 2 film to reach the semiconductor substrate, and a contact hole embedded in the contact hole. a first insulating film formed on the peripheral outside of the desired and the conductive film formed at a position, the conductor film on the interlayer SiO 2 film on the interlayer SiO 2 film with the above conductor A film and a dielectric film formed by sequentially stacking a nitride film and an oxide film on the first insulating film, and the deposition characteristics of the nitride film on the first insulating film and the dielectric film on the conductive film. A semiconductor device, wherein the material of the first insulating film is set so that the deposition characteristics of the nitride film are equivalent.
【請求項3】 半導体基板と、上記半導体基板上に形成
されたSiON膜と、上記SiON膜を貫通して上記半
導体基板に至るまで形成されたコンタクトホールと、上
記コンタクトホールに埋め込まれるとともに上記SiO
N膜上の所望の位置に形成された導電体膜と、上記導電
体膜および上記SiON膜上に窒化膜および酸化膜が順
次積層されて成る誘電体膜とを備えたことを特徴とする
半導体装置。
3. A semiconductor substrate, a SiON film formed on the semiconductor substrate, a contact hole penetrating the SiON film to reach the semiconductor substrate, and a SiON film embedded in the contact hole and formed by the SiO film.
A semiconductor comprising a conductor film formed at a desired position on the N film and a dielectric film formed by sequentially laminating a nitride film and an oxide film on the conductor film and the SiON film. apparatus.
【請求項4】 半導体基板と、上記半導体基板上に形成
された層間SiO2膜と、上記層間SiO2膜を貫通して
上記半導体基板に至るまで形成されたコンタクトホール
と、上記コンタクトホールに埋め込まれるとともに上記
層間SiO2膜上の所望の位置に形成された導電体膜
と、上記層間SiO2膜および上記導電体膜上に島状に
形成された複数のSi核と、上記導電体膜および上記層
間SiO2膜上に上記各Si核を介して窒化膜および酸
化膜が順次積層されて成る誘電体膜とを備えたことを特
徴とする半導体装置。
4. A semiconductor substrate, an interlayer SiO 2 film formed on the semiconductor substrate, a contact hole penetrating the interlayer SiO 2 film to reach the semiconductor substrate, and embedded in the contact hole. and the desired conductive film formed at a position on the interlayer SiO 2 film with the a plurality of Si nuclei formed in an island shape in the interlayer SiO 2 film and the conductive film, the conductive film and A semiconductor device comprising: a dielectric film formed by sequentially laminating a nitride film and an oxide film on the interlayer SiO 2 film with the Si nuclei interposed therebetween.
【請求項5】 半導体基板上に層間SiO2膜を形成す
る工程と、上記層間SiO2膜上に第1のレジストを形
成し写真製版によりパターニングを行う工程と、上記第
1のレジストパターンをマスクとして上記層間SiO2
膜のエッチングを行い上記半導体基板に至るまでのコン
タクトホールを形成する工程と、上記層間SiO2膜上
に上記コンタクトホール内を埋め込む導電体膜を形成す
る工程と、上記導電体膜上に第2のレジストを形成し写
真製版によりパターニングを行う工程と、上記第2のレ
ジストパターンをマスクとして上記導電体膜のエッチン
グを行い所望の箇所のみ残す工程と、上記第2のレジス
トパターンをマスクとして上記層間SiO2膜に荷電物
質を注入し上記層間SiO2膜上面に第1の絶縁膜を形
成する工程と、上記第1の絶縁膜および上記導電体膜上
に窒化膜を堆積させ酸化を行い上記窒化膜および酸化膜
が順次積層して成る誘電体膜を形成する工程とを備えた
ことを特徴とする半導体装置の製造方法。
5. A step of forming an interlayer SiO 2 film on a semiconductor substrate, a step of forming a first resist on the interlayer SiO 2 film and patterning by photolithography, and a mask of the first resist pattern. As the interlayer SiO 2
A step of etching a film to form a contact hole reaching the semiconductor substrate; a step of forming a conductor film on the interlayer SiO 2 film to fill the contact hole; and a second step on the conductor film. Forming a resist and patterning it by photolithography; etching the conductor film using the second resist pattern as a mask to leave only desired portions; and the interlayer using the second resist pattern as a mask. forming a first insulating film on the interlayer SiO 2 film upper surface by injecting a charged substance into the SiO 2 film, the nitride performs oxide depositing a nitride film on the first insulating film and the conductive film And a step of forming a dielectric film formed by sequentially stacking a film and an oxide film.
【請求項6】 半導体基板上に層間SiO2膜を形成す
る工程と、上記層間SiO2膜上に第1のレジストを形
成し写真製版によりパターニングを行う工程と、上記第
1のレジストパターンをマスクとして上記層間SiO2
膜のエッチングを行い上記半導体基板に至るまでのコン
タクトホールを形成する工程と、上記層間SiO2膜上
に上記コンタクトホール内を埋め込む導電体膜を形成す
る工程と、上記導電体膜上に第2のレジストを形成し写
真製版によりパターニングを行う工程と、上記第2のレ
ジストパターンをマスクとして上記導電体膜のエッチン
グを行い所望の箇所のみ残す工程と、上記層間SiO2
膜および上記導電体膜上に減圧CVD法により島状の複
数のSi核を形成する工程と、上記層間SiO2膜およ
び上記導電体膜上に上記各Si核を介して窒化膜を堆積
させ酸化を行い上記窒化膜および酸化膜が順次積層して
成る誘電体膜を形成する工程とを備えたことを特徴とす
る半導体装置の製造方法。
6. A step of forming an interlayer SiO 2 film on a semiconductor substrate, a step of forming a first resist on the interlayer SiO 2 film and patterning by photolithography, and a mask of the first resist pattern. As the interlayer SiO 2
A step of etching a film to form a contact hole reaching the semiconductor substrate; a step of forming a conductor film on the interlayer SiO 2 film to fill the contact hole; and a second step on the conductor film. Forming a resist and performing patterning by photolithography; a step of etching the conductor film by using the second resist pattern as a mask to leave only a desired portion; and the interlayer SiO 2
Forming a plurality of island-shaped Si nuclei on the film and the conductor film by a low pressure CVD method; and depositing a nitride film on each of the interlayer SiO 2 film and the conductor film through the Si nuclei to oxidize the film. And a step of forming a dielectric film formed by sequentially stacking the nitride film and the oxide film, and manufacturing a semiconductor device.
JP21598494A 1994-09-09 1994-09-09 Semiconductor device and manufacture thereof Pending JPH0883840A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21598494A JPH0883840A (en) 1994-09-09 1994-09-09 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21598494A JPH0883840A (en) 1994-09-09 1994-09-09 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0883840A true JPH0883840A (en) 1996-03-26

Family

ID=16681490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21598494A Pending JPH0883840A (en) 1994-09-09 1994-09-09 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0883840A (en)

Similar Documents

Publication Publication Date Title
US6162741A (en) Semiconductor device and manufacturing method therefor
US6642112B1 (en) Non-oxidizing spacer densification method for manufacturing semiconductor devices
JP3039978B2 (en) Method of forming an electric field isolation structure and a gate structure in an integrated MISFET device
US6849521B2 (en) Method for manufacturing a semiconductor device
KR19990000815A (en) Manufacturing method of semiconductor memory device to prevent oxidation of bit line
US7232751B2 (en) Semiconductor device and manufacturing method therefor
JP3231645B2 (en) Semiconductor device and method of manufacturing the same
JP3125915B2 (en) Method for manufacturing semiconductor device
JP2004079606A (en) Semiconductor device having high dielectric constant film and its manufacturing method
JP2685034B2 (en) Semiconductor device and manufacturing method thereof
JPH0883840A (en) Semiconductor device and manufacture thereof
JP3403850B2 (en) Method for manufacturing semiconductor device
JPH03227024A (en) Manufacture of semiconductor device
JPH08264634A (en) Separate formation in semiconductor device
JPH11145425A (en) Manufacture of semiconductor element and semiconductor device
JP3071133B2 (en) Manufacturing method of semiconductor integrated circuit
JPS6154661A (en) Manufacture of semiconductor device
JP2685448B2 (en) Method for manufacturing semiconductor device
JP2874816B2 (en) Method for manufacturing semiconductor device
JP3229790B2 (en) Manufacturing method of semiconductor integrated circuit
JP3159154B2 (en) Method for manufacturing semiconductor device
JP3196373B2 (en) Method for manufacturing semiconductor device
JPH11204738A (en) Manufacture of semiconductor device
JPH0613543A (en) Manufacture of semiconductor device
JPH0267728A (en) Formation of element isolating oxide film