JP3196373B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3196373B2
JP3196373B2 JP31646692A JP31646692A JP3196373B2 JP 3196373 B2 JP3196373 B2 JP 3196373B2 JP 31646692 A JP31646692 A JP 31646692A JP 31646692 A JP31646692 A JP 31646692A JP 3196373 B2 JP3196373 B2 JP 3196373B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
oxide film
capacitor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31646692A
Other languages
Japanese (ja)
Other versions
JPH06151752A (en
Inventor
英明 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31646692A priority Critical patent/JP3196373B2/en
Publication of JPH06151752A publication Critical patent/JPH06151752A/en
Application granted granted Critical
Publication of JP3196373B2 publication Critical patent/JP3196373B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本願の発明は、不純物を含む多結
晶シリコン膜で下部電極が形成されているキャパシタを
有する半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a capacitor having a lower electrode formed of a polycrystalline silicon film containing impurities.

【0002】[0002]

【従来の技術】図2は、積層キャパシタ型DRAMを製
造するために本願の出願人が従来から実施している方法
を示している。この方法では、図2(a)に示す様に、
P型のSi基板11にLOCOS法によるSiO2 膜1
2等で素子分離領域を形成し、SiO2 膜12に囲まれ
ている素子活性領域の表面にゲート酸化膜としてのSi
2 膜13を形成する。そして、Wポリサイド膜14等
をパターニングして、メモリセルではワード線になるゲ
ート電極を形成する。
2. Description of the Related Art FIG. 2 shows a method which has been conventionally carried out by the present applicant for manufacturing a stacked capacitor type DRAM. In this method, as shown in FIG.
SiO 2 film 1 by LOCOS method on P-type Si substrate 11
2 and the like, an element isolation region is formed, and Si as a gate oxide film is formed on the surface of the element active region surrounded by the SiO 2 film 12.
An O 2 film 13 is formed. Then, the W polycide film 14 and the like are patterned to form a gate electrode serving as a word line in the memory cell.

【0003】その後、Wポリサイド膜14とSiO2
12とをマスクにしてPhosやAs等のN型の不純物
を1012〜1013cm-2のドーズ量でSi基板11にイ
オン注入し、更に熱処理を施して、N- 型の拡散層15
を形成する。ここまでで、メモリセルを構成するトラン
ジスタ16が完成する。そして、周辺回路のトランジス
タ(図示せず)をLDD構造にするために、CVD法で
SiO2 膜17を堆積させ、このSiO2 膜17の全面
を異方性エッチングして、SiO2 膜17から成るLD
DスペーサをWポリサイド膜14の側壁に形成する。
After that, using the W polycide film 14 and the SiO 2 film 12 as a mask, an N-type impurity such as Phos or As is ion-implanted into the Si substrate 11 at a dose of 10 12 to 10 13 cm -2. By performing a heat treatment, the N type diffusion layer 15 is formed.
To form Thus, the transistor 16 forming the memory cell is completed. Then, the peripheral circuit transistor (not shown) in order to LDD structure, depositing a SiO 2 film 17 by the CVD method, the entire surface of the SiO 2 film 17 is anisotropically etched, the SiO 2 film 17 LD
D spacers are formed on the side walls of the W polycide film 14.

【0004】その後、SiO2 膜やPSG膜や減圧CV
D法で堆積させたSiN膜等で層間絶縁膜21を形成
し、記憶ノード電極用のコンタクト孔22を層間絶縁膜
21に開口する。そして、コンタクト孔22を介して一
方の拡散層15にコンタクトする様に、減圧CVD法で
多結晶Si膜23を堆積させる。
After that, a SiO 2 film, a PSG film, a reduced pressure CV
An interlayer insulating film 21 is formed from a SiN film or the like deposited by the method D, and a contact hole 22 for a storage node electrode is opened in the interlayer insulating film 21. Then, a polycrystalline Si film 23 is deposited by a low pressure CVD method so as to contact one of the diffusion layers 15 through the contact hole 22.

【0005】その後、POCl3 の蒸気に曝してこの蒸
気からPhosを熱拡散させるプレデポジション法を行
ったり、AsかPhosを1015cm-2以上のドーズ量
にイオン注入し且つ熱処理を施したりして、多結晶Si
膜23に不純物を添加した後、この多結晶Si膜23を
記憶ノード電極のパターンに加工する。
[0005] Thereafter, a predeposition method of thermally diffusing Phos from the vapor by exposing it to POCl 3 vapor is carried out, or As or Phos is ion-implanted to a dose of 10 15 cm -2 or more and subjected to a heat treatment. And polycrystalline Si
After adding impurities to the film 23, the polycrystalline Si film 23 is processed into a pattern of a storage node electrode.

【0006】ところで、パターニングした多結晶Si膜
23の表面にはキャパシタ誘電体膜を形成するが、この
多結晶Si膜23の表面には、図2(b)に示す様に、
自然酸化膜(SiOX 膜)24が成長する。自然酸化膜
24が存在しているとキャパシタ誘電体膜を薄膜化する
ことができなくてキャパシタの容量を大きくすることが
できないばかりでなく、自然酸化膜24は膜質が良くな
いのでキャパシタ誘電体膜のリーク電流を増加させてキ
ャパシタの信頼性をも低下させる。
By the way, a capacitor dielectric film is formed on the surface of the patterned polycrystalline Si film 23, and the surface of the polycrystalline Si film 23 is formed as shown in FIG.
The natural oxide film (SiO X film) 24 is grown. If the natural oxide film 24 is present, the capacitor dielectric film cannot be made thinner and the capacity of the capacitor cannot be increased. In addition, since the natural oxide film 24 has poor film quality, Increase the leakage current of the capacitor and also reduce the reliability of the capacitor.

【0007】そこで、NH3 雰囲気中での赤外線ランプ
アニールによる窒化である急速熱窒化(RTN)を多結
晶Si膜23の表面に対して行うことによって、図2
(c)に示す様に自然酸化膜24を酸化窒化膜(SiO
X Y 膜)25にし、新たな自然酸化膜24の成長を抑
制した状態で、希弗酸によるエッチングで自然酸化膜2
4を除去していた。
[0007] Therefore, rapid thermal nitridation (RTN), which is nitridation by infrared lamp annealing in an NH 3 atmosphere, is performed on the surface of the polycrystalline Si film 23.
As shown in (c), the natural oxide film 24 is changed to an oxynitride film (SiO
X N Y film) to 25, while suppressing the growth of new native oxide film 24, the natural oxide film by etching with dilute hydrofluoric acid 2
4 had been removed.

【0008】そして、減圧CVD法で多結晶Si膜23
上にSiN膜を形成し、このSiN膜の表面を酸化して
この表面にSiO2 膜を形成し、これらのSiN膜とS
iO2 膜とをキャパシタ誘電体膜にする。その後、従来
公知の工程を経て、この積層キャパシタ型DRAMを完
成させる。
Then, a polycrystalline Si film 23 is formed by a low pressure CVD method.
A SiN film is formed thereon, and the surface of the SiN film is oxidized to form a SiO 2 film on the surface.
The iO 2 film is used as a capacitor dielectric film. Thereafter, through a conventionally known process, the multilayer capacitor type DRAM is completed.

【0009】[0009]

【発明が解決しようとする課題】ところで、多結晶Si
膜23が不純物を含んでいなければ、自然酸化膜24の
膜厚も薄いので、上述の希弗酸によるエッチングで自然
酸化膜24を除去することができる。しかし、実際の多
結晶Si膜23にはAsかPhosが不純物として高濃
度に添加されているので、自然酸化膜24が1.0nm
以上の厚い膜厚に成長する。
By the way, polycrystalline Si
If the film 23 contains no impurities, the thickness of the natural oxide film 24 is small, so that the natural oxide film 24 can be removed by the above-described etching with dilute hydrofluoric acid. However, since the actual polycrystalline Si film 23 is doped with As or Phos at a high concentration as an impurity, the natural oxide film 24 has a thickness of 1.0 nm.
It grows to the above thick film thickness.

【0010】一方、急速熱窒化で成長する窒化膜の膜厚
には温度に依存する飽和量があり、自然酸化膜24の膜
厚が1.0nm以上と厚いと、図2(c)に示した様
に、多結晶Si膜23の表面までは窒化されず、多結晶
Si膜23上に自然酸化膜24が残る。
On the other hand, the thickness of the nitride film grown by rapid thermal nitridation has a saturation amount depending on the temperature. If the thickness of the natural oxide film 24 is as thick as 1.0 nm or more, FIG. As described above, the surface of the polycrystalline Si film 23 is not nitrided, and the native oxide film 24 remains on the polycrystalline Si film 23.

【0011】そして、この自然酸化膜24を除去するた
めには酸化窒化膜25を除去せざるを得ないが、酸化窒
化膜25を完全に除去して自然酸化膜24を露出させる
と、この自然酸化膜24が再び成長する。つまり、上述
の方法では、急速熱窒化を行った効果がなく、自然酸化
膜24が残るので、信頼性が高く容量も大きいキャパシ
タを有する積層キャパシタ型DRAMを製造することが
できなかった。
In order to remove the natural oxide film 24, the oxynitride film 25 must be removed. However, if the oxynitride film 25 is completely removed to expose the natural oxide film 24, Oxide film 24 grows again. That is, in the above-described method, the effect of rapid thermal nitridation is not obtained, and the natural oxide film 24 remains. Therefore, a stacked capacitor type DRAM having a capacitor with high reliability and a large capacity cannot be manufactured.

【0012】なお、1000℃以上の温度で急速熱窒化
を行って、窒化膜の成長膜厚の飽和量を大きくすれば、
多結晶Si膜23の表面まで窒化することができるの
で、希弗酸によるエッチングで酸化窒化膜25を除去し
ても、再び自然酸化膜24が成長することはない。しか
し、1000℃以上の温度のランプアニールは、ゲート
酸化膜であるSiO2 膜13等の膜質を劣化させ、積層
キャパシタ型DRAMの信頼性及び歩留りを低下させる
ので、採用することはできない。
By performing rapid thermal nitridation at a temperature of 1000 ° C. or more to increase the saturation of the grown film thickness of the nitride film,
Since the surface of the polycrystalline Si film 23 can be nitrided, even if the oxynitride film 25 is removed by etching with dilute hydrofluoric acid, the natural oxide film 24 does not grow again. However, lamp annealing at a temperature of 1000 ° C. or more deteriorates the film quality of the SiO 2 film 13 or the like serving as a gate oxide film, and lowers the reliability and yield of the stacked capacitor type DRAM.

【0013】[0013]

【課題を解決するための手段】請求項1の半導体装置の
製造方法は、不純物を含む多結晶シリコン膜23で下部
電極が形成されているキャパシタ32を有する半導体装
置の製造方法において、前記多結晶シリコン膜23の表
面に対して希弗酸による第1のエッチングを行う工程
と、前記第1のエッチングの後に、アンモニアガス雰囲
気中で前記表面に赤外線を照射してこの表面を窒化する
処理と、窒化した前記表面に対して希弗酸による第2の
エッチングを行う処理とを複数回繰り返す工程と、複数
回繰り返した前記工程の後に、減圧CVD法で前記表面
上にシリコン窒化膜を形成する工程と、このシリコン窒
化膜の表面を酸化してこの表面にシリコン酸化膜を形成
し、前記赤外線の照射で形成したシリコン窒化膜26及
び前記減圧CVD法で形成した前記シリコン窒化膜と前
記シリコン酸化膜とを前記キャパシタ32のキャパシタ
誘電体膜27にする工程とを有している。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a capacitor having a lower electrode formed of a polycrystalline silicon film containing impurities. A step of performing a first etching with dilute hydrofluoric acid on the surface of the silicon film 23, and a step of nitriding the surface by irradiating the surface with infrared rays in an ammonia gas atmosphere after the first etching; A step of repeating a process of performing a second etching with dilute hydrofluoric acid on the nitrided surface, and a step of forming a silicon nitride film on the surface by a low pressure CVD method after the step of repeating the process a plurality of times. The surface of the silicon nitride film is oxidized to form a silicon oxide film on the surface, the silicon nitride film 26 formed by the infrared irradiation, and the low pressure CVD method. The formed and the silicon nitride film and the silicon oxide film and a step of the capacitor dielectric film 27 of the capacitor 32.

【0014】請求項2の半導体装置の製造方法は、請求
項1の半導体装置の製造方法において、前記第2のエッ
チングを行う厚さが熱酸化膜換算で1nm以下である。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device of the first aspect, the thickness for performing the second etching is 1 nm or less in terms of a thermal oxide film.

【0015】請求項3の半導体装置の製造方法は、請求
項1の半導体装置の製造方法において、希弗酸による前
記第1のエッチングの代わりに酸による洗浄を行う。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device of the first aspect, cleaning with an acid is performed instead of the first etching with dilute hydrofluoric acid.

【0016】請求項4の半導体装置の製造方法は、請求
項1の半導体装置の製造方法において、複数回繰り返す
前記工程のうちの最終回では、赤外線の照射による前記
窒化のみを行う。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device of the first aspect, only the nitriding by infrared irradiation is performed in the last of the steps repeated a plurality of times.

【0017】[0017]

【作用】請求項1の半導体装置の製造方法では、キャパ
シタ32の下部電極を形成している多結晶シリコン膜2
3が不純物を含んでいるためにその表面に膜厚の厚い自
然酸化膜24が成長していても、自然酸化膜24の膜厚
方向の少なくとも一部を窒化してからその窒化した自然
酸化膜25の膜厚方向の一部を除去する処理を複数回繰
り返しているので、多結晶シリコン膜23の表面まで窒
化して自然酸化膜24を完全に除去することができる。
According to the method of manufacturing a semiconductor device of the first aspect, the polycrystalline silicon film forming the lower electrode of the capacitor is formed.
Even if a thick native oxide film 24 is grown on the surface of the native oxide film 3 because it contains impurities, at least a part of the native oxide film 24 in the thickness direction is nitrided and then the nitrided natural oxide film is formed. Since the process of removing a part of the film 25 in the film thickness direction is repeated a plurality of times, the surface of the polycrystalline silicon film 23 can be nitrided to completely remove the natural oxide film 24.

【0018】請求項2の半導体装置の製造方法では、キ
ャパシタ32の下部電極を形成している多結晶シリコン
膜23の表面の窒化した自然酸化膜25を第2のエッチ
ングで完全には除去していないので、窒化されずに残っ
ている自然酸化膜24が露出せず、自然酸化膜24を窒
化しつつ除去するに際して新たな自然酸化膜24の成長
を防止することができる。
In the method of manufacturing a semiconductor device according to the second aspect, the nitrided natural oxide film 25 on the surface of the polycrystalline silicon film 23 forming the lower electrode of the capacitor 32 is completely removed by the second etching. Therefore, the native oxide film 24 remaining without being nitrided is not exposed, and the growth of a new native oxide film 24 can be prevented when the native oxide film 24 is removed while being nitrided.

【0019】請求項3の半導体装置の製造方法では、キ
ャパシタ32の下部電極を形成している多結晶シリコン
膜23の表面の自然酸化膜24を除去するに際して、こ
の表面にシリコンや金属等の粒子が付着しにくい。
In the method of manufacturing a semiconductor device according to the third aspect, when the natural oxide film 24 on the surface of the polycrystalline silicon film 23 forming the lower electrode of the capacitor 32 is removed, particles such as silicon and metal are formed on the surface. Is difficult to adhere.

【0020】請求項4の半導体装置の製造方法では、赤
外線の照射で形成したシリコン窒化膜26がそのまま残
るので、このシリコン窒化膜26の膜厚が厚く、製造工
程が少ないにも拘らず膜質の良いキャパシタ誘電体膜2
7を形成することができる。
In the method of manufacturing a semiconductor device according to the present invention, since the silicon nitride film formed by the irradiation of infrared rays is left as it is, the thickness of the silicon nitride film is large and the quality of the film is low despite the small number of manufacturing steps. Good capacitor dielectric film 2
7 can be formed.

【0021】[0021]

【実施例】以下、積層キャパシタ型DRAMの製造に適
用した本願の発明の一実施例を、図1を参照しながら説
明する。なお、図2に示した方法と対応する構成部分に
は、同一の符号を付してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention applied to the manufacture of a stacked capacitor type DRAM will be described below with reference to FIG. The components corresponding to those shown in FIG. 2 are denoted by the same reference numerals.

【0022】本実施例でも、図1(a)に示す様に、多
結晶Si膜23を記憶ノード電極のパターンに加工する
までは、図2に示した方法と実質的に同様の工程を実行
する。従って、図2(b)に示した様に、多結晶Si膜
23の表面に自然酸化膜24が成長する。
Also in this embodiment, as shown in FIG. 1A, steps similar to those in the method shown in FIG. 2 are executed until the polycrystalline Si film 23 is processed into a pattern of the storage node electrode. I do. Accordingly, a natural oxide film 24 grows on the surface of the polycrystalline Si film 23 as shown in FIG.

【0023】本実施例では、この状態から、シリコンや
金属等の粒子を除去するための酸による洗浄のみを行う
か、または酸による洗浄と希弗酸によるエッチングとの
両方を行う。なお、酸による洗浄のみの方が粒子が付着
しにくくて歩留りを向上させ易いが、自然酸化膜24の
膜厚が厚くなって、後述する急速熱窒化と希弗酸による
エッチングとの繰り返し回数を多くする必要がある。
In this embodiment, from this state, only cleaning with acid to remove particles such as silicon and metal is performed, or both cleaning with acid and etching with dilute hydrofluoric acid are performed. It should be noted that although cleaning only with an acid is more difficult to attach particles and improving the yield, the natural oxide film 24 becomes thicker, and the number of times of rapid thermal nitridation and etching with dilute hydrofluoric acid, which will be described later, is reduced. I need to do more.

【0024】その後、急速熱窒化を行うことによって、
図1(b)に示す様に、1.0〜2.0nmの膜厚を有
する自然酸化膜24の表面を酸化窒化膜25にする。こ
の場合も、急速熱窒化で成長する窒化膜の膜厚には飽和
量があり、図2(c)に示した場合と同様に、多結晶S
i膜23の表面までは窒化されず、多結晶Si膜23上
に自然酸化膜24が残る。
Then, by performing rapid thermal nitriding,
As shown in FIG. 1B, the surface of the natural oxide film 24 having a thickness of 1.0 to 2.0 nm is changed to an oxynitride film 25. Also in this case, the thickness of the nitride film grown by rapid thermal nitridation has a saturation amount, and as in the case shown in FIG.
The surface of the i-film 23 is not nitrided, and the native oxide film 24 remains on the polycrystalline Si film 23.

【0025】そこで、次に、酸化窒化膜25の膜厚方向
の一部を希弗酸によるエッチングで除去した後、再び8
50〜1000℃の温度の急速熱窒化を行って、残って
いた自然酸化膜24の膜厚方向の一部を酸化窒化膜25
にする。この結果、酸化窒化膜25が多結晶Si膜23
の表面に近づき、自然酸化膜24の膜厚方向の一部が除
去されたことになる。但し、酸化窒化膜25を完全に除
去して自然酸化膜24を露出させると、既述の様にこの
自然酸化膜24が再び成長するので、希弗酸でエッチン
グする厚さは熱酸化膜換算で1nm以下にする。
Then, after a part of the oxynitride film 25 in the thickness direction is removed by etching with dilute hydrofluoric acid, it is removed again.
Rapid thermal nitridation at a temperature of 50 to 1000 ° C. is performed to remove a part of the remaining native oxide film 24 in the thickness direction from the oxynitride film 25.
To As a result, the oxynitride film 25 becomes the polycrystalline Si film 23.
And the part of the native oxide film 24 in the thickness direction has been removed. However, when the natural oxide film 24 is exposed by completely removing the oxynitride film 25, the natural oxide film 24 grows again as described above. To 1 nm or less.

【0026】本実施例では、自然酸化膜24が完全に除
去され、多結晶Si膜23の表面が窒化されてSiN膜
26(図1(c))が形成されるまで、上述の希弗酸に
よるエッチングと急速熱窒化とを繰り返す。その後、希
弗酸によるエッチングを行って、図1(c)に示す様に
酸化窒化膜25を完全に除去し、必要であれば最後に急
速熱窒化を行う。
In this embodiment, the above-described diluted hydrofluoric acid is used until the natural oxide film 24 is completely removed, and the surface of the polycrystalline Si film 23 is nitrided to form the SiN film 26 (FIG. 1C). Etching and rapid thermal nitridation are repeated. Thereafter, etching with dilute hydrofluoric acid is performed to completely remove the oxynitride film 25 as shown in FIG. 1C, and if necessary, rapid thermal nitridation is performed.

【0027】次に、減圧CVD法でSiN膜26上にS
iN膜(図示せず)を数nmの膜厚に堆積させ、このS
iN膜の表面を酸化してSiO2 膜を形成して、図1
(d)に示す様に、これらのSiN膜とSiO2 膜との
積層膜をキャパシタ誘電体膜27にする。そして、CV
D法で多結晶Si膜31を数十〜数百nmの膜厚に堆積
させ、POCl3 を用いたプレデポジション法等で多結
晶Si膜31にN型の不純物を高濃度に添加し、この多
結晶Si膜31をプレート電極のパターンに加工して、
メモリセルを構成するキャパシタ32を完成させる。
Next, S is deposited on the SiN film 26 by a low pressure CVD method.
An iN film (not shown) is deposited to a thickness of several nm,
By oxidizing the surface of the iN film to form a SiO 2 film, FIG.
As shown in (d), a laminated film of the SiN film and the SiO 2 film is used as the capacitor dielectric film 27. And CV
A polycrystalline Si film 31 is deposited to a thickness of several tens to several hundreds of nm by the D method, and an N-type impurity is added to the polycrystalline Si film 31 at a high concentration by a predeposition method using POCl 3. The polycrystalline Si film 31 is processed into a plate electrode pattern,
The capacitor 32 constituting the memory cell is completed.

【0028】その後、SiO2 膜、PSG膜、BPSG
膜またはSiN膜等で層間絶縁膜33を形成し、必要に
応じてエッチバック、リフロー等の方法で層間絶縁膜3
3を平滑化した後、ビット線用のコンタクト孔34を層
間絶縁膜33に開口する。そして、Wポリサイド膜3
5、多結晶Si膜、Al膜またはW膜等の高融点金属膜
等でビット線を形成して、この積層キャパシタ型DRA
Mを完成させる。
Then, a SiO 2 film, a PSG film, a BPSG film
The interlayer insulating film 33 is formed of a film or a SiN film, and if necessary, the interlayer insulating film 33 is formed by a method such as etch back, reflow, or the like.
After smoothing 3, a contact hole 34 for a bit line is opened in the interlayer insulating film 33. Then, the W polycide film 3
5. A bit line is formed of a high melting point metal film such as a polycrystalline Si film, an Al film or a W film, and the multilayer capacitor type DRA is formed.
Complete M.

【0029】なお、以上の実施例は本願の発明を積層キ
ャパシタ型DRAMの製造に適用したものであるが、本
願の発明は積層キャパシタ型DRAM以外の半導体装置
の製造にも適用することができる。
Although the embodiments described above apply the invention of the present application to the manufacture of a stacked capacitor type DRAM, the invention of the present application can also be applied to the manufacture of semiconductor devices other than the stacked capacitor type DRAM.

【0030】[0030]

【発明の効果】請求項1の半導体装置の製造方法では、
キャパシタの下部電極を形成している多結晶シリコン膜
の表面の自然酸化膜を完全に除去することができるの
で、シリコン窒化膜とその上層のシリコン酸化膜とから
成る膜質の良いキャパシタ誘電体膜を形成することがで
き、このキャパシタ誘電体膜を薄膜化することも可能で
ある。このため、信頼性が高く容量も大きいキャパシタ
を有する半導体装置を製造することができる。
According to the method of manufacturing a semiconductor device of the first aspect,
Since the natural oxide film on the surface of the polycrystalline silicon film forming the lower electrode of the capacitor can be completely removed, a capacitor dielectric film of good quality consisting of a silicon nitride film and a silicon oxide film thereover can be formed. It is possible to reduce the thickness of the capacitor dielectric film. Therefore, a semiconductor device having a capacitor with high reliability and large capacity can be manufactured.

【0031】請求項2の半導体装置の製造方法では、キ
ャパシタの下部電極を形成している多結晶シリコン膜の
表面の自然酸化膜を窒化しつつ除去するに際して新たな
自然酸化膜の成長を防止することができるので、自然酸
化膜を効率的に除去することができる。このため、信頼
性が高く容量も大きいキャパシタを有する半導体装置を
効率的に製造することができる。
In the method of manufacturing a semiconductor device according to the second aspect, the growth of a new native oxide film is prevented when the native oxide film on the surface of the polycrystalline silicon film forming the lower electrode of the capacitor is removed while nitriding. Therefore, the natural oxide film can be efficiently removed. Therefore, a semiconductor device having a capacitor with high reliability and large capacity can be manufactured efficiently.

【0032】請求項3の半導体装置の製造方法では、キ
ャパシタの下部電極を形成している多結晶シリコン膜の
表面にシリコンや金属等の粒子が付着しにくいので、信
頼性が高く容量も大きいキャパシタを有する半導体装置
を高い歩留りで製造することができる。
In the method of manufacturing a semiconductor device according to the third aspect, since particles such as silicon and metal hardly adhere to the surface of the polycrystalline silicon film forming the lower electrode of the capacitor, the capacitor has high reliability and a large capacitance. Can be manufactured with high yield.

【0033】請求項4の半導体装置の製造方法では、製
造工程が少ないにも拘らず膜質の良いキャパシタ誘電体
膜を形成することができるので、信頼性が高いキャパシ
タを有する半導体装置を効率的に製造することができ
る。
According to the method of manufacturing a semiconductor device of the present invention, a capacitor dielectric film having good film quality can be formed despite the small number of manufacturing steps, so that a semiconductor device having a highly reliable capacitor can be efficiently manufactured. Can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本願の発明の一実施例を工程順に示す側断面
図であ
[1] Ru side sectional view showing an embodiment in the order of steps of the present invention.

【図2】 本願の出願人が従来から実施している方法を
工程順に示す側断面図であ
[2] the present applicant is Ru side sectional view showing a method implemented conventionally in the order of steps.

【符号の説明】[Explanation of symbols]

23 多結晶Si膜 24 自然酸化膜 25 酸化窒化膜 26 SiN膜 27 キャパシタ誘電体膜 32 キャパシタ Reference Signs List 23 polycrystalline Si film 24 natural oxide film 25 oxynitride film 26 SiN film 27 capacitor dielectric film 32 capacitor

フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 27/108 H01L 21/318 H01L 21/822 H01L 21/8242 H01L 27/04 Continued on the front page (58) Fields surveyed (Int. Cl. 7 , DB name) H01L 27/108 H01L 21/318 H01L 21/822 H01L 21/8242 H01L 27/04

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 不純物を含む多結晶シリコン膜で下部電
極が形成されているキャパシタを有する半導体装置の製
造方法において、 前記多結晶シリコン膜の表面に対して希弗酸による第1
のエッチングを行う工程と、 前記第1のエッチングの後に、アンモニアガス雰囲気中
で前記表面に赤外線を照射してこの表面を窒化する処理
と、窒化した前記表面に対して希弗酸による第2のエッ
チングを行う処理とを複数回繰り返す工程と、 複数回繰り返した前記工程の後に、減圧CVD法で前記
表面上にシリコン窒化膜を形成する工程と、 このシリコン窒化膜の表面を酸化してこの表面にシリコ
ン酸化膜を形成し、前記赤外線の照射で形成したシリコ
ン窒化膜及び前記減圧CVD法で形成した前記シリコン
窒化膜と前記シリコン酸化膜とを前記キャパシタのキャ
パシタ誘電体膜にする工程とを有することを特徴とする
半導体装置の製造方法。
1. A method of manufacturing a semiconductor device having a capacitor in which a lower electrode is formed of a polycrystalline silicon film containing impurities, wherein a first surface of the polycrystalline silicon film is made of dilute hydrofluoric acid.
A step of irradiating the surface with infrared rays in an ammonia gas atmosphere to nitride the surface after the first etching, and a second process using diluted hydrofluoric acid on the nitrided surface. A step of repeating a process of performing etching a plurality of times; a step of forming a silicon nitride film on the surface by a low-pressure CVD method after the step of repeating the process a plurality of times; Forming a silicon oxide film on the substrate, and using the silicon nitride film formed by the infrared irradiation and the silicon nitride film and the silicon oxide film formed by the low pressure CVD method as a capacitor dielectric film of the capacitor. A method for manufacturing a semiconductor device, comprising:
【請求項2】 前記第2のエッチングを行う厚さが熱酸
化膜換算で1nm以下であることを特徴とする請求項1
記載の半導体装置の製造方法。
2. The method according to claim 1, wherein a thickness at which the second etching is performed is 1 nm or less in terms of a thermal oxide film.
The manufacturing method of the semiconductor device described in the above.
【請求項3】 希弗酸による前記第1のエッチングの代
わりに酸による洗浄を行うことを特徴とする請求項1記
載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein cleaning with an acid is performed instead of said first etching with dilute hydrofluoric acid.
【請求項4】 複数回繰り返す前記工程のうちの最終回
では、赤外線の照射による前記窒化のみを行うことを特
徴とする請求項1記載の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein in the last of the steps repeated a plurality of times, only the nitridation by irradiating infrared rays is performed.
JP31646692A 1992-10-30 1992-10-30 Method for manufacturing semiconductor device Expired - Fee Related JP3196373B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31646692A JP3196373B2 (en) 1992-10-30 1992-10-30 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31646692A JP3196373B2 (en) 1992-10-30 1992-10-30 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06151752A JPH06151752A (en) 1994-05-31
JP3196373B2 true JP3196373B2 (en) 2001-08-06

Family

ID=18077414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31646692A Expired - Fee Related JP3196373B2 (en) 1992-10-30 1992-10-30 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3196373B2 (en)

Also Published As

Publication number Publication date
JPH06151752A (en) 1994-05-31

Similar Documents

Publication Publication Date Title
JP2761685B2 (en) Method for manufacturing semiconductor device
US5384276A (en) Method of fabricating a memory device with a multilayer insulating film
US5573967A (en) Method for making dynamic random access memory with fin-type stacked capacitor
US5192702A (en) Self-aligned cylindrical stacked capacitor DRAM cell
EP0696051A1 (en) Method for fabricating oxide layer in semiconductor technology
US5518946A (en) Process for fabricating capacitors in dynamic RAM
US7262101B2 (en) Method of manufacturing a semiconductor integrated circuit device
JP2817645B2 (en) Method for manufacturing semiconductor device
JPS6235268B2 (en)
JP2820065B2 (en) Method for manufacturing semiconductor device
JPH1022467A (en) Semiconductor device and manufacture thereof
JP3152215B2 (en) Method for manufacturing semiconductor device
JP3196373B2 (en) Method for manufacturing semiconductor device
JPS6315749B2 (en)
JP2750159B2 (en) Method for manufacturing semiconductor device
JP3127866B2 (en) Method for manufacturing semiconductor device
JP3071268B2 (en) Method for manufacturing semiconductor device
JPH10308448A (en) Isolation film of semiconductor device and formation method thereof
JP3317736B2 (en) Semiconductor device and manufacturing method thereof
JP2819970B2 (en) Method for manufacturing semiconductor memory device
JPS6185857A (en) Manufacture of semiconductor memory
JP3067329B2 (en) Semiconductor memory device and method of manufacturing the same
JP2874816B2 (en) Method for manufacturing semiconductor device
JPH0567751A (en) Semiconductor device and manufacture thereof
JPS6138867B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees