JPH0878808A - Printed circuit board - Google Patents
Printed circuit boardInfo
- Publication number
- JPH0878808A JPH0878808A JP6212825A JP21282594A JPH0878808A JP H0878808 A JPH0878808 A JP H0878808A JP 6212825 A JP6212825 A JP 6212825A JP 21282594 A JP21282594 A JP 21282594A JP H0878808 A JPH0878808 A JP H0878808A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- pattern
- printed
- hole
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、導体を有する絶縁基板
上に印刷抵抗器等の印刷電気部品を形成した印刷回路基
板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board in which printed electrical components such as printed resistors are formed on an insulating substrate having a conductor.
【０００２】[0002]
【従来の技術】従来、電気回路を構成する抵抗器等の電
気部品としてはディスクリート部品またはチップ部品を
用いていた。しかし、小型で薄さを要求されるユニット
では、チップ部品を用いても厚くて実装できない場合が
ある。そこで、このようなときは基板上に電気部品を印
刷形成した印刷回路基板を用いている。この場合、抵抗
器は抵抗率の高い導電ペイントを用いて印刷し、ペイン
トの種類と図形の寸法とで抵抗値を定めている。2. Description of the Related Art Conventionally, discrete parts or chip parts have been used as electric parts such as resistors forming an electric circuit. However, in a unit that is small and requires thinness, it may be too thick to mount even if a chip component is used. Therefore, in such a case, a printed circuit board in which electric components are printed and formed on the board is used. In this case, the resistor is printed using conductive paint having a high resistivity, and the resistance value is determined by the type of paint and the size of the figure.
【０００３】図７および図８は、バイポーラトランジス
タの電気回路図およびその印刷回路基板のパターン図で
ある。この回路はトランジスタＴＲのエミッタ端子Ｅを
抵抗器Ｒ１を介して接地するように構成した回路であ
る。7 and 8 are an electric circuit diagram of a bipolar transistor and a pattern diagram of its printed circuit board. This circuit is a circuit configured such that the emitter terminal E of the transistor TR is grounded via the resistor R1.
【０００４】基板上には、部品実装面（図８ａ）にトラ
ンジスタＴＲのコレクタ端子Ｃ、ベース端子Ｂおよびエ
ミッタ端子Ｅを実装する実装パターンが形成され、さら
にエミッタ端子Ｅの実装パターンとスルーホール１とが
リードパターンを介して接続されている。また、印刷抵
抗面（図８ｂ）には、スルーホール１と接地パターンＧ
ＮＤとの間に抵抗器Ｒ１が印刷抵抗器として形成されて
いる。なお、印刷抵抗面は部品実装面と同一面視で示し
ている。A mounting pattern for mounting the collector terminal C, the base terminal B and the emitter terminal E of the transistor TR on the component mounting surface (FIG. 8A) is formed on the substrate, and the mounting pattern of the emitter terminal E and the through hole 1 are formed. And are connected via a lead pattern. Further, the printed resistor surface (FIG. 8b) has a through hole 1 and a ground pattern G.
The resistor R1 is formed as a printed resistor with the ND. The print resistance surface is shown in the same plane as the component mounting surface.
【０００５】図９および図１０は、電界効果トランジス
タの電気回路図およびその印刷回路基板のパターン図で
ある。この回路はトランジスタＦＥＴの第１ゲート端子
Ｇ１が抵抗器Ｒ３を介して＋Ｂ電源に接続され、抵抗器
Ｒ４を介して接地された構成となっている。また、ソー
ス端子Ｓが抵抗器Ｒ５を介して＋Ｂ電源に接続され、抵
抗器Ｒ６を介して接地されている。さらに、第２ゲート
端子Ｇ２が抵抗器Ｒ７に接続されている。9 and 10 are an electric circuit diagram of a field effect transistor and a pattern diagram of its printed circuit board. This circuit is configured such that the first gate terminal G1 of the transistor FET is connected to the + B power source via the resistor R3 and is grounded via the resistor R4. Further, the source terminal S is connected to the + B power source via the resistor R5 and is grounded via the resistor R6. Further, the second gate terminal G2 is connected to the resistor R7.
【０００６】基板上には、部品実装面（図１０ａ）にト
ランジスタＦＥＴのドレイン端子Ｄ、ソース端子Ｓ、第
１ゲート端子Ｇ１および第２ゲート端子Ｇ２を実装する
ための実装パターンが形成され、さらに第２ゲート端子
Ｇ２の実装パターンとスルーホール４とがリードパター
ンを介して接続され、第１ゲート端子Ｇ１の実装パター
ンとスルーホール５とがリードパターンを介して接続さ
れ、ソース端子Ｓの実装パターンとスルーホール６とが
リードパターンを介して接続されている。A mounting pattern for mounting the drain terminal D, the source terminal S, the first gate terminal G1 and the second gate terminal G2 of the transistor FET on the component mounting surface (FIG. 10a) is formed on the substrate. The mounting pattern of the second gate terminal G2 and the through hole 4 are connected via a lead pattern, the mounting pattern of the first gate terminal G1 and the through hole 5 are connected via a lead pattern, and the mounting pattern of the source terminal S is connected. And the through hole 6 are connected via a lead pattern.
【０００７】また、印刷抵抗面（図１０ｂ）には、スル
ーホール５に接続して抵抗器Ｒ３およびＲ４が印刷抵抗
器として並列に形成されており、抵抗器Ｒ４の他端は接
地パターンＧＮＤに接続されている。また、スルーホー
ル６に接続して抵抗器Ｒ５およびＲ６が印刷抵抗器とし
て並列に形成されており、抵抗器Ｒ６の他端は接地パタ
ーンＧＮＤに接続されている。さらに、スルーホール４
に接続して抵抗器Ｒ７が印刷抵抗器として形成されてい
る。On the printed resistor surface (FIG. 10b), resistors R3 and R4 connected in parallel to the through hole 5 are formed in parallel as printed resistors, and the other end of the resistor R4 is connected to the ground pattern GND. It is connected. Further, resistors R5 and R6 are formed in parallel as printed resistors connected to the through hole 6, and the other end of the resistor R6 is connected to the ground pattern GND. Furthermore, through hole 4
And a resistor R7 is formed as a printed resistor.
【０００８】[0008]
【発明が解決しようとする課題】ところで、電気回路の
仕様の相違によって回路を構成する抵抗器等の電気部品
の定数が異なる場合は、ディスクリート部品やチップ部
品では、所望の定数を有する部品に変更することによっ
て回路基板を共用することができるが、印刷回路基板で
は基板上に形成されている印刷電気部品の定数は固定値
であるため、同一の回路パターンであってもその都度新
たに回路基板を作製しなければならないという不都合が
ある。By the way, when the constants of electric parts such as resistors constituting the circuit are different due to the difference in the specifications of the electric circuit, the discrete parts and the chip parts are changed to parts having desired constants. Although the circuit board can be shared by doing so, the printed circuit board has a fixed constant value of the printed electric parts formed on the board, so that even if the same circuit pattern is used, a new circuit board is required each time. Has the inconvenience of having to make.
【０００９】前述の従来例では、各抵抗器の抵抗値は固
定値であり、１つの抵抗器の抵抗値が異なる場合でも別
の印刷回路基板を作製しなければならず、基板の種類が
増大することになる。In the above-mentioned conventional example, the resistance value of each resistor is a fixed value, and even if the resistance value of one resistor is different, another printed circuit board must be manufactured, and the types of boards increase. Will be done.
【００１０】本発明の目的は、仕様の違いによって印刷
電気部品の定数が異なっても同一の回路基板を使用する
ことのできる汎用性のある印刷回路基板を提供すること
にある。It is an object of the present invention to provide a versatile printed circuit board that can use the same circuit board even if the constants of the printed electric parts differ due to different specifications.
【００１１】[0011]
【課題を解決するための手段】本発明による印刷回路基
板は、基板上に定数の異なる複数の印刷電気部品を印刷
形成し、電気回路の仕様に応じてこの複数の印刷電気部
品の接続を選択的に変更するための接続部を設ける。こ
の場合、接続部による複数の印刷電気部品の接続は、単
独接続、直列接続、並列接続または直並列接続が可能で
ある。In the printed circuit board according to the present invention, a plurality of printed electric components having different constants are formed by printing on the substrate, and the connection of the plurality of printed electric components is selected according to the specifications of the electric circuit. A connection part for changing the position is provided. In this case, the plurality of printed electric components can be connected by the connecting portion as a single connection, a series connection, a parallel connection, or a series-parallel connection.
【００１２】[0012]
【作用】本発明では、回路基板上に定数の異なる複数の
電気部品、例えば抵抗器を印刷形成しておき、電気回路
の仕様の違いに応じて、あるいは実装するトランジスタ
等の能動部品の違いに応じて、複数の抵抗器を接続部に
よって単独接続、直列接続、並列接続または直並列接続
することによって所望の抵抗値の抵抗器を得るようにす
る。According to the present invention, a plurality of electric components having different constants, for example, resistors are formed by printing on the circuit board, and different electric components such as transistors are mounted depending on the specification of the electric circuit. Accordingly, a plurality of resistors are individually connected, connected in series, connected in parallel, or connected in series-parallel through the connecting portion to obtain a resistor having a desired resistance value.
【００１３】[0013]
【実施例】図１および図２は、バイポーラトランジスタ
の電気回路図およびその印刷回路基板のパターン図を示
す本発明の第１の実施例である。この回路はトランジス
タＴＲのエミッタ端子Ｅを抵抗器Ｒ１を介して接地する
構成となっている。1 and 2 show a first embodiment of the present invention showing an electric circuit diagram of a bipolar transistor and a pattern diagram of a printed circuit board thereof. This circuit has a structure in which the emitter terminal E of the transistor TR is grounded via the resistor R1.
【００１４】基板上には、部品実装面（図２ａ）にトラ
ンジスタＴＲのコレクタ端子Ｃ、ベース端子Ｂおよびエ
ミッタ端子Ｅを実装する実装パターンが形成され、さら
にエミッタ端子Ｅの実装パターンとスルーホール１１と
が接続部としての接続パターンＰ11を介して接続され、
エミッタ端子Ｅの実装パターンとスルーホール１２とが
接続パターンＰ12を介して接続されている。なお、接続
パターンは一方のリードパターンが凸状に形成され、他
方のリードパターンが凹状に形成され、互いに接触する
ことなく噛合した状態で形成されており、半田付けによ
って両リードパターンが接続されるように形成されてい
る。A mounting pattern for mounting the collector terminal C, the base terminal B, and the emitter terminal E of the transistor TR on the component mounting surface (FIG. 2a) is formed on the substrate, and the mounting pattern of the emitter terminal E and the through hole 11 are formed. And are connected via a connection pattern P11 as a connecting portion,
The mounting pattern of the emitter terminal E and the through hole 12 are connected via the connection pattern P12. The connection pattern is formed such that one lead pattern is formed in a convex shape, the other lead pattern is formed in a concave shape, and is engaged with each other without making contact with each other, and both lead patterns are connected by soldering. Is formed.
【００１５】印刷抵抗面（図２ｂ）には、抵抗器Ｒ１１
がスルーホール１１と接地パターンＧＮＤとの間に印刷
抵抗器として形成され、抵抗器Ｒ１２がスルーホール１
２と接地パターンＧＮＤとの間に印刷抵抗器として形成
されている。抵抗器Ｒ１１と抵抗器Ｒ１２とは互いに異
なる抵抗値を有しており、リフロー後に接続パターンＰ
11またはＰ12のいずれかを半田付けで接続することによ
り、一方の抵抗器をエミッタ抵抗器として選択すること
ができる。The printed resistor surface (FIG. 2b) has a resistor R11
Is formed as a printed resistor between the through hole 11 and the ground pattern GND, and the resistor R12 is the through hole 1.
2 is formed as a printed resistor between the ground pattern GND and the ground pattern GND. The resistor R11 and the resistor R12 have different resistance values from each other, and the connection pattern P is set after the reflow.
By soldering either 11 or P12, one resistor can be selected as the emitter resistor.
【００１６】図３および図４は、電界効果トランジスタ
の電気回路図およびその印刷回路基板のパターン図を示
す本発明の第２の実施例である。この回路はトランジス
タＦＥＴの第１ゲート端子Ｇ１が抵抗器Ｒ３を介して＋
Ｂ電源に接続され、抵抗器Ｒ４を介して接地されてい
る。また、ソース端子Ｓが抵抗器Ｒ５を介して＋Ｂ電源
に接続され、抵抗器Ｒ６を介して接地されている。さら
に、第２ゲート端子Ｇ２が抵抗器Ｒ７に接続されてい
る。FIGS. 3 and 4 are a second embodiment of the present invention showing an electric circuit diagram of a field effect transistor and a pattern diagram of a printed circuit board thereof. In this circuit, the first gate terminal G1 of the transistor FET is + via the resistor R3.
It is connected to the B power supply and is grounded via a resistor R4. Further, the source terminal S is connected to the + B power source via the resistor R5 and is grounded via the resistor R6. Further, the second gate terminal G2 is connected to the resistor R7.
【００１７】基板上には、部品実装面（図４ａ）にトラ
ンジスタＦＥＴのドレイン端子Ｄ、ソース端子Ｓ、第１
ゲート端子Ｇ１および第２ゲート端子Ｇ２を実装するた
めの実装パターンが形成されており、さらに第２ゲート
端子Ｇ２の実装パターンとスルーホール２１とがリード
パターンを介して接続され、第１ゲート端子Ｇ１の実装
パターンとスルーホール２２とがリードパターンを介し
て接続され、ソース端子Ｓの実装パターンとスルーホー
ル２３とがリードパターンを介して接続されている。On the substrate, the drain terminal D, the source terminal S, and the first terminal of the transistor FET are formed on the component mounting surface (FIG. 4a).
A mounting pattern for mounting the gate terminal G1 and the second gate terminal G2 is formed, and the mounting pattern of the second gate terminal G2 and the through hole 21 are connected via the lead pattern, and the first gate terminal G1 is formed. And the through hole 22 are connected via the lead pattern, and the mounting pattern of the source terminal S and the through hole 23 are connected via the lead pattern.
【００１８】また、スルーホール２１が接続パターンＰ
21を介してスルーホール２４に接続され、スルーホール
２２が接続パターンＰ22を介してスルーホール２５に接
続され、スルーホール２３が接続パターンＰ23を介して
スルーホール２６に接続されている。Further, the through hole 21 has the connection pattern P.
The through hole 22 is connected to the through hole 24 via the connection pattern P22, the through hole 22 is connected to the through hole 25 via the connection pattern P22, and the through hole 23 is connected to the through hole 26 via the connection pattern P23.
【００１９】印刷抵抗面（図４ｂ）には、抵抗器Ｒ３
１，Ｒ４１，Ｒ４２，Ｒ５１，Ｒ６１，Ｒ６２，Ｒ７
１，Ｒ７２がそれぞれ印刷抵抗器として形成されてい
る。そして、抵抗器Ｒ３１および抵抗器Ｒ４１の各一端
がスルーホール２２に接続され、抵抗器Ｒ４２の一端が
スルーホール２５に接続され、抵抗器Ｒ４１および抵抗
器Ｒ４２の各他端が共に接地パターンＧＮＤに接続され
ている。The printed resistor surface (FIG. 4b) has a resistor R3
1, R41, R42, R51, R61, R62, R7
1 and R72 are each formed as a printed resistor. One end of each of the resistors R31 and R41 is connected to the through hole 22, one end of the resistor R42 is connected to the through hole 25, and the other ends of the resistor R41 and the resistor R42 are both connected to the ground pattern GND. It is connected.
【００２０】また、抵抗器Ｒ５１および抵抗器Ｒ６１の
各一端がスルーホール２３に接続され、抵抗器Ｒ６２の
一端がスルーホール２６に接続され、抵抗器Ｒ６１およ
び抵抗器Ｒ６２の各他端が共に接地パターンＧＮＤに接
続されている。Further, one end of each of the resistors R51 and R61 is connected to the through hole 23, one end of the resistor R62 is connected to the through hole 26, and the other ends of the resistor R61 and the resistor R62 are both grounded. It is connected to the pattern GND.
【００２１】また、抵抗器Ｒ７１の一端がスルーホール
２１に接続され、抵抗器Ｒ７２の一端がスルーホール２
４に接続され、抵抗器Ｒ７１および抵抗器Ｒ７２の各他
端が共に接続されている。Also, one end of the resistor R71 is connected to the through hole 21, and one end of the resistor R72 is connected to the through hole 2.
4 and the other ends of the resistor R71 and the resistor R72 are connected together.
【００２２】したがって、抵抗器Ｒ４の抵抗値は、接続
パターンＰ22が接続されなければ抵抗器Ｒ４１の抵抗値
となり、接続パターンＰ22が半田接続されれば抵抗器Ｒ
４１と抵抗器Ｒ４２との並列抵抗値となる。また、抵抗
器Ｒ６の抵抗値は、接続パターンＰ23が接続されなけれ
ば抵抗器Ｒ６１の抵抗値となり、接続パターンＰ23が半
田接続されれば抵抗器Ｒ６１と抵抗器Ｒ６２との並列抵
抗値となる。また、抵抗器Ｒ７の抵抗値は、接続パター
ンＰ21が接続されなければ抵抗器Ｒ７１の抵抗値とな
り、接続パターンＰ21が半田接続されれば抵抗器Ｒ７１
と抵抗器Ｒ７２との並列抵抗値となる。こうして２種類
の抵抗値を選択することができる。Therefore, the resistance value of the resistor R4 becomes the resistance value of the resistor R41 if the connection pattern P22 is not connected, and the resistance value of the resistor R4 is soldered to the connection pattern P22.
41 and the resistor R42 have a parallel resistance value. Further, the resistance value of the resistor R6 becomes the resistance value of the resistor R61 if the connection pattern P23 is not connected, and becomes the parallel resistance value of the resistor R61 and the resistor R62 if the connection pattern P23 is soldered. Further, the resistance value of the resistor R7 becomes the resistance value of the resistor R71 if the connection pattern P21 is not connected, and the resistance value of the resistor R71 if the connection pattern P21 is soldered.
And resistor R72 in parallel. In this way, two types of resistance values can be selected.
【００２３】図５および図６は、図４に示す印刷回路基
板のパターン図を用いてバイポーラトランジスタＴＲを
実装するようにした本発明の第３の実施例で、トランジ
スタＴＲのベース端子Ｂが抵抗器Ｒ８に接続され、エミ
ッタ端子Ｅが抵抗器Ｒ９を介して接地されるようにした
構成を有する。FIGS. 5 and 6 show a third embodiment of the present invention in which the bipolar transistor TR is mounted by using the pattern diagram of the printed circuit board shown in FIG. 4, and the base terminal B of the transistor TR is a resistor. It is connected to the resistor R8, and the emitter terminal E is grounded via the resistor R9.
【００２４】すなわち、部品実装面（図６ａ）のドレイ
ン端子Ｄにコレクタ端子Ｃの実装パターンを、第１ゲー
ト端子Ｇ１にエミッタ端子Ｅの実装パターンを、第２ゲ
ート端子Ｇ２にベース端子Ｂの実装パターンを、それぞ
れ形成する。また、印刷抵抗面（図６ｂ）の抵抗器Ｒ７
２に代えて抵抗器Ｒ８１を、抵抗器Ｒ４２に代えて抵抗
器Ｒ９１を、それぞれ印刷抵抗器として形成する。その
他の構成は図４に示すパターンと同一である。That is, the drain terminal D on the component mounting surface (FIG. 6a) has a collector terminal C mounting pattern, the first gate terminal G1 has an emitter terminal E mounting pattern, and the second gate terminal G2 has a base terminal B mounting pattern. Each pattern is formed. Also, the resistor R7 on the printed resistor surface (Fig. 6b)
Instead of 2, the resistor R81 is formed as a printing resistor, and the resistor R91 is formed as a printing resistor instead of the resistor R42. Other configurations are the same as the pattern shown in FIG.
【００２５】本実施例によれば、電界効果トランジスタ
ＦＥＴを実装するときは接続パターンＰ21，Ｐ22を接続
しないことによって抵抗器Ｒ７の抵抗値として抵抗器Ｒ
７１の抵抗値を、抵抗器Ｒ４の抵抗値として抵抗器Ｒ４
１の抵抗値を、それぞれ用いる。また、バイポーラトラ
ンジスタＴＲを実装するときは接続パターンＰ21，Ｐ22
を接続することによって抵抗器Ｒ８の抵抗値として抵抗
器Ｒ７１および抵抗器Ｒ８１の並列抵抗値を、抵抗器Ｒ
９の抵抗値として抵抗器Ｒ４１および抵抗器Ｒ９１の並
列抵抗値を、それぞれ用いる。このように、本実施例に
よれば同一の回路基板によって電界効果トランジスタＦ
ＥＴの実装とバイポーラトランジスタＴＲの実装とを兼
ねることができる。According to the present embodiment, when the field effect transistor FET is mounted, the connection patterns P21 and P22 are not connected, so that the resistance value of the resistor R7 becomes the value of the resistor R7.
The resistance value of 71 is used as the resistance value of the resistor R4.
A resistance value of 1 is used for each. Further, when the bipolar transistor TR is mounted, the connection patterns P21 and P22
By connecting the parallel resistance value of the resistor R71 and the resistor R81 as the resistance value of the resistor R8,
As the resistance value of 9, the parallel resistance value of the resistor R41 and the resistor R91 is used. As described above, according to this embodiment, the field effect transistor F is formed by the same circuit board.
The mounting of the ET and the mounting of the bipolar transistor TR can be combined.
【００２６】なお、前述の実施例では両面基板を用いて
説明したが、片面基板や多層基板にも用いることができ
る。また、前述の実施例では異なる２種類の定数を有す
る電気部品を形成し選択するように構成したが、より多
数の異なる定数の電気部品を形成しておき、選択の余地
を広げるように構成してもよい。In the above-mentioned embodiment, the double-sided board is used for description, but the single-sided board or the multi-layered board can be used. Further, in the above-described embodiment, the electric parts having two different constants are formed and selected, but a larger number of electric parts having different constants are formed to widen the selection range. May be.
【００２７】[0027]
【発明の効果】本発明によれば、基板上に定数の異なる
複数の印刷電気部品を形成し、回路の仕様に応じて選択
するようにしたので、電気部品の定数が異なる毎に印刷
回路基板を作製する必要がなく、印刷回路基板に汎用性
を持たせることができる。これにより部品の共通化を図
ることができ、管理面およびコスト面で有利となる。According to the present invention, a plurality of printed electric components having different constants are formed on the board and selected according to the circuit specifications. Therefore, the printed circuit board is different for each different electric component constant. It is not necessary to manufacture the printed circuit board, and the printed circuit board can have general versatility. As a result, common parts can be achieved, which is advantageous in terms of management and cost.
【図１】本発明の第１の実施例を示すバイポーラトラン
ジスタの電気回路図である。FIG. 1 is an electric circuit diagram of a bipolar transistor showing a first embodiment of the present invention.
【図２】（ａ）及び（ｂ）は、図１に示す電気回路のパ
ターン図である。2A and 2B are pattern diagrams of the electric circuit shown in FIG.
【図３】本発明の第２の実施例を示す電界効果トランジ
スタの電気回路図である。FIG. 3 is an electric circuit diagram of a field effect transistor showing a second embodiment of the present invention.
【図４】（ａ）及び（ｂ）は、図３に示す電気回路のパ
ターン図である。4A and 4B are pattern diagrams of the electric circuit shown in FIG.
【図５】本発明の第３の実施例を示すバイポーラトラン
ジスタの電気回路図である。FIG. 5 is an electric circuit diagram of a bipolar transistor showing a third embodiment of the present invention.
【図６】（ａ）及び（ｂ）は、図５に示す電気回路のパ
ターン図である。6 (a) and 6 (b) are pattern diagrams of the electric circuit shown in FIG.
【図７】従来のバイポーラトランジスタの電気回路図で
ある。FIG. 7 is an electric circuit diagram of a conventional bipolar transistor.
【図８】（ａ）及び（ｂ）は、図７に示す電気回路のパ
ターン図である。8A and 8B are pattern diagrams of the electric circuit shown in FIG.
【図９】従来の電界効果トランジスタの電気回路図であ
る。FIG. 9 is an electric circuit diagram of a conventional field effect transistor.
【図１０】（ａ）及び（ｂ）は、図９に示す電気回路の
パターン図である。10A and 10B are pattern diagrams of the electric circuit shown in FIG.
１１，１２ スルーホール ２１，２２，２３，２４，２５，２６ スルーホール Ｐ11，P12，Ｐ21，Ｐ22，Ｐ23 接続パターン Ｒ１１，Ｒ１２，Ｒ３１，Ｒ４１，Ｒ４２，Ｒ５１ 印
刷抵抗器 Ｒ６１，Ｒ６２，Ｒ７１，Ｒ７２，Ｒ８１，Ｒ９１ 印
刷抵抗器 ＴＲ バイポーラトランジスタ ＦＥＴ 電界効果トランジスタ11,12 Through hole 21,22,23,24,25,26 Through hole P11, P12, P21, P22, P23 Connection pattern R11, R12, R31, R41, R42, R51 Printing resistor R61, R62, R71, R72 , R81, R91 Printing resistor TR Bipolar transistor FET FET Field effect transistor
Claims (2)
品を印刷形成し、電気回路の仕様に応じて前記複数の印
刷電気部品の接続を選択的に変更するための接続部を有
することを特徴とする印刷回路基板。1. A printed circuit board is provided with a plurality of printed electric parts having different constants formed on a substrate by printing, and a connecting portion is provided for selectively changing the connection of the plurality of printed electric parts according to the specifications of an electric circuit. Characterized printed circuit board.
品の接続は、単独接続、直列接続、並列接続または直並
列接続ができることを特徴とする請求項１記載の印刷回
路基板。2. The printed circuit board according to claim 1, wherein the connection of the plurality of printed electric components by the connecting portion can be a single connection, a series connection, a parallel connection, or a series-parallel connection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212825A JPH0878808A (en) | 1994-09-06 | 1994-09-06 | Printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6212825A JPH0878808A (en) | 1994-09-06 | 1994-09-06 | Printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878808A true JPH0878808A (en) | 1996-03-22 |
Family
ID=16628988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6212825A Pending JPH0878808A (en) | 1994-09-06 | 1994-09-06 | Printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878808A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306031A (en) * | 2007-06-08 | 2008-12-18 | Smk Corp | Method of designing circuit pattern using conductive paint and printed circuit board |
-
1994
- 1994-09-06 JP JP6212825A patent/JPH0878808A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306031A (en) * | 2007-06-08 | 2008-12-18 | Smk Corp | Method of designing circuit pattern using conductive paint and printed circuit board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MC2169A1 (en) | SURFACE MOUNT CHIP ELECTRIC RESISTANCE AND METHOD FOR MANUFACTURING THE SAME | |
| JPS58175399A (en) | Hearing aid with amplifying circuit | |
| JPH0878808A (en) | Printed circuit board | |
| JPH07183627A (en) | Printed circuit board | |
| JPS5937570B2 (en) | electronic circuit | |
| JP2000340956A (en) | Multilayered wiring board | |
| JPH0582936A (en) | Electric circuit for leadless component-loading substrate | |
| JP3047660U (en) | Prototype printed circuit board | |
| JP2817715B2 (en) | Ball grid array type circuit board | |
| JP2000294893A (en) | Structure and method for mounting chip component | |
| JPH1140911A (en) | Printed board | |
| JPH03123096A (en) | Manufacture and structure of hybrid ic | |
| JP3315885B2 (en) | Connector and wiring device including the connector | |
| JP2008244304A (en) | Electronic component mounting substrate | |
| JP2601040Y2 (en) | Variable resistor mounting structure | |
| JPH09312450A (en) | Structure of printed circuit board | |
| JP2568052B2 (en) | Method of forming wiring pattern for electronic circuit on general-purpose circuit board | |
| JP2877022B2 (en) | Surface mount type resistors | |
| JP2000124587A (en) | Fitting method and fitting structure of electronic circuit unit to printed board | |
| JPS61230351A (en) | Hybrid integrated circuit | |
| JP4298893B2 (en) | Printed circuit board to which output terminal of power supply unit is attached | |
| JP2593089B2 (en) | Electronic circuit device | |
| JPS6086890A (en) | Method of producing electronic circuit | |
| JPH11330662A (en) | Printed board device | |
| JPH0969373A (en) | Transistor type jumper |