JPH0863361A - レジスタファイル、およびレジスタファイルを管理する方法 - Google Patents

レジスタファイル、およびレジスタファイルを管理する方法

Info

Publication number
JPH0863361A
JPH0863361A JP7201003A JP20100395A JPH0863361A JP H0863361 A JPH0863361 A JP H0863361A JP 7201003 A JP7201003 A JP 7201003A JP 20100395 A JP20100395 A JP 20100395A JP H0863361 A JPH0863361 A JP H0863361A
Authority
JP
Japan
Prior art keywords
address
register
registers
local
task
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7201003A
Other languages
English (en)
Inventor
A Watson George
ジョージ・エイ・ワトソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Boeing North American Inc
Original Assignee
Rockwell International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell International Corp filed Critical Rockwell International Corp
Publication of JPH0863361A publication Critical patent/JPH0863361A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G06F9/462—Saving or restoring of program or task context with multiple register sets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
    • G06F9/30127—Register windows
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming

Abstract

(57)【要約】 【課題】 最大の効率で用いられ、高速のタスクおよび
コンテキスト切換を可能にするレジスタファイル、およ
びそのようなレジスタファイルを管理する方法を提供す
る。 【解決手段】 レジスタファイル２３はオペランドの一
時記憶のためにデータメモリ２７および演算論理ユニッ
ト２５に接続される。レジスタファイルの各レジスタは
絶対アドレスを有する。相対レジスタアドレスはＡＬＵ
により実行されている命令のアドレスフィールドから読
出され、相対レジスタアドレスおよびレジスタベースア
ドレスに対して演算計算が行なわれ、アクセスされるべ
きレジスタの絶対レジスタアドレスが得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】この発明は、汎用または専用コンピュー
タのための演算論理ユニット（ＡＬＵ）のための高速ア
クセスメモリの構造および動作に関する。特に、この発
明は、特定のタスクまたはコンテキスト内のＡＬＵによ
り実行されている命令によるアクセスのためのオペラン
ドの一時記憶領域を与えるレジスタファイルの制御に関
する。この発明は、これに限られるわけではないが特
に、縮小命令セットコンピュータ（ＲＩＳＣ）アーキテ
クチャを有する専用デジタル信号プロセッサにおいて用
いるのに適している。
【０００２】ＡＬＵが命令を実行するたびに、それは一
般に、メモリにストアされるオペランドをアクセスしな
ければならない。さらに、多くの計算の結果が、一時的
にまたは永久的にメモリにストアされる。実際にはコン
ピュータの演算論理ユニットにより行なわれるすべての
算術計算がメモリをアクセスする必要がある。したがっ
て、そのようなメモリがアクセスされる速度がコンピュ
ータの演算の全速度に対し重要である。
【０００３】レジスタファイルは、必要とされるオペラ
ンドへの高速アクセスを可能にし、計算の間にデータの
一時記憶領域を与えるように用いられている。これらの
レジスタファイルは、特定のタスクまたはサブルーチン
が実行される間にコンピュータの主メモリの一部からの
データがストアされ得る高速アクセスメモリを含む。
【０００４】レジスタファイルへのアクセスは、主メモ
リへのアクセスより速い。その理由の１つはレジスタフ
ァイルが主メモリユニットより少ない記憶位置を有する
からである。このため、アドレス指定機構は、主メモリ
ユニットをアドレス指定するのに必要とされるよりもは
るかに短いアドレスを読出し、デコードする。
【０００５】特定のタスクまたはサブルーチンが開始さ
れると、その特定のサブルーチンと関連するデータが、
主メモリからレジスタファイルにロードされる。次に、
コンピュータがサブルーチンで完了されると、タスクま
たはサブルーチンの実行の間に変更されたかまたは加え
られたデータを含めて、データがレジスタファイルから
主メモリに転送して戻される。レジスタファイルはここ
で、演算論理ユニットにより必要とされるかまたはこれ
により実行されている次のサブルーチンと関連するデー
タで満たされ得る。
【０００６】異なるサブルーチンが参照されるたびにレ
ジスタファイルと主メモリとの間でデータを転送するこ
の必要は、タスク間またはサブルーチン間の切換えのプ
ロセスを遅くする。したがって、２つのサブルーチンと
関連するデータがレジスタファイル内に同時にストアさ
れ得るように、２つのセクションに分けられたレジスタ
ファイルを用いることが提案されてもいる。一般に提案
されるように、分けられたレジスタファイルの各セクシ
ョンは固定した大きさである。
【０００７】従来のアーキテクチャのコンピュータにお
いて、主メモリとレジスタファイルとの間のデータの転
送は、メモリ管理ユニットまたは他のメモリ制御装置に
より制御され得る。
【０００８】縮小命令セットコンピュータ（ＲＩＳＣ）
アーキテクチャは、コンピュータプロセッサによる命令
の実行をストリームライン化する機構として顕著になっ
ている。そのような環境において、メモリへのアクセス
の速度は、標準的なアーキテクチャを有するコンピュー
タにおけるよりも決定的なものであろう。
【０００９】ＲＩＳＣアーキテクチャ装置は、特殊なロ
ードおよびストア命令を用いて、レジスタファイルと主
メモリとの間でデータを移動させる。さらに、特殊なレ
ジスタ間転送命令が用いられて、レジスタファイルのレ
ジスタ間でオペランドを移動させる。
【００１０】ＲＩＳＣコントローラまたはプロセッサは
一般に、図１の（ａ）に示された実行パイプに従って命
令を実行できる。ＲＩＳＣ実行パイプの４つの段は、命
令フェッチ、レジスタからのオペランドフェッチ、演算
論理ユニット（ＡＬＵ）での実行、およびデータメモリ
アクセス（読出または書込）である。
【００１１】実行パイプの第１の段は命令フェッチであ
る。第２の段の間、所要のオペランドがレジスタからフ
ェッチされる。段３の間、加算器、シフタ、および他の
演算が実行される。アクセスを完了する必要があれば、
段４以降の間、データメモリアクセスが通常、発生す
る。ＲＩＳＣ命令実行パイプはまた、５つの段を含むこ
とができ、ＡＬＵ演算およびメモリアクセスのためによ
り多い時間を可能にする。実行されている命令に依存し
て、段３以降に他の演算が実行されるかもしれない。
【００１２】乗算演算のための代替の命令パイプが図１
の（ｂ）に示される。乗算および加算演算が、段３から
段４の最初の部分に拡張され、累算機能が段４の後の部
分の間に発生するかもしれない。
【００１３】一般に、命令は各クロック時間に開始さ
れ、１命令サイクルにつき１段の速度でＲＩＳＣ実行パ
イプを進む。オペランドが所要の時間に利用可能でなけ
れば、ハードウェアインタロックがそのオペランドを必
要とする命令の実行を停止させるかもしれない。ハード
ウェアインタロックはまた、先行する命令が十分に完了
しない場合にも命令実行を停止させるかもしれない。
【００１４】
【発明の概要】この発明は、レジスタファイル、および
レジスタファイルを管理する方法である。
【００１５】メモリと、プログラム命令に従ってオペラ
ンドの算術演算を行なうための演算論理ユニット（ＡＬ
Ｕ）とを有するコンピュータにおいて、この発明に従う
レジスタファイルは、メモリとＡＬＵとに結合され、Ａ
ＬＵにより用いられるオペランドを一時的にストアする
複数個のレジスタを含む。各レジスタは一意な絶対アド
レスを有する。
【００１６】レジスタファイルはさらに、第１のベース
アドレスで始まるレジスタの第１のセットと、第２のベ
ースアドレスで始まるレジスタの第２のセットとを指定
するための機構を含む。レジスタの第１のセットは、第
１のグローバルベースアドレスで始まるグローバルレジ
スタの第１のセットと、第１のローカルベースアドレス
で始まるローカルレジスタの第１のセットとを含む。レ
ジスタの第２のセットは、第２のグローバルベースアド
レスで始まるグローバルレジスタの第２のセットと、第
２のローカルベースアドレスで始まるローカルレジスタ
の第２のセットとを含む。
【００１７】レジスタファイルはさらに、アドレス指定
機構を含む。アドレス指定機構は、命令から相対アドレ
スを読出し、その相対アドレスが第１のレジスタセット
のレジスタを特定するかまたは第２のレジスタセットの
レジスタを特定するかを決定し、相対アドレスから、ア
ドレス指定されるべきレジスタの絶対アドレスを計算す
る能力を含む。アドレス指定されるべきレジスタがグロ
ーバルレジスタの第１のセットにあれば、計算はさらに
第１のグローバルベースアドレスを用い、アドレス指定
されるべきレジスタがローカルレジスタの第１のセット
にあれば、計算はさらに第１のローカルベースアドレス
を用いる。アドレス指定されるべきレジスタがグローバ
ルレジスタの第２のセットにあれば、計算は第２のグロ
ーバルベースアドレスを用い、アドレス指定されるべき
レジスタがローカルレジスタの第２のセットにあれば、
計算は第２のローカルベースアドレスを用いる。
【００１８】この発明の１つの局面に従うと、指定手段
は、異なる時間に、レジスタファイルの異なる複数個の
レジスタをレジスタの第１のセットとして指定すること
ができ、異なる複数個のレジスタは、第３のベースアド
レスで始まる絶対アドレスを有する。次にアドレス指定
手段は、相対アドレスおよび第３のベースアドレスか
ら、アドレス指定されるべきレジスタの絶対アドレスを
計算する。
【００１９】この発明に従うレジスタファイルを管理す
る方法は、第１のベースアドレスで始まる絶対アドレス
を有するレジスタを含むレジスタの第１のセットを指定
するステップと、第２のベースアドレスで始まる絶対ア
ドレスを有するレジスタを含むレジスタの第２のセット
を指定するステップとを含む。レジスタファイルのレジ
スタをアドレス指定するステップは、命令のアドレスフ
ィールドから相対アドレスを読出すステップと、その相
対アドレスが第１のレジスタセットのレジスタを特定す
るかまたは第２のレジスタセットのレジスタを特定する
かを決定するステップとを含む。相対アドレスが第１の
セットのレジスタを特定すると、アクセスされるべきレ
ジスタのアドレスが、相対アドレスおよび第１のベース
アドレスから計算される。相対アドレスが第２のセット
のレジスタを特定すると、アクセスされるべきレジスタ
のアドレスが、相対アドレスおよび第２のベースアドレ
スから計算される。
【００２０】この発明のレジスタファイル管理装置およ
び方法は、レジスタファイルのレジスタの効率的な使用
を可能にする。
【００２１】この発明は、各々がレジスタファイル内で
任意の大きさおよび位置である、多数のレジスタセット
が、異なるタスクおよびコンテキストのために指定され
るのを可能にする。
【００２２】この発明は、指定されたレジスタセットの
各々の大きさが容易に変えられるのを可能にする。
【００２３】この発明は、レジスタがタスク内にまたは
異なるタスクに容易に再割当てされるのを可能にする。
【００２４】この発明は、レジスタファイルのレジスタ
の最大利用のために、特定のタスクと関連するレジスタ
の再割当てを可能にする。
【００２５】この発明のレジスタファイル管理装置およ
び方法はさらに、２つ以上のタスクが、レジスタファイ
ルのレジスタへの瞬時アクセスを有するのを可能にし、
呼出、トラップ、例外、および復帰で瞬時コンテキスト
切換をサポートする。
【００２６】この発明はさらに、レジスタファイルの新
しいスタック位置に切換えられ得るシステムメモリスタ
ックが、マルチタスキングのための非常に速い切換をサ
ポートするのを可能にする。
【００２７】この発明の装置および方法はさらに、デー
タメモリへの、データの自動的かつ増分的なセーブおよ
びリストアを可能にし、レジスタファイルオーバフロー
を効率的にサポートする。
【００２８】
【好ましい実施例の詳細な説明】好ましい実施例におい
て、この発明のレジスタファイルは、縮小命令セットコ
ンピュータ（ＲＩＳＣ）を用いて設計されたコントロー
ラまたは信号プロセッサにおいて特に役立つ。したがっ
て、そのような環境を簡単に説明する。
【００２９】この発明のレジスタファイルを組入れ得る
ＲＩＳＣアーキテクチャ装置のコア部分のブロック図が
図２に示される。図示された装置は、コントローラまた
はデジタル信号プロセッサを実現し得る。この装置は、
命令実行ユニット２１と、レジスタファイル２３と、演
算論理ユニット（ＡＬＵ）２５と、データメモリ２７
と、プログラムメモリ２９とを含む。
【００３０】ＡＬＵ２５は、乗算器、加算器、４つのア
キュムレータ、およびスケーラを含む乗算／累算ユニッ
ト（ＭＡＣ）３１を含む。
【００３１】命令はプログラムメモリ２９にストアされ
る。そのような命令は一般に、２つのソースオペランド
と１つの宛先オペランドとを特定することができる。各
命令は３２ビットの長さでもよい。命令実行ユニット２
１は、命令が実行パイプを進むにつれて、プログラムメ
モリから読出された命令をデコードし、さまざまな演算
を制御する。
【００３２】オペランドはレジスタおよびデータメモリ
にストアされる。レジスタオペランドは、レジスタファ
イル２３、ストリーマデータレジスタ３３、およびアキ
ュムレータを含むレジスタ空間から最も容易に得られ
る。拡張されたレジスタ空間に付加的なレジスタが含ま
れ得る。これらのレジスタは命令の限られたセットだけ
によりアクセスされ得る。レジスタ空間および拡張され
たレジスタ空間は完全なレジスタ空間を形成する。レジ
スタファイル２３は主に、スカラオペランドを収容し、
グローバルおよびローカル環境の両方に対し備える。ス
トリーマレジスタ３３は、レジスタ空間のレジスタであ
るかのようにメモリのアレイオペランドへのアクセスを
与える。アキュムレータレジスタは、ＡＬＵ２５のＭＡ
Ｃユニット３１の結果のための記憶を行なう。他のさま
ざまなレジスタは、便宜なアクセスを必要とする内部の
および選択された入力／出力レジスタを含み得る。
【００３３】演算、論理、およびシフト命令はＡＬＵ２
５で実行される。オペランドがレジスタ空間から取ら
れ、結果がレジスタ空間に戻される。移動命令を用い
て、オペランドが完全なレジスタ空間内で転送され得
る。乗算命令の結果はアキュムレータレジスタ向けであ
る。これらのアキュムレータレジスタは、完全な積およ
び保護ビットを保持するために拡張された長さを有し、
多くの累積のオーバフローに対応する。
【００３４】ロードおよびストア命令、またはストリー
マと呼ばれる自動メモリアクセスハードウェアにより、
オペランドがレジスタ空間とデータメモリ２７との間で
往復され得る。ロードおよびストア命令のためのメモリ
アドレスは、レジスタファイル２３から（あるものは完
全なレジスタ空間から）生じ、ロードまたはストア命令
実行の一部として変更され得る。ストリーマのためのメ
モリアドレスは、ストリーマインデックスレジスタによ
り与えられ、インデックスモディファイアユニット３５
で変更される。
【００３５】好ましい実施例の詳細をレジスタファイル
２３と関連して説明するが、当業者は、この発明がスト
リーマレジスタ３３、アキュムレータ、および他のレジ
スタ環境にも適用され、それらのレジスタ内で瞬時のタ
スクおよびコンテキスト切換を行ない得ることを認める
であろう。
【００３６】情報は、たとえば３２ビットのワードでデ
ータメモリ２７にストアされ得る。レジスタ空間におい
て、オペランドもまた３２ビットのワードとしてストア
され得る。必要であれば、ロード／ストア命令またはス
トリーマコンテキストレジスタで特定されるデータタイ
プ変換に従って、メモリからまたはメモリへロードされ
るときに、オペランドが拡張されるかまたは切捨てられ
る。もちろん、他の長さのデータワードも用いることが
できる。
【００３７】条件つき分岐（ＰＣ相対アドレス）、ジャ
ンプ（絶対アドレス）、呼出、トラップ、および復帰
は、命令により与えられるオプションに従って「遅延ス
ロット」命令が選択的に実行され得る遅延サイクルの後
に、条件つきで実行される。
【００３８】図２に図示されたＲＩＳＣ信号プロセッサ
装置は、情報記憶のための別個の空間、すなわちメモリ
空間およびレジスタ空間を有する。この装置は、別個の
プログラムメモリおよびデータメモリバス４１、４３
（ハーバード（Harvard ）アーキテクチャとも呼ばれ
る）を含む。しかしながら、プログラムメモリおよびデ
ータメモリアドレス空間を、特定の装置実現例のために
別個であるかまたはともに合わされたものと考えること
ができる。装置内に別個のバスを保持することはメモリ
ブロックの同時アクセスを可能にする。しかしながら、
両方のバスは同じアドレス空間をアドレス指定するよう
に用いられることができ、どのバスからも同じ情報がア
クセス可能である。
【００３９】プログラムメモリバス４１ならびにデータ
メモリおよび付加的な補助メモリバス４３が含まれ得
る。プログラムメモリバスは、命令実行ユニットから始
まり、命令および分岐テーブルのために用いられる。デ
ータメモリバスは、ロードおよびストア命令またはスト
リーマにより用いられ、レジスタとデータメモリとの間
でデータを転送する。
【００４０】［レジスタファイル］レジスタファイル２
３は、ＡＬＵによるより高速のアクセスのためにオペラ
ンドにレジスタ空間記憶を与える。レジスタファイルの
各レジスタは、各レジスタがデータワードをストアでき
るように、データメモリにストアされるデータワードの
大きさと同じ大きさでもよい。レジスタファイルの各レ
ジスタは一意な絶対アドレスを有する。実際にはいかな
る数のレジスタもレジスタファイルに含まれ得る。たと
えば、異なる実施例は３２以下から２０００を上回るレ
ジスタをレジスタファイルに収容できる。
【００４１】図３を参照すると、この発明に従って構成
されたレジスタファイル２３は、データバス４３を介し
て演算論理ユニット（ＡＬＵ）２５および主データメモ
リ２７に接続される。データが、主データメモリユニッ
ト２７から読出され、ＡＬＵによる高速アクセスのため
にレジスタファイルのレジスタにストアされ得る。さら
に、ＡＬＵにより行なわれた演算の結果が、それらを主
データメモリに転送する必要なしに、ＡＬＵにより今後
用いられるために、レジスタファイルに一時的にストア
され得る。最後に、ＡＬＵの演算により加えられたかま
たは変更されたデータを含めて、レジスタファイルにス
トアされたデータが、レジスタファイルからの高速アク
セスがもはや必要でないとき、またはレジスタファイル
の空間が他の動作のために必要であるときに主メモリユ
ニットに戻される得る。
【００４２】この発明に従うと、レジスタファイルアド
レス指定機構４５は、ＡＬＵ２５により実行されている
命令のアドレスフィールドから読出される相対アドレス
およびベースアドレスから、レジスタファイル内の所望
のレジスタの絶対アドレスを計算する。アドレス指定機
構４５は、各タスクまたはタスク内のコンテキストのた
めに特定のレジスタを指定する。レジスタのそのような
セットの各々は、特定のベースアドレスで始まるアドレ
スを有するレジスタを含む。そのタスクもしくはコンテ
キスト内のまたはこれにに関連する命令がＡＬＵにより
実行されており、かつ相対アドレスが命令のアドレスフ
ィールドから読出されると、レジスタファイルアドレス
指定機構は、そのタスクまたはコンテキストと関連する
レジスタのためのレジスタファイルベースアドレスおよ
び相対アドレスから、所望のレジスタの絶対アドレスを
計算する。その後そのレジスタがアクセスされ得る。
【００４３】さて図４を参照すると、任意の数のタスク
のためにセットアップされた例示的なレジスタファイル
２３が図示される。この説明において別個のタスクは１
つのＡＬＵにより実行されている別個のルーチンと考え
られるが、そのような別個のタスクは、同時に動作して
いる異なるＡＬＵにより実行されている別個のルーチン
でもよい。
【００４４】図４に示されるように、レジスタの第１の
セット５１は第１のタスク環境のために与えられるかま
たは指定される。レジスタのこのセットは、第１のベー
スアドレス（すなわちローカルベース１）と第１の最大
アドレス（すなわちローカルベース２）との間に絶対ア
ドレスを有するレジスタであり得る。第２のベースアド
レス（ローカルベース２）で始まる絶対アドレスを有す
るレジスタの第２のセット５２は、第２のタスク環境の
ために与えられ、第ｎのタスク環境のためのレジスタの
第ｎのセット５３まで同様である。レジスタの第ｎのセ
ットは、第ｎのベースアドレス（ローカルベースｎ）で
始まるアドレスを有し得る。
【００４５】この発明に従って構成されかつ動作される
レジスタファイルのさらなる説明から明らかになるよう
に、レジスタファイル内にサポートされ得るタスク環境
の数は、本質的には任意であり、プログラムの要求に依
存して装置の動作の間、異なる時間に変更することさえ
できる。各セットのレジスタの数もまた本質的には任意
であり、各セットごとに異なっていてもよいこともま
た、明らかになるであろう。さらに、セットに割当てら
れるレジスタの数を時間にわたって変更できる。レジス
タセットは必ずしも互いに直接に隣接する必要はない。
【００４６】レジスタファイルの各タスク環境内では、
別々のレジスタグループ化がグローバルオペランドおよ
びローカルオペランドに対し行なわれ得る。グローバル
オペランドは、タスク内のいくつかのコンテキストから
アクセスされ得るオペランドである。ローカルオペラン
ドは、タスク内の特定のコンテキストだけに適用可能で
あるオペランドである。ローカルオペランドのためのレ
ジスタグループ化は、呼出、例外、トラップ、および復
帰のための、ほぼ瞬時のコンテキスト切換のための機構
を与える。図４において、各タスクのためのグローバル
レジスタは、対応するグローバルベースアドレス（すな
わちタスク１のための「グローバルベース１」、タスク
２のための「グローバルベース２」など）で始まるアド
レスを有するものである。各タスクのためのローカルレ
ジスタは、対応するローカルベースアドレス（すなわち
「ローカルベース１」、「ローカルベース２」など）で
始まる絶対アドレスを有するレジスタである。
【００４７】図５は、図４に示される多重タスクレジス
タファイル内の特定のタスクのために指定されたレジス
タの例示的なセットを図示する。レジスタのこのセット
は、ベースアドレスＲＦＬと最大アドレスＲＦＧ＋３１
との間のレジスタを含む。図示された好ましい実施例に
おいて、タスクのために指定された３２のグローバルレ
ジスタがある。各グローバルレジスタは３２ビットの容
量を有する。グローバルベースレジスタは、ＲＦＧの絶
対アドレスを有し、グローバルレジスタは、グローバル
ベースアドレスＲＦＧと最大アドレスＲＦＧ＋３１との
間のレジスタを含む。この場合３２のグローバルレジス
タは、ＧＲ０からＧＲ３１のグローバルベースレジスタ
に対しアドレスを有し得る。相対アドレスＧＲ０は絶対
レジスタアドレスＲＦＧに対応する。したがって、グロ
ーバルベースアドレスと命令フィールドから読出された
相対アドレスとを用いて計算を行なうことにより、各グ
ローバルレジスタの絶対アドレスを得ることができる。
たとえば、命令フィールドから読出された相対アドレス
「ｉ」がグローバルベースアドレスＲＦＧに加えられ、
アドレス指定されるべきレジスタの絶対アドレス「ａ」
を得ることができる。
【００４８】ａ＝ｉ＋ＲＦＧ グローバルレジスタのベースレジスタのための絶対アド
レス（ＲＦＧ）は、１１ビットのレジスタアドレスでも
よい。しかしながら、最下位３ビットは好ましくは常に
０であり、そのためグローバルベースレジスタは８つの
レジスタのブロックにおいて進み、アドレスは８ビット
でストアされ得る。
【００４９】グローバルレジスタの１セットだけを有す
る単一タスク環境において、図６に図示されるような、
３２のグローバルレジスタが固定され得る。アドレス
「０」を備えたグローバルレジスタ（ＧＲ０）は、すべ
てのビット位置において０でハードワイヤ化されること
ができ、そのためそれは、常に「０」と読出され、変更
できない。アドレス「１」を備えたグローバルレジスタ
（ＧＲ１）は、メモリスタックポインタとして予約され
得る。いくつかの命令は暗示的にそれをアクセスし得
る。グローバルレジスタ（ＧＲ０−ＧＲ３１）は、命令
のフィールドにより直接にアドレス指定され得る。
【００５０】タスクに割当てられたレジスタの各セット
は、ローカルレジスタも含む。ローカルレジスタは、プ
ログラムカウンタ復帰アドレス、状態レジスタ、システ
ムスタックポインタ、伝えられたパラメータ、および中
間オペランドの一時記憶領域のために用いられる。
【００５１】ローカルレジスタの各セットは、ローカル
ベースアドレスを有するローカルベースレジスタを有す
る。図５は、ローカルレジスタを、ローカルベースアド
レスＲＦＬと最大アドレスＲＦＧ−１との間のアドレス
を有するものとして示す。実際には、いかなる数のレジ
スタもローカルレジスタの各セットに含まれ得る。たと
えば６４のレジスタが含まれ、各々が３２ビットの容量
を有し得る。マルチタスク環境において、この発明の相
対アドレス機構のために、さまざまなローカルレジスタ
セットは同じ大きさである必要はなく、また一定のまま
である必要もない。なぜなら、相対的な位置および大き
さは、セットのための絶対ベースアドレス（ＲＦＬ）を
変更することにより、またはレジスタセットの上限を決
定するグローバルレジスタセットのための絶対ベースア
ドレス（ＲＦＧ）を変更することにより、簡単に変更さ
れ得るからである。
【００５２】タスクのためのローカルレジスタセット内
では、ローカルレジスタの１つ以上のサブセットまたは
ウィンドウ６１が、タスク内の特定のコンテキストのた
めに指定され得る。そのようなサブセットは、サブセッ
トベースアドレスＲＦＢで始まる絶対アドレスを有する
レジスタからなってもよい。マルチタスク環境における
サブセットベースアドレスＲＦＢは、最下位ビットが０
である１１ビットのアドレスでもよい。これは、アドレ
スが１０ビットでストアされるのを可能にし、レジスタ
サブセットが対のレジスタにおいて進むのを確実にす
る。図６に示される単一タスク環境において、ＲＦＢの
ための６ビットのアドレスが十分であろう。最下位ビッ
トは依然として０のままでよい。
【００５３】サブセットベースアドレスＲＦＢは、レジ
スタファイルの最下部からレジスタウィンドウのオフセ
ットを与える。このサブセットベースアドレスは、ロー
カルレジスタとしてタスクに割当てられた範囲内でなけ
ればならない。たとえば、図は、絶対アドレスＲＦＢと
ＲＦＢ＋３１との間の絶対アドレスを有する３２のレジ
スタを、指定されたサブセットとして示す。したがっ
て、３２レジスタサブセット内の各レジスタは、命令フ
ィールドからローカル相対アドレス（ＬＲ０−ＬＲ３
１）を読出し、この相対アドレスおよびサブセットベー
スアドレスＲＦＢを伴なう計算を行ない、レジスタの絶
対アドレスを得ることにより、アドレス指定され得る。
このサブセットは、ベースレジスタＲＦＢに対しアドレ
ス指定され得るレジスタの「ウィンドウ」になる。レジ
スタのこのウィンドウは、呼出、例外、トラップ、およ
び復帰の間にレジスタファイルの上方または下方に再配
置され、システムスタックを形成できる。レジスタウィ
ンドウのこの再配置または移動は、サブセットベースア
ドレスＲＦＢを単に変更することにより達成され得る。
【００５４】好ましい形態において、計算はサブセット
ベースアドレスＲＦＢに相対アドレス（たとえば
「ｉ」）を加えることを含む。この場合、相対アドレス
０（ローカルレジスタＬＲ０）は、絶対アドレスＲＦＢ
を有するレジスタをアクセスする。この和ｉ＋ＲＦＢが
ＲＦＧ（グローバルレジスタのベースレジスタのための
絶対アドレス）より小さければ、その和と等しい絶対ア
ドレス（「ａ」）を有するローカルレジスタがアドレス
指定される。
【００５５】ａ＝ｉ＋ＲＦＢ しかしながら、この和がＲＦＧ以上であれば、結果とし
て生じる絶対アドレスは、既にグローバルレジスタとし
て指定されたレジスタを特定する。したがって、サブセ
ットまたはウィンドウがローカルレジスタセットの最上
部からローカルレジスタセットの最下部に「ラップして
まわる」ように、論理がアドレス指定機構に組込まれ
る。和ｉ＋ＲＦＢがＲＦＧ以上であれば、絶対アドレス
は、その和からグローバルレジスタのベースレジスタの
絶対アドレス（ＲＦＧ）を減じ、ローカルレジスタのセ
ットのためのベースレジスタ（ＲＦＬ）を加えたものに
等しい。
【００５６】ａ＝ｉ＋ＲＦＢ−ＲＦＧ＋ＲＦＬ この機構は、ローカルレジスタのサブセットが、ローカ
ルレジスタのセットの最上部から最下部に「ラップして
まわり」、グローバルレジスタに侵入するのを避け、レ
ジスタファイルのレジスタを最大の効率で用いるのを可
能にする。したがって、レジスタのウィンドウは、適切
なサブセットベースアドレスＲＦＢを単に指定すること
により、レジスタのローカルセット内のどこでもセット
され得る。
【００５７】レジスタの２つ以上のウィンドウ（または
サブセット）はタスク内の別個のコンテキストのために
一度に指定され得る。各サブセットはその一意なサブセ
ットベースアドレスＲＦＢを有する。これらは、ベース
アドレスに対し各レジスタをアドレス指定することによ
り柔軟性が与えられるので、独立してセットされ得る。
いくつかの場合において、サブセットをオーバラップさ
せることさえ望ましいであろう。そのようなオーバラッ
プは、オーバラッピングレジスタが別個のコンテキスト
においてアクセスされるのを可能にし、そのためいくつ
かのオペランドが容易に共有され得る。
【００５８】ローカルレジスタの２つのサブセットが指
定されたタスク環境の例示的な配列が図７に示される。
第１のコンテキストに割当てられ得るかまたは指定され
得る第１のサブセット７１は、第１のサブセットベース
アドレスＲＦＢ１で始まるアドレスを有するレジスタを
含んで示される。タスク内の第２のコンテキストに指定
され得る第２のレジスタサブセット７２は、第２のサブ
セットベースアドレスＲＦＢ２で始まるアドレスを有す
るレジスタを含むものとして示される。付加的なサブセ
ットまたはウィンドウが必要に応じてタスク内に指定さ
れ得る。さらに、多数のサブセットも多重タスクのため
にセットアップされたレジスタファイルの他のタスク環
境においてセットアップされ得る。
【００５９】単一タスク環境でウィンドウを構成する１
つの方法は、オーバラッピングウィンドウのスタッキン
グ配列を形成することである。
【００６０】システムスタックは、レジスタファイル２
３のローカルレジスタとデータメモリ２７のデータメモ
リスタックとを用いて実現され得る。ローカルレジスタ
ファイルウィンドウ（レジスタのサブセット）６１（図
５）は、スタック領域の現在の最上部であり得る。前の
データを含む他のローカルレジスタは、スタックの次の
部分を含み、最も古い内容はデータメモリスタックにあ
る。呼出、トラップ、および例外は、ウィンドウ（レジ
スタサブセット）６１を進め、新しいＬＲ０（およびＬ
Ｒ１）に復帰情報をストアし得る。復帰は、復帰情報を
用いてウィンドウをその前の位置にリストアする。
【００６１】システムスタック動作は、ＬＲ０に、ＲＦ
Ｂおよびプログラムカウンタ復帰アドレスへの変位を含
むことにより、達成され得る。さらに、状態レジスタア
ドレスがＬＲ１にストアされることができ、送っている
パラメータおよび中間オペランドのためのレジスタは、
ＬＲ２およびそれより上の相対アドレスを有するローカ
ルサブセットレジスタである。このシステムスタックの
ためのポインタは、サブセットベースレジスタアドレス
ＲＦＢであり、呼出、例外、トラップ、および復帰と関
連する変位により変更され得る。
【００６２】各レジスタウィンドウまたはサブセット
は、そのサブセットのためのサブセットベースアドレス
ＲＦＢを単に変更することにより、そのタスクのための
ローカルレジスタセット内で移動され得る。命令実行は
変更されないままである。なぜなら、それは一定のまま
であるウィンドウ内の相対アドレスに基づいて動作する
からである。レジスタウィンドウを移動させるために
は、新しいサブセットベースアドレスＲＦＢで始まる絶
対アドレスを有するレジスタの新しいサブセットが指定
され得る。次に、移動されたウィンドウのレジスタをア
ドレス指定するために、命令のアドレスフィールドから
読出された相対アドレスが新しいサブセットベースアド
レスに加えられ、アクセスされるべきレジスタの絶対ア
ドレスが得られる。
【００６３】さらに、特定のタスク環境のためのレジス
タセット全体が、そのタスクのための新しいベースアド
レスＲＦＬを指定することにより移動され得る。レジス
タのグローバルセットのレジスタの絶対アドレスの計算
は、直接グローバルベースアドレスＲＦＧからの計算に
依存するので、新しいＲＦＧも特定されるはずである。
【００６４】これらの可動性特徴の両方は、レジスタフ
ァイルが、最大の効率でレジスタを用いるように構成さ
れるのを可能にする。たとえば、拡大されなければなら
ないレジスタウィンドウが、より利用可能なレジスタを
有するレジスタファイルのセクションに移動され得る。
または、１つのレジスタウィンドウが、隣接するウィン
ドウの拡大に対応するように移動され得る。別個のタス
クに割当てられたレジスタセット全体の同様の移動は、
さらに、レジスタファイルのレジスタを効率的に用いる
能力を増大する。
【００６５】図４、図５および図７に図示されたマルチ
タスク配列において、ローカルレジスタベースアドレス
ＲＦＬは、１１ビットのアドレスでもよい。最下位３ビ
ットは好ましくは常に０であり、そのためローカルレジ
スタベースは常に８つのレジスタのブロックにおいて進
み、アドレスが８ビットでストアされ得る。各レジスタ
ウィンドウサブセットベースアドレスＲＦＢも１１ビッ
トのアドレスである。
【００６６】アドレスＲＦＢの最下位ビットは好ましく
常に０であり、そのためレジスタウィンドウベースは対
のレジスタにおいて進み、アドレスが１０ビットでスト
アされ得る。
【００６７】６４のローカルレジスタを有する、図６に
図示された単一タスク実施例において、ローカルレジス
タのサブセットのベースレジスタのための絶対アドレス
（ＲＦＢ）は、好ましくは６ビットのアドレスとして表
わされる。アドレスの最下位ビットは好ましくは常に０
であり、そのためローカルレジスタ０（ＬＲ０）は常に
偶数の絶対アドレスである。
【００６８】レジスタファイル予約は、現在のプログラ
ムにより用いられるローカルレジスタを予約し、それら
が例外またはトラップにより上書きされないようにする
ように、用いられ得る。このレジスタファイル予約は、
指定されたＲＦＲでもよく、たとえば４から３４のロー
カルレジスタを予約できる。レジスタファイル予約ＲＦ
Ｒは、最下位ビットが常に０である、５ビットのアドレ
スモディファイアであり得る。したがって、ＲＦＲは偶
数のレジスタを予約し、４ビットでストアされ得る。具
体的に言うと、ＲＦＲはレジスタＬＲ０からＬＲ（ＲＦ
Ｒ＋３）を予約し、ここでＲＦＲ＝０，２，４，…３０
である。ＲＦＲおよびＲＦＢの両方が最下位ビット位置
に固定０を含む場合には、予約値ＲＦＲがサブセットベ
ースアドレスＲＦＢに加えられると、結果として生じる
アドレスは常に偶数である。
【００６９】図５を参照すると、予約されたレジスタ６
２の位置が示される。図示された実施例において、ＲＦ
Ｒの値は、現在のプログラムに割当てられたレジスタの
サブセットのレジスタの数より大きい。
【００７０】予約命令は、ＲＦＲの新しい値に入り、も
しあれば、データメモリ２７のメモリスタックに予約さ
れているローカルレジスタから前のデータを自動的にセ
ーブする。予約命令はまた、例外イネーブルをセットで
き、符号なし８ビットフィールドを、相対アドレスＧＲ
１を有するグローバルレジスタのメモリスタックポイン
タに加えることにより、メモリスタックポインタを再配
置できる。呼出、例外、またはトラップの後、サブプロ
グラムの第１の命令は予約命令であるべきである。
【００７１】呼出命令は、変位フィールド（ＲＦＤ）を
含むことかでき、これはサブセットベースレジスタアド
レスＲＦＢを変更し、レジスタファイルウィンドウまた
はサブセットを再配置するように用いられる。新しいサ
ブセットベースレジスタアドレスは、古いベースレジス
タ絶対アドレスに変位ＲＦＤ＋２を加えることにより計
算され得る。
【００７２】新しいＲＦＢ＝古いＲＦＢ＋ＲＦＤ＋２ ２が変位に加えられるのは、ローカルレジスタＬＲ０お
よびＬＲ１の復帰情報を自動的に保護するためである。
【００７３】変位値ＲＦＤは、レジスタファイル予約値
ＲＦＲのように、最下位ビットが常に０である、５ビッ
トのアドレスモディファイアでもよく、そのためそれは
４ビットでストアされ得る。その代わりに、より小さい
レジスタファイルセットが用いられるべきであり、した
がってより小さい変位値が期待されるべきである環境に
おいて、変位フィールドＲＦＤは、ベースレジスタ絶対
アドレスＲＦＢの４つの最下位可変ビットに加えられ得
る４ビットの値でもよい。
【００７４】変位値ＲＦＤがファイルレジスタ予約値Ｒ
ＦＲより大きければ、いくつかのレジスタが上書きされ
るおそれがあり得る。したがって、そのようなレジスタ
をアクセスする際に注意する必要があるであろう。変位
値ＲＦＤ、レジスタファイル予約値ＲＦＲ、およびプロ
グラムカウンタのための復帰アドレスは、ローカル相対
アドレスＬＲ０を有する新しいベースレジスタによりア
ドレス指定されるレジスタファイル位置にストアされ
る。
【００７５】ＡＬＵが例外に出会うとき、またはトラッ
プ命令が実行されるとき、レジスタファイル予約モディ
ファイアＲＦＲが用いられ、サブセットベースレジスタ
アドレスＲＦＢを変更し、レジスタファイルウィンドウ
を再配置する。新しいサブセットベースアドレスをセッ
トする際に予約値ＲＦＲがローカルサブセットウィンド
ウベースアドレスＲＦＢに加えられ、ローカルウィンド
ウを、保護されているレジスタを通って移動させる。新
しいベースレジスタ絶対アドレスは、予約変位ＲＦＲ＋
２の値を加えることにより、古いベースレジスタアドレ
スから計算される。
【００７６】新しいＲＦＢ＝古いＲＦＢ＋ＲＦＲ＋２ 古いＲＦＲの値およびプログラムカウンタのための復帰
アドレスは、新しいＬＲ０にストアされる。状態レジス
タは新しいＬＲ１にストアされる。ＡＬＵにより実行さ
れる復帰命令は、ローカルサブセットウィンドウレジス
タアドレスＲＦＢを、（呼出復帰の場合）それから変位
ＲＦＤ＋２を減じることにより、または復帰が例外もし
くはトラップからである場合にはレジスタファイル予約
値ＲＦＲ＋２を減じることにより、その前の値にリスト
アする。これらの場合のいずれも、予約値、プログラム
カウンタ、および状態レジスタ（例外またはトラップ復
帰の場合）がリストアされる。
【００７７】変位ＲＦＲおよびＲＦＤに加えられた付加
的な「２」は、相対アドレスＬＲ０およびＬＲ１を有す
るレジスタにストアされる復帰情報を自動的に保護す
る。
【００７８】オートセーブモードは、ローカルレジスタ
の内容をデータメモリスタックにロードし、予約命令に
より保護されたレジスタを開放できる。オートリストア
モードは、復帰命令の間、セーブされたレジスタ内容を
リストアしてデータメモリスタックからローカルレジス
タに戻すのを可能にする。ローカルレジスタは、それら
が上書きされるおそれのある場合のみセーブされるかま
たはリストアされるべきであり、状態レジスタのオート
セーブモードビットが能動化される場合のみセーブされ
るかまたはリストアされるべきである。
【００７９】アドレスＲＦＳを有するレジスタファイル
セーブレジスタは、最も古いデータを備えたローカルレ
ジスタをより新しいデータを備えたものから分けるポイ
ントとして用いられ得る。このレジスタは、セーブされ
るべき次のローカルレジスタのレジスタファイル絶対ア
ドレス、またはリストアされるべき次のローカルレジス
タより上のものを含み得る。したがって、レジスタＲＦ
Ｓの内容は、既にセーブされており、したがって上書き
され得るレジスタを、上書きされるべきでないものから
分ける。ＡＬＵが、ＲＦＢで始まる絶対アドレスを有す
るレジスタのサブセットをアクセスするコンテキストで
動作しているとき、レジスタファイル論理は、アクセス
されるべきレジスタが上書きされるべきでないデータを
含まないことを確実にする。この規準は、アクセスされ
るべきレジスタのサブセット、およびＲＦＲにより予約
されたレジスタがすべて、レジスタＲＦＳの内容により
特定されるレジスタより下である場合に、満たされる。
【００８０】レジスタファイルセーブレジスタアドレス
ＲＦＳがレジスタサブセットウィンドウ絶対アドレスＲ
ＦＢより大きい場合、レジスタファイルセーブレジスタ
アドレスＲＦＳがウィンドウベースアドレスＲＦＢ＋予
約値ＲＦＲ＋３より大きければ、ローカルレジスタは上
書き「されない」と考えられる。したがって、アクセス
されるレジスタは以下の場合安全である。
【００８１】ＲＦＳ＞ＲＦＢ＋ＲＦＲ＋３ しかしながら、ＲＦＳがＲＦＢ以下の場合、アクセスさ
れているローカルレジスタは、以下の場合安全である。
【００８２】 ＲＦＳ＋ＲＦＧ−ＲＦＬ＞ＲＦＢ＋ＲＦＲ＋３ 後者の計算は、ローカルレジスタウィンドウがタスクに
割当てられたレジスタの最下部に「ラップしてまわる」
のを説明する。
【００８３】データメモリスタックアドレスは、絶対ア
ドレスＲＦＭを有するレジスタにストアされ得る。この
データメモリスタックアドレスは、データメモリのメモ
リスタックの最上部のデータを指す。レジスタＲＦＭの
内容は、３２ビットのアドレスでもよい。
【００８４】予約命令の間、ローカルレジスタは、安全
規準が満たされるまでデータメモリスタックに自動的に
セーブされ得る。復帰の間、最初に遅延スロット命令が
実行され、次にウィンドウベースアドレスＲＦＢがリス
トアされ、安全規準が満たされるまでローカルレジスタ
がデータメモリスタックから自動的にリストアされる。
【００８５】オートセーブおよびオートリストアモード
が用いられる場合、ローカルレジスタファイルアドレス
計算は、レジスタアドレスがＲＦＧより小さくかつＲＦ
Ｌよりも小さくないままであるように、「モジュロ」態
様で行なわれる。これが意味するのは、アドレス計算が
ＲＦＧ以上の結果を与えると、その計算から量（ＲＦＧ
−ＲＦＬ）が減じられ、アドレスがローカルレジスタセ
ットの最下部に「ラップする」ということである。アド
レス計算がＲＦＬより小さい結果を与えると、量（ＲＦ
Ｇ−ＲＦＬ）がその計算に加えられ、アドレスがローカ
ルレジスタセットの最上部に「ラップする」ことを引起
こす。
【００８６】この発明に従って構成されかつ管理される
レジスタファイルの重要な利点の１つは、ＡＬＵが実際
には瞬時に、コンテキスト間、またはタスク間さえも切
換できることである。タスク切換は、タスク切換ルーチ
ンに変わることにより、達成され得る。
【００８７】古いタスクへの今後の復帰が望まれる場
合、トラップ命令が用いられるべきである。トラップ
は、復帰情報を新しいタスクのシステムスタックにプッ
シュする。
【００８８】タスク切換ルーチンは、古いタスクへの復
帰が望まれれば、値ＲＦＭ、ＲＦＧ、ＲＦＬ、ＲＦＳ、
およびＲＦＢをセーブし、これらのレジスタに新しいタ
スクについての情報ををロードする。レジスタＲＦＭの
データメモリスタックポインタは、別個の３２ビットの
ワードとしてストアされかつリストアされる。ローカル
およびグローバルベースアドレスＲＦＬおよびＲＦＧ
は、１ワードを用いてともにストアされかつリストアさ
れ得る。これが可能なのは、各々の長さが１１ビットで
あるからである。したがって、各々は３２ビットのワー
ドの半分に適合する。セーブアドレスＲＦＳおよびロー
カルレジスタサブセットウィンドウのためのベースＲＦ
Ｂは、別のワードを用いてともにストアされ得る。これ
らのアドレスもまた１１ビットであり、そのためそれら
は各々３２ビットのワードの半分に適合する。
【００８９】ローカルレジスタのメモリへの自動セーブ
およびリストアが必要でない場合、タスクを切換えるた
めに必要なのは、タスクと関連するレジスタのセットの
ためのローカルベースアドレスＲＦＬと、グローバルベ
ースアドレスＲＦＧとを再ロードすることだけである。
特定のコンテキストのためのレジスタファイルベースレ
ジスタアドレスＲＦＢはまた、アドレス指定されている
タスク内の特定のコンテキストのために変更され得る。
【００９０】当業者は、図８に図示されるレジスタファ
イルアドレス指定の別の機構が特に役立つと認めるであ
ろう。下方の３２のアドレスがグローバルレジスタ
（「Ｇ」）のために用いられ、上方のアドレスがローカ
ルレジスタ（「Ｌ」）のために用いられ得る。レジスタ
ファイルは連続的なアドレス指定を有するべきであり、
したがって、グローバルレジスタ割当てとローカルレジ
スタとの間に空隙が現れないであろう。そのことを考慮
して、グローバルレジスタはここで、単にベースレジス
タをグローバルアドレス範囲内に位置決めすることによ
り、ローカルレジスタとしてアクセスされ得る。このよ
うに、下方の３２のレジスタの一部が、グローバルレジ
スタではなくローカルレジスタとして割当てられ得る。
再割当てはより高いグローバルレジスタに取って代わる
ように位置決めされるべきである。
【００９１】図９および図１０は、ユーザおよびスーパ
バイザローカルアドレス指定に特に適しているさらなる
レジスタファイルアドレス指定を図示する。アドレス空
間９０がグローバルレジスタ９４を示す場合、下方の３
２のグローバルレジスタ９４がアドレス指定され得る。
しかしながら、アドレス空間９０がローカルレジスタ９
５を示す場合、（状態レジスタの）モードビット９１が
用いられて、それがユーザローカルレジスタ向けである
かまたはスーパバイザローカルレジスタ向けであるかを
決定する。次に、それがスーパバイザであれユーザであ
れローカルレジスタは、アドレス空間９０のローカル部
分内の相対アドレスに基づいてアクセスされ得る。ユー
ザおよびスーパバイザレジスタの両方が、相対アドレス
に基づいてターゲットレジスタをアクセスするためのそ
れらのそれぞれのＲＦＢＵ９６（レジスタファイルベー
スユーザ）およびＲＦＢＳ９７（レジスタファイルベー
ススーパバイザ）を有することに注目されたい。
【００９２】この発明の特定の実施例を上で説明し、特
定の環境におけるその使用を示したが、当業者は、多く
の変更がなされてもよく、かつ多くの他の環境がこの発
明を用いてもよいことを認識するであろう。
【図面の簡単な説明】
【図１】ＲＩＳＣアーキテクチャを有するプロセッサの
実行パイプのためのタイミング図である。
【図２】ＲＩＳＣアーキテクチャに従って設計され、か
つこの発明が用いられ得る信号プロセッサの実施例のブ
ロック図である。
【図３】メモリおよび演算論理ユニットに接続されたこ
の発明に従うレジスタファイルを概念的に図示する図で
ある。
【図４】この発明に従って多重タスク環境のためにセッ
トアップされたレジスタファイルの図である。
【図５】この発明に従って配置されたレジスタファイル
の単一タスクセクションのアドレス指定の図である。
【図６】単一タスク環境のために配置されたレジスタフ
ァイルの実施例の図である。
【図７】この発明に従って配置されたレジスタファイル
の単一タスクセクションの多数のウィンドウのアドレス
指定の図である。
【図８】この発明に従うレジスタファイルアドレス指定
のための別の機構の図である。
【図９】この発明に従うレジスタファイルのユーザおよ
びスーパバイザローカルレジスタのアドレス指定の図で
ある。
【図１０】この発明に従うレジスタファイルのユーザお
よびスーパバイザローカルレジスタのアドレス指定の図
である。
【符号の説明】
２３ レジスタファイル ２５ 演算論理ユニット ２７ データメモリ

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 各レジスタが一意な絶対アドレスを有す
    るレジスタファイルを管理する方法であって、 レジスタの第１のセットを指定するステップを含み、前
    記第１のセットは、第１のベースアドレスで始まる絶対
    アドレスを有するレジスタを含み、さらにレジスタの第
    ２のセットを指定するステップを含み、前記第２のセッ
    トは、第２のベースアドレスで始まる絶対アドレスを有
    するレジスタを含み、さらに前記レジスタファイルのレ
    ジスタをアドレス指定するステップを含み、前記アドレ
    ス指定ステップは、 命令のアドレスフィールドから相対アドレスを読出すス
    テップと、 前記相対アドレスが前記第１のレジスタセットのレジス
    タを特定するか、または前記第２のレジスタセットのレ
    ジスタを特定するかを決定するステップと、 前記相対アドレスが前記第１のセットのレジスタを特定
    すると、前記相対アドレスおよび前記第１のベースアド
    レスから、アドレス指定されるべきレジスタのための絶
    対アドレスを計算するステップと、 前記相対アドレスが前記第２のセットのレジスタを特定
    すると、前記相対アドレスおよび前記第２のベースアド
    レスから、アドレス指定されるべきレジスタのための絶
    対アドレスを計算するステップとを含む、方法。
  2. 【請求項２】 レジスタの前記第１のセットは第１のタ
    スクと関連し、レジスタの前記第２のセットは第２のタ
    スクと関連し、 前記相対アドレスが前記第１のセットのレジスタを特定
    するかどうかを決定する前記ステップは、前記命令が前
    記第１のタスクにあるかどうかを判断するステップと含
    み、 前記相対アドレスが前記第２のセットのレジスタを特定
    するかどうかを決定する前記ステップは、前記命令が前
    記第２のタスクにあるかどうかを判断するステップを含
    む、請求項１に記載の方法。
  3. 【請求項３】 前記相対アドレスが前記第１のセットの
    レジスタを特定すると、前記計算は、前記相対アドレス
    を前記第１のベースアドレスに加えるステップを含み、 前記命令が前記第２のセットのレジスタをアドレス指定
    すると、前記計算は、前記相対アドレスを前記第２のベ
    ースアドレスに加えるステップを含む、請求項２に記載
    の方法。
  4. 【請求項４】 前記第１のタスクが行なわれていると
    き、前記第１のベースアドレスをベースアドレスレジス
    タにロードするステップと、 前記第２のタスクが行なわれているとき、前記第２のベ
    ースアドレスを前記ベースアドレスレジスタにロードす
    るステップとをさらに含み、 前記命令が前記第１のタスクにあるか、または前記第２
    のタスクにあるかを判断する前記ステップは、前記ベー
    スアドレスレジスタの内容を読出すステップを含む、請
    求項２に記載の方法。
  5. 【請求項５】 レジスタの第３のセットを指定するステ
    ップをさらに含み、レジスタの前記第３のセットは、第
    ３のベースアドレスで始まる絶対アドレスを有するレジ
    スタを含み、 前記レジスタファイルのレジスタをアドレス指定する前
    記ステップはさらに、前記相対アドレスが前記第３のレ
    ジスタセットのレジスタを特定するかどうかを決定する
    ステップを含む、請求項４に記載の方法。
  6. 【請求項６】 前記第１のタスクが行なわれていると
    き、前記第３のベースアドレスを前記ベースアドレスレ
    ジスタにロードし、かつ前記第１のベースアドレスをロ
    ードしないステップをさらに含み、 前記相対アドレスが前記第３のレジスタセットのレジス
    タを特定するかどうかを決定する前記ステップは、前記
    ベースアドレスレジスタの内容を読出すステップを含
    む、請求項５に記載の方法。
  7. 【請求項７】 レジスタの第３のセットを指定するステ
    ップをさらに含み、レジスタの前記第３のセットは、第
    ３のベースアドレスで始まる絶対アドレスを有するレジ
    スタを含み、 レジスタの前記第１のセットと前記第１のタスクとの関
    連を解くステップと、 レジスタの前記第３のセットと前記第１のタスクとを関
    連させるステップとをさらに含む、請求項２に記載の方
    法。
  8. 【請求項８】 前記相対アドレスが前記第３のセットの
    レジスタを特定するかどうかを決定する前記ステップ
    は、前記命令が前記第１のタスクにあるかどうかを判断
    するステップを含む、請求項７に記載の方法。
  9. 【請求項９】 レジスタの前記第１のセットは第１のタ
    スクと関連し、レジスタの前記第２のセットは第２のタ
    スクと関連し、 前記第１のタスクが行なわれているとき、前記第１のベ
    ースアドレスがベースアドレスレジスタにロードされ、 前記第２のタスクが行なわれているとき、前記第２のベ
    ースアドレスが前記ベースアドレスレジスタにロードさ
    れ、 前記相対アドレスが前記第１のレジスタセットのレジス
    タを特定するか、または前記第２のレジスタセットのレ
    ジスタを特定するかを決定するステップは、前記ベース
    アドレスレジスタの内容を読出すステップを含む、請求
    項１に記載の方法。
  10. 【請求項１０】 前記第１のレジスタセットは、第１の
    グローバルベースアドレスで始まる絶対アドレスを有す
    るグローバルレジスタの第１のセットと、第１のローカ
    ルベースアドレスで始まる絶対アドレスを有するローカ
    ルレジスタの第１のセットとを含み、 前記第２のレジスタセットは、第２のグローバルベース
    アドレスで始まる絶対アドレスを有するグローバルレジ
    スタの第２のセットと、第２のローカルベースアドレス
    で始まる絶対アドレスを有するローカルレジスタの第２
    のセットとを含み、 前記アドレス指定ステップはさらに前記相対アドレスが
    グローバルレジスタの前記第１のセットのレジスタを特
    定するかどうかを決定し、もしも前記第１のセットのレ
    ジスタを特定すると決定した場合、前記相対アドレスお
    よび前記第１のグローバルベースアドレスから、アドレ
    ス指定されるべきレジスタのアドレスを計算するステッ
    プと、 前記相対アドレスがローカルレジスタの前記第１のセッ
    トのレジスタを特定するかどうかを決定し、もしも前記
    第１のセットのレジスタを特定すると決定した場合、前
    記相対アドレスおよび前記第１のローカルベースアドレ
    スから、アドレス指定されるべきレジスタのアドレスを
    計算するステップと、 前記相対アドレスがグローバルレジスタの前記第２のセ
    ットのレジスタを特定するかどうかを決定し、もしも前
    記第２のセットのレジスタを特定すると決定した場合、
    前記相対アドレスおよび前記第２のグローバルベースア
    ドレスから、アドレス指定されるべきレジスタのアドレ
    スを計算するステップと、 前記相対アドレスがローカルレジスタの前記第２のセッ
    トのレジスタを特定するかどうかを決定し、もしも前記
    第２のセットのレジスタを特定すると決定した場合、前
    記相対アドレスおよび前記第２のローカルベースアドレ
    スから、アドレス指定されるべきレジスタのアドレスを
    計算するステップとを含む、請求項１に記載の方法。
  11. 【請求項１１】 複数個のレジスタを含むレジスタファ
    イルを管理する方法であって、各レジスタは、一意な絶
    対アドレスを有し、前記方法は、 第１のタスクに、第１のベースアドレスで始まるレジス
    タの第１のセットを割当てるステップを含み、前記第１
    のレジスタセットは、第１のグローバルベースアドレス
    で始まるグローバルレジスタの第１のセットと、第１の
    ローカルベースアドレスで始まるローカルレジスタの第
    １のセットとを含み、さらに前記第１のタスク内の第１
    のコンテキストに、ローカルレジスタの前記第１のセッ
    トの第１のサブセットを割当てるステップを含み、前記
    第１のサブセットは、第１のコンテキストベースアドレ
    スで始まり、さらに前記第１のタスク内の第２のコンテ
    キストに、ローカルレジスタの前記第１のセットの第２
    のサブセットを割当てるステップを含み、前記第２のサ
    ブセットは、第２のコンテキストベースアドレスで始ま
    り、さらに第２のタスクに、第２のベースアドレスで始
    まるレジスタの第２のセットを割当てるステップを含
    み、レジスタの前記第２のセットは、第２のグローバル
    ベースアドレスで始まるグローバルレジスタの第２のセ
    ットと、第２のローカルベースアドレスで始まるローカ
    ルレジスタの第２のセットとを含み、さらに前記第１の
    タスクに関連する命令のアドレスフィールドから第１の
    相対アドレスを読出し、前記アドレスが前記第１のタス
    クに割当てられたグローバルレジスタを特定することを
    決定し、かつ前記第１のグローバルベースアドレスおよ
    び前記第１のグローバル相対アドレスから前記グローバ
    ルレジスタのための絶対アドレスを計算することによ
    り、レジスタの前記第１のセットの前記グローバルレジ
    スタの１つをアドレス指定するステップと、 第１のローカルレジスタをアドレス指定するステップと
    を含み、前記第１のローカルレジスタは、レジスタの前
    記第１のサブセットにあり、前記ステップは、命令のア
    ドレスフィールドから第２の相対アドレスを読出し、前
    記命令が前記第１のタスク内の前記第１のコンテキスト
    に関連することを決定し、かつ前記第１のコンテキスト
    ベースアドレスおよび前記第２の相対アドレスから前記
    第１のローカルレジスタのための絶対アドレスを計算す
    ることにより行なわれ、さらに第２のローカルレジスタ
    をアドレス指定するステップを含み、前記第２のローカ
    ルレジスタは、レジスタの前記第２のサブセットにあ
    り、前記ステップは、命令のアドレスフィールドから第
    ３の相対アドレスを読出し、前記命令が前記第１のタス
    クの前記第２のコンテキストに関連することを決定し、
    かつ前記第２のコンテキストベースアドレスおよび前記
    第３の相対アドレスから前記第２のローカルレジスタの
    ための絶対アドレスを計算することにより行なわれる、
    方法。
  12. 【請求項１２】 前記第１のタスクの前記第１のコンテ
    キストに、第３のコンテキストベースアドレスで始まる
    レジスタの前記第１のセットの第３のサブセットをその
    後、割当てるステップと、 第３のローカルレジスタをアドレス指定するステップと
    をさらに含み、前記第３のローカルレジスタは、レジス
    タの前記第１のセットの前記第３のサブセットにあり、
    前記ステップは、命令のアドレスフィールドから第４の
    相対アドレスを読出し、前記命令が前記第１のタスクの
    前記第１のコンテキストに関連することを決定し、かつ
    前記第４の相対アドレスおよび前記第３のコンテキスト
    ベースアドレスから前記第３のローカルレジスタのため
    の絶対アドレスを計算することにより行なわれる、請求
    項１１に記載の方法。
  13. 【請求項１３】 前記第１のタスクに、第３のベースア
    ドレスで始まるレジスタの第３のセットを再割当てする
    ステップをさらに含み、レジスタの前記第３のセット
    は、第３のグローバルベースアドレスで始まるグローバ
    ルレジスタの第３のセットと、第３のローカルベースア
    ドレスで始まるローカルレジスタの第３のセットとを含
    み、 レジスタの前記第３のセット内で、前記第１のタスク内
    の前記第１のコンテキストにレジスタの第３のサブセッ
    トを再割当てするステップをさらに含み、前記第３のサ
    ブセットは第３のコンテキストベースアドレスで始ま
    り、 レジスタの前記第３のセット内で、前記第１のタスク内
    の前記第２のコンテキストにレジスタの第４のサブセッ
    トを再割当てするステップをさらに含み、前記第４のサ
    ブセットは第４のコンテキストベースアドレスで始ま
    り、 前記第１のタスクに関連する命令のアドレスフィールド
    から第４の相対アドレスを読出し、前記命令アドレスフ
    ィールドが前記第１のタスクに割当てられたグローバル
    レジスタを特定することを決定し、かつ前記第３のグロ
    ーバルベースアドレスおよび前記第４の相対アドレスか
    ら前記第２のグローバルレジスタのための絶対アドレス
    を計算することにより、レジスタの前記第３のセットの
    前記グローバルレジスタの第２のものをアドレス指定す
    るステップと、 第３のローカルレジスタをアドレス指定するステップと
    をさらに含み、前記第３のローカルレジスタは、前記第
    ３のレジスタサブセットにあり、前記ステップは、命令
    のアドレスフィールドから第５の相対アドレスを読出
    し、前記命令が前記第１のタスクの前記第１のコンテキ
    ストに関連することを決定し、かつ前記第３のコンテキ
    ストベースアドレスおよび前記第５の相対アドレスから
    前記第３のローカルレジスタのための絶対アドレスを計
    算することによりなされ、 第４のローカルレジスタをアドレス指定するステップを
    さらに含み、前記第４のローカルレジスタは、レジスタ
    の前記第４のサブセットにあり、前記ステップは、前記
    第１のタスクの前記第２のコンテキストに関連する命令
    のアドレスフィールドから第６の相対アドレスを読出
    し、前記命令が前記第１のタスクの前記第２のコンテキ
    ストに関連することを決定し、かつ前記第４のコンテキ
    ストベースアドレスおよび前記第６の相対アドレスから
    前記第４のローカルレジスタのための絶対アドレスを計
    算することによりなされる、請求項１１に記載の方法。
  14. 【請求項１４】 前記方法は、 ローカルレジスタの前記第２のセット内で、前記第２の
    タスク内の第１のコンテキストにレジスタの第３のサブ
    セットを割当てるステップをさらに含み、前記第３のサ
    ブセットは第３のコンテキストベースアドレスで始ま
    り、 グローバルレジスタの前記第２のセットの前記レジスタ
    の１つをアドレス指定するステップをさらに含み、前記
    アドレス指定ステップは、 命令アドレスフィールドから第４の相対アドレスを読出
    すステップと、 前記命令アドレスフィールドが前記第２のタスクに割当
    てられたグローバルレジスタを特定することを決定する
    ステップと、 前記第２のグローバルベースアドレスおよび前記第４の
    相対アドレスから前記第２のセットの前記グローバルレ
    ジスタのための絶対アドレスを計算するステップとを含
    み、前記方法は、 ローカルレジスタの前記第２のセットの前記ローカルレ
    ジスタの１つをアドレス指定するステップをさらに含
    み、前記アドレス指定ステップは、 命令アドレスフィールドから第５の相対アドレスを読出
    すステップと、 前記命令が前記第２のタスクの前記第１のコンテキスト
    に関連することを決定するステップと、 前記第３のコンテキストベースアドレスおよび前記第５
    の相対アドレスから前記第２のセットの前記ローカルレ
    ジスタのための絶対アドレスを計算するステップとを含
    む、請求項１１に記載の方法。
  15. 【請求項１５】 メモリと、プログラム命令に従ってオ
    ペランドの算術演算を行なうための演算論理ユニット
    （ＡＬＵ）とを有するコンピュータにおけるレジスタフ
    ァイルであって、 前記メモリと前記ＡＬＵとに結合され、前記ＡＬＵによ
    り用いられるオペランドを一時的にストアする複数個の
    レジスタを含み、前記レジスタファイルの前記レジスタ
    の各々は、一意な絶対アドレスを有し、さらに前記レジ
    スタの第１のセットを指定するための手段を含み、前記
    第１のセットは、第１のベースアドレスで始まる絶対ア
    ドレスを有するレジスタを含み、レジスタの前記第１の
    セットは、第１のグローバルベースアドレスで始まるグ
    ローバルレジスタの第１のセットと、第１のローカルベ
    ースアドレスで始まるローカルレジスタの第１のセット
    とを含み、さらに前記レジスタの第２のセットを指定す
    るための手段を含み、前記第２のセットは、第２のベー
    スアドレスで始まる絶対アドレスを有するレジスタを含
    み、レジスタの前記第２のセットは、第２のグローバル
    ベースアドレスで始まるグローバルレジスタの第２のセ
    ットと、第２のローカルベースアドレスで始まるローカ
    ルレジスタの第２のセットとを含み、さらに前記レジス
    タファイルのレジスタをアドレス指定するための手段を
    含み、前記アドレス指定手段は、 命令から相対アドレスを読出すための手段と、 前記相対アドレスが前記第１のレジスタセットのレジス
    タを特定するか、または前記第２のレジスタセットのレ
    ジスタを特定するかを決定するための手段と、 前記相対アドレスがグローバルレジスタの前記第１のセ
    ットのレジスタを特定する場合には前記相対アドレスお
    よび前記第１のグローバルベースアドレスから、前記相
    対アドレスがローカルレジスタの前記第１のセットのレ
    ジスタを特定する場合には前記相対アドレスおよび前記
    第１のローカルベースアドレスから、前記相対アドレス
    がグローバルレジスタの前記第２のセットのレジスタを
    特定する場合には前記相対アドレスおよび前記第２のグ
    ローバルベースアドレスから、または前記相対アドレス
    がローカルレジスタの前記第２のセットのレジスタを特
    定する場合には前記相対アドレスおよび前記第２のロー
    カルベースアドレスから、アドレス指定されるべきレジ
    スタの絶対アドレスを計算するための手段とを含む、レ
    ジスタファイル。
  16. 【請求項１６】 前記相対アドレスがレジスタの前記第
    １のセットのレジスタを参照するか、またはレジスタの
    前記第２のセットのレジスタを参照するかを決定するた
    めの前記手段は、前記ＡＬＵが第１のタスクで動作して
    いるか、または第２のタスクで動作しているかを判断す
    るための手段を含む、請求項１５に記載のレジスタファ
    イル。
  17. 【請求項１７】 レジスタの前記第１のセットは、第１
    のグローバルベースアドレスで始まるグローバルレジス
    タの第１のセットと、第１のローカルベースアドレスで
    始まるローカルレジスタの第１のセットとを含み、 レジスタの前記第２のセットは、第２のグローバルベー
    スアドレスで始まるグローバルレジスタの第２のセット
    と、第２のローカルベースアドレスで始まるローカルレ
    ジスタの第２のセットとを含む、請求項１６に記載のレ
    ジスタファイル。
  18. 【請求項１８】 前記指定手段はさらに、ローカルレジ
    スタの前記第１のセット内に、第１のローカルサブセッ
    トベースアドレスで始まる第１のローカルサブセット
    と、第２のローカルサブセットベースアドレスで始まる
    レジスタの第２のローカルサブセットとを指定するため
    の手段を含み、 前記ＡＬＵが前記第１のタスクで動作しているか、また
    は前記第２のタスクで動作しているかを判断するための
    前記手段はさらに、前記ＡＬＵが前記第１のタスクで動
    作している場合、前記ＡＬＵが第１のコンテキスト内で
    動作しているかまたは第２のコンテキスト内で動作して
    いるかを判断する、請求項１７に記載のレジスタファイ
    ル。
JP7201003A 1994-08-08 1995-08-07 レジスタファイル、およびレジスタファイルを管理する方法 Withdrawn JPH0863361A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/287,017 US5655132A (en) 1994-08-08 1994-08-08 Register file with multi-tasking support
US08/287017 1994-08-08

Publications (1)

Publication Number Publication Date
JPH0863361A true JPH0863361A (ja) 1996-03-08

Family

ID=23101116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7201003A Withdrawn JPH0863361A (ja) 1994-08-08 1995-08-07 レジスタファイル、およびレジスタファイルを管理する方法

Country Status (4)

Country Link
US (1) US5655132A (ja)
EP (1) EP0696772B1 (ja)
JP (1) JPH0863361A (ja)
DE (1) DE69525294T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766732B1 (ko) * 2000-01-07 2007-10-15 프리스케일 세미컨덕터, 인크. 고속의 낮은 오버헤드의 콘텍스트 전환을 실행하는 디바이스 및 방법
JP2011522325A (ja) * 2008-05-30 2011-07-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ローカル及びグローバルのデータ共有
WO2019039113A1 (ja) * 2017-08-24 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 プロセッサおよび情報処理システム

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820048B2 (ja) * 1995-01-18 1998-11-05 日本電気株式会社 画像処理システムとその記憶装置およびそのアクセス方法
US5896528A (en) * 1995-03-03 1999-04-20 Fujitsu Limited Superscalar processor with multiple register windows and speculative return address generation
KR0179840B1 (ko) * 1995-09-22 1999-05-15 문정환 레지스터 제어장치
JP3630804B2 (ja) * 1995-11-30 2005-03-23 三洋電機株式会社 データ処理装置
US7203415B2 (en) * 1996-08-12 2007-04-10 Sony Corporation Recording, reproducing, and recording/reproducing apparatuses for recording input data in a recording medium capable of non-linear access and methods therefor
GB2317467B (en) * 1996-09-23 2000-11-01 Advanced Risc Mach Ltd Input operand control in data processing systems
TW343318B (en) * 1996-09-23 1998-10-21 Advanced Risc Mach Ltd Register addressing in a data processing apparatus
GB2317464A (en) * 1996-09-23 1998-03-25 Advanced Risc Mach Ltd Register addressing in a data processing apparatus
GB2317465B (en) * 1996-09-23 2000-11-15 Advanced Risc Mach Ltd Data processing apparatus registers.
GB2317469B (en) * 1996-09-23 2001-02-21 Advanced Risc Mach Ltd Data processing system register control
US5784602A (en) * 1996-10-08 1998-07-21 Advanced Risc Machines Limited Method and apparatus for digital signal processing for integrated circuit architecture
US5870581A (en) * 1996-12-20 1999-02-09 Oak Technology, Inc. Method and apparatus for performing concurrent write operations to a single-write-input register file and an accumulator register
US6233599B1 (en) * 1997-07-10 2001-05-15 International Business Machines Corporation Apparatus and method for retrofitting multi-threaded operations on a computer by partitioning and overlapping registers
US6128641A (en) * 1997-09-12 2000-10-03 Siemens Aktiengesellschaft Data processing unit with hardware assisted context switching capability
JPH1196002A (ja) 1997-09-18 1999-04-09 Sanyo Electric Co Ltd データ処理装置
US5903919A (en) * 1997-10-07 1999-05-11 Motorola, Inc. Method and apparatus for selecting a register bank
US6188411B1 (en) * 1998-07-02 2001-02-13 Neomagic Corp. Closed-loop reading of index registers using wide read and narrow write for multi-threaded system
SE9803632D0 (sv) * 1998-10-22 1998-10-22 Ericsson Telefon Ab L M A processor
US6282633B1 (en) 1998-11-13 2001-08-28 Tensilica, Inc. High data density RISC processor
US7114056B2 (en) * 1998-12-03 2006-09-26 Sun Microsystems, Inc. Local and global register partitioning in a VLIW processor
US6668285B1 (en) 1999-05-12 2003-12-23 Koninklijke Philips Electronics N.V. Object oriented processing with dedicated pointer memories
US6883171B1 (en) * 1999-06-02 2005-04-19 Microsoft Corporation Dynamic address windowing on a PCI bus
WO2001016702A1 (en) * 1999-09-01 2001-03-08 Intel Corporation Register set used in multithreaded parallel processor architecture
EP1236092A4 (en) * 1999-09-01 2006-07-26 Intel Corp BRANCH COMMAND FOR A PROCESSOR
EP1168158B1 (en) * 2000-06-12 2007-10-10 Broadcom Corporation Context switch architecture and system
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US7032104B1 (en) * 2000-12-15 2006-04-18 Lsi Logic Corporation Configurable hardware register stack for CPU architectures
CN1591406A (zh) * 2001-11-09 2005-03-09 无锡永中科技有限公司 集成多应用数据处理系统
US7434222B2 (en) * 2001-12-20 2008-10-07 Infineon Technologies Ag Task context switching RTOS
GB2419005B (en) * 2002-04-22 2006-06-07 Micron Technology Inc Providing a register file memory with local addressing in a SIMD parallel processor
US7523455B2 (en) * 2002-05-03 2009-04-21 Hewlett-Packard Development Company, L.P. Method and system for application managed context switching
US20040133762A1 (en) * 2003-01-06 2004-07-08 Rui-Fu Chao Linear access window
ITRM20030354A1 (it) * 2003-07-17 2005-01-18 Micron Technology Inc Unita' di controllo per dispositivo di memoria.
WO2005020111A2 (en) * 2003-08-21 2005-03-03 Koninklijke Philips Electronics, N.V. Hardware register access via task tag id
US7181557B1 (en) * 2003-09-15 2007-02-20 National Semiconductor Corporation Single wire bus for connecting devices and methods of operating the same
US7606955B1 (en) 2003-09-15 2009-10-20 National Semiconductor Corporation Single wire bus for connecting devices and methods of operating the same
US7437536B2 (en) * 2004-05-03 2008-10-14 Sony Computer Entertainment Inc. Systems and methods for task migration
US8711155B2 (en) * 2004-05-14 2014-04-29 Nvidia Corporation Early kill removal graphics processing system and method
US8736628B1 (en) 2004-05-14 2014-05-27 Nvidia Corporation Single thread graphics processing system and method
US8687010B1 (en) 2004-05-14 2014-04-01 Nvidia Corporation Arbitrary size texture palettes for use in graphics systems
US8860722B2 (en) * 2004-05-14 2014-10-14 Nvidia Corporation Early Z scoreboard tracking system and method
US8743142B1 (en) 2004-05-14 2014-06-03 Nvidia Corporation Unified data fetch graphics processing system and method
US8736620B2 (en) * 2004-05-14 2014-05-27 Nvidia Corporation Kill bit graphics processing system and method
US20070150697A1 (en) * 2005-05-10 2007-06-28 Telairity Semiconductor, Inc. Vector processor with multi-pipe vector block matching
US20060277396A1 (en) * 2005-06-06 2006-12-07 Renno Erik K Memory operations in microprocessors with multiple execution modes and register files
US7934092B2 (en) 2006-07-10 2011-04-26 Silverbrook Research Pty Ltd Electronic device having improved security
JP2009543234A (ja) * 2006-07-10 2009-12-03 シルバーブルック リサーチ ピーティワイ リミテッド レジスタウィンドウアーキテクチャ内においてユーザコードから機密データを保護するためのシステム
US7681000B2 (en) 2006-07-10 2010-03-16 Silverbrook Research Pty Ltd System for protecting sensitive data from user code in register window architecture
US8537168B1 (en) 2006-11-02 2013-09-17 Nvidia Corporation Method and system for deferred coverage mask generation in a raster stage
US8521800B1 (en) 2007-08-15 2013-08-27 Nvidia Corporation Interconnected arithmetic logic units
US20090046105A1 (en) * 2007-08-15 2009-02-19 Bergland Tyson J Conditional execute bit in a graphics processor unit pipeline
US8599208B2 (en) * 2007-08-15 2013-12-03 Nvidia Corporation Shared readable and writeable global values in a graphics processor unit pipeline
US8314803B2 (en) 2007-08-15 2012-11-20 Nvidia Corporation Buffering deserialized pixel data in a graphics processor unit pipeline
US8775777B2 (en) * 2007-08-15 2014-07-08 Nvidia Corporation Techniques for sourcing immediate values from a VLIW
US9183607B1 (en) 2007-08-15 2015-11-10 Nvidia Corporation Scoreboard cache coherence in a graphics pipeline
US8736624B1 (en) 2007-08-15 2014-05-27 Nvidia Corporation Conditional execution flag in graphics applications
US20110047355A1 (en) * 2009-08-24 2011-02-24 International Business Machines Corporation Offset Based Register Address Indexing
KR101697937B1 (ko) * 2010-01-08 2017-02-01 삼성전자주식회사 멀티프로세서 시스템에서 동적 태스크 마이그레이션을 위한 방법 및 시스템
KR101662030B1 (ko) * 2010-01-14 2016-10-14 삼성전자주식회사 태스크 이동 시스템 및 그 방법
US8549262B2 (en) * 2010-05-12 2013-10-01 International Business Machines Corporation Instruction operand addressing using register address sequence detection
US9411595B2 (en) 2012-05-31 2016-08-09 Nvidia Corporation Multi-threaded transactional memory coherence
US10078518B2 (en) 2012-11-01 2018-09-18 International Business Machines Corporation Intelligent context management
US10102003B2 (en) 2012-11-01 2018-10-16 International Business Machines Corporation Intelligent context management
US9824009B2 (en) 2012-12-21 2017-11-21 Nvidia Corporation Information coherency maintenance systems and methods
US10102142B2 (en) 2012-12-26 2018-10-16 Nvidia Corporation Virtual address based memory reordering
US9317251B2 (en) 2012-12-31 2016-04-19 Nvidia Corporation Efficient correction of normalizer shift amount errors in fused multiply add operations
US9569385B2 (en) 2013-09-09 2017-02-14 Nvidia Corporation Memory transaction ordering
GB2580327B (en) * 2018-12-31 2021-04-28 Graphcore Ltd Register files in a multi-threaded processor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5128728A (ja) * 1974-09-04 1976-03-11 Hitachi Ltd
US4272828A (en) * 1979-01-03 1981-06-09 Honeywell Information Systems Inc. Arithmetic logic apparatus for a data processing system
US4809156A (en) * 1984-03-19 1989-02-28 Trw Inc. Address generator circuit
US4805097A (en) * 1984-08-03 1989-02-14 Motorola Computer Systems, Inc. Memory management unit with dynamic page allocation
US4777588A (en) * 1985-08-30 1988-10-11 Advanced Micro Devices, Inc. General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance
JP2545789B2 (ja) * 1986-04-14 1996-10-23 株式会社日立製作所 情報処理装置
US4992934A (en) * 1986-12-15 1991-02-12 United Technologies Corporation Reduced instruction set computing apparatus and methods
JPS63220342A (ja) * 1987-03-10 1988-09-13 Fujitsu Ltd ブロツクアクセス方式
DE3726192A1 (de) * 1987-08-06 1989-02-16 Otto Mueller Stacksteuerung
JPH0192851A (ja) * 1987-10-02 1989-04-12 Hitachi Ltd アドレス空間切替装置
US4980819A (en) * 1988-12-19 1990-12-25 Bull Hn Information Systems Inc. Mechanism for automatically updating multiple unit register file memories in successive cycles for a pipelined processing system
US5293637A (en) * 1989-10-13 1994-03-08 Texas Instruments Distribution of global variables in synchronous vector processor
US5333288A (en) * 1990-02-23 1994-07-26 Nec Corporation Effective address pre-calculation type pipelined microprocessor
CA2045705A1 (en) * 1990-06-29 1991-12-30 Richard Lee Sites In-register data manipulation in reduced instruction set processor
US5357617A (en) * 1991-11-22 1994-10-18 International Business Machines Corporation Method and apparatus for substantially concurrent multiple instruction thread processing by a single pipeline processor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766732B1 (ko) * 2000-01-07 2007-10-15 프리스케일 세미컨덕터, 인크. 고속의 낮은 오버헤드의 콘텍스트 전환을 실행하는 디바이스 및 방법
JP2011522325A (ja) * 2008-05-30 2011-07-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ローカル及びグローバルのデータ共有
US9619428B2 (en) 2008-05-30 2017-04-11 Advanced Micro Devices, Inc. SIMD processing unit with local data share and access to a global data share of a GPU
US10140123B2 (en) 2008-05-30 2018-11-27 Advanced Micro Devices, Inc. SIMD processing lanes storing input pixel operand data in local register file for thread execution of image processing operations
WO2019039113A1 (ja) * 2017-08-24 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 プロセッサおよび情報処理システム
JPWO2019039113A1 (ja) * 2017-08-24 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 プロセッサおよび情報処理システム
US11029956B2 (en) 2017-08-24 2021-06-08 Sony Semiconductor Solutions Corporation Processor and information processing system for instructions that designate a circular buffer as an operand

Also Published As

Publication number Publication date
DE69525294D1 (de) 2002-03-21
EP0696772A3 (en) 1996-11-27
US5655132A (en) 1997-08-05
EP0696772A2 (en) 1996-02-14
DE69525294T2 (de) 2002-09-19
EP0696772B1 (en) 2002-02-06

Similar Documents

Publication Publication Date Title
JPH0863361A (ja) レジスタファイル、およびレジスタファイルを管理する方法
JP2545789B2 (ja) 情報処理装置
US5872985A (en) Switching multi-context processor and method overcoming pipeline vacancies
US5513366A (en) Method and system for dynamically reconfiguring a register file in a vector processor
US5870576A (en) Method and apparatus for storing and expanding variable-length program instructions upon detection of a miss condition within an instruction cache containing pointers to compressed instructions for wide instruction word processor architectures
US5537606A (en) Scalar pipeline replication for parallel vector element processing
EP1047989B1 (en) Digital signal processor having data alignment buffer for performing unaligned data accesses
KR20010030593A (ko) 디지털 신호 프로세싱 능력을 가진 데이터 프로세싱 유닛
EP0114304A1 (en) Vector processing hardware assist and method
EP0676691A2 (en) Apparatus for register saving and restoring in a digital computer
US4771380A (en) Virtual vector registers for vector processing system
US5713038A (en) Microprocessor having register file
JPH06176053A (ja) デ−タ処理装置
US20040158691A1 (en) Loop handling for single instruction multiple datapath processor architectures
JPS6058490B2 (ja) 命令ブランチ機構
JPH0612386A (ja) プロセス内のスレッドを同期するための方法およびシステム
US5438669A (en) Data processor with improved loop handling utilizing improved register allocation
JP3619939B2 (ja) 中央処理装置
EP0772819B1 (en) Apparatus and method for efficiently determining addresses for misaligned data stored in memory
JPS59128670A (ja) ベクトル処理装置
EP0227900B1 (en) Three address instruction data processing apparatus
US5729723A (en) Data processing unit
US7100029B2 (en) Performing repeat string operations
JPH01205228A (ja) 命令バツフアシステム
US5832533A (en) Method and system for addressing registers in a data processing unit in an indexed addressing mode

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021105