JPH08508141A - ディジタルフィルタ - Google Patents

Abstract

(57)【要約】 第１特性と第２特性との間で切り換え可能なフィルタ特性を有するディジタルフィルタであって、フィルタリングさるべき信号が１つの入力側から加算器を介して１つの出力側に供給可能であり、当該信号は出力側にて遅延素子を介して出力側にフィードバックされるように構成されているディジタルフィルタにおいて、入力側と加算器の第１入力側との間に第１乗算器が配置されており、そして、遅延素子と加算器の第２入力側との間に第２乗算器が配置されている。前記第１乗算器に第１のその都度切換可能な係数が供給され、そして、前記の第２の乗算器に第２のその都度切換可能な係数が供給されるように構成され、ここで、第２特性の場合に第２係数は零であり、第１係数は次のような商に等しい、即ち１と第１の特性の場合における第２係数との差が除数であり、被除数が第１係数である商に等しいように構成されているのである。

Description

【発明の詳細な説明】 ディジタルフィルタ 本発明は、第１特性と第２特性との間で切り換え可能なフィルタ特性を有する ディジタルフィルタであって、フィルタリングさるべき信号が１つの入力側から 加算器を介して１つの出力側に供給可能であり、当該信号は出力側にて遅延素子 を介して出力側にフィードバックされるように構成されているディジタルフィル タに関する。 フィルタの機能はフィルタリングさるべき信号の短時間のノイズにより損なわ れる。而して、例えば放送受信機にて受信電界強度を表す信号の導出のためのＬ ＰＦフィルタが提案されている、例えばドイツ連邦共和国特許出願第４３０９５ １８６号明細書に記載されている。更に公知の放送受信機では著しく迅速に或１ つの受信周波数から他の受信周波数への切換がなされる。このことは殊に所謂選 択的周波数の受信適格性（適否）のチェックのため必要である。ここにおいて、 切換後可及的に迅速に受信電界強度を表す信号を得ることが重要である。 従って本発明の課題とするところは第１特性と第２特性路の間で切換可能な特 性を有するディジタルフィルタであって、第２特性から第１特性へ切換後できる だけ立ち上がり過渡振動過程なしで供給された信号のフィルタリングを行うディ ジタルフィルタを提供することにある。第１の特性はＬＰＦフィルタに相応し得 る。 上記課題は本発明によれば次のようにして達成される、即ち、当該入力側と加 算器の第１入力側との間に第１乗算器が配置され、遅延素子と加算器の第２入力 側との間に第２乗算器が配置されており、前記第１乗算器に第１のその都度切換 可能な係数が供給され、そして、前記の第２の乗算器に第２のその都度切換可能 な係数が供給されるように構成され、第２特性の場合に第２係数は零であり、第 １係数は次のような商に等しい、即ち１と第１の特性の場合における第２係数と の差が除数であり、被除数が第１係数である商に等しいように構成されているの である。 本発明により得られる利点とするところは遅延素子は第１フィルタ特性の投入 の際、既にフィードバックのため使用さるべき走査（サンプリング）値でロード されることである。第２特性は例えばオールパスフィルタに相応し得る。低周波 の安定した均一な伝送は本発明のディジタルフィルタでは次のようにして達成さ れ得る、即ち、第２特性の場合に第２係数は零であり、第１係数は次のような商 に等しい、即ち１と第１の特性の場合における第２係数との差が除数であり、被 除数が第１係数である商に等しいように構成されている のである。 本発明のフィルタの実現のため多数のディジタル構成素子及びモジュールが可 用である。屡々それの精度は制限され、例えばマルチプレクサの入力側及び記憶 構成素子にて１６の２進桁位置に制限される。それでも他の回路部分にて比較的 高い量子化精度を以て動作をさせ得るため本発明の発展形態では、加算器の出力 信号が比較的に高いウエイト及び比較的に低いウエイトの２進桁位置（ビット） に分解され、そして、一方では比較的高いウエイト及び比較的低いウエイトの２ 進桁位置（ビット）が、そして、他方では第２係数がそれぞれ、第２乗算器に供 給され、ファイ第２乗算器の出力信号は更なる加算器を介して加算器に供給され るのである。当該の発展形態では比較的低いウエイトの２進桁位置（ビット）の 処理を次ぎのようにして実施し得る、即ち、比較的低いウエイトの２進桁位置（ ビット）は遅延素子への供給前に比較的高いウエイトの２進桁位置（ビット）の ほうへ向かってシフトされ、比較的低いウエイトの２進桁位置（ビット）に対し て儲けられた第２乗算器の出力信号は相応に比較的低いウエイトの２進桁位置（ ビット）のほうへシフトされるのである。 本発明のフィルタの有利な適用態様によれば、入力信号は無線受信機の振幅復 調された中間周波数信号であり、当該係数は次のような場合当該の中間周波数中 に影響してはならないノイズが予期さるべき場合第２特性に切り換えられるよう に構成されているのである。ここにおいて、有利な発展形態によれば、或１つの 受信周波数から他の１つの受信機への切換られる際、ひいてはそれに伴う立ち上 がり過渡振動過程中第２特性への係数の切換が行われるように構成されているの である。 本発明の実施例を各図を用いて以下詳細に説明する。各図は以下を表す。 図１は第１実施例のブロック接続図を示す。 図２は第２実施例のブロック接続図を示す。 図３は放送受信機内の本発明のフィルタを同様にブロック接続図で示す。 各図中同じ部分には同じ参照符号を付してある。参照符号との混同を避けるた め、図２中ビット幅表示番号には飾りマーク（イタリック）を付してある。 本発明のフィルタは種々の手法で実現できる。更に著しく高い集積度の下で受 信周波数のディジタル処理全体を１つの集積回路で実現することも可能であり、 ここにおいて信号処理ステップ、例えばフィルタリング又は非直線的重み付けが 計算操作により実施される。１つの集積回路内で本発明の回路装置を有する受信 機の実現のためディジタル信号プロセッサ及び他のディジタル回路、例えばシフ トレジスタ、フリップフロップ、等々が共に配置され得る。 図１で示すフィルタは１次のリカーシブフィルタである。フィルタリングさる べき信号は入力側に供給され、第１乗算器２を介して加算器３へ達する。加算器 ３の出力信号は出力側５に供給される。出力信号は６にて１サンプリング周期だ け遅延され、乗算器７に供給される。乗算器７は加算器３へのフィードバック回 路の一部である。 乗算器２には係数Ｋ１が供給される。該係数Ｋ１は切換スイッチ１６を用いて 値Ｋ１．１と次のようなＫ１．２との間で切換可能である。 Ｋ１．２＝Ｋ１．１／（１−Ｋ２．１） 乗算器７及び１３に対する係数Ｋ２は１８にて供給される切換信号により制限 される。 切換スイッチ１６，１７が図示の上方位置に位置する場合係数Ｋ１．１及びＫ ２．１が適用される。該係数は例えば数値Ｋ１．１＝０．１２５及びＫ２．１＝ ０．８７５を有する。当該フィルタは１次のリカーシブＬＰＦフィルタリングと して動作する。本事例において、下方位置ではフィルタリングは生ぜしめられな い。入力側Ｅ１と出力側５との間の信号経路は伝送量Ｋ１．２を有するオールパ スフィルタを含む。但し、遅延素子６は連続的に１にて供給され２にて重み付け られた信号の走査（サンプリング）値でロードされる。次いでＬＰＦフィルタ特 性への切換が再び行われる場合、フィルタの新たな立ち上がり過渡振動は必要で な い。 図２の実施例の場合、供給された信号は１６の２進桁位置（ビット）ないし１ ６のビット幅を有する。一方、第１乗算器２の出力信号は２４のビット幅を有し 、加算器３の出力信号は２４ビット幅である。４にてフォーマット変換の後、次 のような信号が生じる、即ち加算器３の出力信号の１６の最も高いウエイトのビ ットに相応する信号が生じる。 出力信号内には存在しない８つの比較的低いウエイトの２進桁位置（ビット） は出力信号に対して必要とされないが、加算器３にフィードバックされる信号に 対しては必要とされる。当該２進桁位置（ビット）は減算器８及びフォーマット 変換器９を用いて加算器３の出力信号から分離され、１０にて、８つの２進桁位 置（ビット）だけ左方へシフトされ、その結果２４ビット幅信号の中央のバイト のところに来る。 １１にてさらなるフォーマット変換の後１６ビット幅信号が生じ、該信号の８ つの低いウエイトのビットが、加算器３の出力信号の８つの低いウエイトを成す 。当該信号は１２にて１サンプリング値だけ遅延され、１３にて、１６の比較的 高いウエイトの２進桁位置（ビット）と同様に係数Ｋ２と乗算される。乗算器１ ３の出力信号については、すべての２進桁位置（ビット）は同様に８桁（ポジシ ョン）だけ比較的低いウエイトの２進桁位置（ビット）の方向にシフトされ（１ ４にて）、そして、１５にて２４の比較的高いウエイトの２進桁位置（ビット） に加えられる。加算器１５の出力側は加算器３と接続されている。 図３は放送受信機の主要部分を示し、殊に放送受信機内の本発明によるフィル タの説明に必要な部分を示す。アンテナ２１を介して受信される信号は受信部（ チューナ）２２にてそれ自体公知の手法で増幅され、選別され、復調される。受 信部２２の出力側２３からは復調されたマルチプレクスＭＰＸが取出可能であり 、該マルチプレクス信号はそれ自体公知形式で通信無線／ＲＤＳデコーダ２４に 供給され、かつ、ノイズ抑圧回路２５を介してステレオデコーダ及びオーディオ プロセッサ２６に供給される。生じるオーディオ信号は公知形式で２つの出力終 段２７，２８及び２つのスピーカ２９，３０を用いて再生される。デコーダ２４ により生ぜしめられた無線データ信号ＲＤＳはマイクロコンピュータ３３の入力 側に供給される。 受信部２２は信号ＡＭ（これはＦＭ中間周波数信号の振幅変調により生じてい る）の現れの更なる出力側３１を有する。上記信号は本発明のフィルタ３２の入 力側１に供給され、受信電界．．を表す信号ＦＳＴの導出に用いられ該信号ＦＳ Ｔはフィルタ３２の出力側５からマイクロコンピュータ３３の入力側に供給され る。 μｃ（マイクロコンピュータ）３３は図示のカーラ ジオでは種々の過程の制御のため、殊に、ＰＬＬ受信機２２内に設けられている が図示されてない）を介しての受信された送信機の調整設定のために及びフィル タ３２の、それの制御入力側１８を介しての制御のために用いられる。μｃ（マ イクロコンピュータ）３３を用いての制御デコーダ及びオーディオプロセッサ２ ６の制御部も設けられている。ここで電界強度信号ＦＳＴに依存して、音量の低 下及びステレオ／モノ切換が行われる。更にμｃ（マイクロコンピュータ）３３ は指示装置３４及び操作部３５に接続されている。 μｃ（マイクロコンピュータ）３３に対して小さな電界強度信号ＦＳＴにより 目下受信のされた送信機（からの到来エネルギ）が比較的に弱いことが指示され ると、μｃ（マイクロコンピュータ）３３により試行的に同じプログラム（番組 ）を送信する他の送信機（択一的）、が調整設定され、このことはμｃ（マイク ロコンピュータ）によりＲＤＳ信号により識別される。当該手法はそれ自体公知 であり、本発明の説明上それ以上詳しく説明の要がない。 或１つの送信機の受信からもう１つの他の送信機の受信への移行切換の際立ち 上がり過渡振動過程が生じ、過渡過程は信号ＡＭのピークとなって認知されるお それがある。当該のピークから特性に高い受信電界強度のあると判定をする訳に はいかない。立ち上がり過渡振動過程の際存在する信号のＬＰＦフィルタリング 当 該ピークが障害を及ぼさないようにするため、フィルタ３２は図１に関連した説 明した如く切換られる。更に、或１つの送信機（受信状態）を脱してから他の送 信機の定常的振動状態での受信状態の到達までの移行過渡期間中μＣ３３におけ る信号ＦＳＴの評価が遮断される。受信部２２が新たに調整設定された送信機の 定常的（受信）状態におかれると直ちに、μｃ（マイクロコンピュータ）によっ ては制御入力側１８を介してフィルタ３２は再び投入され、信号ＦＳＴが評価さ れる。

【手続補正書】特許法第１８４条の８ 【提出日】１９９５年５月９日 【補正内容】 請求の範囲 １．第１特性と第２特性との間で切り換え可能なフィルタ特性を有するディジタ ルフィルタであって、フィルタリングさるべき信号が１つの入力側から加算器を 介して１つの出力側に供給可能であり、当該信号は出力側にて遅延素子を介して 出力側にフィードバックされるように構成されているディジタルフィルタにおい て、当該の入力側（１）と加算器（３）の第１入力側との間に第１乗算器（２） が配置され、遅延素子（６，１２）と加算器（３）の第２入力側との間に第２乗 算器（７，１３）が配置されており、、前記第１乗算器（２）に第１のその都度 切換可能な係数が供給され、そして、前記の第２の乗算器（７，１３）に第２の 係数が供給されるように構成され、ここで、当該の両特性に対する係数は、切り 替え可能であり、ここにおいて、第１特性の場合第１係数（Ｋ１．１）及び第２ 係数（Ｋ２．１）はそれぞれ所定の値を有しており、そして、第２特性（Ｋ２． ２）の場合に第２係数（Ｋ２．２）は零であり、第１係数（Ｋ１．２）は次のよ うな商に等しい、即ち１と第１の特性の場合における第２係数との差が除数であ り、被除数が第１係数である商に等しいように構成されていることを特徴とする ディジタルフィルタ。

Claims (1)

1. 【特許請求の範囲】 １．第１特性と第２特性との間で切り換え可能なフィルタ特性を有するディジタ ルフィルタであって、フィルタリングさるべき信号が１つの入力側から加算器を 介して１つの出力側に供給可能であり、当該信号は出力側にて遅延素子を介して 出力側にフィードバックされるように構成されているディジタルフィルタにおい て、当該の入力側（１）と加算器（３）の第１入力側との間に第１乗算器（２） が配置され、遅延素子（６，１２）と加算器（３）の第２入力側との間に第２乗 算器（７，１３）が配置されており、前記第１乗算器（２）に第１のその都度切 換可能な係数が供給され、そして、前記の第２の乗算器（７，１３）に第２のそ の都度切換可能な係数が供給されるように構成され、第２特性の場合に第２係数 は零であり、第１係数は次のような商に等しい、即ち１と第１の特性の場合にお ける第２係数との差が除数であり、被除数が第１係数である商に等しいように構 成されていることを特徴とするディジタルフィルタ。 ２．加算器（３）の出力信号が比較的に高いウエイト及び比較的に低いウエイト の２進桁位置（ビット）に分解され、そして、一方では比較的高いウエイト及び 比較的低いウエイトの２進桁位置（ビット）が、 そして、他方では第２係数がそれぞれ、第２乗算器（７，１３）に供給され、該 第２乗算器の出力信号は更なる加算器（１５）を介して加算器（３）に供給され る請求の範囲１記載のディジタルフィルタ。 ３．比較的低いウエイトの２進桁位置（ビット）は遅延素子への供給前に比較的 高いウエイトの２進桁位置（ビット）のほうへ向かってシフトされ、比較的低い ウエイトの２進桁位置（ビット）に対して設けられた第２乗算器（１３）の出力 信号は相応に比較的低いウエイトの２進桁位置（ビット）のほうへシフトされる 請求の範囲２記載のディジタルフィルタ。 ４．入力信号は無線受信機の振幅復調された中間周波数信号であり、当該係数は 次のような場合当該の中間周波数に影響してはならないノイズが予期さるべき場 合第２特性に切り換えられるように構成されている請求の範囲１から３までのう ちいずれか１項記載のディジタルフィルタ。 ５．或１つの受信周波数から他の１つの受信周波数へ受信機の切換の際、ひいて はそれに伴う立ち上がり過渡振動過程中第２特性への係数の切換が行われるよう に構成されている請求の範囲１記載のディジタルフィルタ。