JPH08502146A - 集積回路の内部接続構造とその製造方法 - Google Patents

集積回路の内部接続構造とその製造方法

Info

Publication number
JPH08502146A
JPH08502146A JP6510197A JP51019794A JPH08502146A JP H08502146 A JPH08502146 A JP H08502146A JP 6510197 A JP6510197 A JP 6510197A JP 51019794 A JP51019794 A JP 51019794A JP H08502146 A JPH08502146 A JP H08502146A
Authority
JP
Japan
Prior art keywords
integrated circuit
layer
substrate
insert
assembly method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6510197A
Other languages
English (en)
Other versions
JP3699978B2 (ja
Inventor
グレン リーディ，
Original Assignee
グレン リーディ，
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グレン リーディ， filed Critical グレン リーディ，
Publication of JPH08502146A publication Critical patent/JPH08502146A/ja
Application granted granted Critical
Publication of JP3699978B2 publication Critical patent/JP3699978B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70658—Electrical testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 集積回路の回路パッドに対する一時的か永久的な電気的接続を作るデバイスが、既存の半導体組立プロセスで作られる。そのデバイスは支持基板を有しており、その基板からは複数の挿入構造（１０）が突き出ている。それらの挿入構造は、集積回路の対応する回路パッド（３０）と結合した整列状態となっている。各挿入構造は、対応する回路パッド（３０）と電気的コンタクトを作るために金属で覆われている。金属化の選択とコンタクトを持つ表面への圧力によって、その電気的コンタクトを一時的か永久的なものにすることができる。その挿入構造デバイスは、ウエハーか個別のダイのいずれか一方の集積回路の機能テストと電気的バーンインとパッケージングのための特定のアプリケーシヨンを有する。

Description

【発明の詳細な説明】 ［発明の名称］ 集積回路の内部接続構造とその製造方法 ［発明の分野］ 集積回路（ＩＣｓ）の機能テスト、電気的バーンイン、パーケージングは、Ｉ Ｃの製造工程では、その重要性が増大している。何故なら、これらの各々が実際 にＩＣの複雑さに制約をあたえ、また、ＩＣで作られた電子製品のコストに重大 なインパクトを与えるからである。本発明は、複雑さを減少させ、またＩＣの機 能テストとバーンインとパッケージング能力を向上させる最新の内部接続デバイ スを高コスト効率のＩＣ組立て工程に統合することによって、ＩＣの機能的テス ト、バーンイン、パッケージングの現在の方法でのコストを削減する。 本発明は、ＩＣのダイ表面上において、任意サイズの金属信号コンタクトと電 源コンタクトとグランドコンタクトに対する電気的内部接続の精密配置を、物理 的な整列と機械的負荷力の適用のたった２ステップによって行う低コストの手段 を供給する。ＩＣの全体または一部の機能的テストや、しばしばバーンインとし て言及される拡張テストのために、ＩＣの信号コンタクトと電源コンタクトとグ ランドコンタクトに対する一時的で信頼性のある電気的内部接続を作るために、 複数の挿入構造で組み立てられた堅い基板か柔軟性のある基板が使用可能である 。ＩＣのパッケージングのために、挿入構造を有する永久内部接続ＩＣ結合を形 成することができる。 図面の簡単な説明 図１ａは、本発明に係る組み立てられた挿入構造の断面図である。 図１ｂは、集積回路パッドと一時的電気的コンタクトを持つ図１ａの挿入構造 の断面図である。 図１ｃは、集積回路と永久電気的コンタクトを持つ本発明に係る挿入構造の断 面図である。 図２は、複数の挿入構造を持つコンタクトデバイスの断面図である。 図３は、集積挿入構造を持つ集積回路デバイスの断面図である。 図４ａは、集積回路の機能テストや電気的バーンインで利用される本発明に係 る回路プローブを描いた図である。 図４ｂは、全ウエハーＩＣの機能テストや電気的バーンインで利用される回路 プローブの断面図である。 図５ａは、別の回路プローブの備品の断面図である。 図５ｂは、メーティング（mating）テスト固定物と組み合わせた集積挿入構造 を持つ集積回路の断面図である。 図６は、本発明に係る集積回路をマウントして、パーケージングするデバイス の断面図である。 図７は、本発明に係る３次元集積回路構造の組立てを描いた図である。 図８は、引き延ばされた刃の先端を持つ挿入構造の断面図である。 図９は、凹面の先端を持つ挿入構造の断面図である。 発明の詳細な説明 以下の記述では、説明のためと制限を与えないために、本発明の具体的な詳細 が示されて、完全に理解することができる。しかしながら、本技術に熟練した人 にとっては、本発明をこれら具体的記述から出発した他の実施例で実施できるこ とは明らかである。他の例では、周知の方法とデバイスと回路の具体的記述が、 不必要に詳細に記述することで本発明の記述を曖昧にしないように割愛されてい る。基本的挿入構造 まず、図１ａを参照して、本発明に対応して構築された基本挿入構造１０が、 断面図で示されている。挿入構造１０は、内角αで傾いた対面する側壁を持つ一 般的なピラミッド構造を持つ。伝導層２０は、配置されるか、または他の方法で 挿入構造１０の表面上に形成される。より完全な記述が以下でなされるが、既成 の半導体とミクロな機械処理技術とその方法を使って、挿入構造１０と伝導層２ ０を形成する。 従来の半導体プロセスを用い、拡張された長さ１が１００μm以上で最大直径 形状サイズが２５０μmから、拡張された長さが１μm以下で最大直径形状サイズ が０．５μmまでの幾何を使って、挿入構造１０を作ることができる。挿入構造 の幾何は、利用可能な半導体プロセスの能力だけによって制限される。半導体プ ロセス装置の連続する技術向上によって、１００μm以下の最小形状サイズの挿 入構造の組立が可能になることが期待されるいる。 ここで、図１ｂを参照して、ＩＣのボンディングパッドのような金属パッド３ ０とコンタクトを持つ挿入構造１０が示されている。挿入構造１０は、与えられ た力によってパッド３０内に押されるとき、挿入構造１０は、金属パッド表面を 貫き（凹ませる）、低抵抗の電気的コンタクトを確立する。ここで、その金属パ ッドは、その金属表面に形成された純粋酸化物３２を含む。挿入構造によって純 粋酸化物や他の表面不純物を貫き、金属パッドが変形することで、挿入構造を持 つ表面のコンタクトが増大するために、低抵抗コンタクトが得られる。 伝導層２０を持つ挿入構造１０のとがった先端１８は、所定の距離で金属パッ ド３０に入り込む。その侵入の深さは、主に適応された負荷力と挿入構造の先端 の内角αの値とによって決定される。さらに、挿入構造の伝導層２０の材料選択 と挿入構造の内角αの値と負荷力の大きさが、挿入構造１０と金属パッド３０間 の接続が一時的か永久かを決定する全要素となる。例えば、内角７０゜で約１ｇ ｍの負荷力で、約２０００Åのアルミニウムがコーティングされた挿入構造が、 アルミニウムのコンタクトパッドを約５０００Åの深さまで貫き、永久結合（金 属拡散結合）を形成する。対照的に、同様の状態で銅やイリジウムがコーティン グされた挿入構造は永久結合を形成しないが、負荷力が適応されている限り一時 的な低抵抗の電気的コンタクトを維持する。 本発明の重要な一面は、挿入構造の伸張された長さｌの組立制御にある。挿入 構造の伸張された長さは、それが形成される元の基板表面から測定される。挿入 構造の先端、即ち末端は、典型的には１μｍ以下で金属で覆われた回路パッド表 面に侵入する。 その金属で覆われた回路パッドを用いて、挿入構造がコンタク トを作るように意図されている。対応する複数のＩＣパッドとコンタクトを持つ ための複数の挿入構造を有する基板の典型的ケースでは、薄く柔軟な（膜）基板 の利用によって、より大きな変動を受け入れることができるとしても、挿入構造 の伸張された長さの変動は、所望の侵入深度の５０-７５％以下であるべきであ る。数平方センチメータの領域以上の元の基板の表面の平坦さの変動が、一級の 品質のシリコンウエハーに対しては１００Å以下と推定される。基板に対する制 御されたエッチングの変動は、典型的には、数平方センチメートルの領域以上に 配置された挿入構造に対してアスペクト比が４：１か、それ以下の挿入構造の伸 張された長さの０．５％以下である。 挿入構造上に伝導層を形成するために、様々な金属フィルムを使うことができ る。幾つかの例として、アルミニウム、銅、イリジウムや、イリジウム：銅、ス ズ-鉛：銅、または、インジウム：アルミニウムのような多層フィルムが上げら れる。スズ-鉛、インジウム、インジウム合金や、他の低融点の金属ハンダや金 属合金を使用すると、金属合金の融点以上の温度を利用することで、後に永久結 合を解くことができる。ＩＣ上に金属コンタクトパッドを形成するために用いら れたのと同じ挿入構造上の金属伝導層を利用すると、おおよそ選択された負荷力 と挿入構造の内角によって、永久金属拡散結合を起こすことができる。図１ｃは 、そのような永久結合を描いている。ここでは、例えば、スズ-鉛フィルム２１ が、ＩＣパッド３０と同様に挿入構造１０を覆うように使われる。ＩＣ上のアル ミニウムコンタクトパッドに対して、挿入構造を形成するイリジウム金属、ロジ ウム金属、銅金属のような異なる金属を利用すると、適切な負荷力が適用されて いる限り維持が可能な一時的低抵抗コンタクトとなる。組立方法 本発明の挿入構造は、犠牲の（sacrificial）基板に突き出る構造の所望のパ タンをエッチングすることによって形成される。基板に対しては、＜１００＞結 晶 オリエンテーションを持つ単結晶シリコンが好適な材料となる。しかしながら、 本発明では、この特定の結晶オリエンテーションや基板としてのシリコンの利用 に対する制限はない。ガリウムアーセナイド（gallium arsenide）、インジウム リン化物やダイアモンドのような材料も使用可能である。犠牲の（sacrificial ）基板の主要な必要条件は：（ｉ）所望の挿入構造を形成するためにエッチング 可能であること （ii）十分な平坦さの許容内に磨くことが可能なこと （iii ）後の処理工程に耐えることができること （iv）部分または全体を一様に取り 除く選択的エッチングが可能であることである。 再び図１ａと１ｂを参照して、まず、マスク層１２が基板（不図示）に配置さ れる。本発明に係る好適な実施例では、マスク層１２は、約１０００Åから２５ ００Åの深度で、また約１ｘ１０8ダイン（dynes）/cm2の引張り応力で配置され たシリコンダイオードやシリコン窒化物のような絶縁体である。そのような配置 を行う工程は、この発明人の同時係属出願No.07/865412:1992年4月8日出願の中 で開示されている。その仕様は、その参照番号でここに統合される。２５００Å の厚さを越える絶縁体の層は、シリコン酸化物単独で、または、例えば、１００ ０Åの窒化物と４μｍの酸化物と別の１０００Åの窒化物のような２つの材料の 組み合わせによって最もよく形成される。 この絶縁体の主要な機能は、基礎となっている基板をエッチングするためのマ スクとして働くことであるから、他の適当なマスク材料もその好適な絶縁材料の 代わりに使用可能である。そして、層１２が基礎となっている基板に対して、挿 入構造の位置を定義するウインドウパタンを用いてエッチングされる。そして、 基板は、挿入構造のウエル（wells）を生成するためにエッチングされる。 各ウインドウ形状は、その結果としての挿入構造の断面形状を定義する。しか るに、使われたそのエッチング工程でその側壁の傾きを決める。例えば、代表的 なウエットエッチ（wet etch）工程での正方ウインドウは、正方断面を有するピ ラミッド型挿入構造を作る。長方形ウインドウは、とがった先端よりむしろ刃状 端を有する長く延びたプリズムの挿入構造を生み出す（図８参照）。円、楕円、 や他の形状ウインドウも、所要の形状に近い挿入構造を作るために使うことがで きる（図９参照）。 挿入構造のエッチ（etch）工程は、ウエット（wet）かドライ（dry）エッチン グ技術、あるいはそれらの組み合わせ技術によって達成することができる。シリ コンのウエットエッチ（wet etch）工程は、典型的には、＜１００＞単結晶シリ コン基板で異方性エッチングプロファイルを達成するために水酸化カリウム（Ｋ ＯＨ）やテトラメチルアンモニア（ＴＭＡＨ）を用いて実行される。ＫＯＨやＴ ＭＡＨを用いたエッチングは、約７０゜の内角を有する挿入構造を生み出す。挿 入構造の所要の形状を形成するときに、より大きいかより小さい内角を作るため に、ドライエッチ工程を使うことができる。以下に説明するが、広い可変の形態 の挿入構造を構築するために、ドライエッチ工程を使うことができる。 挿入構造の形状が基板にエッチングされた後、伝導層２０が、例えば、アルミ ニウムやイリジウム-銅やＳｎＰｂ-Ｃｕを用いて配置される。その配置された金 属厚が、必要な電気的コンタクト結果と作られるコンタクト構造の必要条件によ って選択される； 例えば、もし、絶縁体材料の後にできる層が配置されないな ら、金属のより厚い配置が要求される。さもなければ、初期配置された金属層の 堅さは、適切な堅さの第２の金属層や絶縁体層の配置を必要とする。配置された 金属フィルム厚は、代表的には、１０００Åから４μｍの範囲で変えることがで きる。金属の配置が、個々の挿入構造に対応して作られる。選択的に、挿入構造 を互いに内部接続したり、内部構造と他の回路要素と内部接続するように、追加 の絶縁体と金属フィルムを配置して作ることができる。例えば図２と図８に示さ れているように、半導体基板の１部分を残して、金属の挿入構造をコンタクトか ら分離する場合は注意されたい。 伝導層２０と追加の金属／絶縁体回路層の配置の次に、先端１８の耐久性を上 げるために、また、近傍の挿入構造や回路要素の所要の電気的信号インピーダン ス特性を達成するために、絶縁材料の構造層１４が好適に配置される。構造層１ ４（と他の全絶縁体層）の厚さと応力特性が、柔軟な膜や薄い基板上の挿入構造 を続いて使用するために適切に選択される。ダイアモンド、ポリシリコン、シリ コンカーバイド、シリコン窒化物、アルミニウム窒化物、ポリイミドやパリレン 等の有機ポリマー材料のような構造的無機材料を配置することができる。上述し たように、好ましい材料は、約１ｘ１０8ダイン（dynes）/cm2の引張り応力で配 置 したシリコン酸化物とシリコン窒化物である。 柔軟な膜や薄い基板の厚さは、代表的には、１０００Åから１０μｍ間で変わ る。かまたは、所要の使用に依存して変わる。選択的に、挿入構造を有する基板 表面は、第２の堅い基板や裏張り基板（backing substrate）に結合することが できる。この結合工程は、例えば、金属拡散、即ち、SiO2陽極結合技術によって 実現できる。挿入構造が形成された元の基板は、後に、高い一様さで選択的なエ ッチング工程や研磨と選択的エッチングの組み合わせによって、部分的かまたは 完全に取り除かれる（図２と図１ａにそれぞれ示されているように）。このこと は、それらの挿入構造を、それらの拡張された長さのある部分に対して露出され た状態にする。 露出した挿入構造を有する柔軟な基板か堅い基板の側面を追加の処理工程で処 理することができる。これらの処理工程では、追加の金属による内部接続と、絶 縁フィルムと、パッシベーションフィルム（passivation film）を備えることが できる。これは、図２の４６のように、ＩＣの背面上に追加の内部接続の金属構 造を構築する能力を提供する。模範的実施例 上述した基本的挿入構造は、ＩＣのテストとバーンインとパーケージングのた めに多くの変形と応用を持ち、それらの幾つかについて、図２から図９を参照し て以下に説明する。 図２は、ＩＣの単独の金属コンタクトかボンディングパッドを有するコンタク ト表面領域を最大にするための２つの挿入構造１０から成るコンタクトを描写す る。挿入構造が、絶縁層１４に結合した堅い裏張り基板４０によって支持される 。平坦化絶縁体４２は、平坦なボンディング表面を供給するために、挿入構造の 上の層１４のくぼみ内に配置される。伝導層２０への回路接続を提供するために 、一つかそれ以上の追加の金属層４６を配置することができる。 図２と図３では、犠牲の基板（sacrificial substrate）４４の１部分が、挿 入構造を統合する集積回路の構築のために利用できる絶縁フィルム１２下に残る 。 基板の残りの部分は、ゲルマニウム-ボロン（ＧｅＢ）がドープされたエピタキ シャル層、即ち、元のシリコン基板を取り除く時の高い均一度の（選択的）エッ チングストップとして使われるシリコン酸化物かシリコン窒化物の埋め込み層の ような他のエッチングストップ手段上に形成された回路デバイス段階のエピタキ シャル層である。約２ｘ１０20ボロン原子/cm3の濃度でドープされたＧｅＢは、 ＫＯＨやＴＭＡＨに対する特に効果的なエッチングストップを提供して、シリコ ン上で正確なドーピング濃度に依存する約１０００-５０００：１の範囲での選 択ができる。約１-１/２％のゲルマニウムのコドーピング（co-doping）によっ て、エピタキシャルフィルム内での応力を軽減する。ＧｅＢエッチングストップ 層は、追加のＩＣ構築工程に対応する回路デバイス段階のエピタキシャル層を露 出するために（選択的に）後で除去される。図２で、追加の絶縁フィルム１３が 、エピタキシャル層４４の露出表面上に配置されていることに注目されたい。こ れは、ある程度金属層４６に対する絶縁を行う。 集積回路デバイスを、挿入構造の形成前に、回路デバイス段階のエピタキシャ ル層に選択的に構築することができる。上述の方法で形成されたこの回路デバイ ス段階のエピタキシャル層によって、ＩＣ（ダイ）の基板に統合して、薄くされ た半導体基板（エピタキシャル層）の底から拡張する挿入構造を有するＩＣを構 築することができる。そのようなデバイスが、図５ｂと図７と関連して、以下に 説明される。集積挿入構造は、負荷力の物理的並びとその応用から成る２つの工 程に対するＩＣのテスト、バーンイン、パッケージングでの機械的取り扱いを簡 素化する。図７に示されているように、集積挿入構造を有するＩＣはまた、３次 元ＩＣ構造に組み立てることが可能である。 図３はさらに、ドライエッチングとウエットエッチングの組み合わせによって 形成できるオベリスクのような一般的な形を持つ挿入構造１０を描写する。基板 ４４の第１のドライエッチングによって、挿入構造１０の垂直に近い壁５０が形 成される。そして、壁５０は、上述したウエットエッチング先端１８の前にパシ ベート（passivate）される。 図４ａは、機能回路テストと電気的バーンイン中に集積回路６２の回路検査に 使われる挿入構造デバイス６０を描写する。集積回路６２は、ウエファの形態を 取ることができるが、固定物６４上に支持される。デバイス６０は、薄い柔軟な 膜６６上に形成され、リング６７を維持することによってその周囲で支持される 。デバイス６０の挿入構造がその回路の対応するコンタクトパッドの上に配置さ れるように、回路６２を、その水平面内のデバイス６０の有する並びに運ぶ。適 切な力適用手段６８が柔軟な膜６６の背面にかけられるので、デバイス６０の挿 入構造は、対応する回路パッドと電気的コンタクトを作る。力を適用する機械的 手段は、図４ａに示されている。しかしながら、圧縮された流体のような他の手 段も利用可能である。典型的に、挿入構造当たり５ｇｍｓより小さい負荷力は、 信頼のあるコンタクトを確立するのに十分である。 回路デバイスのバーンインは、典型的には、温度と電気的ストレスをかけた状 態でテストするのに長い時間を必要とする。このテストをパスするダイは、後に 、ある方法でパッケージングされる。そのため、バーンイン中にダイのコンタク トパッドに対して作られる電気的コンタクトが、一時的に、ダイのパッドに対し て最小か非可視のダメージしかないことは重要なことである。本発明に関して作 られたバーンイン固定部の有益な点は、ダイを処理する能力にあり、ウエハーの 形態でダイのパッドにダメージがなく処理でき、主要な装置の備え付けが低コス トででき、最高かそれに近い回路動作速度でダイをテストする（膜によるＩＣ組 立方法に依存して）することができる。 図４ｂは、特に機能テストや全ウエハー組立半導体１６２の電気的バーンイン のために改造された挿入構造デバイス１６０を描写する。ウエハー１６２は、固 定物、即ちウエハーチャック（wafer chuck）１６４によって支持されている。 デバイス１６０は、膜１６６上に形成され、テストやバーンインを受けるウエハ ー１６２上の各集積回路ダイに対する一連の挿入構造を備える。各ダイのコンタ クトパッドに対応する挿入構造は、適切に、膜１６６の上と中に配置された金属 層に形成された信号路、電源路、グランド路に接続する。これらの路は、リング １６７によって支持される膜１６６の周辺のコネクタで終端する。周辺コネクタ は、ウエハー１６２の各ダイが個々に電力が供給され、アクセスされ、テストさ れることが可能なエレクトロニクスをテストするために、既存の手段で電気的に 接続される。デバイス１６０は、ウエハーチャック１６４と機械的に連合した機 械設 備１６８で保持される。デバイス１６０の挿入構造は、適切な力適用手段（不図 示）によって、ウエハー１６２のメーティングパッド（mating pad）とのコンタ クトに持ってこられる。 図５ａは、集積回路７２の回路テストやバーンイン固定物として使われる堅い 裏張り基板７１を有する挿入構造デバイス７０を描写する。回路７２のコンタク トパッドは、デバイス７０の結合（mating）挿入構造に対して並べられ、永久接 続の形成なしに電気的コンタクトを確立するために十分な力が（不図示の手段に よって）適用される。デバイス７０は、好適には、その動作を制御し、挿入構造 とデバイス７０の周辺に配置されたボンディングパッド７６間での電気的コミニ ュケーションを提供するために集積回路７４を備える。 図５ｂは、回路テストや図５ａに示されているようなバーンイン固定物８０を 描写する。しかしながら、このケースでは、回路８２は、集積挿入構造を持って 組み立てられ、メーティングコンタクトパッドは固定デバイス８０の表面上に組 み立てられる。前述の例では、集積回路８４は、好適には直接デバイス８０上に 組み立てられる。 図６は、集積回路９２に対する永久配置構造として使われる挿入構造デバイス ９０を描写する。このケースでは、例えば、図１ｃに描かれている方法で、永久 金属結合がデバイス９０の挿入構造と回路９２の対応パッド間に形成される。挿 入構造は、デバイス９０上に直接形成される（アクティブまたはパッシブな）集 積回路９８の手段によって、パッケージ９６のピン９４と電気的に結合する。同 様なパッケージング方法が、集積挿入構造を有する回路とメーティングコンタク トパッドを図５ｂに示したのと同様な方法で有する基板を用いて達成できる。 図７は、本発明の技術を用いて組み立てられた３次元集積回路を描写する。回 路デバイス１００ａ−１００ｄの各々は、片面上の集積挿入構造の配列と、また 、逆面上のコンタクトパッド配列を用いて組み立てられる。上にスタックされた デバイス上の挿入構造配列に対応する各デバイス上のコンタクトパッド配列と、 それらデバイスは、互いに永久に接続される。デバイスの積み上げは、図６に示 した方法でパーケージングできる基板１０２上に支持される。この技術は極端に 高密度を単独パッケージ内で達成することを可能とする。 図８は、図１ａの構造１０と同じように形成された挿入構造１２０を描写して いるが、ここでは、刃状の端１２２を有する長くのばされた挿入構造を作るため に長方形エッチングウインドーを用いている。端１２２の長さは、制限されてい ないが、代表的には約２ミル（mil）（50μm）より短い。 図９は、挿入構造１３０の別の形態を示す。このケースでは、円形の断面を与 えるために円形のエッチングウインドウが使われる。別の方法では、楕円形のウ インドーを利用して、対応する楕円形の断面を与えることが可能である。制御さ れたドライエッチング処理が利用され、傾いた（円錐形の）側壁１３２と凹面先 端部１３４を形成する。挿入構造１３０は、このように、先端部１３４の全周辺 当たりにピィアシング（piercing）またはカッティング（cutting）端１３６を 有する。先端の凹面形は、ドライエッチ処理制御の結果である。この挿入構造の 形態は、制御される回路パッドに対応する、その挿入構造が有する金属-金属コ ンタクト領域を増大させる。 上述の発明が、その精神や開示の基本的特性から離れることなしに、他の具体 的形態で実施可能であることがわかるであろう。このように、本発明が、前述の 詳細な描写によって制限されず、追加の請求項でさらに定義されることを理解で きるはずである。

Claims (1)

  1. 【特許請求の範囲】 １．少なくとも一つの金属回路パッドを有する集積回路との電気的コンタクトを 作るデバイスであって、 （ａ）支持基板と、 （ｂ）前記基板に支持され、前記基板から突き出る少なくとも一つの挿 入構造と、 前記挿入構造は、前記基板に最も近い基本部と前記挿入構造の末端の端部を有 し、 （ｃ）前記挿入構造の端部に配置された伝導材料層と、 （ｄ）前記挿入構造の端部への電気的伝導路を与える前記伝導材料層と 結合する伝導手段と を備えることを特徴とするデバイス。 ２．前記挿入構造の側壁は絶縁材料層を備えることを特徴とする請求項１に記載 のデバイス。 ３．前記絶縁材料は、シリコン窒化物とシリコン酸化物を備えるグループから選 択されることを特徴とする請求項２に記載のデバイス。 ４．複数の挿入構造が集積回路上の対応する複数の回路パッドと結合する並びで 、支持基板に配置されることを特徴とする請求項１に記載のデバイス。 ５．集積回路との電気的コンタクトを作るデバイス組立方法であって、 （ａ）犠牲基板の表面上にマスク層を配置する工程と、 （ｂ）前記マスク層を用いて開ロパタンをエッチングする工程と、 （ｃ）先細りする側壁を有するウエルパタンを形成するために、開ロパ タンによって露出される前記犠牲基板をエッチングする工程と、 （ｄ）前記ウエルの各々内に伝導材料層を配置する工程と、 （ｅ）工程（ｄ）で形成された構造上に絶縁材料層を配置する工程と、 （ｆ）前記ウエルの各々内に配置された前記伝導材料の少なくとも端部 を露出するための、前記犠牲基板をエッチングで取り除く工程とを備え、 突き出る挿入構造パタンを形成することを特徴とするデバイス組立方法 。 ６．前記犠牲基板はシリコンであることを特徴とする請求項５に記載のデバイス 組立方法。 ７．前記シリコンは、＜１００＞結晶オリエンテーションを有することを特徴と する請求項６に記載のデバイス組立方法。 ８．前記絶縁材料は、シリコン酸化物とシリコン窒化物を備えるグループから選 択されることを特徴とすることを特徴とする請求項５に記載のデバイス組立方法 。 ９．前記絶縁材料は、約１ｘ１０8ダイン（dynes）/cm2の引張り応力を有するこ とを特徴とする請求項８に記載のデバイス組立方法。 １０．前記絶縁材料は、マスク層を形成するために配置されることを特徴とする 請求項９に記載のデバイス組立方法。 １１．前記犠牲基板は、工程（ｆ）で全体的に取り除かれることを特徴とする請 求項５に記載のデバイス組立方法。 １２．前記犠牲基板上にエッチングストップ層を形成する工程をさらに備え、 前記エッチングストップ層上に半導体層を形成し、前記エッチングストップ層 に対する前記犠牲基板を工程（ｆ）で取り除く工程が後に続くことを特徴とする 請求項５に記載のデバイス組立方法。 １３．前記エッチングストップ層を取り除く工程をさらに備えることを特徴とす る請求項１２に記載のデバイス組立方法。 １４．集積回路を前記半導体層上に組立てる工程をさらに備えることを特徴とす る請求項１３に記載のデバイス組立方法。 １５．前記エッチングストップ層は、エピタキシャル層であることを特徴とする 請求項１２に記載のデバイス組立方法。 １６．前記エッチングストップ層は、ゲルマニウム-ボロンシリコンであること を特徴とする請求項１５に記載のデバイス組立方法。 １７．前記エッチングストップ層は、約２ｘ１０20ボロン原子/cm3のドープ剤濃 度を有することを特徴とする請求項１６に記載のデバイス組立方法。 １８．前記半導体層は、エピタキシャル層であることを特徴とする請求項１５に 記載のデバイス組立方法。 １９．集積挿入構造を有する集積回路の組立て方法であって、 （ａ）エッチングストップ層を半導体基板上に形成する工程と、 （ｂ）回路段階半導体層を前記エッチングストップ層上に形成する工程 と、 （ｃ）マスク層を前記回路段階半導体層の露出表面に配置する工程と、 （ｄ）マスク層を用いて開口パタンのエッチングを行う工程と、 （ｅ）前記開ロパタンの下にある前記半導体基板に向かって先細りする 側壁を有するウエルパタンをエッチングする工程と、 （ｆ）伝導材料層を前記ウエルの各々に配置する工程と、 （ｇ）工程（ｆ）で形成された構造上に絶縁材料層を配置する工程と、 （ｈ）前記ウエルの各々に配置された前記伝導材料の少なくとも１端部 を露出するための、前記エッチングストップ層までの前記半導体基板をエッチン グして取り除く工程と、 それによって、挿入構造を投影するパタンを形成し、 （ｉ）前記回路段階半導体層を露出するために、前記エッチングストッ プ層を取り除く工程と を備えることを特徴とする集積回路の組立て方法。 ２０．前記半導体基板はシリコンであることを特徴とする請求項１９に記載の集 積回路の組立て方法。 ２１．前記シリコンは、＜１００＞結晶オリエンテーションを有することを特徴 とする請求項２０に記載の集積回路の組立て方法。 ２２．前記絶縁材料は、シリコン窒化物とシリコン酸化物を備えるグループから 選択されることを特徴とする請求項１８に記載の集積回路の組立て方法。 ２３．前記絶縁材料は、約１ｘ１０8ダイン（dynes）/cm2の引張り応力を有する ことを特徴とする請求項２２に記載の集積回路の組立て方法。 ２４．前記絶縁材料は、前記マスク層を形成するように配置されることを特徴と する請求項２３に記載の集積回路の組立て方法。 ２５．前記エッチングストップ層はエピタキシャル層であることを特徴とする請 求項１９に記載の集積回路の組立て方法。 ２６．前記エッチングストップ層は、ゲルマニウム-ボロンがドープされたシリ コンであることを特徴とする請求項２５に記載のデバイス組立方法。 ２７．前記エッチングストップ層は、約２ｘ１０20ボロン原子/cm3のドープ剤濃 度を有することを特徴とする請求項２６に記載のデバイス組立方法。 ２８．前記回路段階半導体層は、エピタキシャル層であることを特徴とする請求 項１９に記載のデバイス組立方法。 ２９．集積回路を前記回路段階半導体層上に組立てる工程をさらに備えることを 特徴とする請求項２８に記載のデバイス組立方法。 ３０．複数の金属コンタクトパッドを有する集積回路を電気的に活性化させるた めのデバイスであって、 （ａ）支持基板と、 （ｂ）前記基板に支持され、前記基板から前記集積回路上の複数のコン タクトパッドのうちの対応コンタクトパッドと結合した整列状態で、突き出る複 数の挿入構造と、 前記挿入構造は、前記基板に最も近い基本部と前記挿入構造の末端の端部と前 記基本部から前記端部に向かって先細りする側壁を有し、 （ｃ）前記挿入構造の各々の端部に配置された伝導材料層と、 （ｄ）前記挿入構造の端部へ電気的伝導路を与えるための各挿入構造の 前記伝導材料層と結合する伝導手段と、 （ｅ）複数の挿入構造と対応する前記複数のコンタクトパッドを接続す るために、前記支持基板に結合した力の適用手段とを備え、 電気的コミュミケーションを確立することを特徴とするデバイス。 ３１．前記集積回路は、複数の集積回路のダイと、ウエハーの各ダイと接続する ための挿入構造を備えるデバイスを有する前記ウエハーを備えることを特徴とす る請求項３０に記載のデバイス。 ３２．複数の金属コンタクトパッドを有する集積回路をマウントするデバイスで あって、 （ａ）支持基板と、 （ｂ）前記基板によって支持され、前記基板から、前記集積回路上の複 数のコンタクトパッドのうちの対応するコンタクトパッドと結合した結合整列状 態で、突き出る複数の挿入構造と、 前記挿入構造の各々は、前記基板に最も近い基本部と、前記対応するコンタク トパッドを貫く前記挿入構造の末端にある端部と、前記基本部から前記端部に向 かって先細りする側壁を有し、 （ｃ）前記挿入構造の各々の前記端部に配置された伝導材料層と、 （ｄ）電気的伝導路を前記挿入構造の前記端部に与えるための、各挿入 構造の前記伝導材料層と結合する伝導手段とを備え、 前記対応するコンタクトパッドとの電気的コミュニケーションを確立するデバ イス。 ３３． （ａ）複数の開口を有する半導体基板に形成された集積回路と、 （ｂ）前記複数の開口のそれぞれに配置され、前記複数の開口から突き 出る複数の挿入構造と、 前記挿入構造の各々は、前記基板に最も近い基本部と、前記挿入構造の末端に ある先端部とを有し、 （ｃ）前記挿入構造の各々の前記先端部に配置された伝導材料層と、 （ｄ）前記挿入構造の前記先端部と前記集積回路の対応ノード間の電気 的伝導路を提供するための、各挿入構造の前記伝導材料層と結合する伝導手段と を備えることを特徴とする集積回路デバイス。 ３４． 複数の集積回路デバイスを備える電子デバイスであって、前記複数の集 積回路デバイスの各々は、第１と第２の面と、 （ａ）複数の開口を有する半導体基板に形成された集積回路と、 （ｂ）複数の開口のそれぞれに配置され、前記集積回路デバイスの前記 第１の面から突き出た複数の挿入構造と、 前記挿入構造の各々は、前記基板に最も近い基本部と、前記挿入構造の末端に ある先端部を有し、 （ｃ）前記挿入構造の各々の前記先端部に配置された伝導材料層と、 （ｄ）前記挿入構造の前記先端部と前記集積回路の対応ノード間に電気 的伝導路を与えるための、各挿入構造の前記伝導材料層に結合した第１の伝導手 段と、 （ｅ）前記集積回路デバイスの前記第２の面に配置された複数のコンタ クトパッドと、 （ｆ）前記コンタクトパッドと前記集積回路の対応ノード間に電気的伝 導路を与えるために、前記コンタクトパッドの各々と結合した第２の伝導手段と を備え、 前記複数の集積回路デバイスは、近傍の集積回路デバイスの対応コンタクトパ ッドとの結合コンタクト内に、一つの集積回路デバイスの前記挿入デバイスの前 記先端部を有し、スタックされることを特徴とするデバイス。
JP51019794A 1992-10-13 1993-10-12 集積回路の内部接続構造とその製造方法 Expired - Fee Related JP3699978B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/960,588 US5323035A (en) 1992-10-13 1992-10-13 Interconnection structure for integrated circuits and method for making same
US07/960,588 1992-10-13
PCT/US1993/009709 WO1994009513A1 (en) 1992-10-13 1993-10-12 Interconnection structure for integrated circuits and method for making same

Publications (2)

Publication Number Publication Date
JPH08502146A true JPH08502146A (ja) 1996-03-05
JP3699978B2 JP3699978B2 (ja) 2005-09-28

Family

ID=25503358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51019794A Expired - Fee Related JP3699978B2 (ja) 1992-10-13 1993-10-12 集積回路の内部接続構造とその製造方法

Country Status (6)

Country Link
US (2) US5323035A (ja)
EP (1) EP0664925B1 (ja)
JP (1) JP3699978B2 (ja)
KR (1) KR100307082B1 (ja)
DE (1) DE69331416T2 (ja)
WO (1) WO1994009513A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639303B2 (en) 1996-10-29 2003-10-28 Tru-Si Technolgies, Inc. Integrated circuits and methods for their fabrication
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288561B1 (en) 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5640762A (en) 1988-09-30 1997-06-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US6219908B1 (en) * 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5686317A (en) * 1991-06-04 1997-11-11 Micron Technology, Inc. Method for forming an interconnect having a penetration limited contact structure for establishing a temporary electrical connection with a semiconductor die
US5585282A (en) * 1991-06-04 1996-12-17 Micron Technology, Inc. Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor
US5716218A (en) 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US6340894B1 (en) 1991-06-04 2002-01-22 Micron Technology, Inc. Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
US6714625B1 (en) * 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5462624A (en) * 1992-12-22 1995-10-31 Vlsi Technology, Inc. Embedded inter-connect frame
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5592736A (en) * 1993-09-03 1997-01-14 Micron Technology, Inc. Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads
US5483741A (en) * 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
US5478779A (en) 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US6414506B2 (en) 1993-09-03 2002-07-02 Micron Technology, Inc. Interconnect for testing semiconductor dice having raised bond pads
US5382759A (en) * 1993-09-28 1995-01-17 Trw Inc. Massive parallel interconnection attachment using flexible circuit
US7579269B2 (en) * 1993-11-16 2009-08-25 Formfactor, Inc. Microelectronic spring contact elements
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US6482013B2 (en) 1993-11-16 2002-11-19 Formfactor, Inc. Microelectronic spring contact element and electronic component having a plurality of spring contact elements
US6727580B1 (en) 1993-11-16 2004-04-27 Formfactor, Inc. Microelectronic spring contact elements
US5880010A (en) * 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
US5585736A (en) * 1994-11-29 1996-12-17 Fwu-Iuan Hshieh Contact probe utilizing conductive meltable probing material
US6002266A (en) * 1995-05-23 1999-12-14 Digital Equipment Corporation Socket including centrally distributed test tips for testing unpackaged singulated die
US5863831A (en) * 1995-08-14 1999-01-26 Advanced Materials Engineering Research, Inc. Process for fabricating semiconductor device with shallow p-type regions using dopant compounds containing elements of high solid solubility
US5729150A (en) 1995-12-01 1998-03-17 Cascade Microtech, Inc. Low-current probe card with reduced triboelectric current generating cables
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
JPH09229945A (ja) * 1996-02-23 1997-09-05 Canon Inc マイクロ構造体を支持するエアブリッジ型構造体の製造方法とその雌型基板、並びに、エアブリッジ型構造体とそれを用いたマイクロ構造体およびトンネル電流または微小力検出用のプローブ
US5869974A (en) * 1996-04-01 1999-02-09 Micron Technology, Inc. Micromachined probe card having compliant contact members for testing semiconductor wafers
TW346676B (en) * 1996-05-14 1998-12-01 Matsushita Electron Co Ltd Method of manufacturing layered ferroelectric Bi containing film
TW341747B (en) * 1996-05-17 1998-10-01 Formfactor Inc Techniques of fabricating interconnection elements and tip structures for same using sacrificial substrates
JP3759622B2 (ja) * 1996-05-17 2006-03-29 フォームファクター，インコーポレイテッド 超小型電子接触構造及びその製造方法
CN1145802C (zh) * 1996-05-17 2004-04-14 福姆法克特公司 微电子弹簧接触元件及电子部件
US5793913A (en) * 1996-07-10 1998-08-11 Northern Telecom Limited Method for the hybrid integration of discrete elements on a semiconductor substrate
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6520778B1 (en) 1997-02-18 2003-02-18 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
FR2762140B1 (fr) * 1997-04-10 2000-01-14 Mesatronic Procede de fabrication d'une carte a pointes de contact multiple pour le test des puces semiconductrices
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6034533A (en) 1997-06-10 2000-03-07 Tervo; Paul A. Low-current pogo probe card
US6028436A (en) 1997-12-02 2000-02-22 Micron Technology, Inc. Method for forming coaxial silicon interconnects
GB9800957D0 (en) * 1998-01-17 1998-03-11 Process Intelligence Limited Test probe interface unit and method for manufacturing the same
US6200388B1 (en) * 1998-02-11 2001-03-13 Applied Materials, Inc. Substrate support for a thermal processing chamber
US6807734B2 (en) 1998-02-13 2004-10-26 Formfactor, Inc. Microelectronic contact structures, and methods of making same
US6137173A (en) * 1998-06-30 2000-10-24 Intel Corporation Preventing backside analysis of an integrated circuit
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6235630B1 (en) * 1998-08-19 2001-05-22 Micron Technology, Inc. Silicide pattern structures and methods of fabricating the same
US6233184B1 (en) 1998-11-13 2001-05-15 International Business Machines Corporation Structures for wafer level test and burn-in
US6255126B1 (en) 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
US6255585B1 (en) * 1999-01-29 2001-07-03 Advantest Corp. Packaging and interconnection of contact structure
US6351133B1 (en) * 1999-03-31 2002-02-26 Adoamtest Corp. Packaging and interconnection of contact structure
US6578264B1 (en) 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression
AU5224499A (en) * 1999-07-21 2001-02-13 Cascade Microtech, Inc. Membrane probing system
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6759858B2 (en) * 1999-10-20 2004-07-06 Intel Corporation Integrated circuit test probe having ridge contact
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6452338B1 (en) 1999-12-13 2002-09-17 Semequip, Inc. Electron beam ion source with integral low-temperature vaporizer
US6838890B2 (en) * 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US6815252B2 (en) * 2000-03-10 2004-11-09 Chippac, Inc. Method of forming flip chip interconnection structure
DE10055712B4 (de) * 2000-11-10 2006-07-13 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für hochintegrierte Halbleiterspeicher
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech Inc Wafersonde
US6815736B2 (en) 2001-02-09 2004-11-09 Midwest Research Institute Isoelectronic co-doping
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6748994B2 (en) * 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
AU2002327490A1 (en) 2001-08-21 2003-06-30 Cascade Microtech, Inc. Membrane probing system
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6759311B2 (en) 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
TWI309074B (en) * 2002-02-07 2009-04-21 Advanced Epitaxy Technology Method of forming semiconductor device
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
JP2003315361A (ja) * 2002-04-26 2003-11-06 Japan Electronic Materials Corp プローブの製造方法、このプローブの製造用マスク及びプローブ
EP1509776A4 (en) * 2002-05-23 2010-08-18 Cascade Microtech Inc TEST PROBE OF A DEVICE SUBMITTED TEST
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US6724205B1 (en) 2002-11-13 2004-04-20 Cascade Microtech, Inc. Probe for combined signals
JP2004221502A (ja) * 2003-01-17 2004-08-05 Nec Electronics Corp バンプ電極付き配線基板及びその製造方法
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
GB2425844B (en) 2003-12-24 2007-07-11 Cascade Microtech Inc Active wafer probe
WO2006031646A2 (en) 2004-09-13 2006-03-23 Cascade Microtech, Inc. Double sided probing structures
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US20080220542A1 (en) * 2007-03-07 2008-09-11 Micheli Adolph L Low-fire ferroelectric material
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
CA2931227C (en) 2010-03-08 2019-05-14 Alliance For Sustainable Energy, Llc Boron, bismuth co-doping of gallium arsenide and other compounds for photonic and heterojunction bipolar transistor devices
US8368153B2 (en) * 2010-04-08 2013-02-05 United Microelectronics Corp. Wafer level package of MEMS microphone and manufacturing method thereof
US8076177B2 (en) * 2010-05-14 2011-12-13 International Business Machines Corporation Scalable transfer-join bonding lock-and-key structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2909715A (en) * 1955-05-23 1959-10-20 Texas Instruments Inc Base contacts for transistors
US3458778A (en) * 1967-05-29 1969-07-29 Microwave Ass Silicon semiconductor with metal-silicide heterojunction
GB1197272A (en) * 1968-01-26 1970-07-01 Ferranti Ltd Improvements relating to Semiconductor Circuit Assemblies
US3984620A (en) * 1975-06-04 1976-10-05 Raytheon Company Integrated circuit chip test and assembly package
US4862243A (en) * 1987-06-01 1989-08-29 Texas Instruments Incorporated Scalable fuse link element
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US5048744A (en) * 1988-12-23 1991-09-17 International Business Machines Corporation Palladium enhanced fluxless soldering and bonding of semiconductor device contacts
US5358909A (en) * 1991-02-27 1994-10-25 Nippon Steel Corporation Method of manufacturing field-emitter
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639303B2 (en) 1996-10-29 2003-10-28 Tru-Si Technolgies, Inc. Integrated circuits and methods for their fabrication
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate

Also Published As

Publication number Publication date
WO1994009513A1 (en) 1994-04-28
JP3699978B2 (ja) 2005-09-28
EP0664925A1 (en) 1995-08-02
EP0664925A4 (en) 1995-10-11
US5323035A (en) 1994-06-21
DE69331416T2 (de) 2003-04-17
DE69331416D1 (de) 2002-02-07
KR100307082B1 (ko) 2001-12-17
EP0664925B1 (en) 2002-01-02
US5453404A (en) 1995-09-26

Similar Documents

Publication Publication Date Title
JP3699978B2 (ja) 集積回路の内部接続構造とその製造方法
US6232243B1 (en) Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US6400166B2 (en) Micro probe and method of fabricating same
US6005288A (en) Compliant contact system with alignment structure for testing unpackaged semiconductor device
US5716218A (en) Process for manufacturing an interconnect for testing a semiconductor die
US6124721A (en) Method of engaging electrically conductive test pads on a semiconductor substrate
US7078922B2 (en) Semiconductor interconnect having semiconductor spring contacts
US6310484B1 (en) Semiconductor test interconnect with variable flexure contacts
US6037786A (en) Testing integrated circuit chips
US6313651B1 (en) Carrier and system for testing bumped semiconductor components
US6263566B1 (en) Flexible semiconductor interconnect fabricated by backslide thinning
US20050101037A1 (en) Test system with interconnect having conductive members and contacts on opposing sides
US7129156B2 (en) Method for fabricating a silicon carbide interconnect for semiconductor components using heating
US20070103177A1 (en) Probes of probe card and the method of making the same
US20010050574A1 (en) Interconnect for testing semiconductor dice having raised bond pads
US6670634B2 (en) Silicon carbide interconnect for semiconductor components
KR100523745B1 (ko) 전자소자 검사용 마이크로 프로브 및 그 제조 방법
CN101156284B (zh) 用于接触电子设备的系统及其生产方法
EP1195808A1 (en) Method of fabricating a thin, free-standing semiconductor device layer and of making a three-dimensionally integrated circuit
KR100424817B1 (ko) 수직형 캔틸레버 빔을 갖는 웨이퍼 프로브 및 프로브 카드의 제조방법
US6975030B1 (en) Silicon carbide contact for semiconductor components
KR20000059206A (ko) 수직 동작형 프로브 및 프로브 카드
KR100464681B1 (ko) 전자소자 검사용 전기적 접촉체의 팁 제조방법
KR20000059158A (ko) 프로브, 프로브 카드 및 프로브의 제조 방법
US20040171268A1 (en) Feed-through manufacturing method and feed-through

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031219

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050428

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050623

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100722

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120722

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120722

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130722

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees