JPH0847168A - トランジスタ制御回路および方法 - Google Patents
トランジスタ制御回路および方法Info
- Publication number
- JPH0847168A JPH0847168A JP7211300A JP21130095A JPH0847168A JP H0847168 A JPH0847168 A JP H0847168A JP 7211300 A JP7211300 A JP 7211300A JP 21130095 A JP21130095 A JP 21130095A JP H0847168 A JPH0847168 A JP H0847168A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power transistor
- current
- coupled
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 パワー・トランジスタ（１２）を流れる大き
なピークのオーバーシュート電流を制限するように、パ
ワー・トランジスタ（１２）を制御するための電流制限
回路（１０，４０）を提供する。 【解決手段】 電流制限回路（１０，４０）は、パワー
・トランジスタ（１２）のドレインおよびソース電極間
に現れる電圧に応答して、負荷がパワー・トランジスタ
（１２）から切断されたときに、パワー・トランジスタ
（１２）のゲート電極に適切な電圧を供給する回路を含
む。これによって、後に負荷（１６）をパワー・トラン
ジスタ（１２）に結合するときに、過剰な過渡電流を防
止するという効果が得られる。加えて、電流制限回路
（１０，４０）は、負荷（１６）がパワー・トランジス
タ（１２）に結合されたときに、検出回路（１４）を介
してパワー・トランジスタ（１２）に流れる電流を制限
する回路も含む。
なピークのオーバーシュート電流を制限するように、パ
ワー・トランジスタ（１２）を制御するための電流制限
回路（１０，４０）を提供する。 【解決手段】 電流制限回路（１０，４０）は、パワー
・トランジスタ（１２）のドレインおよびソース電極間
に現れる電圧に応答して、負荷がパワー・トランジスタ
（１２）から切断されたときに、パワー・トランジスタ
（１２）のゲート電極に適切な電圧を供給する回路を含
む。これによって、後に負荷（１６）をパワー・トラン
ジスタ（１２）に結合するときに、過剰な過渡電流を防
止するという効果が得られる。加えて、電流制限回路
（１０，４０）は、負荷（１６）がパワー・トランジス
タ（１２）に結合されたときに、検出回路（１４）を介
してパワー・トランジスタ（１２）に流れる電流を制限
する回路も含む。
Description
【０００１】
【産業上の利用分野】本発明はパワー・トランジスタ(p
ower transistors)に関し、特にパワー・トランジスタ
用電流制限回路に関するものである。
ower transistors)に関し、特にパワー・トランジスタ
用電流制限回路に関するものである。
【０００２】
【従来の技術】パワー・トランジスタは、自動車業界に
おけるように、様々な用途に利用されている。自動車業
界における用途では、パワー・トランジスタの通電電極
の１つが点火用電圧に結合され、パワー・トランジスタ
の他の通電電極が点火用電圧に結合される負荷に結合さ
れ、更にパワー・トランジスタの他の通電電極が間欠的
にそれに接続される負荷に結合されている場合がある。
おけるように、様々な用途に利用されている。自動車業
界における用途では、パワー・トランジスタの通電電極
の１つが点火用電圧に結合され、パワー・トランジスタ
の他の通電電極が点火用電圧に結合される負荷に結合さ
れ、更にパワー・トランジスタの他の通電電極が間欠的
にそれに接続される負荷に結合されている場合がある。
【０００３】負荷がパワー・トランジスタに接続される
と、当該パワー・トランジスタに直列結合されている検
出抵抗(sense resistor)間の電圧を検出することによっ
て、パワー・トランジスタを通過する電流を感知するこ
とができる。これに応じてパワー・トランジスタのゲー
ト電極への駆動を調節し、電流を制御することができ
る。例えば、検出抵抗間の電圧が所定電圧を超過した場
合、パワー・トランジスタのゲート電極への駆動を減少
させればよい。
と、当該パワー・トランジスタに直列結合されている検
出抵抗(sense resistor)間の電圧を検出することによっ
て、パワー・トランジスタを通過する電流を感知するこ
とができる。これに応じてパワー・トランジスタのゲー
ト電極への駆動を調節し、電流を制御することができ
る。例えば、検出抵抗間の電圧が所定電圧を超過した場
合、パワー・トランジスタのゲート電極への駆動を減少
させればよい。
【０００４】
【発明が解決しようとする課題】しかしながら、負荷が
パワー・トランジスタから切断されると、従来技術の回
路では、パワー・トランジスタのゲート電極に現れる電
圧を、供給電圧にまで上昇させてしまう。結果として、
その後負荷を接続すると、パワー・トランジスタは最大
にエンハンスされ(enhance)、大きなピークのオーバー
シュート電流(overshoot current)がパワー・トランジ
スタを流れることになる。これは、典型的に、過渡性能
(transient performance)を低下させることになり、受
け入れ難いものである。
パワー・トランジスタから切断されると、従来技術の回
路では、パワー・トランジスタのゲート電極に現れる電
圧を、供給電圧にまで上昇させてしまう。結果として、
その後負荷を接続すると、パワー・トランジスタは最大
にエンハンスされ(enhance)、大きなピークのオーバー
シュート電流(overshoot current)がパワー・トランジ
スタを流れることになる。これは、典型的に、過渡性能
(transient performance)を低下させることになり、受
け入れ難いものである。
【０００５】しがたって、パワー・トランジスタを流れ
る大きなピークのオーバーシュート電流を制限するため
に、改良された制限回路が必要とされている。
る大きなピークのオーバーシュート電流を制限するため
に、改良された制限回路が必要とされている。
【０００６】
【課題を解決するための手段】本発明は、パワー・トラ
ンジスタを流れる大きなピークのオーバーシュート電流
を制限するように、パワー・トランジスタを制御するた
めの電流制限回路を提供する。電流制限回路は、パワー
・トランジスタのドレインおよびソース電極間に現れる
電圧に応答して、負荷がパワー・トランジスタから切断
されたときに、パワー・トランジスタのゲート電極に適
切な電圧を供給する回路を含む。これによって、後に負
荷をパワー・トランジスタに結合するときに、過剰な過
渡電流を防止するという効果が得られる。加えて、電流
制限回路は、負荷がパワー・トランジスタに結合された
ときに、検出回路を介してパワー・トランジスタに流れ
る電流を制限する回路も含む。
ンジスタを流れる大きなピークのオーバーシュート電流
を制限するように、パワー・トランジスタを制御するた
めの電流制限回路を提供する。電流制限回路は、パワー
・トランジスタのドレインおよびソース電極間に現れる
電圧に応答して、負荷がパワー・トランジスタから切断
されたときに、パワー・トランジスタのゲート電極に適
切な電圧を供給する回路を含む。これによって、後に負
荷をパワー・トランジスタに結合するときに、過剰な過
渡電流を防止するという効果が得られる。加えて、電流
制限回路は、負荷がパワー・トランジスタに結合された
ときに、検出回路を介してパワー・トランジスタに流れ
る電流を制限する回路も含む。
【０００７】
【実施例】図１を参照すると、パワー・トランジスタ１
２を制御する電流制限回路１０が示されている。パワー
・トランジスタ１２は、ドレイン電極が点火電圧ＶIGN
を受けるように結合されている。更に、パワー・トラン
ジスタ１２のソース電極は、検出抵抗１４を介して、抵
抗１６（Ｒ LOAD）と表記されている負荷に結合されてい
る。加えて、負荷抵抗１６が、スイッチ１８を介して結
合され、接地基準に戻されている。スイッチ１８は負荷
１６のパワー・トランジスタ１２との結合および切断を
交互に行う。
２を制御する電流制限回路１０が示されている。パワー
・トランジスタ１２は、ドレイン電極が点火電圧ＶIGN
を受けるように結合されている。更に、パワー・トラン
ジスタ１２のソース電極は、検出抵抗１４を介して、抵
抗１６（Ｒ LOAD）と表記されている負荷に結合されてい
る。加えて、負荷抵抗１６が、スイッチ１８を介して結
合され、接地基準に戻されている。スイッチ１８は負荷
１６のパワー・トランジスタ１２との結合および切断を
交互に行う。
【０００８】電流制限回路１０は、トランジスタ２２，
２４で構成されたカレント・ミラー(current mirror)２
０を含む。トランジスタ２２のコレクタは、電流源２６
を介して電圧、例えば、電圧ＶQPと表記されているチャ
ージ・ポンプ電圧を受ける端子２５に結合されている。
同様に、トランジスタ２４のコレクタは、電流源２８を
介して端子２５に結合されている。トランジスタ２２の
ベースは、トランジスタ２２のコレクタおよびトランジ
スタ２４のベースに結合されている。トランジスタ２
２，２４のエミッタは、検出抵抗１４の両側に結合され
ている。
２４で構成されたカレント・ミラー(current mirror)２
０を含む。トランジスタ２２のコレクタは、電流源２６
を介して電圧、例えば、電圧ＶQPと表記されているチャ
ージ・ポンプ電圧を受ける端子２５に結合されている。
同様に、トランジスタ２４のコレクタは、電流源２８を
介して端子２５に結合されている。トランジスタ２２の
ベースは、トランジスタ２２のコレクタおよびトランジ
スタ２４のベースに結合されている。トランジスタ２
２，２４のエミッタは、検出抵抗１４の両側に結合され
ている。
【０００９】トランジスタ３０のコレクタは、トランジ
スタ２４のコレクタおよびパワー・トランジスタ１２の
ゲート電極に結合されている。トランジスタ３０のベー
スは、トランジスタ２４のベースに結合され、一方トラ
ンジスタ３０のエミッタはパワー・トランジスタ１２の
ドレイン電極に結合されている。
スタ２４のコレクタおよびパワー・トランジスタ１２の
ゲート電極に結合されている。トランジスタ３０のベー
スは、トランジスタ２４のベースに結合され、一方トラ
ンジスタ３０のエミッタはパワー・トランジスタ１２の
ドレイン電極に結合されている。
【００１０】図１の回路を、３つの動作段階、即ち、ゲ
ートをオフに保持した段階、ゲートに充電しスイッチ１
８を閉じた段階、およびゲートに充電しスイッチ１８を
開いた段階について、各々説明する。自動車のモータが
回転すると、点火電圧ＶIGNが１２ないし１６ボルトの
電位に結合される。チャージ・ポンプ供給電圧ＶQPをゼ
ロ・ボルトに低下させ、更に電流源２８を介して電流を
ノード２５に吸収する(sink)してパワー・トランジスタ
１２のゲート電圧を放電することによって、ゲートをオ
フに保持する。パワー・トランジスタ１２のゲートを、
接地より高いスレシホールド電圧未満に保持すると、ス
イッチ１８を閉じてもパワー・トランジスタは電流を導
通させない。
ートをオフに保持した段階、ゲートに充電しスイッチ１
８を閉じた段階、およびゲートに充電しスイッチ１８を
開いた段階について、各々説明する。自動車のモータが
回転すると、点火電圧ＶIGNが１２ないし１６ボルトの
電位に結合される。チャージ・ポンプ供給電圧ＶQPをゼ
ロ・ボルトに低下させ、更に電流源２８を介して電流を
ノード２５に吸収する(sink)してパワー・トランジスタ
１２のゲート電圧を放電することによって、ゲートをオ
フに保持する。パワー・トランジスタ１２のゲートを、
接地より高いスレシホールド電圧未満に保持すると、ス
イッチ１８を閉じてもパワー・トランジスタは電流を導
通させない。
【００１１】チャージ・ポンプ電圧を高にし、電流源２
６，２８がノード２５からの電流を供給すればいつで
も、ゲートはイネーブル(enable)される。チャージ・ポ
ンプ電圧は、通常点火電圧ＶIGNよりも１０ないし１５
ボルト高められ(pumped)、ゲート・ソース間のブレーク
ダウンを防止するために、パワー・トランジスタ１２の
ゲートにおける電圧はそのソース端子よりも１０ないし
１５ボルト高く固定される(clamp)。ゲートをそのソー
スより１０ボルト高くすると、トランジスタは最大にエ
ンハンスされ、スイッチとして作動する（閉じて完全短
絡(dead short)となる）。電流源２６，２８はオンおよ
びオフに切り替え可能であり、更に電流源２８は電流を
吸収することも供給することも可能であることに注意さ
れたい。
６，２８がノード２５からの電流を供給すればいつで
も、ゲートはイネーブル(enable)される。チャージ・ポ
ンプ電圧は、通常点火電圧ＶIGNよりも１０ないし１５
ボルト高められ(pumped)、ゲート・ソース間のブレーク
ダウンを防止するために、パワー・トランジスタ１２の
ゲートにおける電圧はそのソース端子よりも１０ないし
１５ボルト高く固定される(clamp)。ゲートをそのソー
スより１０ボルト高くすると、トランジスタは最大にエ
ンハンスされ、スイッチとして作動する（閉じて完全短
絡(dead short)となる）。電流源２６，２８はオンおよ
びオフに切り替え可能であり、更に電流源２８は電流を
吸収することも供給することも可能であることに注意さ
れたい。
【００１２】スイッチ１８が閉じ、ゲートがイネーブル
されると、ゲートは電流源２８を介して充電し始め、電
流がパワー・トランジスタ１２を通過し始める。通常、
電流源２８は電流源２６よりも８ないし１０倍大きく、
トランジスタ２４，２２はサイズおよび性能が等しくな
るように整合されている。パワー・トランジスタ内の電
流が上昇するに連れて、負荷抵抗１６および検出抵抗１
４を通過する電流は上昇し、トランジスタ２２のエミッ
タ間の電圧はトランジスタ２４のエミッタの電圧よりも
高くなる。検出抵抗を通過する電流によって、トランジ
スタ２２，２４のエミッタ間に十分な差電圧が生じる
と、トランジスタ２４は電流を導通し始めるため、これ
によってパワー・トランジスタ１２のゲート電圧が規制
される。典型的な場合、負荷電流は、負荷抵抗１６とは
無関係に、５４ｍＶと２７ｍΩの検出抵抗との比によっ
て、即ち、約２アンペアに規制される。以上、ゲートを
充電する手段、電流源２８、ならびに負荷抵抗１６、電
流源２６およびトランジスタ２２，２４を通過する電流
を規制する手段について説明した。
されると、ゲートは電流源２８を介して充電し始め、電
流がパワー・トランジスタ１２を通過し始める。通常、
電流源２８は電流源２６よりも８ないし１０倍大きく、
トランジスタ２４，２２はサイズおよび性能が等しくな
るように整合されている。パワー・トランジスタ内の電
流が上昇するに連れて、負荷抵抗１６および検出抵抗１
４を通過する電流は上昇し、トランジスタ２２のエミッ
タ間の電圧はトランジスタ２４のエミッタの電圧よりも
高くなる。検出抵抗を通過する電流によって、トランジ
スタ２２，２４のエミッタ間に十分な差電圧が生じる
と、トランジスタ２４は電流を導通し始めるため、これ
によってパワー・トランジスタ１２のゲート電圧が規制
される。典型的な場合、負荷電流は、負荷抵抗１６とは
無関係に、５４ｍＶと２７ｍΩの検出抵抗との比によっ
て、即ち、約２アンペアに規制される。以上、ゲートを
充電する手段、電流源２８、ならびに負荷抵抗１６、電
流源２６およびトランジスタ２２，２４を通過する電流
を規制する手段について説明した。
【００１３】ゲートが充電され、負荷１６またはスイッ
チ１８が一時的に開かれると、検出抵抗１４間の電圧は
ゼロに低下し、トランジスタ２４はもはやパワー・トラ
ンジスタのゲートを規制しない。パワー・トランジスタ
のゲートがソースよりも１０ないし１５ボルト高くなる
と、パワー・トランジスタは最大にエンハンスされる。
パワー・トランジスタが最大にエンハンスされ、スイッ
チ１８が閉じていると、トランジスタ２４がゲート電圧
を適当な規制電圧に放電できるまで、大きな過渡電流が
負荷１６を通過する。本発明では、パワー・トランジス
タが最大にエンハンスされるのをトランジスタ３０が妨
げるので、過渡電流は流れない。
チ１８が一時的に開かれると、検出抵抗１４間の電圧は
ゼロに低下し、トランジスタ２４はもはやパワー・トラ
ンジスタのゲートを規制しない。パワー・トランジスタ
のゲートがソースよりも１０ないし１５ボルト高くなる
と、パワー・トランジスタは最大にエンハンスされる。
パワー・トランジスタが最大にエンハンスされ、スイッ
チ１８が閉じていると、トランジスタ２４がゲート電圧
を適当な規制電圧に放電できるまで、大きな過渡電流が
負荷１６を通過する。本発明では、パワー・トランジス
タが最大にエンハンスされるのをトランジスタ３０が妨
げるので、過渡電流は流れない。
【００１４】ゲートが充電され、スイッチ１８が一時的
に開くと、パワー・トランジスタ１２のソースにおける
電圧が、ドレイン電圧にほぼ等しくなるまで上昇し、パ
ワー・トランジスタは飽和状態となる。通常、トランジ
スタ３０は、トランジスタ２２よりも１６倍大きい。パ
ワー・トランジスタ１２のソースにおける電圧がそのド
レイン電圧（通常２２ｍＶ以内）近くに上昇すると、ト
ランジスタ３０はパワー・トランジスタ１２のゲート電
圧を規制し始める。パワー・トランジスタ１２のゲート
電圧は、そのソース電圧より高いスレシホールド電圧に
規制されるので、ほぼオフ状態のままとなる。スイッチ
１８が再び閉じられ、ゲートが充電されると、負荷を通
過する電流は急激に規制値にまで上昇するが、電流制限
を超過することはない。以上、パワー・トランジスタの
ソースおよびドレイン間の電圧を規制する手段、即ちト
ランジスタ３０について示した。
に開くと、パワー・トランジスタ１２のソースにおける
電圧が、ドレイン電圧にほぼ等しくなるまで上昇し、パ
ワー・トランジスタは飽和状態となる。通常、トランジ
スタ３０は、トランジスタ２２よりも１６倍大きい。パ
ワー・トランジスタ１２のソースにおける電圧がそのド
レイン電圧（通常２２ｍＶ以内）近くに上昇すると、ト
ランジスタ３０はパワー・トランジスタ１２のゲート電
圧を規制し始める。パワー・トランジスタ１２のゲート
電圧は、そのソース電圧より高いスレシホールド電圧に
規制されるので、ほぼオフ状態のままとなる。スイッチ
１８が再び閉じられ、ゲートが充電されると、負荷を通
過する電流は急激に規制値にまで上昇するが、電流制限
を超過することはない。以上、パワー・トランジスタの
ソースおよびドレイン間の電圧を規制する手段、即ちト
ランジスタ３０について示した。
【００１５】感知トランジスタおよび／またはパワー・
トランジスタは、電流制御回路と一体化することがで
き、通常検出抵抗は一体化されていることに注意された
い。
トランジスタは、電流制御回路と一体化することがで
き、通常検出抵抗は一体化されていることに注意された
い。
【００１６】図２を参照すると、パワー・トランジスタ
１２を制御する電流制限回路４０が示されている。パワ
ー・トランジスタ１２のドレイン電極は、検出抵抗４２
を介して、点火電圧ＶIGNを受けるように結合されてい
る。パワー・トランジスタ１２のソース電極は、負荷４
４に結合され、負荷４４はスイッチ４６を介して接地に
戻されている。
１２を制御する電流制限回路４０が示されている。パワ
ー・トランジスタ１２のドレイン電極は、検出抵抗４２
を介して、点火電圧ＶIGNを受けるように結合されてい
る。パワー・トランジスタ１２のソース電極は、負荷４
４に結合され、負荷４４はスイッチ４６を介して接地に
戻されている。
【００１７】電流検出回路４０は、トランジスタ５０，
５２から成るカレント・ミラー４８を含む。トランジス
タ５０のコレクタは、抵抗５４を介して回路ノード５５
に結合されている。回路ノード５５は、電流源５６を介
して結合され、接地に戻されている。トランジスタ５２
のコレクタは、カレント・ミラー５８を介して、回路ノ
ード５９に結合されている。回路ノード５９は、電流源
６０を介して、チャージ電圧ＶQPが印加される端子６２
に結合されている。カレント・ミラー５８の出力である
回路ノード５９は、パワー・トランジスタ１２のゲート
電極に結合されている。
５２から成るカレント・ミラー４８を含む。トランジス
タ５０のコレクタは、抵抗５４を介して回路ノード５５
に結合されている。回路ノード５５は、電流源５６を介
して結合され、接地に戻されている。トランジスタ５２
のコレクタは、カレント・ミラー５８を介して、回路ノ
ード５９に結合されている。回路ノード５９は、電流源
６０を介して、チャージ電圧ＶQPが印加される端子６２
に結合されている。カレント・ミラー５８の出力である
回路ノード５９は、パワー・トランジスタ１２のゲート
電極に結合されている。
【００１８】トランジスタ５０のベースは、トランジス
タ５０のコレクタおよびトランジスタ５２のベースに結
合されている。トランジスタ５０，５２のエミッタは、
検出抵抗４２の両側に結合されている。
タ５０のコレクタおよびトランジスタ５２のベースに結
合されている。トランジスタ５０，５２のエミッタは、
検出抵抗４２の両側に結合されている。
【００１９】カレント・ミラー５８は、各々ソース電極
が接地に戻されているトランジスタ６４，６６を含む。
トランジスタ６４のゲート電極（カレント・ミラー５８
の入力を表わす）は、トランジスタ５２のコレクタに結
合されている．加えて、トランジスタ６４のゲート電極
は、トランジスタ６４のドレイン電極およびトランジス
タ６６のゲート電極に結合されている。トランジスタ６
６のドレイン電極は回路ノード５９に結合されている。
が接地に戻されているトランジスタ６４，６６を含む。
トランジスタ６４のゲート電極（カレント・ミラー５８
の入力を表わす）は、トランジスタ５２のコレクタに結
合されている．加えて、トランジスタ６４のゲート電極
は、トランジスタ６４のドレイン電極およびトランジス
タ６６のゲート電極に結合されている。トランジスタ６
６のドレイン電極は回路ノード５９に結合されている。
【００２０】トランジスタ６８のコレクタはトランジス
タ６４のゲート電極に結合され、ベースは回路ノード５
５に結合されている。また、トランジスタ６８のエミッ
タは、パワー・トランジスタ１２のソース電極に結合さ
れている。
タ６４のゲート電極に結合され、ベースは回路ノード５
５に結合されている。また、トランジスタ６８のエミッ
タは、パワー・トランジスタ１２のソース電極に結合さ
れている。
【００２１】図２において、検出抵抗４２はパワー・ト
ランジスタ１２のドレイン側に配置されていることに注
意されたい。図２のトランジスタ５０，５２，６８は、
それぞれ図１のトランジスタ２２，２４，３０と同様に
動作する。電流源５６，６０は、それぞれ電流源２６，
２８と同様に動作する。検出抵抗４２、負荷抵抗４４お
よび連続スイッチ４６は、それぞれ１４，１６，１８と
同様に動作する。
ランジスタ１２のドレイン側に配置されていることに注
意されたい。図２のトランジスタ５０，５２，６８は、
それぞれ図１のトランジスタ２２，２４，３０と同様に
動作する。電流源５６，６０は、それぞれ電流源２６，
２８と同様に動作する。検出抵抗４２、負荷抵抗４４お
よび連続スイッチ４６は、それぞれ１４，１６，１８と
同様に動作する。
【００２２】ゲートを放電するには、チャージ・ポンプ
電圧ＶQPを低下させ、電流源６０を通じてノード６２に
電流を吸収することによって、ゲートにおける電圧をほ
ぼゼロに等しくする。
電圧ＶQPを低下させ、電流源６０を通じてノード６２に
電流を吸収することによって、ゲートにおける電圧をほ
ぼゼロに等しくする。
【００２３】ゲートがイネーブルされると、チャージ・
ポンプ電圧ＶQPが高となり、ゲートは電流源６０を介し
て充電される。電流源５６，６０はオンおよびオフに切
り替え可能であり、更に電流源６０は電流を吸収するこ
とも供給することも可能であることに注意されたい。こ
のように、前述と同様、ゲートを充電する手段が提供さ
れた。
ポンプ電圧ＶQPが高となり、ゲートは電流源６０を介し
て充電される。電流源５６，６０はオンおよびオフに切
り替え可能であり、更に電流源６０は電流を吸収するこ
とも供給することも可能であることに注意されたい。こ
のように、前述と同様、ゲートを充電する手段が提供さ
れた。
【００２４】ゲートがイネーブルされ、スイッチ４６が
閉じると、パワー・トランジスタ１２のゲート電圧が上
昇し、負荷４４および検出抵抗４２を通過する電流が上
昇する。検出抵抗４２内の電流が上昇するに連れて、ト
ランジスタ５２のエミッタにおける電圧が、トランジス
タ５０のエミッタ電圧よりも高く上昇する。トランジス
タ５０，５２のエミッタ間の差電圧が十分大きくなる
と、トランジスタ５２は、カレント・ミラー５８を通過
する電流を、電流源６０を通過する電流に等しくなるま
で低下させる(pull down)のに十分な電流を導通し始
め、パワー・トランジスタ１２のゲート電圧を規制す
る。このようにして、負荷電流が規制される。電流源５
６，６０とカレント・ミラー５８との比率の自然対数に
定数ｋｔ／ｑを乗算し、検出抵抗の抵抗値で除算するこ
とによって、電流規制値が決定される。このようにし
て、電流規制手段が提供される。
閉じると、パワー・トランジスタ１２のゲート電圧が上
昇し、負荷４４および検出抵抗４２を通過する電流が上
昇する。検出抵抗４２内の電流が上昇するに連れて、ト
ランジスタ５２のエミッタにおける電圧が、トランジス
タ５０のエミッタ電圧よりも高く上昇する。トランジス
タ５０，５２のエミッタ間の差電圧が十分大きくなる
と、トランジスタ５２は、カレント・ミラー５８を通過
する電流を、電流源６０を通過する電流に等しくなるま
で低下させる(pull down)のに十分な電流を導通し始
め、パワー・トランジスタ１２のゲート電圧を規制す
る。このようにして、負荷電流が規制される。電流源５
６，６０とカレント・ミラー５８との比率の自然対数に
定数ｋｔ／ｑを乗算し、検出抵抗の抵抗値で除算するこ
とによって、電流規制値が決定される。このようにし
て、電流規制手段が提供される。
【００２５】ゲートがイネーブルされスイッチ４６が開
くと、トランジスタ６８がパワー・トランジスタ１２の
ドレイン−ソース間電圧を規制するまで、ゲートが充電
される。負荷が切断されゲートがイネーブルされると、
トランジスタ６８のエミッタにおける電圧が上昇する。
トランジスタ６８が導通し始め、ミラー５８を通過する
電流を、電流源６０の電流に等しくなるまで低下させ
る。パワー・トランジスタのゲート電圧は、そのソース
より高いスレシホールド電圧に規制され、パワー・トラ
ンジスタは殆どオフとなる。前述のように、スイッチ４
６が閉じると、電流は急速に制限値まで上昇するが、過
渡的な切り替え(transient switching)の間オーバーシ
ュートは生じない。抵抗５４を通過する電流によって、
トランジスタ６８のベースにおける電圧は、トランジス
タ５０のベースにおける電圧からずれることに注意され
たい。したがって、トランジスタ６８がいつオンになる
かを判定することによって、パワー・トランジスタの飽
和電圧を調節することができる。また、トランジスタ６
８は、トランジスタ５０，５２と等しいサイズでもよい
ことにも注意されたい。更に、抵抗５４は、ダイオード
または電圧降下を判定する他の同様の手段と置き換えて
もよいことにも注意されたい。以上、パワー・トランジ
スタのソースおよびドレイン間の電圧を規制する手段を
示した。トランジスタ６８のエミッタにおける電圧レベ
ルを設定する他の手段があるとすれば、抵抗５４を短絡
に低下させ、カレント・ミラー５８とは全く異なる比率
の別個のカレント・ミラー７８をノード５９に接続し、
これにトランジスタ６８のコレクタを接続する(hookin
g)というものであろう。
くと、トランジスタ６８がパワー・トランジスタ１２の
ドレイン−ソース間電圧を規制するまで、ゲートが充電
される。負荷が切断されゲートがイネーブルされると、
トランジスタ６８のエミッタにおける電圧が上昇する。
トランジスタ６８が導通し始め、ミラー５８を通過する
電流を、電流源６０の電流に等しくなるまで低下させ
る。パワー・トランジスタのゲート電圧は、そのソース
より高いスレシホールド電圧に規制され、パワー・トラ
ンジスタは殆どオフとなる。前述のように、スイッチ４
６が閉じると、電流は急速に制限値まで上昇するが、過
渡的な切り替え(transient switching)の間オーバーシ
ュートは生じない。抵抗５４を通過する電流によって、
トランジスタ６８のベースにおける電圧は、トランジス
タ５０のベースにおける電圧からずれることに注意され
たい。したがって、トランジスタ６８がいつオンになる
かを判定することによって、パワー・トランジスタの飽
和電圧を調節することができる。また、トランジスタ６
８は、トランジスタ５０，５２と等しいサイズでもよい
ことにも注意されたい。更に、抵抗５４は、ダイオード
または電圧降下を判定する他の同様の手段と置き換えて
もよいことにも注意されたい。以上、パワー・トランジ
スタのソースおよびドレイン間の電圧を規制する手段を
示した。トランジスタ６８のエミッタにおける電圧レベ
ルを設定する他の手段があるとすれば、抵抗５４を短絡
に低下させ、カレント・ミラー５８とは全く異なる比率
の別個のカレント・ミラー７８をノード５９に接続し、
これにトランジスタ６８のコレクタを接続する(hookin
g)というものであろう。
【００２６】カレント・ミラー５８は、標準的なＭＯＳ
で実施されたカレント・ミラーである。トランジスタ６
４のドレインに電流が流れ込むことによって、６４，６
６にゲート電圧が生成される。トランジスタ６４，６６
に等しいサイズのトランジスタを用いた場合、ミラーへ
入る電流は、ミラーから出る電流に等しくなる。ミラー
に入る電流とは異なる電流分がミラーから発生するの
は、トランジスタ６４，６６を異なるサイズにした場合
である。バイポーラ・ミラーでも同一の機能を実行でき
ることに注意されたい。
で実施されたカレント・ミラーである。トランジスタ６
４のドレインに電流が流れ込むことによって、６４，６
６にゲート電圧が生成される。トランジスタ６４，６６
に等しいサイズのトランジスタを用いた場合、ミラーへ
入る電流は、ミラーから出る電流に等しくなる。ミラー
に入る電流とは異なる電流分がミラーから発生するの
は、トランジスタ６４，６６を異なるサイズにした場合
である。バイポーラ・ミラーでも同一の機能を実行でき
ることに注意されたい。
【００２７】上述の説明から、パワー・トランジスタを
制御するための新規な電流制限回路が提供されたこと
が、現時点では明白になったはずである。電流制限回路
は、パワー・トランジスタのドレインおよびソース電極
間に現れる電圧に応答し、負荷がパワー・トランジスタ
から切断されたとき、パワー・トランジスタのゲート電
極に適切な電圧を供給する回路を含む。このため、後に
負荷をパワー・トランジスタに結合するときに、過剰な
過渡電流を防止できるという効果がある。加えて、電流
制限回路は、負荷がパワー・トランジスタに結合された
とき、検出回路を介して、パワー・トランジスタを流れ
る電流を制限する回路も含む。
制御するための新規な電流制限回路が提供されたこと
が、現時点では明白になったはずである。電流制限回路
は、パワー・トランジスタのドレインおよびソース電極
間に現れる電圧に応答し、負荷がパワー・トランジスタ
から切断されたとき、パワー・トランジスタのゲート電
極に適切な電圧を供給する回路を含む。このため、後に
負荷をパワー・トランジスタに結合するときに、過剰な
過渡電流を防止できるという効果がある。加えて、電流
制限回路は、負荷がパワー・トランジスタに結合された
とき、検出回路を介して、パワー・トランジスタを流れ
る電流を制限する回路も含む。
【００２８】本発明をその具体的実施例について説明し
たが、当業者には多くの変化、変更および変容が明白で
あることは明らかである。したがって、かかる変化、変
更および変容は全て本願特許請求の範囲に包含されるこ
とを意図するものである。
たが、当業者には多くの変化、変更および変容が明白で
あることは明らかである。したがって、かかる変化、変
更および変容は全て本願特許請求の範囲に包含されるこ
とを意図するものである。
【図１】本発明によるパワー・トランジスタを制御する
ための電流制限回路を示す詳細回路図。
ための電流制限回路を示す詳細回路図。
【図２】本発明によるパワー・トランジスタを制御する
電流制限回路の他の実施例を示す詳細回路図。
電流制限回路の他の実施例を示す詳細回路図。
１０ 電流制限回路 １２ パワー・トランジスタ １４ 検出抵抗 １６ 負荷抵抗 １８ スイッチ ２０ カレント・ミラー ２２，２４，３０ トランジスタ ２５ 端子 ２６，２８ 電流源 ４０ 電流検出回路 ４４ 負荷 ４６ スイッチ ４８ カレント・ミラー ５０，５２，６４，６６，６８ トランジスタ ５４ 抵抗 ５６，６０ 電流源 ５９ 回路ノード
Claims (4)
- 【請求項１】第１、第２および制御電極を有するパワー
・トランジスタ（１２）を制御するための電流制限検出
回路（１０）であって、前記パワートランジスタ（１
２）は、当該パワー・トランジスタ（１２）を通過する
電流を検出するための検出回路（１４）に結合され、前
記パワー・トランジスタ（１２）は、交互に負荷（１
６）に結合および切断されるものであり、前記電流制限
検出回路（１０）は：前記パワー・トランジスタ（１
２）にゲート駆動を供給する第１回路（２８）であっ
て、前記パワー・トランジスタ（１２）の制御電極に結
合されている前記第１回路（２８）；前記検出回路（１
４）の両側に結合され、前記パワー・トランジスタ（１
２）を通過する電流を制限する第２回路（２０）であっ
て、前記パワー・トランジスタ（１２）の制御電極に結
合されている前記第２回路（２０）；および前記負荷
（１６）が前記パワー・トランジスタ（１２）から切断
されているとき、前記パワー・トランジスタ（１２）の
第１および第２電極間の電圧を規制する第３回路（３
０）であって、前記第２回路（２０）および前記パワー
・トランジスタ（１２）に結合されている前記第３回路
（３０）；から成ることを特徴とする電流制限検出回路
（１０）。 - 【請求項２】第１、第２および制御電極を有するパワー
・トランジスタ（１２）を制御するための電流制限検出
回路（１０）であって、前記パワートランジスタ（１
２）は、当該パワー・トランジスタ（１２）を通過する
電流を検出するための検出回路（１４）に結合され、前
記パワー・トランジスタ（１２）は、交互に負荷（１
６）に結合および切断されるものであり、前記電流制限
検出回路（１０）は：コレクタ、ベースおよびエミッタ
を有する第１トランジスタ（２２）であって、前記第１
トランジスタ（２２）のコレクタは前記第１トランジス
タ（２２）のベースに結合されている前記第１トランジ
スタ（２２）；コレクタ、ベースおよびエミッタを有す
る第２トランジスタ（２４）であって、前記第２トラン
ジスタ（２４）のコレクタは前記パワー・トランジスタ
（１２）の制御電極に結合され、前記第２トランジスタ
（２４）のベースは前記第１トランジスタ（２２）のベ
ースに結合され、前記第１（２２）および第２（２４）
トランジスタのエミッタは前記検出回路（１４）の両側
に結合されている前記第２トランジスタ（２４）；コレ
クタ、ベースおよびエミッタを有する第３トランジスタ
（３０）であって、前記第３トランジスタ（３０）のコ
レクタは前記パワー・トランジスタ（１２）の制御電極
に結合され、前記第３トランジスタ（３０）のベースは
前記第１トランジスタ（２２）のベースに結合され、前
記第３トランジスタ（３０）のエミッタは前記パワー・
トランジスタ（１２）の第１電極に結合されている前記
第３トランジスタ（３０）；第１端子（２５）と前記第
２トランジスタ（２４）のコレクタとの間に結合された
第１電流源（２８）；および前記第１端子（２５）と前
記第１トランジスタ（２２）のコレクタとの間に結合さ
れた第２電流源（２６）；から成ることを特徴とする電
流制限検出回路。 - 【請求項３】第１、第２および制御電極を有するパワー
・トランジスタ（１２）を制御するための電流制限検出
回路（４０）であって、前記パワートランジスタ（１
２）は、当該パワー・トランジスタ（１２）を通過する
電流を検出するための検出回路（４２）に結合され、前
記パワー・トランジスタ（１２）は、交互に負荷（４
４）に結合および切断されるものであり、前記電流制限
検出回路（４０）は：コレクタ、ベースおよびエミッタ
を有する第１トランジスタ（５０）であって、前記第１
トランジスタ（５０）のコレクタは前記第１トランジス
タ（５０）のベースに結合されている前記第１トランジ
スタ（５０）；コレクタ、ベースおよびエミッタを有す
る第２トランジスタ（５２）であって、前記第２トラン
ジスタ（５２）のベースは前記第１トランジスタ（５
０）のベースに結合され、前記第１（５０）および第２
（５２）トランジスタのエミッタは前記検出回路（４
２）の両側に結合されている、前記第２トランジスタ
（５２）；コレクタ、ベースおよびエミッタを有する第
３トランジスタ（６８）であって、前記第３トランジス
タ（６８）のコレクタは前記第２トランジスタ（５２）
のコレクタに結合され、前記第３トランジスタ（６８）
のベースは前記第１トランジスタ（５０）のコレクタに
結合され、前記第３トランジスタ（６８）のエミッタは
前記パワー・トランジスタ（１２）に結合されている前
記第３トランジスタ；入力と出力とを有するカレント・
ミラー回路（５８）であって、前記カレント・ミラー回
路（５８）の入力は前記第２トランジスタ（５２）のコ
レクタに結合され、前記カレント・ミラー（５８）の出
力は前記パワー・トランジスタ（１２）の制御電極に結
合されている前記カレント・ミラー回路（５８）；第１
端子（６２）と前記パワー・トランジスタ（１２）の制
御電極との間に結合された第１電流源（６０）；および
前記第３トランジスタ（６８）のベースと第２端子との
間に結合された第２電流源（５６）；から成ることを特
徴とする電流制限検出回路。 - 【請求項４】第１、第２および制御電極を有するパワー
・トランジスタ（１２）であって、負荷（１６，４４）
に交互に接続および切断される前記パワー・トランジス
タ（１２）を制御する方法であって：前記パワー・トラ
ンジスタ（１２）をオンにするための駆動を前記パワー
・トランジスタ（１２）の制御電極に供給する段階；前
記負荷が前記パワー・トランジスタ（１２）に結合され
るとき前記パワー・トランジスタ（１２）を通過する電
流を制限する段階；および前記負荷（１６，４４）を前
記パワー・トランジスタ（１２）から切断するとき、前
記パワートランジスタ（１２）の第１および第２電極間
に現れる電圧に応答して、前記パワー・トランジスタ
（１２）の制御電極における電圧を制御することによっ
て、前記負荷（１６，４４）が後に前記パワー・トラン
ジスタ（１２）に結合されるときに、過剰な過渡電流を
防止する段階；から成ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US283929 | 1994-08-01 | ||
| US08/283,929 US5504448A (en) | 1994-08-01 | 1994-08-01 | Current limit sense circuit and method for controlling a transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0847168A true JPH0847168A (ja) | 1996-02-16 |
Family
ID=23088178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7211300A Pending JPH0847168A (ja) | 1994-08-01 | 1995-07-28 | トランジスタ制御回路および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5504448A (ja) |
| EP (1) | EP0696105B1 (ja) |
| JP (1) | JPH0847168A (ja) |
| DE (1) | DE69520178T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107669A (en) * | 1997-01-22 | 2000-08-22 | Anden Co., Ltd. | Load actuating semiconductor circuit having a thermally resistive member |
| US6396249B1 (en) | 1999-09-30 | 2002-05-28 | Denso Corporation | Load actuation circuit |
| JP2012235683A (ja) * | 2011-04-28 | 2012-11-29 | Freescale Semiconductor Inc | 負荷制御および保護システム、並びにその動作および使用方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225797B1 (en) | 1999-12-30 | 2001-05-01 | Lockheed Martin Corporation | Circuit for limiting inrush current through a transistor |
| DE10110140C1 (de) | 2001-03-02 | 2003-02-06 | Infineon Technologies Ag | Überlastschutzschaltung für Leitungstreiber |
| US7046494B2 (en) * | 2003-06-05 | 2006-05-16 | Seagate Technology Llc | Protection circuit for a power switching device |
| JP4068022B2 (ja) * | 2003-07-16 | 2008-03-26 | Ｎｅｃエレクトロニクス株式会社 | 過電流検出回路及び負荷駆動回路 |
| US7327130B1 (en) * | 2006-06-21 | 2008-02-05 | Zilker Labs, Inc. | Current sense method |
| US8901845B2 (en) | 2009-09-24 | 2014-12-02 | Cree, Inc. | Temperature responsive control for lighting apparatus including light emitting devices providing different chromaticities and related methods |
| US10264637B2 (en) * | 2009-09-24 | 2019-04-16 | Cree, Inc. | Solid state lighting apparatus with compensation bypass circuits and methods of operation thereof |
| US9713211B2 (en) * | 2009-09-24 | 2017-07-18 | Cree, Inc. | Solid state lighting apparatus with controllable bypass circuits and methods of operation thereof |
| US8901829B2 (en) * | 2009-09-24 | 2014-12-02 | Cree Led Lighting Solutions, Inc. | Solid state lighting apparatus with configurable shunts |
| US8476836B2 (en) | 2010-05-07 | 2013-07-02 | Cree, Inc. | AC driven solid state lighting apparatus with LED string including switched segments |
| US9839083B2 (en) | 2011-06-03 | 2017-12-05 | Cree, Inc. | Solid state lighting apparatus and circuits including LED segments configured for targeted spectral power distribution and methods of operating the same |
| US9510413B2 (en) | 2011-07-28 | 2016-11-29 | Cree, Inc. | Solid state lighting apparatus and methods of forming |
| US9277605B2 (en) | 2011-09-16 | 2016-03-01 | Cree, Inc. | Solid-state lighting apparatus and methods using current diversion controlled by lighting device bias states |
| US8742671B2 (en) | 2011-07-28 | 2014-06-03 | Cree, Inc. | Solid state lighting apparatus and methods using integrated driver circuitry |
| US9131561B2 (en) | 2011-09-16 | 2015-09-08 | Cree, Inc. | Solid-state lighting apparatus and methods using energy storage |
| US8791641B2 (en) | 2011-09-16 | 2014-07-29 | Cree, Inc. | Solid-state lighting apparatus and methods using energy storage |
| US9374858B2 (en) | 2012-05-21 | 2016-06-21 | Cree, Inc. | Solid-state lighting apparatus and methods using switched energy storage |
| US9131571B2 (en) | 2012-09-14 | 2015-09-08 | Cree, Inc. | Solid-state lighting apparatus and methods using energy storage with segment control |
| US9473132B2 (en) | 2013-11-25 | 2016-10-18 | Flextronics Ap, Llc | High speed sync FET control |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4275701A (en) * | 1979-04-26 | 1981-06-30 | Fairchild Camera & Instrument Corp. | Ignition control system |
| DE3238880A1 (de) * | 1982-10-21 | 1984-04-26 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung |
| IT1228842B (it) * | 1989-02-21 | 1991-07-05 | Sgs Thomson Microelectronics | Circuito per la regolazione della corrente di base di un dispositivo di potenza a semiconduttore. |
| US5032774B1 (en) * | 1989-05-09 | 1996-04-23 | United Technologies Automotive | Circuit sensing circuit for use with a current controlling device in a power delivery circuit |
| US5021682A (en) * | 1989-05-11 | 1991-06-04 | National Semiconductor Corporation | Instantaneous power limiting circuit |
| JPH0666600B2 (ja) * | 1989-10-02 | 1994-08-24 | 株式会社東芝 | 電流検出回路 |
| DE69223775T2 (de) * | 1992-06-16 | 1998-04-30 | Sgs Thomson Microelectronics | Schaltung zur Steuerung des maximalen Stroms in einen Leistungs-MOS-Transistor mit einer Last, die an Masse geschaltet ist |
| US5347169A (en) * | 1992-09-08 | 1994-09-13 | Preslar Donald R | Inductive load dump circuit |
-
1994
- 1994-08-01 US US08/283,929 patent/US5504448A/en not_active Expired - Lifetime
-
1995
- 1995-07-28 JP JP7211300A patent/JPH0847168A/ja active Pending
- 1995-07-31 EP EP95112020A patent/EP0696105B1/en not_active Expired - Lifetime
- 1995-07-31 DE DE69520178T patent/DE69520178T2/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107669A (en) * | 1997-01-22 | 2000-08-22 | Anden Co., Ltd. | Load actuating semiconductor circuit having a thermally resistive member |
| US6396249B1 (en) | 1999-09-30 | 2002-05-28 | Denso Corporation | Load actuation circuit |
| JP2012235683A (ja) * | 2011-04-28 | 2012-11-29 | Freescale Semiconductor Inc | 負荷制御および保護システム、並びにその動作および使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0696105B1 (en) | 2001-02-28 |
| EP0696105A2 (en) | 1996-02-07 |
| DE69520178D1 (de) | 2001-04-05 |
| DE69520178T2 (de) | 2001-06-21 |
| US5504448A (en) | 1996-04-02 |
| EP0696105A3 (en) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0847168A (ja) | トランジスタ制御回路および方法 | |
| US6850044B2 (en) | Hybrid regulator with switching and linear sections | |
| US5689178A (en) | Self-oscillation type DC-DC converter having a driving transistor connected in parallel to a circuit element for starting a switching element | |
| US6650174B2 (en) | Active pullup circuitry for open-drain signals | |
| JPH08213619A (ja) | 過大な入力電圧に対する負荷の保護回路を含む装置及び過大な入力電圧に対する負荷の保護方法 | |
| JPH08293774A (ja) | ゲート駆動回路 | |
| US20060044051A1 (en) | Bootstrap diode emulator with dynamic back-gate biasing and short-circuit protection | |
| US4556838A (en) | Electronic switch | |
| US6713991B1 (en) | Bipolar shunt regulator | |
| US7330018B2 (en) | Step-down controller circuit | |
| US4616144A (en) | High withstand voltage Darlington transistor circuit | |
| US20020027391A1 (en) | Reduced current and power consumption structure of drive circuit | |
| US6674624B2 (en) | Dimmer | |
| US5838524A (en) | Current limit circuit for inhibiting voltage overshoot | |
| US20010040480A1 (en) | Switching device with separated driving signal input and driving circuit of the same | |
| CN115800693A (zh) | 浮轨电路、半桥驱动电路及驱动方法 | |
| US7071672B2 (en) | Method and circuit arrangement for generating an output voltage | |
| JP3802412B2 (ja) | Ｍｏｓトランジスタ出力回路 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| EP0606746B1 (en) | A circuit for increasing the breakdown voltage of a bipolar transistor | |
| JP2003198277A5 (ja) | ||
| JP3278205B2 (ja) | ドライバ回路及び駆動方法 | |
| JPS59163919A (ja) | 半導体スイツチのベ−ス駆動回路 | |
| JPH0661826A (ja) | パワーｍｏｓ制御回路 | |
| JP2000175345A (ja) | 過電流保護回路装置 |