JPH0845976A - Electronic element package and its production - Google Patents

Electronic element package and its production

Info

Publication number
JPH0845976A
JPH0845976A JP12001195A JP12001195A JPH0845976A JP H0845976 A JPH0845976 A JP H0845976A JP 12001195 A JP12001195 A JP 12001195A JP 12001195 A JP12001195 A JP 12001195A JP H0845976 A JPH0845976 A JP H0845976A
Authority
JP
Japan
Prior art keywords
electronic element
mold
package
spacer
molding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12001195A
Other languages
Japanese (ja)
Inventor
Hideharu Tanaka
英春 田中
Kazuhiro Taguchi
一宏 田口
Yoshiichi Maeda
芳一 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP12001195A priority Critical patent/JPH0845976A/en
Priority to TW84105173A priority patent/TW300333B/zh
Publication of JPH0845976A publication Critical patent/JPH0845976A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE:To restrain an electronic element from inclining in a package or being exposed to the outside of the package by interposing a spacer between a lead wire and the outer edge of a protective member extending in parallel with the surface of the electronic element. CONSTITUTION:An electronic element 7 bonded with a film carrier is set in a molding die formed between upper and lower dies 8, 9 and a molding material 11 is injected through a gate 10 made in the lower die 9 before being heated. In this regard, it is urged against a surface extending in parallel with the surface of an inner lead 2 and the surface of the electronic element 7 set in the upper die 8. The gate 10 is provided on the side of the lower die 9 so that the electronic element 7 and the inner lead 2 is slightly subjected to the flow of the molding material 1 on the side of the spacer 5. This structure restrains the electronic element from inclining in the package.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、保護部材により電子素
子を保護した電子素子パッケージおよびその製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device package in which an electronic device is protected by a protective member and a method for manufacturing the same.

【0002】[0002]

【従来の技術】ICなどの電子素子は、電子回路基板に
直接実装される場合を除き、一般に保護部材により封止
されて独立した電子素子パッケージとして使用される場
合が多い。この電子素子パッケージは、たとえば、その
リード線を電子回路基板にはんだ付けしたり電子回路基
板にはんだ付けされたソケットに差し込んで用いる。こ
のような電子素子パッケージを製造する技術の一つとし
てTAB(Tape Automated Bonding)技術がある。
2. Description of the Related Art Electronic devices such as ICs are generally used as an independent electronic device package by being sealed with a protective member unless they are directly mounted on an electronic circuit board. This electronic element package is used by, for example, soldering its lead wire to an electronic circuit board or inserting it into a socket soldered to the electronic circuit board. TAB (Tape Automated Bonding) technology is one of the technologies for manufacturing such electronic element packages.

【0003】TAB技術では、たとえば以下に掲げるよ
うな各工程を実施して電子素子パッケージを製造する。
すなわち、(1)電子素子の外縁部に設けられた電極に
対応する位置から接続したい外部回路の接続部位(前記
電子素子を接続する電気回路基板等のパターンまたはソ
ケット)に対応する位置に達する厚さ数10μmの導電
パターンを、ポリイミドなどを素材とする基板テープ上
に形成し、フィルムキャリアを作製する、(2)前記フ
ィルムキャリアのうち前記電子素子の電極に対応する部
位とその近傍および前記導電パターンに密着していた部
分の基板テープの一部をエッチング等の方法によって除
去して(このようにして形成された孔は「デバイスホー
ル」と呼ばれる)、前記導電パターンが外側からデバイ
スホール内側方向に突出するようにし、リード線(この
リード線のデバイスホールに突出する側は「インナーリ
ード」、外部回路等と接続される側は「アウターリー
ド」と呼ばれる)を形成する、(3)インナーリードに
金や錫等のめっきを施す、(4)電子素子の電極に金な
どを材料とする導電バンプを設ける、(5)インナーリ
ードの先端に対応する電極が位置するように電子素子を
位置決めする、(6)ボンディングツールと呼ばれる金
属製の柱状治具で、導電バンプを介してインナーリード
の先端を半導体の電極に加熱しながら圧接し、これらを
機械的および電気的に接合する、(7)電子素子などを
包むように樹脂などで封止してパッケージ化する、
(8)パッケージの外側に延出したインナーリードまた
はアウターリードを外部回路(ソケット)に接続(挿
入)しやすい形に整形する、というものである。
In the TAB technique, electronic device packages are manufactured, for example, by carrying out the following steps.
That is, (1) thickness reaching from a position corresponding to an electrode provided on an outer edge portion of an electronic element to a position corresponding to a connection portion of an external circuit to be connected (a pattern or socket such as an electric circuit board connecting the electronic element). A conductive pattern having a size of several tens of μm is formed on a substrate tape made of polyimide or the like to prepare a film carrier. (2) A part of the film carrier corresponding to the electrode of the electronic element, its vicinity and the conductive A portion of the substrate tape that was in close contact with the pattern is removed by a method such as etching (the hole thus formed is called a "device hole"), and the conductive pattern is moved from the outside to the inside of the device hole. Lead wire (the side of this lead wire that protrudes into the device hole is the "inner lead", the external circuit The side connected to is called an "outer lead"), (3) the inner lead is plated with gold or tin, and (4) the electrode of the electronic element is provided with a conductive bump made of gold or the like. , (5) Position the electronic element so that the electrode corresponding to the tip of the inner lead is positioned, (6) Use a metal pillar jig called a bonding tool to attach the tip of the inner lead to the semiconductor through the conductive bump. Pressure is applied to the electrodes while heating, and these are mechanically and electrically bonded to each other. (7) The electronic elements are packaged by encapsulating them with resin or the like so as to wrap them.
(8) The inner lead or the outer lead extending to the outside of the package is shaped so as to be easily connected (inserted) to an external circuit (socket).

【0004】このTAB技術の特長は、電子素子の各電
極とインナーリードを同時に接続することができるた
め、ワイヤーボンディングなどの方法に比べて生産性を
高めることができる点などである。特に、電子素子が多
数の電極をもつほど有利となる。したがって、最近の電
子素子の電極数の増大傾向は、TAB技術の優位性をま
すます際立たせている。
The TAB technique has the feature that each electrode of the electronic element and the inner lead can be connected at the same time, so that the productivity can be improved as compared with a method such as wire bonding. In particular, it is advantageous that the electronic device has a large number of electrodes. Therefore, the recent trend of increasing the number of electrodes of electronic devices is further enhancing the superiority of TAB technology.

【0005】また、TAB技術のもう一つの特長は、電
子素子パッケージの厚みを薄くすることが容易である点
である。電卓などの携帯用電子機器の薄型化は、TAB
技術なしでは考えられないとされる。
Another advantage of the TAB technology is that it is easy to reduce the thickness of the electronic device package. TAB is becoming thinner for portable electronic devices such as calculators.
It is considered unthinkable without technology.

【0006】また、このTAB技術の改良技術として転
写バンプTAB技術がある。この転写バンプTAB技術
では、上記(4)の工程で電子素子の電極側に導電バン
プを形成する代わりに、インナーリード側に別途形成し
た導電バンプを先に接合し、後で導電バンプ付きインナ
ーリードを電子素子の電極に接合するというものであ
る。この転写バンプTAB技術は、電子素子の電極に直
接導電バンプを形成する必要がないため、そのための特
別な設計や工程を持たない通常の電子素子に広く使用す
ることができる。このほかTAB技術にはさまざまなバ
リエーションがある。
Further, there is a transfer bump TAB technique as an improved technique of the TAB technique. In this transfer bump TAB technology, instead of forming the conductive bumps on the electrode side of the electronic element in the above step (4), the conductive bumps separately formed on the inner lead side are first joined and then the inner lead with the conductive bumps is formed. Is bonded to the electrode of the electronic element. The transfer bump TAB technique does not require the formation of conductive bumps directly on the electrodes of the electronic device, and thus can be widely used for ordinary electronic devices that do not have a special design or process for that purpose. In addition, there are various variations in TAB technology.

【0007】また、上記(1)〜(6)の代わりにワイ
ヤーボンディングなどの方法によりリード線と電子素子
の電極を接合し、以下はTAB技術の上記工程(7)〜
(8)と同様に電子素子を封止してパッケージ化し、パ
ッケージから延出するリード線を整形して電子素子パッ
ケージを製造する技術もある。
Further, instead of the above (1) to (6), the lead wire and the electrode of the electronic element are joined by a method such as wire bonding, and the following are the above steps (7) to (7) of the TAB technique.
There is also a technique of manufacturing an electronic element package by sealing the electronic element into a package and shaping the lead wire extending from the package in the same manner as (8).

【0008】上記(7)の工程で電子素子を封止する方
法としては、上下の金型などを合わせてつくるモールド
型の内部にインナーリードなどのリード線を接合した電
子素子を置き、このモールド型内に樹脂などのモールド
材を注入してモールドパッケージを製造することが広く
行なわれている。
As a method of sealing the electronic element in the step (7), an electronic element having lead wires such as inner leads joined is placed inside a mold formed by combining upper and lower molds, and this mold is used. It is widely practiced to inject a mold material such as resin into a mold to manufacture a mold package.

【0009】このような電子素子パッケージの製造方法
の例として、特開平5−343477号公報に記載され
た電子素子パッケージの製造方法が知られている。
As an example of a method of manufacturing such an electronic element package, a method of manufacturing an electronic element package described in Japanese Patent Laid-Open No. 5-343477 is known.

【0010】図5は、この電子素子パッケージの製造方
法で作製されるフィルムキャリア接合済み電子素子の平
面図である。電子素子27の四辺に配置された電極に、
フィルムキャリアの基板フィルム21に密着しエッチン
グなどにより形成されたインナーリード22が接合され
ている。このインナーリード22は同時にこれと一体的
に形成されたダムバー24により連絡されている。
FIG. 5 is a plan view of a film carrier-bonded electronic element manufactured by this method of manufacturing an electronic element package. To the electrodes arranged on the four sides of the electronic element 27,
An inner lead 22 formed by etching or the like is adhered to the substrate film 21 of the film carrier and joined. The inner leads 22 are simultaneously connected by a dam bar 24 integrally formed with the inner leads 22.

【0011】図6は、図5のフィルムキャリア接合済み
電子素子をモールド型内に置いてパッケージ化する様子
を示す断面図である。フィルムキャリアのインナーリー
ド22が電極に接合された電子素子27が上金型28と
下金型29に挟まれ、これらの間に形成されるモールド
型の内部に置かれている。このモールド型の内部にゲー
ト30からモールド材31が注入され、電子素子27を
内包するようにモールド型内に充満する。このとき、ダ
ムバー24はパッケージ外周部における上金型28と下
金型29との隙間を埋め、モールド材31がこの隙間か
ら漏出しないようになっている。また、モールド材の注
入前には、電子素子27はモールド型に接触することが
ないように、インナーリード22に支えられてモールド
型内に浮いた状態で保持されている。
FIG. 6 is a cross-sectional view showing a state in which the film carrier-bonded electronic element of FIG. 5 is placed in a mold and packaged. An electronic element 27 in which an inner lead 22 of a film carrier is bonded to an electrode is sandwiched between an upper mold 28 and a lower mold 29 and placed inside a mold formed between them. A mold material 31 is injected from the gate 30 into the inside of the mold to fill the mold so as to enclose the electronic element 27. At this time, the dam bar 24 fills a gap between the upper die 28 and the lower die 29 in the outer peripheral portion of the package, and the molding material 31 is prevented from leaking from this gap. Before injection of the molding material, the electronic element 27 is supported by the inner leads 22 and held in a floating state in the molding die so as not to come into contact with the molding die.

【0012】モールド材31が固化した後に上金型28
と下金型29を除去し、インナーリード22(またはア
ウターリード23)のパッケージから延出する部分を整
形して電子素子パッケージとするというものである。
After the molding material 31 is solidified, the upper die 28
The lower die 29 is removed, and the portion of the inner lead 22 (or the outer lead 23) extending from the package is shaped to form an electronic element package.

【0013】本発明者らは、このような従来の電子素子
パッケージの製造方法では、薄型の電子素子パッケージ
を製造する際の歩留まりが低下したり、製造された電子
素子パッケージの信頼性が低下する場合があることを見
出した。すなわち、インナーリード22によってモール
ド型内に保持されている電子素子27がたまたまわずか
に傾いていたり、モールド材31の流れが不均等であっ
たりすると、モールド材31の流れによる力を受けてリ
ード線や電子素子27の一部がパッケージ外部に露出し
たり、パッケージ内部で大きく傾くことがあった。リー
ド線や電子素子27の一部がパッケージ外部に露出する
と電子素子27の信頼性が大きく損なわれる。また、電
子素子27の傾きが一定の範囲を越えるとインナーリー
ド22同士で接触するあるいはインナーリード22が断
線するなどの不良が発生するのである。この傾向はパッ
ケージが薄型であるほど強いため、パッケージが薄くな
るほど歩留まりが低下する。
The inventors of the present invention have reduced the yield when manufacturing a thin electronic element package and the reliability of the manufactured electronic element package in such a conventional method of manufacturing an electronic element package. I found that there are cases. That is, if the electronic element 27 held in the mold by the inner leads 22 happens to be slightly inclined or the flow of the molding material 31 is uneven, the lead wire receives the force of the flow of the molding material 31. In some cases, a part of the electronic element 27 was exposed to the outside of the package or was greatly tilted inside the package. If a part of the lead wire or the electronic element 27 is exposed to the outside of the package, the reliability of the electronic element 27 is greatly impaired. Further, if the inclination of the electronic element 27 exceeds a certain range, defects such as contact between the inner leads 22 or disconnection of the inner leads 22 occur. Since this tendency is stronger as the package is thinner, the yield is reduced as the package is thinner.

【0014】また、パッケージ内部で電子素子が大きく
傾いている電子素子パッケージは、リード線などに不当
な応力がかかり電極との接合性が悪化するため信頼性が
低かった。
Further, in the electronic element package in which the electronic element is greatly inclined inside the package, unreliable stress is exerted on the lead wire and the like and the bondability with the electrode is deteriorated, so that the reliability is low.

【0015】[0015]

【発明が解決しようとする課題】本発明の目的は、上記
従来の技術の問題点を解消しようとするものであり、薄
型の電子素子パッケージであっても、パッケージ内部で
の電子素子の傾きや電子素子のパッケージ外部への露出
を抑制することにより歩留まりよく電子素子パッケージ
を製造する方法およびパッケージ外部に電子素子が露出
せず、パッケージ内部で電子素子が傾いていない信頼性
の高い電子素子パッケージを提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art. Even in a thin electronic element package, the inclination of the electronic element inside the package and A method of manufacturing an electronic element package with good yield by suppressing the exposure of the electronic element to the outside of the package, and a highly reliable electronic element package in which the electronic element is not exposed outside the package and the electronic element is not tilted inside the package. To provide.

【0016】[0016]

【課題を解決するための手段】上記目的を達成する本発
明の電子素子パッケージは、電子素子と、前記電子素子
を内包する保護部材と、前記電子素子に接合され前記保
護部材の外部に露出するリード線と、前記保護部材の前
記電子素子面に並向する外縁面および前記リード線の間
に設けられたスペーサとを備えたことを特徴としてい
る。
An electronic device package of the present invention that achieves the above object is an electronic device, a protective member that contains the electronic device, and an external device that is bonded to the electronic device and is exposed to the outside of the protective member. It is characterized in that it is provided with a lead wire and a spacer provided between an outer edge surface of the protection member parallel to the electronic element surface and the lead wire.

【0017】また、本発明の電子素子パッケージの別の
態様は、リード線の一端を接合されてなる電子素子がモ
ールド型内に置かれ、前記モールド型内にモールド材を
注入され、前記モールド型を除去されてなる電子素子パ
ッケージであって、かつ、前記モールド型の前記電子素
子面に並向する面と前記リード線との間にスペーサを設
けられて前記モールド型内に前記モールド材を注入され
てなることを特徴としている。
According to another aspect of the electronic element package of the present invention, an electronic element formed by joining one end of a lead wire is placed in a mold, and a mold material is injected into the mold to obtain the mold. And a spacer is provided between the lead wire and a surface of the mold that is parallel to the electronic element surface of the mold, and the mold material is injected into the mold. It is characterized by being done.

【0018】また、本発明の電子素子パッケージの好ま
しい態様は、前記スペーサは、前記保護部材の外縁面側
に前記保護部材と同種の材質からなる被覆部材を備えて
なることを特徴としている。
A preferred aspect of the electronic element package of the present invention is characterized in that the spacer is provided with a covering member made of the same kind of material as the protecting member on the outer edge surface side of the protecting member.

【0019】また、本発明の電子素子パッケージの好ま
しい態様は、前記リード線は、導電バンプを介して前記
電子素子の電極に接合されてなることを特徴としてい
る。
A preferred aspect of the electronic element package of the present invention is characterized in that the lead wire is joined to the electrode of the electronic element via a conductive bump.

【0020】また、本発明の電子素子パッケージの別の
態様は、電子素子と、前記電子素子の電極に一端を接合
されかつフィルムキャリアの基板フィルムの一部が密着
したインナーリードと、前記電子素子を内包しかつ前記
インナーリードの他端を外部に露出するようにモールド
成形された保護部材を有し、かつ、前記基板フィルム
が、前記保護部材の前記電子素子面に並向する外縁面に
並向して複数の前記インナーリードに密着されてなるこ
とを特徴としている。
Another aspect of the electronic device package of the present invention is an electronic device, an inner lead whose one end is joined to an electrode of the electronic device, and a part of a substrate film of a film carrier is in close contact, and the electronic device. And a protective member molded so as to expose the other end of the inner lead to the outside, and the substrate film is arranged on an outer edge surface of the protective member which is parallel to the electronic element surface. It is characterized in that it is closely attached to the plurality of inner leads.

【0021】また、本発明の電子素子パッケージの製造
方法は、リード線の一端を接合されてなる電子素子をモ
ールド型内に置き、該モールド型内にモールド材を注入
し、しかる後、前記モールド型を除去して電子素子パッ
ケージを製造するに際して、前記モールド型の前記電子
素子面に並向する面と前記リード線との間にスペーサを
設けて前記モールド型内に前記モールド材を注入するこ
とを特徴としている。また、本発明の電子素子パッケー
ジの製造方法の好ましい態様は、前記リード線は、導電
バンプを介して前記電子素子の電極に接合されているこ
とを特徴としている。
In the method of manufacturing an electronic device package of the present invention, an electronic device having one end of a lead wire joined is placed in a mold, a mold material is injected into the mold, and then the mold is used. When manufacturing an electronic device package by removing the mold, a spacer is provided between the lead wire and a surface of the mold that is parallel to the electronic device surface, and the molding material is injected into the mold. Is characterized by. In a preferred aspect of the method for manufacturing an electronic device package of the present invention, the lead wire is joined to the electrode of the electronic device via a conductive bump.

【0022】また、本発明の電子素子パッケージの製造
方法の好ましい態様は、前記スペーサを、前記モールド
型の前記電子素子面と並向する面に向けて付勢しながら
前記モールド型内にモールド材を注入することを特徴と
している。
In a preferred aspect of the method for manufacturing an electronic device package of the present invention, a molding material is placed in the mold while urging the spacer toward a surface of the mold that is parallel to the electronic device surface. It is characterized by injecting.

【0023】また、本発明の電子素子パッケージの製造
方法の好ましい態様は、前記スペーサが前記モールド型
の前記電子素子に並向する面に対して付勢される向きに
前記モールド材を注入することを特徴としている。
Further, in a preferred aspect of the method for manufacturing an electronic device package of the present invention, the molding material is injected in a direction in which the spacer is biased with respect to a surface of the molding die parallel to the electronic device. Is characterized by.

【0024】また、本発明の電子素子パッケージの製造
方法の好ましい態様は、前記スペーサを前記リード線の
弾性力により前記モールド型の前記電子素子面に並向す
る面に対して付勢しながら前記モールド型内にモールド
材を注入することを特徴としている。
In a preferred aspect of the method for manufacturing an electronic device package of the present invention, the spacer is biased against a surface of the mold that is parallel to the electronic device surface by the elastic force of the lead wire. It is characterized by injecting a molding material into the mold.

【0025】また、本発明の電子素子パッケージの製造
方法の好ましい態様は、前記スペーサとしては、前記モ
ールド型の側が前記モールド材と同種の材質により被覆
されたものを用いることを特徴としている。
A preferred embodiment of the method for manufacturing an electronic element package of the present invention is characterized in that the spacer used is one in which the mold side is covered with the same kind of material as the molding material.

【0026】また、本発明の電子素子パッケージの製造
方法の好ましい態様は、前記スペーサとしては、複数の
リード線に密着されたものを用いることを特徴としてい
る。また、本発明の電子素子パッケージの製造方法の別
の態様は、フィルムキャリアのインナーリードに電子素
子を接合し、該電子素子をモールド型内に置き、該モー
ルド型内にモールド材を注入し、しかる後、前記モール
ド型を除去せしめて電子素子パッケージを製造するに際
して、前記インナーリードのうち前記モールド型内に置
かれる部位が、前記フィルムキャリアの基板フィルムの
一部と密着されてなるものを用いることを特徴としてい
る。
A preferred embodiment of the method of manufacturing an electronic element package of the present invention is characterized in that the spacers used are in close contact with a plurality of lead wires. Another aspect of the method for manufacturing an electronic device package of the present invention is to bond an electronic device to an inner lead of a film carrier, place the electronic device in a mold, and inject a molding material into the mold, Then, when the mold is removed to manufacture an electronic device package, a part of the inner lead that is placed in the mold is in close contact with a part of the substrate film of the film carrier. It is characterized by that.

【0027】また、本発明の電子素子パッケージの製造
方法の別の態様は、前記基板フィルムの前記インナーリ
ードとの密着部は、前記モールド型の側が前記モールド
材と同種の材質により被覆されてなることを特徴として
いる。
Further, in another aspect of the method for manufacturing an electronic element package of the present invention, the close contact portion of the substrate film with the inner lead is such that the mold side is covered with the same material as the molding material. It is characterized by that.

【0028】[0028]

【作用】以下、本発明について図面等を用いて説明す
る。
The present invention will be described below with reference to the drawings.

【0029】本発明において電子素子としては、各種半
導体製のICやLSIや誘電体製の光回路素子などが好
ましく用いられる。
In the present invention, various semiconductor ICs and LSIs, and dielectric optical circuit elements are preferably used as the electronic element.

【0030】本発明において保護部材とは、電子素子に
水分や有害な光線あるいは熱が達することがないよう
に、電子素子を内包(電子素子が外部に露出することが
ないように包みこむこと)して保護する部材であり、か
かる目的を達成するものならばなんでもよい。たとえ
ば、はじめペースト状の無機あるいは有機の材料を加熱
や放射線の照射などの物理的刺激や時間経過により固化
したものが好ましく用いられる。たとえば、エポキシな
どの各種の熱硬化性樹脂などと硬化材やシリカなどのフ
ィラーの混合物を、電子素子を置いたモールド型内に注
入し、加熱するなどの方法により形成される。また、上
記の混合物の粉末をあらかじめタブレット状に形成して
おき、これをモールド型の入り口(ゲート)に供給し
て、加熱加圧することで溶融させペースト状にしてモー
ルド型内に供給する方法(トランスファーモールド法)
も好ましく行なわれる。
In the present invention, the protective member includes the electronic element so that moisture, harmful rays or heat do not reach the electronic element (enclose the electronic element so as not to be exposed to the outside). Any member can be used as long as it is a member that protects and protects it. For example, a material obtained by solidifying a paste-like inorganic or organic material by physical stimulus such as heating or irradiation of radiation or lapse of time is preferably used. For example, it is formed by injecting a mixture of various thermosetting resins such as epoxy and the like and a curing material or a filler such as silica into a mold in which an electronic element is placed and heating. In addition, a method in which the powder of the above mixture is formed into a tablet shape in advance, and the powder is supplied to the entrance (gate) of the mold and melted by heating and pressurizing to form a paste is supplied into the mold ( Transfer mold method)
Is also preferably performed.

【0031】本発明においてリード線としては、電子素
子に接合されパッケージの外部に露出する部材であれば
何でもよい。たとえば、TAB技術のインナーリードや
アウターリードとよばれる導電性の箔を加工したもの
や、ワイヤーボンディング技術のボンディングワイヤや
これに接合する導電性のリード線などが好ましく用いら
れる。TAB技術におけるフィルムキャリアのインナー
リードやアウターリードは適当な剛性を持っているため
好ましい。また、リード線は導電性を有するものであっ
てもよく、そうでなくてもよい。またリード線は信号や
電力を電子素子に伝達するものであってもよいが、必ず
しもかかる機能を有するものである必要はない。またパ
ッケージの外側に露出しておればよく、延出している必
要はない。また、本発明において、ある面に「並向す
る」とは、その面に沿って概略平行な方向に一次元的ま
たは二次元的に延びることを指す。たとえば、保護部材
の電子素子面(電子素子を構成する面のうち最も面積の
大きい面またはこれに対向する面)に並向する外縁面と
は、保護部材の外縁面であって、電子素子面に概略平行
な向きの面を指す。同様にモールド型の電子素子面に並
向する面とは、モールド型の内面であって電子素子面に
概略平行な向きの面を指す。
In the present invention, the lead wire may be any member as long as it is a member joined to an electronic element and exposed to the outside of the package. For example, it is preferable to use a conductive foil called an inner lead or an outer lead of the TAB technique, a bonding wire of the wire bonding technique, or a conductive lead wire to be joined thereto. Inner leads and outer leads of the film carrier in the TAB technique are preferable because they have appropriate rigidity. The lead wire may or may not be conductive. Further, the lead wire may transmit a signal or electric power to the electronic element, but it does not necessarily have to have such a function. It only needs to be exposed to the outside of the package and does not need to extend. Further, in the present invention, “parallel to” a certain plane means extending one-dimensionally or two-dimensionally in a direction substantially parallel to the plane. For example, the outer edge surface parallel to the electronic element surface of the protection member (the surface having the largest area of the surfaces forming the electronic element or the surface facing the same) is the outer edge surface of the protection member and is the electronic element surface. Refers to the surface in a direction substantially parallel to. Similarly, the surface parallel to the electronic element surface of the mold type refers to an inner surface of the mold type and a surface oriented substantially parallel to the electronic element surface.

【0032】本発明において、スペーサは電子素子をパ
ッケージ化する際にリード線が保護部材の外縁に触れる
(あるいは外部に露出する)ことがないように、リード
線を保護部材の外縁から一定以上の距離だけ離間するた
めに用いる。たとえば、リード線を接合された電子素子
をモールド型内に置き、モールド型内にモールド材を注
入する場合は、スペーサはモールド型とリード線の間に
あって、リード線とモールド型の間の距離をスペーサの
厚さ以上に保つ作用を有する。リード線は電子素子に接
合されているため、これにより電子素子とモールド型の
間の距離も一定以上に保つことができ、電子素子がパッ
ケージ外部に露出したりパッケージ内部で大きく傾くこ
とを防ぐことができる。また、スペーサを電子素子の2
以上の辺に接合されたリード線とモールド型の間に置く
ことにより、電子素子のパッケージ内部での傾きを効果
的に抑制することができる。これにより、リード線に不
当な応力などが加わることがなく、リード線の断線など
を防ぐことができる。また、複数の辺に沿う電極に接合
されたリード線とモールド型との間にスペーサを置くと
きは、そのリード線が設けられている全ての辺にスペー
サを設けるのが好ましく、スペーサの強度を確保するた
めには例えば図1に示すように隣り合うスペーサが結合
していることが好ましい。図1では4辺に沿う方向のす
べてのスペーサが結合しており、実質的に一体となって
いる。一方、スペーサは、一の辺に設けられた複数の電
極に接合されたリード線とモールド型との間において、
その辺に対応する一片として連続して設けられているも
のに限定されない。すなわち、図8に示すように、一の
辺に配置されたスペーサは、連続した一片ではなく、複
数の片からなるものでもよい。
In the present invention, the spacer keeps the lead wire from the outer edge of the protective member at a certain distance or more so that the lead wire does not touch (or is exposed to the outside) the outer edge of the protective member when the electronic device is packaged. Used to separate by a distance. For example, when placing an electronic element to which a lead wire is bonded in a mold and injecting a molding material into the mold, the spacer is located between the mold and the lead wire, and the distance between the lead wire and the mold is maintained. It has a function of keeping the thickness equal to or larger than the spacer thickness. Since the lead wire is bonded to the electronic element, this can also keep the distance between the electronic element and the mold to be a certain distance or more, and prevent the electronic element from being exposed to the outside of the package or being greatly inclined inside the package. You can In addition, the spacer is used as an electronic element 2
By placing it between the lead wire joined to the above side and the mold, the inclination of the electronic element inside the package can be effectively suppressed. As a result, the lead wire is prevented from being unduly stressed and the lead wire is prevented from being broken. Further, when placing a spacer between the lead wire joined to the electrodes along a plurality of sides and the mold, it is preferable to provide the spacer on all the sides where the lead wire is provided, because the spacer strength is improved. In order to secure the space, it is preferable that adjacent spacers are combined as shown in FIG. 1, for example. In FIG. 1, all the spacers in the directions along the four sides are combined and are substantially integrated. On the other hand, the spacer is provided between the lead wire joined to the plurality of electrodes provided on one side and the mold,
It is not limited to one continuously provided as one piece corresponding to the side. That is, as shown in FIG. 8, the spacers arranged on one side may be composed of a plurality of pieces instead of one continuous piece.

【0033】なお、スペーサ自身はパッケージ外部に露
出しても露出しなくてもよい。ただし、スペーサの材質
とパッケージの保護部材の材質の組み合わせによって
は、パッケージの経時変化によりスペーサとパッケージ
の間に隙間ができ、この隙間より水分等がパッケージ内
に進入するおそれがある場合がある。このような場合
は、スペーサの表面を保護部材と親和性のよい材質で被
覆するのがよい。
The spacer itself may or may not be exposed to the outside of the package. However, depending on the combination of the material of the spacer and the material of the protective member of the package, a gap may be formed between the spacer and the package due to the aging of the package, and moisture or the like may enter the package through the gap. In such a case, it is preferable to coat the surface of the spacer with a material having a good affinity with the protective member.

【0034】また、スペーサを設けることにより、モー
ルド型にモールド材を注入する位置の設定の自由度を高
めることができる。これは、モールド材の流れの力が電
子素子やリード線に対してスペーサのある側に付勢され
る向きに加わることが、電子素子をパッケージ外部に露
出させることがないためである。むしろこのような向き
の力が加わることにより、電子素子のモールド型内の位
置を安定化するため好ましい。
Further, by providing the spacer, it is possible to increase the degree of freedom in setting the position for injecting the molding material into the mold. This is because the force of the flow of the molding material is applied to the electronic element or the lead wire in the direction in which the electronic element or the lead wire is biased toward the side where the spacer is present, so that the electronic element is not exposed to the outside of the package. Rather, it is preferable to apply the force in such a direction to stabilize the position of the electronic element in the mold.

【0035】また、スペーサはリード線と密着している
と、モールド材がモールド型内に注入されるときにスペ
ーサが移動することがなく好ましい。また、スペーサは
複数のリード線と密着してリード線同士を連絡すること
も好ましい。これにより、リード線の剛性を補い、モー
ルド材がモールド型内に注入されるときにリード線同士
が接触する可能性を低減することができる。一方、モー
ルド材の粘度が比較的高い場合、図7に示すように電子
素子の対向する2辺のみに沿う方向にスペーサを設けた
り、図8に示すように一の辺に配置されたスペーサが連
続した一片ではなく、複数の片からなるものとすること
により、モールド材の流れを良好に保ちながらモールド
型に充填できるので好ましく採用できる。
Further, it is preferable that the spacer is in close contact with the lead wire so that the spacer does not move when the molding material is injected into the mold. It is also preferable that the spacer is in close contact with a plurality of lead wires to connect the lead wires to each other. This can supplement the rigidity of the lead wires and reduce the possibility that the lead wires will come into contact with each other when the molding material is injected into the mold. On the other hand, when the viscosity of the molding material is relatively high, as shown in FIG. 7, spacers are provided in the direction along only two opposite sides of the electronic element, or spacers arranged on one side as shown in FIG. By using not one continuous piece but a plurality of pieces, the mold can be filled while keeping the flow of the molding material good, which is preferably adopted.

【0036】また、スペーサはリード線に対して電子素
子の側にあってもその反対側にあってもよい。モールド
材をモールド型に注入する際に、電子素子およびリード
線にスペーサがない側の向きにモールド材の流れの強い
力が加わらなければよい。また、スペーサをリード線の
電子素子側とその反対側の両方に設けてもよい。この場
合は、モールド材の流れの力がどのような向きに加わっ
ても電子素子が傾いたりパッケージ外部に露出したりす
ることがなく好ましい。
The spacer may be on the side of the electronic element or on the opposite side of the lead wire. When injecting the molding material into the mold, strong force of the flow of the molding material may not be applied in the direction in which the electronic element and the lead wire have no spacer. In addition, spacers may be provided both on the electronic element side of the lead wire and on the opposite side. In this case, it is preferable that the electronic element is not tilted or exposed to the outside of the package regardless of the direction of the flow force of the molding material.

【0037】また、パッケージ形状やモールド型の形状
などの都合上、電子素子またはリード線にスペーサがな
い側の向きにモールド材の流れの力が加わる場合には、
たとえばリード線の弾性力などにより、スペーサが電子
素子面に並向するモールド型の面に対して付勢しながら
モールド型内にモールド材を注入するのが好ましい。ま
た、モールド材の流れの力が電子素子やリード線に対し
てスペーサがない側に加わらない場合でも、リード線な
どの弾性力を利用してかかる付勢を行なうのが好まし
い。また、スペーサがモールド型の電子素子面に並向す
る面に対して付勢される向きにモールド材の流れの力が
加わるようにモールド材を注入するのが、さらに好まし
い。
Further, when the force of the flow of the molding material is applied in the direction of the side without the spacer on the electronic element or the lead wire due to the shape of the package or the shape of the mold,
For example, it is preferable to inject the molding material into the mold while biasing the spacer against the surface of the mold parallel to the surface of the electronic element by the elastic force of the lead wire. Further, even when the force of the flow of the molding material is not applied to the side without the spacer with respect to the electronic element or the lead wire, it is preferable to use the elastic force of the lead wire or the like to apply the bias. Further, it is more preferable to inject the molding material so that the force of the flow of the molding material is applied in the direction in which the spacer is biased with respect to the surface parallel to the surface of the mold type electronic element.

【0038】このように付勢することによりモールド材
の注入中の電子素子やリード線の位置が安定し、電子素
子やリード線がパッケージ外部に露出したり電子素子が
傾くことを防ぐことができる。
By biasing in this way, the positions of the electronic element and the lead wire during the injection of the molding material are stabilized, and it is possible to prevent the electronic element and the lead wire from being exposed to the outside of the package and the electronic element from being tilted. .

【0039】また、スペーサの保護部材の外縁面側には
被覆部材を備えているのが好ましい。また、被覆部材は
モールド材と同種の材質(モールド材と化学的に親和性
を有するもの)からなることが好ましい。これにより、
スペーサがパッケージの外縁に露出しにくく、スペーサ
とモールド材の間に隙間が発生しにくいため、水分がリ
ード線に伝わる可能性を低減することができる。被覆部
材の厚さは、20〜200μm程度が好ましい。
Further, it is preferable that a covering member is provided on the outer peripheral surface side of the protective member of the spacer. The covering member is preferably made of the same material as the molding material (having a chemical affinity with the molding material). This allows
Since the spacer is less likely to be exposed at the outer edge of the package and a gap is less likely to occur between the spacer and the molding material, it is possible to reduce the possibility that moisture will be transmitted to the lead wire. The thickness of the covering member is preferably about 20 to 200 μm.

【0040】また、TAB技術では、フィルムキャリア
の基板フィルムの一部をインナーリードに残し、これを
スペーサとして用いることができる。これは、たとえ
ば、図1のように、フィルムキャリア1のインナーリー
ド2にスペーサ5が残るようにフィルムキャリア1の基
板フィルムをエッチングすればよい。フィルムキャリア
の製造工程において、インナーリード2などの導電パタ
ーンは、たとえば電解めっきなどにより形成するため、
インナーリード2とスペーサ5の密着性を一般に高くす
ることが容易である。また、複数のインナーリードと密
着したスペーサを形成することが容易である。このよう
な特性から、TAB技術で製造する電子素子パッケージ
は本発明の適用対象として好ましい。
Further, in the TAB technique, a part of the substrate film of the film carrier can be left on the inner lead and used as a spacer. For this purpose, for example, as shown in FIG. 1, the substrate film of the film carrier 1 may be etched so that the spacers 5 remain on the inner leads 2 of the film carrier 1. In the manufacturing process of the film carrier, the conductive patterns such as the inner leads 2 are formed by, for example, electrolytic plating.
Generally, it is easy to increase the adhesion between the inner lead 2 and the spacer 5. Further, it is easy to form a spacer that is in close contact with the plurality of inner leads. Due to such characteristics, the electronic device package manufactured by the TAB technique is preferable as an application target of the present invention.

【0041】また、本発明においてモールド型として
は、図3に示したような上金型と下金型を組み合わせ、
その間隙にパッケージの形状を有するモールド型が好ま
しく用いられる。また、モールド型の材質としては金属
やセラミックなどが用いられる。モールド材を注入する
位置は、モールド材の流れの力が電子素子やリード線に
スペーサのない側への強い付勢を行なうことのないよう
に決定するのが好ましい。たとえば、図3のようにスペ
ーサ5を上金型8と電子素子7の間に設けるときは、モ
ールド材の注入位置(ゲート10)は図3のように下金
型9側に設けるのが好ましい。このような位置からモー
ルド材を注入すれば、スペーサがモールド型の面に付勢
される方向の力が加わる場合が多いので、好ましい。ま
た、モールド材の注入位置を上金型8側と下金型9側の
両方に設け、下金型9側の注入量を上金型8の注入量よ
り多くするようにしてもよい。この場合は、モールド材
の流れの力が電子素子7などにスペーサのない側に付勢
される方向には加わらず、かつ、電子素子7の上金型8
側にも十分なモールド材を供給することができるので、
好ましい。
In the present invention, as a mold die, an upper die and a lower die as shown in FIG. 3 are combined,
A mold having a package shape in the gap is preferably used. Further, as the material of the mold, metal or ceramic is used. The position of injecting the molding material is preferably determined so that the force of the flow of the molding material does not urge the electronic element or the lead wire to the side without the spacer. For example, when the spacer 5 is provided between the upper mold 8 and the electronic element 7 as shown in FIG. 3, it is preferable that the injection position of the molding material (gate 10) is provided on the lower mold 9 side as shown in FIG. . It is preferable to inject the molding material from such a position because a force in the direction in which the spacer is urged by the surface of the mold is often applied. Further, the injection position of the molding material may be provided on both the upper mold 8 side and the lower mold 9 side, and the injection amount on the lower mold 9 side may be made larger than the injection amount on the upper mold 8. In this case, the force of the flow of the molding material is not applied in the direction in which the electronic element 7 or the like is urged toward the side without the spacer, and the upper die 8 of the electronic element 7 is
Since enough mold material can be supplied to the side,
preferable.

【0042】さらに積極的にモールド材の流れの力によ
りスペーサをモールド型の側に付勢しようとするとき
は、たとえば図3で下金型9の電子素子7に並向する面
にゲートを設けてもよい。
When the spacer is urged toward the mold by the force of the flow of the molding material, a gate is provided on the surface of the lower mold 9 parallel to the electronic element 7 in FIG. May be.

【0043】また、モールド材の流れの力によりスペー
サにモールド型の側に付勢するときは、スペーサがモー
ルド型にほぼ密着した状態でモールドすることができ
る。この場合は、電子素子パッケージの外縁面と電子素
子面がほぼ平行となり、パッケージ内での電子素子の傾
きを最小限とすることができるため、好ましい。また、
このような場合は、スペーサの厚さを、電子素子パッケ
ージの厚さからリード線の厚さを減じたものの半分程度
とすれば、電子素子をパッケージのほぼ中央に確実に配
置することができ、好ましい。
Further, when the spacer is biased toward the mold by the force of the flow of the molding material, the spacer can be molded in a state in which the spacer is substantially in close contact with the mold. In this case, the outer edge surface of the electronic element package and the electronic element surface are substantially parallel to each other, and the inclination of the electronic element in the package can be minimized, which is preferable. Also,
In such a case, if the thickness of the spacer is set to about half of the thickness of the electronic element package minus the thickness of the lead wire, the electronic element can be reliably arranged in the approximate center of the package, preferable.

【0044】[0044]

【実施例】【Example】

実施例1 図1〜3に示す工程を経て本発明の電子素子パッケージ
を製造した。
Example 1 An electronic device package of the present invention was manufactured through the steps shown in FIGS.

【0045】まず、図1に示すようなフィルムキャリア
接合済み電子素子を製造した。フィルムキャリア1は、
(1)ポリイミドの基板フィルムに、電解めっき法によ
りインナーリード2やアウターリード3およびダムバー
4などの導電パターンを形成し、(2)つづいて基板フ
ィルムをエッチングしてスペーサ5を残してデバイスホ
ール6を形成する、ことにより作製した。このフィルム
キャリア1のインナーリード2をTAB技術で通常用い
られるインナーリードボンダーにより電子素子7の四辺
に配置された電極に接合した。
First, a film carrier-bonded electronic element as shown in FIG. 1 was manufactured. The film carrier 1
(1) Conductive patterns such as inner leads 2, outer leads 3 and dam bars 4 are formed on a polyimide substrate film by electrolytic plating, and (2) the substrate film is subsequently etched to leave spacers 5 and leave device holes 6 Is formed by forming. The inner leads 2 of the film carrier 1 were joined to the electrodes arranged on the four sides of the electronic element 7 by the inner lead bonder usually used in the TAB technique.

【0046】つづいて、図2のように、上金型8と下金
型9の間に形成されたモールド型の内部に上記のフィル
ムキャリア接合済みの電子素子7を置き、モールド材1
1を下金型9に設けたゲート10から注入し、加熱し
た。このとき、インナーリード2の面と上金型8の電子
素子7の面に並向する面の距離を、スペーサ5の厚みよ
りも短くした。これにより、スペーサ5をインナーリー
ド2の弾性力により面に並向する面に対して付勢した。
また、ゲート10を下金型9の側に設け、モールド材1
1の流れの力が電子素子7やインナーリード2に対しス
ペーサ5の側に若干加わるようにした。なお、モールド
材はエポキシ樹脂にフィラーと硬化材を混入したものを
用いた。
Next, as shown in FIG. 2, the electronic element 7 having the film carrier bonded thereto is placed inside the mold formed between the upper mold 8 and the lower mold 9, and the molding material 1
1 was injected from the gate 10 provided in the lower mold 9 and heated. At this time, the distance between the surface of the inner lead 2 and the surface of the upper die 8 parallel to the surface of the electronic element 7 was set shorter than the thickness of the spacer 5. As a result, the spacer 5 was biased by the elastic force of the inner lead 2 against the surface parallel to the surface.
In addition, the gate 10 is provided on the side of the lower mold 9, and the molding material 1
The flow force of 1 is slightly applied to the spacer 5 side with respect to the electronic element 7 and the inner lead 2. The molding material used was an epoxy resin mixed with a filler and a curing material.

【0047】加熱後、図3のように上金型8と下金型9
を除去し、電子素子パッケージ13の製造を完了した。
After heating, as shown in FIG. 3, the upper die 8 and the lower die 9 are formed.
Was removed, and the manufacturing of the electronic device package 13 was completed.

【0048】この電子素子パッケージ13の厚みは0.
5mmと非常に薄いものであったが、電子素子7がパッ
ケージ外部に露出したり、パッケージ内部で大きく傾く
などの不良はほとんど発生しなかった。
The electronic element package 13 has a thickness of 0.
Although the thickness was very thin as 5 mm, there were almost no defects such as the electronic element 7 being exposed to the outside of the package or being greatly inclined inside the package.

【0049】実施例2 スペーサ表面に被覆部材を設けたほかは実施例1と同様
の電子素子パッケージを製造した。図4は、図2に対応
する工程を示す断面図である。スペーサ5の表面にモー
ルド材11と同種の材料で被覆部材12を設けた。被覆
部材12の厚さは40μmとした。被覆部材12は電子
素子7と接合する前のフィルムキャリア1のスペーサ5
に密着する部位のみに描画型の樹脂塗布装置により塗布
して形成した。
Example 2 An electronic device package similar to that of Example 1 was manufactured except that a covering member was provided on the surface of the spacer. FIG. 4 is a cross-sectional view showing a step corresponding to FIG. The covering member 12 was provided on the surface of the spacer 5 with the same material as the molding material 11. The thickness of the covering member 12 was 40 μm. The covering member 12 is the spacer 5 of the film carrier 1 before being bonded to the electronic element 7.
It was formed by applying it to only the part that is in close contact with the drawing-type resin applying device.

【0050】完成した電子素子パッケージは、パッケー
ジ外部にスペーサが露出することがなく、保護部材とス
ペーサとの間から水分が入り込む可能性がほとんどなく
なった。
In the completed electronic device package, the spacer was not exposed to the outside of the package, and there was almost no possibility of water entering between the protective member and the spacer.

【0051】実施例3 スペーサを電子素子の対向する2辺に沿う方向に延びる
もののみ設け、樹脂として粘度の高いものを用いたほか
は実施例1と同様の電子素子パッケージを製造した。図
7は、図1に対応する工程を示す平面図である。スペー
サ5は樹脂注入時の樹脂流動方向に対して平行になるよ
うな配置で設けた。これにより、粘度の高い樹脂を用い
た場合にも流動を良好に保ちながら樹脂をモールド型に
充填でき、電子素子パッケージを製造できた。
Example 3 An electronic element package similar to that of Example 1 was manufactured, except that only spacers extending in the direction along two opposite sides of the electronic element were provided and a resin having high viscosity was used. FIG. 7 is a plan view showing a process corresponding to FIG. The spacers 5 are arranged so as to be parallel to the resin flow direction at the time of resin injection. As a result, even when a resin having a high viscosity was used, the resin could be filled in the mold while maintaining good flow, and an electronic element package could be manufactured.

【0052】実施例4 複数の独立したスペーサを電子素子の4辺に沿う方向に
設けたほかは実施例1と同様の電子素子パッケージを製
造した。図8は、図1に対応する工程を示す平面図であ
る。スペーサ5は、図8に示すように複数の独立した片
とし、不連続な配置で設けた。これにより、電子素子の
上面における樹脂の流動の自由度が高くなり、粘度の高
い樹脂を用いた場合にも流動を良好に保ちながら樹脂を
モールド型に充填でき、電子素子パッケージを製造でき
た。
Example 4 An electronic device package similar to that of Example 1 was manufactured except that a plurality of independent spacers were provided along the four sides of the electronic device. FIG. 8 is a plan view showing a process corresponding to FIG. As shown in FIG. 8, the spacers 5 are a plurality of independent pieces and are provided in a discontinuous arrangement. As a result, the degree of freedom of resin flow on the upper surface of the electronic device is increased, and even when a resin having a high viscosity is used, the resin can be filled in the mold while maintaining good flow, and an electronic device package can be manufactured.

【0053】[0053]

【発明の効果】本発明の電子素子パッケージによれば、
パッケージ内部における電子素子の傾きを小さくするこ
とができる。これにより、薄型パッケージにおいてもリ
ード線に不当な応力が加わることがないため、パッケー
ジの信頼性が高い。
According to the electronic device package of the present invention,
The inclination of the electronic element inside the package can be reduced. As a result, even in a thin package, the lead wire is not unduly stressed, so that the package has high reliability.

【0054】また、本発明の電子素子パッケージの製造
方法によれば、モールド型内において電子素子の傾きが
極端に増大することがなく、パッケージの外部に電子素
子が露出したり、パッケージ化の際にリード線同士が接
触したりリード線が断線するといった不良が発生しにく
く歩留まりを向上することができる。
Further, according to the method for manufacturing an electronic element package of the present invention, the inclination of the electronic element is not extremely increased in the mold, and the electronic element is exposed to the outside of the package or is packaged. In addition, it is possible to improve yields by preventing defects such as contact between lead wires and disconnection of lead wires from occurring.

【0055】また、本発明の電子素子パッケージの製造
方法によれば、モールド型内の電子素子の位置が安定
し、不良が発生しにくいため、歩留まりよく電子素子パ
ッケージを製造することができる。
Further, according to the method of manufacturing an electronic element package of the present invention, the position of the electronic element in the mold is stable and a defect is unlikely to occur, so that the electronic element package can be manufactured with high yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の電子素子パッケージの製造方法に用い
られるフィルムキャリア接合済み電子素子の一実施例を
示す平面図である。
FIG. 1 is a plan view showing an embodiment of a film carrier-bonded electronic device used in a method for manufacturing an electronic device package of the present invention.

【図2】本発明の電子素子パッケージの製造方法の一実
施例の一工程を示す図である。
FIG. 2 is a diagram showing a step in one embodiment of the method for manufacturing an electronic device package of the present invention.

【図3】本発明の電子素子パッケージの製造方法の他の
一実施例の一工程を示す図である。
FIG. 3 is a diagram showing a step of another embodiment of the method for manufacturing an electronic device package of the present invention.

【図4】本発明の電子素子パッケージの一実施例を示す
図である。
FIG. 4 is a diagram showing an embodiment of an electronic device package of the present invention.

【図5】従来の電子素子パッケージの製造方法に用いら
れるフィルムキャリア接合済み電子素子の例を示す平面
図である。
FIG. 5 is a plan view showing an example of a film carrier-bonded electronic device used in a conventional method for manufacturing an electronic device package.

【図6】従来の電子素子パッケージの例を示す図であ
る。
FIG. 6 is a diagram showing an example of a conventional electronic device package.

【図7】本発明の電子素子パッケージの製造方法に用い
られるフィルムキャリア接合済み電子素子の他の一実施
例を示す平面図である。
FIG. 7 is a plan view showing another embodiment of a film carrier-bonded electronic element used in the method for manufacturing an electronic element package of the present invention.

【図8】本発明の電子素子パッケージの製造方法に用い
られるフィルムキャリア接合済み電子素子の他の一実施
例を示す平面図である。
FIG. 8 is a plan view showing another embodiment of a film carrier-bonded electronic element used in the method for manufacturing an electronic element package of the present invention.

【符号の説明】[Explanation of symbols]

1:フィルムキャリア 2:インナーリード 3:アウターリード 4:ダムバー 5:スペーサ 6:デバイスホール 7:電子素子 8:上金型 9:下金型 10:ゲート 11:モールド材 12:被覆部材 13:電子素子パッケージ 21:フィルムキャリア 22:インナーリード 23:アウターリード 24:ダムバー 26:デバイスホール 27:電子素子 28:上金型 29:下金型 30:ゲート 31:モールド材 1: Film carrier 2: Inner lead 3: Outer lead 4: Dam bar 5: Spacer 6: Device hole 7: Electronic element 8: Upper mold 9: Lower mold 10: Gate 11: Mold material 12: Coating member 13: Electronics Element package 21: Film carrier 22: Inner lead 23: Outer lead 24: Dam bar 26: Device hole 27: Electronic element 28: Upper mold 29: Lower mold 30: Gate 31: Mold material

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/50 Y G ─────────────────────────────────────────────────── ───Continued from the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H01L 23/50 Y G

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】電子素子と、前記電子素子を内包する保護
部材と、前記電子素子に接合され前記保護部材の外部に
露出するリード線と、前記保護部材の前記電子素子面に
並向する外縁面および前記リード線の間に設けられたス
ペーサとを備えたことを特徴とする電子素子パッケー
ジ。
1. An electronic element, a protective member that encloses the electronic element, a lead wire that is bonded to the electronic element and is exposed to the outside of the protective member, and an outer edge of the protective member that is parallel to the electronic element surface. And a spacer provided between the surface and the lead wire.
【請求項2】リード線の一端を接合されてなる電子素子
がモールド型内に置かれ、前記モールド型内にモールド
材を注入され、前記モールド型を除去されてなる電子素
子パッケージであって、かつ、前記モールド型の前記電
子素子面に並向する面と前記リード線との間にスペーサ
を設けられて前記モールド型内に前記モールド材を注入
されてなることを特徴とする電子素子パッケージ。
2. An electronic element package, wherein an electronic element having one end of a lead wire joined is placed in a mold, a molding material is injected into the mold, and the mold is removed, An electronic element package, wherein a spacer is provided between a surface of the mold that is parallel to the electronic element surface and the lead wire, and the molding material is injected into the mold.
【請求項3】前記スペーサは、前記保護部材の外縁面側
に前記保護部材と同種の材質からなる被覆部材を備えて
なることを特徴とする請求項1または2に記載の電子素
子パッケージ。
3. The electronic element package according to claim 1, wherein the spacer is provided with a covering member made of the same material as that of the protective member on the outer peripheral surface side of the protective member.
【請求項4】前記リード線は、導電バンプを介して前記
電子素子の電極に接合されてなることを特徴とする請求
項1〜3のいずれかに記載の電子素子パッケージ。
4. The electronic element package according to claim 1, wherein the lead wire is bonded to an electrode of the electronic element via a conductive bump.
【請求項5】電子素子と、前記電子素子の電極に一端を
接合されかつフィルムキャリアの基板フィルムの一部が
密着したインナーリードと、前記電子素子を内包しかつ
前記インナーリードの他端を外部に露出するようにモー
ルド成形された保護部材を有し、かつ、前記基板フィル
ムが、前記保護部材の前記電子素子面に並向する外縁面
に並向して複数の前記インナーリードに密着されてなる
ことを特徴とする電子素子パッケージ。
5. An electronic element, an inner lead whose one end is joined to an electrode of the electronic element and a part of a substrate film of a film carrier is in close contact with the electronic element, and the electronic element is enclosed and the other end of the inner lead is externally connected. Having a protective member molded so as to be exposed to, and the substrate film is aligned with an outer edge surface of the protective member that is aligned with the electronic element surface and is in close contact with the plurality of inner leads. An electronic device package characterized by the following.
【請求項6】リード線の一端を接合されてなる電子素子
をモールド型内に置き、該モールド型内にモールド材を
注入し、しかる後、前記モールド型を除去して電子素子
パッケージを製造するに際して、前記モールド型の前記
電子素子面に並向する面と前記リード線との間にスペー
サを設けて前記モールド型内に前記モールド材を注入す
ることを特徴とする電子素子パッケージの製造方法。
6. An electronic element package in which an electronic element having one end of a lead wire bonded is placed in a mold, a molding material is injected into the mold, and then the mold is removed to manufacture an electronic element package. At this time, a method of manufacturing an electronic element package, characterized in that a spacer is provided between a surface of the mold that is parallel to the electronic element surface and the lead wire, and the molding material is injected into the mold.
【請求項7】前記リード線は、導電バンプを介して前記
電子素子の電極に接合されていることを特徴とする請求
項6に記載の電子素子パッケージの製造方法。
7. The method of manufacturing an electronic element package according to claim 6, wherein the lead wire is bonded to an electrode of the electronic element via a conductive bump.
【請求項8】前記スペーサを、前記モールド型の前記電
子素子面と並向する面に向けて付勢しながら前記モール
ド型内にモールド材を注入することを特徴とする請求項
6または7に記載の電子素子パッケージの製造方法。
8. The molding material is injected into the mold while urging the spacer toward a surface of the mold that is parallel to the electronic element surface. A method of manufacturing the electronic device package described.
【請求項9】前記スペーサが前記モールド型の前記電子
素子に並向する面に対して付勢される向きに前記モール
ド材を注入することを特徴とする請求項8に記載の電子
素子パッケージの製造方法。
9. The electronic device package according to claim 8, wherein the molding material is injected in a direction in which the spacer is biased with respect to a surface of the molding die parallel to the electronic device. Production method.
【請求項10】前記スペーサを前記リード線の弾性力に
より前記モールド型の前記電子素子面に並向する面に対
して付勢しながら前記モールド型内にモールド材を注入
することを特徴とする請求項8または9に記載の電子素
子パッケージの製造方法。
10. The molding material is injected into the mold while biasing the spacer against the surface of the mold that is parallel to the electronic element surface by the elastic force of the lead wire. A method of manufacturing an electronic device package according to claim 8.
【請求項11】前記スペーサとしては、前記モールド型
の側が前記モールド材と同種の材質により被覆されたも
のを用いることを特徴とする請求項6〜10のいずれか
に記載の電子素子パッケージの製造方法。
11. The manufacturing of an electronic element package according to claim 6, wherein as the spacer, the one on the side of the mold is covered with the same material as the molding material. Method.
【請求項12】前記スペーサとしては、複数のリード線
に密着されたものを用いることを特徴とする請求項6〜
11のいずれかに記載の電子素子パッケージの製造方
法。
12. The spacer, which is in close contact with a plurality of lead wires, is used as the spacer.
12. The method for manufacturing an electronic element package according to any one of 11.
【請求項13】フィルムキャリアのインナーリードに電
子素子を接合し、該電子素子をモールド型内に置き、該
モールド型内にモールド材を注入し、しかる後、前記モ
ールド型を除去せしめて電子素子パッケージを製造する
に際して、前記インナーリードのうち前記モールド型内
に置かれる部位が、前記フィルムキャリアの基板フィル
ムの一部と密着されてなるものを用いることを特徴とす
る電子素子パッケージの製造方法。
13. An electronic element is formed by bonding an electronic element to an inner lead of a film carrier, placing the electronic element in a mold, injecting a molding material into the mold, and then removing the mold. A method of manufacturing an electronic element package, wherein a part of the inner lead placed in the mold is in close contact with a part of a substrate film of the film carrier when the package is manufactured.
【請求項14】前記基板フィルムの前記インナーリード
との密着部は、前記モールド型の側が前記モールド材と
同種の材質により被覆されてなることを特徴とする請求
項13に記載の電子素子パッケージの製造方法。
14. The electronic element package according to claim 13, wherein a portion of the substrate film which is in close contact with the inner lead is covered on the mold side by a material similar to the molding material. Production method.
JP12001195A 1994-05-23 1995-05-18 Electronic element package and its production Pending JPH0845976A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12001195A JPH0845976A (en) 1994-05-23 1995-05-18 Electronic element package and its production
TW84105173A TW300333B (en) 1994-05-23 1995-05-23

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-108592 1994-05-23
JP10859294 1994-05-23
JP12001195A JPH0845976A (en) 1994-05-23 1995-05-18 Electronic element package and its production

Publications (1)

Publication Number Publication Date
JPH0845976A true JPH0845976A (en) 1996-02-16

Family

ID=26448434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12001195A Pending JPH0845976A (en) 1994-05-23 1995-05-18 Electronic element package and its production

Country Status (2)

Country Link
JP (1) JPH0845976A (en)
TW (1) TW300333B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19921867A1 (en) * 1999-05-11 2000-11-30 Siemens Ag Semiconductor component, e.g. a polymer stud grid array component, is produced by forming connected conductor lines outside an encapsulation region and, after chip mounting and encapsulation, separating the lines

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19921867A1 (en) * 1999-05-11 2000-11-30 Siemens Ag Semiconductor component, e.g. a polymer stud grid array component, is produced by forming connected conductor lines outside an encapsulation region and, after chip mounting and encapsulation, separating the lines
DE19921867C2 (en) * 1999-05-11 2001-08-30 Infineon Technologies Ag Method for producing a semiconductor component with at least one encapsulated chip on a substrate
US6930042B1 (en) 1999-05-11 2005-08-16 Infineon Technologies Ag Method for producing a semiconductor component with at least one encapsulated chip on a substrate

Also Published As

Publication number Publication date
TW300333B (en) 1997-03-11

Similar Documents

Publication Publication Date Title
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
KR100386061B1 (en) Semiconductor device and lead frame with improved construction to prevent cracking
US6861734B2 (en) Resin-molded semiconductor device
US6693349B2 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
US6214642B1 (en) Area array stud bump flip chip device and assembly process
CN100499104C (en) Flip chip contact(PCC) power package and package method
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2000323623A (en) Semiconductor device
JP2005191240A (en) Semiconductor device and method for manufacturing the same
JPH10313082A (en) Semiconductor device and manufacture thereof
JP3150253B2 (en) Semiconductor device, its manufacturing method and mounting method
US7250328B2 (en) Microelectronic component assemblies with recessed wire bonds and methods of making same
JP2010263108A (en) Semiconductor device and manufacturing method of the same
JPH098186A (en) Semiconductor integrated circuit device and its manufacture
JP2004146577A (en) Semiconductor device and its manufacturing method
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP2006253315A (en) Semiconductor apparatus
JPH0845976A (en) Electronic element package and its production
WO1995032520A1 (en) Electronic device package and its manufacture
JP3847432B2 (en) Resin-encapsulated semiconductor device and manufacturing method thereof
JP3045940B2 (en) Semiconductor device and manufacturing method thereof
JPH09199631A (en) Structure and fabrication method of semiconductor device
JP2001127102A (en) Semiconductor device and manufacturing method thereof
JPS62229949A (en) Manufacture of resin-sealed semiconductor
JPH1098077A (en) Production of semiconductor device