JPH0845974A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0845974A
JPH0845974A JP17903694A JP17903694A JPH0845974A JP H0845974 A JPH0845974 A JP H0845974A JP 17903694 A JP17903694 A JP 17903694A JP 17903694 A JP17903694 A JP 17903694A JP H0845974 A JPH0845974 A JP H0845974A
Authority
JP
Japan
Prior art keywords
circuit board
resist
resin
semiconductor device
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17903694A
Other languages
Japanese (ja)
Inventor
Yoshiharu Tsuboi
義治 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17903694A priority Critical patent/JPH0845974A/en
Publication of JPH0845974A publication Critical patent/JPH0845974A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To stabilize the production while enhancing the reliability. CONSTITUTION:A resist 19, exhibiting lower adhesion to resin than a circuit board 11, is formed on the surface of the circuit board 11 except the part for mounting a semiconductor element 12, the bonding pad 14 and the outer connection terminal 16, for example. Furthermore, a plating layer 21 exhibiting lower adhesion to the resin than the resist 19 is formed at a part, on the surface of the circuit board 11, corresponding to the gate part of a molding die. Since the adhesion to the resin is varied, the gate break performance is enhanced in the single side transfer molding while preventing the mold resin 20 from being stripped from the circuit board 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、たとえば回路基板上
を樹脂封止してなる半導体装置に関するもので、特に片
面トランスファモールド型のMCM(マルチ・チップ・
モジュール)に使用されるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, for example, a circuit board on which resin is sealed, and more particularly to a single-sided transfer mold type MCM (multi-chip type).
Module).

【0002】[0002]

【従来の技術】近年、小型通信機器や小型コンピュータ
などにおいては、MCMが多く使用されてきている。こ
のMCMは、回路基板上に複数個の半導体素子を実装し
てなり、その実装面がポッティング樹脂によって封止さ
れた構成となっている。
2. Description of the Related Art In recent years, MCMs have been widely used in small communication devices and small computers. This MCM has a structure in which a plurality of semiconductor elements are mounted on a circuit board, and the mounting surface is sealed with potting resin.

【0003】このような構成のMCMでは、実装の高密
度化および小型化とともに、高い信頼性が要求されてい
る。図5は、従来のMCMの概略構成を示すものであ
る。なお、同図(a)は素子搭載部を透視して示すMC
Mの平面図であり、同図(b)は同じくV−V´線に沿
う断面図である。
In the MCM having such a structure, high reliability is required as well as high density and miniaturization of mounting. FIG. 5 shows a schematic configuration of a conventional MCM. It should be noted that FIG. 1A shows an MC through which the element mounting portion is seen through.
It is a top view of M, and the figure (b) is a sectional view which similarly follows the VV 'line.

【0004】すなわち、従来のMCMは、回路基板1上
に複数(ここでは、2個)の半導体素子2が搭載され、
それらが樹脂4によって封止された構成とされている。
半導体素子2の各電極パッド2aは、ボンディングワイ
ヤ5によりボンディングパッド3のそれぞれに接続さ
れ、そのパッド3の一部が外部接続配線6を介して外部
接続端子7に接続されている。また、上記ボンディング
パッド3のいくつかは、素子間接続配線8を介して相互
に接続されている。上記外部接続配線6および素子間接
続配線8は、たとえば金メッキによって形成されてい
る。
That is, in the conventional MCM, a plurality of (here, two) semiconductor elements 2 are mounted on the circuit board 1,
They are configured to be sealed with resin 4.
Each electrode pad 2a of the semiconductor element 2 is connected to each bonding pad 3 by a bonding wire 5, and a part of the pad 3 is connected to an external connection terminal 7 via an external connection wiring 6. Further, some of the bonding pads 3 are connected to each other via inter-element connection wiring 8. The external connection wiring 6 and the inter-element connection wiring 8 are formed by, for example, gold plating.

【0005】上記樹脂4による封止は、封止すべき領
域、つまり半導体素子2の搭載部とボンディングパッド
3および外部接続端子7を除く領域に形成されたレジス
ト9上で、かつ接着剤100を介して貼り付けた枠体1
01内にポッテイング樹脂を滴下して、そのポッティン
グ樹脂を加熱処理により硬化させることで行われる。
The sealing with the resin 4 is performed on the resist 9 formed in the region to be sealed, that is, the region excluding the mounting portion of the semiconductor element 2, the bonding pad 3 and the external connection terminal 7, and the adhesive 100. Frame 1 pasted through
It is performed by dropping a potting resin into 01 and curing the potting resin by heat treatment.

【0006】このような構成のMCMは、上記外部接続
端子7が回路基板1の裏面において、実装基板(図示し
ていない)上の配線と接続されることにより、面実装さ
れる。
The MCM having such a structure is surface-mounted by connecting the external connection terminals 7 to the wiring on the mounting board (not shown) on the back surface of the circuit board 1.

【0007】しかしながら、上記した構成のMCMの場
合、ポッティング樹脂による封止のため、回路基板1と
樹脂4との密着性および耐湿性などの点で、トランスフ
ァ成形されるモールド樹脂に比べて信頼性が悪いという
問題があった。
However, in the case of the MCM having the above-mentioned structure, since the potting resin is used for sealing, the reliability of the MCM is higher than that of the transfer molding resin in terms of the adhesion between the circuit board 1 and the resin 4 and the moisture resistance. There was a problem that was bad.

【0008】モールド樹脂による封止も考えられている
が、生産が安定しないという問題がある。すなわち、モ
ールド樹脂による封止は、たとえば回路基板の表面を金
型で覆い、この金型内にゲートより溶融された樹脂を充
填させる。そして、その樹脂が十分に硬化した時点で金
型を取り外すことで、モールド樹脂により封止しようと
するものである(図示せず)。
Although encapsulation with a mold resin has been considered, there is a problem that production is not stable. That is, in the sealing with the mold resin, for example, the surface of the circuit board is covered with a mold, and the melted resin is filled from the gate into the mold. Then, when the resin is sufficiently cured, the mold is removed to try to seal with the molding resin (not shown).

【0009】しかし、回路基板上の封止領域に塗布され
たレジストによって回路基板と樹脂との密着性が上がる
ため、ゲートブレイク時の作業が困難を要する、つまり
ゲート部分にできる不要な樹脂を取り除く際に、回路基
板とモールド樹脂とが剥離する可能性が高い。
However, the resist applied to the sealing area on the circuit board increases the adhesion between the circuit board and the resin, so that the work at the time of the gate break is difficult, that is, unnecessary resin formed on the gate portion is removed. At this time, there is a high possibility that the circuit board and the mold resin will peel off.

【0010】また、従来のMCMは、素子間接続配線8
を金メッキするために、その一部をメッキ引き出し線と
いう形で回路基板1の外周より取り出すようになってい
るにもかかわらず、半導体素子2間の動作確認が行えな
いという不具合があった。
Further, the conventional MCM has an inter-element connection wiring 8
However, there is a problem in that it is not possible to confirm the operation between the semiconductor elements 2 even though a part of the gold is plated out from the outer periphery of the circuit board 1 in the form of a plated lead wire.

【0011】[0011]

【発明が解決しようとする課題】上記したように、従来
においては、ポッティング樹脂で封止するようにした場
合には密着性および耐湿性などの点で信頼性が悪く、モ
ールド樹脂による封止を行おうとした場合には生産が安
定しないという問題があった。
As described above, in the conventional case, when the potting resin is used for sealing, reliability is poor in terms of adhesion and moisture resistance, and sealing with a mold resin is performed. There was a problem that the production was not stable when I tried to go.

【0012】そこで、この発明は、信頼性の向上を図る
ことができるとともに、安定した生産が可能な半導体装
置を提供することを目的としている。また、従来におい
ては、回路基板上に搭載される半導体素子間の動作確認
が行えないという不具合があった。そこで、この発明
は、回路基板上に搭載される半導体素子間の動作確認を
容易に行うことが可能な半導体装置を提供することを目
的としている。
Therefore, an object of the present invention is to provide a semiconductor device which can improve reliability and can be stably manufactured. Further, in the related art, there is a problem in that it is not possible to confirm the operation between the semiconductor elements mounted on the circuit board. Therefore, an object of the present invention is to provide a semiconductor device capable of easily confirming the operation between semiconductor elements mounted on a circuit board.

【0013】[0013]

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、半導体素子が
搭載され、この素子と接続される配線が設けられてなる
回路基板と、この回路基板上に塗布されたレジストと、
このレジストを含む、前記回路基板上にトランスファ成
形されてなるモールド樹脂と、前記回路基板の、前記モ
ールド樹脂の導入部に対応して設けられた、前記モール
ド樹脂との密着性が前記レジストよりも低い金属メッキ
層とから構成されている。
To achieve the above object, in a semiconductor device of the present invention, a semiconductor device is mounted, and a circuit board provided with wirings connected to the semiconductor device, A resist applied on this circuit board,
The adhesiveness between the mold resin formed by transfer molding on the circuit board, including the resist, and the mold resin provided corresponding to the introduction portion of the mold resin of the circuit board is higher than that of the resist. It is composed of a low metal plating layer.

【0014】また、この発明の半導体装置にあっては、
複数の半導体チップが実装される回路基板と、この回路
基板上に実装された前記半導体チップの相互を接続する
接続用配線と、この接続用配線の一端に配置されたテス
ト端子と、このテスト端子および前記半導体チップの実
装部を除く、前記回路基板の一方面上に塗布されたレジ
ストと、このレジストを含む、前記回路基板上にトラン
スファ成形されてなるモールド樹脂と、前記回路基板
の、前記モールド樹脂の導入部に対応して設けられた、
前記モールド樹脂との密着性が前記レジストよりも低い
金属メッキ層とから構成されている。
Further, in the semiconductor device of the present invention,
A circuit board on which a plurality of semiconductor chips are mounted, a connection wiring for connecting the semiconductor chips mounted on the circuit board to each other, a test terminal arranged at one end of the connection wiring, and the test terminal And a resist applied on one surface of the circuit board excluding the mounting portion of the semiconductor chip, a mold resin including the resist and transfer-molded on the circuit board, and the mold of the circuit board. Provided corresponding to the resin introduction part,
It is composed of a metal plating layer having lower adhesion to the mold resin than the resist.

【0015】[0015]

【作用】この発明は、上記した手段により、樹脂との密
着性を変化させることが可能となるため、ゲートブレイ
ク性の向上ならびに樹脂と回路基板との剥離を防止でき
るようになるものである。また、メッキ後は不必要とな
っていた接続用配線を有効に利用することが可能となる
ものである。
The present invention makes it possible to change the adhesiveness with the resin by the above-mentioned means, so that it is possible to improve the gate breakability and prevent the resin from separating from the circuit board. Moreover, after the plating, the connection wiring, which is unnecessary, can be effectively used.

【0016】[0016]

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図1は、本発明にかかる片面トランス
ファモールド型のMCMの概略構成を示すものである。
なお、同図(a)は素子搭載部を透視して示すMCMの
平面図であり、同図(b)は同じくIb−Ib´線に沿
う断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a schematic structure of a single-sided transfer mold type MCM according to the present invention.
It should be noted that FIG. 10A is a plan view of the MCM showing the element mounting portion as seen through, and FIG. 11B is a sectional view taken along line Ib-Ib ′.

【0017】すなわち、回路基板11上には、複数、た
とえば2個の半導体素子12が搭載されている。上記回
路基板11は、たとえばFR−4、FR−5、またはB
Tレジンなどによって構成されている。この回路基板1
1には、上記半導体素子12が接続されるボンディング
パッド14や外部接続端子16、およびこれらの相互を
接続するための配線15,17などが設けられている。
That is, a plurality of, for example, two semiconductor elements 12 are mounted on the circuit board 11. The circuit board 11 is, for example, FR-4, FR-5, or B.
It is composed of T resin and the like. This circuit board 1
1 is provided with a bonding pad 14 to which the semiconductor element 12 is connected, an external connection terminal 16 and wirings 15 and 17 for connecting these to each other.

【0018】各半導体素子12には複数(ここでは14
個)の電極パッド12aが設けられており、電極パッド
12aのそれぞれは、ボンディングワイヤ13を介し
て、ボンディングパッド14と個々に接続されている。
Each semiconductor element 12 has a plurality (here, 14
Individual) electrode pads 12a are provided, and each of the electrode pads 12a is individually connected to the bonding pad 14 via the bonding wire 13.

【0019】ボンディングパッド14は、上記半導体素
子12の各搭載部の周辺に、それぞれの半導体素子12
を囲むようにして配置されている。上記ボンディングパ
ッド14の一部は、外部接続配線15を介して、外部接
続端子16に接続されている。外部接続端子16は、上
記回路基板11の側面を囲むように、その表面側の端部
と裏面側の端部とを結んで形成されている。
The bonding pads 14 are provided on the periphery of each mounting portion of the semiconductor element 12 so as to surround the respective semiconductor elements 12.
It is arranged so as to surround. A part of the bonding pad 14 is connected to the external connection terminal 16 via the external connection wiring 15. The external connection terminal 16 is formed by connecting the end portion on the front surface side and the end portion on the back surface side so as to surround the side surface of the circuit board 11.

【0020】また、上記ボンディングパッド14のいく
つかは、素子間接続配線17を介して、同素子12また
は別の素子12のボンディングパッド14と相互に接続
されている。素子間接続配線17の一端(メッキ引き出
し線)は回路基板11の外周部にまで延長され、その先
端部にはテスト端子としての接続パッド18が配置され
ている。
Further, some of the bonding pads 14 are mutually connected to the bonding pads 14 of the same element 12 or another element 12 via inter-element connection wirings 17. One end (plating lead-out line) of the inter-element connection wiring 17 extends to the outer peripheral portion of the circuit board 11, and a connection pad 18 as a test terminal is arranged at the tip thereof.

【0021】上記外部接続配線15および上記素子間接
続配線17は、たとえば金メッキにより形成されてい
る。この場合、外部接続配線15の金メッキは、上記外
部接続端子16をメッキ用電極として成長され、また、
素子間接続配線17の金メッキは、上記接続パッド18
をメッキ用電極として成長される。
The external connection wiring 15 and the inter-element connection wiring 17 are formed by, for example, gold plating. In this case, the gold plating of the external connection wiring 15 is grown using the external connection terminal 16 as a plating electrode, and
The inter-element connection wiring 17 is plated with gold by the connection pad 18 described above.
Is grown as an electrode for plating.

【0022】一方、上記回路基板11の表面で、上記半
導体素子12の各搭載部とボンディングパッド14およ
び外部接続端子16を除く領域にはレジスト19が塗布
されている。上記レジスト19としては、CCR−23
2CVやCCR−232GVなどの熱硬化性樹脂が用い
られる。
On the other hand, a resist 19 is applied on the surface of the circuit board 11 except the mounting portions of the semiconductor element 12, the bonding pads 14 and the external connection terminals 16. The resist 19 is CCR-23.
A thermosetting resin such as 2CV or CCR-232GV is used.

【0023】このレジスト19を含む、上記回路基板1
1上には、トランスファ成形によりモールド樹脂20が
形成されている(詳細については後述する)。モールド
樹脂20としては、一般的な樹脂性材料、たとえば10
00SRや1000SVなどが用いられる。
The circuit board 1 including the resist 19
A mold resin 20 is formed on the surface 1 by transfer molding (details will be described later). The mold resin 20 is a general resin material, for example, 10
00SR or 1000SV is used.

【0024】また、上記回路基板11上の、モールド樹
脂20の樹脂導入部(ゲート部)に相当する部分には、
上記モールド樹脂20との密着性が上記レジスト19よ
りも劣るメッキ層21が形成されている。
The portion of the circuit board 11 corresponding to the resin introduction portion (gate portion) of the mold resin 20 is
A plating layer 21 is formed which has lower adhesion to the mold resin 20 than the resist 19.

【0025】メッキ層21としては、たとえば上記モー
ルド樹脂20との密着性が、上記回路基板11よりも低
い上記レジスト19よりもさらに低い金メッキや銀メッ
キなどが用いられる。
As the plating layer 21, for example, gold plating or silver plating, which has lower adhesiveness with the mold resin 20 than the resist 19 lower than that of the circuit board 11, is used.

【0026】すなわち、モールド樹脂20との密着性の
度合いは、回路基板11が最も強く、次いでレジスト1
9、メッキ層21の順となっている。このメッキ層21
と上記モールド樹脂20との間には若干のクリアランス
部分(0.05〜0.1mm)が設けられるようになっ
ており、この部分にまで上記レジスト19が形成されて
いる。これにより、メッキ層21上に形成された不要な
樹脂を取り除くための作業性が確保される。
That is, the degree of adhesion with the mold resin 20 is strongest in the circuit board 11, and then in the resist 1
9 and the plated layer 21 in this order. This plating layer 21
A slight clearance portion (0.05 to 0.1 mm) is provided between the mold resin 20 and the mold resin 20, and the resist 19 is formed up to this portion. This ensures workability for removing the unnecessary resin formed on the plated layer 21.

【0027】たとえば、上記レジスト19は、モールド
樹脂20の外形よりも0.5mm以上の余裕をもって形
成されるとともに、上記メッキ層21と接し、かつ上記
ゲート部からの樹脂の横漏れを防止する目的で、上記メ
ッキ層21の両サイドを囲むようにして形成されてい
る。
For example, the resist 19 is formed with a margin of 0.5 mm or more from the outer shape of the mold resin 20, is in contact with the plating layer 21, and prevents lateral leakage of the resin from the gate portion. Then, it is formed so as to surround both sides of the plating layer 21.

【0028】このような構成、つまり片面トランスファ
モールド型のMCMによれば、ポッティング樹脂で封止
するようにした場合よりも、密着性および耐湿性などの
点で、半導体装置としての信頼性を向上できる。
According to such a structure, that is, the single-sided transfer mold type MCM, the reliability as a semiconductor device is improved in terms of adhesion and moisture resistance as compared with the case where the potting resin is used for sealing. it can.

【0029】しかも、メッキ層21により、ゲート部の
上記モールド樹脂20との密着性を、上記レジスト19
と上記モールド樹脂20との密着性よりも低下させるこ
とができる。このため、ゲートブレイク時の、ゲート部
の不要な樹脂を取り除くための作業が容易となり、誤っ
て回路基板11とモールド樹脂20とが剥離されるとい
った不具合を解消でき、生産の安定化が可能となる。
Moreover, the adhesion of the gate portion to the mold resin 20 is improved by the plating layer 21 and the resist 19 is used.
And the adhesiveness with the mold resin 20 can be lowered. Therefore, the work for removing the unnecessary resin in the gate portion at the time of the gate break becomes easy, and the problem that the circuit board 11 and the mold resin 20 are accidentally peeled off can be solved and the production can be stabilized. Become.

【0030】また、素子間接続配線17の一端より引き
出されたメッキ引き出し線の先端に接続パッド(レジス
ト19より露出)18を配置することで、従来、素子間
接続配線17の金メッキのためだけに用いられ、メッキ
後はまったく不必要なものとなっていたメッキ引き出し
線を有効に利用できるようになる。すなわち、このメッ
キ引き出し線を利用しての、半導体素子12間の動作確
認を行うことが容易に可能となる。
Further, by arranging the connection pad (exposed from the resist 19) 18 at the tip of the plated lead-out wire drawn out from one end of the inter-element connection wiring 17, conventionally, only for gold plating of the inter-element connection wiring 17. It is possible to effectively use the plated lead wires that were used and were completely unnecessary after plating. That is, it is possible to easily confirm the operation between the semiconductor elements 12 by using this plated lead wire.

【0031】図2は、上記したMCMの、トランスファ
成形によるモールド樹脂20の形成方法について示すも
のである。ここでは、上記図1に示したMCMをII−II
´線に沿う断面として示している。
FIG. 2 shows a method of forming the molding resin 20 by transfer molding of the above MCM. Here, the MCM shown in FIG.
It is shown as a cross section along the line.

【0032】モールド樹脂20の形成は、まず、レジス
ト19が塗布された上記回路基板11の上側に、金型3
1が固定される。この金型31には、上記した封止用の
樹脂を導入するためのゲート部31a、および上記外部
接続端子16などを除く領域をモールド樹脂20で封止
するためのキャビティ部31bなどが設けられている。
The mold resin 20 is formed by first forming the mold 3 on the upper side of the circuit board 11 coated with the resist 19.
1 is fixed. The mold 31 is provided with a gate portion 31a for introducing the above-mentioned sealing resin, a cavity portion 31b for sealing the region excluding the external connection terminal 16 and the like with the mold resin 20, and the like. ing.

【0033】樹脂は、溶融された状態で、上記ゲート部
31aより金型31内に注入される。そして、キャビテ
ィ部31b内に充填される。金型31は、上記キャビテ
ィ部31b内に充填された樹脂が十分に硬化された後、
回路基板11より取り外される。
The resin in a molten state is poured into the mold 31 through the gate portion 31a. Then, the cavity 31b is filled. After the resin filled in the cavity portion 31b is sufficiently cured, the mold 31 is
It is removed from the circuit board 11.

【0034】また、ゲート部31aにて硬化された樹脂
は取り除かれ、キャビティ部31b内にて硬化された樹
脂だけが残されることにより、上記外部接続端子16な
どを除く領域のみが、モールド樹脂20により封止され
る。
Further, the resin hardened in the gate portion 31a is removed, and only the resin hardened in the cavity portion 31b is left, so that only the region excluding the external connection terminal 16 and the like has the mold resin 20. It is sealed by.

【0035】この場合、ゲート部31aに対応する回路
基板11上にはメッキ層21が形成されているため、樹
脂との密着性はレジスト19のそれよりも弱く、ゲート
部31aにて硬化された樹脂は簡単に取り除くことがで
きる。
In this case, since the plating layer 21 is formed on the circuit board 11 corresponding to the gate portion 31a, the adhesion to the resin is weaker than that of the resist 19, and the resin is hardened at the gate portion 31a. The resin can be easily removed.

【0036】一方、キャビティ部31bに対応する回路
基板11上には、半導体素子12の搭載部とボンディン
グパッド14などを除く部分にレジスト19が形成され
ているため、キャビティ部31b内にて硬化された樹
脂、つまりモールド樹脂20は高い密着性をもって形成
される。
On the other hand, on the circuit board 11 corresponding to the cavity portion 31b, the resist 19 is formed on the portion excluding the mounting portion of the semiconductor element 12 and the bonding pad 14, so that it is cured in the cavity portion 31b. The resin, that is, the mold resin 20, is formed with high adhesion.

【0037】したがって、ゲートブレイク時のゲートブ
レイク性を向上できるとともに、回路基板11とモール
ド樹脂20とが簡単に剥離されるのを防ぐことが容易に
可能となる。
Therefore, it is possible to improve the gate breaking property at the time of the gate break and easily prevent the circuit board 11 and the mold resin 20 from being easily separated.

【0038】ここで、上記実施例におけるレジスト19
としては、エアベント構造を有して形成するようにして
も良い。図3は、エアベント構造を有して形成されたレ
ジスト19の一例を示すものである。なお、同図(a)
にはレジスト19の平面図を、同図(b)には同じく側
面図を示している。
Here, the resist 19 in the above embodiment is used.
Alternatively, it may be formed to have an air vent structure. FIG. 3 shows an example of the resist 19 having an air vent structure. The figure (a)
A plan view of the resist 19 and a side view of the same are shown in FIG.

【0039】このレジスト19は、たとえば回路基板1
1の対角にレジストが存在しないレジスト抜きパターン
19aが設けられた、4つのレジストパターン19bに
よって形成されている。
The resist 19 is, for example, the circuit board 1.
It is formed by four resist patterns 19b in which a resist removal pattern 19a in which no resist is present is provided on one diagonal.

【0040】また、各レジストパターン19bには、回
路基板11の各辺に沿ってレジスト抜きパターン19c
が設けられている。これらレジスト抜きパターン19
a,19cは、トランスファ成形の際のボイドの発生量
や発生箇所に応じて、任意の位置に、必要に応じて設け
るようにすれば良い。
Further, the resist pattern 19b is formed along the respective sides of the circuit board 11 in the resist pattern 19c.
Is provided. These resist removal patterns 19
The a and 19c may be provided at arbitrary positions as needed, depending on the amount and location of voids generated during transfer molding.

【0041】これにより、ボイドの低減が図れるため、
信頼性の向上が可能となる。また、金型31にエアベン
ト構造を設ける必要がなくなるため、金型31を安価に
製造でき、製造コストの削減が可能となる。
As a result, voids can be reduced,
The reliability can be improved. Further, since it is not necessary to provide the mold 31 with the air vent structure, the mold 31 can be manufactured at low cost, and the manufacturing cost can be reduced.

【0042】また、レジスト抜きパターン19a,19
cとしては、回路基板11を露出する(レジストが存在
しない)ものに限らず、たとえばレジストの厚さを変え
て断差状(凹状)に形成することも可能である。
Further, the resist removal patterns 19a, 19
The c is not limited to the one that exposes the circuit board 11 (the resist does not exist), and it is also possible to change the thickness of the resist to form a cleaved shape (concave shape).

【0043】図4は、上記MCMにおいて、接続パッド
18を回路基板11の裏面に設けた場合を例に示すもの
である。なお、同図(a)は素子搭載部を透視して示す
MCMを上から見た平面図であり、同図(b)はMCM
を下から見た平面図である。
FIG. 4 shows an example in which the connection pad 18 is provided on the back surface of the circuit board 11 in the above MCM. It is to be noted that FIG. 10A is a plan view of the MCM as seen through the element mounting portion as seen from above, and FIG.
It is the top view seen from the bottom.

【0044】たとえば、接続パッド18は、回路基板1
1の裏面において、外部接続端子16の相互間に配置さ
れている。この接続パッド18には、回路基板11に形
成されたスルーホール41を介して、素子間接続配線1
7の一端(メッキ引き出し線)が接続されている。
For example, the connection pad 18 is used for the circuit board 1.
On the back surface of No. 1, they are arranged between the external connection terminals 16. The inter-element connection wiring 1 is connected to the connection pad 18 via a through hole 41 formed in the circuit board 11.
One end of 7 (plated lead wire) is connected.

【0045】素子間接続配線17の金メッキは、回路基
板11の裏面に設けられた上記接続パッド18をメッキ
用電極として成長される。そして、回路基板11の裏面
には、上記外部接続端子16および上記接続パッド18
を除く領域にレジスト42が形成され、上記素子間接続
配線17およびスルーホール41などがレジスト42に
よって被覆されている。
The gold plating of the inter-element connection wiring 17 is grown by using the connection pad 18 provided on the back surface of the circuit board 11 as a plating electrode. The external connection terminal 16 and the connection pad 18 are provided on the back surface of the circuit board 11.
A resist 42 is formed in a region other than that, and the inter-element connection wiring 17 and the through hole 41 are covered with the resist 42.

【0046】このような構成によれば、上記実施例と同
様に、半導体素子12間の動作確認が容易に可能となる
だけでなく、メーカ側で使用する接続パッド18の存在
をユーザに意識させることがない。
With such a configuration, as in the above-described embodiment, not only the operation confirmation between the semiconductor elements 12 can be easily performed, but also the user is made aware of the existence of the connection pad 18 used by the manufacturer. Never.

【0047】また、配線15,17の引き回しなど、回
路基板11の表面を有効に利用できる。なお、上記実施
例においては、半導体素子がワイヤを介してボンディン
グ接続されてなるMCMを例に説明したが、これに限ら
ず、たとえばBGA(BallGrid Array)
やLCC(Leadless Chip Carry)
方式のMCMにも適用できる。その他、この発明の要旨
を変えない範囲において、種々変形実施可能なことは勿
論である。
Further, the surface of the circuit board 11 can be effectively utilized by arranging the wirings 15 and 17. In the above embodiments, the MCM in which the semiconductor elements are bonded and connected via the wires has been described as an example, but the present invention is not limited to this and, for example, BGA (Ball Grid Array).
And LCC (Leadless Chip Carry)
It is also applicable to the MCM of the system. Of course, various modifications can be made without departing from the scope of the invention.

【0048】[0048]

【発明の効果】以上、詳述したようにこの発明によれ
ば、信頼性の向上を図ることができるとともに、安定し
た生産が可能な半導体装置を提供できる。また、回路基
板上に搭載される半導体素子間の動作確認を容易に行う
ことが可能な半導体装置を提供できる。
As described above in detail, according to the present invention, it is possible to provide a semiconductor device which can improve reliability and can be stably manufactured. Further, it is possible to provide a semiconductor device capable of easily confirming the operation between the semiconductor elements mounted on the circuit board.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例にかかるMCMの概略を示
す構成図。
FIG. 1 is a configuration diagram showing an outline of an MCM according to an embodiment of the present invention.

【図2】同じく、MCMの、トランスファ成形によるモ
ールド樹脂の形成方法について示す断面図。
FIG. 2 is a sectional view showing a method of forming a mold resin by transfer molding of the MCM.

【図3】同じく、MCMに用いられるレジストの一例を
概略的に示す構成図。
FIG. 3 is a configuration diagram schematically showing an example of a resist used for MCM.

【図4】同じく、MCMの、他の構成例を示す平面図。FIG. 4 is a plan view showing another configuration example of the MCM.

【図5】従来技術とその問題点を説明するために示すM
CMの概略構成図。
FIG. 5 is an M shown to explain the related art and its problems.
The schematic block diagram of CM.

【符号の説明】[Explanation of symbols]

11…回路基板、12…半導体素子、13…ボンディン
グワイヤ、14…ボンディングパッド、15…外部接続
配線、16…外部接続端子、17…素子間接続配線、1
8…接続パッド、19…レジスト、19a,19c…レ
ジスト抜けパターン、19b…レジストパターン、20
…モールド樹脂、21…メッキ層、31…金型、31a
…ゲート部、31b…キャビティ部、41…スルーホー
ル。
11 ... Circuit board, 12 ... Semiconductor element, 13 ... Bonding wire, 14 ... Bonding pad, 15 ... External connection wiring, 16 ... External connection terminal, 17 ... Inter-element connection wiring, 1
8 ... Connection pad, 19 ... Resist, 19a, 19c ... Resist missing pattern, 19b ... Resist pattern, 20
... Mold resin, 21 ... Plating layer, 31 ... Mold, 31a
... gate portion, 31b ... cavity portion, 41 ... through hole.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 // B29L 31:34 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display area // B29L 31:34

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子が搭載され、この素子と接続
される配線が設けられてなる回路基板と、 この回路基板上に塗布されたレジストと、 このレジストを含む、前記回路基板上にトランスファ成
形されてなるモールド樹脂と、 前記回路基板の、前記モールド樹脂の導入部に対応して
設けられた、前記モールド樹脂との密着性が前記レジス
トよりも低い金属メッキ層とを具備したことを特徴とす
る半導体装置。
1. A circuit board on which a semiconductor element is mounted and a wiring connected to the element is provided, a resist applied on the circuit board, and transfer molding on the circuit board including the resist. And a metal plating layer, which is provided corresponding to the introduction portion of the mold resin of the circuit board and has a lower adhesiveness with the mold resin than the resist. Semiconductor device.
【請求項2】 前記レジストは、前記金属メッキ層のサ
イドを囲むように形成されてなることを特徴とする請求
項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the resist is formed so as to surround a side of the metal plating layer.
【請求項3】 前記レジストは、少なくとも前記モール
ド樹脂の導入部と対向する位置に凹部が形成されてなる
エアベント構造を有することを特徴とする請求項1に記
載の半導体装置。
3. The semiconductor device according to claim 1, wherein the resist has an air vent structure in which a concave portion is formed at least at a position facing the introduction portion of the mold resin.
【請求項4】 複数の半導体チップが実装される回路基
板と、 この回路基板上に実装された前記半導体チップの相互を
接続する接続用配線と、 この接続用配線の一端に配置されたテスト端子と、 このテスト端子および前記半導体チップの実装部を除
く、前記回路基板の一方面上に塗布されたレジストと、 このレジストを含む、前記回路基板上にトランスファ成
形されてなるモールド樹脂と、 前記回路基板の、前記モールド樹脂の導入部に対応して
設けられた、前記モールド樹脂との密着性が前記レジス
トよりも低い金属メッキ層とを具備したことを特徴とす
る半導体装置。
4. A circuit board on which a plurality of semiconductor chips are mounted, a connection wiring for connecting the semiconductor chips mounted on the circuit board to each other, and a test terminal arranged at one end of the connection wiring. A resist applied on one surface of the circuit board excluding the test terminals and the mounting portion of the semiconductor chip; a mold resin including the resist and transfer-molded on the circuit board; A semiconductor device comprising: a metal plating layer provided on a substrate corresponding to the introduction portion of the mold resin, the metal plating layer having lower adhesion to the mold resin than the resist.
【請求項5】 前記接続用配線は、メッキにより形成さ
れてなることを特徴とする請求項4に記載の半導体装
置。
5. The semiconductor device according to claim 4, wherein the connection wiring is formed by plating.
【請求項6】 前記メッキは、前記接続用配線の一端に
配置されたテスト端子をメッキ電極として成長されてな
ることを特徴とする請求項5に記載の半導体装置。
6. The semiconductor device according to claim 5, wherein the plating is grown by using a test terminal arranged at one end of the connection wiring as a plating electrode.
【請求項7】 前記テスト端子は、前記回路基板の他方
面に配置され、スルーホールを介して前記接続用配線と
接続されてなることを特徴とする請求項4に記載の半導
体装置。
7. The semiconductor device according to claim 4, wherein the test terminal is arranged on the other surface of the circuit board and is connected to the connection wiring via a through hole.
JP17903694A 1994-07-29 1994-07-29 Semiconductor device Pending JPH0845974A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17903694A JPH0845974A (en) 1994-07-29 1994-07-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17903694A JPH0845974A (en) 1994-07-29 1994-07-29 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0845974A true JPH0845974A (en) 1996-02-16

Family

ID=16059003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17903694A Pending JPH0845974A (en) 1994-07-29 1994-07-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0845974A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260795A (en) * 1999-03-09 2000-09-22 Nec Corp Resin-sealed semiconductor device substrate and resin- sealing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260795A (en) * 1999-03-09 2000-09-22 Nec Corp Resin-sealed semiconductor device substrate and resin- sealing semiconductor device

Similar Documents

Publication Publication Date Title
JP3578770B2 (en) Semiconductor device
JP2002057241A (en) Semiconductor package including transplantable conductive pattern, and manufacturing method thereof
JP2011146751A (en) Method of manufacturing semiconductor package and semiconductor package
JPS6290953A (en) Resin-sealed semiconductor device
JPH11307675A (en) Resin-encapsulate semiconductor device and its manufacture
JP2000150760A (en) Terminal land frame and its manufacture
JPH10200016A (en) Printed circuit board for ball grid array semiconductor package, and molding method for ball grid array semiconductor package using the same
JP3478139B2 (en) Lead frame manufacturing method
KR19990013363A (en) Chip scale package and manufacturing method thereof
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
JPH0845974A (en) Semiconductor device
JPH1093013A (en) Semiconductor device
JP3976311B2 (en) Lead frame manufacturing method
JP3672885B2 (en) Semiconductor device
JP4140555B2 (en) Manufacturing method of semiconductor package
JP2907195B2 (en) Method for manufacturing semiconductor device
JPH10154768A (en) Semiconductor device and its manufacturing method
JP2001077285A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
KR100247641B1 (en) Package and method of manufacturing the same
JP2001024033A (en) Tape for mounting semiconductor elements semiconductor device and manufacture thereof
JP3197847B2 (en) Resin-sealed semiconductor device
JP3136274B2 (en) Semiconductor device
JP2005328057A (en) Manufacturing method of semiconductor package, and the semiconductor package
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
JP2000332146A (en) Resin-sealed semiconductor device, circuit material usable therefor and manufacture thereof