JPH0843414A

JPH0843414A - 回転速度検出装置

Info

Publication number: JPH0843414A
Application number: JP17412094A
Authority: JP
Inventors: Katsuhiro Teramae; 勝広寺前
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1994-07-26
Filing date: 1994-07-26
Publication date: 1996-02-16

Abstract

(57)【要約】【目的】検出可能距離を大きくし、偏心によるうねりの
影響を抑えて安定した検出出力を得る。【構成】検出部１の出力電圧Ｖｓと基準発振電圧Ｖｒと
を差動増幅器６にて差動増幅する。差動増幅器６の出力
電圧Ｖsub を２つの比較器９₁，９₂において４つの比
較電圧Ｖth1 〜Ｖth4 と比較し、ロータの凹凸に応じた
検出信号を得ている。複数の比較電圧Ｖth1 〜Ｖth4 を
設定したことにより、出力電圧Ｖsub はその上昇及び下
降時にいずれかの比較電圧Ｖth1 〜Ｖth4 を越えるよう
に設定することができる。よって、検出部１の出力の絶
対値レベルが変動しても、ロータと検出コイルＬとの距
離に対する差動増幅器６の出力電圧Ｖsub のばらつきを
小さく抑えることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、自動車の車輪やトラン
スミッション等に取り付けて車輪軸や駆動軸等の回転速
度を検出する回転速度検出装置に関するものである。

【０００２】

【従来の技術】近年、自動車にはアンチロックブレーキ
システム、オートマチックトランスミッション或いはナ
ビゲーションシステム等が搭載され、これらの装置は自
動車の走行速度を検出して種々の制御を行なうものであ
り、そのために自動車の走行速度の検出が重要性を増し
てきている。

【０００３】ところで、上記のように自動車の走行速度
を検出するためには、耐熱性、耐環境性等を考慮して、
一般的には光学式や接触式の検出装置よりも磁気による
検出装置が使用されている。例えば、略中心に挿通され
た回転軸（車軸）に固定されてこの回転軸と一体に回転
するロータを磁界中に設置し、ロータの回転による磁界
の変化をホール素子や磁気抵抗素子によって検出した
り、あるいは、コイルに高周波電流を流すことにより高
周波磁界を発生させ、この高周波磁界中にロータを配置
し、高周波磁界によってロータの表面に生じる渦電流が
ロータの回転により変化し、それによって生じる上記コ
イルのインピーダンスやＱファクタの変化を検出する方
法が採られている。

【０００４】上記高周波磁界による検出方式（以下、高
周波磁界方式と略す）の具体例を図８及び図９により簡
単に説明する。図８に示す回転速度検出装置において
は、高周波発振器４０によりコイル４１を駆動して発生
させた高周波磁界中でロータ４２を回転させることによ
り、コイル４１と対向するロータ４２の円周方向に沿っ
た面を高周波磁界の磁束が貫き、それによってロータ４
２の円周方向に沿った面に渦電流を生じさせている。一
方、この渦電流により生じる磁界によって逆に高周波磁
界が影響を受けてコイル４１のインピーダンスやＱファ
クタが変化し、高周波発振器４０によるコイル４１の発
振振幅が変化することになる。

【０００５】しかるに、ロータ４２の円周方向に沿った
面には凹凸部４２ａが設けられているため、ロータ４２
の回転に伴ってロータ４２の凹凸部４２ａとコイル４１
との距離が変化し、ロータ４２の円周方向に沿った面を
貫く磁束がロータ４２の回転に応じて変化する。その結
果、ロータ４２の上記面に生じる渦電流の大きさが変化
するので、ロータ４２の凹凸部４２ａに応じて高周波発
振器４０の発振出力が変化する。そして、その変化を検
出することによってロータ４２の回転速度を検出するこ
とができるのである。

【０００６】つまり、検出部４３に設けられた信号検出
用抵抗Ｒにより得られる高周波信号は、ロータ４２の回
転速度に応じた周期で発振振幅が変化する（図９（ａ）
参照）。そして、その出力を整流器４４で整流し（図９
（ｂ）参照）、さらにその出力を低域通過フィルタ４５
で濾過して検出出力を得ている（図９（ｃ）参照）。し
たがって、検出出力の出力レベルがロータ４２の回転数
により変化しないので、停止から高速までの広い範囲の
回転速度を検出できるのである。なお、整流器４４の出
力をその波高値でホールドしたり、原発振の２倍の周波
数成分をその出力からフィルタによって除去してロータ
４２の回転速度に応じた検出出力を得ることもできる。

【０００７】ここで、図９（ｃ）に示す検出出力の谷部
が、図１０に示すロータ４２の凸部に対応する信号Ａで
あり、山部が凹部に対応する信号Ｂとなり、２つの信号
Ａ，Ｂのレベルはコイル４１とロータ４２との距離に応
じて変化する。したがって、図１０に示すように、検出
部４３のコイル４１とロータ４２との距離を一定距離に
固定すれば、ロータ４２の凹凸部４２ａに対応した安定
した検出出力が得られることになり、その距離に応じて
２つの信号Ａ，Ｂの中間レベルに比較値Ｖthを設定する
ことによって、ロータ４２の凹凸部４２ａに対応した"
0" ,"1"の出力を得ることができる。また、図１０の場
合であれば、コイル４１とロータ４２との距離が約０．
８ｍｍまでは検出可能ということになる（以下、検出可
能距離と呼ぶ）。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
ような回転速度検出装置を実際に使用する場合には、使
用用途や環境などに応じて、検出可能距離を変えるのが
普通であり、検出可能距離としては最大数ｍｍ程度まで
保証する必要がある。ところが、図１０の場合であれ
ば、検出可能距離の最大値はせいぜい０．８ｍｍ程度し
かなく、それ以上は基本的に固定された比較値Ｖthを用
いる方法では検出は不可能であり、実用に適さない。ま
た、ロータ４２の凹凸部４２ａの段差の寸法も考慮する
必要があり、結局検出可能距離に応じて比較値Ｖthを変
えなければならない。

【０００９】一方、検出出力は、ある時点でコイル４１
と対向するロータ４２の１つの凸部又は凹部に対応する
ことが理想であるが、実際には隣接する凹凸部４２ａの
影響を全く無視することはできず、凸部と凹部とに対応
した２つの信号Ａ，Ｂのレベル差が小さくなってしま
う。すなわち、１個の検出素子（この場合はコイル４
１）でロータ４２の凹凸部４２ａに対応した検出出力を
得て、その検出出力の絶対値レベルを比較値Ｖthと比較
する方法では、検出可能距離はロータ４２の凹凸部４２
ａの段差寸法よりも大きくすることができないという問
題がある。

【００１０】さらに、温度変化などの環境条件を含めた
回路の動作状態や検出素子の特性ばらつきなどによって
検出出力が変動するため、比較値の設定が困難になると
ともに、検出可能距離を大きくすることができない。そ
れに対して、図１１及び図１２に示す高周波磁界方式の
回転速度検出装置は、検出部１の検出素子で得た検出出
力の絶対値レベルを比較値と比較するのではなく、ロー
タ４２の凹凸部４２ａに対する検出出力の差分を比較値
と比較することによって、上記問題の解決を図ったもの
である。図１１及び図１２に示すように、検出素子であ
るコイルＬ₁と２つのコンデンサＣx ，Ｃy の直列回路
とを並列に接続した共振回路にトランジスタＴr₀のコレ
クタ電流を供給して発振させ、コイルＬ₁によって励起
される高周波磁界中にロータ４２を配置し、２つのコン
デンサＣx ，Ｃy の接続点より検出出力を得ている。す
なわち、ロータ４２の回転によるコイルＬ₁のインピー
ダンスやＱファクタの変化によって共振回路の共振条件
が変化することを利用して、ロータ４２の回転に応じて
振幅の変化する高周波信号を検出出力としている。ま
た、検出部１の他の構成として、図１３に示すように、
共振回路においてブリッジを構成し、検出コイルＬ₁と
抵抗Ｒ₀及び２つのコンデンサＣx ，Ｃy の各インピー
ダンスをブリッジの平衡条件を満たすような値に設定す
ることにより、各素子のばらつきのみに影響されるだけ
の安定した検出部１の検出出力を得るようにしたものも
ある。

【００１１】さらに、上記検出出力を整流回路４７にて
整流し、微分回路にて直流分を除去してロータ４２の凹
凸部４２ａに対する差分を得て、この差分を差動増幅器
４９において所定の基準電圧との間で差動増幅し、差動
増幅器４９の差動出力を比較器５０にて比較電圧と比較
することにより、ロータ４２の回転に応じた検出出力を
比較器５０の出力から得ることができ、上記の検出可能
距離を大きくすることができるものである。

【００１２】しかし、上記の構成においては、ロータ４
２の回転速度が低い場合には共振回路の共振電圧の振幅
変化も小さくなるので、低速での検出感度が悪くなると
いう問題がある（図１４及び図１５参照）。そこで、検
出可能距離を大きくするために、２つの検出素子をロー
タ４２の凸部と凹部とにそれぞれ対向させて配置し、各
々の検出素子から得られる検出出力を差動増幅すること
によって、凹凸部４２ａの段差の寸法に対応する検出出
力を得るようにしたものが提案されている。

【００１３】ところが、上記構成においても、ロータ４
２の凹凸部４２ａのピッチと、２つの検出素子のピッチ
との差に起因する感度低下が生じたり、２つの検出素子
の取付位置とロータ４２の回転軸とのずれにより、或い
は２つの検出素子とそれを含む２つの検出チャンネルの
特性のばらつきと環境変化に対する特性変化の差によっ
て２つの検出素子の出力間のバランスが崩れて検出能力
が低下してしまう。さらに、２つの検出素子間の相互干
渉による感度低下や、２つの検出素子の特性を揃えた
り、調整しなければならない。

【００１４】また、上記構成により低速域での検出感度
を向上させることによって、ロータ４２の偏心による検
出出力の振幅変動やうねりの発生が顕著になり、回転速
度の検出誤差等が生じてしまう。上述の方式において
は、ロータの偏心によって出力電圧の振幅が変動し、し
かもロータが金属で形成されているためにロータの凹凸
部以外の部分からの影響を受けて出力電圧にうねりが生
じる。その結果、波高値のレベルが基準電圧を越えてい
るにも関わらず検出出力が出ず、検出誤差が生じてしま
う。

【００１５】すなわち、磁界変化を検出するためのホー
ル素子や磁気抵抗素子あるいはコイル４１とロータ４２
の凹凸部４２ａとのギャップがロータ４２の偏心によっ
て一定でなくなるため、ロータ４２とコイル４１との距
離が長いときには出力電圧の振幅は小さくなり、ロータ
４２とコイル４１との距離が短いときには逆に振幅が大
きくなる。さらに、ロータ４２の凹凸部４２ａ以外の部
分からの影響を受けて出力電圧にうねりが生じ、出力電
圧にうねりによる直流ドリフトが生じるために、波高値
のレベルが基準電圧を越えているにも関わらず検出出力
が出力されず、検出誤差が生じてしまう。

【００１６】一方、２つの検出素子を用いた上述の従来
構成では、２つの検出素子とロータ４２との距離を全く
等しくすることは困難であるので、僅かにうねりが生じ
てしまう。また、上記距離の変化による出力電圧の振幅
変動を抑えることはできない。本発明は、上記問題に鑑
みてなされたものであり、回転速度が検出可能な検出素
子とロータとの距離を大きくでき、偏心によるうねりの
影響を抑えた回転速度検出装置の提供を目的とするもの
である。

【００１７】

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、磁界中にて回転軸と一体に回転
し回転方向に沿った周部に一定の間隔で多数の凹凸を形
成したロータと、ロータの回転による磁界の変化を検出
する検出素子を具備し磁界の変化量に応じた出力を得る
検出部と、複数の比較器を具備し段階的に設定した複数
の比較値と検出部の出力とを比較する多段階比較部とを
備え、回転するロータの凹凸に対応した検出出力を多段
階比較部の出力から得ることを特徴とする。

【００１８】請求項２の発明は、請求項１の発明におい
て、何れかの比較器における比較結果が変化したときに
変化後の比較結果が所定の時間だけ維持されているか否
かを監視し維持されているときにのみ比較結果を出力し
てノイズによる誤検出を防止する誤検出防止手段を多段
階比較部に設けたことを特徴とする。請求項３の発明
は、請求項１又は請求項２の発明において、論理回路に
より構成され何れかの比較器における比較結果の変化に
応じてトリガ信号を出力するトリガ発生手段と、このト
リガ信号に応じて多段階比較部の出力を反転させる出力
反転手段とを備えたことを特徴とする。

【００１９】

【作用】請求項１の発明の構成では、磁界中にて回転軸
と一体に回転し回転方向に沿った周部に一定の間隔で多
数の凹凸を形成したロータと、ロータの回転による磁界
の変化を検出する検出素子を具備し磁界の変化量に応じ
た出力を得る検出部と、複数の比較器を具備し段階的に
設定した複数の比較値と検出部の出力とを比較する多段
階比較部とを備え、回転するロータの凹凸に対応した検
出出力を多段階比較部の出力から得るので、複数の比較
値を段階的に設定することにより、検出部の出力が凹凸
により上昇下降する際に、何れかの比較値に対して上下
することになり、検出部の出力の絶対値レベルがロータ
と検出素子との距離によって変わっても安定した検出が
可能となる。また、ロータと検出素子との距離を任意の
距離に設定した場合、その距離に対応する検出部の出力
のレベルから一定の余裕量を引いたレベルに複数の比較
値を段階的に設定すれば、検出部の出力のばらつきや回
路特性のばらつきに対しても安定した検出出力を得るこ
とができる。

【００２０】請求項２の発明の構成では、何れかの比較
器における比較結果が変化したときに変化後の比較結果
が所定の時間だけ維持されているか否かを監視し維持さ
れているときにのみ比較結果を出力してノイズによる誤
検出を防止する誤検出防止手段を多段階比較部に設けた
ので、ノイズによって瞬間的に比較器の比較結果に変化
が生じても、ノイズによって生じた比較結果は極僅かの
時間のうちに元に戻ってしまうから、多段階比較部の出
力は上記ノイズによっては変化せず、ノイズによる回転
速度の誤検出を防止し、耐ノイズ性を向上させることが
できる。

【００２１】請求項３の発明の構成では、論理回路によ
り構成され何れかの比較器における比較結果の変化に応
じてトリガ信号を出力するトリガ発生手段と、このトリ
ガ信号に応じて多段階比較部の出力を反転させる出力反
転手段とを備えたので、多段階比較部からはロータの凹
凸に対応した２値化された検出出力を得ることができ、
しかも、トリガ発生手段はコンデンサのような受動素子
を用いずに論理回路により構成されているから、多段階
比較部をＩＣ化する際にＩＣチップが大型化するのを防
ぐことができる。

【００２２】

【実施例】

（実施例１）以下、本実施例を図面を参照して説明す
る。本実施例の回路ブロック図を図１に示す。図１に示
すように、本実施例における回転速度検出装置は、ロー
タ（図示せず）の回転による磁界の変化を検出するため
の検出素子である検出コイルＬを備えた共振回路２から
成る検出部１と、共振回路２の検出コイルＬを駆動して
高周波の磁界を発生させる発振回路３と、検出部１の出
力電圧Ｖｓを整流する整流回路４₁と、発振回路３の出
力より基準発振電圧Ｖｒを得る基準発振信号回路５と、
基準発振電圧Ｖｒを整流する整流回路４₂と、整流され
た出力電圧Ｖｓと基準発振電圧Ｖｒとの差分を増幅する
差動増幅器６と、基準電圧回路７の基準電圧出力により
複数の比較電圧Ｖth1 …を段階的に設定する比較電圧設
定部８と、各比較電圧Ｖth1 …と差動増幅器６の出力電
圧Ｖsub とを比較する２つの比較器９₁，９₂及び各比
較器９₁，９₂の出力からロータの回転に応じた論理値
の検出出力を得る論理回路部１０を具備する多段階比較
部１１と、複数の比較電圧Ｖth1 …にヒステリシスを与
えるヒステリシス発生部１２と、発振回路３の出力を整
形する波形整形回路１３と、波形整形回路１３の出力に
同期する２ビットのカウンタ１４とを備えている。な
お、ロータは従来例のものと共通であって、回転方向に
沿った周部に一定の間隔で多数の凹凸を形成してある。
但し、ロータの材質は本発明の要旨ではなく、金属製以
外にも、金属と樹脂とで形成されるもの等、回転により
磁界を変化させるものであればよい。

【００２３】また、本実施例においては、検出素子とし
ての検出コイルＬを磁界を発生させる励起用コイルと兼
用しており、検出部１が検出コイルＬを含む共振回路２
と発振回路３とから成る磁界発生部の一部となってい
る。検出部１においては、ロータの回転による磁界変化
に伴って検出コイルＬのインピーダンスやＱファクタが
変化するため、図２及び図３に示すように、検出部１の
出力電圧Ｖｓの振幅はロータの回転により変化すること
となる。なお、図２は検出コイルＬとロータとの距離が
長い場合、図３はその距離が短い場合を表している。

【００２４】そして、出力電圧Ｖｓ及び基準発振電圧Ｖ
ｒを整流回路４₁，４₂で整流し、差動増幅器６におい
て差動増幅して差分の電圧Ｖsub を得ている（図２及び
図３参照）。上記出力電圧Ｖsub はオペアンプからなる
２つの比較器９₁，９₂の反転入力端子に入力してあ
る。そして、各比較器９₁，９₂の非反転入力端子には
比較電圧設定部８より出力される４つの比較電圧Ｖth1
〜Ｖth4 が入力してある。

【００２５】比較電圧設定部８は、基準電圧回路７の基
準電圧とヒステリシス発生部１２の出力とを加算する加
算器１５と、抵抗Ｒ₁〜Ｒ₄を直列接続し加算器１５の
出力電圧を分圧する分圧回路１６と、抵抗Ｒ₃と抵抗Ｒ
₄との接続点とアースとの間に接続されてカウンタ１４
の一方のビット出力Ｐ₂によってオン・オフされるアナ
ログスイッチＳＷとからなるものである。

【００２６】論理回路部１０は、２個のフリップフロッ
プＦＦ₁₁，ＦＦ₁₂を直列に並べて一方の出力Ｑ₁₁を他方
の入力Ｄ₁₂に接続してなるシフトレジスタＳＲ₁を２組
ずつ各比較器９₁，９₂の出力側に並列に接続し、各シ
フトレジスタＳＲ₁〜ＳＲ₄の前段のフリップフロップ
ＦＦ₁₁…の出力Ｑ₁₁…と、後段のフリップフロップＦＦ
₁₂…の出力Ｑ₁₂…との論理和及び論理積を得るオア回路
ＯＲ₁〜ＯＲ₄及びアンド回路ＡＮＤ₁〜ＡＮＤ₄とを
備えている。

【００２７】４つのシフトレジスタＳＲ₁〜ＳＲ₄のう
ちシフトレジスタＳＲ₁，ＳＲ₃のクロック端子にはカ
ウンタ１４の一方のビット出力Ｐ₁が入力され、残りの
シフトレジスタＳＲ₂，ＳＲ₄のクロック端子には他方
のビット出力Ｐ₂が入力されていて、シフトレジスタＳ
Ｒ₁，ＳＲ₃においてはカウンタ１４のビット出力Ｐ ₁
に同期して動作し、残りのシフトレジスタＳＲ₂，ＳＲ
₄はカウンタ１４のビット出力Ｐ₂に同期して動作する
のである。

【００２８】各シフトレジスタＳＲ₁〜ＳＲ₄に接続さ
れたオア回路ＯＲ₁〜ＯＲ₄の出力は、それぞれ抵抗と
コンデンサとからなる微分回路１８₁〜１８₄を介して
コンパレータ１７の非反転入力端子に入力されている。
また、各シフトレジスタＳＲ ₁〜ＳＲ₄に接続されたア
ンド回路ＡＮＤ₁〜ＡＮＤ₄の出力は、それぞれインバ
ータ１９にて反転されてから抵抗とコンデンサとからな
る微分回路２０₁〜２０₄を介してコンパレータ１７の
反転入力端子に入力されている。

【００２９】コンパレータ１７の各入力端子は、抵抗Ｒ
₈〜Ｒ₁₁を介して電源電圧Ｖccに接続してある。また、
コンパレータ１７の出力は、帰還抵抗Ｒｆを介して非反
転入力端子に帰還してある。そして、このコンパレータ
１７の出力より、ロータの凹凸に対応した回転速度の検
出出力が得られるようになっている。ところで、ヒステ
リシス発生部１２には、各シフトレジスタＳＲ₁〜ＳＲ
₄の前段のフリップフロップＦＦ₁₁…の出力Ｑ₁₁…が入
力されていて、各出力Ｑ₁₁…が反転するごとに、比較電
圧設定部８の加算器１５への出力電圧を所定の割合で変
化させることによって、比較電圧Ｖth1 〜Ｖth4 にヒス
テリシスを与えている。

【００３０】つまり、差動増幅器６の出力電圧Ｖsub が
比較電圧Ｖth1 〜Ｖth4 を上昇する向きに越えた場合に
は、ヒステリシス発生部１２から加算器１５への出力電
圧を下げることによって比較電圧Ｖth1 〜Ｖth4 を低下
させ（これをＶth1-〜Ｖth4-と表記する）、反対に出力
電圧Ｖsub が比較電圧Ｖth1 〜Ｖth4 を下降する向きに
越えた場合には、ヒステリシス発生部１２から加算器１
５への出力電圧を上げることによって比較電圧Ｖth1 〜
Ｖth4 を増加させる（これをＶth1+〜Ｖth4+と表記す
る）。

【００３１】ここで、１つの出力Ｑ₁₁…が反転したとき
の出力電圧の変化の割合を０．９とすれば、４つの出力
Ｑ₁₁，Ｑ₂₁，Ｑ₃₁，Ｑ₄₁が反転した場合の変化の割合は
そのべき乗（０．９×０．９×０．９×０．９）で表さ
れる。すなわち、４つの比較電圧Ｖth1 〜Ｖth4 のどの
比較電圧に対しても一定の割合のヒステリシスを与える
ことができ、検出精度の向上を図ることができるのであ
る。

【００３２】次に、図４のタイムチャートを参照して本
実施例の動作を説明する。なお、以下の説明では、出力
電圧Ｖsub が比較電圧Ｖth2 に対してのみ変化する場合
を例に説明するが、何れの比較電圧Ｖth1 〜Ｖth4 に対
しても動作は同じである。いま、発振出力（クロックパ
ルス）の周期を８μｓとし（図４（ａ）参照）、カウン
タ１４の各ビット出力Ｐ₁，Ｐ₂のパルス幅を１６μｓ
とすると（同図（ｂ）参照）、アナログスイッチＳＷは
カウンタ１４のビット出力Ｐ₂の周期でオン・オフされ
る。

【００３３】よって、アナログスイッチＳＷがオン・オ
フされることによって、分圧回路１６の分圧比が切り換
えられるから、比較器９₁の非反転入力端子にはビット
出力Ｐ₂の周期に同期して２つの比較電圧Ｖth1 ，Ｖth
2 が交互に入力され、比較器９₂の非反転入力端子に
は、同じくビット出力Ｐ₂の周期に同期して２つの比較
電圧Ｖth3 ，Ｖth4 が交互に入力されることになる。

【００３４】いま、説明のために、差動増幅器６の出力
電圧Ｖsub は常に比較電圧Ｖth1 よりも小さく、且つ比
較電圧Ｖth3 ，Ｖth4 よりも大きく、上昇及び下降する
際に比較電圧Ｖth2 のみを上下に越えるものとする。差
動増幅器６の出力電圧Ｖsubは、カウンタ１４のビット
出力Ｐ₁がＨレベルのときに比較器９₁において比較電
圧Ｖth1 と、比較器９₂において比較電圧Ｖth3 とそれ
ぞれ比較される。逆に、カウンタ１４のビット出力Ｐ₂
がＨレベルのときに比較器９₂において比較電圧Ｖth2
と、比較器９₂において比較電圧Ｖth4 とそれぞれ比較
される。そして、出力電圧Ｖsub がその時点で例えば比
較電圧Ｖth2 を上に越えている、或いは上昇方向に越え
ると比較器９₁の出力はＬレベルに立ち下がり、反対に
出力電圧Ｖsub がその時点で比較電圧Ｖth2 を下に越え
ている、或いは下降方向に越えると比較器９₁の出力は
Ｈレベルに立ち上がる（同図（ｄ），（ｅ）参照）。な
お、出力電圧Ｖsub が比較電圧Ｖth2 を上に越えている
ときには、比較電圧Ｖth2はヒステリシスにより低いほ
うの比較電圧Ｖth2-となり、出力電圧Ｖsub が比較電圧
Ｖth2-を下降方向に越えて比較器９₁の出力が反転する
と、ヒステリシス発生部１２から加算器１５への出力電
圧が上がることで比較電圧Ｖth2-が比較電圧Ｖth2+に増
加するのである（同図（ｉ），（ｈ）参照）。

【００３５】さらに、カウンタ１４の各ビット出力
Ｐ₁，Ｐ₂はクロックパルスとして各シフトレジスタＳ
Ｒ₁〜ＳＲ₄に与えられており、Ｈレベルになったビッ
ト出力Ｐ ₁，Ｐ₂に対応するシフトレジスタＳＲ₁，Ｓ
Ｒ₂に比較器９₁の出力がラッチされる。ここで、差動
増幅器６の出力電圧Ｖsub の変化する周期は数キロヘル
ツのオーダーであり、発振回路２の発振周期が数百キロ
ヘルツであることから、シフトレジスタＳＲ₁，ＳＲ₂
によるデータラッチの周期はデータラッチを確実に行え
る時間に設定することができる。

【００３６】ここで、本実施例においては、各比較器９
₁，９₂の出力の変化を２ビットのシフトレジスタＳＲ
₁〜ＳＲ₄によって２回連続して判定するようにしてい
る。すなわち、シフトレジスタＳＲ₁〜ＳＲ₄の前段の
フリップフロップＦＦ₁₁…の出力Ｑ₁₁…と、後段のフリ
ップフロップＦＦ₁₂…の出力Ｑ₁₂…との論理和及び論理
積をオア回路ＯＲ₁…及びアンド回路ＡＮＤ₁…で求
め、変化した比較器９₁，９₂の出力がカウンタ１４の
周期に同期して連続して得られたときに、次段の微分回
路１８₁…，２０₁…に出力するようにしている。した
がって、ノイズによって比較器９₁，９₂の出力が変化
してシフトレジスタＳＲ₁…にデータラッチされたとし
ても、ノイズによる出力の変化であればカウンタ１４の
１クロック分の間に消滅してしまって比較器９₁，９₂
の出力が再度変化し、変化した出力が維持されないか
ら、最終的にはコンパレータ１７の出力はノイズによっ
て変化せず、耐ノイズ性を向上させることができるので
ある。つまり、本実施例においては、論理回路部１０に
より誤検出防止手段を構成している。

【００３７】シフトレジスタＳＲ₂の出力がＨレベルか
らＬレベルに反転すると（同図（ｅ）参照）、オア回路
ＯＲ₂の出力もＨレベルからＬレベルに反転する。この
オア回路ＯＲ₂の出力は微分回路１８₂を介してコンパ
レータ１７の非反転入力端子に与えられているから、オ
ア回路ＯＲ₂の出力の反転により、コンパレータ１７の
非反転入力端子には同図（ｇ）に示すような立ち下がり
のトリガパルスが与えられる。ここで、コンパレータ１
７の非反転入力電圧をＶｘ、反転入力電圧をＶｙとする
と、本実施例においては、コンパレータ１７の出力がＨ
レベルのときには非反転入力電圧Ｖｘは反転入力電圧Ｖ
ｙよりも高く、反対にコンパレータ１７の出力がＬレベ
ルのときには非反転入力電圧Ｖｘは反転入力電圧Ｖｙよ
りも低くなるように設定している。具体的には、コンパ
レータ１７の出力を帰還抵抗Ｒｆを介して非反転入力端
子に帰還しているので、非反転入力電圧Ｖｘにはヒステ
リシスが生じており、このヒステリシスによって上記の
ような設定としているものである。

【００３８】さて、図４（ｉ）及び（ｊ）に示すように
差動増幅器６の出力電圧Ｖsub が比較電圧Ｖth2-を下降
方向に越えると、カウンタ１４の出力の１周期分だけ遅
れてオア回路ＯＲ₂の出力がＨレベルからＬレベルに反
転し（同図（ｅ）参照）、コンパレータ１７の非反転入
力端子にトリガパルスが入力される（同図（ｇ）参
照）。そして、このトリガパルスによってコンパレータ
１７の出力がＨレベルからＬレベルに反転し、ヒステリ
シスによって非反転入力電圧Ｖｘが反転入力電圧Ｖｙよ
りも低い電位に下がる。その結果、続いてカウンタ１４
の出力の１周期分だけ遅れてシフトレジスタＳＲ₁から
微分回路１８₁を介してトリガパルスが入力されてもコ
ンパレータ１７の出力は反転しない。

【００３９】そして、図４（ｉ）及び（ｊ）に示すよう
に差動増幅器６の出力電圧Ｖsub が比較電圧Ｖth2+を上
昇方向に越えると、カウンタ１４の出力の１周期分だけ
遅れてオア回路ＯＲ₂の出力がＨレベルからＬレベルに
反転し（同図（ｅ）参照）、今度はコンパレータ１７の
反転入力端子に微分回路２０₂によって得られた立ち下
がりのトリガパルスが入力される（同図（ｈ）参照）。
そして、このトリガパルスによってコンパレータ１７の
出力がＬレベルからＨレベルに反転し、ヒステリシスに
よって非反転入力電圧Ｖｘが反転入力電圧Ｖｙよりも高
い電位に上がり、続いてカウンタ１４の出力の１周期分
だけ遅れてシフトレジスタＳＲ₁から微分回路２０₁を
介してトリガパルスが入力されてもコンパレータ１７の
出力は反転しない。

【００４０】上記構成では、複数の比較電圧Ｖth₁…を
設定することにより、出力電圧Ｖsub の凹凸による上昇
下降時に何れかの比較電圧Ｖth₁…を横切ることにな
り、出力電圧Ｖsub の絶対値レベルがロータと検出コイ
ルＬとの距離によって変わっても安定した検出が可能と
なる。また、ロータと検出コイルＬとの距離を任意の距
離に設定した場合、その距離に対応する出力電圧Ｖsub
のレベルから一定の余裕量を引いた電圧レベルに複数の
比較電圧Ｖth₁…を段階的に設定すれば、出力電圧Ｖsu
b のばらつきや回路特性のばらつきに対しても安定した
検出出力を得ることができる。また、出力電圧Ｖsub に
ロータの偏心などによるうねりが生じてその振幅及び平
均レベルが変動しても、出力電圧Ｖsub は段階的に設定
した複数の比較電圧Ｖth₁…の何れかを上下することと
なり、上記うねりに関わらず常に検出出力を得ることが
できる。したがって、従来のように２つの検出コイルを
用いてその差分から検出出力を得る構成ではなく、１つ
の検出コイルＬによって、うねりによる影響を除去し安
定した検出出力の得られる回転速度検出装置を実現する
ことができる。

【００４１】（実施例２）図５は本実施例の概略ブロッ
ク図を示すものである。図５に示すように、本実施例の
基本構成は実施例１のものと共通であるので、共通する
部分には同一の符号を付して説明は省略する。本実施例
では、比較電圧設定部８’において加算器１５の出力電
圧を３つの抵抗Ｒａ，Ｒｂ，Ｒｃの直列回路からなる分
圧回路１６’にて分圧し、２つの比較電圧Ｖtha ，Ｖth
b を得るようにしており、比較電圧Ｖtha は比較器９₁
の非反転入力端子に、比較電圧Ｖthb は比較器９₂の非
反転入力端子に入力してある。さらに、比較器９₁，９
₂の出力は論理回路部１０’に与えられ、それぞれ論理
回路部１０’を構成する２つのフリップフロップＦ
Ｆ₁₁，ＦＦ₁₂及びＦＦ₂₁，ＦＦ₂₂を接続してなるシフト
レジスタＳＲ₁，ＳＲ₂に入力されている。

【００４２】また、各シフトレジスタＳＲ₁，ＳＲ₂の
クロック端子には１ビットのカウンタ１４’から出力さ
れるビット出力Ｐが入力され、このビット出力Ｐの周期
に同期してシフトレジスタＳＲ₁，ＳＲ₂が動作する。
シフトレジスタＳＲ₁，ＳＲ₂の前段のフリップフロッ
プＦＦ₁₁，ＦＦ₂₁の出力Ｑ₁₁，Ｑ₂₁は、２つのナンド回
路ＮＡＮＤ₁₁，ＮＡＮＤ₁₂及びＮＡＮＤ₂₁，ＮＡＮＤ₂₂
に入力され、一方のナンド回路ＮＡＮＤ₁₁，ＮＡＮＤ₂₁
にはインバータ２１によって反転されて入力されてい
る。さらに、シフトレジスタＳＲ₁，ＳＲ ₂の後段のフ
リップフロップＦＦ₁₂，ＦＦ₂₂の出力Ｑ₁₂，Ｑ₂₂が各ナ
ンド回路ＮＡＮＤ₁₁…に入力され、一方のナンド回路Ｎ
ＡＮＤ₁₂，ＮＡＮＤ₂₂にはインバータ２１によって反転
されて入力されている。そして、ナンド回路ＮＡＮ
Ｄ₁₁，ＮＡＮＤ₂₁の出力がＲＳフリップフロップ２２の
負論理のリセット端子に、ナンド回路ＮＡＮＤ₁₂，ＮＡ
ＮＤ₂₂の出力がＲＳフリップフロップ２２の負論理のセ
ット端子にそれぞれ入力され、このＲＳフリップフロッ
プ２２の出力をロータの回転速度を検出するための検出
出力としている。

【００４３】ところで、ヒステリシス発生部１２には、
各比較器９₁，９₂の出力がインバータ２３を介して入
力されており、いずれかの比較器９₁，９₂の出力が反
転するごとに、比較電圧設定部８’の加算器１５への出
力電圧を所定の割合で変化させることによって、比較電
圧Ｖtha ，Ｖthb にヒステリシスを与えている。つま
り、差動増幅器６の出力電圧Ｖsub が比較電圧Ｖtha ，
Ｖthb を上昇する向きに越えた場合には、ヒステリシス
発生部１２から加算器１５への出力電圧を下げることに
よって比較電圧Ｖtha ，Ｖthb を低下させ（これをＶth
a-，Ｖthb-と表記する）、反対に出力電圧Ｖsub が比較
電圧Ｖtha ，Ｖthb を下降する向きに越えた場合には、
ヒステリシス発生部１２から加算器１５への出力電圧を
上げることによって比較電圧Ｖtha ，Ｖthb を増加させ
る（これをＶtha+，Ｖthb+と表記する）。

【００４４】次に、図６のタイムチャート及び図７を参
照して本実施例の動作を説明する。なお、以下の説明で
は、出力電圧Ｖsub が比較電圧Ｖthb に対してのみ変化
する場合を例に説明するが、比較電圧Ｖtha に対しても
動作は同じである。いま、発振回路３の発振出力（クロ
ックパルス）の周期を８μｓとし（図６（ａ）参照）、
カウンタ１４’のビット出力Ｐのパルス幅を１６μｓと
すると（同図（ｂ）参照）、シフトレジスタＳＲ₁，Ｓ
Ｒ₂の各フリップフロップＦＦ₁₁…は上記ビット出力Ｐ
に同期してデータをラッチする。

【００４５】ここで、説明のために、差動増幅器６の出
力電圧Ｖsub は上昇及び下降する際に比較電圧Ｖthb の
みを上下に越えるものとする。差動増幅器６の出力電圧
Ｖsub は、各比較器９₁，９₂において常時２つの比較
電圧Ｖtha ，Ｖthb とそれぞれ比較される。そして、出
力電圧Ｖsub が比較電圧Ｖthb 上昇方向に越えると比較
器９₂の出力はＬレベルに立ち下がり、反対に出力電圧
Ｖsub が比較電圧Ｖthb を下降方向に越えると比較器９
₂の出力はＨレベルに立ち上がる（同図（ｃ）参照）。
なお、出力電圧Ｖsub が比較電圧Ｖthb を上に越えてい
るときには、比較電圧Ｖthb はヒステリシスにより低い
ほうの比較電圧Ｖthb-となり、出力電圧Ｖsub が比較電
圧Ｖthb-を下降方向に越えて比較器９₂の出力が反転す
ると、ヒステリシス発生部１２から加算器１５への出力
電圧が上がることで比較電圧Ｖthb-が比較電圧Ｖthb+に
増加するのである（同図（ｉ）及び（ｈ）参照）。

【００４６】そして、比較器９₂の出力はシフトレジス
タＳＲ₂に入力され、カウンタ１４’のビット出力Ｐの
周期に同期してシフトレジスタＳＲ₂のフリップフロッ
プＦＦ₂₁，ＦＦ₂₂に順次ラッチされる（同図（ｃ）及び
（ｄ）参照）。ところで、本実施例においては、各フリ
ップフロップＦＦ₂₁，ＦＦ₂₂の出力Ｑ ₂₁，Ｑ₂₂を２つの
ナンド回路ＮＡＮＤ₂₁，ＮＡＮＤ₂₂で論理演算すること
により、図６（ｅ）及び（ｆ）に示すようなトリガ信号
を発生させ、ＲＳフリップフロップ２２の出力を反転さ
せるようにしている（同図（ｇ）参照）。すなわち、図
７に示すように、出力電圧Ｖsub が比較電圧Ｖthb-を下
降方向に越えると比較器９₂の出力がＨレベルからＬレ
ベルに反転し、それに同期してシフトレジスタＳＲ₂の
前段のフリップフロップＦＦ₂₁の出力Ｑ₂₁がＨレベルか
らＬレベルに反転し、その結果、ナンド回路ＮＡＮＤ₂₁
の出力がＨレベルからＬレベルに反転する。しかし、他
方のナンド回路ＮＡＮＤ₂₂の出力は図７に示すように変
化しない。それからカウンタ１４’のビット出力Ｐの１
周期分だけ遅れて後段のフリップフロップＦＦ₂₂の出力
Ｑ₂₂がＨレベルからＬレベルに反転し（同図（ｄ）参
照）、それに同期してナンド回路ＮＡＮＤ₂₁の出力がＬ
レベルからＨレベルに反転する。このときにも他方のナ
ンド回路ＮＡＮＤ₂₂の出力は図７に示すように変化しな
い。そして、ナンド回路ＮＡＮＤ₂₁の出力はＲＳフリッ
プフロップ２２のリセット端子に入力されているから、
その立ち下がりに同期してＲＳフリップフロップ２２が
リセットされ、ＲＳフリップフロップ２２の出力がＨレ
ベルからＬレベルに反転する（同図（ｇ）参照）。それ
から、今度は出力電圧Ｖsub が比較電圧Ｖthb+を下降方
向に越えると比較器９₂の出力がＬレベルからＨレベル
に反転し、それに同期してシフトレジスタＳＲ₂の前段
のフリップフロップＦＦ₂₁の出力Ｑ₂₁がＬレベルからＨ
レベルに反転し、その結果、図７に示すように今度はナ
ンド回路ＮＡＮＤ₂₂の出力がＬレベルからＨレベルに反
転してトリガ信号が生じるが、他方のナンド回路ＮＡＮ
Ｄ₂₁の出力は図７に示すように変化しない。そして、カ
ウンタ１４’のビット出力Ｐの１周期分だけ遅れて後段
のフリップフロップＦＦ₂₂の出力Ｑ₂₂がＨレベルからＬ
レベルに反転し（同図（ｄ）参照）、それに同期してナ
ンド回路ＮＡＮＤ₂₂の出力がＬレベルからＨレベルに反
転する。このときにも他方のナンド回路ＮＡＮＤ₂₁の出
力は変化しない。そして、ナンド回路ＮＡＮＤ₂₂の出力
はＲＳフリップフロップ２２のセット端子に入力されて
いるから、その立ち下がりに同期してＲＳフリップフロ
ップ２２がセットされ、ＲＳフリップフロップ２２の出
力がＬレベルからＨレベルに反転する（同図（ｇ）参
照）。つまり、本実施例においては、論理回路部１０’
によりトリガ発生手段が構成してある。

【００４７】上記構成によれば、抵抗とコンデンサとか
らなる微分回路を用いずにＲＳフリップフロップ２２へ
のトリガ信号を出力電圧Ｖsub が比較電圧Ｖtha ，Ｖth
b を上下に越えるのに同期して発生させることができ、
ＲＳフリップフロップ２２の出力からロータの凹凸に対
応した検出出力を得ることができる。しかも、微分回路
を用いていないためにコンデンサを使用せずに済み、回
路をＩＣ化する際に小型化が容易になるという利点があ
る。

【００４８】なお、上記実施例１，２においては、整流
回路４₁，４₂によって検出部１の出力を整流している
が、ピークホールド回路や同期整流回路を用いてもよ
い。また、検出部１には磁気によりロータの回転を検出
する方式のものを用いているが、例えば検出部に光セン
サ等を用いてロータとの距離を検出するような方式のも
のにも、本発明の技術思想を適用することは可能であ
る。

【００４９】

【発明の効果】請求項１の発明は、磁界中にて回転軸と
一体に回転し回転方向に沿った周部に一定の間隔で多数
の凹凸を形成したロータと、ロータの回転による磁界の
変化を検出する検出素子を具備し磁界の変化量に応じた
出力を得る検出部と、複数の比較器を具備し段階的に設
定した複数の比較値と検出部の出力とを比較する多段階
比較部とを備え、回転するロータの凹凸に対応した検出
出力を多段階比較部の出力から得るので、複数の比較値
を段階的に設定することにより、検出部の出力が凹凸に
より上昇下降する際に、何れかの比較値に対して上下す
ることになり、検出部の出力の絶対値レベルがロータと
検出素子との距離によって変わっても安定した検出が可
能となるという効果がある。また、ロータと検出素子と
の距離を任意の距離に設定した場合、その距離に対応す
る検出部の出力のレベルから一定の余裕量を引いたレベ
ルに複数の比較値を段階的に設定すれば、検出部の出力
のばらつきや回路特性のばらつきに対しても安定した検
出出力を得ることができるという効果がある。

【００５０】請求項２の発明は、何れかの比較器におけ
る比較結果が変化したときに変化後の比較結果が所定の
時間だけ維持されているか否かを監視し維持されている
ときにのみ比較結果を出力してノイズによる誤検出を防
止する誤検出防止手段を多段階比較部に設けたので、ノ
イズによって瞬間的に比較器の比較結果に変化が生じて
も、ノイズによって生じた比較結果は極僅かの時間のう
ちに元に戻ってしまうから、多段階比較部の出力は上記
ノイズによっては変化せず、ノイズによる回転速度の誤
検出を防止し、耐ノイズ性を向上させることができると
いう効果がある。

【００５１】請求項３の発明は、論理回路により構成さ
れ何れかの比較器における比較結果の変化に応じてトリ
ガ信号を出力するトリガ発生手段と、このトリガ信号に
応じて多段階比較部の出力を反転させる出力反転手段と
を備えたので、多段階比較部からはロータの凹凸に対応
した２値化された検出出力を得ることができ、しかも、
トリガ発生手段はコンデンサのような受動素子を用いず
に論理回路により構成されているから、多段階比較部を
ＩＣ化する際にＩＣチップが大型化するのを防ぐことが
できるという効果がある。

【図面の簡単な説明】

【図１】実施例１を示す概略回路構成図である。

【図２】同上においてロータと検出コイルとの距離が大
きい場合の出力電圧Ｖsub と基準発振電圧Ｖｒとを示す
波形図である。

【図３】同上においてロータと検出コイルとの距離が小
さい場合の出力電圧Ｖsub と基準発振電圧Ｖｒとを示す
波形図である。

【図４】（ａ）〜（ｊ）は同上の動作を説明するための
タイムチャートである。

【図５】実施例２を示す概略回路構成図である。

【図６】（ａ）〜（ｉ）は同上の動作を説明するための
タイムチャートである。

【図７】同上の動作を説明するための説明図である。

【図８】従来例を示すものであり、いわゆる高周波磁界
方式の回転速度検出装置の概略構成図である。

【図９】（ａ）〜（ｃ）は同上の各部の出力を示す波形
図である。

【図１０】同上におけるロータと検出コイルとの距離と
出力電圧との関係を示す図である。

【図１１】他の従来例を示す回路ブロック図である。

【図１２】同上の概略回路構成図である。

【図１３】さらに他の従来例を示す要部の概略回路構成
図である。

【図１４】同上においてロータと検出コイルとの距離が
大きい場合の出力電圧を示す波形図である。

【図１５】同上においてロータと検出コイルとの距離が
小さい場合の出力電圧を示す波形図である。

【符号の説明】

１検出部９比較器１１多段階比較部１４カウンタ１７コンパレータＳＲ₁〜ＳＲ₄ シフトレジスタＯＲ₁〜ＯＲ₄ オア回路ＡＮＤ₁〜ＡＮＤ₄ アンド回路

Claims

【特許請求の範囲】

【請求項１】磁界中にて回転軸と一体に回転し回転方
向に沿った周部に一定の間隔で多数の凹凸を形成したロ
ータと、ロータの回転による磁界の変化を検出する検出
素子を具備し磁界の変化量に応じた出力を得る検出部
と、複数の比較器を具備し段階的に設定した複数の比較
値と検出部の出力とを比較する多段階比較部とを備え、
回転するロータの凹凸に対応した検出出力を多段階比較
部の出力から得ることを特徴とする回転速度検出装置。
【請求項２】何れかの比較器における比較結果が変化
したときに変化後の比較結果が所定の時間だけ維持され
ているか否かを監視し維持されているときにのみ比較結
果を出力してノイズによる誤検出を防止する誤検出防止
手段を多段階比較部に設けたことを特徴とする請求項１
記載の回転速度検出装置。
【請求項３】論理回路により構成され何れかの比較器
における比較結果の変化に応じてトリガ信号を出力する
トリガ発生手段と、このトリガ信号に応じて多段階比較
部の出力を反転させる出力反転手段とを備えたことを特
徴とする請求項１又は請求項２記載の回転速度検出装
置。