JPH0843202A - パイロ電気および類似した検出器の出力におけるｄｃバイアスを除去するためのデジタル信号処理システム - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、パイロ電気および類似する検出器
の出力においてＤＣオフセットを除去するデジタル信号
処理システムを提供することを目的とする。 【構成】 パイロ電気および類似するタイプの検出器の
出力においてＤＣオフセットを除去するデジタル信号処
理システム100 。デジタル信号処理システム100は、検
出器およびシステム100 の間の電子回路（例えば、リー
ドアウト、増幅器、駆動装置等）によって導入された検
出器信号のオフセットも除去する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像システムに関す
る。特に、本発明は、暗視システムで使用されるパイロ
電気検出器の出力を処理する回路およびシステムに関す
る。

【０００２】

【従来の技術】暗視システムは、技術的によく知られて
いる。暗視システムは、典型的に、関連した低温サブシ
ステムを備えた低温に冷却されたリニア検出器アレイ
と、２次元フィールドにわたってアレイを動かす走査シ
ステムと、検出器にエネルギの焦点を結ばせる回折光シ
ステムとを含む。アレイ内の検出器は、物体の熱を感知
するかまたは低い光レベルを検出する。

【０００３】これらのシステムは、軍事的な適用に使用
されてきたが、それに関連する走査、冷却および光シス
テムの高い費用のため、同じものを多くの他の適用に対
して応用する可能性が制限されてきた。したがって、低
い費用の暗視システムが技術的に必要とされている。

【０００４】S.H.クレッパらにより出願された米国特許
出願は、非冷却検出器の焦点面アレイと、入力開口から
のエネルギの焦点をアレイに結ばせる、光学的に早く、
コンパクトな反射光装置とを含む、低い費用の暗視シス
テム用カメラを開示し、クレームしている。アレイは、
図示している実施例では、バリウム−ストロンチウム−
チタン酸塩の材料から製造された複数のパイロ電気検出
器を含んでいる。アレイの各ピクセルは、独特な検出器
と関係している。各検出器の特性および出力は、例とし
て感度、利得およびＤＣ（直流）オフセットに関して独
特である。さらに、検出器のＤＣオフセットはかなり大
きく、また典型的にそのシーン信号振幅よりも相当大き
い。したがって、何らかの信号の前処理がなければ、検
出器ＤＣオフセットは、アナログ−デジタル（Ａ／Ｄ）
変換器の入力において、ダイナミックレンジのほとんど
を取ってしまう。これにより、有用な検出器シーン信号
のわずかな部分だけが残る。したがって、シーン信号の
細部を実際に“見る”ためには、Ａ／Ｄ変換器が非常に
高いデジタル解像度を有していなければならない。しか
しながら、Ａ／Ｄ変換器の解像度が高くなればなる程、
システムのデジタル部分でさらに多くのビットが必要と
なる。これにより、かなり高価なシステムとなってしま
う。

【０００５】粗ＤＣオフセットを除去するための従来の
技術は、検出器出力と直列に容量性素子を使用すること
を含む。しかしながら、164 ×328 すなわち53,792個の
検出器を含んでいる検出器アレイにおいて、各検出器に
キャパシタを付加することは非常に高価なものとなる。

【０００６】したがって、バリウム−ストロンチウム−
チタン酸塩の非冷却検出器技術は、低い費用の赤外線検
出器を提供するが、それによって供給される出力信号を
処理し表示するための従来技術は、ある高い性能、低い
費用の応用に対して満足できるものではない。

【０００７】

【発明が解決しようとする課題】よって、非冷却バリウ
ム−ストロンチウム−チタン酸塩の赤外線検出器によっ
て供給される信号を処理し表示するためのシステムおよ
び技術が技術的に必要とされている。

【０００８】この技術的な要請は、最も一般的な意味
で、パイロ電気および類似する検出器の出力においてＤ
Ｃオフセットを除去するデジタル信号処理システムを提
供する本発明によって取り扱われる。

【０００９】

【課題を解決するための手段】検出器は、第１の時間間
隔の間に第１の出力を供給し、また、第２の時間間隔の
間に第２の出力を供給する。本発明の信号処理システム
は、第１の出力信号を反転する第１の回路と、この反転
された第１の出力信号を記憶する第２の回路と、この反
転され記憶されている第１の出力信号を第２の出力信号
に加算し、オフセット補正出力信号を供給する第３の回
路とを含む。

【００１０】さらに、特定の実施例では、本発明は、パ
イロ電気検出器アレイの出力においてＤＣオフセットを
除去するデジタル信号処理システムを提供する。検出器
出力においてＤＣオフセットをなくすことに加えて、特
定の実施例では、アレイにおける各検出器によって生成
された信号におけるＤＣオフセットを補正する第４の回
路と、アレイにおける各検出器によって生成された信号
における利得を補正する第５の回路とをさらに含む。さ
らに、アレイにわたって自動グローバル利得制御を提供
するために第６の回路が含まれ、アレイにわたって自動
レベル制御を提供する第７の回路が含まれる。

【００１１】本発明は、検出器シーンがシーンとソース
との間で切替わる時、ソースに対するシーンの、および
シーンに対するソースのパイロ電気検出器のシーン利得
反転特性を利用する。検出器のシーン切替えは、光チョ
ッパを使用することに得られる。パイロ電気検出器のシ
ーンが、ソース（均一温度ソース）とシーン（実際のタ
ーゲット）の間で切替わる時、検出器の平均ＤＣオフセ
ットは同じままであるが、ターゲット信号は反転され
る。

【００１２】本発明は、検出器と本発明との間の電子回
路（例えば、リードアウト、増幅器、駆動装置）によっ
て検出器信号に導入される何らかのＤＣオフセットも除
去する。本発明は、ケーブルによって導入されるオフセ
ットも除去する。従来では、オフセットを避けるため
に、高価な構成部品を使用しなければならなかった。さ
もなければ、オフセットは大きなシステム利得によって
増幅される。本発明により、高価でない構成部品の使用
が可能となる。

【００１３】

【実施例】本発明の有利な技術を開示するために、添付
した図面を参照して、図示している実施例および実施例
を、以下に説明する。

【００１４】本発明は、ここでは特定の適用に対して図
示した実施例に関して説明がなされるが、本発明はこれ
に限定されるものではない。当該技術分野において通常
の知識を有し、ここに提示されている技術を得たもの
は、本発明の技術的範囲および本発明が重要なものとし
て使用される付加的な分野から逸脱することなく、付加
的な修正、適用および実施例を認識するであろう。

【００１５】図１は、本発明の信号処理システム100 の
ブロック図である。熱赤外線検出器20が点線で示されて
いる。この検出器は、テキサス・インストルメント社に
よって販売されているような、非冷却パイロ電気バリウ
ム−ストロンチウム−チタン酸塩（ＢＳＴ）検出器の焦
点面アレイである。この検出器は、従来の高性能暗視画
像システムにおいて典型的に要求されるような、高価な
低温冷却装置の助けをかりずに赤外線エネルギを電気信
号に変換する。

【００１６】図示されている実施例において使用されて
いる検出器の特性を以下の表Ｉに示す。

【００１７】 表Ｉ パラメータ 要求値 コメント 検出器解像度 水平画素(pixels) 328 垂直画素 164 NETD（°Ｃ） ≦0.1 平均検出器NET 変調伝達関数 MTF に変換されたナイキスト周波数 における静的方形波応答 軸方向 ≧0.2 ビデオ出力における最適位相微拡散 機能 非軸方向 ≧0.15 視界の中央20％を除外した領域 表において、“NET ”とは雑音等価温度を意味し、軸方
向および非軸方向変調伝達関数（MTF ）は、ミリメータ
当たりのラインを単位とするものである。（1987年 3月
21日にG.S.ホッパーに発行された、強誘電画像システム
と題する米国特許第4,080,532 号、1991年 4月23日にJ.
グリンベルグらに発行された、放射感知ブリッジを使用
する放射検出器アレイと題する米国特許第5,010,251
号、1991年6月 4日にL.J.ホーンベックに発行された、
赤外線検出器と題する米国特許第5,021,663 号、1991年
7月23日にL.S.タブローらに発行された、冷却せずに動
作可能な赤外線検出器と題する米国特許第5,034,608
号、W.コエスタスに発行された、非冷却赤外線検出器の
形成方法と題する米国特許第5,288,649 号も参照。これ
らのすべては、ここにおいて参照として組み入れられて
いる。） 各検出器は、検出器に入射する熱エネルギにおける変化
を示す出力信号を供給する関連した増幅器（図示せず）
を備えている。増幅器の出力は、アレイの裏に結合され
ている半導体回路によって走査される。アレイからの出
力は、直列データ流として供給される。

【００１８】BST 検出器は、予め定められた周波数範囲
において変調された熱コントラストに対して最も敏感で
ある。この“チョッピング”と呼ばれる、シーンのこの
変調は、フィールド毎に検出器出力があるように、検出
器の前においてフィールド速度で光学素子を回転させる
ことによってなされる。これにより、それぞれの回転の
間において、アレイの各素子に熱の差をもたらす。この
チョッピングは、瞬間的に焦点を結ばせ、そして検出器
素子から熱シーンを取り除くことにより、シーンの平均
値とそのシーンとを比較することを可能にする。その結
果は、焦点が合わされたシーンからのエネルギの検出を
表す、検出増幅器対からの第１の出力であり、また、拡
散シーンを検出している検出器から得られたの検出器用
増幅器の出力を表し、等しく反対の極性の信号である第
２の出力である。これらの２つのフィールドで単一のフ
レームを構成する。

【００１９】図１の信号処理回路100 は、アレイ20から
これらの信号を受け、各ピクセルの感度とオフセットを
補正する。そして、ビデオ信号をデジタル形式に変換す
るアナログ−デジタル変換器のダイナミックレンジに一
致させるために、信号処理回路100 は、ビデオ信号をオ
フセットしスケーリングを行う。信号処理回路100 は、
アナログ入力部200 、デジタル論理回路300 、タイミン
グ回路320 およびアナログ出力部400 を含んでいる。

【００２０】図２は、アナログ入力部200 のブロック図
である。図３は、アナログ入力部200 およびデジタル信
号処理部300 の簡単化したブロック図である。赤外線検
出器アレイからの直列ビデオ信号は多重化されている。
上述したように、ビデオ信号は、不活性間隔だけ間隔が
離されＤＣレベルだけオフセットされており、そして交
互の極性を有する２つのフィールドから構成されてい
る。この信号は、バッファ増幅器210 を通り、第１の加
算器212 に供給される。加算器212 は、ビデオ信号、第
１のデジタル−アナログ変換器（ＤＡＣ）220 からの個
々のピクセルオフセット補正信号、および第１の積分器
230 からのフィードバック信号の３入力を有する。

【００２１】本発明の技術によると、校正モードでは、
出力が走査されてデジタル論理回路300 のフィールドメ
モリ308 に記憶される間、アレイを照射するために、均
一な基準パターンが使用される。好ましい実施例では、
この発明のデジタル論理回路300 は、プログラム可能な
リードオンリーメモリ（PROM）に記憶されているファー
ムウェアを備えたプログラム可能なフィールドゲートア
レイで構成される。しかしながら、当該技術分野の通常
の知識を有する者は、本発明の技術的範囲から逸脱する
ことなく、マイクロプロセッサのソフトウェアまたはハ
ード配線されたデジタル論理回路で本発明を構成しても
よいことを認識するであろう。各検出器からの出力は理
想的にはゼロであるべきであるが、現実的にはゼロでは
ない。以下、さらに詳細に説明するように、各検出器用
の補正信号は、デジタル論理回路300 における検出器の
粗ＤＣオフセット補正メモリ302 に記憶される。これら
の信号は、検出器出力が加算器212 の出力においてゼロ
であるように瞬時信号出力をオフセット補正するため
に、ＤＡＣ220 および加算器212 を介して各検出器によ
って使用される。

【００２２】図４は、ＤＡＣ220 の実施例をブロック図
で示したものである。基準電圧源222 は、デジタルポテ
ンショメータ224 に基準信号を供給する。要求されるオ
フセット補正の範囲は検出器間で変化するので、デジタ
ルポテンショメータ224 によって、デジタル−アナログ
変換器226 の範囲を各検出器に一致させる。このとき、
デジタル−アナログ変換器226 は、記憶されているオフ
セット信号を加算器212 の入力用のアナログ出力信号に
変換する。

【００２３】積分器230 は、平均オフセットを無くすた
めに、２つの連続したフィールドを平均し、そして合計
がゼロとなるように駆動する。第１の積分器230 は、入
力信号のＤＣオフセットをキャンセルし、長い時定数を
有するAC結合と同様な機能を実行する。すなわち、ビデ
オを積分し、またその結果を第１の加算器212 にフィー
ドバックすることによって、活性期間の平均値をゼロに
設定する。

【００２４】図５は、第１の積分回路230 の実施例をブ
ロック図で示したものである。スイッチ232 は、タイミ
ング回路320 からブランキング信号を受ける。RS 170表
示制御タイミング回路320 は、RS 170ビデオフォーマッ
トに適切な、システム用のタイミングを供給する。ブラ
ンキング信号は、ビデオ信号の不活性期間の間、積分器
234 をディスエーブルするために役立つ。

【００２５】図３を再度参照すると、加算器212 の出力
は、単利得反転回路、すなわちRS 170タイミング回路32
0 の制御のもとで動作する極性スイッチ240 への入力で
ある。極性スイッチ240 は、アナログ乗算反転器で構成
される。極性スイッチ240 の入出力波形を図６ａおよび
図６ｂに示す。以下、さらに詳細に説明されているよう
に、本発明の重要な特徴は、単利得反転回路240 によっ
て、各検出器の出力の交互のフィールドを反転させるこ
とから得られる。続いてなされる処理のためのAC信号を
保存する一方で、各フィールドにおけるＤＣオフセット
を効果的にキャンセルするフィールド間の減算を促進す
る。

【００２６】図６ａは、典型的なパイロ電気検出器の出
力波形を図示したものである。図６ｂは、本発明の技術
にしたがって、図６ａの波形の電界間利得反転を行った
後の波形を図示したものである。図６ｃは、パイロ電気
検出器からの出力の前のフィールドを示している。図６
ｄは、図６ｂおよび図６ｃに示されている波形を合計し
た後の出力波形を示したものである。

【００２７】上述したように、チョッパ19は、フィール
ド毎に検出器出力があるようにフィールド速度でシーン
をチョッピングする。図６ａを参照すると、極性スイッ
チ240 は、偶数フィールド（n = 0,2,3,6,………）に対
しては、結果として得られる出力が検出器出力を１倍し
たものに等しく、奇数フィールド（n = 1,3,5,………）
に対しては、結果として得られる出力が検出器出力を−
１倍したものに等しくなるようにフィールド間の利得反
転を行う。図６ｂを参照すると、反転された信号が、ア
ナログ−デジタル変換器294 によってデジタル化され
る。交互のフィールドが、フィールドメモリ308 に記憶
される。前のフィールド（フィールドn-1）からのデー
タが（図６ｃ）、フィールドメモリ308 から検索され、
各フィールドにおけるＤＣバイアスをキャンセルするた
めに現在のフィールド（フィールドn ）と合計される
（図６ｄ）。図６ｄに示されているように、加算器310
においてフィールドn-1 およびn を合計した後に、検出
器ＤＣバイアスがキャンセルされるが、結果として得ら
れる検出器シーン信号は２倍となる。したがって、検出
器シーン信号をその補正信号振幅の大きさに戻すため
に、２分割回路312 を使用する。

【００２８】校正処理における第２の段階は、均一なウ
ォーム基準パターンでアレイ20を照射することを含んで
いる。検出器出力は等しくなければならない。等しいお
よび等しくない出力は、デジタル化され、２つの基準ソ
ースリーディング間の差の関数として計算され、デジタ
ル論理回路300 の利得補正メモリ304 に記憶され、そし
て乗算器250 および第２のＤＡＣ回路260 を介して感度
補正として使用される。

【００２９】図７は、ＤＡＣ回路260 の実施例のブロッ
ク図を示したものである。積分器262 は、デジタル論理
回路300 からのパルスを積分して、所望するビデオ利得
に比例する電圧レベルを生成する。これは、最も弱い信
号出力を有する検出器に供給されるグローバル利得を制
御する。この利得係数は、感度校正において最も強い出
力を有する検出器に対しては、最小値に減らされる。利
得制御の範囲は、デジタルポテンショメータ266 によっ
て設定される。積分器262 およびポテンショメータ266
は、減算回路264 に出力を行う。この減算回路264 は、
中間レベルを設定する乗算Ｄ／Ａ（デジタル−アナロ
グ）変換器265 に入力信号を供給する。

【００３０】Ｄ／Ａ変換器の範囲が減少されるため、乗
算器250 のフルスケール出力が一定であるように、反転
器268 および減算器267 によって、補足ＤＣレベルが出
力に加算される。

【００３１】図２を再度参照すると、Ａ／Ｄ（アナログ
−デジタル）変換器294 に入力される信号のダイナミッ
クレンジを制御するために、リミッタ290 に加えて、２
つのフィードバックループが使用されている。Ａ／Ｄ変
換器の出力が、デジタル論理回路300 のフィールド間自
動グローバル利得およびレベル制御回路306 に供給され
る。フィールド間自動グローバル利得およびレベル制御
回路306 は、デジタル化された信号を，上側のしきい値
および下側のしきい値と比較する。デジタル値が上側の
しきい値を越えた場合、高いレベルがオフセット積分器
280 に出力される。デジタル値が下側のしきい値を下ま
わる場合、低いレベルが積分器280 に送られる。しきい
値の３状態間を均一にすると、デジタル論理回路300 か
ら積分器への信号がなくなる。この出力は、不活性ビデ
オ期間においても３状態である。積分器280 は、２つの
論理レベル間の中間電圧に基準付けられる。その結果
は、同じ数のピクセルが、上側のしきい値および下側の
しきい値を越える。これにより、アレイ20全体にわたる
自動グローバルレベル制御がもたらされる。

【００３２】自動利得制御が多くのスキムの任意の一つ
によって影響を受けることが、当該技術分野で良く知ら
れている。好ましい実施例では、自動利得制御は、信号
がしきい値の外側になった時は高いレベルを発生させ、
信号がしきい値内である時には低いレベルを発生させ、
そして、ビデオが不活性である時には３状態を発生させ
ることによってなされる。これは、図７の積分器262 に
供給され、論理レベルの分数（例えば、10％）である基
準と比較される。その結果、ほとんどのピクセル（90
％）がしきい値間に入り、わずかなピクセル（10％）が
しきい値を上まわるか若しくは下まわる。

【００３３】したがって、図１に示されているように、
アナログ入力部200 からのデジタル信号は、デジタル論
理回路300 によって処理され、そのフレームメモリに記
憶される。デジタル論理回路300 からのデジタル出力
は、アナログ出力部400 によって標準ビデオフォーマッ
ト（典型的にはRS 170）に変換される。

【００３４】図８は、アナログ出力部400 の実施例のブ
ロック図を示す。連続ピクセル値として、ビデオ信号が
デジタル論理回路300 から入力される。これらのデジタ
ル信号は、ＤＡＣ401 によってアナログ形式に変換され
る。ＤＡＣ401 に対する基準電圧として積分器406 の出
力を使用することによって、これらの信号のスケール係
数を変化させる。第２の積分器407 は、加算器段402 に
おいてＤＡＣ出力に加算されるオフセット電圧を供給す
るために使用される。そして加算器の出力は、増幅器段
403 において、所望する最終出力レベルまで増幅され
る。そしてビデオ信号は、クリッパ回路404 を使用し
て、デジタル論理回路からの同期およびブランキングパ
ルスと結合される。クリッパ回路404 は、最高の負の信
号がその出力を通過するように構成されている。同期信
号は、その負の部分がブランキングおよびビデオ信号を
下まわり、その正の部分がビデオ信号範囲を上まわるよ
うに調整される。ブランキング信号は、その負のレベル
がビデオ範囲を下わるが負の同期レベルを上まわり、そ
の正のレベルがビデオ信号範囲を上まわるように調整さ
れる。同期信号が負の場合、ブランキングおよびビデオ
信号レベルにかかわらず、出力は同期レベルにある。同
期信号が正でブランキングレベルが負の場合、ビデオレ
ベルに関係なく、出力はブランキングレベルである。同
期およびブランキング信号がともに正の場合、出力はビ
デオ信号に追従する。バッファ増幅器405は、回路に配
置されている抵抗（典型的には、7.5 オーム）を駆動す
るために必要な出力電流を供給する。全体の利得を制御
するために、増幅器クリッパおよびバッファ段の周辺に
フィードバック回路が設けられる。

【００３５】比較器408 および409 は、出力がビデオ範
囲の中間を越える時（408 ）、または出力がビデオ範囲
の制限近くに設定されている２つのしきい値の外側へ越
える時（409 ）、を検出するために使用される。

【００３６】自動レベル制御装置は、ブランキングパル
スで、中間点比較器408 の出力をゲートするためにデジ
タル論理回路を使用することによって動作する。デジタ
ル論理回路の出力は、ブランキング期間中はオープン回
路（３状態）にされている。ビデオ信号が中間点の値を
下まわる場合は出力は低く、ビデオ信号が中間点の値を
上まわる場合は出力は高い。この信号は、高いおよび低
い論理レベルの中間電圧に基準付けされる積分器407 に
よって積分される。積分器の出力は、ビデオ信号に加え
られるオフセットを制御する。ピクセルの半分が中間点
を越え、ピクセルの半分が中間点を下まわる際に、平衡
条件が確立される。

【００３７】もう一方の比較器409 は、ビデオ範囲の制
限近く設定されている制限値（典型的には、ビデオ範囲
の10％および90％）を有するウインドウ比較器である。
自動利得制御装置は、ブランキングパルスで、ウインド
ウ比較器をゲートするために、デジタル論理回路を使用
することによって動作する。デジタル論理回路の出力
は、ブランキング期間中はオープン回路（３状態）にさ
れている。ビデオ信号がウインドウ内にある場合は出力
は低く、ビデオ信号がウインドウ外にある場合は出力は
高い。この信号は、デジタル論理電圧の分数（典型的に
は 5％）である電圧に基準付けされる積分器406 によっ
て積分される。積分器の出力は、ＤＡＣ401 の基準電圧
を変化させる。これにより、ピクセルの95％がビデオ範
囲の10％から90％までの間に入る平衡条件を達成するフ
ィードバックループが形成される。

【００３８】これらの回路が、当該技術分野の通常の技
術を有する者の能力の範囲内で、よく知られた方法によ
り構成させるであろう。好ましい実施例では、参照とし
てその中の技術がここに組み込まれている、“熱赤外線
カメラ用のアナログ信号処理回路”と題する、マサリッ
クらによって出願された米国特許出願に開示されそして
クレームされている回路を、図示している実施例に使用
することができる。

【００３９】本発明は、特定の適用に対する特定の実施
例を参照してここに記載されている。したがって、当該
技術分野において通常の知識を有し、本発明の技術を得
たものは、本発明の技術的範囲および本発明が重要なも
のとして使用される付加的な分野から逸脱することな
く、付加的な修正、適用および実施例を認識するであろ
う。例えば、本発明は、BST パイロ電気検出器での使用
に限定されるものではない。本発明は、同様な冷却また
は非冷却検出器で使用できる。

【００４０】したがって、本発明の技術的範囲を逸脱す
ることなく、そのような適用、修正および実施例のいく
つかまたはすべてをカバーするために、添付された請求
項が企図されている。

【図面の簡単な説明】

【図１】本発明の信号処理システムのブロック図。

【図２】本発明の信号処理システムのアナログ入力部の
ブロック図。

【図３】アナログ入力部およびデジタル信号処理部の簡
単化されたブロック図。

【図４】本発明の信号処理システムのアナログ部の第１
のデジタル−アナログ変換器のブロック図。

【図５】本発明の信号処理システムのアナログ部の第１
の積分器回路のブロック図。

【図６】典型的なパイロ電気検出器の出力の波形図、本
発明の技術にしたがったフィールド間利得反転を図Ｘの
波形に行なった後の波形図、前のフィールドのパイロ電
気検出器からの出力の波形図、並びにｃおよびｄに示さ
れている波形の合計をした後の波形図。

【図７】本発明の信号処理システムのアナログ部の第２
のデジタル−アナログ変換器のブロック図。

【図８】本発明の信号処理システムのアナログ出力部の
ブロック図。

フロントページの続き (72)発明者 ロバート・エス・ヘイズ アメリカ合衆国、カリフォルニア州 90245、ローンデール、ウエスト・ワンハ ンドレッドシックスティーシックスス・ス トリート 4530 (72)発明者 フランク・エヌ・チュング アメリカ合衆国、カリフォルニア州 91301、アゴーラ、バリー・ハイツ・ドラ イブ 28925 (72)発明者 ロバート・ダブリュ・クラット アメリカ合衆国、カリフォルニア州 90274、ランチョ・パロス・バーデス、シ ーラベン・ドライブ 32350

Claims (10)

【特許請求の範囲】
1. 【請求項１】 第１の時間間隔の間に第１の出力を供給
   し、第２の時間間隔の間に第２の出力を供給するパイロ
   電気検出器の出力におけるＤＣバイアスを除去するため
   のデジタル信号処理システムにおいて、前記システム
   は、 前記第１の出力信号を反転する第１の回路と、 前記反転された第１の出力信号を記憶する第２の回路
   と、 前記記憶され反転されている第１の出力信号を第２の出
   力信号に加えてバイアス補正出力信号を供給する第３の
   回路とを具備するデジタル信号処理システム。
2. 【請求項２】 前記バイアス補正出力信号を２分の１に
   圧縮して、補正された信号振幅を有するバイアス補正出
   力信号を供給する回路を含む請求項１記載のデジタル信
   号処理システム。
3. 【請求項３】パイロ電気検出器のアレイの各検出器の出
   力に対して補正された信号を供給する回路を含む請求項
   １記載のデジタル信号処理システム。
4. 【請求項４】前記アレイ内の各検出器によって生成され
   た信号のＤＣオフセットを補正するための信号を供給す
   る回路を含む請求項３記載のデジタル信号処理システ
   ム。
5. 【請求項５】前記アレイ内の各検出器によって生成され
   た信号のＤＣオフセットを補正するための各信号を記憶
   する回路を含む請求項４記載のデジタル信号処理システ
   ム。
6. 【請求項６】前記アレイ内の関連する検出器によって生
   成された瞬時信号から記憶されているＤＣオフセットを
   減算する回路を含む請求項５記載のデジタル信号処理シ
   ステム。
7. 【請求項７】前記アレイ内の各検出器によって生成され
   た信号の利得を補正するための信号を供給する回路を含
   む請求項３記載のデジタル信号処理システム。
8. 【請求項８】前記各利得補正信号を記憶する回路を含む
   請求項７記載のデジタル信号処理システム。
9. 【請求項９】前記アレイ内の関連する検出器によって生
   成された瞬時信号によって、前記各記憶された利得補正
   信号を乗算する回路を含む請求項８記載のデジタル信号
   処理システム。
10. 【請求項１０】前記アレイにわたる、自動グローバル利
    得制御信号および自動レベル制御信号を供給する回路を
    含む請求項３記載のデジタル信号処理システム。