JPH084264B2 - Signal transmission method - Google Patents
Signal transmission methodInfo
- Publication number
- JPH084264B2 JPH084264B2 JP62239608A JP23960887A JPH084264B2 JP H084264 B2 JPH084264 B2 JP H084264B2 JP 62239608 A JP62239608 A JP 62239608A JP 23960887 A JP23960887 A JP 23960887A JP H084264 B2 JPH084264 B2 JP H084264B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- bits
- character
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、信号伝送方式に関し、特に、デジタル信号
の信号伝送方式に関する。Description: TECHNICAL FIELD The present invention relates to a signal transmission system, and more particularly to a signal transmission system for digital signals.
従来、この種の信号伝送方式は、信号伝送速度を決め
た上で、ビット同期をとり、さらに、非同期式（調歩同
期式）あるいは同期式によりキャラクタ同期をとる方式
となっていた。Conventionally, this type of signal transmission system has been a system in which, after determining a signal transmission speed, bit synchronization is performed, and further character synchronization is performed by an asynchronous system (start-stop synchronization system) or a synchronous system.
上述した従来の信号伝送方式は、いづれも、信号伝送
速度を一意に決定しているので、送信側・受信側の双方
に信号伝送速度に相応したサンプリング・クロックを用
意をすることが不可欠な方式となっている。このため、
送信側と受信側で、サンプリング・クロックが相違する
ような場合には、信号の伝送が正常には、実行不可能と
なる欠点がある。In each of the above-mentioned conventional signal transmission methods, the signal transmission rate is uniquely determined, so it is essential to prepare sampling clocks suitable for the signal transmission rate on both the transmitting side and the receiving side. Has become. For this reason,
If the sampling clocks are different on the transmitting side and the receiving side, there is a drawback that signal transmission cannot be normally performed.
本発明による信号伝送方式は、伝送データ送信中に、
伝送データの各キャラクタを構成する複数のビットのう
ちの奇数番目のビットの中間点で論理状態が変化する第
１のインクリメンタル信号と前記複数のビットのうちの
偶数番目のビットの中間点で論理状態が変化する第２の
インクリメンタル信号とからなる２相インクリメンタル
信号を重畳し、さらに前記伝送データの各キャラクタの
直前および直後において前記２相インクリメンタル信号
には存在しない状態遷移となる開始同期信号および終了
同期信号を重畳して、送信しており、これによりビット
同期およびキャラクタ同期をとる方式としている。The signal transmission method according to the present invention, during transmission of transmission data,
A first incremental signal whose logic state changes at an intermediate point of an odd-numbered bit of a plurality of bits forming each character of transmission data and a logical state at an intermediate point of an even-numbered bit of the plurality of bits. A two-phase incremental signal composed of a second incremental signal whose value changes, and immediately before and after each character of the transmission data, a start synchronization signal and an end synchronization which are state transitions that do not exist in the two-phase incremental signal. Signals are superimposed and transmitted, and bit synchronization and character synchronization are thereby achieved.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は、本発明の一実施例による信号伝送方式によ
り、伝送データ信号を構成した例を示すものである（１
キャラクタ長９ビットの場合）。信号１及び信号２は、
伝送データ信号のビット同期及びキャラクタ同期のため
に付加する同期信号、信号３は伝送データ信号である。
信号１と信号２の状態をＳ（信号1,信号２）と表現する
と、Ｓ（0,0）＝S0,S（0,1）＝S1,S（1,0）＝S2,S（1,
1）＝S3の４状態がある。２相インクリメンタル信号を
構成した場合には、S0→S2,S2→S3,S3→S1及びS1→S0の
４つの正方向への状態遷移と、S0→S1,S1→S3,S3→S2,S
2→S0の４つの負方向への状態遷移とが存在するが、今
の場合には、S0を初期状態として正方向への状態遷移の
みが発生するように、構成している。FIG. 1 shows an example in which a transmission data signal is constructed by a signal transmission system according to an embodiment of the present invention (1
If the character length is 9 bits). Signal 1 and signal 2 are
A synchronizing signal, signal 3, added for bit synchronization and character synchronization of the transmission data signal is a transmission data signal.
When the states of the signal 1 and the signal 2 are expressed as S (signal 1, signal 2), S (0,0) = S 0 , S (0,1) = S 1 , S (1,0) = S 2 , S (1,
There are 4 states, 1) = S 3 . When a two-phase incremental signal is configured, four positive state transitions of S 0 → S 2 , S 2 → S 3 , S 3 → S 1 and S 1 → S 0 and S 0 → S 1 , S 1 → S 3 , S 3 → S 2 , S
Although there are four negative state transitions of 2 → S 0 , in this case, the configuration is such that only S 0 is the initial state and only positive state transitions occur.
以上により、データ・ビットのビット同期が可能とな
る。信号５は、前記のように構成した信号１及び、信号
２より生成されるビット同期信号である。次に、キャラ
クタ同期であるが、これは、通常の２相インクリメンタ
ル信号には存在しないS3→S0の遷移をキャラクタ開始同
期信号に、同様にS0→S3の遷移をキャラクタ終了同期信
号になるように信号１及び信号２を構成している。信号
４及び、信号６は、前記のように構成した信号１及び信
号２より生成されるキャラクタ同期信号である。ここで
伝送データのビット長により、最終データ・ビットでの
状態遷移が異なるので、キャラタ終了同期信号としてS0
→S3の状態遷移を構成するため、データ・ビット長が4n
＋１ビット（ｎは整数ｎ≧０）のときにはS2→S0の遷移
を、データビット長が4n＋２ビットのときにはS3→S2,S
→S0の遷移を、データ・ビット長が4n＋３ビットのとき
には、S0→S3,S3→S2,S2→S0の状態遷移を、最終ビット
の直後に付加する。データ・ビット長が4nビットのとき
には、そのままとする。信号７は、前記の信号4,5,6に
より再生した伝送データである。By the above, bit synchronization of the data bits becomes possible. The signal 5 is a bit synchronization signal generated from the signal 1 and the signal 2 configured as described above. Next, regarding character synchronization, this is a transition of S 3 → S 0 that does not exist in a normal two-phase incremental signal as a character start synchronization signal, and similarly a transition of S 0 → S 3 as a character end synchronization signal. The signal 1 and the signal 2 are configured so that The signal 4 and the signal 6 are character synchronization signals generated from the signal 1 and the signal 2 configured as described above. Since the state transition at the final data bit differs depending on the bit length of the transmission data, S 0 is used as the character end synchronization signal.
→ Data bit length is 4n to configure the state transition of S 3.
When +1 bit (n is an integer n ≧ 0), transition of S 2 → S 0 , and when data bit length is 4n + 2 bits, S 3 → S 2 , S
→ transitions S 0, when the data bit length is 4n + 3 bits, the state transition S 0 → S 3, S 3 → S 2, S 2 → S 0, it is added immediately after the last bit. If the data bit length is 4n bits, leave it as it is. The signal 7 is the transmission data reproduced by the signals 4, 5 and 6.
このように複数の信号を重畳して伝送するわけである
が、かかる信号の重畳は伝送技術として一般的である。
例えば、周波数帯を分割して各周波数帯を各信号に割り
当てて重畳し信号を送信することは極めて一般的な手法
である。この場合、受信側でバンドパスフィルタで各周
波数帯を分離して信号を取り出す。In this way, a plurality of signals are superposed and transmitted, and superposition of such signals is common as a transmission technique.
For example, it is a very general method to divide a frequency band, allocate each frequency band to each signal, superimpose it, and transmit the signal. In this case, the reception side separates each frequency band with a bandpass filter and extracts the signal.
以上説明したように、本発明は、２相インクリメンタ
ル信号に開始同期信号と終了同期信号を付加して伝送デ
ータ信号に重量することにより、データ伝送速度に依存
ぜず、データの伝送ができるという効果がある。As described above, according to the present invention, by adding a start synchronization signal and an end synchronization signal to a two-phase incremental signal and weighting the transmission data signal, it is possible to transmit data without depending on the data transmission rate. There is.
第１図は本発明のデータ伝送方式による信号の構成例を
示した波形図である。 信号1,信号２……伝送データ同期信号、信号３……伝送
データ信号、信号４……キャラクタ開始同期信号、信号
５……ビット同期信号、信号６……キャラクタ終了同期
信号、信号７……伝送データ再生信号。FIG. 1 is a waveform diagram showing a configuration example of a signal according to the data transmission system of the present invention. Signal 1, signal 2 ... transmission data synchronization signal, signal 3 ... transmission data signal, signal 4 ... character start synchronization signal, signal 5 ... bit synchronization signal, signal 6 ... character end synchronization signal, signal 7 ... Transmission data reproduction signal.
Claims (1)
ラクタを構成する複数のビットのうちの奇数番目のビッ
トの中間点で論理状態が変化する第１のインクリメンタ
ル信号と前記複数のビットのうちの偶数番目のビットの
中間点で論理状態が変化する第２のインクリメンタル信
号とからなる２相インクリメンタル信号を重畳し、さら
に前記の伝送データの各キャラクタの直前および直後に
おいて前記２相インクリメンタル信号には存在しない状
態遷移となる開始同期信号および終了同期信号を重畳し
て、送信することを特徴とする信号伝送方式。1. A first incremental signal whose logical state changes at the midpoint of an odd-numbered bit of a plurality of bits constituting each character of the transmission data during transmission of the transmission data and the plurality of bits of the plurality of bits. A two-phase incremental signal consisting of a second incremental signal whose logic state changes at the middle point of the even-numbered bits of the is added to the two-phase incremental signal immediately before and immediately after each character of the transmission data. A signal transmission method characterized in that a start synchronization signal and an end synchronization signal, which are nonexistent state transitions, are superimposed and transmitted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62239608A JPH084264B2 (en) | 1987-09-22 | 1987-09-22 | Signal transmission method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62239608A JPH084264B2 (en) | 1987-09-22 | 1987-09-22 | Signal transmission method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6481424A JPS6481424A (en) | 1989-03-27 |
| JPH084264B2 true JPH084264B2 (en) | 1996-01-17 |
Family
ID=17047275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62239608A Expired - Lifetime JPH084264B2 (en) | 1987-09-22 | 1987-09-22 | Signal transmission method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084264B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5187905A (en) * | 1975-01-31 | 1976-07-31 | Nippon Electric Co | |
| JPS6021648A (en) * | 1983-07-15 | 1985-02-04 | Shin Meiwa Ind Co Ltd | Optical signal generator |
-
1987
- 1987-09-22 JP JP62239608A patent/JPH084264B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6481424A (en) | 1989-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055711Y2 (en) | ||
| FR2452830A1 (en) | METHOD FOR SYNCHRONIZING A FOUR-PHASE RECEIVER AND CLOCK SYNCHRONIZING DEVICE FOR EXECUTING THE METHOD | |
| JPH084264B2 (en) | Signal transmission method | |
| US4773084A (en) | Synchronizing pattern | |
| JPH0666749B2 (en) | Branch circuit | |
| JPH0149062B2 (en) | ||
| JP2685495B2 (en) | Digital image transmission device | |
| JPS5911222B2 (en) | Multi-frame synchronization method | |
| JPH0210619B2 (en) | ||
| JP2590935B2 (en) | Digital transmission data recovery circuit | |
| JPS63314937A (en) | Synchronizing system | |
| JP2776606B2 (en) | Frame synchronizer | |
| JPH07120955B2 (en) | Optical transmission system | |
| JPH01309447A (en) | Single line synchronizing type communication system | |
| JPS62279748A (en) | Bit buffer circuit | |
| JPH0123016B2 (en) | ||
| JPH0376608B2 (en) | ||
| JPH063899B2 (en) | Clock synchronization circuit | |
| JPS597252B2 (en) | signal relay device | |
| JPH0586689B2 (en) | ||
| JPH0738649B2 (en) | Asynchronous data conversion circuit | |
| JPS5830251A (en) | Digital signal transmitting system | |
| JPH0297140A (en) | Data reproducing system for radio repeating system | |
| JPS61227437A (en) | Signal transmission system | |
| JPS594363A (en) | Circuit for converting asynchronism and synchronism |