JPH0837485A

JPH0837485A - バーストパターン発生装置

Info

Publication number: JPH0837485A
Application number: JP6169674A
Authority: JP
Inventors: Yasunori Yamada; 康典山田
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1994-07-21
Filing date: 1994-07-21
Publication date: 1996-02-06

Abstract

(57)【要約】【目的】１伝送フレームを構成する複数のタイムスロ
ットにバーストパターン２０を組込んだ試験用のバース
ト信号を作成する場合に、ユーザ側でバーストパターン
の設定情報を簡単に変更できる。【構成】順次出力されるバーストパターンを構成する
各データをユーザ側が関知しないＰＮパターンデータ等
の巡回パターンデータを含む固定データのＣＲＣと、試
験対象装置の仕様やタイムスロット数等の変更に起因し
てユーザが変更可能なユーザ指定データのＣＲＣとを異
なるデータメモリに指定し、バーストパターンにはそれ
ぞれ個別にＣＲＣを組込むようにしている。さらに、ユ
ーザ指定データＵ1 〜Ｕn が入力されると、自動的に各
ユーザ指定データのＣＲＣを算出して記憶保持する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バースト信号を送受信
する送受信装置に対して試験用のバースト信号を送出す
るための試験用のバーストパターンを出力するバースト
パターン発生装置に関わり、特に、誤り検出．訂正のた
めにバーストパターンに組込むＣＲＣ（巡回冗長検査：
cyclic redundancy check ）データの付加手法を改良し
たバーストパターン発生装置に関する。

【０００２】

【従来の技術】移動電話システムにおいては、図３に示
すように、基地局から複数の移動局（携帯電話機）へ同
一フレーム構成の下り信号１が送信される。この下り信
号１のフレーム周期Ｔ_F 内に形成された複数の時間幅
（ビット長）Ｔ_S を有する各タイムスロット２内に各移
動局へ送信するデジタルデータが組込まれている。すな
わち、下り信号１はバースト信号で構成されている。

【０００３】このようような下り信号１を受信した各移
動局は、下り信号１の同一フレーム周期Ｔ_F 内の自己局
に割当てられた別のタイムスロット３に基地局へのデジ
タルデータを組込んだバースト信号からなる上り信号４
を基地局へ送信する。

【０００４】したがって、基地局は、図４に示すよう
に、同一フレーム周期Ｔ_F の後半部分に各移動局から各
タイムスロット３に割当てられた複数のバーストが組込
まれたバースト信号５を受信する。

【０００５】各移動局に割当てられた例えば２４０ビッ
トの一定ビット長Ｔ_S を有するタイムスロット３内に
は、図５に示すように、過渡応答用ランプタイム３ａ，
スタートシンボル３ｂ，同期ワード３ｄ，チャンネル種
別３ｅ，ＳＡＣＣＨ（同期割当制御）３ｆ、伝送すべき
データが設定される情報チャンネル３ｇ，ＣＲＣ３ｈ，
過渡応答用ガードタイム３ｉが設定される。

【０００６】基地局を新設したり、または定期的な点検
保守時においては、基地局が正常にこの伝送フレーム１
の各タイムスロット３に組込まれた各移動局からの上り
信号４の各データを受信しているか否かを試験する必要
がある。

【０００７】一般に、このような基地局に対する試験に
おいては、複数の移動局の代りに試験信号発生装置でも
って周期Ｔ_F 内の各移動局に割当てられている各タイム
スロット３に試験用のバーストパターンを組込んでバー
スト信号として基地局へ送信する。基地局には誤り測定
装置が接続されており、この誤り測定装置でもって基地
局が正しく試験用のバースト信号を受信して、正しくデ
ータを解読した否かを調べる。

【０００８】このような試験に用いる１タイムスロット
分のバーストパターン６内において、例えば図５に示す
ように、前述した通過応答用ランプタイム３ａには全部
０が設定され（[0000]）、次のスタートシンボル３ｂに
は［10] が設定され、６ビットのプリアンプル３ｃには
[011001]が設定される。同様に、同期ワード３ｄ，チャ
ンネル種別３ｅ，ＳＡＣＣＨ３ｆ，ＣＲＣ３ｈおよび過
応答用ランプタイム３ｉにおいてもそれぞれ予め指定さ
れた所定データが設定される。

【０００９】そして、本来伝送すべきデータが設定され
た１６０ビット（Ｔ_E ＝160 ）の情報チャンネル３ｇに
は、ＰＮ（擬似ランダム信号）パターンが設定される。
Ｎを例えばＰＮパターン発生回路のシフトレジスタの段
数とすると、このＰＮパターンは（２^N −１）のビット
周期（巡回周期）を有する。

【００１０】このＰＮパターンにおいて、例えばＮ＝９
の場合ビット周期Ｔ_PNは511 となり、Ｎ＝１５の場合ビ
ット周期Ｔ_PNは32767 となる。したがって、この１ビッ
ト周期Ｔ_PN分のＰＮパターンを図５における１６０ビッ
ト長（Ｔ_E ＝160 ）の情報チャンネル３ｇに一度に設定
できないので、図６に示すように複数フレームの各タイ
ムスロット３に亘って異なる種類のＰＮパターンを設定
する必要がある。

【００１１】なお、同一のＰＮパターンが設定される情
報チャンネル３ｇが現れるバーストパターン６の周期は
ＰＮパターンのビット周期Ｔ_PNと情報チャンネル３ｇの
ビット数との最小公倍数Ｎｍで定まる。

【００１２】基地局は順次受信する各バーストパターン
６に組込まれた情報チャンネル３ｇに含まれるデータを
順次抽出して出力する。誤り測定装置は各バーストパタ
ーン６の最終位置又はその近傍に組込まれているＣＲＣ
を用いて誤り測定を行う。

【００１３】なお、図５に示すバーストパターン６の先
頭の通過応答用ランプタイム３ａ，ＳＡＣＣＨ３ｆ，及
び最後の過応答用ランプタイム３ｉは、全ての試験装置
及び全てのバーストパターン６に亘って固定された規定
データである。

【００１４】また、図５に示すバーストパターン６のう
ちのスタートシンボル３ｂ，プリアンプル３ｃ，同期ワ
ード３ｄ，チャンネル種別３ｅは、試験対象の基地局の
仕様や各移動局の仕様によって変化するデータある。し
たがて、これらの値はこの試験装置の実際の使用者（ユ
ーザ）が自己のシステムに合わせて設定するデータであ
る。

【００１５】したがって、これらのデータを図５に示す
ようにユーザ指定データと称する。このユーザ指定デー
タは当然各移動局毎に異なる値が設定される。よって、
図６に示すように、タイムスロット数ｎに対応する種類
のユーザ指定データＵ1 〜Ｕn が存在する。

【００１６】一方、情報チャンネル３ｇに設定されるＰ
Ｎパターンは移動局数や基地局の仕様に依存しない値で
ある。そして、このＰＮパターンの種類数は前述したよ
うにＮｍ個存在する。このＮｍ個のＰＮパターンを前記
ｎ個のユーザ指定データに対して固定データと称する。
したがって、図６に示すように、バーストパターン６は
Ｎｍ種類存在する。よって、ＣＲＣもＮｍ種類存在す
る。

【００１７】図７は各バーストパターン６にそれそれＣ
ＲＣを組込む一つの手法を示す模式図である。データメ
モリ７内には、各タイムスロット３に組込むユーザ指定
データと固定データとからなるＮｍ種類のデータ８が記
憶されている。各データ８は順番にデータ読出回路９で
読出されて、次のＣＲＣ付加回路１０へ送出される。Ｃ
ＲＣ付加回路１０は、例えば複数段のシフトレジスタと
排他的論理和素子等の論理回路で構成されており、順次
入力される各データ８に対するＣＲＣの算出をハード的
に実行して、ＣＲＣを各データ８の末尾に付加して、バ
ーストパターン６として出力する。なお、ＣＲＣ付加回
路１０にハード回路を採用する理由は、最終のバースト
信号において高い伝送速度を得るためである。

【００１８】図８は各バーストパターン６にそれそれＣ
ＲＣを組込む他の手法を示す模式図である。図７と同一
構成のデータメモリ７の他に、Ｎｍ種類のデータ８の各
ＣＲＣが予め算出されてＣＲＣメモリ１１に記憶されて
いる。そして、データメモリ７及びＣＲＣメモリ１１か
ら一つのデータ８及び一つのＣＲＣが順番に読出され
て、信号合成回路１２で信号合成されて、それぞれバー
ストパターン６として出力される。

【００１９】

【発明が解決しようとする課題】しかしながら、図７及
び図８に示すバーストパターンに対するＣＲＣの組込み
手法を採用したバーストパターン発生装置においても、
まだ改良すべき次の課題があった。

【００２０】すなわち、近年、一つの基地局が管理する
移動局の数が増加し、１伝送フレームに含まれるタイム
スロット数が増大し、かつタイムスロットに設定するバ
ースパターンのデータ数が増加している。

【００２１】また、近年、移動電話システムにおいて、
種々の形態のシステムが開発され、かつ実際に運用され
ている。したがって、試験対象の基地局の仕様や各移動
局の仕様が複数種類存在し、かつ必要に応じて仕様変更
される。

【００２２】よって、試験信号に採用する図５に示した
バーストパターン６のユーザ指定データも測定対象の仕
様に応じて、この試験装置のユーザ側で任意にかつ簡単
に変更できることが要求されている。

【００２３】しかし、ユーザ指定データＵ1 〜Ｕn の数
やデータそのものが変化すると、ユーザ指定データと固
定データとからなる各データ８の構成及びデータそのも
のが変化する。

【００２４】よって、図７，図８におけるデータメモリ
７に記憶しているタイムスロット数ｎを大幅に越えるＮ
ｍ個のデータ８を全て書替える必要がある。このデータ
メモリ７の記憶内容の書替え作業は、各ユーザ指定デー
タと各ＰＮデータとの組合わせを考慮しながら実施する
必要があるので、多大の労力と作業時間を必要とする。

【００２５】図８の手法においては、データメモリ７の
他に、Ｎｍ個のＣＲＣが記憶されたＣＲＣメモリ１１の
全部の記憶内容を書替える必要がある。よって、さら
に、書替え作業が煩雑になる。

【００２６】また、図７の手法においては、各データ８
の構成が変化すると、ハード回路で構成されたＣＲＣ付
加回路１０を取替える必要がある。本発明はこのような
事情に鑑みてなされたものであり、固定データ及び指定
データに対してそれぞれ個別にＣＲＣを設けることによ
って、たとえ指定データが変更になったとしても、固定
データや指定データ及びＣＲＣデータを記憶するデータ
メモリの変更量を最小限に抑制でき、簡単にユーザ指定
データやタイムスロット数をユーザ側で変更でき、試験
適用範囲を大幅に拡張できるバーストパターン発生装置
を提供することを目的とする。

【００２７】

【課題を解決するための手段】上記課題を解消するため
に本発明は、複数タイムスロットを有する一定周期の伝
送フレームの各タイムスロットに対して、外部から入力
されたタイムスロットを指定した指定ビットデータを順
番に組込み、さらに各タイムスロットに対して所定の巡
回周期を有する巡回ビットパターンを所定ビット長づつ
固定ビットデータとして順番に組込んだバーストパター
ンを発生するバーストパターン発生装置において、外部
から入力され、伝送フレームの１周期を構成する各タイ
ムスロットに組込む各指定ビットデータを記憶する指定
データメモリと、各指定ビットデータが外部から指定デ
ータメモリに書込まれる毎に、各指定ビットデータのＣ
ＲＣデータを算出するＣＲＣ演算手段と、ＣＲＣ演算手
段にて算出された各指定ビットデータ用のＣＲＣデータ
を記憶するＣＲＣデータメモリと、巡回ビットパターン
の１巡回周期分のビットデータ及び巡回ビットパターン
用のＣＲＣデータを記憶する固定データメモリと、各デ
ータメモリから各データが読出される毎に更新されるデ
ータ種類毎の各読出開始アドレスを記憶する読出アドレ
ス記憶部と、読出アドレス記憶部に記憶された各読出開
始アドレスに基づいて各データメモリから各データを読
出すデータ読出手段と、伝送フレームに同期して、デー
タ読出手段へ読出すべき各データのビット長を出力し
て、所定のシーケンスで各データメモリから各データを
順次読出しさせるシーケンス制御部とを備えている。

【００２８】

【作用】このように構成されたバーストパターン発生装
置においては、伝送フレームを構成する各タイムスロッ
トに指定ビットデータと固定ビットデータとが組込まれ
たバーストパターンが設定される。

【００２９】ＰＮパターンで代表される巡回ビットパタ
ーン等の固定ビットデータが記憶される固定データメモ
リには、巡回ビットパターン自体のＣＲＣデータも記憶
されている。

【００３０】一方、各バーストパターン毎の指定ビット
データは、固定データメモリに対して独立に設けられた
指定データメモリ内に記憶保持されている。そして、こ
の指定データメモリの記憶内容は操作者が外部からタイ
ムスロットを指定して任意に書替え可能である。

【００３１】外部から各指定ビットデータが書替えられ
ると、ＣＲＣ演算手段にて新規に書替えられた各指定ビ
ットデータに対してそれぞれＣＲＣデータが自動的に算
出される。算出された各ＣＲＣデータはＣＲＣメモリに
指定ビットデータ毎に記憶保持される。

【００３２】そして、バーストパターン信号を発生する
時にはシーケンス制御部が起動される。シーケンス制御
部は、伝送フレームに同期して、データ読出手段へ読出
すべき各データのビット長を出力して、所定のシーケン
スで各データメモリから各データを順次読出しさせる。
よつて、指定ビットデータ，該当指定ビットデータのＣ
ＲＣデータ，固定ビットデータ，及び該当固定ビットデ
ータのＣＲＣデータが組込まれたバーストパターンが順
番に出力される。

【００３３】この場合、指定ビットデータ変更に伴って
変更されるのは、該当指定ビットデータのＣＲＣデータ
のみである。すなわち、タイムスロット数であるｎ個の
指定ビットデータ及びｎ個のＣＲＣデータのみである。
この変更後の指定ビットデータと組合わされる巡回ビッ
トデータのＣＲＣデータは何等変更する必要がない。ま
た、指定ビットデータのＣＲＣデータの演算は、バース
トパターン出力とは独立して実施されるので、特に高速
に実行する必要はない。

【００３４】

【実施例】以下本発明の一実施例を図面を用いて説明す
る。図１は実施例のバーストパターン発生装置の概略構
成を示すブロック図である。また、図２（ａ）（ｂ）は
実施例装置で作成されるバーストパターンを示すビット
構成図である。

【００３５】図２（ｂ）において、一つのバーストパタ
ーン２０は、大きく分けて、図５に示す過渡応答用ラン
プタイム３ａ，ＳＡＣＣＨ３ｆ，過渡応答カードタイム
３ｉに相当する各規定データが設定される領域２０ａ
と、スタートシンボルＳＳからチャネル種別３ｅに相当
するユーザ指定ビットデータが設定される領域２０ｂ
と、ユーザ指定ビットデータのＣＲＣ（Ｕ）が設定され
る領域２０ｃと、巡回ビットパターンとしてのＰＮパタ
ーン等の固定ビットデータが設定される領域２０ｄと、
固定ビットデータのＣＲＣ（Ｐ）が設定される領域２０
ｅとで構成されている。

【００３６】この実施例装置においては、１伝送フレー
ム（Ｔ_F ）にはｎ個のタイムスロットが形成され、領域
２０ｄに設定されるＰＮパターンの巡回周期（ビット周
期）は（２^N −１）であり、領域２０ｄに同一のＰＮパ
ターンが現れる周期は（Ｎｍ＋１）スロット目である。

【００３７】よって、領域２０ｄに設定されるＰＮパタ
ーンの種類はＮｍ個あり、かつ領域２０ｅに設定される
ＣＲＣ（Ｐ）の種類数もＮｍである。図１において、指
定データメモリ２１内には、タイムスロット数に相当す
るｎ個のユーザ指定ビットデータＵ1 〜Ｕn が記憶され
る。また、ＣＲＣデータメモリ２２内には、各ユーザ指
定ビットデータＵ1 〜Ｕn に対応するｎ個のＣＲＣ（Ｕ
1 ）〜ＣＲＣ（Ｕn ）が記憶されている。

【００３８】固定データメモリ２３内には、［全０］の
データを記憶する領域２３ａ，［全１］のデータを記憶
する領域２３ｂ，１ビット周期（巡回周期）分のＰＮパ
ターンを記憶する領域２４ｃ，ＰＮパターンに対応する
ＣＲＣ（Ｐ）を記憶する領域２３ｄが形成されている。

【００３９】また、データ入力装置部２５は、例えばキ
ーボードと表示器とで構成されており、このパーストパ
ターン発生装置が組込まれた試験装置の操作者が、被試
験システムの仕様変更やタイムスロット数ｎ変更等に起
因して、タイムスロットを指定したユーザ指定ビットデ
ータＵ1 〜Ｕn を入力する装置である。

【００４０】このデータ入力装置部２５から入力された
ｎ個のユーザ指定ビットデータＵ1〜Ｕn は指定データ
設定部２６でもって、前記指定データメモリ２１に書込
まれる。すなわち、指定データメモリ２１のユーザ指定
ビットデータＵ1 〜Ｕn が変更される。

【００４１】指定データメモリ２１に新規のユーザ指定
ビットデータＵ1 〜Ｕn が書込まれると、ＣＲＣ演算部
２７が起動される。ＣＲＣ演算部２７は、例えばマイク
ロコンピュータで構成されており、指定データメモリ２
１に記憶されている各ユーザ指定ビットデータＵ1 〜Ｕ
n を順番に読出して、所定のＣＲＣ算出演算を実行し
て、算出した各指定ビットデータＵ1〜Ｕn 毎のＣＲＣ
（Ｕ1 ）〜ＣＲＣ（Ｕn ）をＣＲＣデータメモリ２２へ
書込む。すなわち、ＣＲＣデータメモリ２２の各ＣＲＣ
（Ｕ1 ）〜ＣＲＣ（Ｕn ）も、指定データメモリ２１の
各ユーザ指定ビットデータＵ1 〜Ｕn の変更に伴って書
替えられる。

【００４２】なお、データ入力装置２５を介して入力さ
れた入力データがユーザ指定ビットデータＵ1 〜Ｕn 以
外の例えば各データのデータ長ＤＬを変更するデータの
場合は、新規のデータ長ＤＬをシーケンス制御部２８へ
設定する。

【００４３】読出アドレス記憶部２９は、１個の規定デ
ータ読出アドレス指定部２９ａ、１個のユーザ指定デー
タ読出アドレス指定部２９ｂ，同じく１個の指定データ
用ＣＲＣ読出アドレス指定部２９ｃ、前記最小公倍数Ｎ
ｍに等しい数のＰＮデータ読出アドレス指定部２９ｄ，
同一数のＰＮパターン用ＣＲＣデータ読出アドレス指定
部２９ｅが形成されている。

【００４４】規定データ読出アドレス指定部２９ａに
は、全てのバーストパターン２０に共通する規定データ
を記憶する領域２３ａの開始アドレスＳＡ，最終アドレ
スＥＡ及び該当規定データを読出開始する場合の読出開
始アドレスＣＡが記憶されている。したがって、新規バ
ーストパターン２０に対する所定ビット長を有する規定
データの読出が終了すると、読出開始アドレスＣＡは所
定ビット長に対応する値だけ更新されており、次のバー
ストパターン２０における規定データの読出処理時の読
出開始アドレスとなる。

【００４５】ユーザ指定データ読出アドレス指定部２９
ｂには、指定データメモリ２１の先頭アドレスＳＡと最
終アドレスＥＡが設定されると共に、対応するバースト
パターン２０に設定すべき各ユーザ指定データＵ1 〜Ｕ
n を読出す場合の読出開始アドレスＣＡが記憶されてい
る。

【００４６】指定データ用ＣＲＣ読出アドレス指定部２
９ｃには、ＣＲＣデータメモリ２２の先頭アドレスＳＡ
と最終アドレスＥＡが設定されると共に、対応するバー
ストパターン２０に設定すべき各ユーザ指定データのＣ
ＲＣ（Ｕ1 ）〜ＣＲＣ（Ｕn）を読出す場合の読出開始
アドレスＣＡが記憶されている。

【００４７】Ｎｍ個の各ＰＮデータ読出アドレス指定部
２９ｄには、固定データメモリ２３の領域２３ｃの先頭
アドレスＳＡと最終アドレスＥＡが設定されると共に、
Ｎｍ個の各バーストパターン２０の情報チャンネル３ｇ
に設定すべき所定ビット長のＰＮビットデータを読出す
場合の各読出開始アドレスＣＡが記憶されている。

【００４８】Ｎｍ個の各ＰＮパターン用ＣＲＣデータ読
出アドレス指定部２９ｅには、固定データメモリ２３の
領域２３ｄの先頭アドレスＳＡと最終アドレスＥＡが設
定されると共に、Ｎｍ個の各バーストパターン２０の領
域２０ｅに設定すべき所定ビット長のＣＲＣビットデー
タを読出す場合の各読出開始アドレスＣＡが記憶されて
いる。

【００４９】そして、シーケンス制御部２８，データ読
出部３０及びデータ出力回路３１によって、各データメ
モリ２１，２２，２３に記憶された各ビットデータを読
出してバーストパターン２０として出力する。

【００５０】すなわち、シーケンス制御部２８は、外部
からバースト開始信号が入力されると、予め記憶されて
いる図２（ｂ）のバーストパターン２０を構成する各領
域２０ａ〜２０ｅの各データ種類，各データの出力順
序，各データ長ＤＬ等を用いて、データ読出部３０に対
して読出指令を送出する。

【００５１】データ読出部３０は、読出指令を受領する
と、読出アドレス記憶部２９内のシーケンス制御部２８
から指定されたデータ種類に対応する読出アドレス指定
部２９ａ〜２９ｅの読出開始アドレスＣＡを読出して、
指定データメモリ２１，ＣＲＣデータメモリ２２，又は
固定データメモリ２３の該当読出開始アドレスＣＡから
指定データ長ＤＬ分のビットデータを読出して、データ
出力回路３１へ送出する。この場合、読出アドレスＣＡ
が最終アドレスＥＡに達した場合は先頭アドレスＳＡへ
戻る。

【００５２】一つのデータに対応する各データメモリ２
１，２２，２３からの指定データ，ＣＲＣ（Ｕ），固定
データ，又はＣＲＣ（Ｐ）の読出処理が終了すると、デ
ータ読出部３０はシーケンス制御部２８へ読出終了信号
を送出する。

【００５３】シーケンス制御部２８は読出終了信号を受
領すると、次の出力順序のデータ種類の指定するデータ
長ＤＬを読出して、データ読出部３０に対して読出指令
を送出する。

【００５４】このように、シーケンス制御部２８は、バ
ースト信号開始信号が入力する毎に、データ読出部３０
に対してバーストパターン２０を構成する規定データ，
ユーザ指定データ，ＣＲＣ（Ｕ），ＰＮデータ．ＣＲＣ
（Ｐ）の各データに対する読出指令を送出して、図２に
示すように、各バーストパターン２０を順番に出力させ
る。

【００５５】このように構成されたバーストパターン発
生装置においては、操作者がデータ入力装置２５を介し
て、１伝送フレームを構成するｎ個の各タイムスロット
毎に異なるユーザ指定ビットデータＵ1 〜Ｕn を入力す
ると、この新規のユーザ指定ビットデータＵ1 〜Ｕn は
指定データメモリ２１へ書込まれる。同時に、ＣＲＣ演
算部２７によって、各ユーザ指定ビットデータＵ1 〜Ｕ
n のＣＲＣ（Ｕ1 ）〜ＣＲＣ（Ｕn ）が自動的に算出さ
れて、ＣＲＣデータメモリ２２へ書込まれる。そして、
新たに書込まれたユーザ指定ビットデータＵ1 〜Ｕn 及
びＣＲＣ（Ｕ1）〜ＣＲＣ（Ｕn ）が新規のバーストパ
ターン２０に組込まれて出力される。

【００５６】この場合、ＰＮパターン及びＰＮパターン
のＣＲＣ（Ｐ）が記憶されている固定データメモリ２３
の記憶内容を全く変更する必要がない。すなわち、バー
ストパターン２０の領域２０ｅに組込むＮｍ種類の固定
ビットデータのＣＲＣ（Ｐ1 ）〜ＣＲＣ（ＰNm) と、バ
ーストパターン２０の領域２０ｂに組込むｎ種類のユー
ザ指定ビットデータのＣＲＣ（Ｕ1 ）〜ＣＲＣ（Ｕn ）
とを分離して管理している。よって、試験対象のシステ
ムの仕様変更やタイムスロット数の変更に起因して、簡
単にユーザ指定ビットデータＵ1 〜Ｕn をユーザ側で変
更できる。

【００５７】また、指定ビットデータＵ1 〜Ｕn のＣＲ
Ｃビットデータの演算は、この指定ビットデータＵ1 〜
Ｕn が新たに入力された時点で、ＣＲＣ演算部２７によ
って自動的に実施される。このようにＣＲＣ演算処理が
バーストパターン２０の出力処理とは独立して実施され
るので、ＣＲＣ算出処理を特に高速に実行する必要はな
い。よって、図７に示したハード部材で構成されたＣＲ
Ｃ付加回路１０を採用する必要が無い。

【００５８】

【発明の効果】以上説明したように本発明のバーストパ
ターン発生装置においては、固定データ及び指定データ
とでそれぞれ個別にＣＲＣを記憶してバーストパターン
に設定している。また、外部から指定データが入力され
ると、自動的に入力さた指定データに対するＣＲＣを算
出して記憶保持してる。

【００５９】したがって、たとえ測定対象の装置やシス
テムの仕様変更に起因して指定データが変更になったと
しても、固定データや指定データ及びＣＲＣデータを記
憶するデータメモリの変更量を最小限に抑制でき、簡単
にユーザ指定データやタイムスロット数をユーザ側で変
更でき、試験適用範囲を大幅に拡張できるとともに操作
性を向上できる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わるバーストパターン
発生装置の概略構成を示すブロック図

【図２】同実施例装置内のバーストパターン発生部か
ら出力されるバーストパターンのビット構成図

【図３】一般的な基地局と移動局との間で送受信され
る上り信号と下り信号との関係を示すタイムチャート

【図４】基地局の受信信号の信号波形図

【図５】前記各信号に含まれるバーストパターンのビ
ット構成図

【図６】試験信号に含まれる各バーストパターンのビ
ット構成図

【図７】バーストパターンにＣＲＣを付加する従来手
法を示す模式図

【図８】バーストパターンにＣＲＣを付加する他の従
来手法を示す模式図

【符号の説明】

２０…バーストパターン、２１…指定データメモリ、２
２…ＣＲＣデータメモリ、２３…固定データメモリ、２
５…テータ入力装置、２６…指定データ設定部、２７…
ＣＲＣ演算部、２８…シーケンス制御部、２９…読出ア
ドレス記憶部、３０…データ読出部、３１…データ出力
回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｌ 29/14

Claims

【特許請求の範囲】

【請求項１】複数タイムスロットを有する一定周期の
伝送フレームの各タイムスロットに対して、外部から入
力されたタイムスロットを指定した指定ビットデータを
順番に組込み、さらに前記各タイムスロットに対して所
定の巡回周期を有する巡回ビットパターンを所定ビット
長づつ固定ビットデータとして順番に組込んだバースト
パターン(20)を発生するバーストパターン発生装置にお
いて、外部から入力され、前記伝送フレームの１周期を構成す
る各タイムスロットに組込む各指定ビットデータを記憶
する指定データメモリ(21)と、前記各指定ビットデータが外部から前記指定データメモ
リに書込まれる毎に、前記各指定ビットデータのＣＲＣ
データを算出するＣＲＣ演算手段(27)と、このＣＲＣ演算手段にて算出された各指定ビットデータ
用のＣＲＣデータを記憶するＣＲＣデータメモリ(22)
と、前記巡回ビットパターンの１巡回周期分のビットデータ
及び前記巡回ビットパターン用のＣＲＣデータを記憶す
る固定データメモリ(23)と、前記各データメモリから各データが読出される毎に更新
されるデータ種類毎の各読出開始アドレスを記憶する読
出アドレス記憶部(29)と、この読出アドレス記憶部に記憶された各読出開始アドレ
スに基づいて前記各データメモリから各データを読出す
データ読出手段(30)と、前記伝送フレームに同期して、前記データ読出手段へ読
出すべき各データのビット長を出力して、所定のシーケ
ンスで前記各データメモリから前記各データを順次読出
しさせるシーケンス制御部(28)とを備えたバーストパタ
ーン発生装置。