JPH0837335A - Semiconductor laser and its manufacture - Google Patents

Semiconductor laser and its manufacture

Info

Publication number
JPH0837335A
JPH0837335A JP16939394A JP16939394A JPH0837335A JP H0837335 A JPH0837335 A JP H0837335A JP 16939394 A JP16939394 A JP 16939394A JP 16939394 A JP16939394 A JP 16939394A JP H0837335 A JPH0837335 A JP H0837335A
Authority
JP
Japan
Prior art keywords
layer
conductivity type
mesa stripe
forming
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16939394A
Other languages
Japanese (ja)
Other versions
JP3344096B2 (en
Inventor
Kiyoshi Fujiwara
潔 富士原
Yoshihiro Mori
義弘 森
Yasushi Matsui
康 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16939394A priority Critical patent/JP3344096B2/en
Publication of JPH0837335A publication Critical patent/JPH0837335A/en
Application granted granted Critical
Publication of JP3344096B2 publication Critical patent/JP3344096B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To provide a semiconductor laser which allows less light output saturation by high-bias driving. CONSTITUTION:On an n-InP substrate 101, an n-InP layer 102, an n-InGaAsP layer 115, an active layer 116, a p-InGaAsP layer 117 and a p-InP layer 104 are successively deposited. A mesa strip is formed from the semiconductor multi-layer structure. On the both sides of the stripe, a p-InP layer 105 and an n-InP current block layer 106 are formed, and a buried type heterostructure is formed. An insulating layer 118 is formed on the semiconductor surfaces on the both sides of an electrode 110 by ion implantation by using the electrode 110 as a mask. Then, an SiO2 layer 110 is etched and a metal multi-layer film 112 is deposited on the whole plane. The structure allows heat generated in a laser element to dissipate not only in the contact layer direction, but also in the horizontal direction from the current block layer, when the structure is bonded to a heat sink. Therefore, a semiconductor laser which allows less light output saturation even by high-bias drive is provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はメサ構造を有し安定な横
モード制御を行う半導体レーザ及び製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser having a mesa structure and performing stable transverse mode control, and a manufacturing method.

【0002】[0002]

【従来の技術】半導体レーザの構造には、活性層の周囲
をエネルギーギャップが大きく、屈折率の小さな半導体
材料で覆われた埋め込み型へテロ構造が広く用いられて
いる。この埋め込み型へテロ構造半導体レーザは、発振
しきい電流値が低くまた発振横モードが安定している等
の優れた特性を有しているため光ファイバ通信や光情報
処理用光源として利用されている。
2. Description of the Related Art As a semiconductor laser structure, a buried type hetero structure in which an active layer is covered with a semiconductor material having a large energy gap and a small refractive index is widely used. This embedded heterostructure semiconductor laser is used as a light source for optical fiber communication and optical information processing because it has excellent characteristics such as a low oscillation threshold current value and stable oscillation transverse mode. There is.

【0003】従来の構造の第1例を図3に示す。この構
造は、n-InP基板101上に、n-InPバッファ層102、InGaAs
P活性層103、p-InPクラッド層104を含むメサストライプ
をエッチングにより形成した後、液相もしくは気相エピ
タキシャル成長法によりp-InP電流ブロック層105、n-In
P電流ブロック層106を前記メサストライプ側面に成長さ
せ、さらにp-InP埋め込み層107、p-InGaAsPコンタクト
層108を成長させて埋め込み型へテロ構造を形成する。
A first example of a conventional structure is shown in FIG. This structure consists of n-InP substrate 101, n-InP buffer layer 102, and InGaAs.
After forming a mesa stripe including the P active layer 103 and the p-InP clad layer 104 by etching, the p-InP current blocking layer 105 and n-In are formed by a liquid phase or vapor phase epitaxial growth method.
The P current blocking layer 106 is grown on the side surface of the mesa stripe, and then the p-InP buried layer 107 and the p-InGaAsP contact layer 108 are grown to form a buried hetero structure.

【0004】次に、電流ブロック層での寄生容量を減ら
し周波数応答特性を向上させるために、ダブルチャンネ
ルを堀り、全面をSiO2109で覆う。次に、活性層上部の
みSiO 2109を除去しp型電極110を形成した後、金属多層
膜111を全面に蒸着する。最後にn-InP基板101にn型電
極112を形成する。以上の工程で作製されたレーザ素子
は、放熱特性を向上させるため、図4に示すようにヒー
トシンク113にジャンクションダウンで半田付けされて
いた。
Next, the parasitic capacitance in the current block layer is reduced.
In order to improve the frequency response characteristics, double channel
Dug the entire surface with SiO2Cover with 109. Next, on the top of the active layer
Mi SiO 2After removing 109 and forming a p-type electrode 110, a metal multilayer
The film 111 is vapor-deposited on the entire surface. Finally, on the n-InP substrate 101,
Form pole 112. Laser device manufactured by the above process
To improve the heat dissipation characteristics, as shown in Fig. 4,
Soldered to Tosink 113 with junction down
I was there.

【0005】従来の構造の第2例を図6に示す。この構
造は、n-GaAs基板201上に、n-GaAsバッファ層202、n-Al
GaInPクラッド層203、GaInP活性層204、第1のp-AlGaIn
Pクラッド層205、第2のp-AlGaInPクラッド層206、p-Ga
As表面保護層207を積層させたウェハー上に絶縁膜マス
クを形成し、第2のp-AlGaInPクラッド層206までエッチ
ングを行いストライプ状のリッジを形成した後、前記マ
スクを選択マスクとして気相エピタキシャル成長法によ
りn-GaAs電流ブロック層208を前記リッジ側面に成長さ
せ、さらに絶縁膜除去後p-GaAs埋め込み層209を成長さ
せて埋め込み構造を形成する。次に、p-GaAs埋め込み層
209上部にp型電極210を形成し、最後にn-GaAs基板201
にn型電極211を形成する。以下第1の従来例と同様に
ヒートシンク113にジャンクションダウンで半田付けし
た後、電流を流して動作させていた。
A second example of the conventional structure is shown in FIG. This structure consists of n-GaAs substrate 201, n-GaAs buffer layer 202, and n-Al.
GaInP clad layer 203, GaInP active layer 204, first p-AlGaIn
P clad layer 205, second p-AlGaInP clad layer 206, p-Ga
An insulating film mask is formed on the wafer on which the As surface protective layer 207 is laminated, etching is performed up to the second p-AlGaInP clad layer 206 to form a stripe-shaped ridge, and vapor phase epitaxial growth is performed using the mask as a selective mask. Then, an n-GaAs current blocking layer 208 is grown on the side surface of the ridge by the method, and after the insulating film is removed, a p-GaAs buried layer 209 is grown to form a buried structure. Next, the p-GaAs buried layer
A p-type electrode 210 is formed on top of 209, and finally an n-GaAs substrate 201
Then, the n-type electrode 211 is formed. After that, as in the first conventional example, after soldering to the heat sink 113 by junction down, a current was applied to operate.

【0006】[0006]

【発明が解決しようとする課題】しかしながら上記構造
では、InP(熱伝導率:約0.6W/cm・K)よりも熱伝導率の
低い絶縁膜(SiO2:約0.08W/cm・K)やInGaAsPコンタクト
層(約0.05W/cm・K)の存在により、電極と活性層の間で
発生する熱をヒートシンクへ効率良く逃がすことができ
ない。また、放熱の方向がクラッド層から埋め込み層そ
してコンタクト層へという一方向のみであるため、効率
が悪い。半導体レーザ素子の放熱特性が低いと、高バイ
アス駆動時での光出力飽和が顕著になる。
However, in the above structure, an insulating film (SiO 2 : about 0.08 W / cm · K) having a lower thermal conductivity than InP (thermal conductivity: about 0.6 W / cm · K) is used. Due to the presence of the InGaAsP contact layer (about 0.05 W / cmK), the heat generated between the electrode and the active layer cannot be efficiently dissipated to the heat sink. In addition, the direction of heat radiation is only one direction from the clad layer to the buried layer to the contact layer, so that the efficiency is poor. When the semiconductor laser device has a low heat dissipation characteristic, the saturation of the optical output during high bias driving becomes remarkable.

【0007】本発明の目的は、半導体レーザ素子の放熱
特性を向上させ、高バイアス駆動時での光出力飽和を低
減させる事にある。
An object of the present invention is to improve the heat dissipation characteristics of a semiconductor laser device and reduce the optical output saturation during high bias driving.

【0008】[0008]

【課題を解決するための手段】本発明は、上記課題を解
決するために、第1の導電型のクラッド層、活性層、第
2の導電型のクラッド層を有するメサストライプの両側
に電流ブロック層を設け、さらに前記メサストライプと
前記電流ブロック層上部に第2の導電型の埋め込み層、
第2の導電型のコンタクト層、電極金属を設けた埋め込
み型半導体レーザ構造において、前記電極金属の両側の
領域は前記第1の導電型のクラッド層までエッチングさ
れており、かつ前記領域の表面を絶縁化し、さらに前記
電極金属と前記絶縁層上に金属薄膜が形成されている半
導体レーザとその製造方法とする。
In order to solve the above problems, the present invention provides a current block on both sides of a mesa stripe having a clad layer of a first conductivity type, an active layer, and a clad layer of a second conductivity type. A layer, and a buried layer of a second conductivity type on the mesa stripe and the current blocking layer,
In a buried semiconductor laser structure provided with a second conductivity type contact layer and an electrode metal, regions on both sides of the electrode metal are etched up to the first conductivity type clad layer, and a surface of the region is etched. A semiconductor laser in which insulation is performed and a metal thin film is further formed on the electrode metal and the insulating layer, and a method for manufacturing the same.

【0009】また、第1の導電型のクラッド層、活性
層、第2の導電型の第1のクラッド層、ストライプ状の
リッジをもつ第2の導電型の第2のクラッド層を有し、
前記第リッジの両側に電流ブロック層を設け、さらに前
記リッジと前記電流ブロック層上部に第2の導電型の埋
め込み層、電極金属を設けた埋め込み型半導体レーザ構
造において、前記電極金属の両側の領域は前記電流ブロ
ック層までエッチングされており、かつ前記領域の表面
を絶縁化し、さらに前記電極金属と前記絶縁層上に金属
薄膜が形成されている半導体レーザとその製造方法とす
る。
Further, it has a first conductivity type clad layer, an active layer, a second conductivity type first clad layer, and a second conductivity type second clad layer having stripe ridges.
In a buried type semiconductor laser structure in which a current blocking layer is provided on both sides of the ridge, and a second conductivity type buried layer and an electrode metal are further provided on the ridge and the current blocking layer, regions on both sides of the electrode metal are provided. Is a semiconductor laser in which the current blocking layer is etched, the surface of the region is insulated, and a metal thin film is formed on the electrode metal and the insulating layer, and a method for manufacturing the same.

【0010】[0010]

【作用】上記の手段により、レーザ素子とヒートシンク
との間に熱伝導率の低い絶縁膜を介さない構造がえられ
るため、放熱特性を向上させることができる。
By the above means, a structure without an insulating film having a low thermal conductivity is provided between the laser element and the heat sink, so that the heat dissipation characteristic can be improved.

【0011】また、電流ブロック層から横方向へ熱が放
散されるため、さらなる放熱特性の向上が可能となる。
従って、上記の手段により、高バイアス駆動時まで光出
力飽和の少ない良好な特性を得ることができる。
Further, since the heat is dissipated laterally from the current blocking layer, the heat dissipation characteristics can be further improved.
Therefore, by the above means, it is possible to obtain good characteristics with little optical output saturation until high bias driving.

【0012】[0012]

【実施例】以下、本発明の具体例を詳細に述べる。EXAMPLES Specific examples of the present invention will be described in detail below.

【0013】(実施例1)まず、第1の実施例について
説明する。
(Embodiment 1) First, a first embodiment will be described.

【0014】図1(a)に示すように、n-InP基板101上
に厚さ5μmのn-InPバッファ層102、厚さ500nmのn-InGaA
sP光導波路層115、厚さ5nmのInGaAsP井戸層と厚さ10nm
のInGaAsPバリア層の5ペアからなる多重量子井戸活性
層116、厚さ500nmのp-InGaAsP光導波路層117、厚さ0.5
μmのp-InPクラッド層104を順次エピタキシャル成長さ
せた半導体多層構造から、フォトリソグラフとエッチン
グにより幅約2μmのメサストライプを形成した後、液相
エピタキシャル成長法によりメサストライプの両側の領
域にp-InP電流ブロック層105、n-InP電流ブロック層106
を成長させ、さらにp-InP埋め込み層107、p-InGaAsPコ
ンタクト層108を順次成長させて、埋め込み型へテロ構
造を形成する。
As shown in FIG. 1A, an n-InP buffer layer 102 having a thickness of 5 μm and an n-InGaA layer having a thickness of 500 nm are formed on an n-InP substrate 101.
sP optical waveguide layer 115, 5 nm thick InGaAsP well layer and 10 nm thick
Multiple quantum well active layer 116 consisting of 5 pairs of InGaAsP barrier layers, p-InGaAsP optical waveguide layer 117 having a thickness of 500 nm, and a thickness of 0.5
From the semiconductor multilayer structure in which the μm p-InP cladding layer 104 was sequentially epitaxially grown, a mesa stripe with a width of about 2 μm was formed by photolithography and etching, and then the p-InP current was applied to the regions on both sides of the mesa stripe by the liquid phase epitaxial growth method. Block layer 105, n-InP current block layer 106
And a p-InP buried layer 107 and a p-InGaAsP contact layer 108 are sequentially grown to form a buried hetero structure.

【0015】図1(b)において、p-InGaAsPコンタク
ト層108上に幅約20μmのSiO2マスク118を形成後、塩酸
系エッチング液でn-InPバッファ層102までエッチングす
る。
In FIG. 1B, a SiO 2 mask 118 having a width of about 20 μm is formed on the p-InGaAsP contact layer 108, and then the n-InP buffer layer 102 is etched with a hydrochloric acid-based etching solution.

【0016】図1(c)において、SiO2マスク118を除
去後、再び厚み0.15μmのSiO2膜119を堆積しレジストマ
スクを用いて電極形成用の溝をあけ、金、亜鉛、金から
なる金属多層膜を順次蒸着した後、リフトオフと350℃
でのアニールを行いp型電極110を形成する。
In FIG. 1 (c), after removing the SiO 2 mask 118, a SiO 2 film 119 having a thickness of 0.15 μm is deposited again, and a groove for electrode formation is opened using a resist mask, and is made of gold, zinc or gold. After sequentially depositing a metal multilayer film, lift off and 350 ° C.
Annealing is performed to form the p-type electrode 110.

【0017】ここでSiO2119膜の厚みは、イオン注入で
イオンを通過させるだけの厚みがあれが良いため、0.15
μmとしたがイオンや注入条件によって厚みの設定は変
わることがある。またp型電極110はイオン注入時のマ
スクとなるため、イオンを通過させないだけの厚みが必
要である。
The thickness of the SiO 2 119 film is 0.15 because it is good enough to allow ions to pass therethrough by ion implantation.
Although the thickness is set to μm, the thickness setting may change depending on the ion and implantation conditions. Further, since the p-type electrode 110 serves as a mask during ion implantation, the p-type electrode 110 needs to have a thickness that does not allow ions to pass therethrough.

【0018】図1(d)において、上記電極をマスクと
して、ボロンを用いたイオン注入により、電極の両側の
SiO2119下の半導体表面に絶縁層120を形成した後、図1
(e)に示すようにSiO2119をエッチングする。
In FIG. 1 (d), ion implantation using boron is carried out using the above electrode as a mask so that both sides of the electrode are
After forming an insulating layer 120 on the surface of the semiconductor under SiO 2 119, FIG.
The SiO 2 119 is etched as shown in (e).

【0019】図1(f)において、全面にチタン、白
金、金から構成される金属多層膜111を蒸着する。ここ
でチタンを用いている理由は、半導体との密着性が良い
ためであるが、他の金属で密着性の良い、例えばクロム
等を用いても問題無い。また、白金を用いている理由と
しては、ヒートシンクへボンディングした時の半田材の
金属が半導体内部へ侵入することを防ぐためであり、こ
の目的を満たすことができれば、金属の種類や厚みを変
えても同じ効果を得ることに代わり無い。最後にn-InP
基板101に金、錫、クロム、白金、金からなるn型電極1
12を形成する。
In FIG. 1F, a metal multi-layer film 111 composed of titanium, platinum and gold is vapor-deposited on the entire surface. The reason why titanium is used here is that it has good adhesion to the semiconductor, but there is no problem even if other metals, such as chromium, which have good adhesion, are used. In addition, the reason why platinum is used is to prevent the metal of the solder material from entering the inside of the semiconductor when it is bonded to the heat sink. If this purpose can be satisfied, the type and thickness of the metal can be changed. Is no substitute for getting the same effect. Finally n-InP
N-type electrode 1 made of gold, tin, chromium, platinum, gold on the substrate 101
Forming twelve.

【0020】以上の工程で作製したレーザ素子のヒート
シンクへのボンディング後の構成を図2に示す。本発明
の構造では従来の構造と異なり、レーザ素子内で発生し
た熱はコンタクト層の方向だけでなく、熱伝導率の高い
InP電流ブロック層から横方向にも放熱されるため、高
バイアス駆動時でも光出力飽和の少ない特性が実現でき
る。
FIG. 2 shows the structure of the laser element manufactured through the above steps after bonding to a heat sink. In the structure of the present invention, unlike the conventional structure, the heat generated in the laser element has high thermal conductivity not only in the direction of the contact layer.
Since heat is also radiated laterally from the InP current blocking layer, it is possible to achieve characteristics with less optical output saturation even at high bias drive.

【0021】なお、本実施例では電流ブロック層の形成
に液相エピタキシャル成長を用いたが、気相エピタキシ
ャル成長を用いても同様の効果が得られる。また、電流
ブロック層としてp-InP電流ブロック層、n-InP電流ブロ
ック層を用いたが、InP層に限る事はなく活性層よりも
エネルギーギャップの大きなInGaAsP層、あるいは半絶
縁 また、イオン注入にはボロンを用いたが、電極形成
時のアニール温度(350℃)においても絶縁性を保つイ
オンであれば同様の効果が得られる。性のInP層を用い
ても差し支えない。
Although liquid phase epitaxial growth is used for forming the current blocking layer in this embodiment, the same effect can be obtained by using vapor phase epitaxial growth. Although the p-InP current blocking layer and the n-InP current blocking layer were used as the current blocking layer, the current blocking layer is not limited to the InP layer, and the InGaAsP layer has a larger energy gap than the active layer, or semi-insulation. Although boron was used as the material, the same effect can be obtained as long as the ions maintain the insulating property even at the annealing temperature (350 ° C.) during electrode formation. There is no problem even if a transparent InP layer is used.

【0022】(実施例2)次に第2の実施例について説
明する。
(Embodiment 2) Next, a second embodiment will be described.

【0023】図5(a)に示すように、有機金属気相成
長法を用いてn-GaAs基板201上に厚さ1μmのn-GaAsバッ
ファ層202、厚さ1μmのn-AlGaInPクラッド層203、厚さ1
0nmのGaInP層と厚さ4nmのAlGaInP層からなる多重量子井
戸活性層212、厚さ0.25μmのp-AlGaInPクラッド層205、
厚さ6nmのp-GaInPエッチングストップ層213、厚さ0.9μ
mのp-AlGaInPクラッド層206、p-GaAs表面保護層207を順
次エピタキシャル成長させた半導体多層構造から、フォ
トリソグラフとエッチングにより幅約4μmストライプ状
のSiO2マスクを形成し、硫酸系エッチング液を用いてp-
AlGaInPクラッド層206をエッチングすることによりリッ
ジを形成する。
As shown in FIG. 5A, an n-GaAs buffer layer 202 having a thickness of 1 μm and an n-AlGaInP cladding layer 203 having a thickness of 1 μm are formed on an n-GaAs substrate 201 by using a metal organic chemical vapor deposition method. , Thickness 1
Multiple quantum well active layer 212 consisting of 0 nm GaInP layer and 4 nm thick AlGaInP layer, 0.25 μm thick p-AlGaInP cladding layer 205,
6nm thick p-GaInP etching stop layer 213, 0.9μ thick
A p-AlGaInP clad layer 206 of m and a p-GaAs surface protective layer 207 were sequentially epitaxially grown to form a semiconductor multilayer structure, and a SiO 2 mask having a stripe width of about 4 μm was formed by photolithography and etching, and a sulfuric acid-based etching solution was used. P-
A ridge is formed by etching the AlGaInP cladding layer 206.

【0024】このとき、硫酸系エッチング液に対するp-
GaInPエッチングストップ層213のエッチングレートが、
p-AlGaInPクラッド層206の10分の1と遅いことを利用
する。その後、SiO2マスクを利用した有機金属気相成長
法の選択成長でn-GaAs電流ブロック層208を積層させ、S
iO2マスクを除去してp-GaAs埋め込み層209を積層させ
て、埋め込み構造を形成する。
At this time, p- for the sulfuric acid type etching solution is used.
The etching rate of the GaInP etching stop layer 213 is
The fact that the p-AlGaInP cladding layer 206 is as slow as one tenth is used. After that, the n-GaAs current blocking layer 208 is stacked by selective growth by metalorganic vapor phase epitaxy using a SiO 2 mask.
The iO 2 mask is removed and a p-GaAs burying layer 209 is laminated to form a burying structure.

【0025】図5(b)において、SiO2を堆積し、レジ
ストマスクを用いて電極形成用の溝をあけ、クロム、金
からなる金属多層膜を、p-GaAs埋め込み層209上に蒸着
した後、リフトオフを行いp型電極210を形成する。こ
の電極をマスクとして、硫酸系エッチング液でn-GaAs電
流ブロック層208までエッチングする。このとき電極下
のp-GaAs埋め込み層209にサイドエッチが入ることによ
り電極金属が浮き、組立時のショートの原因となるが、
超音波洗浄によりこの浮いた電極部のみを除去すること
ができる。
In FIG. 5B, after SiO 2 is deposited, a groove for electrode formation is opened using a resist mask, and a metal multilayer film made of chromium and gold is vapor-deposited on the p-GaAs burying layer 209. Then, lift-off is performed to form the p-type electrode 210. Using this electrode as a mask, the n-GaAs current blocking layer 208 is etched with a sulfuric acid-based etching solution. At this time, the side metal is floated in the p-GaAs burying layer 209 under the electrode to float the electrode metal, which causes a short circuit at the time of assembly.
Only the floating electrode portion can be removed by ultrasonic cleaning.

【0026】図5(c)において、p型電極をレジスト
214で覆った後、半導体基板を陽極に貼付け、酒石酸水
溶液とプロピレングリコールの混合液中で、電流を印加
することにより、p型電極の両側にInの酸化物からなる
絶縁層215を形成する。
In FIG. 5C, the p-type electrode is used as a resist.
After covering with 214, the semiconductor substrate is attached to the anode, and an electric current is applied in a mixed solution of a tartaric acid aqueous solution and propylene glycol to form an insulating layer 215 made of an oxide of In on both sides of the p-type electrode.

【0027】図5(d)において、レジストを除去後、
全面にクロム、金、白金、金からなる金属多層膜216を
形成する。最後にn-GaAs基板201に金、ゲルマニウム、
ニッケルからなる金属多層膜を蒸着後、350℃でアニー
ルして、n型電極211を形成する。
In FIG. 5D, after removing the resist,
A metal multilayer film 216 made of chromium, gold, platinum, and gold is formed on the entire surface. Finally, on the n-GaAs substrate 201, gold, germanium,
After depositing a metal multi-layer film made of nickel, it is annealed at 350 ° C. to form an n-type electrode 211.

【0028】以上の工程で作製したレーザ素子を、第1
の実施例と同様にジャンクションダウンでヒートシンク
にボンディングして動作させた場合、電流ブロック層方
向(横方向)への放熱が可能となるため、高バイアス駆
動時でも光出力飽和抑制することができる。
The laser device manufactured by the above process is
When the device is operated by bonding it to the heat sink with the junction down as in the case of the above embodiment, it is possible to radiate heat in the direction of the current block layer (lateral direction), so that the optical output saturation can be suppressed even at the time of high bias driving.

【0029】なお、本発明では、絶縁層形成にはイオン
注入や陽極酸化法を用いたが、過酸化水素水中で半導体
表面に絶縁層を形成する工程を用いても同じ効果が得ら
れる。
In the present invention, the ion implantation or the anodic oxidation method is used for forming the insulating layer, but the same effect can be obtained by using the step of forming the insulating layer on the semiconductor surface in hydrogen peroxide solution.

【0030】[0030]

【発明の効果】以上詳細に示したように、本発明によれ
ば次のような効果を奏する事ができる。
As described in detail above, according to the present invention, the following effects can be obtained.

【0031】活性層近傍に熱伝導率の低いSiO2等の絶縁
膜を形成せず、さらに電流ブロック層への放熱が可能と
なるため、高バイアス駆動時でも半導体内で発生した熱
が効率良く放散され、光出力飽和の少ない良好な特性が
実現できる。
Since it is possible to dissipate heat to the current block layer without forming an insulating film such as SiO 2 having a low thermal conductivity in the vicinity of the active layer, the heat generated in the semiconductor can be efficiently generated even during high bias driving. Good characteristics with less light output saturation can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体レーザの製造工程の断面図FIG. 1 is a sectional view of a manufacturing process of a semiconductor laser of the present invention.

【図2】本発明の半導体レーザのヒートシンクへの組立
後の断面図
FIG. 2 is a cross-sectional view after assembling the semiconductor laser of the present invention into a heat sink.

【図3】従来の半導体レーザの構造断面図FIG. 3 is a structural sectional view of a conventional semiconductor laser.

【図4】従来構造の半導体レーザのヒートシンクへの組
立後の断面図
FIG. 4 is a cross-sectional view after assembling a semiconductor laser having a conventional structure to a heat sink.

【図5】本発明の半導体レーザの製造工程の断面図FIG. 5 is a sectional view of a manufacturing process of a semiconductor laser of the present invention.

【図6】従来の半導体レーザの構造断面図FIG. 6 is a sectional view showing the structure of a conventional semiconductor laser.

【符号の説明】[Explanation of symbols]

101 n-InP基板 102 n-InPバッファ層 103 InGaAsP活性層 104 p-InPクラッド層 105 p-InP電流ブロック層 106 n-InP電流ブロック層 107 p-InP埋め込み層 108 p-InGaAsPコンタクト層 109 SiO2 110 p型電極 111 金属多層膜 112 n型電極 113 ヒートシンク 114 半田材 115 n-InGaAsP光導波路層 116 多重量子井戸活性層 117 p-InGaAsP光導波路層 118 SiO2 119 SiO2 120 絶縁層 201 n-GaAs基板 202 n-GaAsバッファ層 203 n-AlGaInPクラッド層 204 GaInP活性層 205 p-AlGaInPクラッド層 206 p-AlGaInPクラッド層 207 p-GaAs表面保護層 208 n-GaAs電流ブロック層 209 p-GaAs埋め込み層 210 p型電極 211 n型電極 212 多重量子井戸活性層 213 p-GaInPエッチングストップ層 214 レジスト 215 絶縁層 216 金属多層膜101 n-InP substrate 102 n-InP buffer layer 103 InGaAsP active layer 104 p-InP clad layer 105 p-InP current blocking layer 106 n-InP current blocking layer 107 p-InP buried layer 108 p-InGaAsP contact layer 109 SiO 2 110 p-type electrode 111 metal multilayer film 112 n-type electrode 113 heat sink 114 solder material 115 n-InGaAsP optical waveguide layer 116 multiple quantum well active layer 117 p-InGaAsP optical waveguide layer 118 SiO 2 119 SiO 2 120 insulating layer 201 n-GaAs Substrate 202 n-GaAs buffer layer 203 n-AlGaInP clad layer 204 GaInP active layer 205 p-AlGaInP clad layer 206 p-AlGaInP clad layer 207 p-GaAs surface protection layer 208 n-GaAs current blocking layer 209 p-GaAs buried layer 210 p-type electrode 211 n-type electrode 212 multiple quantum well active layer 213 p-GaInP etching stop layer 214 resist 215 insulating layer 216 metal multilayer film

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】第1の導電型のクラッド層、活性層、第2
の導電型のクラッド層を有するメサストライプと、 前記メサストライプの両側に設けた電流ブロック層と、 前記メサストライプの両側の前記電流ブロック層に設
け、前記第1の導電型のクラッド層まで達する溝と、 前記溝表面に設けた絶縁層と、 前記絶縁層上に設けた金属薄膜とを有することを特徴と
する半導体レーザ。
1. A clad layer of the first conductivity type, an active layer, and a second layer.
A mesa stripe having a conductivity type cladding layer, a current blocking layer provided on both sides of the mesa stripe, and a groove reaching the first conductivity type cladding layer on both sides of the mesa stripe. And a metal thin film provided on the insulating layer and an insulating layer provided on the groove surface.
【請求項2】第1の導電型のクラッド層、活性層、第2
の導電型のクラッド層を有するメサストライプと、前記
メサストライプの両側に設けた電流ブロック層と、前記
メサストライプと前記電流ブロック層上部に第2の導電
型の埋め込み層、第2の導電型のコンタクト層、電極金
属とを設けた埋め込み型半導体レーザにおいて、 前記電極金属の両側の領域は、前記第1の導電型のクラ
ッド層までエッチングされており、 前記領域の表面は絶縁化されており、 さらに前記電極金属と前記絶縁層上に金属薄膜が形成さ
れていることを特徴とする半導体レーザ。
2. A clad layer of the first conductivity type, an active layer, and a second layer.
A mesa stripe having a conductive type cladding layer, a current blocking layer provided on both sides of the mesa stripe, a second conductive type buried layer and a second conductive type buried layer on the mesa stripe and the current block layer. In a buried semiconductor laser provided with a contact layer and an electrode metal, regions on both sides of the electrode metal are etched up to the first conductivity type clad layer, and a surface of the region is insulated. Furthermore, a semiconductor laser characterized in that a metal thin film is formed on the electrode metal and the insulating layer.
【請求項3】第1の導電型のクラッド層と、活性層と、
第2の導電型のストライプ状のリッジをもつ第2の導電
型の第1のクラッド層と、 前記第1のクラッド層のリッジの両側に設けられた電流
ブロック層と、 前記電流ブロック層の側表面に設けられた絶縁層と、 前記絶縁層上に設けられた金属薄膜とを有することを特
徴とする半導体レーザ。
3. A first conductivity type clad layer, an active layer,
A first clad layer of a second conductivity type having a stripe ridge of a second conductivity type; a current blocking layer provided on both sides of the ridge of the first clad layer; and a side of the current blocking layer. A semiconductor laser comprising an insulating layer provided on the surface and a metal thin film provided on the insulating layer.
【請求項4】第1の導電型のクラッド層、活性層、第2
の導電型の第1のクラッド層、ストライプ状のリッジを
もつ第2の導電型の第2のクラッド層を有し、前記第2
のクラッド層のリッジの両側に電流ブロック層を設け、
さらに前記リッジと前記電流ブロック層上部に第2の導
電型の埋め込み層、電極金属を設けた埋め込み型半導体
レーザ構造において、 前記電極金属の両側の領域は、前記電流ブロック層まで
エッチングされており、 前記領域の表面は絶縁化されており、 前記電極金属と前記絶縁層上に金属薄膜が形成されてい
ることを特徴とする半導体レーザ。
4. A first conductivity type clad layer, an active layer, a second layer.
And a second clad layer of a second conductive type having a stripe-shaped ridge,
The current block layers are provided on both sides of the ridge of the cladding layer of
Further, in the embedded semiconductor laser structure in which a second conductive type buried layer and an electrode metal are provided on the ridge and the current block layer, regions on both sides of the electrode metal are etched to the current block layer, The surface of the region is insulated, and a metal thin film is formed on the electrode metal and the insulating layer.
【請求項5】第2の導電型の第1のクラッド層とストラ
イプ状のリッジをもつ第2の導電型の第2のクラッド層
との間に、エッチングストップ層を有することを特徴と
する請求項3または4記載の半導体レーザ。
5. An etching stop layer is provided between the first cladding layer of the second conductivity type and the second cladding layer of the second conductivity type having a striped ridge. Item 3. A semiconductor laser according to item 3 or 4.
【請求項6】第1の導電型の基板上に、第1の導電型の
クラッド層、活性層、第2の導電型のクラッド層を有す
る第1のメサストライプを形成する工程と、 前記第1のメサストライプの両側に電流ブロック層を形
成させる工程と、 前記第1のメサストライプを含み、前記第1のメサスト
ライプより幅の広い第2のメサストライプを形成する工
程と、 前記第2のメサストライプ上に電極金属を形成する工程
と、 前記第2のメサストライプの両側の表面を絶縁化する工
程と、 前記絶縁化した層上に金属薄膜を形成する工程とを含む
ことを特徴とする半導体レーザの製造方法。
6. A step of forming a first mesa stripe having a first conductivity type clad layer, an active layer, and a second conductivity type clad layer on a first conductivity type substrate, Forming a current blocking layer on both sides of the first mesa stripe; forming a second mesa stripe including the first mesa stripe and having a width wider than the first mesa stripe; A step of forming an electrode metal on the mesa stripe, a step of insulating the surfaces on both sides of the second mesa stripe, and a step of forming a metal thin film on the insulated layer. Manufacturing method of semiconductor laser.
【請求項7】第1の導電型の基板上に、第1の導電型の
クラッド層、活性層、第2の導電型のクラッド層を有す
る第1のメサストライプを形成する工程と、 前記第1のメサストライプの両側に電流ブロック層を形
成させた後、前記第1のメサストライプと前記電流ブロ
ック層の上部に第2の導電型の埋め込み層及び第2の導
電型のコンタクト層を順次積層させる工程と、 前記第1のメサストライプを含み、前記第1のメサスト
ライプより幅の広い第2のメサストライプを形成する工
程と、 前記第2のメサストライプ上に電極金属を形成する工程
と、 前記電極金属の両側の領域の表面を絶縁化する工程と、 前記電極金属と前記絶縁層上に金属薄膜を形成する工程
とを含むことを特徴とする半導体レーザの製造方法。
7. A step of forming a first mesa stripe having a first conductive type clad layer, an active layer, and a second conductive type clad layer on a first conductive type substrate, A current blocking layer is formed on both sides of the first mesa stripe, and then a second conductivity type buried layer and a second conductivity type contact layer are sequentially stacked on the first mesa stripe and the current block layer. A step of forming a second mesa stripe including the first mesa stripe and having a width wider than that of the first mesa stripe, and a step of forming an electrode metal on the second mesa stripe, A method of manufacturing a semiconductor laser comprising: a step of insulating the surfaces of regions on both sides of the electrode metal; and a step of forming a metal thin film on the electrode metal and the insulating layer.
【請求項8】第1の導電型の基板上に、第1の導電型の
クラッド層、活性層、第2の導電型の第1のクラッド
層、第2の導電型の第2のクラッド層を有する半導体多
層構造を形成する工程と、 前記構造上にマスクを形成した後、前記第2の導電型の
第2のクラッド層をエッチングしてストライプ状のリッ
ジを形成する工程と、 前記リッジの両側に電流ブロック層を設け、さらに前記
リッジと前記電流ブロック層上部に第2の導電型の埋め
込み層を積層させる工程と、 前記リッジを含み前記リッジより幅の広いのメサストラ
イプを形成する工程と、 前記電極幅の広いメサストライプの両側の領域の表面を
絶縁化する工程と、 前記絶縁化した層上に金属薄膜を形成する工程とを含む
ことを特徴とする半導体レーザの製造方法。
8. A first conductivity type clad layer, an active layer, a second conductivity type first clad layer, and a second conductivity type second clad layer on a first conductivity type substrate. Forming a semiconductor multi-layered structure having: and forming a mask on the structure, then etching the second clad layer of the second conductivity type to form a stripe-shaped ridge, Providing a current blocking layer on both sides, further stacking the ridge and a buried layer of a second conductivity type on the current blocking layer, and forming a mesa stripe including the ridge and wider than the ridge. A method of manufacturing a semiconductor laser, comprising: insulating the surfaces of regions on both sides of the mesa stripe having a wide electrode width; and forming a metal thin film on the insulated layer.
【請求項9】第1の導電型の基板上に、第1の導電型の
クラッド層、活性層、第2の導電型の第1のクラッド
層、第2の導電型の第2のクラッド層を有する半導体多
層構造を形成する工程と、 前記構造上にマスクを形成した後、前記第2の導電型の
第2のクラッド層をエッチングしてストライプ状のリッ
ジを形成する工程と、 前記リッジの両側に電流ブロック層を設け、さらに前記
リッジと前記電流ブロック層上部に第2の導電型の埋め
込み層を積層させる工程と、 前記リッジを含み前記リッジより幅の広いのメサストラ
イプを形成する工程と、 前記メサストライプ上に電極金属を形成する工程と、 前記電極金属の両側の領域の表面を絶縁化する工程と、 前記電極金属と前記絶縁層上に金属薄膜を形成する工程
とを含むことを特徴とする半導体レーザの製造方法。
9. A first conductivity type clad layer, an active layer, a second conductivity type first clad layer, and a second conductivity type second clad layer on a first conductivity type substrate. Forming a semiconductor multi-layered structure having: and forming a mask on the structure, then etching the second clad layer of the second conductivity type to form a stripe-shaped ridge, Providing a current blocking layer on both sides, further stacking the ridge and a buried layer of a second conductivity type on the current blocking layer, and forming a mesa stripe including the ridge and wider than the ridge. A step of forming an electrode metal on the mesa stripe, a step of insulating the surfaces of regions on both sides of the electrode metal, and a step of forming a metal thin film on the electrode metal and the insulating layer. Characterizing Method for producing a conductor laser.
【請求項10】イオン注入を用いて半導体層表面を絶縁
化することを特徴とする請求項6〜9のいずれかに記載
の半導体レーザの製造方法。
10. The method of manufacturing a semiconductor laser according to claim 6, wherein the surface of the semiconductor layer is insulated by using ion implantation.
【請求項11】陽極酸化法により半導体層表面を絶縁化
することを特徴とする請求項6〜9のいずれかに記載の
半導体レーザの製造方法。
11. The method of manufacturing a semiconductor laser according to claim 6, wherein the surface of the semiconductor layer is insulated by an anodic oxidation method.
JP16939394A 1994-07-21 1994-07-21 Semiconductor laser and manufacturing method thereof Expired - Fee Related JP3344096B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16939394A JP3344096B2 (en) 1994-07-21 1994-07-21 Semiconductor laser and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16939394A JP3344096B2 (en) 1994-07-21 1994-07-21 Semiconductor laser and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0837335A true JPH0837335A (en) 1996-02-06
JP3344096B2 JP3344096B2 (en) 2002-11-11

Family

ID=15885773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16939394A Expired - Fee Related JP3344096B2 (en) 1994-07-21 1994-07-21 Semiconductor laser and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3344096B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302588C (en) * 2002-04-15 2007-02-28 夏普公司 Semiconductor laser and mfg. method thereof
JP2008022043A (en) * 2007-10-10 2008-01-31 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor laser device
WO2021200549A1 (en) * 2020-04-02 2021-10-07 浜松ホトニクス株式会社 Quantum-cascade laser element and quantum-cascade laser device
WO2021200583A1 (en) * 2020-04-02 2021-10-07 浜松ホトニクス株式会社 Quantum cascade laser element and quantum cascade laser device
CN113875028A (en) * 2019-05-21 2021-12-31 首尔伟傲世有限公司 Light emitting element for display and display device having the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302588C (en) * 2002-04-15 2007-02-28 夏普公司 Semiconductor laser and mfg. method thereof
JP2008022043A (en) * 2007-10-10 2008-01-31 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor laser device
CN113875028A (en) * 2019-05-21 2021-12-31 首尔伟傲世有限公司 Light emitting element for display and display device having the same
WO2021200549A1 (en) * 2020-04-02 2021-10-07 浜松ホトニクス株式会社 Quantum-cascade laser element and quantum-cascade laser device
WO2021200583A1 (en) * 2020-04-02 2021-10-07 浜松ホトニクス株式会社 Quantum cascade laser element and quantum cascade laser device

Also Published As

Publication number Publication date
JP3344096B2 (en) 2002-11-11

Similar Documents

Publication Publication Date Title
JP2001251016A (en) Surface emitting semiconductor laser and its manufacturing method
JP3230785B2 (en) Semiconductor laser and method of manufacturing the same
JPH10290043A (en) Semiconductor laser
JP3344096B2 (en) Semiconductor laser and manufacturing method thereof
JP4056717B2 (en) Semiconductor laser and manufacturing method thereof
US6108361A (en) Semiconductor laser and method for producing the same
KR19990006644A (en) Semiconductor laser device
US5805628A (en) Semiconductor laser
JP2005217255A (en) Semiconductor laser and its manufacturing method
JPH09129969A (en) Semiconductor laser
JPH07115251A (en) Semiconductor laser
JPH08125281A (en) Semiconductor laser
JPS59145590A (en) Semiconductor laser device
KR100363240B1 (en) Semiconductor laser diode and its manufacturing method
JP4117557B2 (en) Semiconductor laser device and manufacturing method thereof
JPH10261830A (en) Surface emitting type semiconductor laser and manufacture thereof
JPS6237557B2 (en)
JP3143105B2 (en) Method for manufacturing semiconductor laser device
JPS59155979A (en) Manufacture of semiconductor laser
JP4441085B2 (en) Semiconductor laser device and manufacturing method thereof
JP2855887B2 (en) Semiconductor laser and method of manufacturing the same
JP2909512B2 (en) Surface emitting semiconductor laser
JP2611486B2 (en) Semiconductor laser and method of manufacturing the same
JPS59114884A (en) Manufacture of semiconductor device
JPH09232671A (en) Semiconductor laser element, its manufacturing method and semiconductor laser system

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070830

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080830

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080830

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090830

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090830

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100830

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110830

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110830

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120830

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees