JP4056717B2 - Semiconductor laser and manufacturing method thereof - Google Patents

Semiconductor laser and manufacturing method thereof Download PDF

Info

Publication number
JP4056717B2
JP4056717B2 JP2001233696A JP2001233696A JP4056717B2 JP 4056717 B2 JP4056717 B2 JP 4056717B2 JP 2001233696 A JP2001233696 A JP 2001233696A JP 2001233696 A JP2001233696 A JP 2001233696A JP 4056717 B2 JP4056717 B2 JP 4056717B2
Authority
JP
Japan
Prior art keywords
layer
contact layer
semiconductor laser
contact
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001233696A
Other languages
Japanese (ja)
Other versions
JP2003046193A (en
Inventor
幸治 牧田
秀人 足立
敏也 河田
浩 浅香
晃 高森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001233696A priority Critical patent/JP4056717B2/en
Publication of JP2003046193A publication Critical patent/JP2003046193A/en
Application granted granted Critical
Publication of JP4056717B2 publication Critical patent/JP4056717B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は半導体レーザに関し、特に光ディスクシステムや情報処理あるいは光通信用の光源として用いられる半導体レーザに関する。
【0002】
【従来の技術】
従来の半導体レーザ素子の製造工程においては、第一導電型半導体基板上に少なくとも第一導電型クラッド層、活性層、第二導電型クラッド層を形成する1回目の結晶成長を行い、活性層への電流注入を行う領域を形成するストライプ形成工程を経て、ストライプ部を埋め込むエピタキシャル成長を行い、デバイスが形成される。
【0003】
例えば、図4に示すようなリッジ型の半導体レーザ素子の製造工程では、一般的に3回の結晶成長(ダブルへテロ構造形成、電流ブロック層形成、埋め込み層形成)の工程を含む。先ず図4(a)に示すように、n型基板1上に第1回目の結晶成長により、n型クラッド層2、活性層3、およびp型クラッド層4を順次堆積成長させる。次に図4(b)に示すように、フォトリソグラフ技術を用いて、p型クラッド層4をエッチングしてリッジ部4aを形成する。次に図4(c)に示すように、第2回目の結晶成長により、n型電流ブロック層8を形成する。次に図4(d)に示すように、第3回目の結晶成長により、p型埋込層16を形成し、更にp型コンタクト層7を形成する。最後に図4(e)に示すように、p型コンタクト層7上にp側オーミックコンタクト電極13を、n型基板1の底面にn側オーミックコンタクト電極12を形成する。
【0004】
図5に示す溝型の半導体レーザ素子の場合でも、2回の結晶成長(ダブルへテロ構造形成、埋め込み層形成)が必要である。先ず図5(a)に示すように、n型基板1上に第1回目の結晶成長により、n型クラッド層2、活性層3、p型クラッド層4、およびn型電流ブロック層8を順次堆積成長させる。次に図5(b)に示すように、フォトリソグラフ技術を用いて、n型電流ブロック層8をエッチングして溝部8aを形成する。次に図5(c)に示すように、第2回目の結晶成長により、p型埋込層16を形成し、更にp型コンタクト層7を形成する。最後に図5(d)に示すように、p側オーミックコンタクト電極13およびn側オーミックコンタクト電極12を形成する。
【0005】
このような複数回の結晶成長は、レーザチップの製造コストの低減に大きな障害となっていた。そこで埋込結晶成長を省略し、1回の結晶成長で半導体レーザ素子を作製する手法として、リッジ型導波路構造を形成し、SiO2やSi34等の誘電体膜により電流狭窄および光の閉じ込めを行う素子が開発、生産されている(例えば、J. Hashimoto et. al., IEEE J. Quantum Electron, vol. 33, pp.66-70, 1997を参照)。その一例を図6に示す。先ず図6(a)に示すように、1回目の結晶成長により、n型基板1上に、n型クラッド層2、活性層3、p型クラッド層4、およびp型コンタクト層7を順次堆積成長させ、ダブルへテロ構造を形成する。次に図6(b)に示すように、フォトリソグラフ技術を用いて、p型コンタクト層7およびp型クラッド層4をエッチングしてリッジ部4bを形成する。次に図6(c)に示すように、絶縁膜(誘電体膜)11を形成し、更にレジストマスク11aをパターン形成する。次に図6(d)に示すように、レジストマスク11aを用いて絶縁膜(誘電体膜)11をエッチングしてp型コンタクト層7を露出させる。最後に図6(e)に示すように、p側オーミックコンタクト電極13およびn側オーミックコンタクト電極12を形成する。
【0006】
また、同様なリッジ型半導体レーザが、特開昭63−90879号公報、特開平5−327113号公報、特開平12−164986号公報に開示されている。これらの大半は、再成長(選択成長)によるリッジ部形成手法を採用しており、製造コストの点では図6に示す構成より高くなると予想される。一方、これらの構成の共通点として、リッジ型半導体レーザで埋め込み成長が省略できることに加えて、リッジ部の最上層にコンタクト層を形成し、コンタクト層上に絶縁膜を形成せず直接電極を形成することでコンタクトを形成している点が挙げられる。従って、コンタクト層はリッジ上部の狭い領域に限られ、コンタクト面積が狭くなるため、素子抵抗の増大が大きな問題となる。図4および図5に示すように、埋め込み成長を行う従来構造の半導体レーザでは、コンタクト層が素子表面に広域に形成できるため、電極との接触面積を広く取れ、コンタクト抵抗が増大する問題は少ない。
【0007】
絶縁膜をマスクとして、選択成長によりリッジ部を形成する製造方法を、図7に示す。まず図7(a)に示すように、一回目結晶成長によりn型基板1上に、n型クラッド層2、活性層3、およびp型クラッド層4を順次堆積成長させ、更に酸化防止層70を積層する。次に図7(b)に示すように、絶縁層である保護膜71を堆積させ、フォトリソグラフ技術を用いて外側部分の領域の保護膜71を除去した後、その領域に、1回目の選択成長によりn型電流ブロック層8を形成する。さらに図7(c)に示すように、フォトリソグラフ技術を用いて、保護膜71の中心部分にリッジ形成用の開口部を開けた後、2回目の選択成長によりp型第2クラッド層72、p型コンタクト層73を順次堆積成長させる。最後に図7(d)に示すように、p側オーミックコンタクト電極13およびn側オーミックコンタクト電極12を形成する。
【0008】
この方法の場合は、コンタクト層付近に絶縁膜は存在しないため、図7(d)に示すように選択成長(コンタクト層形成)後に直接電極形成を行えば、コンタクトを形成できる。しかしながら、図7(a)〜(d)に示すように複数回の結晶成長を要するため、製造コストが高くなる問題がある。
【0009】
一方、図6に示すような選択エッチングによりリッジ部を形成する場合は、絶縁膜をリッジ形成後に製膜するため、コンタクト層上の絶縁膜を開口する必要がある。
【0010】
特開平4−329688号公報には、誘電体膜で電流狭窄したリッジ型半導体レーザを製造するために、埋込結晶成長を省略したリッジ型半導体レーザにおいて、リフトオフにより絶縁膜のパターン形成を行う例が開示されている。この例を図8に示す。まず図8(a)に示すように、ダブルヘテロ構造を形成した後レジストマスク80を形成し、エッチングを行って、図8(b)に示すようにリッジ部を形成する。次に庇を有するレジストマスク80を残して、図8(c)に示すように絶縁膜(誘電体膜)11をスパッタリング法で形成する。次に、図8(d)に示すように、レジストマスク80とともにリッジ上の絶縁膜11をリフトオフすることで、リッジ部の電流注入部を形成する。最後に図7(e)に示すように、電極を形成する。
【0011】
この方法では、レジストマスク80の庇の大きさでリッジ部斜面の絶縁膜形状が大きく影響される問題がある。庇が大きい場合には、リッジ部斜面に絶縁膜が形成されにくくなるため、リッジ部形成後にコンタクト層に庇が形成されないことが望ましい。従って図9(a)に示すように、選択成長により作製した場合と同様のリッジ形状となり、庇形成によるコンタクト層の表面積の拡大は原理上困難である。
【0012】
また、リッジ上部の絶縁膜を選択的に除去する公知の方法として、ドライエッチングによるエッチバック法が挙げられる。例えば、リッジ部形成後に絶縁膜を全面に形成し、レジストをリッジ上部が最も薄くなるように塗布し、O2プラズマ処理によりレジストをエッチングし、リッジ部上面の最も薄いレジストが完全にエッチングされた後、絶縁膜を選択的にエッチングする。この場合はリッジ部上の絶縁膜を選択的に除去できるが、プロセスの複雑化や高コスト化および面内分布の安定性に課題があると考えられる。また、この方法では原理上、図9(b)に示すようにコンタクト層表面の絶縁膜を除去するのみであり、十分なコンタクト面積が得られず、素子抵抗の大幅な低減は困難と考えられる。
【0013】
【発明が解決しようとする課題】
以上のように、埋め込み成長を省略したリッジ型半導体レーザでは、リッジ形成手法を選択成長法とした場合も、選択エッチング法を用いた場合も、リッジ部の一部で電極と直接コンタクトを形成する構成となる。特に選択エッチング法では、コンタクト窓部の大きさ及び位置を精度良く作製する方法が容易ではないため、コンタクト抵抗ひいては素子抵抗の増大並びにばらつきが課題となる。
【0014】
図6(d)に示したような、結晶成長が一回の低コストなリッジ型半導体レーザ素子(以下、低コストレーザ)では、リッジ部形成に選択エッチング法が必須であり、また絶縁膜をリッジ部のコンタクト層表面で選択的に除去する工程を要する構成となる。埋め込み成長を行わないため、コンタクト層表面積が小さくなることに加えて、一般的には前述のようにコンタクト窓部の大きさ及び位置精度が十分高くないため、電極との接触面積が大きく取れないことから、選択成長法の場合と比較して、コンタクト抵抗の低減は一層困難であった。
【0015】
本発明は、結晶成長1回で安価に作製できるリッジ型半導体レーザにおいて、コンタクト抵抗を低減し、その結果、素子抵抗を低減できる半導体レーザの構造、およびその製造方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明の半導体レーザは、複数の化合物半導体層の積層体と、上側電極と、下側電極とを備えた屈折率導波型リッジ構造の半導体レーザである。リッジ部の最上層が高濃度ドーピングされた化合物半導体層からなるコンタクト層であり、前記コンタクト層の下部に位置して前記コンタクト層と接する第二半導体層は、その上面の幅が前記コンタクト層の底面の幅より狭い。前記リッジ部における前記コンタクト層の上面その両側面全体および底面に、前記上側電極が直接接しており、前記コンタクト層の上面、両側面全体、および底面以外の前記リッジ部の表面は絶縁膜で覆われている。
【0017】
上記の構成により、コンタクト層の表面だけでなく、その両側面あるいは底面も含めて上側電極と接触するため、接触面積が増大してコンタクト抵抗が低減がされる。しかも、一般的に高Al組成となる第二半導体層(クラッド層)には電極が直接接触しないため、電極剥がれ等の問題は発生しない。また、コンタクト層は電極剥がれを抑制するため、GaAsのようにAl組成の低い半導体層(Al組成<20%)が望ましい。
【0018】
更に、上記構成のように、コンタクト層が庇になるようにコンタクト層の下層の幅を狭くすることにより、コンタクト層の表面積が増加し、上側電極との接触面積が更に増加して、コンタクト抵抗の更なる低減が実現できる。
【0019】
しかし庇が大きすぎると、拡散プロセス途中で庇部の破損が発生するため、前記コンタクト層の膜厚をd、前記コンタクト層のストライプ方向と垂直な方向の底面幅をA、前記第二半導体層のストライプ方向と垂直な方向の上面幅をBとしたとき、0.1<d<1.0μm、(A−B)/B<2、0.5μm<A<10μmであることが望ましい。
【0021】
本発明の半導体レーザの製造方法は、n型半導体基板上に、活性層をこの活性層より禁制帯幅が大きいクラッド層で挟み込みんだダブルへテロ構造、高濃度ドーピングしたp型コンタクト層、およびn型またはアンドープ半導体層をこの順番に積層する工程と、前記n型またはアンドープ半導体層の一部または全部を除去する工程と、前記p型コンタクト層および前記クラッド層の一部を前記p型コンタクト層が庇になるように選択的に除去する工程と、ウエーハ表面を絶縁膜で被覆する工程と、レジストを前記p型コンタクト層に開口部を有するよう形成する工程と、前記レジストをマスクとして前記絶縁膜を選択的に除去する工程と、ウエーハ表面を金属電極で被覆し電極を形成する工程とを有する。
【0022】
コンタクト層(高濃度層)の庇は、この方法のようにリッジ部をエッチングにより形成することで容易に実現できるものであり、選択成長方法では実現が難しい。
【0023】
また素子抵抗の低減方法として、p型半導体層でのZnドーパントの活性化が有効となる。この現象は特にAlGaInP系の赤色半導体レーザ等で使用されるP系半導体層で顕著である。Znドーパントの活性化には、p型半導体層の形成後に熱処理を行うか、上記本発明の方法のように、高濃度ドープp型コンタクト層成長後に、n型またはアンドープの半導体層を特定膜厚(約0.3μm以上)形成することが有効である。
【0024】
図10に、AlGaInP系の赤色半導体レーザにおける、n型またはアンドープの半導体層膜厚dと、Znドーパントの活性化率の関係を示す。図10(b)に示す層構造において、n型(またはアンドープ)半導体層の膜厚をdとすると、図10(a)に示すように、d>3000Å(0.3μm)で、p型クラッド層のZnドーパントの活性化率は十分に高くなることが判る。
【0025】
埋め込み成長を行う半導体レーザにおいては、埋め込み成長時にZnの活性化が行えるが、本発明の低コストレーザでは埋め込み成長を行わないため、Znの活性化に前述の手法が有効となる。半導体レーザでは一般的に基板はn型を採用するため、コンタクト層がp型層となり、上記内容が適用可能となる。即ち、結晶成長時にコンタクト層上にn型またはアンドープの半導体層を予め形成し、選択的に除去することで、コンタクト抵抗ならびに素子抵抗の低減が実現できる。
【0026】
一方で、選択成長によりリッジ部を形成する手法を採用しても、次の点で課題が多い。(1)コンタクト層はその下層に続いて結晶成長されるため、図9(a)に示すようにコンタクト層は庇の無い形状となり、電極との接触面はコンタクト層の上面と側面のみに制約される。(2)コンタクト層の下層のAl組成が高い(Al組成>0.5)クラッド層にも電極が接触するため、電極剥がれの恐れがある。(3)コンタクト層上に更に半導体層を形成する場合は、その選択的な除去は非常に困難となるため、本発明のようにZnドーパントの活性化を行うのは難しい。
【0027】
コンタクト層(高濃度層)のドーピング濃度は、5×1018cm-3以上5×1019cm-3以下が望ましい。ドーピング濃度は高いほど望ましいが、高濃度ドーピングには結晶成長温度の低下が必要となり、結晶成長温度低下により結晶性が低下するため、前記上限値以下とする。
【0028】
また、コンタクト層の膜厚は厚いほど、コンタクト層の表面積が大きくなり、接触面積が拡大できるため望ましい。しかしながら、厚すぎるとリッジ部の高さが高くなり、リッジ部側を接合面とした組み立て時に、リッジ部が応力を受けやすくなり、素子特性の劣化に繋がる恐れがある。また、薄いと高濃度層の表面積が減少するほかに、コンタクト層の庇が大きい場合に、プロセス途中で庇が割れて、コンタクト層面積が減少する恐れもある。これは、素子のストライプ幅の設定に大きく影響される。以上の理由を考慮して、コンタクト層の膜厚は0.3〜1.0μmが望ましい。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態について図1を参照して説明する。
【0030】
(実施の形態1)
図1は、実施の形態1における半導体レーザ素子の構造およびその製造方法を示す。実施の形態1は、AlGaAs系材料を用いたリッジ型の半導体レーザ素子に本発明を適用した例である。
【0031】
まず図1(a)に示すように、n−GaAs基板101を結晶成長装置(図示せず)内に設置し、第一回目の結晶成長によりn−GaAs基板101上に、n−AlGaAsクラッド層102(n−Al0.5Ga0.5As、キャリア濃度1E18cm-3、厚さ1.0μm)、ノンドープ量子井戸活性層103、p−AlGaAs第一クラッド層104(p−Al0.5Ga0.5As、キャリア濃度1E18cm-3、厚さ0.2μm)、p−AlGaAsエッチングストップ層105(p−Al0.20Ga0.80As、キャリア濃度1E18cm-3、厚さ100Å)、p−AlGaAs第二クラッド層106(p−Al0.5Ga0.5As、キャリア濃度1E18cm-3、厚さ1μm)、p−GaAsコンタクト層107(p−GaAs、キャリア濃度2E19cm-3、厚さ0.4μm)、n−AlGaAs電流ブロック層108(n−Al0.5Ga0.5As、キャリア濃度1E18cm-3、厚さ0.1μm)及びn−GaAs保護層109(キャリア濃度1E18cm-3、厚さ0.4μm)を順次堆積成長させる。
【0032】
活性層103は、Al0.07Ga0.93As井戸層(厚さ65Å)、Al0.3Ga0.7As障壁層(厚さ50Å)及び同組成のガイド層(厚さ550Å)から成る三重量子井戸構造である。
【0033】
次に、上記の半導体層が形成されたn−GaAs基板101を成長装置から取り出し、公知の選択エッチング技術を用いて、図1(b)に示すように、p−GaAsコンタクト層107に到達するようにn−AlGaAs電流ブロック層108及びn−GaAs保護層109をエッチングする。なお図1(b)には、n−AlGaAs電流ブロック層108及びn−GaAs保護層109が全部除去された例を示した。
【0034】
次に公知のフォトリソグラフ技術を用いて図1(b)に示すように、p−GaAsコンタクト層107上に、ストライプ状のSiO2マスク110を形成する。このSiO2マスク110をエッチングマスクとして、公知の選択エッチング技術を用いて、図1(c)に示すように、p−AlGaAsエッチングストップ層105に到達するまで、p−GaAsコンタクト層107及びp−AlGaAs第二クラッド層106をリッジ状に加工する。
【0035】
本実施の形態では、AlGaAs層の選択エッチング液としてフッ化水素酸、GaAs層の選択エッチング液としてアンモニア水に過酸化水素水を加えた溶液を用いた。また、リッジ底部の幅(ストライプ幅)は1〜4μmとした。
【0036】
その後、図1(d)に示すように、ウエーハ表面にSiO2絶縁膜111を形成し、公知の高精度フォトリソグラフ技術であるステッパー露光法を用いて、レジストマスク114の開口部をp型コンタクト層107上に形成する。次に、図1(e)に示すように、p−GaAsコンタクト層107上のSiO2絶縁膜111(厚さ0.1〜0.3μm)をフッ化水素酸によるウエットエッチングにより除去する。最後に図1(f)に示すように、p−GaAsコンタクト層107側の上面にp側オーミック電極113を、n−GaAs基板101の下面にn側オーミック電極112を形成し、へき開法により共振器長を200μmに調整して、出射側端面には反射率30%、反対側端面には反射率50%のコーティング膜を各々形成する(図示せず)。
【0037】
以上のようにして作製されたリッジ型の半導体レーザ素子における、リッジ部の拡大断面を図2(b)、(c)に示す。図2(b)、(c)は、図2(a)に円で示すリッジ部Aの領域を拡大して示した図である。
【0038】
本実施の形態における素子の場合、リッジ部を形成する際に、フッ化水素酸系の異方性エッチング液を用いて、(100)面を主面とするGaAs基板上に形成したAlGaAs層を<011>方向にストライプ状にエッチングすることにより、図2(c)に示す順メサ構造が得られる。また、ストライプ方向を90°回転することにより、図2(b)に示す逆メサ構造が得られる。フッ化水素酸系のエッチング液は、(111)結晶面のエッチング速度が(100)面のそれと比較して十分小さいため、リッジ部の側面は(111)結晶面で形成される。
【0039】
図9(b)に示した従来例、すなわち、高濃度層表面のみを開口し、p型コンタクト層7のドーピング濃度を5E18cm-3としたリッジ型半導体レーザの場合、p側オーミック電極13をボンディング面としてSiCサブマウントに組み立てたときの素子抵抗は、約30Ωであった。これに対して、図2に示す本実施の形態におけるリッジ型半導体レーザの場合、高濃度層の表面に加え、側面のSiO2絶縁膜111も除去して電極との接触面積を拡大し、p型コンタクト層107のドーピング濃度を2E19cm-3としている。その結果、図2(c)に示す順メサ構造のリッジ型半導体レーザ素子を、上記と同様に組み立てたときの素子抵抗は、約8Ωであった。尚、この場合の素子の高濃度層上面の幅は、約1μmであった。
【0040】
また、素子抵抗値を下げる方法として、図2(b)に示すように、リッジ部Aを逆メサ形状とすることが挙げられる。幾何学的な計算から、リッジA上部の面積は、順メサ構造に対して逆メサ構造で約2〜3倍(リッジ高さ=1.0μm、ストライプ幅=3〜5μmの場合)となり、逆メサ構造により電極との接触面積が増すため、コンタクト抵抗が低減され、その結果、素子のシリーズ抵抗値を低減できる。
【0041】
本実施の形態1では、CD等の読み出しに用いられる低出力の半導体レーザ素子に本発明を適用する場合について説明したが、本発明は、AlGaInP系の赤色半導体レーザ、記録再生に用いられる高出力半導体レーザ素子、および自励発振型半導体レーザにも同様に適用できる。
【0042】
また、図6に示す従来構造では、p型コンタクト層7が結晶成長の最終層であり、Znドーパントが原子状水素により不活性化される現象(赤崎勇編著、III―
V族化合物半導体、培風館、pp.312-313参照)が発生し、素子抵抗が高くな
る課題もあった。これに対して図1に示す本実施の形態の構造では、n型半導体層をp型コンタクト層107上に成長させるため、水素による不活性化が抑制できる利点もある。Znの活性化はAlGaAs系の半導体レーザでは顕著ではないが、特にAlGaInP系の赤色半導体レーザの場合に顕著である。
【0043】
(実施の形態2)
実施の形態2における半導体レーザ素子の構造を図3に示す。図3(b)は、図3(a)に円で示すリッジ部Bの領域を拡大して示した図である。実施の形態2においては、リッジ部のエッチングを、フッ化水素酸およびアンモニア水に過酸化水素水を加えた溶液ではなく、酒石酸に過酸化水素水を加えた溶液(混合比は酒石酸:過酸化水素水=5:1(体積比))により形成する。それ以外は、実施の形態1と同様の構成である。エッチングストップ層105は、高Al組成のAlGaAs層(Al組成>0.7)か、P系半導体層とする事が望ましい。
【0044】
上記のエッチングにより、図3(b)に示すように、リッジ部において高濃度コンタクト層の庇は無くなり、選択成長で形成した場合のリッジ形状と同様となる。前記の酒石酸に過酸化水素水を加えた溶液は、GaAs層とAlGaAs層(Al組成<0.6)の選択性が無く、双方をエッチングするためである。
【0045】
本実施の形態2においても、ステッパーによる高精度マスク合わせ(パターン合わせ精度0.1μm以下)と選択エッチングにより、図3に示すような実施形態1と同様のSiO2絶縁膜111の形状が得られる。これによりAl組成の高いp型第二クラッド層106表面に電極を接触させず、高濃度ドープしたp型コンタクト層107の表面と側面に電極を接触させる構成とすることで、電極剥がれが無く、コンタクト抵抗を低減させる効果が得られる。
【0046】
【発明の効果】
本発明のリッジ型半導体レーザは、結晶成長1回で安価に作製でき、コンタクト抵抗が低減され、その結果素子抵抗が低減される。
【0047】
また、本発明の製造方法によれば、結晶成長1回でp型不純物であるZnが十分に活性化でき、埋め込み成長を行わないにもかかわらず素子抵抗の低減が容易に実現できる。尚、本発明の製造方法によるZnの活性化は、赤色半導体レーザに代表されるP系半導体材料でより顕著である。
【図面の簡単な説明】
【図1】 本発明の実施の形態1におけるリッジ型半導体レーザの構造およびその製造方法を示す断面図
【図2】 図1の半導体レーザにおけるリッジ部を拡大して示した断面図
【図3】 本発明の実施の形態2におけるリッジ型半導体レーザの断面図
【図4】 従来例のリッジ型半導体レーザの構造およびその製造方法を示す断面図
【図5】 従来例の溝型半導体レーザの構造およびその製造方法を示す断面図
【図6】 他の従来例のリッジ型半導体レーザの構造およびその製造方法を示す断面図
【図7】 更に他の従来例のリッジ型半導体レーザの構造およびその製造方法を示す断面図
【図8】 更に他の従来例のリッジ型半導体レーザの構造およびその製造方法を示す断面図
【図9】 従来例のリッジ型半導体レーザにおけるリッジ部を拡大して示した断面図
【図10】 (a)は、AlGaInP系の赤色半導体レーザにおける、n型またはアンドープの半導体層膜厚dと、Znドーパントの活性化率の関係を示すグラフ、(b)は、(a)のグラフを求めるために用いられた半導体レーザの層構造を示す断面図
【符号の説明】
1 n型半導体基板
2 n型クラッド層
3 活性層
4 p型第一クラッド層
5 p型エッチングストップ層
6 p型第二クラッド層
7 p型コンタクト層
8 n型電流ブロック層
9 n型保護層
10 SiO2マスク
11 絶縁膜(誘電体膜)
12 n側オーミックコンタクト電極
13 p側オーミックコンタクト電極
101 n−GaAs基板
102 n−AlGaAsクラッド層
103 活性層
104 p−AlGaAs第一クラッド層
105 p−AlGaAsエッチングストップ層
106 p−AlGaAs第二クラッド層
107 p−GaAsコンタクト層
110 SiO2マスク
111 SiO2絶縁膜
112 n側オーミック電極
113 p側オーミック電極
114 レジストマスク
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser, and more particularly to a semiconductor laser used as a light source for an optical disc system, information processing, or optical communication.
[0002]
[Prior art]
In the conventional manufacturing process of a semiconductor laser device, a first crystal growth is performed in which at least a first conductivity type cladding layer, an active layer, and a second conductivity type cladding layer are formed on a first conductivity type semiconductor substrate. Through a stripe formation process for forming a region where current is injected, epitaxial growth is performed to embed the stripe portion, thereby forming a device.
[0003]
For example, the manufacturing process of the ridge type semiconductor laser device as shown in FIG. 4 generally includes three crystal growth steps (double hetero structure formation, current block layer formation, buried layer formation). First, as shown in FIG. 4A, the n-type cladding layer 2, the active layer 3, and the p-type cladding layer 4 are sequentially deposited and grown on the n-type substrate 1 by the first crystal growth. Next, as shown in FIG. 4B, the p-type cladding layer 4 is etched using a photolithographic technique to form a ridge portion 4a. Next, as shown in FIG. 4C, the n-type current blocking layer 8 is formed by the second crystal growth. Next, as shown in FIG. 4D, the p-type buried layer 16 is formed by the third crystal growth, and the p-type contact layer 7 is further formed. Finally, as shown in FIG. 4E, the p-side ohmic contact electrode 13 is formed on the p-type contact layer 7, and the n-side ohmic contact electrode 12 is formed on the bottom surface of the n-type substrate 1.
[0004]
Even in the case of the groove type semiconductor laser device shown in FIG. 5, it is necessary to perform crystal growth twice (double heterostructure formation, buried layer formation). First, as shown in FIG. 5A, the n-type cladding layer 2, the active layer 3, the p-type cladding layer 4, and the n-type current blocking layer 8 are sequentially formed on the n-type substrate 1 by the first crystal growth. Deposit growth. Next, as shown in FIG. 5B, the n-type current blocking layer 8 is etched using a photolithographic technique to form a groove 8a. Next, as shown in FIG. 5C, the p-type buried layer 16 is formed by the second crystal growth, and the p-type contact layer 7 is further formed. Finally, as shown in FIG. 5D, the p-side ohmic contact electrode 13 and the n-side ohmic contact electrode 12 are formed.
[0005]
Such multiple crystal growth has been a major obstacle to reducing the manufacturing cost of the laser chip. Therefore, as a method of manufacturing a semiconductor laser device by omitting embedded crystal growth and performing single crystal growth, a ridge-type waveguide structure is formed, and current confinement and light are generated by a dielectric film such as SiO 2 or Si 3 N 4. Devices that perform confinement have been developed and produced (see, for example, J. Hashimoto et. Al., IEEE J. Quantum Electron, vol. 33, pp. 66-70, 1997). An example is shown in FIG. First, as shown in FIG. 6A, an n-type cladding layer 2, an active layer 3, a p-type cladding layer 4, and a p-type contact layer 7 are sequentially deposited on the n-type substrate 1 by the first crystal growth. Grows and forms a double heterostructure. Next, as shown in FIG. 6B, the ridge portion 4b is formed by etching the p-type contact layer 7 and the p-type cladding layer 4 using a photolithographic technique. Next, as shown in FIG. 6C, an insulating film (dielectric film) 11 is formed, and a resist mask 11a is formed by patterning. Next, as shown in FIG. 6D, the insulating film (dielectric film) 11 is etched using the resist mask 11a to expose the p-type contact layer 7. Finally, as shown in FIG. 6E, a p-side ohmic contact electrode 13 and an n-side ohmic contact electrode 12 are formed.
[0006]
Similar ridge type semiconductor lasers are disclosed in JP-A-63-90879, JP-A-5-327113, and JP-A-12-164986. Most of them employ a ridge formation method by re-growth (selective growth), and the production cost is expected to be higher than that shown in FIG. On the other hand, as a common point of these structures, in addition to the fact that the ridge type semiconductor laser can omit the buried growth, a contact layer is formed on the uppermost layer of the ridge portion, and an electrode is directly formed without forming an insulating film on the contact layer. The contact is formed by doing this. Therefore, the contact layer is limited to a narrow region above the ridge, and the contact area becomes narrow, so that an increase in device resistance becomes a big problem. As shown in FIGS. 4 and 5, in the semiconductor laser having the conventional structure in which the buried growth is performed, since the contact layer can be formed in a wide area on the element surface, the contact area with the electrode can be widened, and there is little problem of increasing the contact resistance. .
[0007]
A manufacturing method for forming the ridge portion by selective growth using the insulating film as a mask is shown in FIG. First, as shown in FIG. 7A, the n-type cladding layer 2, the active layer 3, and the p-type cladding layer 4 are sequentially deposited and grown on the n-type substrate 1 by the first crystal growth, and the antioxidant layer 70 is further grown. Are laminated. Next, as shown in FIG. 7B, a protective film 71 which is an insulating layer is deposited, the protective film 71 in the outer portion region is removed by using a photolithographic technique, and then the first selection is made in that region. An n-type current blocking layer 8 is formed by growth. Further, as shown in FIG. 7C, a ridge forming opening is formed in the central portion of the protective film 71 using a photolithographic technique, and then the p-type second cladding layer 72 is formed by the second selective growth. A p-type contact layer 73 is sequentially deposited and grown. Finally, as shown in FIG. 7D, a p-side ohmic contact electrode 13 and an n-side ohmic contact electrode 12 are formed.
[0008]
In this method, since there is no insulating film near the contact layer, a contact can be formed by performing direct electrode formation after selective growth (contact layer formation) as shown in FIG. However, as shown in FIGS. 7A to 7D, a plurality of times of crystal growth are required, and thus there is a problem that the manufacturing cost is increased.
[0009]
On the other hand, when the ridge portion is formed by selective etching as shown in FIG. 6, since the insulating film is formed after the ridge is formed, it is necessary to open the insulating film on the contact layer.
[0010]
Japanese Patent Laid-Open No. 4-329688 discloses an example of forming an insulating film pattern by lift-off in a ridge type semiconductor laser in which embedded crystal growth is omitted in order to manufacture a ridge type semiconductor laser in which current is confined by a dielectric film. Is disclosed. An example of this is shown in FIG. First, as shown in FIG. 8A, after forming a double heterostructure, a resist mask 80 is formed and etched to form a ridge portion as shown in FIG. 8B. Next, the insulating film (dielectric film) 11 is formed by sputtering as shown in FIG. 8C, leaving the resist mask 80 having ridges. Next, as shown in FIG. 8D, the current injection portion of the ridge portion is formed by lifting off the insulating film 11 on the ridge together with the resist mask 80. Finally, electrodes are formed as shown in FIG.
[0011]
This method has a problem that the shape of the insulating film on the slope of the ridge is greatly affected by the size of the ridges of the resist mask 80. When the wrinkles are large, it is difficult to form an insulating film on the slope of the ridge portion. Therefore, it is desirable that no wrinkles be formed in the contact layer after the ridge portion is formed. Accordingly, as shown in FIG. 9A, the ridge shape is the same as that produced by selective growth, and it is difficult in principle to increase the surface area of the contact layer by forming the ridges.
[0012]
Further, as a known method for selectively removing the insulating film on the ridge, there is an etch back method by dry etching. For example, after forming the ridge portion, an insulating film was formed on the entire surface, and the resist was applied so that the uppermost portion of the ridge was thinned, the resist was etched by O 2 plasma treatment, and the thinnest resist on the upper surface of the ridge portion was completely etched. Thereafter, the insulating film is selectively etched. In this case, the insulating film on the ridge portion can be selectively removed, but it is considered that there are problems in process complexity, cost increase, and stability of in-plane distribution. In principle, this method only removes the insulating film on the surface of the contact layer as shown in FIG. 9B, so that a sufficient contact area cannot be obtained, and it is considered difficult to significantly reduce the element resistance. .
[0013]
[Problems to be solved by the invention]
As described above, in the ridge type semiconductor laser in which the buried growth is omitted, a contact is formed directly with the electrode at a part of the ridge portion regardless of whether the ridge formation method is the selective growth method or the selective etching method. It becomes composition. In particular, in the selective etching method, since it is not easy to accurately manufacture the size and position of the contact window portion, the contact resistance and thus the increase and variation of the element resistance become problems.
[0014]
In a low-cost ridge-type semiconductor laser element (hereinafter, low-cost laser) having a single crystal growth as shown in FIG. 6D, a selective etching method is essential for forming the ridge portion, and an insulating film is formed. The structure requires a step of selectively removing the contact layer surface of the ridge portion. In addition to reducing the surface area of the contact layer, since the buried growth is not performed, the size and position accuracy of the contact window is generally not sufficiently high as described above, so that the contact area with the electrode cannot be increased. For this reason, it was more difficult to reduce the contact resistance than in the case of the selective growth method.
[0015]
SUMMARY OF THE INVENTION An object of the present invention is to provide a structure of a semiconductor laser capable of reducing contact resistance and, as a result, reducing element resistance in a ridge type semiconductor laser that can be manufactured at a low cost by a single crystal growth, and a method for manufacturing the same. .
[0016]
[Means for Solving the Problems]
The semiconductor laser of the present invention is a semiconductor laser having a refractive index guided ridge structure including a stacked body of a plurality of compound semiconductor layers, an upper electrode, and a lower electrode. The uppermost layer of the ridge portion is a contact layer made of a highly doped compound semiconductor layer, and the second semiconductor layer located below the contact layer and in contact with the contact layer has an upper surface width of the contact layer. Narrower than the bottom width. Upper surface of the contact layer in the ridge portion, the entire side surfaces and a bottom surface, wherein the upper electrode is in direct contact, the top surface of the contact layer, the entire side surfaces, and the surface of the ridge portion other than the bottom surface insulating film Covered with.
[0017]
With the above configuration, the upper electrode is contacted not only on the surface of the contact layer but also on both side surfaces or the bottom surface thereof, so that the contact area is increased and the contact resistance is reduced. In addition, since the electrode is not in direct contact with the second semiconductor layer (cladding layer) generally having a high Al composition, problems such as electrode peeling do not occur. The contact layer is preferably a semiconductor layer having a low Al composition (Al composition <20%), such as GaAs, in order to suppress electrode peeling.
[0018]
Further, as described above, by reducing the width of the lower layer of the contact layer so that the contact layer becomes a ridge, the surface area of the contact layer is increased, the contact area with the upper electrode is further increased, and the contact resistance is increased. Can be further reduced.
[0019]
However, if the wrinkles are too large, damage to the wrinkles occurs during the diffusion process. Therefore, the thickness of the contact layer is d, the bottom width in the direction perpendicular to the stripe direction of the contact layer is A, and the second semiconductor layer is When the upper surface width in the direction perpendicular to the stripe direction is B, it is desirable that 0.1 <d <1.0 μm, (A−B) / B <2, 0.5 μm <A <10 μm.
[0021]
The method of manufacturing a semiconductor laser according to the present invention includes a double hetero structure in which an active layer is sandwiched between clad layers having a larger forbidden band than the active layer, an n-type semiconductor substrate, a highly doped p-type contact layer, and a step of laminating n-type or undoped semiconductor layers in this order; a step of removing a part or all of the n-type or undoped semiconductor layer; and a portion of the p-type contact layer and the cladding layer as p-type contacts. a step of the layer is selectively removed so that the eaves, a step of covering the wafer surface with an insulating film, and forming to have an opening of the resist to the p-type contact layer, using the resist as a mask A step of selectively removing the insulating film; and a step of covering the wafer surface with a metal electrode to form an electrode.
[0022]
The wrinkle of the contact layer (high concentration layer) can be easily realized by forming the ridge portion by etching as in this method, and is difficult to realize by the selective growth method.
[0023]
As a method for reducing the element resistance, activation of Zn dopant in the p-type semiconductor layer is effective. This phenomenon is particularly remarkable in a P-based semiconductor layer used in an AlGaInP-based red semiconductor laser or the like. For the activation of the Zn dopant, heat treatment is performed after the formation of the p-type semiconductor layer, or after the growth of the heavily doped p-type contact layer as in the method of the present invention, an n-type or undoped semiconductor layer is formed with a specific film thickness. It is effective to form (about 0.3 μm or more).
[0024]
FIG. 10 shows the relationship between the n-type or undoped semiconductor layer thickness d and the Zn dopant activation rate in an AlGaInP-based red semiconductor laser. In the layer structure shown in FIG. 10B, when the thickness of the n-type (or undoped) semiconductor layer is d, as shown in FIG. 10A, d> 3000 mm (0.3 μm) and p-type cladding It can be seen that the activation rate of the Zn dopant in the layer is sufficiently high.
[0025]
In a semiconductor laser that performs buried growth, Zn can be activated during the buried growth. However, since the low-cost laser of the present invention does not perform buried growth, the above-described method is effective for activating Zn. Since semiconductor lasers generally employ n-type substrates, the contact layer becomes a p-type layer, and the above contents can be applied. That is, an n-type or undoped semiconductor layer is formed in advance on the contact layer during crystal growth, and selectively removed, so that contact resistance and device resistance can be reduced.
[0026]
On the other hand, even if the method of forming the ridge portion by selective growth is employed, there are many problems in the following points. (1) Since the contact layer is crystal-grown following the lower layer, the contact layer has a shape with no wrinkles as shown in FIG. 9A, and the contact surface with the electrode is limited only to the upper surface and the side surface of the contact layer. Is done. (2) Since the electrode is in contact with the cladding layer having a high Al composition in the lower layer of the contact layer (Al composition> 0.5), the electrode may be peeled off. (3) When a semiconductor layer is further formed on the contact layer, the selective removal thereof is very difficult, and it is difficult to activate the Zn dopant as in the present invention.
[0027]
The doping concentration of the contact layer (high concentration layer) is preferably 5 × 10 18 cm −3 or more and 5 × 10 19 cm −3 or less. Although a higher doping concentration is desirable, a high concentration doping requires a decrease in crystal growth temperature, and crystallinity decreases due to a decrease in crystal growth temperature.
[0028]
Further, it is desirable that the contact layer is thicker because the surface area of the contact layer increases and the contact area can be expanded. However, if it is too thick, the height of the ridge portion becomes high, and the ridge portion is easily subjected to stress during assembly with the ridge portion side as a joint surface, which may lead to deterioration of element characteristics. Further, if the contact layer is thin, the surface area of the high-concentration layer is reduced, and if the contact layer has a large wrinkle, the wrinkle may be broken during the process to reduce the contact layer area. This is greatly influenced by the setting of the stripe width of the element. Considering the above reasons, the thickness of the contact layer is preferably 0.3 to 1.0 μm.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIG.
[0030]
(Embodiment 1)
FIG. 1 shows a structure of a semiconductor laser device and a manufacturing method thereof in the first embodiment. The first embodiment is an example in which the present invention is applied to a ridge type semiconductor laser element using an AlGaAs-based material.
[0031]
First, as shown in FIG. 1A, an n-GaAs substrate 101 is placed in a crystal growth apparatus (not shown), and an n-AlGaAs cladding layer is formed on the n-GaAs substrate 101 by the first crystal growth. 102 (n-Al 0.5 Ga 0.5 As, carrier concentration 1E18 cm −3 , thickness 1.0 μm), non-doped quantum well active layer 103, p-AlGaAs first cladding layer 104 (p-Al 0.5 Ga 0.5 As, carrier concentration 1E18 cm) -3 , thickness 0.2 μm), p-AlGaAs etching stop layer 105 (p-Al 0.20 Ga 0.80 As, carrier concentration 1E18 cm −3 , thickness 100 mm), p-AlGaAs second cladding layer 106 (p-Al 0.5 Ga 0.5 As, carrier concentration 1E18 cm −3 , thickness 1 μm), p-GaAs contact layer 107 (p-GaAs, carrier concentration 2E) 19 cm −3 , thickness 0.4 μm), n-AlGaAs current blocking layer 108 (n-Al 0.5 Ga 0.5 As, carrier concentration 1E18 cm −3 , thickness 0.1 μm) and n-GaAs protective layer 109 (carrier concentration 1E18 cm). -3 and a thickness of 0.4 μm) are sequentially deposited and grown.
[0032]
The active layer 103 has a triple quantum well structure including an Al 0.07 Ga 0.93 As well layer (thickness 65 mm), an Al 0.3 Ga 0.7 As barrier layer (thickness 50 mm), and a guide layer (thickness 550 mm) having the same composition.
[0033]
Next, the n-GaAs substrate 101 on which the semiconductor layer is formed is taken out from the growth apparatus and reaches the p-GaAs contact layer 107 as shown in FIG. 1B by using a known selective etching technique. In this way, the n-AlGaAs current blocking layer 108 and the n-GaAs protective layer 109 are etched. FIG. 1B shows an example in which the n-AlGaAs current blocking layer 108 and the n-GaAs protective layer 109 are all removed.
[0034]
Next, as shown in FIG. 1B, a striped SiO 2 mask 110 is formed on the p-GaAs contact layer 107 by using a known photolithography technique. Using this SiO 2 mask 110 as an etching mask, using a known selective etching technique, as shown in FIG. 1C, the p-GaAs contact layer 107 and the p− GaAs layer until the p−AlGaAs etching stop layer 105 is reached. The AlGaAs second cladding layer 106 is processed into a ridge shape.
[0035]
In this embodiment, hydrofluoric acid is used as the selective etching solution for the AlGaAs layer, and a solution obtained by adding hydrogen peroxide to ammonia water is used as the selective etching solution for the GaAs layer. The width of the bottom of the ridge (stripe width) was 1 to 4 μm.
[0036]
Thereafter, as shown in FIG. 1D, a SiO 2 insulating film 111 is formed on the wafer surface, and a stepper exposure method, which is a well-known high-precision photolithography technique, is used to connect the opening of the resist mask 114 to a p-type contact. Formed on layer 107. Next, as shown in FIG. 1E, the SiO 2 insulating film 111 (thickness 0.1 to 0.3 μm) on the p-GaAs contact layer 107 is removed by wet etching with hydrofluoric acid. Finally, as shown in FIG. 1F, a p-side ohmic electrode 113 is formed on the upper surface on the p-GaAs contact layer 107 side, and an n-side ohmic electrode 112 is formed on the lower surface of the n-GaAs substrate 101. The length of the device is adjusted to 200 μm, and a coating film having a reflectance of 30% is formed on the output side end face and a reflectance of 50% is formed on the opposite end face (not shown).
[0037]
2B and 2C show enlarged cross sections of the ridge portion in the ridge type semiconductor laser device manufactured as described above. 2B and 2C are enlarged views of the region of the ridge portion A indicated by a circle in FIG.
[0038]
In the case of the element according to the present embodiment, when forming the ridge portion, an AlGaAs layer formed on a GaAs substrate having a (100) plane as a main surface is formed using a hydrofluoric acid-based anisotropic etching solution. By etching in the <011> direction in a stripe shape, the forward mesa structure shown in FIG. 2C is obtained. Further, by rotating the stripe direction by 90 °, the inverted mesa structure shown in FIG. 2B is obtained. In the hydrofluoric acid-based etching solution, the etching rate of the (111) crystal plane is sufficiently smaller than that of the (100) plane, so that the side surface of the ridge portion is formed with the (111) crystal plane.
[0039]
In the conventional example shown in FIG. 9B, that is, in the case of a ridge type semiconductor laser in which only the surface of the high concentration layer is opened and the doping concentration of the p type contact layer 7 is 5E18 cm −3 , the p side ohmic electrode 13 is bonded. The element resistance when assembled to a SiC submount as a surface was about 30Ω. On the other hand, in the case of the ridge type semiconductor laser according to the present embodiment shown in FIG. 2, in addition to the surface of the high concentration layer, the side SiO 2 insulating film 111 is also removed to increase the contact area with the electrode. The doping concentration of the type contact layer 107 is 2E19 cm −3 . As a result, when the ridge type semiconductor laser element having the forward mesa structure shown in FIG. 2C was assembled in the same manner as described above, the element resistance was about 8Ω. In this case, the width of the upper surface of the high concentration layer of the element was about 1 μm.
[0040]
Further, as a method of reducing the element resistance value, as shown in FIG. 2B, the ridge portion A may be formed in an inverted mesa shape. From the geometric calculation, the area of the upper part of the ridge A is about 2-3 times that of the reverse mesa structure in the reverse mesa structure (when the ridge height = 1.0 μm and the stripe width = 3-5 μm). Since the mesa structure increases the contact area with the electrode, the contact resistance is reduced, and as a result, the series resistance value of the element can be reduced.
[0041]
In the first embodiment, the case where the present invention is applied to a low-power semiconductor laser element used for reading a CD or the like has been described. However, the present invention relates to an AlGaInP-based red semiconductor laser and a high-power used for recording and reproduction. The present invention can be similarly applied to a semiconductor laser element and a self-excited oscillation type semiconductor laser.
[0042]
Further, in the conventional structure shown in FIG. 6, the p-type contact layer 7 is the final layer of crystal growth, and the Zn dopant is deactivated by atomic hydrogen (Akazaki Isao, III-
Group V compound semiconductors, Bafukan, pp. 312-313) were generated, and there was a problem that the device resistance was increased. On the other hand, the structure of the present embodiment shown in FIG. 1 has an advantage that the inactivation by hydrogen can be suppressed because the n-type semiconductor layer is grown on the p-type contact layer 107. The activation of Zn is not remarkable in the AlGaAs semiconductor laser, but is particularly remarkable in the case of the AlGaInP red semiconductor laser.
[0043]
(Embodiment 2)
The structure of the semiconductor laser device in the second embodiment is shown in FIG. FIG. 3B is an enlarged view of the region of the ridge portion B indicated by a circle in FIG. In the second embodiment, the etching of the ridge portion is not a solution in which hydrogen peroxide is added to hydrofluoric acid and ammonia water, but a solution in which hydrogen peroxide is added to tartaric acid (the mixing ratio is tartaric acid: peroxide). Hydrogen water = 5: 1 (volume ratio)). Other than that, the configuration is the same as in the first embodiment. The etching stop layer 105 is desirably a high Al composition AlGaAs layer (Al composition> 0.7) or a P-based semiconductor layer.
[0044]
By the above etching, as shown in FIG. 3B, the high-concentration contact layer has no wrinkles in the ridge portion, which is similar to the ridge shape formed by selective growth. This is because a solution obtained by adding hydrogen peroxide to tartaric acid has no selectivity between the GaAs layer and the AlGaAs layer (Al composition <0.6), and both are etched.
[0045]
Also in the second embodiment, the shape of the SiO 2 insulating film 111 similar to that of the first embodiment as shown in FIG. 3 is obtained by high-precision mask alignment (pattern alignment accuracy of 0.1 μm or less) and selective etching using a stepper. . Thereby, the electrode is not brought into contact with the surface of the p-type second clad layer 106 having a high Al composition, and the electrode is brought into contact with the surface and the side surface of the heavily doped p-type contact layer 107, so that there is no electrode peeling. The effect of reducing contact resistance can be obtained.
[0046]
【The invention's effect】
The ridge type semiconductor laser of the present invention can be manufactured at a low cost by a single crystal growth, and the contact resistance is reduced. As a result, the element resistance is reduced.
[0047]
Further, according to the manufacturing method of the present invention, Zn, which is a p-type impurity, can be sufficiently activated by one crystal growth, and a reduction in device resistance can be easily realized without performing embedded growth. In addition, the activation of Zn by the manufacturing method of the present invention is more remarkable in a P-based semiconductor material typified by a red semiconductor laser.
[Brief description of the drawings]
1 is a cross-sectional view showing a structure of a ridge-type semiconductor laser and a manufacturing method thereof in Embodiment 1 of the present invention. FIG. 2 is an enlarged cross-sectional view showing a ridge portion in the semiconductor laser of FIG. FIG. 4 is a cross-sectional view of a conventional ridge-type semiconductor laser according to Embodiment 2 of the present invention. FIG. 5 is a cross-sectional view showing a structure of a conventional ridge-type semiconductor laser and a manufacturing method thereof. FIG. 6 is a sectional view showing another conventional ridge type semiconductor laser and a sectional view showing the manufacturing method thereof. FIG. 7 is a sectional view showing another conventional ridge type semiconductor laser and a manufacturing method therefor. FIG. 8 is a cross-sectional view showing the structure of another conventional ridge type semiconductor laser and its manufacturing method. FIG. 9 is an enlarged view of the ridge portion of the conventional ridge type semiconductor laser. FIG. 10A is a graph showing the relationship between the n-type or undoped semiconductor layer thickness d and the Zn dopant activation rate in an AlGaInP-based red semiconductor laser, and FIG. Sectional view showing the layer structure of the semiconductor laser used to obtain the graph of a)
1 n-type semiconductor substrate 2 n-type cladding layer 3 active layer 4 p-type first cladding layer 5 p-type etching stop layer 6 p-type second cladding layer 7 p-type contact layer 8 n-type current blocking layer 9 n-type protective layer 10 SiO 2 mask 11 Insulating film (dielectric film)
12 n-side ohmic contact electrode 13 p-side ohmic contact electrode 101 n-GaAs substrate 102 n-AlGaAs cladding layer 103 active layer 104 p-AlGaAs first cladding layer 105 p-AlGaAs etching stop layer 106 p-AlGaAs second cladding layer 107 p-GaAs contact layer 110 SiO 2 mask 111 SiO 2 insulating film 112 n-side ohmic electrode 113 p-side ohmic electrode 114 resist mask

Claims (8)

複数の化合物半導体層の積層体と、上側電極と、下側電極とを備えた屈折率導波型リッジ構造の半導体レーザにおいて、リッジ部の最上層が高濃度ドーピングされた化合物半導体層からなるコンタクト層であり、前記コンタクト層の下部に位置して前記コンタクト層と接する第二半導体層は、その上面の幅が前記コンタクト層の底面の幅より狭く、前記リッジ部における前記コンタクト層の上面両側面全体、および底面に、前記上側電極が直接接しており、前記コンタクト層の上面、両側面全体、および底面以外の前記リッジ部の表面は絶縁膜で覆われていることを特徴とする半導体レーザ。In a semiconductor laser having a refractive index guided ridge structure including a stack of a plurality of compound semiconductor layers, an upper electrode, and a lower electrode, a contact made of a compound semiconductor layer in which the uppermost layer of the ridge portion is highly doped A second semiconductor layer located below the contact layer and in contact with the contact layer, the width of the upper surface is narrower than the width of the bottom surface of the contact layer, and the upper surface and both sides of the contact layer in the ridge entire surface, and the bottom surface, the semiconductor the and upper electrodes in direct contact, the top surface of the contact layer, the entire side surfaces, and that the surface of the ridge portion other than the bottom surface and being covered with an insulating film laser. 前記コンタクト層の膜厚をd、前記コンタクト層のストライプ方向と垂直な方向の底面幅をA、前記第二半導体層のストライプ方向と垂直な方向の上面幅をBとしたとき、0.1<d<1.0μm、(A−B)/B<2、0.5μm<A<10μmであることを特徴とする請求項1記載の半導体レーザ。  When the thickness of the contact layer is d, the bottom surface width in the direction perpendicular to the stripe direction of the contact layer is A, and the top surface width in the direction perpendicular to the stripe direction of the second semiconductor layer is B, 0.1 < 2. The semiconductor laser according to claim 1, wherein d <1.0 [mu] m, (A-B) / B <2, 0.5 [mu] m <A <10 [mu] m. 前記コンタクト層のドーピング濃度が、5×1018cm-3以上5×1019cm-3以下であることを特徴とする請求項1または2記載の半導体レーザ。 3. The semiconductor laser according to claim 1, wherein a doping concentration of the contact layer is 5 × 10 18 cm −3 or more and 5 × 10 19 cm −3 or less. 前記絶縁層が、SiO2、SiNx、SiON、Al23、ZnO、S
iC、非晶質Siのいずれかの単層またはこれらの複数の層で形成されたことを特徴とする請求項1〜のいずれか1項に記載の半導体レーザ。
The insulating layer, SiO 2, SiNx, SiON, Al 2 O 3, ZnO, S
iC, semiconductor laser according to any one of claims 1 to 3, characterized in that it is formed by either a single layer or a plurality of these layers of amorphous Si.
請求項に記載の半導体レーザを製造する方法であって、n型半導体基板上に、活性層をこの活性層より禁制帯幅が大きいクラッド層で挟み込みんだダブルへテロ構造、高濃度ドーピングしたp型コンタクト層、およびn型またはアンドープ半導体層をこの順番に積層する工程と、前記n型またはアンドープ半導体層の一部または全部を除去する工程と、前記p型コンタクト層および前記クラッド層の一部を前記p型コンタクト層が庇になるように選択的に除去する工程と、ウエーハ表面を絶縁膜で被覆する工程と、レジストを前記p型コンタクト層上に開口部を有するよう形成する工程と、前記レジストをマスクとして前記絶縁膜を選択的に除去する工程と、ウエーハ表面を金属電極で被覆し電極を形成する工程とを有することを特徴とする半導体レーザの製造方法。2. A method of manufacturing a semiconductor laser according to claim 1 , wherein a double heterostructure in which an active layer is sandwiched between clad layers having a larger forbidden band width than that of the active layer and a high concentration doping is performed on an n-type semiconductor substrate. a step of laminating a p-type contact layer and an n-type or undoped semiconductor layer in this order; a step of removing a part or all of the n-type or undoped semiconductor layer; and one of the p-type contact layer and the cladding layer Selectively removing the portion so that the p-type contact layer becomes a ridge, covering the surface of the wafer with an insulating film, forming the resist on the p-type contact layer so as to have an opening, And a step of selectively removing the insulating film using the resist as a mask, and a step of covering the wafer surface with a metal electrode to form an electrode. The method of manufacturing a semiconductor laser. 前記コンタクト層の膜厚をd、前記コンタクト層のストライプ方向と垂直な方向の底面幅をA、前記コンタクト層の下層のストライプ方向と垂直な方向の上面幅をBとしたとき、0.1<d<1.0μm、(A−B)/B<2、0.5μm<A<10μmであることを特徴とする請求項記載の半導体レーザの製造方法。When the thickness of the contact layer is d, the bottom surface width in the direction perpendicular to the stripe direction of the contact layer is A, and the top surface width in the direction perpendicular to the stripe direction of the lower layer of the contact layer is B, 0.1 < 6. The method of manufacturing a semiconductor laser according to claim 5 , wherein d <1.0 [mu] m, (A-B) / B <2, 0.5 [mu] m <A <10 [mu] m. 前記コンタクト層のドーピング濃度が、5×1018cm-3以上5×1019cm-3以下であることを特徴とする請求項またはに記載の半導体レーザの製造方法。Doping concentration of the contact layer, 5 × 10 18 cm -3 or more 5 × 10 19 cm -3 semiconductor laser manufacturing method according to claim 5 or 6, characterized in that less. 前記絶縁層が、SiO2、SiNx、SiON、Al23、ZnO、
SiC、非晶質Siのいずれかの単層またはこれらの複数の層で形成されることを特徴とする請求項のいずれか1項に記載の半導体レーザの製造方法。
The insulating layer, SiO 2, SiNx, SiON, Al 2 O 3, ZnO,
SiC, a semiconductor laser manufacturing method according to any one of claims 5-7, characterized by being formed by either a single layer or a plurality of these layers of amorphous Si.
JP2001233696A 2001-08-01 2001-08-01 Semiconductor laser and manufacturing method thereof Expired - Fee Related JP4056717B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001233696A JP4056717B2 (en) 2001-08-01 2001-08-01 Semiconductor laser and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001233696A JP4056717B2 (en) 2001-08-01 2001-08-01 Semiconductor laser and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003046193A JP2003046193A (en) 2003-02-14
JP4056717B2 true JP4056717B2 (en) 2008-03-05

Family

ID=19065440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001233696A Expired - Fee Related JP4056717B2 (en) 2001-08-01 2001-08-01 Semiconductor laser and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4056717B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7065116B2 (en) 2003-11-25 2006-06-20 Sharp Kabushiki Kaisha Semiconductor laser element and manufacturing method for the same
JP2005217255A (en) * 2004-01-30 2005-08-11 Sharp Corp Semiconductor laser and its manufacturing method
JP2006278661A (en) * 2005-03-29 2006-10-12 Opnext Japan Inc Optical semiconductor element and its manufacturing method, and optical semiconductor device
JP2009212386A (en) 2008-03-05 2009-09-17 Mitsubishi Electric Corp Method of manufacturing semiconductor light element
JP5292443B2 (en) * 2011-07-25 2013-09-18 日本オクラロ株式会社 Method for manufacturing optical semiconductor element
US11448905B2 (en) 2017-11-17 2022-09-20 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2003046193A (en) 2003-02-14

Similar Documents

Publication Publication Date Title
US6888870B2 (en) Semiconductor laser and method for manufacturing the same
JP2000340880A (en) Semiconductor laser and manufacture thereof
JP3718952B2 (en) Semiconductor laser
JP4056717B2 (en) Semiconductor laser and manufacturing method thereof
JP2863677B2 (en) Semiconductor laser and method of manufacturing the same
JP2004104073A (en) Semiconductor laser element and manufacturing method thereof, and semiconductor laser device
JPH11177184A (en) Semiconductor laser device and its manufacture
JP4090337B2 (en) Semiconductor laser device and method for manufacturing semiconductor laser device
JP3344096B2 (en) Semiconductor laser and manufacturing method thereof
JP2675692B2 (en) Method for manufacturing semiconductor laser device
JP2944312B2 (en) Method for manufacturing semiconductor laser device
JPH08204285A (en) Semiconductor laser and its manufacture
JP2005175450A (en) Compound semiconductor device, manufacturing method therefor, and optical disk apparatus equipped with this compound semiconductor device
JP2001068785A (en) Semiconductor laser and its manufacture
EP1049221A1 (en) Semiconductor laser device
JP2004022934A (en) Semiconductor laser device and manufacturing method thereof
JP2002314200A (en) Semiconductor laser device and its manufacturing method
JPH06112592A (en) Fabrication of semiconductor laser element
JP4117557B2 (en) Semiconductor laser device and manufacturing method thereof
JP3410959B2 (en) Semiconductor laser device and method of manufacturing the same
JP4027126B2 (en) Semiconductor laser device and manufacturing method thereof
JP4441085B2 (en) Semiconductor laser device and manufacturing method thereof
JP3033664B2 (en) Method of manufacturing semiconductor laser device
KR100590567B1 (en) Laser diode and method of manufacturing the same
JP2003124571A (en) Semiconductor laser element and its fabricating method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees