JP2003046193A - Semiconductor laser and its manufacturing method - Google Patents

Semiconductor laser and its manufacturing method

Info

Publication number
JP2003046193A
JP2003046193A JP2001233696A JP2001233696A JP2003046193A JP 2003046193 A JP2003046193 A JP 2003046193A JP 2001233696 A JP2001233696 A JP 2001233696A JP 2001233696 A JP2001233696 A JP 2001233696A JP 2003046193 A JP2003046193 A JP 2003046193A
Authority
JP
Japan
Prior art keywords
layer
contact
contact layer
semiconductor
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001233696A
Other languages
Japanese (ja)
Other versions
JP4056717B2 (en
Inventor
Koji Makita
幸治 牧田
Hideto Adachi
秀人 足立
Toshiya Kawada
敏也 河田
Hiroshi Asaka
浩 浅香
Akira Takamori
晃 高森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001233696A priority Critical patent/JP4056717B2/en
Publication of JP2003046193A publication Critical patent/JP2003046193A/en
Application granted granted Critical
Publication of JP4056717B2 publication Critical patent/JP4056717B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a ridge-type semiconductor laser together with its manufacturing method that can be manufactured at a low cost through one-time growth of crystal and has a structure to reduce contact resistance, as well as element resistance as a result. SOLUTION: This semiconductor laser has a refractive index guiding type ridge structure provided with a laminated body comprised of a plurality of compound semiconductor layers, an upper electrode, and a lower electrode. The uppermost layer of a ridge part is a contact layer 107 formed of a heavily doped compound semiconductor layer, and the width of the upper surface of a second semiconductor layer 106 that is positioned at the bottom of the contact layer and is in contact therewith is smaller than that of the bottom surface of the contact layer. The upper electrode 113 is directly in contact with at least one of the surface, both side surfaces and bottom surface of the contact layer in the ridge part, and the surface of the ridge part other than them is covered with an insulation film 111.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体レーザに関
し、特に光ディスクシステムや情報処理あるいは光通信
用の光源として用いられる半導体レーザに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser, and more particularly to a semiconductor laser used as a light source for an optical disc system, information processing or optical communication.

【0002】[0002]

【従来の技術】従来の半導体レーザ素子の製造工程にお
いては、第一導電型半導体基板上に少なくとも第一導電
型クラッド層、活性層、第二導電型クラッド層を形成す
る1回目の結晶成長を行い、活性層への電流注入を行う
領域を形成するストライプ形成工程を経て、ストライプ
部を埋め込むエピタキシャル成長を行い、デバイスが形
成される。
2. Description of the Related Art In a conventional manufacturing process of a semiconductor laser device, a first crystal growth in which at least a first conductivity type cladding layer, an active layer and a second conductivity type cladding layer are formed on a first conductivity type semiconductor substrate is performed. Then, through a stripe forming step of forming a region for injecting a current into the active layer, epitaxial growth for filling the stripe portion is performed to form a device.

【0003】例えば、図4に示すようなリッジ型の半導
体レーザ素子の製造工程では、一般的に3回の結晶成長
(ダブルへテロ構造形成、電流ブロック層形成、埋め込
み層形成)の工程を含む。先ず図4(a)に示すよう
に、n型基板1上に第1回目の結晶成長により、n型ク
ラッド層2、活性層3、およびp型クラッド層4を順次
堆積成長させる。次に図4(b)に示すように、フォト
リソグラフ技術を用いて、p型クラッド層4をエッチン
グしてリッジ部4aを形成する。次に図4(c)に示す
ように、第2回目の結晶成長により、n型電流ブロック
層8を形成する。次に図4(d)に示すように、第3回
目の結晶成長により、p型埋込層16を形成し、更にp
型コンタクト層7を形成する。最後に図4(e)に示す
ように、p型コンタクト層7上にp側オーミックコンタ
クト電極13を、n型基板1の底面にn側オーミックコ
ンタクト電極12を形成する。
For example, a manufacturing process of a ridge type semiconductor laser device as shown in FIG. 4 generally includes three steps of crystal growth (double hetero structure formation, current block layer formation, buried layer formation). . First, as shown in FIG. 4A, the n-type clad layer 2, the active layer 3, and the p-type clad layer 4 are sequentially deposited and grown on the n-type substrate 1 by the first crystal growth. Next, as shown in FIG. 4B, the p-type cladding layer 4 is etched by using a photolithography technique to form a ridge portion 4a. Next, as shown in FIG. 4C, the n-type current blocking layer 8 is formed by the second crystal growth. Next, as shown in FIG. 4D, the p-type buried layer 16 is formed by the third crystal growth, and the p-type buried layer 16 is further formed.
The mold contact layer 7 is formed. Finally, as shown in FIG. 4E, a p-side ohmic contact electrode 13 is formed on the p-type contact layer 7, and an n-side ohmic contact electrode 12 is formed on the bottom surface of the n-type substrate 1.

【0004】図5に示す溝型の半導体レーザ素子の場合
でも、2回の結晶成長(ダブルへテロ構造形成、埋め込
み層形成)が必要である。先ず図5(a)に示すよう
に、n型基板1上に第1回目の結晶成長により、n型ク
ラッド層2、活性層3、p型クラッド層4、およびn型
電流ブロック層8を順次堆積成長させる。次に図5
(b)に示すように、フォトリソグラフ技術を用いて、
n型電流ブロック層8をエッチングして溝部8aを形成
する。次に図5(c)に示すように、第2回目の結晶成
長により、p型埋込層16を形成し、更にp型コンタク
ト層7を形成する。最後に図5(d)に示すように、p
側オーミックコンタクト電極13およびn側オーミック
コンタクト電極12を形成する。
Even in the case of the groove type semiconductor laser device shown in FIG. 5, it is necessary to grow the crystal twice (double hetero structure formation, buried layer formation). First, as shown in FIG. 5A, the n-type cladding layer 2, the active layer 3, the p-type cladding layer 4, and the n-type current blocking layer 8 are sequentially formed on the n-type substrate 1 by the first crystal growth. Deposit and grow. Next in FIG.
As shown in (b), using photolithography technology,
The groove 8a is formed by etching the n-type current block layer 8. Next, as shown in FIG. 5C, the p-type buried layer 16 is formed by the second crystal growth, and the p-type contact layer 7 is further formed. Finally, as shown in FIG. 5D, p
The side ohmic contact electrode 13 and the n-side ohmic contact electrode 12 are formed.

【0005】このような複数回の結晶成長は、レーザチ
ップの製造コストの低減に大きな障害となっていた。そ
こで埋込結晶成長を省略し、1回の結晶成長で半導体レ
ーザ素子を作製する手法として、リッジ型導波路構造を
形成し、SiO2やSi34等の誘電体膜により電流狭
窄および光の閉じ込めを行う素子が開発、生産されてい
る(例えば、J. Hashimoto et. al., IEEE J. Quantum
Electron, vol. 33, pp.66-70, 1997を参照)。その一
例を図6に示す。先ず図6(a)に示すように、1回目
の結晶成長により、n型基板1上に、n型クラッド層
2、活性層3、p型クラッド層4、およびp型コンタク
ト層7を順次堆積成長させ、ダブルへテロ構造を形成す
る。次に図6(b)に示すように、フォトリソグラフ技
術を用いて、p型コンタクト層7およびp型クラッド層
4をエッチングしてリッジ部4bを形成する。次に図6
(c)に示すように、絶縁膜(誘電体膜)11を形成
し、更にレジストマスク11aをパターン形成する。次
に図6(d)に示すように、レジストマスク11aを用
いて絶縁膜(誘電体膜)11をエッチングしてp型コン
タクト層7を露出させる。最後に図6(e)に示すよう
に、p側オーミックコンタクト電極13およびn側オー
ミックコンタクト電極12を形成する。
Such crystal growth a plurality of times has been a major obstacle to reducing the manufacturing cost of laser chips. Therefore, as a method of producing a semiconductor laser device by one-time crystal growth by omitting embedded crystal growth, a ridge-type waveguide structure is formed, and current confinement and light are generated by a dielectric film such as SiO 2 or Si 3 N 4. A device for confining a laser has been developed and produced (for example, J. Hashimoto et. Al., IEEE J. Quantum
Electron, vol. 33, pp. 66-70, 1997). An example thereof is shown in FIG. First, as shown in FIG. 6A, an n-type cladding layer 2, an active layer 3, a p-type cladding layer 4, and a p-type contact layer 7 are sequentially deposited on the n-type substrate 1 by the first crystal growth. Grow and form a double heterostructure. Next, as shown in FIG. 6B, the p-type contact layer 7 and the p-type cladding layer 4 are etched by using a photolithography technique to form a ridge portion 4b. Next in FIG.
As shown in (c), an insulating film (dielectric film) 11 is formed, and a resist mask 11a is further patterned. Next, as shown in FIG. 6D, the insulating film (dielectric film) 11 is etched using the resist mask 11a to expose the p-type contact layer 7. Finally, as shown in FIG. 6E, a p-side ohmic contact electrode 13 and an n-side ohmic contact electrode 12 are formed.

【0006】また、同様なリッジ型半導体レーザが、特
開昭63−90879号公報、特開平5−327113
号公報、特開平12−164986号公報に開示されて
いる。これらの大半は、再成長(選択成長)によるリッ
ジ部形成手法を採用しており、製造コストの点では図6
に示す構成より高くなると予想される。一方、これらの
構成の共通点として、リッジ型半導体レーザで埋め込み
成長が省略できることに加えて、リッジ部の最上層にコ
ンタクト層を形成し、コンタクト層上に絶縁膜を形成せ
ず直接電極を形成することでコンタクトを形成している
点が挙げられる。従って、コンタクト層はリッジ上部の
狭い領域に限られ、コンタクト面積が狭くなるため、素
子抵抗の増大が大きな問題となる。図4および図5に示
すように、埋め込み成長を行う従来構造の半導体レーザ
では、コンタクト層が素子表面に広域に形成できるた
め、電極との接触面積を広く取れ、コンタクト抵抗が増
大する問題は少ない。
Similar ridge type semiconductor lasers are disclosed in Japanese Patent Laid-Open Nos. 63-90879 and 5-327113.
Japanese Patent Laid-Open No. 12-164986. Most of these adopt the ridge portion formation method by regrowth (selective growth), and in terms of manufacturing cost, FIG.
It is expected to be higher than the configuration shown in. On the other hand, in common with these configurations, in addition to the fact that the buried growth can be omitted in the ridge type semiconductor laser, the contact layer is formed on the uppermost layer of the ridge portion, and the electrode is directly formed without forming the insulating film on the contact layer. The point is that the contact is formed by doing so. Therefore, the contact layer is limited to a narrow region above the ridge, and the contact area is narrowed, so that an increase in device resistance becomes a serious problem. As shown in FIGS. 4 and 5, in the semiconductor laser of the conventional structure in which the buried growth is performed, the contact layer can be formed over a wide area on the device surface, so that the contact area with the electrode can be widened and the contact resistance does not increase. .

【0007】絶縁膜をマスクとして、選択成長によりリ
ッジ部を形成する製造方法を、図7に示す。まず図7
(a)に示すように、一回目結晶成長によりn型基板1
上に、n型クラッド層2、活性層3、およびp型クラッ
ド層4を順次堆積成長させ、更に酸化防止層70を積層
する。次に図7(b)に示すように、絶縁層である保護
膜71を堆積させ、フォトリソグラフ技術を用いて外側
部分の領域の保護膜71を除去した後、その領域に、1
回目の選択成長によりn型電流ブロック層8を形成す
る。さらに図7(c)に示すように、フォトリソグラフ
技術を用いて、保護膜71の中心部分にリッジ形成用の
開口部を開けた後、2回目の選択成長によりp型第2ク
ラッド層72、p型コンタクト層73を順次堆積成長さ
せる。最後に図7(d)に示すように、p側オーミック
コンタクト電極13およびn側オーミックコンタクト電
極12を形成する。
FIG. 7 shows a manufacturing method for forming a ridge portion by selective growth using an insulating film as a mask. First, Fig. 7
As shown in (a), the n-type substrate 1 is formed by the first crystal growth.
An n-type clad layer 2, an active layer 3, and a p-type clad layer 4 are sequentially deposited and grown thereon, and an antioxidant layer 70 is further laminated. Next, as shown in FIG. 7B, a protective film 71, which is an insulating layer, is deposited, and the protective film 71 in the outer region is removed by using a photolithography technique.
The n-type current blocking layer 8 is formed by the selective growth of the second time. Further, as shown in FIG. 7C, a p-type second cladding layer 72 is formed by a second selective growth after forming an opening for forming a ridge in the central portion of the protective film 71 by using a photolithography technique. The p-type contact layer 73 is sequentially deposited and grown. Finally, as shown in FIG. 7D, a p-side ohmic contact electrode 13 and an n-side ohmic contact electrode 12 are formed.

【0008】この方法の場合は、コンタクト層付近に絶
縁膜は存在しないため、図7(d)に示すように選択成
長(コンタクト層形成)後に直接電極形成を行えば、コ
ンタクトを形成できる。しかしながら、図7(a)〜
(d)に示すように複数回の結晶成長を要するため、製
造コストが高くなる問題がある。
In this method, since no insulating film exists near the contact layer, the contact can be formed by directly forming the electrode after the selective growth (contact layer formation) as shown in FIG. 7D. However, FIG.
As shown in (d), the crystal growth is required a plurality of times, so that there is a problem that the manufacturing cost becomes high.

【0009】一方、図6に示すような選択エッチングに
よりリッジ部を形成する場合は、絶縁膜をリッジ形成後
に製膜するため、コンタクト層上の絶縁膜を開口する必
要がある。
On the other hand, when the ridge portion is formed by selective etching as shown in FIG. 6, it is necessary to open the insulating film on the contact layer because the insulating film is formed after the ridge is formed.

【0010】特開平4−329688号公報には、誘電
体膜で電流狭窄したリッジ型半導体レーザを製造するた
めに、埋込結晶成長を省略したリッジ型半導体レーザに
おいて、リフトオフにより絶縁膜のパターン形成を行う
例が開示されている。この例を図8に示す。まず図8
(a)に示すように、ダブルヘテロ構造を形成した後レ
ジストマスク80を形成し、エッチングを行って、図8
(b)に示すようにリッジ部を形成する。次に庇を有す
るレジストマスク80を残して、図8(c)に示すよう
に絶縁膜(誘電体膜)11をスパッタリング法で形成す
る。次に、図8(d)に示すように、レジストマスク8
0とともにリッジ上の絶縁膜11をリフトオフすること
で、リッジ部の電流注入部を形成する。最後に図7
(e)に示すように、電極を形成する。
In Japanese Patent Laid-Open No. 4-329688, in order to manufacture a ridge type semiconductor laser in which a current is confined by a dielectric film, a ridge type semiconductor laser in which buried crystal growth is omitted is formed by lift-off to form a pattern of an insulating film. An example of doing is disclosed. This example is shown in FIG. First, FIG.
As shown in FIG. 8A, after forming a double hetero structure, a resist mask 80 is formed and etching is performed to form a resist mask 80, as shown in FIG.
A ridge portion is formed as shown in FIG. Next, leaving the resist mask 80 having an eaves, an insulating film (dielectric film) 11 is formed by a sputtering method as shown in FIG. 8C. Next, as shown in FIG. 8D, the resist mask 8
The insulating film 11 on the ridge is lifted off together with 0 to form a current injection portion of the ridge portion. Finally Figure 7
Electrodes are formed as shown in FIG.

【0011】この方法では、レジストマスク80の庇の
大きさでリッジ部斜面の絶縁膜形状が大きく影響される
問題がある。庇が大きい場合には、リッジ部斜面に絶縁
膜が形成されにくくなるため、リッジ部形成後にコンタ
クト層に庇が形成されないことが望ましい。従って図9
(a)に示すように、選択成長により作製した場合と同
様のリッジ形状となり、庇形成によるコンタクト層の表
面積の拡大は原理上困難である。
This method has a problem that the size of the eaves of the resist mask 80 greatly affects the shape of the insulating film on the ridge slope. If the eaves are large, it is difficult to form the insulating film on the slope of the ridge portion. Therefore, it is desirable that the eaves are not formed on the contact layer after the formation of the ridge portion. Therefore, FIG.
As shown in (a), it has a ridge shape similar to that produced by selective growth, and it is theoretically difficult to increase the surface area of the contact layer by forming an eave.

【0012】また、リッジ上部の絶縁膜を選択的に除去
する公知の方法として、ドライエッチングによるエッチ
バック法が挙げられる。例えば、リッジ部形成後に絶縁
膜を全面に形成し、レジストをリッジ上部が最も薄くな
るように塗布し、O2プラズマ処理によりレジストをエ
ッチングし、リッジ部上面の最も薄いレジストが完全に
エッチングされた後、絶縁膜を選択的にエッチングす
る。この場合はリッジ部上の絶縁膜を選択的に除去でき
るが、プロセスの複雑化や高コスト化および面内分布の
安定性に課題があると考えられる。また、この方法では
原理上、図9(b)に示すようにコンタクト層表面の絶
縁膜を除去するのみであり、十分なコンタクト面積が得
られず、素子抵抗の大幅な低減は困難と考えられる。
Further, as a known method for selectively removing the insulating film on the ridge, there is an etchback method by dry etching. For example, after forming the ridge portion, an insulating film is formed on the entire surface, a resist is applied so that the upper portion of the ridge becomes thinnest, and the resist is etched by O 2 plasma treatment, so that the thinnest resist on the upper surface of the ridge portion is completely etched. After that, the insulating film is selectively etched. In this case, the insulating film on the ridge portion can be selectively removed, but it is considered that there are problems in process complexity, cost increase, and stability of in-plane distribution. Further, in principle, this method only removes the insulating film on the surface of the contact layer as shown in FIG. 9B, and a sufficient contact area cannot be obtained, and it is considered difficult to significantly reduce the element resistance. .

【0013】[0013]

【発明が解決しようとする課題】以上のように、埋め込
み成長を省略したリッジ型半導体レーザでは、リッジ形
成手法を選択成長法とした場合も、選択エッチング法を
用いた場合も、リッジ部の一部で電極と直接コンタクト
を形成する構成となる。特に選択エッチング法では、コ
ンタクト窓部の大きさ及び位置を精度良く作製する方法
が容易ではないため、コンタクト抵抗ひいては素子抵抗
の増大並びにばらつきが課題となる。
As described above, in the ridge type semiconductor laser in which the embedded growth is omitted, the ridge portion is not affected by the selective growth method or the selective etching method. In this structure, the part directly contacts the electrode. In particular, in the selective etching method, it is not easy to accurately manufacture the size and position of the contact window portion, so that the increase and variation of the contact resistance and thus the element resistance become a problem.

【0014】図6(d)に示したような、結晶成長が一
回の低コストなリッジ型半導体レーザ素子(以下、低コ
ストレーザ)では、リッジ部形成に選択エッチング法が
必須であり、また絶縁膜をリッジ部のコンタクト層表面
で選択的に除去する工程を要する構成となる。埋め込み
成長を行わないため、コンタクト層表面積が小さくなる
ことに加えて、一般的には前述のようにコンタクト窓部
の大きさ及び位置精度が十分高くないため、電極との接
触面積が大きく取れないことから、選択成長法の場合と
比較して、コンタクト抵抗の低減は一層困難であった。
In a low-cost ridge type semiconductor laser device (hereinafter referred to as a low-cost laser) in which crystal growth is performed once as shown in FIG. 6D, a selective etching method is indispensable for forming a ridge portion. The configuration requires a step of selectively removing the insulating film on the contact layer surface of the ridge portion. Since the buried layer is not grown, the surface area of the contact layer is reduced, and in general, the size and position accuracy of the contact window are not sufficiently high as described above, so that the contact area with the electrode cannot be large. Therefore, it was more difficult to reduce the contact resistance as compared with the case of the selective growth method.

【0015】本発明は、結晶成長1回で安価に作製でき
るリッジ型半導体レーザにおいて、コンタクト抵抗を低
減し、その結果、素子抵抗を低減できる半導体レーザの
構造、およびその製造方法を提供することを目的とす
る。
The present invention provides a structure of a ridge type semiconductor laser which can be manufactured at a low cost by one crystal growth process at a low cost, and as a result, a semiconductor laser structure which can reduce the element resistance, and a manufacturing method thereof. To aim.

【0016】[0016]

【課題を解決するための手段】本発明の半導体レーザ
は、複数の化合物半導体層の積層体と、上側電極と、下
側電極とを備えた屈折率導波型リッジ構造の半導体レー
ザである。前記コンタクト層の下部に位置して前記コン
タクト層と接する第二半導体層は、その上面の幅が前記
コンタクト層の底面の幅より狭い。前記リッジ部におけ
る前記コンタクト層の表面と、その両側面および底面の
少なくともいずれかに、前記上側電極が直接接してお
り、それ以外の前記リッジ部表面は絶縁膜で覆われてい
る。
A semiconductor laser according to the present invention is a semiconductor laser having a refractive index guided ridge structure including a laminate of a plurality of compound semiconductor layers, an upper electrode and a lower electrode. The second semiconductor layer located under the contact layer and in contact with the contact layer has a top surface that is narrower than a bottom surface of the contact layer. The upper electrode is in direct contact with the surface of the contact layer in the ridge, and at least one of the side surfaces and the bottom of the contact layer, and the other surface of the ridge is covered with an insulating film.

【0017】上記の構成により、コンタクト層の表面だ
けでなく、その両側面あるいは底面も含めて上側電極と
接触するため、接触面積が増大してコンタクト抵抗が低
減がされる。しかも、一般的に高Al組成となる第二半
導体層(クラッド層)には電極が直接接触しないため、
電極剥がれ等の問題は発生しない。また、コンタクト層
は電極剥がれを抑制するため、GaAsのようにAl組
成の低い半導体層(Al組成<20%)が望ましい。
With the above structure, not only the surface of the contact layer but also both side surfaces or the bottom surface of the contact layer contacts the upper electrode, so that the contact area is increased and the contact resistance is reduced. Moreover, since the electrode does not directly contact the second semiconductor layer (clad layer) which is generally a high Al composition,
Problems such as electrode peeling do not occur. Further, the contact layer is preferably a semiconductor layer having a low Al composition (Al composition <20%) such as GaAs in order to suppress electrode peeling.

【0018】更に、上記構成のように、コンタクト層が
庇になるようにコンタクト層の下層の幅を狭くすること
により、コンタクト層の表面積が増加し、上側電極との
接触面積が更に増加して、コンタクト抵抗の更なる低減
が実現できる。
Further, as in the above structure, by narrowing the width of the lower layer of the contact layer so that the contact layer becomes the eaves, the surface area of the contact layer is increased and the contact area with the upper electrode is further increased. Further, the contact resistance can be further reduced.

【0019】しかし庇が大きすぎると、拡散プロセス途
中で庇部の破損が発生するため、前記コンタクト層の膜
厚をd、前記コンタクト層のストライプ方向と垂直な方
向の底面幅をA、前記第二半導体層のストライプ方向と
垂直な方向の上面幅をBとしたとき、0.1<d<1.
0μm、(A−B)/B<2、0.5μm<A<10μ
mであることが望ましい。
However, if the eaves are too large, the eaves will be damaged during the diffusion process. Therefore, the thickness of the contact layer is d, the bottom width of the contact layer in the direction perpendicular to the stripe direction is A, and the bottom width is A. Assuming that the upper surface width of the two semiconductor layers in the direction perpendicular to the stripe direction is B, 0.1 <d <1.
0 μm, (A−B) / B <2, 0.5 μm <A <10 μ
It is desirable that it is m.

【0020】上記の構成に代えて、リッジ部の最上層が
高濃度ドーピングされた化合物半導体層からなるコンタ
クト層であり、前記リッジ部の前記コンタクト層の表面
と両側面に、前記上側電極が直接接しており、それ以外
の前記リッジ部表面は絶縁膜で覆われている構成として
もよい。
Instead of the above structure, the uppermost layer of the ridge portion is a contact layer made of a highly-doped compound semiconductor layer, and the upper electrode is directly attached to the surface and both side surfaces of the contact layer of the ridge portion. It may be in contact with each other, and the other surface of the ridge portion may be covered with an insulating film.

【0021】本発明の半導体レーザの製造方法は、n型
半導体基板上に、活性層をこの活性層より禁制帯幅が大
きいクラッド層で挟み込みんだダブルへテロ構造、高濃
度ドーピングしたp型コンタクト層、およびn型または
アンドープ半導体層をこの順番に積層する工程と、前記
n型またはアンドープ半導体層の一部または全部を除去
する工程と、前記p型コンタクト層および前記クラッド
層の一部を前記p型コンタクト層が庇になるように選択
的に除去する工程と、ウエーハ表面を絶縁膜で被覆する
工程と、レジストを前記p型コンタクト層表面に開口部
を有するよう形成する工程と、前記レジストをマスクと
して前記絶縁膜を選択的に除去する工程と、ウエーハ表
面を金属電極で被覆し電極を形成する工程とを有する。
According to the method of manufacturing a semiconductor laser of the present invention, a double hetero structure in which an active layer is sandwiched by a clad layer having a band gap larger than that of the active layer on an n-type semiconductor substrate, and a highly-doped p-type contact is formed. A layer and an n-type or undoped semiconductor layer in this order, a step of removing a part or all of the n-type or undoped semiconductor layer, and a step of removing a part of the p-type contact layer and the clad layer from each other. a step of selectively removing the p-type contact layer so as to form an eaves; a step of coating the surface of the wafer with an insulating film; a step of forming a resist so that the surface of the p-type contact layer has an opening; And a step of selectively removing the insulating film with the mask as a mask, and a step of forming an electrode by coating the surface of the wafer with a metal electrode.

【0022】コンタクト層(高濃度層)の庇は、この方
法のようにリッジ部をエッチングにより形成することで
容易に実現できるものであり、選択成長方法では実現が
難しい。
The eaves of the contact layer (high concentration layer) can be easily realized by forming the ridge portion by etching as in this method, and it is difficult to realize by the selective growth method.

【0023】また素子抵抗の低減方法として、p型半導
体層でのZnドーパントの活性化が有効となる。この現
象は特にAlGaInP系の赤色半導体レーザ等で使用
されるP系半導体層で顕著である。Znドーパントの活
性化には、p型半導体層の形成後に熱処理を行うか、上
記本発明の方法のように、高濃度ドープp型コンタクト
層成長後に、n型またはアンドープの半導体層を特定膜
厚(約0.3μm以上)形成することが有効である。
As a method of reducing the element resistance, activation of Zn dopant in the p-type semiconductor layer is effective. This phenomenon is particularly remarkable in the P-based semiconductor layer used in the AlGaInP-based red semiconductor laser or the like. To activate the Zn dopant, heat treatment is performed after the formation of the p-type semiconductor layer, or as in the method of the present invention, after the heavily-doped p-type contact layer is grown, an n-type or undoped semiconductor layer is formed to have a specific thickness. It is effective to form (about 0.3 μm or more).

【0024】図10に、AlGaInP系の赤色半導体
レーザにおける、n型またはアンドープの半導体層膜厚
dと、Znドーパントの活性化率の関係を示す。図10
(b)に示す層構造において、n型(またはアンドー
プ)半導体層の膜厚をdとすると、図10(a)に示す
ように、d>3000Å(0.3μm)で、p型クラッ
ド層のZnドーパントの活性化率は十分に高くなること
が判る。
FIG. 10 shows the relationship between the n-type or undoped semiconductor layer film thickness d and the activation rate of the Zn dopant in the AlGaInP-based red semiconductor laser. Figure 10
In the layer structure shown in (b), when the film thickness of the n-type (or undoped) semiconductor layer is d, as shown in FIG. 10 (a), d> 3000Å (0.3 μm) and the p-type clad layer It can be seen that the activation rate of the Zn dopant becomes sufficiently high.

【0025】埋め込み成長を行う半導体レーザにおいて
は、埋め込み成長時にZnの活性化が行えるが、本発明
の低コストレーザでは埋め込み成長を行わないため、Z
nの活性化に前述の手法が有効となる。半導体レーザで
は一般的に基板はn型を採用するため、コンタクト層が
p型層となり、上記内容が適用可能となる。即ち、結晶
成長時にコンタクト層上にn型またはアンドープの半導
体層を予め形成し、選択的に除去することで、コンタク
ト抵抗ならびに素子抵抗の低減が実現できる。
In a semiconductor laser that performs buried growth, Zn can be activated during the buried growth, but since the low-cost laser of the present invention does not perform buried growth, Z
The above-mentioned method is effective for activating n. In a semiconductor laser, an n-type substrate is generally used, so that the contact layer is a p-type layer, and the above contents can be applied. That is, the contact resistance and the element resistance can be reduced by preliminarily forming an n-type or undoped semiconductor layer on the contact layer during crystal growth and selectively removing it.

【0026】一方で、選択成長によりリッジ部を形成す
る手法を採用しても、次の点で課題が多い。(1)コン
タクト層はその下層に続いて結晶成長されるため、図9
(a)に示すようにコンタクト層は庇の無い形状とな
り、電極との接触面はコンタクト層の上面と側面のみに
制約される。(2)コンタクト層の下層のAl組成が高
い(Al組成>0.5)クラッド層にも電極が接触する
ため、電極剥がれの恐れがある。(3)コンタクト層上
に更に半導体層を形成する場合は、その選択的な除去は
非常に困難となるため、本発明のようにZnドーパント
の活性化を行うのは難しい。
On the other hand, even if the method of forming the ridge portion by selective growth is adopted, there are many problems in the following points. (1) Since the contact layer is crystal-grown following the lower layer,
As shown in (a), the contact layer has a shape without eaves, and the contact surface with the electrode is limited only to the upper surface and the side surface of the contact layer. (2) Since the electrode also contacts the clad layer having a high Al composition in the lower layer of the contact layer (Al composition> 0.5), the electrode may be peeled off. (3) When a semiconductor layer is further formed on the contact layer, it is very difficult to selectively remove it, and thus it is difficult to activate the Zn dopant as in the present invention.

【0027】コンタクト層(高濃度層)のドーピング濃
度は、5×1018cm-3以上5×1019cm-3以下が望
ましい。ドーピング濃度は高いほど望ましいが、高濃度
ドーピングには結晶成長温度の低下が必要となり、結晶
成長温度低下により結晶性が低下するため、前記上限値
以下とする。
The doping concentration of the contact layer (high concentration layer) is preferably 5 × 10 18 cm -3 or more and 5 × 10 19 cm -3 or less. The higher the doping concentration is, the more preferable it is. However, the high concentration doping requires lowering the crystal growth temperature, and the crystallinity is lowered by the lowering of the crystal growth temperature.

【0028】また、コンタクト層の膜厚は厚いほど、コ
ンタクト層の表面積が大きくなり、接触面積が拡大でき
るため望ましい。しかしながら、厚すぎるとリッジ部の
高さが高くなり、リッジ部側を接合面とした組み立て時
に、リッジ部が応力を受けやすくなり、素子特性の劣化
に繋がる恐れがある。また、薄いと高濃度層の表面積が
減少するほかに、コンタクト層の庇が大きい場合に、プ
ロセス途中で庇が割れて、コンタクト層面積が減少する
恐れもある。これは、素子のストライプ幅の設定に大き
く影響される。以上の理由を考慮して、コンタクト層の
膜厚は0.3〜1.0μmが望ましい。
The thicker the contact layer, the larger the surface area of the contact layer and the larger the contact area, which is desirable. However, if the thickness is too large, the height of the ridge portion becomes high, and the ridge portion is likely to receive stress during assembly with the ridge portion side as a bonding surface, which may lead to deterioration of element characteristics. Further, when the contact layer is thin, the surface area of the high-concentration layer decreases, and when the eaves of the contact layer are large, the eaves may break during the process, and the contact layer area may decrease. This is greatly affected by the stripe width setting of the device. Considering the above reasons, the thickness of the contact layer is preferably 0.3 to 1.0 μm.

【0029】[0029]

【発明の実施の形態】以下、本発明の実施の形態につい
て図1を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIG.

【0030】(実施の形態1)図1は、実施の形態1に
おける半導体レーザ素子の構造およびその製造方法を示
す。実施の形態1は、AlGaAs系材料を用いたリッ
ジ型の半導体レーザ素子に本発明を適用した例である。
(First Embodiment) FIG. 1 shows a structure of a semiconductor laser device and a manufacturing method thereof according to the first embodiment. The first embodiment is an example in which the present invention is applied to a ridge type semiconductor laser device using an AlGaAs material.

【0031】まず図1(a)に示すように、n−GaA
s基板101を結晶成長装置(図示せず)内に設置し、
第一回目の結晶成長によりn−GaAs基板101上
に、n−AlGaAsクラッド層102(n−Al0.5
Ga0.5As、キャリア濃度1E18cm-3、厚さ1.
0μm)、ノンドープ量子井戸活性層103、p−Al
GaAs第一クラッド層104(p−Al0.5Ga0.5
s、キャリア濃度1E18cm-3、厚さ0.2μm)、
p−AlGaAsエッチングストップ層105(p−A
0.20Ga0.80As、キャリア濃度1E18cm-3、厚
さ100Å)、p−AlGaAs第二クラッド層106
(p−Al0.5Ga0.5As、キャリア濃度1E18cm
-3、厚さ1μm)、p−GaAsコンタクト層107
(p−GaAs、キャリア濃度2E19cm-3、厚さ
0.4μm)、n−AlGaAs電流ブロック層108
(n−Al0.5Ga0.5As、キャリア濃度1E18cm
-3、厚さ0.1μm)及びn−GaAs保護層109
(キャリア濃度1E18cm-3、厚さ0.4μm)を順
次堆積成長させる。
First, as shown in FIG. 1A, n-GaA
The s substrate 101 is installed in a crystal growth apparatus (not shown),
On n-GaAs substrate 101 by the first round of crystal growth, n-AlGaAs cladding layer 102 (n-Al 0.5
Ga 0.5 As, carrier concentration 1E18 cm -3 , thickness 1.
0 μm), non-doped quantum well active layer 103, p-Al
GaAs first cladding layer 104 (p-Al 0.5 Ga 0.5 A
s, carrier concentration 1E18 cm -3 , thickness 0.2 μm),
p-AlGaAs etching stop layer 105 (p-A
l 0.20 Ga 0.80 As, carrier concentration 1E18 cm −3 , thickness 100 Å), p-AlGaAs second cladding layer 106
(P-Al 0.5 Ga 0.5 As, carrier concentration 1E18 cm
-3 , thickness 1 μm), p-GaAs contact layer 107
(P-GaAs, carrier concentration 2E19 cm −3 , thickness 0.4 μm), n-AlGaAs current blocking layer 108
(N-Al 0.5 Ga 0.5 As, carrier concentration 1E18 cm
-3 , thickness 0.1 μm) and n-GaAs protective layer 109
(Carrier concentration 1E18 cm −3 , thickness 0.4 μm) are sequentially deposited and grown.

【0032】活性層103は、Al0.07Ga0.93As井
戸層(厚さ65Å)、Al0.3Ga0 .7As障壁層(厚さ
50Å)及び同組成のガイド層(厚さ550Å)から成
る三重量子井戸構造である。
The active layer 103, Al 0.07 Ga 0.93 As well layer (thickness 65Å), Al 0.3 Ga 0 .7 As barrier layers (thickness 50 Å) and triple quantum consisting guide layer of the same composition (thickness 550 Å) It is a well structure.

【0033】次に、上記の半導体層が形成されたn−G
aAs基板101を成長装置から取り出し、公知の選択
エッチング技術を用いて、図1(b)に示すように、p
−GaAsコンタクト層107に到達するようにn−A
lGaAs電流ブロック層108及びn−GaAs保護
層109をエッチングする。なお図1(b)には、n−
AlGaAs電流ブロック層108及びn−GaAs保
護層109が全部除去された例を示した。
Next, n-G having the above-mentioned semiconductor layer is formed.
The aAs substrate 101 is taken out from the growth apparatus, and a known selective etching technique is used, as shown in FIG.
N-A so as to reach the -GaAs contact layer 107
The 1GaAs current blocking layer 108 and the n-GaAs protective layer 109 are etched. In addition, in FIG.
An example is shown in which the AlGaAs current blocking layer 108 and the n-GaAs protective layer 109 are all removed.

【0034】次に公知のフォトリソグラフ技術を用いて
図1(b)に示すように、p−GaAsコンタクト層1
07上に、ストライプ状のSiO2マスク110を形成
する。このSiO2マスク110をエッチングマスクと
して、公知の選択エッチング技術を用いて、図1(c)
に示すように、p−AlGaAsエッチングストップ層
105に到達するまで、p−GaAsコンタクト層10
7及びp−AlGaAs第二クラッド層106をリッジ
状に加工する。
Next, as shown in FIG. 1B, a p-GaAs contact layer 1 is formed by using a known photolithography technique.
A stripe-shaped SiO 2 mask 110 is formed on 07. Using this SiO 2 mask 110 as an etching mask, a known selective etching technique is used, and the structure shown in FIG.
As shown in FIG. 2, the p-GaAs contact layer 10 is reached until the p-AlGaAs etching stop layer 105 is reached.
7 and the p-AlGaAs second cladding layer 106 are processed into a ridge shape.

【0035】本実施の形態では、AlGaAs層の選択
エッチング液としてフッ化水素酸、GaAs層の選択エ
ッチング液としてアンモニア水に過酸化水素水を加えた
溶液を用いた。また、リッジ底部の幅(ストライプ幅)
は1〜4μmとした。
In this embodiment, hydrofluoric acid is used as the selective etching solution for the AlGaAs layer, and a solution obtained by adding hydrogen peroxide solution to ammonia water is used as the selective etching solution for the GaAs layer. The width of the bottom of the ridge (stripe width)
Was 1 to 4 μm.

【0036】その後、図1(d)に示すように、ウエー
ハ表面にSiO2絶縁膜111を形成し、公知の高精度
フォトリソグラフ技術であるステッパー露光法を用い
て、レジストマスク114の開口部をp型コンタクト層
107上に形成する。次に、図1(e)に示すように、
p−GaAsコンタクト層107上のSiO2絶縁膜1
11(厚さ0.1〜0.3μm)をフッ化水素酸による
ウエットエッチングにより除去する。最後に図1(f)
に示すように、p−GaAsコンタクト層107側の上
面にp側オーミック電極113を、n−GaAs基板1
01の下面にn側オーミック電極112を形成し、へき
開法により共振器長を200μmに調整して、出射側端
面には反射率30%、反対側端面には反射率50%のコ
ーティング膜を各々形成する(図示せず)。
Thereafter, as shown in FIG. 1D, a SiO 2 insulating film 111 is formed on the surface of the wafer, and the opening portion of the resist mask 114 is formed by using a stepper exposure method which is a known high precision photolithography technique. It is formed on the p-type contact layer 107. Next, as shown in FIG.
SiO 2 insulating film 1 on the p-GaAs contact layer 107
11 (thickness 0.1 to 0.3 μm) is removed by wet etching with hydrofluoric acid. Finally, Fig. 1 (f)
, The p-side ohmic electrode 113 is formed on the upper surface of the p-GaAs contact layer 107 side, and the n-GaAs substrate 1 is formed.
The n-side ohmic electrode 112 is formed on the lower surface of 01, the cavity length is adjusted to 200 μm by the cleavage method, and a coating film having a reflectance of 30% is provided on the emission side end face and a reflectance of 50% is provided on the opposite side end face. Formed (not shown).

【0037】以上のようにして作製されたリッジ型の半
導体レーザ素子における、リッジ部の拡大断面を図2
(b)、(c)に示す。図2(b)、(c)は、図2
(a)に円で示すリッジ部Aの領域を拡大して示した図
である。
An enlarged cross section of the ridge portion in the ridge type semiconductor laser device manufactured as described above is shown in FIG.
Shown in (b) and (c). 2 (b) and 2 (c) are shown in FIG.
It is the figure which expanded and showed the area | region of the ridge part A shown with a circle in (a).

【0038】本実施の形態における素子の場合、リッジ
部を形成する際に、フッ化水素酸系の異方性エッチング
液を用いて、(100)面を主面とするGaAs基板上
に形成したAlGaAs層を<011>方向にストライ
プ状にエッチングすることにより、図2(c)に示す順
メサ構造が得られる。また、ストライプ方向を90°回
転することにより、図2(b)に示す逆メサ構造が得ら
れる。フッ化水素酸系のエッチング液は、(111)結
晶面のエッチング速度が(100)面のそれと比較して
十分小さいため、リッジ部の側面は(111)結晶面で
形成される。
In the case of the element of the present embodiment, when forming the ridge portion, a hydrofluoric acid-based anisotropic etching solution was used to form the ridge portion on the GaAs substrate having the (100) plane as the main surface. By etching the AlGaAs layer in a stripe shape in the <011> direction, the forward mesa structure shown in FIG. 2C is obtained. By rotating the stripe direction by 90 °, the inverted mesa structure shown in FIG. 2B is obtained. Since the etching rate of the hydrofluoric acid-based etching solution is sufficiently smaller than that of the (100) plane, the side surface of the ridge portion is formed of the (111) crystal plane.

【0039】図9(b)に示した従来例、すなわち、高
濃度層表面のみを開口し、p型コンタクト層7のドーピ
ング濃度を5E18cm-3としたリッジ型半導体レーザ
の場合、p側オーミック電極13をボンディング面とし
てSiCサブマウントに組み立てたときの素子抵抗は、
約30Ωであった。これに対して、図2に示す本実施の
形態におけるリッジ型半導体レーザの場合、高濃度層の
表面に加え、側面のSiO2絶縁膜111も除去して電
極との接触面積を拡大し、p型コンタクト層107のド
ーピング濃度を2E19cm-3としている。その結果、
図2(c)に示す順メサ構造のリッジ型半導体レーザ素
子を、上記と同様に組み立てたときの素子抵抗は、約8
Ωであった。尚、この場合の素子の高濃度層上面の幅
は、約1μmであった。
In the case of the conventional example shown in FIG. 9B, that is, in the case of a ridge type semiconductor laser in which only the surface of the high concentration layer is opened and the doping concentration of the p type contact layer 7 is 5E18 cm −3 , the p side ohmic electrode is formed. Device resistance when assembled on a SiC submount with 13 as the bonding surface is
It was about 30Ω. On the other hand, in the case of the ridge type semiconductor laser according to the present embodiment shown in FIG. 2, in addition to the surface of the high concentration layer, the SiO 2 insulating film 111 on the side surface is also removed to increase the contact area with the electrode. The doping concentration of the mold contact layer 107 is set to 2E19 cm -3 . as a result,
When the ridge-type semiconductor laser device having the forward mesa structure shown in FIG. 2C is assembled in the same manner as above, the device resistance is about 8
It was Ω. The width of the upper surface of the high concentration layer of the device in this case was about 1 μm.

【0040】また、素子抵抗値を下げる方法として、図
2(b)に示すように、リッジ部Aを逆メサ形状とする
ことが挙げられる。幾何学的な計算から、リッジA上部
の面積は、順メサ構造に対して逆メサ構造で約2〜3倍
(リッジ高さ=1.0μm、ストライプ幅=3〜5μm
の場合)となり、逆メサ構造により電極との接触面積が
増すため、コンタクト抵抗が低減され、その結果、素子
のシリーズ抵抗値を低減できる。
As a method of lowering the element resistance value, as shown in FIG. 2B, the ridge portion A may be formed into an inverted mesa shape. From the geometrical calculation, the area of the upper portion of the ridge A is about 2 to 3 times that of the forward mesa structure in the reverse mesa structure (ridge height = 1.0 μm, stripe width = 3 to 5 μm).
In this case), the contact area with the electrode is increased by the inverted mesa structure, so that the contact resistance is reduced, and as a result, the series resistance value of the element can be reduced.

【0041】本実施の形態1では、CD等の読み出しに
用いられる低出力の半導体レーザ素子に本発明を適用す
る場合について説明したが、本発明は、AlGaInP
系の赤色半導体レーザ、記録再生に用いられる高出力半
導体レーザ素子、および自励発振型半導体レーザにも同
様に適用できる。
In the first embodiment, the case where the present invention is applied to a low-power semiconductor laser device used for reading a CD or the like has been described. However, the present invention is directed to AlGaInP.
The same can be applied to a red semiconductor laser of a system, a high-power semiconductor laser element used for recording and reproduction, and a self-excited oscillation type semiconductor laser.

【0042】また、図6に示す従来構造では、p型コン
タクト層7が結晶成長の最終層であり、Znドーパント
が原子状水素により不活性化される現象(赤崎勇編著、
III―V族化合物半導体、培風館、pp.312-313参照)が
発生し、素子抵抗が高くなる課題もあった。これに対し
て図1に示す本実施の形態の構造では、n型半導体層を
p型コンタクト層107上に成長させるため、水素によ
る不活性化が抑制できる利点もある。Znの活性化はA
lGaAs系の半導体レーザでは顕著ではないが、特に
AlGaInP系の赤色半導体レーザの場合に顕著であ
る。
In the conventional structure shown in FIG. 6, the p-type contact layer 7 is the final layer of crystal growth, and the Zn dopant is inactivated by atomic hydrogen (edited by Isamu Akasaki,
III-V group compound semiconductor, Baifukan, pp.312-313) occurred, and there was also a problem that the element resistance became high. On the other hand, in the structure of the present embodiment shown in FIG. 1, since the n-type semiconductor layer is grown on the p-type contact layer 107, there is also an advantage that inactivation due to hydrogen can be suppressed. Zn activation is A
Although it is not remarkable in the 1GaAs-based semiconductor laser, it is particularly remarkable in the case of the AlGaInP-based red semiconductor laser.

【0043】(実施の形態2)実施の形態2における半
導体レーザ素子の構造を図3に示す。図3(b)は、図
3(a)に円で示すリッジ部Bの領域を拡大して示した
図である。実施の形態2においては、リッジ部のエッチ
ングを、フッ化水素酸およびアンモニア水に過酸化水素
水を加えた溶液ではなく、酒石酸に過酸化水素水を加え
た溶液(混合比は酒石酸:過酸化水素水=5:1(体積
比))により形成する。それ以外は、実施の形態1と同
様の構成である。エッチングストップ層105は、高A
l組成のAlGaAs層(Al組成>0.7)か、P系
半導体層とする事が望ましい。
(Second Embodiment) FIG. 3 shows the structure of a semiconductor laser device according to the second embodiment. FIG. 3B is an enlarged view of a region of the ridge portion B indicated by a circle in FIG. In the second embodiment, the etching of the ridge portion is performed by using a solution obtained by adding hydrogen peroxide solution to tartaric acid instead of a solution obtained by adding hydrogen peroxide solution to hydrofluoric acid and ammonia water (mixing ratio is tartaric acid: peroxide). Hydrogen water = 5: 1 (volume ratio)). Other than that, the configuration is the same as that of the first embodiment. The etching stop layer 105 has a high A
It is preferable to use an AlGaAs layer having an l composition (Al composition> 0.7) or a P-based semiconductor layer.

【0044】上記のエッチングにより、図3(b)に示
すように、リッジ部において高濃度コンタクト層の庇は
無くなり、選択成長で形成した場合のリッジ形状と同様
となる。前記の酒石酸に過酸化水素水を加えた溶液は、
GaAs層とAlGaAs層(Al組成<0.6)の選
択性が無く、双方をエッチングするためである。
By the above etching, as shown in FIG. 3B, the eaves of the high-concentration contact layer are eliminated in the ridge portion, and the ridge shape is similar to that in the case of selective growth. The solution obtained by adding hydrogen peroxide solution to the tartaric acid is
This is because there is no selectivity between the GaAs layer and the AlGaAs layer (Al composition <0.6), and both are etched.

【0045】本実施の形態2においても、ステッパーに
よる高精度マスク合わせ(パターン合わせ精度0.1μ
m以下)と選択エッチングにより、図3に示すような実
施形態1と同様のSiO2絶縁膜111の形状が得られ
る。これによりAl組成の高いp型第二クラッド層10
6表面に電極を接触させず、高濃度ドープしたp型コン
タクト層107の表面と側面に電極を接触させる構成と
することで、電極剥がれが無く、コンタクト抵抗を低減
させる効果が得られる。
Also in the second embodiment, high precision mask alignment (pattern alignment precision of 0.1 μm) by the stepper is performed.
m or less) and selective etching, the same shape of the SiO 2 insulating film 111 as that of the first embodiment as shown in FIG. 3 is obtained. Thereby, the p-type second clad layer 10 having a high Al composition
6 The electrode is not brought into contact with the surface, and the electrode is brought into contact with the surface and the side surface of the highly-doped p-type contact layer 107, whereby there is no electrode peeling and the effect of reducing the contact resistance can be obtained.

【0046】[0046]

【発明の効果】本発明のリッジ型半導体レーザは、結晶
成長1回で安価に作製でき、コンタクト抵抗が低減さ
れ、その結果素子抵抗が低減される。
The ridge type semiconductor laser of the present invention can be manufactured at a low cost by performing the crystal growth once, and the contact resistance is reduced, and as a result, the element resistance is reduced.

【0047】また、本発明の製造方法によれば、結晶成
長1回でp型不純物であるZnが十分に活性化でき、埋
め込み成長を行わないにもかかわらず素子抵抗の低減が
容易に実現できる。尚、本発明の製造方法によるZnの
活性化は、赤色半導体レーザに代表されるP系半導体材
料でより顕著である。
Further, according to the manufacturing method of the present invention, the p-type impurity Zn can be sufficiently activated by one crystal growth, and the element resistance can be easily reduced even though the buried growth is not performed. . The activation of Zn by the manufacturing method of the present invention is more remarkable in the P-based semiconductor material represented by the red semiconductor laser.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施の形態1におけるリッジ型半導
体レーザの構造およびその製造方法を示す断面図
FIG. 1 is a sectional view showing a structure of a ridge type semiconductor laser and a manufacturing method thereof according to a first embodiment of the present invention.

【図2】 図1の半導体レーザにおけるリッジ部を拡大
して示した断面図
2 is an enlarged sectional view showing a ridge portion in the semiconductor laser of FIG.

【図3】 本発明の実施の形態2におけるリッジ型半導
体レーザの断面図
FIG. 3 is a sectional view of a ridge type semiconductor laser according to a second embodiment of the present invention.

【図4】 従来例のリッジ型半導体レーザの構造および
その製造方法を示す断面図
FIG. 4 is a sectional view showing a structure of a conventional ridge type semiconductor laser and a manufacturing method thereof.

【図5】 従来例の溝型半導体レーザの構造およびその
製造方法を示す断面図
FIG. 5 is a cross-sectional view showing a structure of a conventional groove type semiconductor laser and a manufacturing method thereof.

【図6】 他の従来例のリッジ型半導体レーザの構造お
よびその製造方法を示す断面図
FIG. 6 is a cross-sectional view showing the structure of another conventional ridge type semiconductor laser and a manufacturing method thereof.

【図7】 更に他の従来例のリッジ型半導体レーザの構
造およびその製造方法を示す断面図
FIG. 7 is a sectional view showing the structure of still another conventional ridge type semiconductor laser and a method for manufacturing the same.

【図8】 更に他の従来例のリッジ型半導体レーザの構
造およびその製造方法を示す断面図
FIG. 8 is a sectional view showing the structure of still another conventional ridge type semiconductor laser and a method for manufacturing the same.

【図9】 従来例のリッジ型半導体レーザにおけるリッ
ジ部を拡大して示した断面図
FIG. 9 is an enlarged sectional view showing a ridge portion in a conventional ridge type semiconductor laser.

【図10】 (a)は、AlGaInP系の赤色半導体
レーザにおける、n型またはアンドープの半導体層膜厚
dと、Znドーパントの活性化率の関係を示すグラフ、
(b)は、(a)のグラフを求めるために用いられた半
導体レーザの層構造を示す断面図
FIG. 10A is a graph showing the relationship between the n-type or undoped semiconductor layer film thickness d and the activation rate of Zn dopant in an AlGaInP-based red semiconductor laser;
(B) is a sectional view showing the layer structure of the semiconductor laser used for obtaining the graph of (a)

【符号の説明】[Explanation of symbols]

1 n型半導体基板 2 n型クラッド層 3 活性層 4 p型第一クラッド層 5 p型エッチングストップ層 6 p型第二クラッド層 7 p型コンタクト層 8 n型電流ブロック層 9 n型保護層 10 SiO2マスク 11 絶縁膜(誘電体膜) 12 n側オーミックコンタクト電極 13 p側オーミックコンタクト電極 101 n−GaAs基板 102 n−AlGaAsクラッド層 103 活性層 104 p−AlGaAs第一クラッド層 105 p−AlGaAsエッチングストップ層 106 p−AlGaAs第二クラッド層 107 p−GaAsコンタクト層 110 SiO2マスク 111 SiO2絶縁膜 112 n側オーミック電極 113 p側オーミック電極 114 レジストマスク1 n-type semiconductor substrate 2 n-type clad layer 3 active layer 4 p-type first clad layer 5 p-type etching stop layer 6 p-type second clad layer 7 p-type contact layer 8 n-type current block layer 9 n-type protective layer 10 SiO 2 mask 11 insulating film (dielectric film) 12 n-side ohmic contact electrode 13 p-side ohmic contact electrode 101 n-GaAs substrate 102 n-AlGaAs clad layer 103 active layer 104 p-AlGaAs first clad layer 105 p-AlGaAs etching Stop layer 106 p-AlGaAs second cladding layer 107 p-GaAs contact layer 110 SiO 2 mask 111 SiO 2 insulating film 112 n-side ohmic electrode 113 p-side ohmic electrode 114 resist mask

フロントページの続き (72)発明者 河田 敏也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 浅香 浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 高森 晃 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F073 AA13 AA53 AA74 AA83 BA02 BA06 CA05 CB02 DA22 DA33 FA15 Continued front page    (72) Inventor Toshiya Kawada             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. (72) Inventor Hiroshi Asaka             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. (72) Inventor Akira Takamori             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F-term (reference) 5F073 AA13 AA53 AA74 AA83 BA02                       BA06 CA05 CB02 DA22 DA33                       FA15

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 複数の化合物半導体層の積層体と、上側
電極と、下側電極とを備えた屈折率導波型リッジ構造の
半導体レーザにおいて、リッジ部の最上層が高濃度ドー
ピングされた化合物半導体層からなるコンタクト層であ
り、前記コンタクト層の下部に位置して前記コンタクト
層と接する第二半導体層は、その上面の幅が前記コンタ
クト層の底面の幅より狭く、前記リッジ部における前記
コンタクト層の表面と、その両側面および底面の少なく
ともいずれかに、前記上側電極が直接接しており、それ
以外の前記リッジ部表面は絶縁膜で覆われていることを
特徴とする半導体レーザ。
1. In a semiconductor laser having a refractive index guided ridge structure including a stack of a plurality of compound semiconductor layers, an upper electrode and a lower electrode, a compound in which an uppermost layer of a ridge portion is heavily doped. The second semiconductor layer, which is a contact layer made of a semiconductor layer and is in contact with the contact layer below the contact layer, has an upper surface whose width is narrower than that of the bottom surface of the contact layer, and the contact in the ridge portion. The semiconductor laser, wherein the upper electrode is in direct contact with the surface of the layer and at least one of both side surfaces and the bottom surface of the layer, and the other surface of the ridge portion is covered with an insulating film.
【請求項2】 複数の化合物半導体層の積層体と、上側
電極と、下側電極とを備えた屈折率導波型リッジ構造の
半導体レーザにおいて、リッジ部の最上層が高濃度ドー
ピングされた化合物半導体層からなるコンタクト層であ
り、前記リッジ部の前記コンタクト層の表面と両側面
に、前記上側電極が直接接しており、それ以外の前記リ
ッジ部表面は絶縁膜で覆われていることを特徴とする半
導体レーザ。
2. A semiconductor laser having a refractive index guided ridge structure, comprising a stacked body of a plurality of compound semiconductor layers, an upper electrode and a lower electrode, wherein the uppermost layer of the ridge portion is highly doped. A contact layer formed of a semiconductor layer, wherein the upper electrode is in direct contact with the surface of the contact layer of the ridge portion and both side surfaces thereof, and the other surface of the ridge portion is covered with an insulating film. And a semiconductor laser.
【請求項3】 前記コンタクト層の膜厚をd、前記コン
タクト層のストライプ方向と垂直な方向の底面幅をA、
前記第二半導体層のストライプ方向と垂直な方向の上面
幅をBとしたとき、0.1<d<1.0μm、(A−
B)/B<2、0.5μm<A<10μmであることを
特徴とする請求項1記載の半導体レーザ。
3. The thickness of the contact layer is d, the bottom width of the contact layer in the direction perpendicular to the stripe direction is A,
When the upper surface width of the second semiconductor layer in the direction perpendicular to the stripe direction is B, 0.1 <d <1.0 μm, (A−
2. The semiconductor laser according to claim 1, wherein B) / B <2 and 0.5 μm <A <10 μm.
【請求項4】 前記コンタクト層のドーピング濃度が、
5×1018cm-3以上5×1019cm-3以下であること
を特徴とする請求項1〜3のいずれか1項に記載の半導
体レーザ。
4. The doping concentration of the contact layer is
4. The semiconductor laser according to claim 1, wherein the semiconductor laser has a size of 5 × 10 18 cm −3 or more and 5 × 10 19 cm −3 or less.
【請求項5】 前記絶縁層が、SiO2、SiNx、S
iON、Al23、ZnO、SiC、非晶質Siのいず
れかの単層またはこれらの複数の層で形成されたことを
特徴とする請求項1〜4のいずれか1項に記載の半導体
レーザ。
5. The insulating layer comprises SiO 2 , SiNx, S
5. The semiconductor according to claim 1, wherein the semiconductor is formed of a single layer of any one of iON, Al 2 O 3 , ZnO, SiC, and amorphous Si, or a plurality of layers thereof. laser.
【請求項6】 請求項2に記載の半導体レーザを製造す
る方法であって、n型半導体基板上に、活性層をこの活
性層より禁制帯幅が大きいクラッド層で挟み込みんだダ
ブルへテロ構造、高濃度ドーピングしたp型コンタクト
層、およびn型またはアンドープ半導体層をこの順番に
積層する工程と、前記n型またはアンドープ半導体層の
一部または全部を除去する工程と、前記p型コンタクト
層および前記クラッド層の一部を前記p型コンタクト層
が庇になるように選択的に除去する工程と、ウエーハ表
面を絶縁膜で被覆する工程と、レジストを前記p型コン
タクト層表面に開口部を有するよう形成する工程と、前
記レジストをマスクとして前記絶縁膜を選択的に除去す
る工程と、ウエーハ表面を金属電極で被覆し電極を形成
する工程とを有することを特徴とする半導体レーザの製
造方法。
6. The method of manufacturing a semiconductor laser according to claim 2, wherein a double hetero structure in which an active layer is sandwiched by a clad layer having a band gap larger than that of the active layer on an n-type semiconductor substrate. A step of stacking a heavily doped p-type contact layer and an n-type or undoped semiconductor layer in this order, a step of removing a part or all of the n-type or undoped semiconductor layer, A step of selectively removing a part of the clad layer so that the p-type contact layer becomes an eaves step, a step of coating a wafer surface with an insulating film, and a resist having an opening on the p-type contact layer surface. Forming step, a step of selectively removing the insulating film using the resist as a mask, and a step of forming an electrode by coating the wafer surface with a metal electrode. A method for manufacturing a semiconductor laser, comprising:
【請求項7】 前記コンタクト層の膜厚をd、前記コン
タクト層のストライプ方向と垂直な方向の底面幅をA、
前記コンタクト層の下層のストライプ方向と垂直な方向
の上面幅をBとしたとき、0.1<d<1.0μm、
(A−B)/B<2、0.5μm<A<10μmである
ことを特徴とする請求項6記載の半導体レーザの製造方
法。
7. The film thickness of the contact layer is d, and the bottom width of the contact layer in the direction perpendicular to the stripe direction is A.
When the upper surface width of the lower layer of the contact layer in the direction perpendicular to the stripe direction is B, 0.1 <d <1.0 μm,
7. The method of manufacturing a semiconductor laser according to claim 6, wherein (AB) / B <2 and 0.5 [mu] m <A <10 [mu] m.
【請求項8】 前記コンタクト層のドーピング濃度が、
5×1018cm-3以上5×1019cm-3以下であること
を特徴とする請求項6または7に記載の半導体レーザの
製造方法。
8. The doping concentration of the contact layer is
8. The method for manufacturing a semiconductor laser according to claim 6, wherein it is 5 × 10 18 cm −3 or more and 5 × 10 19 cm −3 or less.
【請求項9】 前記絶縁層が、SiO2、SiNx、S
iON、Al23、ZnO、SiC、非晶質Siのいず
れかの単層またはこれらの複数の層で形成されることを
特徴とする請求項6〜8のいずれか1項に記載の半導体
レーザの製造方法。
9. The insulating layer comprises SiO 2 , SiNx, S
9. The semiconductor according to claim 6, wherein the semiconductor is formed of a single layer of iON, Al 2 O 3 , ZnO, SiC, or amorphous Si, or a plurality of layers thereof. Laser manufacturing method.
JP2001233696A 2001-08-01 2001-08-01 Semiconductor laser and manufacturing method thereof Expired - Fee Related JP4056717B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001233696A JP4056717B2 (en) 2001-08-01 2001-08-01 Semiconductor laser and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001233696A JP4056717B2 (en) 2001-08-01 2001-08-01 Semiconductor laser and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003046193A true JP2003046193A (en) 2003-02-14
JP4056717B2 JP4056717B2 (en) 2008-03-05

Family

ID=19065440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001233696A Expired - Fee Related JP4056717B2 (en) 2001-08-01 2001-08-01 Semiconductor laser and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4056717B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217255A (en) * 2004-01-30 2005-08-11 Sharp Corp Semiconductor laser and its manufacturing method
US7065116B2 (en) 2003-11-25 2006-06-20 Sharp Kabushiki Kaisha Semiconductor laser element and manufacturing method for the same
JP2006278661A (en) * 2005-03-29 2006-10-12 Opnext Japan Inc Optical semiconductor element and its manufacturing method, and optical semiconductor device
US7611916B2 (en) 2008-03-05 2009-11-03 Mitsubishi Electric Corporation Method of manufacturing semiconductor optical element
JP2011211240A (en) * 2011-07-25 2011-10-20 Opnext Japan Inc Method of manufacturing optical semiconductor element
JP6406477B1 (en) * 2017-11-17 2018-10-17 三菱電機株式会社 Semiconductor device and manufacturing method of semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7065116B2 (en) 2003-11-25 2006-06-20 Sharp Kabushiki Kaisha Semiconductor laser element and manufacturing method for the same
JP2005217255A (en) * 2004-01-30 2005-08-11 Sharp Corp Semiconductor laser and its manufacturing method
JP2006278661A (en) * 2005-03-29 2006-10-12 Opnext Japan Inc Optical semiconductor element and its manufacturing method, and optical semiconductor device
US7611916B2 (en) 2008-03-05 2009-11-03 Mitsubishi Electric Corporation Method of manufacturing semiconductor optical element
JP2011211240A (en) * 2011-07-25 2011-10-20 Opnext Japan Inc Method of manufacturing optical semiconductor element
JP6406477B1 (en) * 2017-11-17 2018-10-17 三菱電機株式会社 Semiconductor device and manufacturing method of semiconductor device
WO2019097687A1 (en) * 2017-11-17 2019-05-23 三菱電機株式会社 Semiconductor device and method for manufacturing semiconductor device
KR20200058551A (en) * 2017-11-17 2020-05-27 미쓰비시덴키 가부시키가이샤 Semiconductor device and method for manufacturing semiconductor device
CN111357158A (en) * 2017-11-17 2020-06-30 三菱电机株式会社 Semiconductor device and method for manufacturing semiconductor device
KR102292782B1 (en) 2017-11-17 2021-08-23 미쓰비시덴키 가부시키가이샤 Semiconductor device and method of manufacturing semiconductor device
US11448905B2 (en) 2017-11-17 2022-09-20 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4056717B2 (en) 2008-03-05

Similar Documents

Publication Publication Date Title
US6898226B2 (en) Surface emitting semiconductor laser and process for producing the same
JP3060973B2 (en) Manufacturing method of gallium nitride based semiconductor laser using selective growth method and gallium nitride based semiconductor laser
US6888870B2 (en) Semiconductor laser and method for manufacturing the same
JP2863677B2 (en) Semiconductor laser and method of manufacturing the same
JP4056717B2 (en) Semiconductor laser and manufacturing method thereof
JP2004146527A (en) Semiconductor laser element and method of manufacturing the same
KR100277561B1 (en) Semiconductor laser device
JPH11177184A (en) Semiconductor laser device and its manufacture
JP2003060319A (en) Nitride semiconductor laser
JP2944312B2 (en) Method for manufacturing semiconductor laser device
JP2675692B2 (en) Method for manufacturing semiconductor laser device
JP3523432B2 (en) Method for manufacturing semiconductor laser device
JP3244312B2 (en) AlGaInP-based visible light semiconductor laser device
JP2833962B2 (en) Semiconductor laser and its manufacturing method
EP1049221A1 (en) Semiconductor laser device
JP4117557B2 (en) Semiconductor laser device and manufacturing method thereof
JPH06112592A (en) Fabrication of semiconductor laser element
JP3143105B2 (en) Method for manufacturing semiconductor laser device
JP3410959B2 (en) Semiconductor laser device and method of manufacturing the same
US6901100B2 (en) Semiconductor laser device in which near-edge portion of upper cladding layer is insulated for preventing current injection
JP2794743B2 (en) Quantum well semiconductor laser device
JP2946781B2 (en) Semiconductor laser
JP4441085B2 (en) Semiconductor laser device and manufacturing method thereof
JP2500588B2 (en) Semiconductor laser and manufacturing method thereof
JP3033664B2 (en) Method of manufacturing semiconductor laser device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees