JP4090337B2 - Semiconductor laser device and method for manufacturing semiconductor laser device - Google Patents

Semiconductor laser device and method for manufacturing semiconductor laser device Download PDF

Info

Publication number
JP4090337B2
JP4090337B2 JP2002357426A JP2002357426A JP4090337B2 JP 4090337 B2 JP4090337 B2 JP 4090337B2 JP 2002357426 A JP2002357426 A JP 2002357426A JP 2002357426 A JP2002357426 A JP 2002357426A JP 4090337 B2 JP4090337 B2 JP 4090337B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
insulating film
semiconductor
ridge portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002357426A
Other languages
Japanese (ja)
Other versions
JP2004193232A (en
Inventor
大二朗 井上
良治 廣山
潔 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002357426A priority Critical patent/JP4090337B2/en
Publication of JP2004193232A publication Critical patent/JP2004193232A/en
Application granted granted Critical
Publication of JP4090337B2 publication Critical patent/JP4090337B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体レーザ素子および半導体レーザ素子の製造方法に関し、特に、素子分離領域を挟むように第１半導体レーザ素子部および第２半導体レーザ素子部が形成された半導体レーザ素子および半導体レーザ素子の製造方法に関する。
【０００２】
【従来の技術】
従来、ＣＤ（コンパクトディスク）とＤＶＤ（デジタル多用途ディスク）をともに再生することが可能な光ディスクシステムが知られている。このような光ディスクシステムでは、光源として、ＣＤ用の赤外光（波長〜７９０ｎｍ）とＤＶＤ用の赤色光（波長〜６６０ｎｍ）とを同一素子で出射することが可能な多波長半導体レーザが用いられる。このような多波長半導体レーザとしては、同一素子内に２種類の半導体レーザチップをハイブリッドに集積した素子と、１チップ内に複数の半導体レーザをモノリシックに集積した集積型半導体レーザとが知られている。しかし、２種類の半導体レーザチップを同一素子内にハイブリッドに集積した素子では、ビーム間隔のばらつきなどの問題があるため、従来では、１チップ内に複数の半導体レーザをモノリシックに集積した集積型半導体レーザ（たとえば、特許文献１および特許文献２）を用いることが主流になっている。
【０００３】
上記特許文献１には、基板の一部に達する素子分離溝を隔てて複数の半導体レーザ素子部がモノリシックに集積された集積型半導体レーザ素子が開示されている。
【０００４】
図２１は、従来の基板の一部に達する素子分離溝を隔てて複数の半導体レーザ素子部がモノリシックに集積された集積型半導体レーザ素子を示した断面図である。まず、図２１を参照して、従来の集積型半導体レーザ素子では、基板１０１上に、基板１０１の一部に達する素子分離溝１５０を挟むように、第１半導体レーザ層１０２および第２半導体レーザ層１０３が形成されている。第１半導体レーザ層１０２は、赤外光を発振するためのものであり、第２半導体レーザ層１０３は、赤色光を発振するためのものである。第１半導体レーザ層１０２のリッジ部１０２ａおよび第２半導体レーザ層１０３のリッジ部１０３ａの側面を覆うように、電流ブロック層として機能する半導体埋め込み層１０４が形成されている。半導体埋め込み層１０４上には、リッジ部１０２ａの上面上およびリッジ部１０３ａの上面上にそれぞれ接触するように、２つのコンタクト層１０５が形成されている。２つのコンタクト層１０５上には、それぞれ、表面電極１０６が形成されている。また、基板１０１の裏面上には、裏面電極１０７が形成されている。
【０００５】
図２２〜図３１は、図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図２１〜図３１を参照して、従来の集積型半導体レーザ素子の製造プロセスについて説明する。
【０００６】
まず、図２２に示すように、基板１０１上の全面に第１半導体レーザ層１０２を形成した後、第１半導体レーザ層１０２上の所定領域にレジスト１０８を形成する。レジスト１０８をマスクとして第１半導体レーザ層１０２をエッチングすることによって、第１半導体レーザ層１０２の不要部分を除去する。これにより、図２３に示されるような形状が得られる。この後、レジスト１０８を除去する。
【０００７】
次に、図２４に示すように、基板１０１および第１半導体レーザ層１０２を覆うように、第２半導体レーザ層１０３を形成する。そして、第２半導体レーザ層１０３上の所定領域に、レジスト１０９を形成する。レジスト１０９をマスクとして、第２半導体レーザ層１０３をエッチングすることによって、第２半導体レーザ層１０３の不要部分を除去する。これにより、図２５に示されるような、第１半導体レーザ層１０２と第２半導体レーザ層１０３とが所定の間隔を隔てて形成された形状が得られる。この後、レジスト１０９を除去する。
【０００８】
次に、図２６に示すように、第１半導体レーザ層１０２上および第２半導体レーザ層１０３上のリッジ部が形成される領域に、絶縁膜１１０を形成する。絶縁膜１１０をマスクとして、第１半導体レーザ層１０２および第２半導体レーザ層１０３をエッチングすることによって、図２７に示されるような、リッジ部１０２ａおよび１０３ａをそれぞれ形成する。
【０００９】
この後、図２８に示すように、絶縁膜１１０をマスクとして、電流ブロック層となる半導体埋め込み層１０４を成長させる。この後、半導体埋め込み層１０４上の所定領域にレジスト１１１を形成する。そして、レジスト１１１をマスクとして、絶縁膜１１０をエッチングすることによって、絶縁膜１１０を除去する。これにより、図２９に示されるような形状が得られる。この後、レジスト１１１を除去する。
【００１０】
次に、図３０に示すように、全面にコンタクト層１０５を形成した後、コンタクト層１０５上の所定領域にレジスト１１２を形成する。そして、レジスト１１２をマスクとして、素子分離のためのエッチングを行うことによって、図３１に示されるような、基板１０１の一部にまで達する素子分離溝１５０を形成する。この素子分離溝１５０の形成によって、半導体埋め込み層１０４およびコンタクト層１０５は左右に分離される。これにより、第１半導体レーザ層１０２上および第２半導体レーザ層上に、それぞれ、半導体埋め込み層１０４およびコンタクト層１０５が形成された構造が形成される。この後、レジスト１１２を除去する。
【００１１】
最後に、図２１に示したように、２つのコンタクト層１０５上に、それぞれ、表面電極１０６を形成する。また、基板１０１の裏面上に、裏面電極１０７を形成する。このようにして、従来の集積型半導体レーザ素子が製造される。
【００１２】
【特許文献１】
特開２００２−１２４７３４号公報
【特許文献２】
特開２００１−２４４５７３号公報
【発明が解決しようとする課題】
しかしながら、図２１に示した従来の集積型半導体レーザ素子では、基板１０１の一部にまで達する素子分離溝１５０を形成しているために、チップ化する際のへき開工程で分離溝に沿って割れてしまうという不都合がある。また、素子分離溝１５０の表面が絶縁されていないため、素子分離領域において、短絡不良やリーク電流が発生するという不都合もある。
【００１３】
そこで、素子分離領域における短絡不良やリーク電流の発生を抑制するために、素子分離溝１５０の表面に沿って絶縁膜を形成することも考えられる。しかし、絶縁膜を形成する工程を新たに追加する必要があるので、製造プロセスが複雑化するという問題点がある。
【００１４】
また、上記特許文献２には、素子分離部が基板の一部にまでは達しないとともに、リッジ部の埋め込み部と素子分離部とに絶縁膜が形成された構造が開示されている。この特許文献２に開示された構造では、素子分離部が基板の一部にまで達しないので、チップ化する際のへき開工程で分離溝に沿って割れてしまうという不都合を抑制することが可能である。また、リッジ部の埋め込み部と素子分離部とを共通の絶縁膜により形成しているため、素子分離部に絶縁膜を形成する工程を新たに追加する必要がない。そして、この素子分離部の絶縁膜により素子分離領域におけるリーク電流や短絡不良が抑制される。
【００１５】
しかしながら、上記特許文献２の構造のように、リッジ部の埋め込み部を絶縁膜により形成した場合、絶縁膜は光閉じ込め特性が不十分であるので、レーザ発振の横モードの安定性が十分でなくなるという不都合がある。このため、電流−光出力特性にキンクが発生しやすいという問題点がある。また、上記特許文献２の構造では、素子分離領域に形成された絶縁膜が剥離する場合があるという問題点もある。すなわち、上記特許文献２の構造では、絶縁膜の埋め込み部上にｐ電極が形成されているものの、ｐ電極と絶縁膜との密着性が十分ではない場合がある。この場合には、素子分離領域に形成された絶縁膜が剥離するという問題点が発生する。
【００１６】
この発明は上記のような課題を解決するためになされたものであり、この発明の１つの目的は、絶縁膜形成工程を新たに追加することなく、素子分離領域における短絡不良やリーク電流の発生を抑制し、かつ、レーザ発振の横モードの安定性を向上させることが可能な半導体レーザ素子を容易に製造し得る半導体レーザ素子の製造方法を提供することである。
【００１７】
この発明のもう１つの目的は、素子分離領域における短絡不良やリーク電流の発生を抑制するとともに、絶縁膜の剥離を抑制し、かつ、レーザ発振の横モードの安定性を向上させることが可能な半導体レーザ素子を提供することである。
【００１８】
【課題を解決するための手段および発明の効果】
上記目的を達成するために、この発明の第１の局面による半導体レーザ素子の製造方法は、基板上に、素子分離領域を挟むように、第１半導体レーザ素子部および第２半導体レーザ素子部を形成する工程と、第１半導体レーザ素子部の第１リッジ部が形成される領域上、第２半導体レーザ素子部の第２リッジ部が形成される領域上、および、素子分離領域をそれぞれ覆うように、絶縁膜を形成する工程と、絶縁膜をマスクとして、第１半導体レーザ素子部および第２半導体レーザ素子部をエッチングすることによって、それぞれ、第１リッジ部および第２リッジ部を形成する工程と、その後、絶縁膜をマスクとして、第１半導体レーザ素子部および第２半導体レーザ素子部の所定領域に、半導体埋め込み層を成長させる工程とを備えている。
【００１９】
この第１の局面による半導体レーザ素子の製造方法では、上記のように、第１半導体レーザ素子部の第１リッジ部が形成される領域上、第２半導体レーザ素子部の第２リッジ部が形成される領域上、および、素子分離領域をそれぞれ覆うように、絶縁膜を同時に形成した後、その絶縁膜をマスクとして、第１半導体レーザ素子部および第２半導体レーザ素子部をエッチングすることにより、それぞれ、第１リッジ部および第２リッジ部を形成することによって、素子分離領域を覆う絶縁膜が、リッジ部を形成する際のエッチングマスクとなる絶縁膜と同時に形成されるので、新たな工程を追加することなく、素子分離領域に絶縁膜を形成することができる。これにより、新たな工程を追加することなく、素子分離領域を覆う絶縁膜により、素子分離領域における短絡不良を防止することができるとともに、素子分離領域におけるリーク電流を低減することができる。また、絶縁膜をマスクとして、第１半導体レーザ素子部および第２半導体レーザ素子部の所定領域に、半導体埋め込み層を成長させることによって、絶縁膜からなる埋め込み層を形成する場合に比べて、光閉じ込め特性を向上させることができる。これにより、レーザ発振の横モードの安定性を向上させることができるので、電流−光出力特性にキンクが発生するのを抑制することができる。したがって、この第１の局面では、絶縁膜形成工程を新たに追加することなく、素子分離領域における短絡不良やリーク電流の発生を抑制し、かつ、レーザ発振の横モードの安定性を向上させることが可能な半導体レーザ素子を容易に製造することができる。
【００２０】
上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、半導体埋め込み層を成長させる工程は、絶縁膜の端部の下面および上面を覆うように、半導体埋め込み層を成長させる工程を含む。このように構成すれば、半導体埋め込み層の形成時に、半導体埋め込み層により絶縁膜の端部が取り囲まれた構造が形成されるので、絶縁膜の上面の一部上のみに電極が形成される従来の構造と異なり、絶縁膜が剥離するのを有効に抑制することができる。
【００２１】
上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、
半導体埋め込み層を成長させる工程の後、絶縁膜のうち、第１リッジ部および第２リッジ部の上面上に位置する絶縁膜を除去する工程と、その後、素子分離領域に位置する絶縁膜をマスクとして、第１リッジ部の上面および第２リッジ部の上面にそれぞれ接触する第１半導体コンタクト層および第２半導体コンタクト層を成長させる工程とをさらに備える。このように構成すれば、容易に、第１半導体コンタクト層および第２半導体コンタクト層を形成することができる。
【００２２】
上記第１の局面による半導体レーザ素子の製造方法において、好ましくは、 半導体埋め込み層を成長させる工程の後、絶縁膜のうち、第１リッジ部の上面上および第２リッジ部の上面上に位置する絶縁膜を除去する工程と、その後、第１リッジ部の上面および第２リッジ部の上面にそれぞれ接触するように、金属層からなる第１電極層および第２電極層を形成する工程とをさらに備える。このように構成すれば、発熱発生部である第１リッジ部および第２リッジ部にそれぞれ直接接触するように、半導体層よりも放熱特性の良好な金属層からなる第１電極層および第２電極層を形成することができるので、第１リッジ部および第２リッジ部上に半導体コンタクト層を介して第１電極層および第２電極層を形成する場合に比べて、放熱特性をより向上させることができる。
【００２３】
この発明の第２の局面による半導体レーザ素子は、基板上に、素子分離領域を挟むように形成された第１リッジ部を含む第１半導体レーザ素子部および第２リッジ部を含む第２半導体レーザ素子部と、素子分離領域に形成された絶縁膜と、第１リッジ部および第２リッジ部の側面を覆うとともに、素子分離領域に形成された絶縁膜の端部の上面および下面を覆うように形成された半導体埋め込み層とを備えている。
【００２４】
この第２の局面による半導体レーザ素子では、上記のように、素子分離領域に絶縁膜を設けることによって、素子分離領域における短絡不良を防止することができるとともに、素子分離領域におけるリーク電流を低減することができる。また、第１リッジ部および第２リッジ部の側面を覆う半導体埋め込み層を形成することによって、絶縁膜からなる埋め込み層を形成する場合に比べて、光閉じ込め特性を向上させることができる。これにより、レーザ発振の横モードの安定性を向上させることができるので、電流−光出力特性にキンクが発生するのを抑制することができる。また、絶縁膜の端部の上面および下面を覆うように半導体埋め込み層を形成することによって、半導体埋め込み層により絶縁膜の端部が取り囲まれた構造になるので、絶縁膜の上面の一部上のみに電極が形成される従来の構造と異なり、絶縁膜が剥離するのを有効に抑制することができる。したがって、この第２の局面では、素子分離領域における短絡不良やリーク電流の発生を抑制するとともに、絶縁膜の剥離を抑制し、かつ、レーザ発振の横モードの安定性を向上させることが可能な半導体レーザ素子を得ることができる。
【００２５】
上記第２の局面による半導体レーザ素子において、好ましくは、第１リッジ部および第２リッジ部の上面に接触するようにそれぞれ形成された金属層からなる第１電極層および第２電極層をさらに備える。このように構成すれば、発熱発生部である第１リッジ部および第２リッジ部にそれぞれ直接接触するように、半導体層よりも放熱特性の良好な金属層からなる第１電極層および第２電極層を形成することができるので、第１リッジ部および第２リッジ部上に半導体コンタクト層を介して第１電極層および第２電極層を形成する場合に比べて、放熱特性をより向上させることができる。
【００２６】
【発明の実施の形態】
以下、本発明を具体化した実施形態を図面に基づいて説明する。
【００２７】
（第１実施形態）
図１は、本発明の第１実施形態による集積型半導体レーザ素子の構造を示した断面図である。まず、図１を参照して、この第１実施形態による集積型半導体レーザ素子では、７９０ｎｍ帯（赤外光）半導体レーザと、６６０ｎｍ帯（赤色光）半導体レーザとがモノリシックに集積されている。具体的には、ｎ型ＧａＡｓ基板１上に、発振波長７９０ｎｍ（赤外光）に対応するダブルへテロ構造を有するとともに、凸型突起部（リッジ部２ａ）を有する第１半導体レーザ層２が形成されている。また、第１半導体レーザ層２と、素子分離領域５０を挟むように所定の間隔を隔てて、発振波長６６０ｎｍ（赤色光）に対応するダブルへテロ構造を有するとともに、凸型突起部（リッジ部３ａ）を有する第２半導体レーザ層３が形成されている。第１半導体レーザ層２は、赤外光を発振するためのものであり、第２半導体レーザ層３は、赤色光を発振するためのものである。
【００２８】
なお、ｎ型ＧａＡｓ基板１は、本発明の「基板」の一例である。また、第１半導体レーザ層２は、本発明の「第１半導体レーザ素子部」の一例であり、第２半導体レーザ層３は、本発明の「第２半導体レーザ素子部」の一例である。また、リッジ部２ａは、本発明の「第１リッジ部」の一例であり、リッジ部３ａは、本発明の「第２リッジ部」の一例である。
【００２９】
図２は、図１に示した第１実施形態による集積型半導体レーザ素子の第１半導体レーザ層の詳細構造を示した断面図であり、図３は、図１に示した第１実施形態による集積型半導体レーザ素子の第２半導体レーザ層の詳細を示した断面図である。まず、第１半導体レーザ層２は、図２に示すように、約１．５μｍの厚みを有するｎ型Ａｌ0.45Ｇａ0.55Ａｓからなるｎ型クラッド層２１と、ＭＱＷ発光層２２と、約０．２μｍの厚みを有するｐ型Ａｌ0.45Ｇａ0.55Ａｓからなるｐ型第１クラッド層２３と、約２０ｎｍの厚みを有するＡｌ0.7Ｇａ0.3Ａｓからなるエッチングストップ層２４と、約１μｍの厚みを有するｐ型Ａｌ0.45Ｇａ0.55Ａｓからなるｐ型第２クラッド層２５と、約０．５μｍの厚みを有するｐ型ＧａＡｓからなるｐ型キャップ層２６とを含んでいる。
【００３０】
また、ＭＷＱ発光層２２は、約５０ｎｍの厚みを有するＡｌ0.35Ｇａ0.65Ａｓからなるｎ側光ガイド層２２ａと、約７ｎｍの厚みを有するＡｌ0.35Ｇａ0.65Ａｓからなる４つの障壁層２２ｂおよび約７ｎｍの厚みを有するＡｌ0.1Ｇａ0.9Ａｓからなる５つの井戸層２２ｃが交互に積層されたＭＱＷ活性層と、約５０ｎｍの厚みを有するＡｌ0.35Ｇａ0.65Ａｓからなるｐ側光ガイド層２２ｄとから構成される。
【００３１】
また、第２半導体レーザ層３は、図３に示すように、約１．５μｍの厚みを有するｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなるｎ型クラッド層３１と、ＭＱＷ発光層３２と、約０．２μｍの厚みを有するｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなるｐ型第１クラッド層３３と、約５０ｎｍの厚みを有するＩｎ0.5Ｇａ0.5Ｐからなるエッチングストップ層３４と、約１μｍの厚みを有するｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなるｐ型第２クラッド層３５と、約０．１μｍの厚みを有するｐ型Ｉｎ0.5Ｇａ0.5Ｐからなるキャップ層３６とを含んでいる。
【００３２】
また、ＭＱＷ発光層３２は、約５０ｎｍの厚みを有する（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなるｎ側光ガイド層３２ａと、約６ｎｍの厚みを有する（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなる２つの障壁層３２ｂおよび約６ｎｍの厚みを有するＩｎ0.5Ｇａ0.5Ｐからなる３つの井戸層３２ｃが交互に積層されたＭＱＷ活性層と、約５０ｎｍの厚みを有する（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなるｐ側光ガイド層３２ｄとから構成されている。
【００３３】
ここで、第１実施形態では、素子分離領域５０における第１半導体レーザ層２の側面と第２半導体レーザ層３の側面とｎ型ＧａＡｓ基板１の上面とを覆うように、約０．２μｍの厚みを有するＳｉＯ2膜からなる絶縁膜８が形成されている。また、第１半導体レーザ層２のリッジ部２ａの側面および第２半導体レーザ層３のリッジ部３ａの側面を覆うように、約１μｍの厚みを有するｎ型ＧａＡｓからなる電流ブロック層として機能する半導体埋め込み層４が形成されている。また、第１実施形態では、半導体埋め込み層４が、素子分離領域５０の絶縁膜８の両方の端部の上面および下面を覆うように形成されている。
【００３４】
また、半導体埋め込み層４上には、リッジ部２ａおよび３ａにそれぞれ接触するように、約１．５μｍの厚みを有するｐ型ＧａＡｓからなる２つのｐ型コンタクト層５が形成されている。なお、この２つのｐ型コンタクト層５は、それぞれ、本発明の「第１半導体コンタクト層」および「第２半導体コンタクト層」の一例である。２つのｐ型コンタクト層５上には、それぞれ、下から上に向かって、約０．１５μｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層とからなるｐ側電極６が形成されている。この２つのｐ型コンタクト層５上に形成された２つのｐ側電極６は、それぞれ、本発明の「第１電極層」および「第２電極層」の一例である。また、ｎ型ＧａＡｓ基板１の裏面上には、ｎ型ＧａＡｓ基板１の裏面側から、約０．１μｍの厚みを有するＡｕＧｅ層と、約３０ｎｍの厚みを有するＮｉ層と、約０．５μｍの厚みを有するＡｕ層とからなるｎ側電極７が形成されている。
【００３５】
第１実施形態による集積型半導体レーザ素子では、上記のように、素子分離領域５０に絶縁膜８を設けることによって、素子分離領域５０における短絡不良を防止することができるとともに、素子分離領域５０におけるリーク電流を低減することができる。また、リッジ部２ａおよび３ａの側面を覆うｎ型ＧａＡｓからなる半導体埋め込み層４を形成することによって、絶縁膜からなる埋め込み層を形成する場合に比べて、光閉じ込め特性を向上させることができる。これにより、レーザ発振の横モードの安定性を向上させることができるので、電流−光出力特性にキンクが発生するのを抑制することができる。また、素子分離領域５０に形成された絶縁膜８の両方の端部の上面および下面を覆うように半導体埋め込み層４を形成することによって、半導体埋め込み層４により絶縁膜８の端部が取り囲まれた構造になるので、絶縁膜の上面の一部上のみに電極が形成される従来の構造と異なり、絶縁膜８が剥離するのを有効に抑制することができる。
【００３６】
図４〜図１２は、図１に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。以下、図１〜図１２を参照して、第１実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
【００３７】
まず、図４に示すように、ｎ型ＧａＡｓ基板１上の全面に、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長）法を用いて、ＡｌＧａＡｓ系半導体で構成される発振波長７９０ｎｍ（赤外）に対応するダブルへテロ構造を有する第１半導体レーザ層２を形成する。具体的には、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板１上の全面に、図２に示すように、約１．５μｍの厚みを有するｎ型Ａｌ0.45Ｇａ0.55Ａｓからなるｎ型クラッド層２１と、ＭＱＷ発光層２２と、約０．２μｍの厚みを有するｐ型Ａｌ0.45Ｇａ0.55Ａｓからなるｐ型第１クラッド層２３と、約２０ｎｍの厚みを有するＡｌ0.7Ｇａ0.3Ａｓからなるエッチングストップ層２４と、約１μｍの厚みを有するｐ型Ａｌ0.45Ｇａ0.55Ａｓからなるｐ型第２クラッド層２５と、約０．５μｍの厚みを有するｐ型ＧａＡｓからなるｐ型キャップ層２６とを順次成長させる。
【００３８】
なお、ＭＱＷ発光層２２を形成する際には、ＭＯＣＶＤ法を用いて、図２に示すように、ｎ型クラッド層２１上に、約５０ｎｍの厚みを有するＡｌ0.35Ｇａ0.65Ａｓからなるｎ側光ガイド層２２ａと、約７ｎｍの厚みを有するＡｌ0.35Ｇａ0.65Ａｓからなる４つの障壁層２２ｂおよび約７ｎｍの厚みを有するＡｌ0.1Ｇａ0.9Ａｓからなる５つの井戸層２２ｃが交互に積層されたＭＱＷ活性層と、約５０ｎｍの厚みを有するＡｌ0.35Ｇａ0.65Ａｓからなるｐ側光ガイド層２２ｄとを順次成長させる。
【００３９】
この後、図４に示すように、第１半導体レーザ層２上の所定領域にレジスト９を形成する。そして、レジスト９をマスクとして、第１半導体レーザ層２を、リン酸と過酸化水素水との混合液を用いてウェットエッチングすることによって、図５に示されるような形状が得られる。この後、レジスト９を除去する。
【００４０】
次に、図６に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板１上および第１半導体レーザ層２上に、ＡｌＧａＩｎＰ系半導体で構成される発振波長６６０ｎｍ（赤色）に対応するダブルへテロ構造を有する第２半導体レーザ層３を形成する。具体的には、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓ基板１上および第１半導体レーザ層２上に、図３に示したように、約１．５μｍの厚みを有するｎ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなるｎ型クラッド層３１と、ＭＱＷ発光層３２と、約０．２μｍの厚みを有するｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなるｐ型第１クラッド層３３と、約５０ｎｍの厚みを有するＩｎ0.5Ｇａ0.5Ｐからなるエッチングストップ層３４と、約１μｍの厚みを有するｐ型（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐからなるｐ型第２クラッド層３５と、約０．１μｍの厚みを有するｐ型Ｉｎ0.5Ｇａ0.5Ｐからなるキャップ層３６とを順次成長させる。
【００４１】
なお、ＭＱＷ発光層３２を形成する際には、約５０ｎｍの厚みを有する（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなるｎ側光ガイド層３２ａと、約６ｎｍの厚みを有する（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなる２つの障壁層３２ｂおよび約６ｎｍの厚みを有するＩｎ0.5Ｇａ0.5Ｐからなる３つの井戸層３２ｃが交互に積層されたＭＱＷ活性層と、約５０ｎｍの厚みを有する（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐからなるｐ側光ガイド層３２ｄとを順次成長させる。
【００４２】
この後、図６に示したように、第２半導体レーザ層３上の所定領域にレジスト１０を形成する。その後、レジスト１０をマスクとして、第２半導体レーザ層３を、臭化水素酸と塩酸と水との混合液によりウェットエッチングすることによって、図７に示されるような、素子分離領域５０を隔てて第１半導体レーザ層２と第２半導体レーザ層３とが形成された構造が得られる。この後、レジスト１０を除去する。
【００４３】
次に、図８に示すように、リッジ部形成領域および素子分離領域５０に、プラズマＣＶＤ法を用いて、ＳｉＯ2膜からなる絶縁膜８を約０．２μｍの厚みで形成する。
【００４４】
次に、図９に示すように、この絶縁膜８をマスクとして、まず、ＡｌＧａＩｎＰ系半導体をエッチングしないエッチャント（リン酸と過酸化水素水との混合液）を用いて、ＡｌＧａＡｓ系半導体からなる第１半導体レーザ層２を、Ａｌ0.7Ｇａ0.3Ａｓからなるエッチングストップ層２４（図２参照）をエッチングストッパとしてウェットエッチングする。これにより、第１半導体レーザ層２にリッジ部２ａを形成する。続いて、絶縁膜８をマスクとして、ＡｌＧａＡｓ系半導体をエッチングしないエッチャント（臭化水素酸と水との混合液）を用いて、ＡｌＧａＩｎＰ系半導体からなる第２半導体レーザ層３を、Ｉｎ0.5Ｇａ0.5Ｐからなるエッチングストップ層３４をエッチングストッパとしてウェットエッチングする。これにより、第２半導体レーザ層３にリッジ部３ａを形成する。
【００４５】
次に、図１０に示すように、ＭＯＣＶＤ法を用いて、絶縁膜８をマスクとして、素子分離領域５０とリッジ部２ａ、３ａの上面とを除く領域に、ｎ型ＧａＡｓからなる電流ブロック層として機能する半導体埋め込み層４を約１μｍの厚みで選択的に形成する。この際、絶縁膜８の上部両端部近傍では、絶縁膜８の下面のみならず上面にも半導体埋め込み層４が横方向成長により形成される。この後、リッジ部２ａおよび３ａに位置する絶縁膜８以外の領域上に、レジスト１１を形成する。レジスト１１をマスクとして、リッジ部２ａおよび３ａに位置する絶縁膜８をフッ酸によりウェットエッチングすることにより除去する。これにより、図１１に示されるような形状が得られる。この後、レジスト１１を除去する。
【００４６】
次に、図１２に示すように、ＭＯＣＶＤ法を用いて、第１半導体レーザ層２のリッジ部２ａと、第２半導体レーザ層３のリッジ部３ａとに、それぞれ接触するｐ型ＧａＡｓからなるｐ型コンタクト層５を約１．５μｍの厚みで成長させる。
【００４７】
最後に、図１に示したように、蒸着法を用いて、第１半導体レーザ層２の上方に位置するｐ型コンタクト層５上および第２半導体レーザ層３の上方に位置するｐ型コンタクト層５上に、それぞれ、下から上に向かって、約０．１５μｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層とからなるｐ側電極６を形成する。そして、ｎ型ＧａＡｓ基板１の裏面上に、蒸着法を用いて、ｎ型ＧａＡｓ基板１の裏面側から、約０．１μｍの厚みを有するＡｕＧｅ層と、約３０ｎｍの厚みを有するＮｉ層と、約０．５μｍの厚みを有するＡｕ層とからなるｎ側電極７を形成する。このようにして、第１実施形態による集積型半導体レーザ素子が製造される。
【００４８】
第１実施形態による集積型半導体レーザ素子の製造プロセスでは、上記のように、素子分離領域５０を覆う絶縁膜８を、リッジ部２ａおよび３ａを形成する際のエッチングマスクとなる絶縁膜８と同時に形成することによって、新たな工程を追加することなく、素子分離領域５０に絶縁膜８を形成することができる。これにより、新たな工程を追加することなく、素子分離領域５０を覆う絶縁膜８により、素子分離領域５０における短絡不良を防止することができるとともに、素子分離領域５０におけるリーク電流を低減することができる。
【００４９】
また、絶縁膜８をマスクとして半導体埋め込み層４を横方向に選択成長させることによって、半導体埋め込み層４の形成時に、容易に、素子分離領域５０に位置する絶縁膜８の両方の端部の上面および下面を覆う半導体埋め込み層４を形成することができる。これにより、製造プロセスを複雑化させることなく、素子分離領域５０に位置する絶縁膜８の剥離を有効に抑制することができる。
【００５０】
（第２実施形態）
図１３は、本発明の第２実施形態による集積型半導体レーザ素子を示した断面図である。図１３を参照して、この第２実施形態では、上記第１実施形態と異なり、リッジ部２ａおよび３ａの上面に直接接触するようにｐ側電極１６を形成する場合について説明する。なお、第２実施形態のｐ側電極１６以外の各層の組成および膜厚ならびに構造は、第１実施形態と同様である。
【００５１】
この第２実施形態では、半導体埋め込み層４上に、発振波長７９０ｎｍ（赤外）に対応するダブルへテロ構造を有する第１半導体レーザ層２のリッジ部２ａと、発振波長６６０ｎｍ（赤色）に対応するダブルへテロ構造を有する第２半導体レーザ層３のリッジ部３ａとに、直接接触するように、それぞれ、下から上に向かって、約０．１５μｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層とからなるｐ側電極１６が形成されている。この２つのｐ側電極１６は、それぞれ、本発明の「第１電極層」および「第２電極層」の一例である。また、ｐ側電極１６とリッジ部２ａおよび３ａとの接触部の両側部には、空洞部１７が形成されている。
【００５２】
第２実施形態による集積型半導体レーザ素子の製造プロセスとしては、まず、図４〜図１１に示した第１実施形態と同様のプロセスを用いて、図１１に示した構造を形成する。この後、レジスト１１を除去する。そして、図１３に示すように、蒸着法を用いて、半導体埋め込み層４上の所定領域に、リッジ部２ａおよび３ａの上面に直接接触するように、ＣｒＡｕ層とＡｕ層とからなるｐ側電極１６を形成する。このとき、蒸着法は、方向性があるため、ｐ側電極１６とリッジ部２ａおよび３ａとの接触部の両側部には、ｐ側電極１６は形成されずに空洞部１７が形成される。この後、ｎ型ＧａＡｓ基板１の裏面上に、蒸着法を用いて、ｎ型ＧａＡｓ基板１の裏面側から、約０．１μｍの厚みを有するＡｕＧｅ層と、約３０ｎｍの厚みを有するＮｉ層と、約０．５μｍの厚みを有するＡｕ層とからなるｎ側電極７を形成する。これにより、第２実施形態による集積型半導体レーザ素子が製造される。
【００５３】
第２実施形態では、上記のように、リッジ部２ａおよび３ａの上面にそれぞれ直接接触するように、半導体層よりも放熱特性の格段に優れた金属層からなるｐ側電極１６を形成することによって、発熱発生部であるリッジ部２ａおよび３ａ上に半導体からなるｐ型コンタクト層を介してｐ側電極を形成する第１実施形態に比べて、放熱特性をより向上させることができる。
【００５４】
なお、第２実施形態のその他の効果は、第１実施形態と同様である。
【００５５】
（第３実施形態）
図１４は、本発明の第３実施形態による集積型半導体レーザ素子を示した断面図である。図１４を参照して、この第３実施形態では、上記第１および第２実施形態と異なり、同じ種類の半導体レーザをモノリシックに複数個集積した集積型半導体レーザ素子について説明する。
【００５６】
具体的には、この第３実施形態による集積型半導体レーザ素子では、図１４に示すように、ｎ型ＧａＡｓ基板４１上に、発振波長７９０ｎｍ（赤外）に対応するダブルへテロ構造を有するとともに、所定の間隔を隔ててリッジ部４２ａおよび４２ｂを有する２つの半導体レーザ素子部を含む半導体レーザ層４２が形成されている。この半導体レーザ層４２は、図２に示した第１実施形態による第１半導体レーザ層２と同様の組成および膜厚を有する各層からなる。また、隣接するリッジ部４２ａと４２ｂとの間に位置する素子分離領域６０には、凸部４２ｃが形成されている。なお、ｎ型ＧａＡｓ基板４１は、本発明の「基板」の一例である。また、半導体レーザ層４２の２つの半導体レーザ素子部は、それぞれ、本発明の「第１半導体レーザ素子部」および「第２半導体レーザ素子部」の一例である。また、リッジ部４２ａは、本発明の「第１リッジ部」の一例であり、リッジ部４２ｂは、本発明の「第２リッジ部」の一例である。
【００５７】
ここで、第３実施形態では、素子分離領域６０に位置する凸部４２ｃの上面上には、約０．２μｍの厚みを有するＳｉＯ2膜からなる絶縁膜４８が形成されている。また、リッジ部４２ａ、４２ｂおよび凸部４２ｃの側面を覆うように、約１μｍの厚みを有するｎ型ＧａＡｓからなる電流ブロック層として機能する半導体埋め込み層４４が形成されている。この半導体埋め込み層４４は、絶縁膜４８の両端部の上面および下面を覆うように形成されている。
【００５８】
また、半導体埋め込み層４４上には、リッジ部４２ａおよび４２ｂの上面にそれぞれ接触するように、約１．５μｍの厚みを有するｐ型ＧａＡｓからなる２つのｐ型コンタクト層４５が形成されている。なお、この２つのｐ型コンタクト層４５は、それぞれ、本発明の「第１半導体コンタクト層」および「第２半導体コンタクト層」の一例である。この２つのｐ型コンタクト層４５は、素子分離領域６０で分離されている。また、リッジ部４２ａの上方に位置するｐ型コンタクト層４５上と、リッジ部４２ｂの上方に位置するｐ型コンタクト層４５上とには、それぞれ、下層から上層に向かって、約０．１５μｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層とからなるｐ側電極４６が形成されている。この２つのｐ型コンタクト層４５上に形成される２つのｐ側電極４６は、それぞれ、本発明の「第１電極層」および「第２電極層」の一例である。そして、ｎ型ＧａＡｓ基板４１の裏面上には、ｎ型ＧａＡｓ基板４１の裏面側から、約０．１μｍの厚みを有するＡｕＧｅ層と、約３０ｎｍの厚みを有するＮｉ層と、約０．５μｍの厚みを有するＡｕ層とからなるｎ側電極４７が形成されている。
【００５９】
第３実施形態では、上記のように、複数の同じ赤外半導体レーザ素子部が素子分離領域６０を隔てて隣接して形成される場合に、素子分離領域６０に絶縁膜４８を形成することによって、ｐ型コンタクト層４５と半導体レーザ層４２の凸部４２ｃとが接触するのを防止することができるので、リーク電流を低減することができる。また、リッジ部４２ａおよび４２ｂの側面を覆う半導体埋め込み層４４を形成することによって、絶縁膜からなる埋め込み層を形成する場合に比べて、光閉じ込め特性を向上させることができる。これにより、レーザ発振の横モードの安定性を向上させることができるとともに、電流−光出力特性にキンクが発生するのを抑制することができる。また、絶縁膜４８の両端部の上面および下面を覆うように半導体埋め込み層４４を形成することによって、半導体埋め込み層４４により絶縁膜４８の端部が取り囲まれた構造になるので、絶縁膜の上面上の一部のみに電極が形成される従来の構造と異なり、絶縁膜４８が剥離するのを抑制することができる。
【００６０】
図１５〜図１９は、図１４に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。以下、図１４〜図１９を参照して、第３実施形態による集積型半導体レーザ素子の製造プロセスについて説明する。
【００６１】
まず、図１５に示すように、ｎ型ＧａＡｓ基板４１上に、ＭＯＣＶＤ法を用いて、図２に示した構造を有するＡｌＧａＡｓ系半導体で構成される半導体レーザ層４２を形成する。その後、プラズマＣＶＤ法を用いて、半導体レーザ層４２上のリッジ形成領域および素子分離領域に、ＳｉＯ2膜からなる絶縁膜４８を約０．２μｍの厚みで形成する。この絶縁膜４８をマスクとして、リン酸と過酸化水素水との混合液を用いて、ＡｌＧａＡｓ系半導体からなる半導体レーザ層４２を、Ａｌ0.7Ｇａ0.3Ａｓからなるエッチングストップ層２４（図２参照）をエッチングストッパとしてウェットエッチングする。これにより、図１６に示されるような、リッジ部４２ａおよび４２ｂと、凸部４２ｃとを形成する。
【００６２】
次に、図１７に示すように、絶縁膜４８をマスクとして、素子分離領域６０とリッジ部４２ａ、４３ａの上面とを除く領域に、ＭＯＣＶＤ法を用いて、ｎ型ＧａＡｓからなる電流ブロック層として機能する半導体埋め込み層４４を約１μｍの厚みで成長させる。この時、半導体埋め込み層４４の横方向成長によって、素子分離領域６０に位置する絶縁膜４８の両端部の上面および下面が半導体埋め込み層４４によって囲まれた形状が形成される。この後、リッジ部４２ａおよび４２ｂ上に位置する絶縁膜４８が形成される領域以外の領域を覆うように、レジスト４９を形成する。
【００６３】
次に、レジスト４９をマスクとして、リッジ部４２ａおよび４２ｂ上に位置する絶縁膜４８を、フッ酸によるウェットエッチングにより除去することにより、図１８に示されるような形状が得られる。この後、レジスト４９を除去する。
【００６４】
次に、図１９に示すように、ＭＯＣＶＤ法を用いて、半導体埋め込み層４４上に、リッジ部４２ａおよび４２ｂにそれぞれ接触するように、ｐ型ＧａＡｓ層からなるｐ型コンタクト層４５を約１．５μｍの厚みで成長させる。
【００６５】
最後に、図１４に示したように、リッジ部４２ａ上に位置するｐ型コンタクト層４５上と、リッジ部４２ｂ上に位置するｐ型コンタクト層４５上とに、それぞれ、下から上に向かって、約０．１５μｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層とからなるｐ側電極４６を形成する。そして、ｎ型ＧａＡｓ基板４１の裏面上に、ｎ型ＧａＡｓ基板４１の裏面側から、約０．１μｍの厚みを有するＡｕＧｅ層と、約３０ｎｍの厚みを有するＮｉ層と、約０．５μｍの厚みを有するＡｕ層とからなるｎ側電極４７を形成する。
【００６６】
第３実施形態による製造プロセスでは、上記のように、素子分離領域６０を覆う絶縁膜４８を、リッジ部４２ａおよび４２ｂを形成する際のエッチングマスクとなる絶縁膜４８と同時に形成することによって、新たな工程を追加することなく、素子分離領域６０に絶縁膜４８を形成することができる。これにより、新たな工程を追加することなく、素子分離領域６０に形成される絶縁膜４８によって、ｐ型コンタクト層４５と半導体レーザ層４２の凸部４２ｃとが接触するのが防止されるので、リーク電流が発生するのを抑制することができる。また、絶縁膜４８をマスクとして、半導体埋め込み層４４を横方向成長させることによって、素子分離領域６０に位置する絶縁膜４８の両端部の上面および下面が半導体埋め込み層４４によって埋め込まれた構造になるので、製造プロセスを複雑化させることなく、素子分離領域６０の絶縁膜４８が剥離するのを有効に抑制することができる。
【００６７】
（第４実施形態）
図２０は、本発明の第４実施形態による集積型半導体レーザ素子を示した断面図である。図２０を参照して、この第４実施形態では、上記第３実施形態において、リッジ部４２ａおよび４２ｂの上面に直接接触するように、ｐ側電極５６を形成した場合の例について説明する。第４実施形態のｐ側電極５６以外の各層の組成および膜厚ならびに構造は、第３実施形態と同様である。
【００６８】
この第４実施形態による集積型半導体レーザ素子では、発光波長７９０ｎｍ（赤外）に対応するダブルへテロ構造を有する半導体レーザ層４２のリッジ部４２ａおよび４２ｂの上面に直接接触するとともに、半導体埋め込み層４４上に延びるように、下から上に向かって、約０．１５μｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層とからなるｐ側電極５６が形成されている。この２つのｐ側電極５６は、それぞれ、本発明の「第１電極層」および「第２電極層」の一例である。また、ｐ側電極５６とリッジ部４２ａおよび４２ｂとの接触部の両側部には、空洞部５７が形成されている。
【００６９】
この第４実施形態による集積型半導体レーザ素子の製造プロセスとしては、まず、図１５〜図１８に示した第３実施形態の製造プロセスと同様のプロセスを用いて、図１８に示した構造を形成する。その後、レジスト４９を除去する。そして、図２０に示すように、蒸着法を用いて、半導体埋め込み層４４上に、リッジ部４２ａおよび４２ｂの上面にそれぞれ接触するように、下から上に向かって、約０．１５μｍの厚みを有するＣｒ層と、約１μｍの厚みを有するＡｕ層とからなるｐ側電極５６を形成する。このとき、蒸着法は、方向性があるため、ｐ側電極５６とリッジ部４２ａおよび４２ｂとの接触部の両側部には、ｐ側電極５６は形成されずに空洞部５７が形成される。この後、ｎ型ＧａＡｓ基板４１の裏面上に、蒸着法を用いて、ｎ型ＧａＡｓ基板４１の裏面側から、約０．１μｍの厚みを有するＡｕＧｅ層と、約３０ｎｍの厚みを有するＮｉ層と、約０．５μｍの厚みを有するＡｕ層とからなるｎ側電極４７を形成する。これにより、第４実施形態による集積型半導体レーザ素子が製造される。
【００７０】
この第４実施形態では、上記のように、リッジ部４２ａおよび４２ｂの上面にそれぞれ直接接触するように、半導体層よりも放熱特性の格段に優れた金属層からなるｐ側電極５６を形成することによって、発熱発生部であるリッジ部４２ａおよび４２ｂ上に半導体からなるｐ型コンタクト層を介してｐ側電極を形成する第３実施形態に比べて、放熱特性をより向上させることができる。
【００７１】
なお、第４実施形態のその他の効果は、上記第３実施形態と同様である。
【００７２】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７３】
たとえば、上記実施形態では、電流ブロック層として機能する半導体埋め込み層の材料として、レーザ発振波長に対して光吸収層としても機能するＧａＡｓを用いたが、本発明はこれに限らず、光吸収層として機能しないＩｎＡｌＰやＡｌ組成の高いＡｌＧａＡｓ（たとえば、Ａｌ組成８０％以上）、または、これらを含む積層材料により半導体埋め込み層を形成するようにしてもよい。これにより、光損失の少ない高効率な集積型半導体レーザ素子を得ることができる。
【００７４】
また、上記第３実施形態および第４実施形態では、７９０ｎｍ帯の発振波長（赤外）を有する複数の半導体レーザ素子部をモノリシックに集積した例について説明したが、本発明はこれに限らず、６６０ｎｍ帯の発振波長（赤色）を有する複数の半導体レーザ素子部をモノリシックに集積する場合にも適用可能である。
【００７５】
また、上記実施形態では、素子分離領域に形成する絶縁膜として、ＳｉＯ2膜を用いたが、本発明はこれに限らず、ＳｉＮやＴｉＯ2などの他の絶縁膜を用いてもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態による集積型半導体レーザ素子を示した断面図である。
【図２】図１に示した第１実施形態による集積型半導体レーザ素子の第１半導体レーザ層の詳細構造を示した断面図である。
【図３】図１に示した第１実施形態による集積型半導体レーザ素子の第２半導体レーザ層の詳細構造を示した断面図である。
【図４】図１に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図５】図１に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図６】図１に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図７】図１に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図８】図１に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図９】図１に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１０】図１に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１１】図１に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１２】図１に示した第１実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１３】本発明の第２実施形態による集積型半導体レーザ素子を示した断面図である。
【図１４】本発明の第３実施形態による集積型半導体レーザ素子を示した断面図である。
【図１５】図１４に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１６】図１４に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１７】図１４に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１８】図１４に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図１９】図１４に示した第３実施形態による集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２０】本発明の第４実施形態による集積型半導体レーザ素子を示した断面図である。
【図２１】従来の集積型半導体レーザ素子を示した断面図である。
【図２２】図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２３】図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２４】図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２５】図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２６】図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２７】図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２８】図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図２９】図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３０】図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【図３１】図２１に示した従来の集積型半導体レーザ素子の製造プロセスを説明するための断面図である。
【符号の説明】
１、４１ ｎ型ＧａＡｓ基板（基板）
２ 第１半導体レーザ層（第１半導体レーザ素子部）
３ 第２半導体レーザ層（第２半導体レーザ素子部）
２ａ、４２ａ リッジ部（第１リッジ部）
３ａ、４２ｂ リッジ部（第２リッジ部）
５、４５ ｐ型コンタクト層（第１半導体コンタクト層、第２半導体コンタクト層）
６、１６、４６、５６ ｐ側電極（第１電極層、第２電極層）
８、４８ 絶縁膜
４２ 半導体レーザ層
４７ ｎ側電極[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser element and a method for manufacturing the semiconductor laser element, and more particularly to a semiconductor laser element and a semiconductor laser element in which a first semiconductor laser element part and a second semiconductor laser element part are formed so as to sandwich an element isolation region. It relates to a manufacturing method.
[0002]
[Prior art]
Conventionally, an optical disc system capable of reproducing both a CD (compact disc) and a DVD (digital versatile disc) is known. In such an optical disc system, a multi-wavelength semiconductor laser capable of emitting infrared light for CD (wavelength to 790 nm) and red light for DVD (wavelength to 660 nm) with the same element is used as a light source. . As such a multi-wavelength semiconductor laser, an element in which two kinds of semiconductor laser chips are integrated in a single element in a hybrid manner and an integrated semiconductor laser in which a plurality of semiconductor lasers are monolithically integrated in one chip are known. Yes. However, an element in which two types of semiconductor laser chips are integrated in a single element has a problem such as a variation in beam interval. Conventionally, an integrated semiconductor in which a plurality of semiconductor lasers are integrated monolithically in one chip. The use of lasers (for example, Patent Document 1 and Patent Document 2) has become mainstream.
[0003]
Patent Document 1 discloses an integrated semiconductor laser element in which a plurality of semiconductor laser element portions are monolithically integrated with an element isolation groove reaching a part of a substrate.
[0004]
FIG. 21 is a sectional view showing an integrated semiconductor laser element in which a plurality of semiconductor laser element portions are monolithically integrated with an element isolation groove reaching a part of a conventional substrate. First, referring to FIG. 21, in the conventional integrated semiconductor laser element, the first semiconductor laser layer 102 and the second semiconductor laser are disposed on the substrate 101 so as to sandwich the element isolation groove 150 reaching a part of the substrate 101. A layer 103 is formed. The first semiconductor laser layer 102 is for oscillating infrared light, and the second semiconductor laser layer 103 is for oscillating red light. A semiconductor buried layer 104 that functions as a current blocking layer is formed so as to cover the side surfaces of the ridge portion 102 a of the first semiconductor laser layer 102 and the ridge portion 103 a of the second semiconductor laser layer 103. On the semiconductor buried layer 104, two contact layers 105 are formed so as to be in contact with the upper surface of the ridge portion 102a and the upper surface of the ridge portion 103a, respectively. A surface electrode 106 is formed on each of the two contact layers 105. A back electrode 107 is formed on the back surface of the substrate 101.
[0005]
22 to 31 are cross-sectional views for explaining the manufacturing process of the conventional integrated semiconductor laser device shown in FIG. Next, a manufacturing process of a conventional integrated semiconductor laser device will be described with reference to FIGS.
[0006]
First, as shown in FIG. 22, after forming the first semiconductor laser layer 102 on the entire surface of the substrate 101, a resist 108 is formed in a predetermined region on the first semiconductor laser layer 102. By etching the first semiconductor laser layer 102 using the resist 108 as a mask, unnecessary portions of the first semiconductor laser layer 102 are removed. Thereby, a shape as shown in FIG. 23 is obtained. Thereafter, the resist 108 is removed.
[0007]
Next, as shown in FIG. 24, the second semiconductor laser layer 103 is formed so as to cover the substrate 101 and the first semiconductor laser layer 102. Then, a resist 109 is formed in a predetermined region on the second semiconductor laser layer 103. Etching the second semiconductor laser layer 103 using the resist 109 as a mask removes unnecessary portions of the second semiconductor laser layer 103. As a result, a shape in which the first semiconductor laser layer 102 and the second semiconductor laser layer 103 are formed at a predetermined interval as shown in FIG. 25 is obtained. Thereafter, the resist 109 is removed.
[0008]
Next, as shown in FIG. 26, an insulating film 110 is formed in regions where ridge portions are formed on the first semiconductor laser layer 102 and the second semiconductor laser layer 103. By using the insulating film 110 as a mask, the first semiconductor laser layer 102 and the second semiconductor laser layer 103 are etched to form ridge portions 102a and 103a as shown in FIG. 27, respectively.
[0009]
Thereafter, as shown in FIG. 28, a semiconductor buried layer 104 to be a current blocking layer is grown using the insulating film 110 as a mask. Thereafter, a resist 111 is formed in a predetermined region on the semiconductor buried layer 104. Then, the insulating film 110 is removed by etching the insulating film 110 using the resist 111 as a mask. Thereby, the shape as shown in FIG. 29 is obtained. Thereafter, the resist 111 is removed.
[0010]
Next, as shown in FIG. 30, after the contact layer 105 is formed on the entire surface, a resist 112 is formed in a predetermined region on the contact layer 105. Then, by performing etching for element isolation using the resist 112 as a mask, an element isolation groove 150 reaching a part of the substrate 101 as shown in FIG. 31 is formed. By forming the element isolation trench 150, the semiconductor buried layer 104 and the contact layer 105 are separated to the left and right. As a result, a structure in which the semiconductor buried layer 104 and the contact layer 105 are formed on the first semiconductor laser layer 102 and the second semiconductor laser layer, respectively, is formed. Thereafter, the resist 112 is removed.
[0011]
Finally, as shown in FIG. 21, the surface electrodes 106 are formed on the two contact layers 105, respectively. In addition, a back electrode 107 is formed on the back surface of the substrate 101. In this way, a conventional integrated semiconductor laser element is manufactured.
[0012]
[Patent Document 1]
JP 2002-124734 A
[Patent Document 2]
JP 2001-244573 A
[Problems to be solved by the invention]
However, in the conventional integrated semiconductor laser element shown in FIG. 21, since the element isolation groove 150 reaching a part of the substrate 101 is formed, cracks are generated along the isolation groove in the cleavage process when forming a chip. There is an inconvenience. In addition, since the surface of the element isolation trench 150 is not insulated, there is a disadvantage that a short circuit failure or a leakage current occurs in the element isolation region.
[0013]
Therefore, in order to suppress the occurrence of short circuit failure or leakage current in the element isolation region, it may be considered to form an insulating film along the surface of the element isolation groove 150. However, since it is necessary to newly add a process for forming an insulating film, there is a problem that the manufacturing process becomes complicated.
[0014]
Patent Document 2 discloses a structure in which an element isolation portion does not reach a part of a substrate, and an insulating film is formed on a buried portion of the ridge portion and the element isolation portion. In the structure disclosed in Patent Document 2, since the element isolation portion does not reach a part of the substrate, it is possible to suppress the inconvenience of cracking along the isolation groove in the cleavage process when forming a chip. is there. In addition, since the buried portion of the ridge portion and the element isolation portion are formed of a common insulating film, it is not necessary to add a new step of forming an insulating film in the element isolation portion. And the leak current and short circuit failure in the element isolation region are suppressed by the insulating film of the element isolation part.
[0015]
However, when the buried portion of the ridge portion is formed of an insulating film as in the structure of Patent Document 2, since the insulating film has insufficient light confinement characteristics, the stability of the transverse mode of laser oscillation is not sufficient. There is an inconvenience. For this reason, there is a problem that kinks are likely to occur in the current-light output characteristics. In addition, the structure of Patent Document 2 also has a problem that the insulating film formed in the element isolation region may be peeled off. That is, in the structure of Patent Document 2, the p electrode is formed on the buried portion of the insulating film, but the adhesion between the p electrode and the insulating film may not be sufficient. In this case, there arises a problem that the insulating film formed in the element isolation region is peeled off.
[0016]
The present invention has been made to solve the above-described problems, and one object of the present invention is to generate a short circuit failure or a leakage current in the element isolation region without newly adding an insulating film forming step. It is an object of the present invention to provide a method for manufacturing a semiconductor laser device that can easily manufacture a semiconductor laser device that can suppress the above and improve the stability of a transverse mode of laser oscillation.
[0017]
Another object of the present invention is to suppress the occurrence of short-circuit failure and leakage current in the element isolation region, suppress the peeling of the insulating film, and improve the stability of the transverse mode of laser oscillation. A semiconductor laser device is provided.
[0018]
[Means for Solving the Problems and Effects of the Invention]
In order to achieve the above object, a method of manufacturing a semiconductor laser device according to a first aspect of the present invention includes a first semiconductor laser element portion and a second semiconductor laser element portion on a substrate so as to sandwich an element isolation region. Covering the element forming step, the region where the first ridge portion of the first semiconductor laser element portion is formed, the region where the second ridge portion of the second semiconductor laser element portion is formed, and the element isolation region. And forming the first ridge portion and the second ridge portion by etching the first semiconductor laser element portion and the second semiconductor laser element portion, respectively, using the insulating film as a mask. And thereafter, a step of growing a semiconductor buried layer in a predetermined region of the first semiconductor laser element portion and the second semiconductor laser element portion using the insulating film as a mask.
[0019]
In the semiconductor laser device manufacturing method according to the first aspect, as described above, the second ridge portion of the second semiconductor laser element portion is formed on the region where the first ridge portion of the first semiconductor laser element portion is formed. An insulating film so as to cover the region to be isolated and the element isolation region. at the same time After the formation, the first semiconductor laser element portion and the second semiconductor laser element portion are etched by using the insulating film as a mask, thereby forming the first ridge portion and the second ridge portion, respectively. Since the insulating film that covers is formed at the same time as the insulating film that serves as an etching mask when forming the ridge portion, the insulating film can be formed in the element isolation region without adding a new process. Thereby, the short circuit failure in the element isolation region can be prevented and the leakage current in the element isolation region can be reduced by the insulating film covering the element isolation region without adding a new process. In addition, the semiconductor buried layer is grown in a predetermined region of the first semiconductor laser element portion and the second semiconductor laser element portion using the insulating film as a mask, compared with the case where the buried layer made of the insulating film is formed. Confinement characteristics can be improved. Thereby, the stability of the transverse mode of laser oscillation can be improved, so that the occurrence of kinks in the current-light output characteristics can be suppressed. Therefore, in this first aspect, without newly adding an insulating film forming step, it is possible to suppress the occurrence of short-circuit failure or leakage current in the element isolation region and improve the stability of the transverse mode of laser oscillation. A semiconductor laser device capable of satisfying the requirements can be easily manufactured.
[0020]
In the method of manufacturing the semiconductor laser device according to the first aspect, preferably, the step of growing the semiconductor buried layer includes the step of growing the semiconductor buried layer so as to cover the lower surface and the upper surface of the end portion of the insulating film. According to this structure, when the semiconductor buried layer is formed, a structure in which the end portion of the insulating film is surrounded by the semiconductor buried layer is formed, so that an electrode is formed only on a part of the upper surface of the insulating film. Unlike the above structure, it is possible to effectively suppress the peeling of the insulating film.
[0021]
In the method of manufacturing a semiconductor laser device according to the first aspect, preferably,
After the step of growing the semiconductor buried layer, the step of removing the insulating film located on the top surfaces of the first ridge portion and the second ridge portion of the insulating film, and then masking the insulating film located in the element isolation region And a step of growing a first semiconductor contact layer and a second semiconductor contact layer in contact with the upper surface of the first ridge portion and the upper surface of the second ridge portion, respectively. If comprised in this way, a 1st semiconductor contact layer and a 2nd semiconductor contact layer can be formed easily.
[0022]
In the method of manufacturing the semiconductor laser device according to the first aspect, preferably, after the step of growing the semiconductor buried layer, the insulating film is positioned on the upper surface of the first ridge portion and the upper surface of the second ridge portion. A step of removing the insulating film, and then a step of forming a first electrode layer and a second electrode layer made of a metal layer so as to be in contact with the upper surface of the first ridge portion and the upper surface of the second ridge portion, respectively. Prepare. If comprised in this way, the 1st electrode layer and 2nd electrode which consist of a metal layer with a favorable heat dissipation characteristic rather than a semiconductor layer so that it may respectively contact directly the 1st ridge part and 2nd ridge part which are heat_generation | fever generation parts Since the layer can be formed, the heat dissipation characteristics can be further improved as compared with the case where the first electrode layer and the second electrode layer are formed on the first ridge portion and the second ridge portion via the semiconductor contact layer. Can do.
[0023]
A semiconductor laser device according to a second aspect of the present invention includes a first semiconductor laser device portion including a first ridge portion and a second ridge portion formed on a substrate so as to sandwich an element isolation region. The element portion, the insulating film formed in the element isolation region, and the side surfaces of the first ridge portion and the second ridge portion are covered, and the upper surface and the lower surface of the end portion of the insulating film formed in the element isolation region are covered. And a formed semiconductor buried layer.
[0024]
In the semiconductor laser device according to the second aspect, as described above, by providing the insulating film in the element isolation region, it is possible to prevent a short circuit failure in the element isolation region and to reduce the leakage current in the element isolation region. be able to. Further, by forming the semiconductor buried layer that covers the side surfaces of the first ridge portion and the second ridge portion, the optical confinement characteristic can be improved as compared with the case where the buried layer made of the insulating film is formed. Thereby, the stability of the transverse mode of laser oscillation can be improved, so that the occurrence of kinks in the current-light output characteristics can be suppressed. In addition, since the semiconductor buried layer is formed so as to cover the upper and lower surfaces of the end portion of the insulating film, the end portion of the insulating film is surrounded by the semiconductor buried layer. Unlike the conventional structure in which the electrode is formed only on the insulating film, the insulating film can be effectively prevented from peeling off. Therefore, in this second aspect, it is possible to suppress the occurrence of short-circuit failure and leakage current in the element isolation region, suppress peeling of the insulating film, and improve the stability of the transverse mode of laser oscillation. A semiconductor laser element can be obtained.
[0025]
The semiconductor laser device according to the second aspect preferably further includes a first electrode layer and a second electrode layer made of a metal layer respectively formed so as to be in contact with the upper surfaces of the first ridge portion and the second ridge portion. . If comprised in this way, the 1st electrode layer and 2nd electrode which consist of a metal layer with a favorable heat dissipation characteristic rather than a semiconductor layer so that it may respectively contact directly the 1st ridge part and 2nd ridge part which are heat_generation | fever generation parts Since the layer can be formed, the heat dissipation characteristics can be further improved as compared with the case where the first electrode layer and the second electrode layer are formed on the first ridge portion and the second ridge portion via the semiconductor contact layer. Can do.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Embodiments of the invention will be described below with reference to the drawings.
[0027]
(First embodiment)
FIG. 1 is a sectional view showing the structure of an integrated semiconductor laser device according to a first embodiment of the present invention. First, referring to FIG. 1, in the integrated semiconductor laser device according to the first embodiment, a 790 nm band (infrared light) semiconductor laser and a 660 nm band (red light) semiconductor laser are monolithically integrated. Specifically, the first semiconductor laser layer 2 having a double hetero structure corresponding to an oscillation wavelength of 790 nm (infrared light) on the n-type GaAs substrate 1 and having a convex protrusion (ridge portion 2a) is provided. Is formed. The first semiconductor laser layer 2 has a double hetero structure corresponding to an oscillation wavelength of 660 nm (red light) at a predetermined interval so as to sandwich the element isolation region 50, and a convex protrusion (ridge portion). A second semiconductor laser layer 3 having 3a) is formed. The first semiconductor laser layer 2 is for oscillating infrared light, and the second semiconductor laser layer 3 is for oscillating red light.
[0028]
The n-type GaAs substrate 1 is an example of the “substrate” in the present invention. The first semiconductor laser layer 2 is an example of the “first semiconductor laser element portion” in the present invention, and the second semiconductor laser layer 3 is an example of the “second semiconductor laser element portion” in the present invention. The ridge portion 2a is an example of the “first ridge portion” in the present invention, and the ridge portion 3a is an example of the “second ridge portion” in the present invention.
[0029]
2 is a cross-sectional view showing a detailed structure of the first semiconductor laser layer of the integrated semiconductor laser device according to the first embodiment shown in FIG. 1, and FIG. 3 is according to the first embodiment shown in FIG. It is sectional drawing which showed the detail of the 2nd semiconductor laser layer of an integrated semiconductor laser element. First, as shown in FIG. 2, the first semiconductor laser layer 2 is an n-type Al having a thickness of about 1.5 μm. 0.45 Ga 0.55 N-type cladding layer 21 made of As, MQW light emitting layer 22, and p-type Al having a thickness of about 0.2 μm 0.45 Ga 0.55 P-type first cladding layer 23 made of As and Al having a thickness of about 20 nm 0.7 Ga 0.3 Etching stop layer 24 made of As and p-type Al having a thickness of about 1 μm 0.45 Ga 0.55 A p-type second cladding layer 25 made of As and a p-type cap layer 26 made of p-type GaAs having a thickness of about 0.5 μm are included.
[0030]
The MWQ light emitting layer 22 is made of Al having a thickness of about 50 nm. 0.35 Ga 0.65 N-side light guide layer 22a made of As and Al having a thickness of about 7 nm 0.35 Ga 0.65 Four barrier layers 22b made of As and Al having a thickness of about 7 nm 0.1 Ga 0.9 MQW active layer in which five well layers 22c made of As are alternately stacked, and Al having a thickness of about 50 nm 0.35 Ga 0.65 And a p-side light guide layer 22d made of As.
[0031]
Further, as shown in FIG. 3, the second semiconductor laser layer 3 has an n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 An n-type cladding layer 31 made of P, an MQW light emitting layer 32, and a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 A p-type first cladding layer 33 made of P, and In having a thickness of about 50 nm 0.5 Ga 0.5 An etching stop layer 34 made of P, and a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 A p-type second cladding layer 35 made of P and a p-type In having a thickness of about 0.1 μm 0.5 Ga 0.5 And a cap layer 36 made of P.
[0032]
The MQW light emitting layer 32 has a thickness of about 50 nm (Al 0.5 Ga 0.5 ) 0.5 In 0.5 An n-side light guide layer 32a made of P and a thickness of about 6 nm (Al 0.5 Ga 0.5 ) 0.5 In 0.5 Two barrier layers 32b made of P and In having a thickness of about 6 nm 0.5 Ga 0.5 An MQW active layer in which three well layers 32c made of P are alternately stacked, and a thickness of about 50 nm (Al 0.5 Ga 0.5 ) 0.5 In 0.5 And a p-side light guide layer 32d made of P.
[0033]
Here, in the first embodiment, about 0.2 μm is formed so as to cover the side surface of the first semiconductor laser layer 2, the side surface of the second semiconductor laser layer 3, and the upper surface of the n-type GaAs substrate 1 in the element isolation region 50. SiO with thickness 2 An insulating film 8 made of a film is formed. Further, the semiconductor functions as a current blocking layer made of n-type GaAs having a thickness of about 1 μm so as to cover the side surface of the ridge portion 2a of the first semiconductor laser layer 2 and the side surface of the ridge portion 3a of the second semiconductor laser layer 3. A buried layer 4 is formed. In the first embodiment, the semiconductor buried layer 4 is formed so as to cover the upper and lower surfaces of both end portions of the insulating film 8 in the element isolation region 50.
[0034]
Further, two p-type contact layers 5 made of p-type GaAs having a thickness of about 1.5 μm are formed on the semiconductor buried layer 4 so as to be in contact with the ridge portions 2a and 3a, respectively. The two p-type contact layers 5 are examples of the “first semiconductor contact layer” and the “second semiconductor contact layer” in the present invention, respectively. On the two p-type contact layers 5, a p-side electrode 6 composed of a Cr layer having a thickness of about 0.15 μm and an Au layer having a thickness of about 1 μm is formed from bottom to top, respectively. ing. The two p-side electrodes 6 formed on the two p-type contact layers 5 are examples of the “first electrode layer” and the “second electrode layer” in the present invention, respectively. Further, on the back surface of the n-type GaAs substrate 1, from the back surface side of the n-type GaAs substrate 1, an AuGe layer having a thickness of about 0.1 μm, a Ni layer having a thickness of about 30 nm, and about 0.5 μm An n-side electrode 7 made of an Au layer having a thickness is formed.
[0035]
In the integrated semiconductor laser device according to the first embodiment, by providing the insulating film 8 in the element isolation region 50 as described above, a short circuit failure in the element isolation region 50 can be prevented, and in the element isolation region 50. Leakage current can be reduced. Further, by forming the semiconductor buried layer 4 made of n-type GaAs covering the side surfaces of the ridges 2a and 3a, the optical confinement characteristic can be improved as compared with the case where the buried layer made of the insulating film is formed. Thereby, the stability of the transverse mode of laser oscillation can be improved, so that the occurrence of kinks in the current-light output characteristics can be suppressed. Further, by forming the semiconductor buried layer 4 so as to cover the upper and lower surfaces of both ends of the insulating film 8 formed in the element isolation region 50, the end of the insulating film 8 is surrounded by the semiconductor buried layer 4. Therefore, unlike the conventional structure in which the electrode is formed only on a part of the upper surface of the insulating film, it is possible to effectively suppress the peeling of the insulating film 8.
[0036]
4 to 12 are cross-sectional views for explaining a manufacturing process of the integrated semiconductor laser device according to the first embodiment shown in FIG. A manufacturing process for the integrated semiconductor laser device according to the first embodiment will be described below with reference to FIGS.
[0037]
First, as shown in FIG. 4, an oscillation wavelength of 790 nm (red) is formed on the entire surface of the n-type GaAs substrate 1 using an MOCVD (Metal Organic Chemical Vapor Deposition) method. The first semiconductor laser layer 2 having a double hetero structure corresponding to the outer layer is formed. Specifically, an n-type Al having a thickness of about 1.5 μm is formed on the entire surface of the n-type GaAs substrate 1 using MOCVD as shown in FIG. 0.45 Ga 0.55 N-type cladding layer 21 made of As, MQW light emitting layer 22, and p-type Al having a thickness of about 0.2 μm 0.45 Ga 0.55 P-type first cladding layer 23 made of As and Al having a thickness of about 20 nm 0.7 Ga 0.3 Etching stop layer 24 made of As and p-type Al having a thickness of about 1 μm 0.45 Ga 0.55 A p-type second cladding layer 25 made of As and a p-type cap layer 26 made of p-type GaAs having a thickness of about 0.5 μm are successively grown.
[0038]
When forming the MQW light emitting layer 22, as shown in FIG. 2, an Al having a thickness of about 50 nm is formed on the n-type cladding layer 21 using MOCVD. 0.35 Ga 0.65 N-side light guide layer 22a made of As and Al having a thickness of about 7 nm 0.35 Ga 0.65 Four barrier layers 22b made of As and Al having a thickness of about 7 nm 0.1 Ga 0.9 MQW active layer in which five well layers 22c made of As are alternately stacked, and Al having a thickness of about 50 nm 0.35 Ga 0.65 A p-side light guide layer 22d made of As is sequentially grown.
[0039]
Thereafter, as shown in FIG. 4, a resist 9 is formed in a predetermined region on the first semiconductor laser layer 2. Then, using the resist 9 as a mask, the first semiconductor laser layer 2 is wet-etched using a mixed solution of phosphoric acid and hydrogen peroxide solution to obtain a shape as shown in FIG. Thereafter, the resist 9 is removed.
[0040]
Next, as shown in FIG. 6, the MOCVD method is used to double onto the n-type GaAs substrate 1 and the first semiconductor laser layer 2 corresponding to an oscillation wavelength of 660 nm (red) composed of an AlGaInP-based semiconductor. A second semiconductor laser layer 3 having a terror structure is formed. Specifically, as shown in FIG. 3, an n-type (Al layer having a thickness of about 1.5 μm is formed on the n-type GaAs substrate 1 and the first semiconductor laser layer 2 by MOCVD. 0.7 Ga 0.3 ) 0.5 In 0.5 An n-type cladding layer 31 made of P, an MQW light emitting layer 32, and a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 A p-type first cladding layer 33 made of P, and In having a thickness of about 50 nm 0.5 Ga 0.5 An etching stop layer 34 made of P, and a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P-type second cladding layer 35 made of P, and p-type In having a thickness of about 0.1 μm 0.5 Ga 0.5 A cap layer 36 made of P is sequentially grown.
[0041]
When the MQW light emitting layer 32 is formed, it has a thickness of about 50 nm (Al 0.5 Ga 0.5 ) 0.5 In 0.5 An n-side light guide layer 32a made of P and a thickness of about 6 nm (Al 0.5 Ga 0.5 ) 0.5 In 0.5 Two barrier layers 32b made of P and In having a thickness of about 6 nm 0.5 Ga 0.5 An MQW active layer in which three well layers 32c made of P are alternately stacked, and a thickness of about 50 nm (Al 0.5 Ga 0.5 ) 0.5 In 0.5 A p-side light guide layer 32d made of P is sequentially grown.
[0042]
Thereafter, as shown in FIG. 6, a resist 10 is formed in a predetermined region on the second semiconductor laser layer 3. Thereafter, using the resist 10 as a mask, the second semiconductor laser layer 3 is wet-etched with a mixed solution of hydrobromic acid, hydrochloric acid, and water, thereby separating the element isolation region 50 as shown in FIG. A structure in which the first semiconductor laser layer 2 and the second semiconductor laser layer 3 are formed is obtained. Thereafter, the resist 10 is removed.
[0043]
Next, as shown in FIG. 8, plasma CVD is used for the ridge portion formation region and the element isolation region 50 to form SiO. 2 An insulating film 8 made of a film is formed with a thickness of about 0.2 μm.
[0044]
Next, as shown in FIG. 9, using the insulating film 8 as a mask, first, an etchant (mixed solution of phosphoric acid and hydrogen peroxide solution) that does not etch the AlGaInP semiconductor is used to form a first AlGaAs semiconductor. 1 Semiconductor laser layer 2 is made of Al 0.7 Ga 0.3 Wet etching is performed using the etching stop layer 24 made of As (see FIG. 2) as an etching stopper. Thereby, the ridge portion 2 a is formed in the first semiconductor laser layer 2. Subsequently, using the insulating film 8 as a mask, the second semiconductor laser layer 3 made of an AlGaInP-based semiconductor is formed by using an etchant (mixed liquid of hydrobromic acid and water) that does not etch the AlGaAs-based semiconductor. 0.5 Ga 0.5 Wet etching is performed using the etching stop layer 34 made of P as an etching stopper. Thereby, the ridge portion 3 a is formed in the second semiconductor laser layer 3.
[0045]
Next, as shown in FIG. 10, a current blocking layer made of n-type GaAs is formed in a region except for the element isolation region 50 and the upper surfaces of the ridges 2a and 3a using the insulating film 8 as a mask by using MOCVD. The functioning semiconductor buried layer 4 is selectively formed with a thickness of about 1 μm. At this time, in the vicinity of both upper end portions of the insulating film 8, the semiconductor buried layer 4 is formed by lateral growth on the upper surface as well as the lower surface of the insulating film 8. Thereafter, a resist 11 is formed on a region other than the insulating film 8 located in the ridge portions 2a and 3a. Using the resist 11 as a mask, the insulating film 8 located in the ridges 2a and 3a is removed by wet etching with hydrofluoric acid. Thereby, a shape as shown in FIG. 11 is obtained. Thereafter, the resist 11 is removed.
[0046]
Next, as shown in FIG. 12, p-type GaAs composed of p-type GaAs that contacts the ridge portion 2 a of the first semiconductor laser layer 2 and the ridge portion 3 a of the second semiconductor laser layer 3 using the MOCVD method. The mold contact layer 5 is grown to a thickness of about 1.5 μm.
[0047]
Finally, as shown in FIG. 1, the p-type contact layer located on the p-type contact layer 5 located above the first semiconductor laser layer 2 and the second semiconductor laser layer 3 using the vapor deposition method. 5, a p-side electrode 6 composed of a Cr layer having a thickness of about 0.15 μm and an Au layer having a thickness of about 1 μm is formed from bottom to top. Then, on the back surface of the n-type GaAs substrate 1, using an evaporation method, from the back surface side of the n-type GaAs substrate 1, an AuGe layer having a thickness of about 0.1 μm, a Ni layer having a thickness of about 30 nm, An n-side electrode 7 made of an Au layer having a thickness of about 0.5 μm is formed. In this way, the integrated semiconductor laser device according to the first embodiment is manufactured.
[0048]
In the manufacturing process of the integrated semiconductor laser device according to the first embodiment, as described above, the insulating film 8 covering the element isolation region 50 is simultaneously formed with the insulating film 8 serving as an etching mask when forming the ridge portions 2a and 3a. By forming, the insulating film 8 can be formed in the element isolation region 50 without adding a new process. Thereby, without adding a new process, the insulating film 8 covering the element isolation region 50 can prevent a short circuit failure in the element isolation region 50 and reduce a leakage current in the element isolation region 50. it can.
[0049]
Further, by selectively growing the semiconductor buried layer 4 in the lateral direction using the insulating film 8 as a mask, the upper surfaces of both end portions of the insulating film 8 located in the element isolation region 50 can be easily formed when the semiconductor buried layer 4 is formed. Then, the semiconductor buried layer 4 covering the lower surface can be formed. Thereby, peeling of the insulating film 8 located in the element isolation region 50 can be effectively suppressed without complicating the manufacturing process.
[0050]
(Second Embodiment)
FIG. 13 is a sectional view showing an integrated semiconductor laser device according to the second embodiment of the present invention. Referring to FIG. 13, in the second embodiment, unlike the first embodiment, a case where the p-side electrode 16 is formed so as to be in direct contact with the upper surfaces of the ridge portions 2a and 3a will be described. The composition, film thickness, and structure of each layer other than the p-side electrode 16 of the second embodiment are the same as those of the first embodiment.
[0051]
In the second embodiment, the ridge portion 2a of the first semiconductor laser layer 2 having a double hetero structure corresponding to the oscillation wavelength 790 nm (infrared) on the semiconductor buried layer 4 and the oscillation wavelength 660 nm (red) are supported. A Cr layer having a thickness of about 0.15 μm and a thickness of about 1 μm from bottom to top so as to be in direct contact with the ridge portion 3a of the second semiconductor laser layer 3 having a double heterostructure. A p-side electrode 16 made of an Au layer having a thickness is formed. The two p-side electrodes 16 are examples of the “first electrode layer” and the “second electrode layer” in the present invention, respectively. A cavity 17 is formed on both sides of the contact portion between the p-side electrode 16 and the ridges 2a and 3a.
[0052]
As a manufacturing process of the integrated semiconductor laser device according to the second embodiment, first, the structure shown in FIG. 11 is formed by using the same process as that of the first embodiment shown in FIGS. Thereafter, the resist 11 is removed. Then, as shown in FIG. 13, a p-side electrode composed of a CrAu layer and an Au layer is used to directly contact the upper surfaces of the ridges 2a and 3a in a predetermined region on the semiconductor buried layer 4 by vapor deposition. 16 is formed. At this time, since the vapor deposition method has directionality, the p-side electrode 16 is not formed on both sides of the contact portion between the p-side electrode 16 and the ridge portions 2a and 3a, and the cavity portion 17 is formed. Thereafter, an AuGe layer having a thickness of about 0.1 μm and a Ni layer having a thickness of about 30 nm are formed on the back surface of the n-type GaAs substrate 1 from the back surface side of the n-type GaAs substrate 1 by vapor deposition. The n-side electrode 7 made of an Au layer having a thickness of about 0.5 μm is formed. Thereby, the integrated semiconductor laser device according to the second embodiment is manufactured.
[0053]
In the second embodiment, as described above, by forming the p-side electrode 16 made of a metal layer that has much better heat dissipation characteristics than the semiconductor layer so as to be in direct contact with the upper surfaces of the ridge portions 2a and 3a, respectively. Compared with the first embodiment in which the p-side electrode is formed on the ridge portions 2a and 3a, which are heat generation portions, via a p-type contact layer made of a semiconductor, the heat dissipation characteristics can be further improved.
[0054]
The remaining effects of the second embodiment are similar to those of the first embodiment.
[0055]
(Third embodiment)
FIG. 14 is a sectional view showing an integrated semiconductor laser device according to the third embodiment of the present invention. Referring to FIG. 14, in the third embodiment, an integrated semiconductor laser element in which a plurality of the same type of semiconductor lasers are monolithically integrated will be described, unlike the first and second embodiments.
[0056]
Specifically, the integrated semiconductor laser device according to the third embodiment has a double hetero structure corresponding to an oscillation wavelength of 790 nm (infrared) on an n-type GaAs substrate 41 as shown in FIG. A semiconductor laser layer 42 including two semiconductor laser element portions having ridge portions 42a and 42b at a predetermined interval is formed. The semiconductor laser layer 42 is composed of layers having the same composition and thickness as those of the first semiconductor laser layer 2 according to the first embodiment shown in FIG. Further, a convex portion 42c is formed in the element isolation region 60 located between the adjacent ridge portions 42a and 42b. The n-type GaAs substrate 41 is an example of the “substrate” in the present invention. The two semiconductor laser element portions of the semiconductor laser layer 42 are examples of the “first semiconductor laser element portion” and the “second semiconductor laser element portion” in the present invention, respectively. The ridge portion 42a is an example of the “first ridge portion” in the present invention, and the ridge portion 42b is an example of the “second ridge portion” in the present invention.
[0057]
Here, in the third embodiment, SiO 2 having a thickness of about 0.2 μm is formed on the upper surface of the convex portion 42 c located in the element isolation region 60. 2 An insulating film 48 made of a film is formed. A semiconductor buried layer 44 that functions as a current blocking layer made of n-type GaAs having a thickness of about 1 μm is formed so as to cover the side surfaces of the ridge portions 42a, 42b and the convex portion 42c. The semiconductor buried layer 44 is formed so as to cover the upper and lower surfaces of both end portions of the insulating film 48.
[0058]
On the semiconductor buried layer 44, two p-type contact layers 45 made of p-type GaAs having a thickness of about 1.5 μm are formed so as to be in contact with the upper surfaces of the ridge portions 42a and 42b, respectively. The two p-type contact layers 45 are examples of the “first semiconductor contact layer” and the “second semiconductor contact layer” in the present invention, respectively. The two p-type contact layers 45 are separated by an element isolation region 60. Further, on the p-type contact layer 45 located above the ridge portion 42a and on the p-type contact layer 45 located above the ridge portion 42b, respectively, approximately 0.15 μm from the lower layer to the upper layer. A p-side electrode 46 composed of a Cr layer having a thickness and an Au layer having a thickness of about 1 μm is formed. The two p-side electrodes 46 formed on the two p-type contact layers 45 are examples of the “first electrode layer” and the “second electrode layer” in the present invention, respectively. Then, on the back surface of the n-type GaAs substrate 41, from the back surface side of the n-type GaAs substrate 41, an AuGe layer having a thickness of about 0.1 μm, a Ni layer having a thickness of about 30 nm, and about 0.5 μm An n-side electrode 47 made of an Au layer having a thickness is formed.
[0059]
In the third embodiment, as described above, when a plurality of the same infrared semiconductor laser element portions are formed adjacent to each other with the element isolation region 60 interposed therebetween, the insulating film 48 is formed in the element isolation region 60. Since the contact between the p-type contact layer 45 and the convex portion 42c of the semiconductor laser layer 42 can be prevented, the leakage current can be reduced. Further, by forming the semiconductor buried layer 44 covering the side surfaces of the ridge portions 42a and 42b, the optical confinement characteristic can be improved as compared with the case where the buried layer made of an insulating film is formed. Thereby, the stability of the transverse mode of laser oscillation can be improved and the occurrence of kinks in the current-light output characteristics can be suppressed. Further, by forming the semiconductor buried layer 44 so as to cover the upper surface and the lower surface of both end portions of the insulating film 48, the end portion of the insulating film 48 is surrounded by the semiconductor buried layer 44. Unlike the conventional structure in which the electrode is formed only on the upper part, the insulating film 48 can be prevented from peeling off.
[0060]
15 to 19 are cross-sectional views for explaining a manufacturing process of the integrated semiconductor laser device according to the third embodiment shown in FIG. A manufacturing process for the integrated semiconductor laser device according to the third embodiment will be described below with reference to FIGS.
[0061]
First, as shown in FIG. 15, a semiconductor laser layer 42 made of an AlGaAs-based semiconductor having the structure shown in FIG. 2 is formed on an n-type GaAs substrate 41 by MOCVD. Thereafter, SiO 2 is formed on the ridge formation region and the element isolation region on the semiconductor laser layer 42 by using a plasma CVD method. 2 An insulating film 48 made of a film is formed with a thickness of about 0.2 μm. Using this insulating film 48 as a mask, a mixed solution of phosphoric acid and hydrogen peroxide water is used to form a semiconductor laser layer 42 made of an AlGaAs-based semiconductor with Al. 0.7 Ga 0.3 Wet etching is performed using the etching stop layer 24 made of As (see FIG. 2) as an etching stopper. Thereby, ridge portions 42a and 42b and a convex portion 42c as shown in FIG. 16 are formed.
[0062]
Next, as shown in FIG. 17, using the insulating film 48 as a mask, a region other than the element isolation region 60 and the upper surfaces of the ridge portions 42a and 43a is used as a current blocking layer made of n-type GaAs by using the MOCVD method. A functioning semiconductor buried layer 44 is grown to a thickness of about 1 μm. At this time, the lateral growth of the semiconductor buried layer 44 forms a shape in which the upper and lower surfaces of both end portions of the insulating film 48 located in the element isolation region 60 are surrounded by the semiconductor buried layer 44. Thereafter, a resist 49 is formed so as to cover a region other than the region where the insulating film 48 located on the ridge portions 42a and 42b is formed.
[0063]
Next, by using the resist 49 as a mask, the insulating film 48 located on the ridge portions 42a and 42b is removed by wet etching using hydrofluoric acid, thereby obtaining a shape as shown in FIG. Thereafter, the resist 49 is removed.
[0064]
Next, as shown in FIG. 19, a p-type contact layer 45 made of a p-type GaAs layer is formed on the semiconductor buried layer 44 so as to be in contact with the ridge portions 42 a and 42 b by MOCVD. Grow at a thickness of 5 μm.
[0065]
Finally, as shown in FIG. 14, from the bottom to the top, on the p-type contact layer 45 located on the ridge portion 42a and on the p-type contact layer 45 located on the ridge portion 42b, respectively. Then, a p-side electrode 46 composed of a Cr layer having a thickness of about 0.15 μm and an Au layer having a thickness of about 1 μm is formed. Then, on the back surface of the n-type GaAs substrate 41, from the back surface side of the n-type GaAs substrate 41, an AuGe layer having a thickness of about 0.1 μm, a Ni layer having a thickness of about 30 nm, and a thickness of about 0.5 μm. An n-side electrode 47 made of an Au layer having s is formed.
[0066]
In the manufacturing process according to the third embodiment, as described above, the insulating film 48 covering the element isolation region 60 is formed simultaneously with the insulating film 48 serving as an etching mask when forming the ridge portions 42a and 42b. The insulating film 48 can be formed in the element isolation region 60 without adding an additional process. This prevents the p-type contact layer 45 and the convex portion 42c of the semiconductor laser layer 42 from coming into contact with each other by the insulating film 48 formed in the element isolation region 60 without adding a new process. Generation of a leakage current can be suppressed. Further, the semiconductor buried layer 44 is grown in the lateral direction using the insulating film 48 as a mask, whereby the upper and lower surfaces of both end portions of the insulating film 48 located in the element isolation region 60 are buried with the semiconductor buried layer 44. Therefore, it is possible to effectively prevent the insulating film 48 in the element isolation region 60 from peeling without complicating the manufacturing process.
[0067]
(Fourth embodiment)
FIG. 20 is a sectional view showing an integrated semiconductor laser device according to the fourth embodiment of the present invention. Referring to FIG. 20, in the fourth embodiment, an example in which the p-side electrode 56 is formed so as to be in direct contact with the upper surfaces of the ridge portions 42a and 42b in the third embodiment will be described. The composition, film thickness, and structure of each layer other than the p-side electrode 56 of the fourth embodiment are the same as those of the third embodiment.
[0068]
In the integrated semiconductor laser device according to the fourth embodiment, the semiconductor buried layer is in direct contact with the upper surfaces of the ridge portions 42a and 42b of the semiconductor laser layer 42 having a double hetero structure corresponding to an emission wavelength of 790 nm (infrared). A p-side electrode 56 made of a Cr layer having a thickness of about 0.15 μm and an Au layer having a thickness of about 1 μm is formed so as to extend from the bottom to the top. The two p-side electrodes 56 are examples of the “first electrode layer” and the “second electrode layer” in the present invention, respectively. A cavity 57 is formed on both sides of the contact portion between the p-side electrode 56 and the ridges 42a and 42b.
[0069]
As a manufacturing process of the integrated semiconductor laser device according to the fourth embodiment, first, the structure shown in FIG. 18 is formed by using a process similar to the manufacturing process of the third embodiment shown in FIGS. To do. Thereafter, the resist 49 is removed. Then, as shown in FIG. 20, using a vapor deposition method, a thickness of about 0.15 μm is formed from the bottom to the top so as to contact the upper surfaces of the ridge portions 42a and 42b on the semiconductor buried layer 44, respectively. A p-side electrode 56 composed of a Cr layer and an Au layer having a thickness of about 1 μm is formed. At this time, since the vapor deposition method has directionality, the p-side electrode 56 is not formed on both sides of the contact portion between the p-side electrode 56 and the ridge portions 42a and 42b, and the cavity 57 is formed. Thereafter, an AuGe layer having a thickness of about 0.1 μm and a Ni layer having a thickness of about 30 nm are formed on the back surface of the n-type GaAs substrate 41 from the back surface side of the n-type GaAs substrate 41 by vapor deposition. Then, an n-side electrode 47 made of an Au layer having a thickness of about 0.5 μm is formed. Thereby, the integrated semiconductor laser device according to the fourth embodiment is manufactured.
[0070]
In the fourth embodiment, as described above, the p-side electrode 56 made of a metal layer having a heat dissipation characteristic far superior to that of the semiconductor layer is formed so as to be in direct contact with the upper surfaces of the ridge portions 42a and 42b. Thus, the heat dissipation characteristics can be further improved as compared with the third embodiment in which the p-side electrode is formed on the ridge portions 42a and 42b, which are heat generation portions, via a p-type contact layer made of a semiconductor.
[0071]
The remaining effects of the fourth embodiment are similar to those of the aforementioned third embodiment.
[0072]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
[0073]
For example, in the above embodiment, GaAs that also functions as a light absorption layer with respect to the laser oscillation wavelength is used as the material of the semiconductor buried layer that functions as the current blocking layer. However, the present invention is not limited to this, and the light absorption layer is not limited thereto. The embedded semiconductor layer may be formed of InAlP that does not function as AlAl, AlGaAs with a high Al composition (for example, Al composition of 80% or more), or a laminated material containing these. Thereby, a highly efficient integrated semiconductor laser element with little optical loss can be obtained.
[0074]
In the third embodiment and the fourth embodiment, the example in which a plurality of semiconductor laser element portions having an oscillation wavelength (infrared) in the 790 nm band are monolithically integrated has been described. However, the present invention is not limited to this, The present invention is also applicable to a case where a plurality of semiconductor laser element portions having an oscillation wavelength (red) in the 660 nm band are monolithically integrated.
[0075]
In the above embodiment, the insulating film formed in the element isolation region is SiO. 2 Although a film was used, the present invention is not limited to this, and SiN or TiO 2 Other insulating films such as may be used.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an integrated semiconductor laser device according to a first embodiment of the present invention.
2 is a cross-sectional view showing a detailed structure of a first semiconductor laser layer of the integrated semiconductor laser device according to the first embodiment shown in FIG. 1;
3 is a sectional view showing a detailed structure of a second semiconductor laser layer of the integrated semiconductor laser device according to the first embodiment shown in FIG. 1; FIG.
4 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the first embodiment shown in FIG. 1; FIG.
5 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the first embodiment shown in FIG. 1; FIG.
6 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the first embodiment shown in FIG. 1; FIG.
7 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the first embodiment shown in FIG. 1; FIG.
8 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the first embodiment shown in FIG. 1; FIG.
9 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the first embodiment shown in FIG. 1; FIG.
10 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the first embodiment shown in FIG. 1; FIG.
11 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the first embodiment shown in FIG. 1; FIG.
12 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the first embodiment shown in FIG. 1; FIG.
FIG. 13 is a sectional view showing an integrated semiconductor laser device according to a second embodiment of the present invention.
FIG. 14 is a sectional view showing an integrated semiconductor laser device according to a third embodiment of the present invention.
15 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the third embodiment shown in FIG. 14; FIG.
16 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the third embodiment shown in FIG. 14; FIG.
17 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the third embodiment shown in FIG. 14; FIG.
18 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the third embodiment shown in FIG. 14; FIG.
19 is a cross-sectional view for explaining a manufacturing process of the integrated semiconductor laser element according to the third embodiment shown in FIG. 14; FIG.
FIG. 20 is a sectional view showing an integrated semiconductor laser device according to a fourth embodiment of the present invention.
FIG. 21 is a sectional view showing a conventional integrated semiconductor laser device.
22 is a cross-sectional view for explaining a manufacturing process of the conventional integrated semiconductor laser element shown in FIG. 21. FIG.
23 is a cross-sectional view for explaining a manufacturing process of the conventional integrated semiconductor laser element shown in FIG. 21. FIG.
24 is a cross-sectional view for explaining a manufacturing process of the conventional integrated semiconductor laser element shown in FIG. 21. FIG.
25 is a cross-sectional view for explaining a manufacturing process of the conventional integrated semiconductor laser element shown in FIG. 21. FIG.
26 is a cross-sectional view for explaining a manufacturing process of the conventional integrated semiconductor laser element shown in FIG. 21. FIG.
27 is a cross-sectional view for explaining a manufacturing process for the conventional integrated semiconductor laser element shown in FIG. 21; FIG.
28 is a cross-sectional view for explaining a manufacturing process of the conventional integrated semiconductor laser element shown in FIG. 21. FIG.
29 is a cross-sectional view for illustrating a manufacturing process of the conventional integrated semiconductor laser element shown in FIG. 21. FIG.
30 is a cross-sectional view for illustrating a manufacturing process of the conventional integrated semiconductor laser element shown in FIG. 21. FIG.
FIG. 31 is a cross-sectional view for explaining a manufacturing process for the conventional integrated semiconductor laser element shown in FIG. 21;
[Explanation of symbols]
1, 41 n-type GaAs substrate (substrate)
2 First semiconductor laser layer (first semiconductor laser element portion)
3 Second semiconductor laser layer (second semiconductor laser element portion)
2a, 42a Ridge part (first ridge part)
3a, 42b Ridge part (second ridge part)
5, 45 p-type contact layer (first semiconductor contact layer, second semiconductor contact layer)
6, 16, 46, 56 p-side electrode (first electrode layer, second electrode layer)
8, 48 Insulating film
42 Semiconductor laser layer
47 n-side electrode

Claims (6)

基板上に、素子分離領域を挟むように、第１半導体レーザ素子部および第２半導体レーザ素子部を形成する工程と、
前記第１半導体レーザ素子部の第１リッジ部が形成される領域上、前記第２半導体レーザ素子部の第２リッジ部が形成される領域上、および、前記素子分離領域をそれぞれ覆うように、絶縁膜を同時に形成する工程と、
前記絶縁膜をマスクとして、前記第１半導体レーザ素子部および前記第２半導体レーザ素子部をエッチングすることによって、それぞれ、前記第１リッジ部および前記第２リッジ部を形成する工程と、
その後、前記絶縁膜をマスクとして、前記第１半導体レーザ素子部および前記第２半導体レーザ素子部の所定領域に、半導体埋め込み層を成長させる工程とを備えた、半導体レーザ素子の製造方法。Forming a first semiconductor laser element portion and a second semiconductor laser element portion on the substrate so as to sandwich the element isolation region;
Covering the region where the first ridge portion of the first semiconductor laser element portion is formed, the region where the second ridge portion of the second semiconductor laser element portion is formed, and the element isolation region, respectively. Forming an insulating film at the same time ;
Forming the first ridge portion and the second ridge portion by etching the first semiconductor laser element portion and the second semiconductor laser element portion, respectively, using the insulating film as a mask;
And a step of growing a semiconductor buried layer in a predetermined region of the first semiconductor laser element portion and the second semiconductor laser element portion using the insulating film as a mask. 前記半導体埋め込み層を成長させる工程は、
前記絶縁膜の端部の下面および上面を覆うように、前記半導体埋め込み層を成長させる工程を含む、請求項１に記載の半導体レーザ素子の製造方法。The step of growing the semiconductor buried layer includes:
The method for manufacturing a semiconductor laser device according to claim 1, further comprising a step of growing the semiconductor buried layer so as to cover a lower surface and an upper surface of an end portion of the insulating film. 前記半導体埋め込み層を成長させる工程の後、前記絶縁膜のうち、前記第１リッジ部および前記第２リッジ部の上面上に位置する絶縁膜を除去する工程と、
その後、前記素子分離領域に位置する前記絶縁膜をマスクとして、前記第１リッジ部の上面および前記第２リッジ部の上面にそれぞれ接触する第１半導体コンタクト層および第２半導体コンタクト層を成長させる工程とをさらに備える、請求項１または２に記載の半導体レーザ素子の製造方法。After the step of growing the semiconductor buried layer, removing the insulating film located on the top surfaces of the first ridge portion and the second ridge portion of the insulating film;
Thereafter, using the insulating film located in the element isolation region as a mask, growing a first semiconductor contact layer and a second semiconductor contact layer that are in contact with the upper surface of the first ridge portion and the upper surface of the second ridge portion, respectively. The method for manufacturing a semiconductor laser device according to claim 1, further comprising: 前記半導体埋め込み層を成長させる工程の後、前記絶縁膜のうち、前記第１リッジ部の上面上および前記第２リッジ部の上面上に位置する絶縁膜を除去する工程と、
その後、前記第１リッジ部の上面および前記第２リッジ部の上面にそれぞれ接触するように、金属層からなる第１電極層および第２電極層を形成する工程とをさらに備える、請求項１または２に記載の半導体レーザ素子の製造方法。Removing the insulating film located on the upper surface of the first ridge portion and the upper surface of the second ridge portion of the insulating film after the step of growing the semiconductor buried layer;
And then forming a first electrode layer and a second electrode layer made of a metal layer so as to be in contact with the upper surface of the first ridge portion and the upper surface of the second ridge portion, respectively. 3. A method for producing a semiconductor laser device according to 2. 基板上に、素子分離領域を挟むように形成された第１リッジ部を含む第１半導体レーザ素子部および第２リッジ部を含む第２半導体レーザ素子部と、
前記素子分離領域に形成された絶縁膜と、
前記第１リッジ部および前記第２リッジ部の側面を覆うとともに、前記素子分離領域に形成された絶縁膜の端部の上面および下面を覆うように形成された半導体埋め込み層とを備えた、半導体レーザ素子。A first semiconductor laser element portion including a first ridge portion and a second semiconductor laser element portion including a second ridge portion formed on the substrate so as to sandwich the element isolation region;
An insulating film formed in the element isolation region;
A semiconductor buried layer that covers side surfaces of the first ridge portion and the second ridge portion, and a semiconductor buried layer formed so as to cover an upper surface and a lower surface of an end portion of the insulating film formed in the element isolation region. Laser element. 前記第１リッジ部および前記第２リッジ部の上面に接触するようにそれぞれ形成された金属層からなる第１電極層および第２電極層をさらに備える、請求項５に記載の半導体レーザ素子。  6. The semiconductor laser device according to claim 5, further comprising a first electrode layer and a second electrode layer made of a metal layer formed so as to be in contact with upper surfaces of the first ridge portion and the second ridge portion, respectively.
JP2002357426A 2002-12-10 2002-12-10 Semiconductor laser device and method for manufacturing semiconductor laser device Expired - Lifetime JP4090337B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002357426A JP4090337B2 (en) 2002-12-10 2002-12-10 Semiconductor laser device and method for manufacturing semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002357426A JP4090337B2 (en) 2002-12-10 2002-12-10 Semiconductor laser device and method for manufacturing semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2004193232A JP2004193232A (en) 2004-07-08
JP4090337B2 true JP4090337B2 (en) 2008-05-28

Family

ID=32757428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002357426A Expired - Lifetime JP4090337B2 (en) 2002-12-10 2002-12-10 Semiconductor laser device and method for manufacturing semiconductor laser device

Country Status (1)

Country Link
JP (1) JP4090337B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120668A (en) * 2004-10-19 2006-05-11 Mitsubishi Electric Corp Semiconductor laser
KR100568320B1 (en) 2004-10-26 2006-04-05 삼성전기주식회사 Method of producing multi-wavelength semiconductor laser device
KR100568323B1 (en) 2004-10-29 2006-04-05 삼성전기주식회사 Method of producing multi-wavelength semiconductor laser device
JP2007287755A (en) * 2006-04-12 2007-11-01 Rohm Co Ltd Semiconductor laser
JP2013165275A (en) * 2013-03-12 2013-08-22 Rohm Co Ltd Semiconductor laser element
US20230327405A1 (en) * 2020-11-06 2023-10-12 Mitsubishi Electric Corporation Optical semiconductor device

Also Published As

Publication number Publication date
JP2004193232A (en) 2004-07-08

Similar Documents

Publication Publication Date Title
JP4352337B2 (en) Semiconductor laser and semiconductor laser device
US7456039B1 (en) Method for manufacturing semiconductor optical device
JP2010074131A (en) Semiconductor light emitting device and method for manufacturing same
JPH11354888A (en) Semiconductor light-emitting device and its manufacture
JP2002043693A (en) Surface light laser with multiple wavelength and its manufacturing method
JP2006278661A (en) Optical semiconductor element and its manufacturing method, and optical semiconductor device
US20070253457A1 (en) Semiconductor laser device and method for fabricating the same
JP2004014569A (en) Semiconductor laser and its manufacturing method
JP3718952B2 (en) Semiconductor laser
JP4090337B2 (en) Semiconductor laser device and method for manufacturing semiconductor laser device
JP2008021885A (en) Semiconductor wafer, manufacturing method therefor, semiconductor device, and manufacturing method therefor
JP2002171021A (en) Semiconductor laser, manufacturing method for the semiconductor laser, and mounting method
JP2004146527A (en) Semiconductor laser element and method of manufacturing the same
JP2006093682A (en) Semiconductor laser and method of manufacturing the same
JP2001244560A (en) Semiconductor light emitting device and its manufacturing method
JP5872790B2 (en) Semiconductor laser device
JP4056717B2 (en) Semiconductor laser and manufacturing method thereof
JP2010238715A (en) Method for manufacturing semiconductor light-emitting element, and semiconductor light-emitting element
JPH11340570A (en) Photoelectric conversion element and its manufacture
JP3950590B2 (en) Semiconductor laser and manufacturing method thereof
US7180925B2 (en) Semiconductor laser device and manufacturing method therefor
JP2002198613A (en) Semiconductor device having salient structure, and method of manufacturing the semiconductor device
JP4497606B2 (en) Semiconductor laser device
JPH1041583A (en) Semiconductor light-emitting device
JP2002124734A (en) Semiconductor light emitting device and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110307

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130307

Year of fee payment: 5