JPH10290043A - Semiconductor laser - Google Patents

Semiconductor laser

Info

Publication number
JPH10290043A
JPH10290043A JP9741797A JP9741797A JPH10290043A JP H10290043 A JPH10290043 A JP H10290043A JP 9741797 A JP9741797 A JP 9741797A JP 9741797 A JP9741797 A JP 9741797A JP H10290043 A JPH10290043 A JP H10290043A
Authority
JP
Japan
Prior art keywords
layer
optical waveguide
region
laminated structure
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9741797A
Other languages
Japanese (ja)
Other versions
JP3718952B2 (en
Inventor
Tomoko Kadowaki
朋子 門脇
Tatsuya Kimura
達也 木村
Hitoshi Tada
仁史 多田
Masatoshi Fujiwara
正敏 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP09741797A priority Critical patent/JP3718952B2/en
Publication of JPH10290043A publication Critical patent/JPH10290043A/en
Application granted granted Critical
Publication of JP3718952B2 publication Critical patent/JP3718952B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress a leakage current flowing into a zinc diffusion region constituting a window structure part by a method wherein the window structure part in which. the band gap energy of the part of an active layer is larger than that of other parts of the active layer in an optical waveguide is provided and a high-resistance region is formed between the upper part of the window structure part in a current blocking layer and a laminated structure. SOLUTION: Window structure parts (zinc diffusion regions) 31 are formed in both end parts of an optical waveguide, and a high-resistance region 32 is formed between parts which are situated on the window structure parts 31 in a current blocking layer 23 and a laminated structure 22. The window structure parts 31 are formed by diffusing impurities such as zinc or the like. Thereby, the band gap energy of the part of an active layer 25 in the window structure parts 31 is made larger than the band gap energy of other parts (parts in which zinc is not diffused) of the active layer 25 in the optical waveguide. As a result, it is possible to effectively suppress a leakage current flowing into the window structure parts 31 via the current blocking layer 23.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体レーザに関
し、特に、いわゆる端面窓構造を有する半導体レーザに
おける端面窓構造に起因するリーク電流の低減に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser and, more particularly, to a semiconductor laser having a so-called edge window structure, which reduces leakage current caused by the edge window structure.

【0002】[0002]

【従来の技術】近年、光ディスク装置等においては、信
号の読み取り,記憶の両方を半導体レーザを用いて行う
ことから、半導体レーザの高出力化への要求が高まって
いる。そこで、従来の半導体レーザでは、その高出力化
のためのアプローチの一つとして、いわゆる「端面窓構
造」が採用されている。
2. Description of the Related Art In recent years, in optical disk devices and the like, both reading and storage of signals are performed by using a semiconductor laser, so that a demand for higher output of the semiconductor laser is increasing. Therefore, in a conventional semiconductor laser, a so-called “end face window structure” is adopted as one of approaches for increasing the output.

【0003】この端面窓構造は、半導体レーザを構成す
る光導波路の端面部に亜鉛(Zn)等の不純物を拡散
し、該端面部のバンドギャップエネルギーを増大させる
ことにより、光導波路の端面部での光吸収を抑制するも
のである。この端面窓構造により、半導体レーザの光出
射端面の劣化を効果的に抑制しつつ、半導体レーザの高
出力化を図ることができる。
[0003] This end face window structure is such that an impurity such as zinc (Zn) is diffused into the end face of an optical waveguide constituting a semiconductor laser and the band gap energy of the end face is increased, so that the end face of the optical waveguide is formed. Is to suppress the light absorption. With this end face window structure, it is possible to increase the output of the semiconductor laser while effectively suppressing the deterioration of the light emitting end face of the semiconductor laser.

【0004】図12(a) は、従来の端面窓構造を有する
半導体レーザの構造を示す斜視図である。また、図12
(b) は、図12(a) におけるA−A断面図,図12(c)
は、図12(a) におけるB−B断面図である。
FIG. 12A is a perspective view showing the structure of a conventional semiconductor laser having an end face window structure. FIG.
FIG. 12B is a sectional view taken along the line AA in FIG.
FIG. 13 is a sectional view taken along the line BB in FIG.

【0005】これらの図を参照して従来の半導体レーザ
LDの構造について説明すると、この半導体レーザLD
は、n−GaAs基板1上に設けられ、いわゆるMQW
の活性層3をn−AlGaInP下クラッド層(第1導
電型下クラッド層)2と、p−AlGaInP上クラッ
ド層(第2導電型上クラッド層)4との間に挟持した積
層構造200を有している。
Referring to these drawings, the structure of a conventional semiconductor laser LD will be described.
Is provided on the n-GaAs substrate 1 and is a so-called MQW
Has a laminated structure 200 in which an active layer 3 is sandwiched between an n-AlGaInP lower cladding layer (first lower cladding layer) 2 and a p-AlGaInP upper cladding layer (second upper cladding layer) 4. doing.

【0006】ここで、上記上クラッド層4は、上記活性
層3上の全面に形成された厚さ約0.2μmのp−Al
GaInP第1上クラッド層4aと、該第1上クラッド
層4aの所定の帯状領域上に形成された厚さ約1.25
μmのp−AlGaInP第2上クラッド層4bとから
構成されており、該第2上クラッド層4bの上面部分に
は、厚さ約0.1μmのp−GaInPバンド不連続緩
和層7が形成されている。また上記下クラッド層2の厚
さは約1.5μmとなっている。また、上記第1上クラ
ッド層4aの表面には、厚さ60オングストロームのp
−GaInPエッチングストッパ層5が形成されてい
る。
Here, the upper cladding layer 4 is formed on the entire surface of the active layer 3 by p-Al having a thickness of about 0.2 μm.
GaInP first upper cladding layer 4a and a thickness of about 1.25 formed on a predetermined band-shaped region of the first upper cladding layer 4a.
a second p-AlGaInP second upper cladding layer 4b having a thickness of about 0.1 μm, and a p-GaInP band discontinuous relaxation layer 7 having a thickness of about 0.1 μm is formed on the upper surface of the second upper cladding layer 4b. ing. The thickness of the lower cladding layer 2 is about 1.5 μm. The surface of the first upper cladding layer 4a has a thickness of 60 .ANG.
A -GaInP etching stopper layer 5 is formed.

【0007】このエッチングストッパ層5上の、上記第
2上クラッド層4bの両側には、該積層構造200にお
ける光導波路を構成する所定の帯状領域に駆動電流が集
中するよう該駆動電流をブロックするn−GaAs電流
ブロック層8が形成されており、上記積層構造200に
おける第2上クラッド層4bと、その下側の第1上クラ
ッド層4a,活性層3及び下クラッド層2の、該クラッ
ド4bに対応する部分とにより、上記光導波路が構成さ
れている。
On both sides of the second upper cladding layer 4b on the etching stopper layer 5, the driving current is blocked so that the driving current concentrates on a predetermined band-shaped region constituting the optical waveguide in the laminated structure 200. An n-GaAs current blocking layer 8 is formed, and the second upper cladding layer 4b in the laminated structure 200 and the cladding 4b of the first upper cladding layer 4a, the active layer 3 and the lower cladding layer 2 thereunder are formed. The optical waveguide is constituted by the portions corresponding to the above.

【0008】また、上記積層構造200は、上記光導波
路の両端部分にZnの拡散により形成された、その活性
層部分のバンドギャップエネルギーが該光導波路の他の
活性層部分のバンドギャップエネルギーより大きい拡散
領域10を有しており、上記電流ブロック層8はその一
部が該光導波路両端の拡散領域10上に位置する構造と
なっている。
In the laminated structure 200, the bandgap energy of the active layer portion formed by diffusing Zn at both ends of the optical waveguide is larger than the bandgap energy of the other active layer portion of the optical waveguide. The current blocking layer 8 has a structure in which a part thereof is located on the diffusion region 10 at both ends of the optical waveguide.

【0009】また、上記バンド不連続緩和層7及び電流
ブロック層8上には全面にp−GaAsコンタクト層9
が形成されており、このコンタクト層9上にはp電極
(表面電極)9aが形成され、上記基板1の裏面側には
n電極(裏面電極)1aが形成されている。
A p-GaAs contact layer 9 is formed on the entire surface of the band discontinuity relaxation layer 7 and the current block layer 8.
A p-electrode (front electrode) 9 a is formed on the contact layer 9, and an n-electrode (back electrode) 1 a is formed on the back side of the substrate 1.

【0010】なお、上記Zn拡散領域10がいわゆる窓
領域であって、かかる窓領域が形成されている半導体レ
ーザは、一般に端面窓構造を有する半導体レーザと呼ば
れている。
The Zn diffusion region 10 is a so-called window region, and the semiconductor laser having such a window region is generally called a semiconductor laser having an end face window structure.

【0011】このような構成の半導体レーザLDでは、
上記各電極9a,1aに駆動電圧を印加すると、上記積
層構造200中を主電流Imが流れ、これにより活性層
3にてレーザ光Lが発生して光導波路の光出射端面から
出射される。
In the semiconductor laser LD having such a configuration,
When a drive voltage is applied to each of the electrodes 9a and 1a, a main current Im flows in the laminated structure 200, whereby laser light L is generated in the active layer 3 and emitted from the light emitting end face of the optical waveguide.

【0012】この際、光導波路の端面部分にはZn拡散
領域10が形成され、この部分での活性層のバンドギャ
ップエネルギーが他の部分に比べて大きくなっているの
で、上記光出射端面部でのレーザ光の吸収はほとんどな
く、高出力でのレーザ発振を良好に行うことができる。
At this time, a Zn diffusion region 10 is formed at the end face portion of the optical waveguide, and the band gap energy of the active layer at this portion is larger than at other portions. Laser light is hardly absorbed, and laser oscillation at high output can be performed satisfactorily.

【0013】次に、この半導体レーザLDの製造方法に
ついて説明する。図13(a) ないし(e) は、半導体レー
ザLDの製造方法を主要工程順に示す図である。半導体
レーザLDは、次のようにして製造することができる。
Next, a method of manufacturing the semiconductor laser LD will be described. FIGS. 13A to 13E are diagrams showing a method of manufacturing a semiconductor laser LD in the order of main steps. The semiconductor laser LD can be manufactured as follows.

【0014】始めに、n−GaAs基板1上に、n−A
lGaInP下クラッド層2,活性層3,p−AlGa
InP第1上クラッド層4a,p−GaInPエッチン
グストッパ層5,p−AlGaInP第2上クラッド層
4bおよびp−GaInPバンド不連続緩和層7を順次
結晶成長させる(図13(a) 参照)。このとき、上記n
−AlGaInP下クラッド層2は約1.5μm厚に、
p−AlGaInP第1上クラッド層4aは約0.2μ
m厚に、p−AlGaInP第2上クラッド層4bは約
1.25μm厚に、そして、p−GaInPバンド不連
続緩和層7は約0.1μm厚にそれぞれ形成する。な
お、この結晶成長には、有機金属気相成長(MOCV
D)法や分子線エピタキシー(MBE)法等を用いる。
First, on an n-GaAs substrate 1, n-A
1GaInP lower cladding layer 2, active layer 3, p-AlGa
The InP first upper cladding layer 4a, the p-GaInP etching stopper layer 5, the p-AlGaInP second upper cladding layer 4b, and the p-GaInP band discontinuous relaxation layer 7 are sequentially crystal-grown (see FIG. 13A). At this time, the above n
-The AlGaInP lower cladding layer 2 is about 1.5 μm thick,
The p-AlGaInP first upper cladding layer 4a has a thickness of about 0.2 μm.
The p-AlGaInP second upper cladding layer 4b is formed to have a thickness of about 1.25 μm, and the p-GaInP band discontinuous relaxation layer 7 is formed to have a thickness of about 0.1 μm. Note that this crystal growth includes metal organic chemical vapor deposition (MOCV).
D) or molecular beam epitaxy (MBE).

【0015】続いて、全面に厚さ約500オングストロ
ームのSiN膜11を形成した後、SiN膜11の、光
導波路の両端部となるべき部分を、その幅W1が数十μ
m程度となるようパターニングにより除去し、開口11
aを形成する(図13(b) 参照)。そして、拡散源とな
るZnO膜及びキャップ層としてのSiO2 膜(図示せ
ず)を各々1000オングストローム厚の厚さで上記S
iN膜11上に成膜し、その後、熱処理を行うことによ
り、上記SiN膜11の開口11a内に露出する部分に
選択的に亜鉛(Zn)を拡散する。これにより、Zn拡
散領域10が形成される(図13(c) 参照)。その後、
上記ZnO膜及びSiO2 膜を除去する。
Subsequently, after a SiN film 11 having a thickness of about 500 Å is formed on the entire surface, the portions of the SiN film 11 that are to be both ends of the optical waveguide are formed with a width W1 of several tens μm.
m by patterning so that the opening 11
a is formed (see FIG. 13B). Then, a ZnO film serving as a diffusion source and a SiO 2 film (not shown) serving as a cap layer are each formed to a thickness of 1000 Å by the S
By forming a film on the iN film 11 and then performing a heat treatment, zinc (Zn) is selectively diffused into a portion of the SiN film 11 exposed in the opening 11a. Thus, a Zn diffusion region 10 is formed (see FIG. 13C). afterwards,
The ZnO film and the SiO 2 film are removed.

【0016】さらに上記SiN膜11のパターニングを
行って、約3μm幅のストライプパターンを有する部分
11bを、上記両Zn拡散領域10を結ぶ方向に沿って
形成する。このとき、Zn拡散領域10上にはSiN膜
がないため、この部分の、光導波路となるべき部分に
は、レジスト12を被覆する(図13(d) 参照)。
Further, by patterning the SiN film 11, a portion 11b having a stripe pattern with a width of about 3 μm is formed along a direction connecting both Zn diffusion regions 10. At this time, since there is no SiN film on the Zn diffusion region 10, the portion to be the optical waveguide in this portion is covered with the resist 12 (see FIG. 13D).

【0017】そして、ウェットエッチング法により上記
レジスト12及びSiN膜11bをマスクとして、上記
バンド不連続緩和層7及び第2上クラッド層4bを選択
的にエッチングして、上記積層構造200における光導
波路となる部分を形成する。この選択エッチング時のエ
ッチング深さは、エッチングストッパ層5によりエッチ
ングが停止することにより制御される。
Then, the band discontinuous relaxation layer 7 and the second upper cladding layer 4b are selectively etched by the wet etching method using the resist 12 and the SiN film 11b as a mask, thereby forming an optical waveguide in the laminated structure 200. Is formed. The etching depth at the time of this selective etching is controlled by stopping the etching by the etching stopper layer 5.

【0018】次に上記レジスト12を除去した後、Si
N膜11bを選択成長マスクとしてn−GaAs電流ブ
ロック層8を埋め込み成長させる(図13(e) 参照)。
Next, after removing the resist 12, Si
The n-GaAs current block layer 8 is buried and grown using the N film 11b as a selective growth mask (see FIG. 13E).

【0019】次に、SiN膜11bを除去し、p−Ga
Asコンタクト層9を全面に結晶成長させ(図12(a)
参照)、最後に、p−GaAsコンタクト層9上にp−
オーミック電極9aを形成し、n−GaAs基板1の裏
面側にn−オーミック電極1aを形成して、上記半導体
レーザLDを完成する。
Next, the SiN film 11b is removed and p-Ga
Crystal growth is performed on the entire surface of the As contact layer 9 (FIG. 12A).
Finally, p-GaAs contact layer 9 has p-
An ohmic electrode 9a is formed, and an n-ohmic electrode 1a is formed on the back surface of the n-GaAs substrate 1, thereby completing the semiconductor laser LD.

【0020】[0020]

【発明が解決しようとする課題】ところで、かかる端面
窓構造を有する半導体レーザLDでは、半導体レーザL
Dの光出射端面の窓構造としての亜鉛拡散領域10は、
キャリア濃度1018〜1019cm-3程度の高濃度p型領
域となっていることから、拡散を行わないほかの領域に
比べて抵抗が低い。このため、亜鉛拡散領域10にてリ
ーク電流が流れやすいという問題がある。
By the way, in the semiconductor laser LD having such an end face window structure, the semiconductor laser L
The zinc diffusion region 10 as a window structure of the light emission end face of D
Since it is a high-concentration p-type region having a carrier concentration of about 10 18 to 10 19 cm −3 , the resistance is lower than that of other regions where diffusion is not performed. Therefore, there is a problem that a leak current easily flows in the zinc diffusion region 10.

【0021】加えて、亜鉛拡散領域10がn−GaAs
基板1まで到達している場合、Znの拡散が行われてい
ない領域では、GaInPまたはAlGaInP領域中
にpn接合が形成されているのに対し、亜鉛拡散領域1
0では、GaAs領域中にpn接合が形成される。Ga
As領域中のpn接合は、GaInPまたはAlGaI
nP領域中のpn接合に比べてバンドギャップエネルギ
ーが小さいため、亜鉛拡散領域(窓構造)10の方がリ
ーク電流が流れやすくなる。
In addition, the zinc diffusion region 10 is made of n-GaAs
When reaching the substrate 1, the pn junction is formed in the GaInP or AlGaInP region in the region where Zn is not diffused, whereas the zinc diffusion region 1
At 0, a pn junction is formed in the GaAs region. Ga
The pn junction in the As region is made of GaInP or AlGaI.
Since the band gap energy is smaller than that of the pn junction in the nP region, the leak current flows more easily in the zinc diffusion region (window structure) 10.

【0022】ここで、リーク電流としては、図12(c)
に示すように、主に次の3つが考えられる。
Here, the leakage current is shown in FIG.
As shown in (1), the following three are mainly considered.

【0023】第1のリーク電流は、電流ブロック層8の
電流ブロック効果が十分でない場合に電流ブロック層8
を介して亜鉛拡散領域10に流れ込むリーク電流Ir1で
ある。
The first leak current is generated when the current blocking effect of the current blocking layer 8 is not sufficient.
Is the leak current Ir1 flowing into the zinc diffusion region 10 via

【0024】第2のリーク電流は、p−GaAsコンタ
クト層9から亜鉛拡散領域10に直接流れ込むリーク電
流Ir2である。
The second leak current is a leak current Ir2 flowing directly from the p-GaAs contact layer 9 to the zinc diffusion region 10.

【0025】第3のリーク電流は、p−GaAsコンタ
クト層9からp−AlGaInP第2上クラッド層4b
を通って亜鉛拡散領域10に流れ込むリーク電流Ir3で
ある。
The third leak current flows from the p-GaAs contact layer 9 to the p-AlGaInP second upper cladding layer 4b.
Leakage current Ir3 flowing into the zinc diffusion region 10 through

【0026】これらリーク電流が発生すると、半導体レ
ーザLDのしきい値や所望の光出力を発生させるための
消費電力が大きくなる等の種々の問題が起こる。
When these leakage currents occur, various problems occur, such as an increase in the threshold value of the semiconductor laser LD and an increase in power consumption for generating a desired optical output.

【0027】本発明は、かかる背景の下になされたもの
であり、窓構造を構成する亜鉛拡散領域に流れ込むリー
ク電流を抑制することができる半導体レーザを提供する
ことを目的とする。
The present invention has been made under such a background, and has as its object to provide a semiconductor laser capable of suppressing a leak current flowing into a zinc diffusion region constituting a window structure.

【0028】[0028]

【課題を解決するための手段】本発明(請求項1)に係
る半導体レーザは、第1導電型半導体基板と、該半導体
基板上に設けられ、活性層を第1導電型下クラッド層と
第2導電型上クラッド層との間に挟持してなる積層構造
と、該積層構造の表面側に配置された表面電極と、上記
半導体基板の裏面側に配置された裏面電極と、該積層構
造と表面電極との間に形成され、該積層構造における光
導波路を構成する所定の帯状領域に駆動電流が集中する
よう該駆動電流をブロックする第1導電型電流ブロック
層とを備え、上記積層構造は、上記光導波路の両端部分
に不純物の拡散により形成された、その活性層部分のバ
ンドギャップエネルギーが該光導波路の他の活性層部分
のバンドギャップエネルギーより大きい窓構造部を有
し、上記電流ブロック層の、上記窓構造部上に位置する
部分と、上記積層構造との間には、高抵抗領域が設けら
れていることを特徴とするものである。
A semiconductor laser according to the present invention (Claim 1) has a semiconductor substrate of a first conductivity type, and an active layer provided on the semiconductor substrate and having an active layer of a first conductivity type and a lower cladding layer. A laminated structure sandwiched between a two-conductivity-type upper cladding layer, a front electrode disposed on the front surface side of the laminated structure, a back electrode disposed on the back surface side of the semiconductor substrate, A first conductivity type current blocking layer formed between the first electrode and the surface electrode to block the driving current so that the driving current is concentrated on a predetermined band-shaped region constituting the optical waveguide in the laminated structure. A window structure formed at both ends of the optical waveguide by diffusion of impurities, wherein the bandgap energy of the active layer portion is larger than the bandgap energies of the other active layer portions of the optical waveguide; Layer, a portion located on the window structure, between the above lamination structure, and is characterized in that the high-resistance region is provided.

【0029】本発明(請求項2)に係る半導体レーザ
は、第1導電型半導体基板と、該半導体基板上に設けら
れ、活性層を第1導電型下クラッド層と第2導電型上ク
ラッド層との間に挟持してなる積層構造と、該積層構造
の表面側に配置された表面電極と、上記半導体基板の裏
面側に配置された裏面電極と、該積層構造と表面電極と
の間に形成され、該積層構造における光導波路を構成す
る所定の帯状領域に駆動電流が集中するよう該駆動電流
をブロックする第1導電型電流ブロック層とを備え、上
記積層構造は、上記光導波路の両端部分に不純物の拡散
により形成された、その活性層部分のバンドギャップエ
ネルギーが該光導波路の他の活性層部分のバンドギャッ
プエネルギーより大きい窓構造部を有し、上記電流ブロ
ック層の、上記窓構造部上に位置する部分は、活性層に
て発振されたレーザ光を吸収しない半導体材料から構成
された下層領域と、該下層領域上に配置された該下層領
域よりバンドギャップエネルギーの小さい上層領域とか
らなる2層構造となっていることを特徴とするものであ
る。
According to a second aspect of the present invention, there is provided a semiconductor laser comprising: a first conductivity type semiconductor substrate; and a first conductivity type lower cladding layer and a second conductivity type upper cladding layer provided on the semiconductor substrate. Between the laminated structure and the surface electrode disposed on the front side of the laminated structure, the back electrode disposed on the back side of the semiconductor substrate, and between the laminated structure and the surface electrode A first conductivity type current blocking layer formed to block the driving current so that the driving current is concentrated on a predetermined band-shaped region constituting the optical waveguide in the laminated structure; and the laminated structure has both ends of the optical waveguide. A window structure portion formed by diffusion of an impurity in the portion, the band gap energy of the active layer portion being larger than the band gap energy of the other active layer portion of the optical waveguide; The portion located on the portion, the lower region made of a semiconductor material that does not absorb the laser light oscillated in the active layer, and an upper region having a smaller band gap energy than the lower region disposed on the lower region Characterized by a two-layer structure consisting of:

【0030】本発明(請求項3)に係る半導体レーザ
は、請求項2記載の半導体レーザにおいて、上記電流ブ
ロック層の、上記窓構造部上に位置する部分は、該窓構
造部の上面を完全に覆うよう、その平面形状を該窓構造
部上面の平面形状より大きくしたことを特徴とするもの
である。
The semiconductor laser according to the present invention (claim 3) is the semiconductor laser according to claim 2, wherein the portion of the current blocking layer located on the window structure completely covers the upper surface of the window structure. The planar shape is made larger than the planar shape of the upper surface of the window structure so as to cover the window structure.

【0031】本発明(請求項4)に係る半導体レーザ
は、第1導電型半導体基板と、該半導体基板上に設けら
れ、活性層を第1導電型下クラッド層と第2導電型上ク
ラッド層との間に挟持してなる積層構造と、該積層構造
上に形成された第2導電型コンタクト層と、該コンタク
ト層上に配置された表面電極と、上記半導体基板の裏面
側に配置された裏面電極と、該積層構造と表面電極との
間に形成され、該積層構造における光導波路を構成する
所定の帯状領域に駆動電流が集中するよう該駆動電流を
ブロックする第1導電型電流ブロック層とを備え、上記
積層構造は、上記光導波路の両端部分に不純物の拡散に
より形成された、その活性層部分のバンドギャップエネ
ルギーが該光導波路の他の活性層部分のバンドギャップ
エネルギーより大きい窓構造部を有し、上記コンタクト
層は、その平面形状を、上記光導波路両端に位置する窓
構造部と接触しない形状としたものであることを特徴と
するものである。
According to a fourth aspect of the present invention, there is provided a semiconductor laser comprising: a first conductivity type semiconductor substrate; and a first conductivity type lower cladding layer and a second conductivity type upper cladding layer provided on the semiconductor substrate. , A second conductivity type contact layer formed on the laminated structure, a surface electrode disposed on the contact layer, and a rear surface side of the semiconductor substrate. A first conductivity type current blocking layer formed between the back electrode and the laminated structure and the front surface electrode, and blocking the driving current such that the driving current is concentrated on a predetermined band-shaped region constituting the optical waveguide in the laminated structure; Wherein the laminated structure is formed by diffusing impurities at both ends of the optical waveguide, and the band gap energy of the active layer portion is larger than the band gap energy of the other active layer portions of the optical waveguide. It has a window structure, the contact layer, the planar shape, is characterized in that is obtained by a shape that is not in contact with the window structure which is positioned on the optical waveguide ends.

【0032】本発明(請求項5)に係る半導体レーザ
は、第1導電型半導体基板と、該半導体基板上に設けら
れ、活性層を第1導電型下クラッド層と第2導電型上ク
ラッド層との間に挟持してなる積層構造と、該積層構造
の表面側に配置された表面電極と、上記半導体基板の裏
面側に配置された裏面電極と、該積層構造と表面電極と
の間に形成され、該積層構造における光導波路を構成す
る所定の帯状領域に駆動電流が集中するよう該駆動電流
をブロックする第1導電型電流ブロック層とを備え、上
記積層構造は、上記光導波路の両端部分に不純物の拡散
により形成された、その活性層部分のバンドギャップエ
ネルギーが該光導波路の他の活性層部分のバンドギャッ
プエネルギーより大きい窓構造部を有するとともに、該
光導波路の該窓構造部内側にこれに隣接して位置する、
第1導電型領域あるいは高抵抗領域からなる電流制限領
域を有し、上記電流ブロック層は、その一部が上記窓構
造部の表面、あるいは該窓構造部及び上記電流制限領域
の表面を覆う構造となっていることを特徴とするもので
ある。
According to a fifth aspect of the present invention, there is provided a semiconductor laser comprising: a first conductivity type semiconductor substrate; and an active layer provided on the first conductivity type semiconductor substrate, the first conductivity type lower cladding layer and the second conductivity type upper cladding layer. Between the laminated structure and the surface electrode disposed on the front side of the laminated structure, the back electrode disposed on the back side of the semiconductor substrate, and between the laminated structure and the surface electrode A first conductivity type current blocking layer formed to block the driving current so that the driving current is concentrated on a predetermined band-shaped region constituting the optical waveguide in the laminated structure; and the laminated structure has both ends of the optical waveguide. A window structure portion formed by diffusion of impurities in the portion, the band gap energy of the active layer portion being larger than the band gap energy of the other active layer portion of the optical waveguide, and the window structure of the optical waveguide; Located adjacent to the inside,
A current limiting layer comprising a first conductivity type region or a high resistance region, wherein the current blocking layer partially covers the surface of the window structure or the surface of the window structure and the current limiting region; It is characterized by having become.

【0033】[0033]

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。 実施の形態1.図1は、本発明の実施の形態1による半
導体レーザを説明するための図であり、図1(a) は、半
導体レーザの構造を示す斜視図であり、図1(b) ,(c)
は、それぞれ図1(a) におけるA−A断面図,B−B断
面図である。また、図2は、この半導体レーザLDの製
造方法をその主要工程(図(a) 〜図(f) )順に示す図で
ある。
Embodiments of the present invention will be described below. Embodiment 1 FIG. FIG. 1 is a view for explaining a semiconductor laser according to a first embodiment of the present invention. FIG. 1A is a perspective view showing the structure of the semiconductor laser, and FIGS. 1B and 1C.
1A is a sectional view taken along the line AA in FIG. 1A, and FIG. FIG. 2 is a diagram showing a method of manufacturing the semiconductor laser LD in the order of its main steps (FIGS. 1A to 1F).

【0034】図において、LD1は本実施の形態1の半
導体レーザであり、そのn−GaAs基板21上には、
いわゆるMQWの活性層25をn−AlGaInP下ク
ラッド層(第1導電型下クラッド層)28と、p−Al
GaInP上クラッド層(第2導電型上クラッド層)2
7aとの間に挟持してなる積層構造22が設けられてい
る。
In the figure, LD1 is the semiconductor laser of the first embodiment, and its n-GaAs substrate 21 has
A so-called MQW active layer 25 is formed of an n-AlGaInP lower clad layer (first conductive type lower clad layer) 28 and a p-Al
GaInP upper cladding layer (second conductivity type upper cladding layer) 2
7a is provided.

【0035】ここで、上記上クラッド層27aは、上記
活性層25上の全面に形成された厚さ約0.2μmのp
−AlGaInP第1上クラッド層26と、該第1上ク
ラッド層26の所定の帯状領域上に形成された厚さ約
1.25μmのp−AlGaInP第2上クラッド層2
7とから構成されており、該第2上クラッド層27の表
面部分には、厚さ約0.1μmのp−GaInPバンド
不連続緩和層30が形成されている。また上記下クラッ
ド層28の厚さは約1.5μmとなっている。また、上
記第1上クラッド層26の表面には、厚さ60オングス
トロームのp−GaInPエッチングストッパ層29が
形成されている。
Here, the upper cladding layer 27a has a thickness of about 0.2 μm and is formed on the entire surface of the active layer 25.
An AlGaInP first upper cladding layer 26 and a p-AlGaInP second upper cladding layer 2 having a thickness of about 1.25 μm formed on a predetermined band-shaped region of the first upper cladding layer 26;
The p-GaInP band discontinuous relaxation layer 30 having a thickness of about 0.1 μm is formed on the surface of the second upper cladding layer 27. The thickness of the lower cladding layer 28 is about 1.5 μm. On the surface of the first upper cladding layer 26, a p-GaInP etching stopper layer 29 having a thickness of 60 Å is formed.

【0036】このエッチングストッパ層29上の、上記
第2上クラッド層27の両側には、該積層構造22にお
ける光導波路を構成する所定の帯状領域に駆動電流が集
中するよう該駆動電流をブロックするn−GaAs電流
ブロック層23が形成されており、上記積層構造22に
おける第2上クラッド層27と、その下側の,エッチン
グストッパ層29,第1上クラッド層26,活性層25
及び下クラッド層28の、該第2上クラッド層27に対
応する部分とにより、上記光導波路が構成されている。
On the etching stopper layer 29, on both sides of the second upper cladding layer 27, the driving current is blocked so that the driving current is concentrated on a predetermined band-like region constituting the optical waveguide in the laminated structure 22. An n-GaAs current blocking layer 23 is formed, and the second upper cladding layer 27 in the laminated structure 22 and the etching stopper layer 29, the first upper cladding layer 26, and the active layer 25 thereunder are formed.
The lower waveguide 28 and the portion corresponding to the second upper cladding layer 27 constitute the optical waveguide.

【0037】また、上記積層構造22は、上記光導波路
の両端部分にZnの拡散により形成された、その活性層
部分のバンドギャップエネルギーが該光導波路の他の活
性層部分のバンドギャップエネルギーより大きい拡散領
域31を有しており、上記電流ブロック層23はその一
部が該光導波路両端の拡散領域31上に位置する構造と
なっている。
In the laminated structure 22, the band gap energy of the active layer portion formed by the diffusion of Zn at both ends of the optical waveguide is larger than the band gap energy of the other active layer portion of the optical waveguide. The current blocking layer 23 has a structure in which a part thereof is located on the diffusion regions 31 at both ends of the optical waveguide.

【0038】また、上記バンド不連続緩和層30及び電
流ブロック層23上には全面にp−GaAsコンタクト
層24が形成されており、このコンタクト層24上には
p電極(表面電極)24aが形成され、上記基板21の
裏面側にはn電極(裏面電極)21aが形成されてい
る。
A p-GaAs contact layer 24 is formed on the entire surface of the band discontinuous relaxation layer 30 and the current blocking layer 23, and a p-electrode (surface electrode) 24a is formed on the contact layer 24. On the back side of the substrate 21, an n-electrode (back side electrode) 21a is formed.

【0039】そして、本実施の形態1の特徴とするとこ
ろは、図1(c) に示すように、上記光導波路の両端部分
に窓構造部(Zn拡散領域)31が形成されており、電
流ブロック層23の、窓構造部31上に位置する部分と
上記積層構造22との間には、高抵抗領域32が設けら
れている点である。なお、上記窓構造部31は、亜鉛
(Zn)等の不純物の拡散により形成されており、これ
により、窓構造部31における、活性層25部分のバン
ドギャップエネルギーが光導波路の他の活性層25部分
(亜鉛が拡散されていない部分)のバンドギャップエネ
ルギーよりも大きくなっている。
The first embodiment is characterized in that a window structure (Zn diffusion region) 31 is formed at both ends of the optical waveguide as shown in FIG. A high-resistance region 32 is provided between a portion of the block layer 23 located on the window structure 31 and the laminated structure 22. The window structure 31 is formed by diffusion of an impurity such as zinc (Zn), so that the band gap energy of the active layer 25 in the window structure 31 is reduced by the other active layer 25 of the optical waveguide. It is larger than the band gap energy of the portion (the portion where zinc is not diffused).

【0040】次に、図2を参照して、半導体レーザLD
の製造方法について説明する。まず、図2(a) 〜(c) に
示すプロセスフローは、従来の半導体レーザのプロセス
フローと全く同じである。すなわち、始めに、n−Ga
As基板21上に約1.5μm厚のn−AlGaInP
下クラッド層(キャリア濃度4×1017cm-3)28、
活性層25、約0.2μm厚のp−AlGaInP第1
上クラッド層(キャリア濃度4×1017cm-3)26、
厚さ60オングストロームのp−GaInPエッチング
ストッパ層(キャリア濃度1×1018cm-3)29、約
1.25μm厚のp−AlGaInP第2上クラッド層
(キャリア濃度7×1017cm-3)27、約0.1μm
厚のp−GaInPバンド不連続緩和層(キャリア濃度
1×1018cm-3)30を、順次結晶成長する(図2
(a) )。この結晶成長には、有機金属気相成長(MOC
VD)法や分子線エピタキシー(MBE)法等を採用で
きる。
Next, referring to FIG.
A method of manufacturing the device will be described. First, the process flows shown in FIGS. 2A to 2C are exactly the same as those of the conventional semiconductor laser. That is, first, n-Ga
About 1.5 μm thick n-AlGaInP on As substrate 21
Lower cladding layer (carrier concentration: 4 × 10 17 cm −3 ) 28,
Active layer 25, p-AlGaInP first about 0.2 μm thick
Upper cladding layer (carrier concentration: 4 × 10 17 cm −3 ) 26;
A 60 Å thick p-GaInP etching stopper layer (carrier concentration 1 × 10 18 cm −3 ) 29, a p-AlGaInP second upper cladding layer (carrier concentration 7 × 10 17 cm −3 ) about 1.25 μm thick 27 About 0.1μm
Crystal growth of a thick p-GaInP band discontinuous relaxation layer (carrier concentration: 1 × 10 18 cm −3 ) 30 is sequentially performed (FIG. 2).
(a)). For this crystal growth, metal organic chemical vapor deposition (MOC)
VD) or molecular beam epitaxy (MBE).

【0041】続いて、約500オングストローム厚のS
iN膜33を形成した後、半導体レーザLD1の端面に
相当する部分34(以下、「端面部34」という)に、
幅W1が数十μm程度のパターニングを施して切欠部3
5を形成する(図2(b) )。
Subsequently, S having a thickness of about 500 Å
After the iN film 33 is formed, a portion 34 (hereinafter, referred to as an “end face portion 34”) corresponding to the end face of the semiconductor laser LD 1 is formed.
Notch 3 is formed by patterning with width W1 of about several tens of μm.
5 is formed (FIG. 2 (b)).

【0042】次に、拡散源となるZnO膜およびキャッ
プ層のSiO2 膜を各々1000オングストローム程度
の厚さでSiN膜33の上に成膜し、続いて熱処理を行
うことにより、上記切欠部35に露出する部分に選択的
に亜鉛(Zn)を拡散し、その後、ZnO膜、SiO2
膜を除去する(図2(c) )。これにより、亜鉛拡散領域
として窓構造部31が形成される。
Next, a ZnO film serving as a diffusion source and a SiO 2 film serving as a cap layer are formed on the SiN film 33 to a thickness of about 1000 angstroms, respectively. selectively diffusing zinc (Zn) in a portion which is exposed to, then, ZnO film, SiO 2
The film is removed (FIG. 2 (c)). Thus, the window structure 31 is formed as a zinc diffusion region.

【0043】本実施の形態では、亜鉛拡散領域31を形
成した後、SiN膜33の切欠部35を、亜鉛拡散領域
31の拡散フロントが表面側から見える程度に大きく広
げる(図2(d) )。続いて、このSiN膜33をマスク
にしてプロトン(H)等をイオン注入することにより、
高抵抗領域32を形成する。このイオン注入に用いるイ
オン種は、高抵抗になるものであれば、プロトン(H)
に限らず、シリコン(Si)等でもよい。なお、イオン
注入により形成される高抵抗領域の深さは、通常0.5
μm程度である。また、図2(d) では、高抵抗領域32
を、亜鉛拡散領域31及びその近傍,つまり端面部34
の中央部のみに形成しているが、高抵抗領域32は、端
面部34の全領域にわたって形成してもよい。
In this embodiment, after the zinc diffusion region 31 is formed, the notch 35 of the SiN film 33 is widened so that the diffusion front of the zinc diffusion region 31 can be seen from the front side (FIG. 2D). . Subsequently, ions of protons (H) and the like are implanted using the SiN film 33 as a mask,
The high resistance region 32 is formed. The ion species used for this ion implantation is proton (H) as long as it has high resistance.
However, the invention is not limited thereto, and silicon (Si) or the like may be used. Note that the depth of the high resistance region formed by ion implantation is usually 0.5
It is about μm. In FIG. 2D, the high resistance region 32
To the zinc diffusion region 31 and its vicinity, that is, the end face portion 34
The high resistance region 32 may be formed over the entire region of the end face portion 34.

【0044】次に、従来の半導体レーザと同様、光導波
路を形成するために、約3μm幅の帯状パターンのマス
クを形成する。この時、イオン注入による高抵抗領域3
2上にはSiN膜33がないため、この部分にはレジス
ト36を形成し、これをエッチングマスクに使用する
(図2(e) )。そして、上記レジスト36及びSiN膜
33をマスクとするウェットエッチング法により光導波
路を形成した後、レジスト36を除去し、SiN膜33
を選択成長マスクとして使用し、n−GaAs電流ブロ
ック層23を埋め込み成長させる(図2(f) )。上記光
導波路形成時のエッチングの深さの制御は、従来と同
様、エッチングストッパ層29によりエッチング処理を
停止させることにより行う。
Next, as in the conventional semiconductor laser, a mask having a band-like pattern having a width of about 3 μm is formed in order to form an optical waveguide. At this time, the high resistance region 3 by ion implantation
Since there is no SiN film 33 on 2, a resist 36 is formed on this portion, and this is used as an etching mask (FIG. 2E). Then, after forming an optical waveguide by wet etching using the resist 36 and the SiN film 33 as a mask, the resist 36 is removed, and the SiN film 33 is removed.
Is used as a selective growth mask to bury and grow the n-GaAs current block layer 23 (FIG. 2 (f)). The control of the etching depth at the time of the formation of the optical waveguide is performed by stopping the etching process by the etching stopper layer 29 as in the related art.

【0045】その後、SiN膜33を除去し、p−Ga
Asコンタクト層24を結晶成長させ(図1(a) )、最
後に、n−GaAs基板21の表面、及びp−GaAs
コンタクト層24の表面上にオーミック電極21a,2
4aを形成して、半導体レーザLD1を完成する。
Thereafter, the SiN film 33 is removed and p-Ga
The As contact layer 24 is crystal-grown (FIG. 1A), and finally, the surface of the n-GaAs substrate 21 and the p-GaAs
The ohmic electrodes 21a and 2a are formed on the surface of the contact layer 24.
4a is formed to complete the semiconductor laser LD1.

【0046】次に、図1を参照して、本実施の形態の作
用効果について説明する。本実施の形態1では、端面部
34の亜鉛拡散領域31と電流ブロック層23との間に
イオン注入による高抵抗領域32が挿入されているた
め、電流ブロック層23を介して亜鉛(Zn)拡散領域
31に流れ込むリーク電流Ir1(図12(c)参照)を効
果的に抑制することができる。
Next, the operation and effect of this embodiment will be described with reference to FIG. In the first embodiment, since the high resistance region 32 by ion implantation is inserted between the zinc diffusion region 31 of the end face portion 34 and the current block layer 23, zinc (Zn) diffusion is performed through the current block layer 23. Leakage current Ir1 (see FIG. 12 (c)) flowing into region 31 can be effectively suppressed.

【0047】また、本実施の形態では、高抵抗領域32
が亜鉛拡散領域31より大きいサイズに形成されている
ので、高濃度p型の亜鉛拡散領域31がp−GaAsコ
ンタクト層24と直接接することがなくなり、p−Ga
Asコンタクト層24から亜鉛(Zn)拡散領域31に
直接流れ込むリーク電流Ir2(図12(c) 参照)を効果
的に抑制することができる。
In this embodiment, the high resistance region 32
Are formed in a size larger than that of the zinc diffusion region 31, so that the high-concentration p-type zinc diffusion region 31 does not come into direct contact with the p-GaAs contact layer 24, and the p-Ga
Leakage current Ir2 (see FIG. 12 (c)) flowing directly from the As contact layer 24 to the zinc (Zn) diffusion region 31 can be effectively suppressed.

【0048】また、本実施の形態では、イオン注入によ
りp−GaInPバンド不連続緩和層30およびp−A
lGaInP第2上クラッド層27の一部が高抵抗化さ
れるため、p−GaAsコンタクト層24からp−Al
GaInP第2上クラッド層27を通って亜鉛拡散領域
31に至るリーク電流経路の幅が狭くなり、この電流経
路を流れるリーク電流Ir3を少なくできる。
Further, in this embodiment, the p-GaInP band discontinuous relaxation layer 30 and the p-A
Since a part of the lGaInP second upper cladding layer 27 has a higher resistance, the p-GaAs contact layer 24
The width of the leak current path reaching the zinc diffusion region 31 through the GaInP second upper cladding layer 27 is reduced, and the leak current Ir3 flowing through this current path can be reduced.

【0049】実施の形態2.次に、本発明の実施の形態
2について説明する。図3は、本発明の実施の形態2に
よる半導体レーザを説明するための図であり、図3(a)
は、半導体レーザLD2の構造を示す斜視図であり、図
3(b) ,(c)は、それぞれ図3(a) におけるA−A断面
図,B−B断面図である。図4は、この半導体レーザL
D2の製造方法を主要工程(図(a) 〜(f) )順に説明す
るための図である。
Embodiment 2 Next, a second embodiment of the present invention will be described. FIG. 3 is a diagram for explaining a semiconductor laser according to a second embodiment of the present invention.
3A is a perspective view showing the structure of the semiconductor laser LD2, and FIGS. 3B and 3C are AA sectional view and BB sectional view in FIG. 3A, respectively. FIG. 4 shows this semiconductor laser L
It is a figure for explaining a manufacturing method of D2 in order of a main process (Drawing (a)-(f)).

【0050】図において、LD2は本実施の形態2の半
導体レーザであり、図1と同一符号は実施の形態1の半
導体レーザLD1におけるものと同一のものを示してい
る。そしてこの実施の形態2では、図3(c) に示すよう
に、上記光導波路の両端部分に窓構造部31が形成され
ており、電流ブロック層23の、窓構造部31上に位置
する部分は、活性層25にて発振されたレーザ光を吸収
しない半導体材料からなる下層領域40と、下層領域4
0の上部に配置され、この下層領域40よりもバンドギ
ャップエネルギーの小さい上層領域41とからなる二層
構造となっている点が上記実施の形態1とは異なってい
る。
In the figure, LD2 is the semiconductor laser of the second embodiment, and the same reference numerals as those of FIG. 1 indicate the same as those of the semiconductor laser LD1 of the first embodiment. In the second embodiment, as shown in FIG. 3C, window structure portions 31 are formed at both ends of the optical waveguide, and the current block layer 23 is located on the window structure portion 31. Are a lower region 40 made of a semiconductor material that does not absorb the laser light oscillated by the active layer 25;
The second embodiment is different from the first embodiment in that it has a two-layer structure including an upper region 41 which is disposed above the lower region 0 and has a lower band gap energy than the lower region 40.

【0051】具体的には、電流ブロック層23は、n−
AlGaInPからなる下層領域40と、n−GaAs
からなる上層領域41とを有している。なお、上記窓構
造部31は、亜鉛の拡散により形成されており、これに
より、窓構造部31における活性層25部分のバンドギ
ャップエネルギーが光導波路の他の活性層25部分(亜
鉛が拡散されていない部分)のバンドギャップエネルギ
ーよりも大きくなっている。
Specifically, the current blocking layer 23 is formed of n-
A lower layer region 40 made of AlGaInP and n-GaAs
And an upper layer region 41 composed of The window structure portion 31 is formed by diffusion of zinc, whereby the band gap energy of the active layer 25 portion in the window structure portion 31 is changed to the other active layer 25 portion of the optical waveguide (zinc is diffused). Is larger than the bandgap energy of the portion (not present).

【0052】次に、図4を参照して、半導体レーザLD
2の製造方法について説明する。まず、図4(a) 〜(c)
に示すプロセスフローは、上記実施の形態1で示したプ
ロセスフローと全く同じである。すなわち、始めに、n
−GaAs基板21上に下クラッド層28、活性層2
5、第1上クラッド層26、エッチングストッパ層2
9、第2上クラッド層27、及びバンド不連続緩和層3
0を、順次結晶成長した後(図4(a) )、端面部34に
切欠部35を有するSiN膜33を形成する(図4(b)
)。その後、上記SiN膜33上に形成した、拡散源
となるZnO膜およびキャップ層のSiO2 膜を用い
て、上記切欠部35内に露出する半導体領域に、選択的
に亜鉛(Zn)を拡散する。これにより、亜鉛拡散領域
として窓構造部31を形成する。
Next, referring to FIG.
2 will be described. First, FIGS. 4 (a) to 4 (c)
Is exactly the same as the process flow shown in the first embodiment. That is, first, n
-Lower cladding layer 28 and active layer 2 on GaAs substrate 21
5, first upper cladding layer 26, etching stopper layer 2
9, second upper cladding layer 27, and band discontinuous relaxation layer 3
0 is sequentially grown (FIG. 4 (a)), and then a SiN film 33 having a notch 35 at the end face 34 is formed (FIG. 4 (b)).
). Thereafter, zinc (Zn) is selectively diffused into the semiconductor region exposed in the notch 35 using a ZnO film serving as a diffusion source and a SiO 2 film serving as a cap layer formed on the SiN film 33. . Thereby, the window structure 31 is formed as a zinc diffusion region.

【0053】そして本実施の形態による半導体レーザL
D2の製造方法では、亜鉛拡散領域31を形成した後、
端面部34のSiN膜33をエッチング除去する。この
時、エッチング除去する領域は、亜鉛拡散領域31の拡
散フロントが結晶表面側から見える程度に十分大きくす
る。
The semiconductor laser L according to the present embodiment
In the manufacturing method of D2, after forming the zinc diffusion region 31,
The SiN film 33 on the end face 34 is removed by etching. At this time, the region to be removed by etching is sufficiently large so that the diffusion front of the zinc diffusion region 31 can be seen from the crystal surface side.

【0054】次に、このSiN膜33をマスクとして、
p−GaInPバンド不連続緩和層30、p−AlGa
InP第2上クラッド層27をエッチング除去した後、
n−AlGaInP電流ブロック層40、n−GaAs
電流ブロック層41を埋め込み成長する(図4(d) )。
Next, using this SiN film 33 as a mask,
p-GaInP band discontinuous relaxation layer 30, p-AlGa
After the InP second upper cladding layer 27 is removed by etching,
n-AlGaInP current blocking layer 40, n-GaAs
The current block layer 41 is buried and grown (FIG. 4D).

【0055】n−AlGaInP電流ブロック層40の
Al組成比は、発振波長の光を吸収しないAl組成比、
たとえば、上記クラッド層26,27,28のAl組成
比とほぼ等しくしておく。エッチング深さの制御は、エ
ッチングストッパ層29でエッチングを停止させること
により行う。
The Al composition ratio of the n-AlGaInP current block layer 40 is determined as follows:
For example, the Al composition ratio of the cladding layers 26, 27, and 28 is set to be substantially equal. The control of the etching depth is performed by stopping the etching with the etching stopper layer 29.

【0056】次に、従来の半導体レーザと同様、光導波
路を形成するために、約3μm幅の帯状パターンを有す
るレジスト膜36をSiN膜33上に、n−AlGaI
nP電流ブロック層40及びn−GaAs電流ブロック
層41を埋め込んだ領域にまたがるよう形成する(図4
(e) )。次に、上記レジスト膜36をマスクとするウェ
ットエッチング法により、光導波路を形成し、その後レ
ジスト36を除去し、さらにSiN膜33を選択成長マ
スクとしてn−GaAs電流ブロック層41を埋め込み
成長する(図4(f) )。
Next, similarly to the conventional semiconductor laser, in order to form an optical waveguide, a resist film 36 having a band-like pattern of about 3 μm width is formed on the SiN film 33 by n-AlGaI.
4 is formed so as to extend over the region in which the nP current block layer 40 and the n-GaAs current block layer 41 are embedded.
(e)). Next, an optical waveguide is formed by wet etching using the resist film 36 as a mask, the resist 36 is removed thereafter, and the n-GaAs current block layer 41 is buried and grown using the SiN film 33 as a selective growth mask ( FIG. 4 (f)).

【0057】そして、SiN膜33を除去し、p−Ga
Asコンタクト層24を結晶成長させ(図3(a) )、最
後に、n−GaAs基板21の裏面、及びp−GaAs
コンタクト層24の表面上にオーミック電極を形成し
て、半導体レーザLD2を完成する。
Then, the SiN film 33 is removed and p-Ga
The As contact layer 24 is crystal-grown (FIG. 3A). Finally, the back surface of the n-GaAs substrate 21 and the p-GaAs
An ohmic electrode is formed on the surface of the contact layer 24 to complete the semiconductor laser LD2.

【0058】次に、図3を参照して、本実施の形態の作
用効果について説明する。この実施の形態2では、端面
部34における電流ブロック層23は、n−AlGaI
nP電流ブロック層40とn−GaAs電流ブロック層
41とを積層した構造となっており、その厚さは2μm
前後と厚く形成されているので、電流ブロック層23を
介して亜鉛拡散領域31に流れ込むリーク電流Ir1(図
12(c) 参照)を効果的に抑制することができる。
Next, the operation and effect of this embodiment will be described with reference to FIG. In the second embodiment, the current blocking layer 23 in the end face portion 34 is formed of n-AlGaI
It has a structure in which an nP current block layer 40 and an n-GaAs current block layer 41 are laminated, and the thickness thereof is 2 μm.
Since it is formed thicker before and after, the leak current Ir1 (see FIG. 12C) flowing into the zinc diffusion region 31 via the current blocking layer 23 can be effectively suppressed.

【0059】ここで、端面部34の電流ブロック層23
を、GaAsのみで構成せずに、AlGaInP/Ga
Asの二層構造とした理由を説明する。仮に、端面部3
4の電流ブロック層23をGaAsのみで構成した場合
には、GaAsが活性層から約0.2μmの位置まで埋
め込まれることになるので、リーク電流低減の効果は大
きいが、GaAsが発振波長の光を吸収するため、端面
近傍で損失(ロス)が増えてレーザ特性を悪化させてし
まう。一方、このGaAs電流ブロック層と活性層25
との距離を離すと、損失(ロス)の増加は抑えることが
できるが、リーク電流低減の効果は小さくなってしま
う。
Here, the current block layer 23 on the end face 34 is
Is made up of AlGaInP / Ga without using only GaAs.
The reason for adopting the two-layer structure of As will be described. Assuming that the end face 3
In the case where the current block layer 23 of No. 4 is composed of only GaAs, GaAs is buried to a position of about 0.2 μm from the active layer, so that the effect of reducing the leak current is great. Therefore, the loss (loss) increases near the end face, and the laser characteristics deteriorate. On the other hand, the GaAs current blocking layer and the active layer 25
If the distance is increased, the increase in loss can be suppressed, but the effect of reducing the leak current is reduced.

【0060】本実施の形態2においては、電流ブロック
層23の、窓構造部31上に位置しかつ活性層25に隣
接する部分を、発振波長の光を吸収しないAl組成比の
AlGaInPで構成しているので、電流ブロック層2
3を活性層から約0.2μmの距離に近づけても発振波
長の光の吸収が生ずることはなく、レーザ特性が悪化す
ることはない。
In the second embodiment, the portion of the current blocking layer 23 located on the window structure 31 and adjacent to the active layer 25 is made of AlGaInP having an Al composition ratio that does not absorb light having an oscillation wavelength. The current blocking layer 2
Even if 3 is closer to a distance of about 0.2 μm from the active layer, absorption of light having an oscillation wavelength does not occur, and laser characteristics do not deteriorate.

【0061】また、本実施の形態では、電流ブロック層
40,41の平面形状が亜鉛拡散領域31の平面形状よ
り大きくなっているので、高濃度Zn拡散領域31がp
−GaAsコンタクト層24と直接接することがなくな
り、p−GaAsコンタクト層24から亜鉛(Zn)拡
散領域31に直接流れ込むリーク電流Ir2(図12(c)
参照)を効果的に抑制することができる。
In this embodiment, since the planar shapes of the current blocking layers 40 and 41 are larger than the planar shape of the zinc diffusion region 31, the high-concentration Zn diffusion region 31
The leak current Ir2 flowing directly from the p-GaAs contact layer 24 into the zinc (Zn) diffusion region 31 (FIG. 12 (c)).
Reference) can be effectively suppressed.

【0062】しかも、本実施の形態では、p−GaAs
コンタクト層24からp−AlGaInP上クラッド層
27を通って亜鉛拡散領域31に至る電流経路の最小幅
は、p−AlGaInP第1上クラッド層26の層厚で
ある約0.2μmと極めて狭くなるため、この経路を流
れるリーク電流Ir3を極めて小さくすることができる。
Further, in the present embodiment, p-GaAs
Since the minimum width of the current path from the contact layer 24 to the zinc diffusion region 31 through the p-AlGaInP upper cladding layer 27 is extremely narrow, about 0.2 μm, which is the layer thickness of the p-AlGaInP first upper cladding layer 26. The leakage current Ir3 flowing through this path can be extremely reduced.

【0063】実施の形態3.図5は、本発明の実施の形
態3に係る半導体レーザLD3を説明するための図であ
り、図5(a) は、半導体レーザLDの構造を示す斜視図
であり、図5(b) ,(c) は、それぞれ図5(a) における
A−A断面図,B−B断面図である。図6は、この半導
体レーザの製造方法を主要工程(図(a) 〜(f) )順に説
明するための図である。
Embodiment 3 FIG. 5 is a diagram for explaining a semiconductor laser LD3 according to Embodiment 3 of the present invention, and FIG. 5A is a perspective view showing the structure of the semiconductor laser LD, and FIGS. (c) is an AA sectional view and BB sectional view in FIG. 5 (a), respectively. FIG. 6 is a view for explaining this semiconductor laser manufacturing method in the order of main steps (FIGS. (A) to (f)).

【0064】図において、LD3は本実施の形態3の半
導体レーザであり、図1と同一符号は実施の形態1の半
導体レーザLD1におけるものと同一のものを示してい
る。
In the figure, LD3 is the semiconductor laser of the third embodiment, and the same reference numerals as those of FIG. 1 denote the same components as those of the semiconductor laser LD1 of the first embodiment.

【0065】本実施の形態3の特徴とするところは、図
5(c) に示すように、上記光導波路の両端部分に窓構造
部31が形成されており、上記コンタクト層24cは、
その平面形状が上記光導波路の両端に位置する窓構造部
31と接触しない形状に形成されている点である。な
お、この実施の形態3では、光導波路の両端部上には電
流ブロック層23が形成されていない。
The feature of the third embodiment is that, as shown in FIG. 5C, window structures 31 are formed at both ends of the optical waveguide, and the contact layer 24c is
The planar shape is formed so as not to come into contact with the window structures 31 located at both ends of the optical waveguide. In the third embodiment, the current blocking layers 23 are not formed on both ends of the optical waveguide.

【0066】次に、図6を参照して、半導体レーザの製
造方法について説明する。図6(a) 〜(c) に示すよう
に、上記実施の形態1の半導体レーザの製造方法におけ
る図2(a) 〜(c) に示す処理と同一の処理を行った後、
図6(d) に示すように、SiN膜33をパターニングし
て、約3μm幅の帯状のマスクを形成する。この場合も
亜鉛拡散領域31上にはSiN膜がないため、この部分
にはレジスト36を形成し、これをマスクに使用する。
Next, a method of manufacturing a semiconductor laser will be described with reference to FIG. As shown in FIGS. 6A to 6C, after performing the same processes as those shown in FIGS. 2A to 2C in the method of manufacturing the semiconductor laser according to the first embodiment,
As shown in FIG. 6D, the SiN film 33 is patterned to form a strip-shaped mask having a width of about 3 μm. Also in this case, since there is no SiN film on the zinc diffusion region 31, a resist 36 is formed in this portion, and this is used as a mask.

【0067】その後は、上記実施の形態1の、図2(f)
及び図1(a) に示す処理と同様の処理を行って、n−G
aAs電流ブロック層23の形成(図6(e) )、及びコ
ンタクト層24の形成(図6(f) )を行う。
Thereafter, FIG. 2 (f) of the first embodiment is used.
And a process similar to the process shown in FIG.
The formation of the aAs current blocking layer 23 (FIG. 6 (e)) and the formation of the contact layer 24 (FIG. 6 (f)) are performed.

【0068】そして本実施の形態3では、p−GaAs
コンタクト層24を結晶成長した後、コンタクト層24
を、これが上記亜鉛拡散領域31と重ならないようパタ
ーニングし、さらに端面部34のp−GaAs電流ブロ
ック層23をエッチング除去する(図5(a) 参照)。こ
の時、エッチング除去する面積は、亜鉛拡散領域31の
拡散フロントが結晶表面側から見える程度に十分に広く
し、エッチング深さはp−GaInPバンド不連続緩和
層30が完全に露出するまでとする。最後に、p−Ga
Asコンタクト層24にp側オーミック電極50を、n
−GaAs基板21にn側オーミック電極21aを形成
して、半導体レーザLD3を完成する。
In the third embodiment, p-GaAs
After the crystal growth of the contact layer 24, the contact layer 24
Is patterned so that it does not overlap with the zinc diffusion region 31, and the p-GaAs current block layer 23 on the end face 34 is removed by etching (see FIG. 5A). At this time, the area to be removed by etching is sufficiently large so that the diffusion front of the zinc diffusion region 31 can be seen from the crystal surface side, and the etching depth is set until the p-GaInP band discontinuous relaxation layer 30 is completely exposed. . Finally, p-Ga
The p-side ohmic electrode 50 is
-An n-side ohmic electrode 21a is formed on the GaAs substrate 21 to complete the semiconductor laser LD3.

【0069】次に、図5を参照して、本実施の形態の作
用効果について説明する。本実施の形態3では、端面部
34にてp−GaAsコンタクト層24c及びn−Ga
As電流ブロック層23は完全に除去され、亜鉛拡散領
域31の上にはn−GaAs電流ブロック層23もp−
GaAsコンタクト層24cも存在しないので、p−G
aAsコンタクト層24cから電流ブロック層23を介
して亜鉛拡散領域31に流れ込むリーク電流Ir1をなく
すことができる。
Next, the operation and effect of this embodiment will be described with reference to FIG. In the third embodiment, the p-GaAs contact layer 24c and the n-Ga
The As current blocking layer 23 is completely removed, and the n-GaAs current blocking layer 23 is also p-type on the zinc diffusion region 31.
Since there is no GaAs contact layer 24c, p-G
The leak current Ir1 flowing from the aAs contact layer 24c to the zinc diffusion region 31 via the current block layer 23 can be eliminated.

【0070】また、p−GaAsコンタクト層24cと
亜鉛拡散領域31が直接接していないので、p−GaA
sコンタクト層24cから亜鉛拡散領域31に直接流れ
込むリーク電流Ir2もなくすことができる。
Since the p-GaAs contact layer 24c is not in direct contact with the zinc diffusion region 31, the p-GaAs contact layer 24c is not directly in contact with the p-GaAs contact layer 24c.
The leak current Ir2 flowing directly from the s-contact layer 24c to the zinc diffusion region 31 can be eliminated.

【0071】さらに、p−GaAsコンタクト層24c
を亜鉛拡散領域31からできるだけ距離を離してチップ
内側のみに形成すれば、p−GaAsコンタクト層24
cからp−AlGaInP上クラッド層27を通って亜
鉛拡散領域31に至るリークパスが長くなるので、この
リークパスを流れるリーク電流Ir3を低減できる。
Further, the p-GaAs contact layer 24c
Is formed only as far as possible from the zinc diffusion region 31 inside the chip, so that the p-GaAs contact layer 24 is formed.
Since the leak path from c to the zinc diffusion region 31 through the p-AlGaInP upper cladding layer 27 becomes longer, the leak current Ir3 flowing through this leak path can be reduced.

【0072】実施の形態4.図7は、本発明の実施の形
態4による半導体レーザを説明するための図であり、図
7(a) は、半導体レーザLD4の構造を示す斜視図であ
り、図7(b) は、図7(a) におけるA−A断面図であ
る。また、図8(a) 〜(c) ,図9(a) 〜(c) ,図10
(a) ,(b) は、この半導体レーザの製造方法を主要工程
順に説明するための図である。
Embodiment 4 FIG. 7 is a diagram for explaining a semiconductor laser according to a fourth embodiment of the present invention. FIG. 7 (a) is a perspective view showing the structure of a semiconductor laser LD4, and FIG. It is AA sectional drawing in 7 (a). 8 (a) to 8 (c), FIGS. 9 (a) to 9 (c), FIG.
(a), (b) is a figure for demonstrating this semiconductor laser manufacturing method in a main process order.

【0073】図において、LD4は本実施の形態4の半
導体レーザであり、図1と同一符号は実施の形態1の半
導体レーザLD1におけるものと同一のものを示してい
る。そして、本実施の形態4では、図7(b) に示すよう
に、上記積層構造22は、光導波路の両端部分に形成さ
れた窓構造部31を有し、この窓構造部31の内側に、
これに隣接してn−GaAs電流制限領域60が形成さ
れており、上記電流ブロック層23は、その一部が窓構
造部31の上面を覆う構造となっている。また、この実
施の形態4では、下クラッド層28と基板21との間に
n−GaAsバッファ層61が形成されている。その他
の構成は上記実施の形態1と同一である。
In the figure, LD4 is the semiconductor laser of the fourth embodiment, and the same reference numerals as those of FIG. 1 indicate the same as those of the semiconductor laser LD1 of the first embodiment. In the fourth embodiment, as shown in FIG. 7B, the laminated structure 22 has window structures 31 formed at both ends of the optical waveguide. ,
An n-GaAs current limiting region 60 is formed adjacent to this, and the current blocking layer 23 has a structure in which a part thereof covers the upper surface of the window structure 31. In the fourth embodiment, the n-GaAs buffer layer 61 is formed between the lower cladding layer 28 and the substrate 21. Other configurations are the same as those of the first embodiment.

【0074】次に、図8〜図10を参照して、半導体レ
ーザLD4の製造方法について説明する。まず、n−G
aAs(001)基板21上に、約0.5μm厚のn−
GaAsバッファ層(キャリア濃度1×1018cm-3
61,約1.5μm厚のn−AlGaInP下クラッド
層(キャリア濃度4×1017cm-3)28,いわゆるM
QWの活性層25,約0.2μm厚のp−AlGaIn
P第1上クラッド層(キャリア濃度4×1017cm-3
26,約60オングストローム厚のp−GaInPエッ
チングストッパ層(ESL)(キャリア濃度1×1018
cm-3)29,約1.25μm厚のp−AlGaInP
第2上クラッド層(キャリア濃度7×1017cm-3)2
7,約0.1μm厚のp−GaInPバンド不連続緩和
層(キャリア濃度1×1018cm-3)30,約0.4μ
m厚のp−GaAs層(キャリア濃度5×1018
-3)62を、MOCVD法を用いて順次成長させる
(図8(a) )。
Next, a method of manufacturing the semiconductor laser LD4 will be described with reference to FIGS. First, n-G
a- (n) having a thickness of about 0.5 μm
GaAs buffer layer (carrier concentration 1 × 10 18 cm −3 )
61, an n-AlGaInP lower cladding layer (carrier concentration: 4 × 10 17 cm −3 ) 28 of about 1.5 μm thickness, so-called M
QW active layer 25, about 0.2 μm thick p-AlGaIn
P first upper cladding layer (carrier concentration 4 × 10 17 cm −3 )
26, a p-GaInP etching stopper layer (ESL) having a thickness of about 60 angstroms (carrier concentration 1 × 10 18
cm -3 ) 29, about 1.25 μm thick p-AlGaInP
Second upper cladding layer (carrier concentration: 7 × 10 17 cm −3 ) 2
7, p-GaInP band discontinuous relaxation layer (carrier concentration 1 × 10 18 cm −3 ) of about 0.1 μm thickness 30, about 0.4 μm
m-thick p-GaAs layer (carrier concentration 5 × 10 18 c
m −3 ) 62 are sequentially grown by MOCVD (FIG. 8A).

【0075】次に、SiN膜33を熱CVDで成膜した
後、写真製版技術を用いて図8(b)のようにSiN膜3
3に穴63をあける。なお、図8(c) は、図8(b) にお
けるA−A断面図である。図8(c) に示すように、穴6
3内に露出するp−GaAs層62を除去した後、イオ
ン注入(又は拡散)により穴63の領域にSiを拡散し
てn型電流制限領域60を形成する。このとき、不純物
の拡散は、電流制限領域60がエッチングストッパ層2
9の近傍まで到達するよう行う。
Next, after forming the SiN film 33 by thermal CVD, the SiN film 3 is formed by photolithography as shown in FIG.
Drill a hole 63 in 3. FIG. 8 (c) is a sectional view taken along the line AA in FIG. 8 (b). As shown in FIG.
After removing the p-GaAs layer 62 exposed in 3, Si is diffused into the region of the hole 63 by ion implantation (or diffusion) to form an n-type current limiting region 60. At this time, the diffusion of the impurity is caused by the fact that the current limiting region 60 is
9 is performed so as to reach the vicinity.

【0076】次に、もう一度写真製版技術を用いて、図
9(a) に示すように、先ほど穴開けした外側で、かつ<
/110>方向に沿ってSiN膜33に穴64をあけ
る。すなわち、上記図8(b) で示したSiN膜33を除
去し、再びSiN膜33aを熱CVDで成膜した後、こ
のSiN膜33aに穴64をあける。穴64をあけた領
域に、今度はZnを拡散させる(図9(b) )。同図で
は、Znの拡散フロントは、n−GaAsバッファ層6
1まで到達しているが、これはn−AlGaInP下ク
ラッド28、あるいはn−GaAs基板21まで到達す
るようにしても良い。
Next, using the photomechanical technique once again, as shown in FIG.
A hole 64 is made in the SiN film 33 along the / 110> direction. That is, after removing the SiN film 33 shown in FIG. 8B and forming the SiN film 33a again by thermal CVD, a hole 64 is made in the SiN film 33a. This time, Zn is diffused in the region where the hole 64 is formed (FIG. 9B). In the figure, the Zn diffusion front is the n-GaAs buffer layer 6.
1, but may reach the n-AlGaInP lower cladding 28 or the n-GaAs substrate 21.

【0077】図9(c) は、図9(b) におけるA−A断面
図である。活性層25のZnを拡散した部分は無秩序化
され、活性層25の、Znを拡散していない部分で発光
する波長650nmの光を吸収しない領域となる。この
Zn拡散層(窓構造部)31と前述の電流制限領域60
は、図9(c) に示すように隣接して配置される。
FIG. 9C is a sectional view taken along the line AA in FIG. 9B. The portion of the active layer 25 where Zn is diffused is disordered, and becomes a region that does not absorb the light having a wavelength of 650 nm emitted from the portion of the active layer 25 where Zn is not diffused. The Zn diffusion layer (window structure) 31 and the above-described current limiting region 60
Are arranged adjacent to each other as shown in FIG.

【0078】次に、写真製版技術を用いて、図10(a)
のようにレジスト膜のパターニングを行って、</11
0>方向に沿った幅3μmの帯状レジスト65を形成す
る。その後、上記レジスト膜65をマスクとして上記S
iN膜33aをHF(フッ酸)を用いて選択的にエッチ
ングする。これによりレジスト65に覆われていない領
域を除去する。さらに、このレジスト65をエッチング
マスクとして、p−GaAs層62,p−GaInPバ
ンド不連続緩和層30,p−AlGaInP第2上クラ
ッド層27を除去する。このエッチング処理は、エッチ
ングストッパ層29にて停止する。
Next, using photolithography technology, FIG.
The patterning of the resist film is performed as shown in FIG.
A strip-shaped resist 65 having a width of 3 μm along the 0> direction is formed. Then, using the resist film 65 as a mask, the S
The iN film 33a is selectively etched using HF (hydrofluoric acid). As a result, a region not covered with the resist 65 is removed. Further, using the resist 65 as an etching mask, the p-GaAs layer 62, the p-GaInP band discontinuous relaxation layer 30, and the p-AlGaInP second upper cladding layer 27 are removed. This etching process stops at the etching stopper layer 29.

【0079】さらに上記レジスト膜65を除去した後、
今度は、ストライプ状のSiN膜33aを選択成長マス
クとしてn−GaAs電流ブロック層(キャリア濃度4
×1018cm-3,層厚1μm)23を成長させる(図1
0(b) )。このn−GaAs電流ブロック層23は、Z
n拡散層31の上部を覆うように成長させ、その後、S
iN膜33aを除去する(図10(b) )。そして、p−
GaAsコンタクト層(キャリア濃度1×1019
-3,層厚1μm)24を成長し(図7(a) 参照)、該
コンタクト層24の表面側及び基板21の裏面側にオー
ミック電極24a,21aを形成して、半導体レーザL
D4を完成する(図7(b) 参照)。
After removing the resist film 65,
This time, the n-GaAs current blocking layer (carrier concentration of 4) is formed using the stripe-shaped SiN film 33a as a selective growth mask.
(× 10 18 cm −3 , layer thickness 1 μm) 23 is grown (FIG. 1).
0 (b)). This n-GaAs current blocking layer 23
It is grown so as to cover the upper part of the n-diffusion layer 31 and then S
The iN film 33a is removed (FIG. 10B). And p-
GaAs contact layer (carrier concentration 1 × 10 19 c
(m −3 , layer thickness 1 μm) 24 (see FIG. 7A), and ohmic electrodes 24 a, 21 a are formed on the front side of the contact layer 24 and the back side of the substrate 21.
D4 is completed (see FIG. 7B).

【0080】次に、上記プロセスで作製した半導体レー
ザLD4の動作原理について説明する。順バイアスを半
導体レーザLD4に印加したときの電流の流れについて
図11(a) を用いて説明する。上記半導体レーザLD4
では、電流パス66を構成する半導体領域はpnpnサ
イリスタ構造となり、この経路66を流れる電流の量は
少なくなっている。また電流パス67及び68について
も同様な理由で、これのパスの電流量は少なくなってい
る。さらに電流パス69を構成する半導体領域はpn接
合構造となるため、この電流パス69では電流量が多く
なるとも考えられるが、p−AlGaInP第1上クラ
ッド層26のシート抵抗が、電流パス69の他の領域の
ものより2〜3桁程度高いため、他の電流パスと同様に
電流量は抑制される。このように、Zn拡散の窓構造部
31を通して流れるリーク電流は抑制されることとな
る。
Next, the operation principle of the semiconductor laser LD4 manufactured by the above process will be described. The flow of current when a forward bias is applied to the semiconductor laser LD4 will be described with reference to FIG. The above semiconductor laser LD4
In this case, the semiconductor region forming the current path 66 has a pnpn thyristor structure, and the amount of current flowing through the path 66 is small. For the same reason, the current amounts of the current paths 67 and 68 are small. Further, since the semiconductor region forming the current path 69 has a pn junction structure, it is considered that the current amount is large in the current path 69. However, the sheet resistance of the p-AlGaInP first upper cladding layer 26 is Since it is about two to three orders of magnitude higher than those in other regions, the current amount is suppressed as in other current paths. Thus, the leakage current flowing through the window structure 31 for Zn diffusion is suppressed.

【0081】なお、上記実施の形態4では、電流制限領
域をn型半導体層により構成したものを示したが、該電
流制限領域60はi型高抵抗領域により構成してもよい
が、この場合、リーク電流の実質的な低減を図るために
は、電流ブロック層23により電流制限領域60を完全
に覆うようにし、しかも該電流制限領域60の</11
0>方向における幅を所定寸法以上とする必要がある。
In the fourth embodiment, the current limiting region is constituted by the n-type semiconductor layer. However, the current limiting region 60 may be constituted by the i-type high resistance region. In order to substantially reduce the leakage current, the current limiting region 60 is completely covered by the current blocking layer 23, and the current limiting region 60
The width in the 0> direction must be equal to or larger than a predetermined dimension.

【0082】以下、簡単に説明すると、上記電流制限領
域60をi型高抵抗領域により構成した場合、電流パス
66及び69の電流量は前述と同様に少なくなるが、電
流パス67,68を構成する半導体領域はpipn構造
となる。この構造の電流パス67,68では、電流量
が、実質的なi層の厚さ,つまり電流制限領域60の厚
み(L)で決まり、しかも低バイアス時はオーム電流が
流れ、高バイアス時には空間制限電流が流れることとな
る。ここで、オーム電流量は空間制限電流量より少な
く、また、リーク電流の発生モードがオーム電流による
モードから空間制限電流によるモードに切り換わる臨界
電圧Vは、次式で表され、リーク電流経路における上記
電流制限領域60の厚みLに強く依存する。
In brief, if the current limiting region 60 is formed of an i-type high resistance region, the amount of current in the current paths 66 and 69 is reduced as described above, but the current paths 67 and 68 are formed. The semiconductor region to be formed has a pipn structure. In the current paths 67 and 68 of this structure, the amount of current is determined by the substantial thickness of the i-layer, that is, the thickness (L) of the current limiting region 60. In addition, an ohmic current flows at a low bias, and a space at a high bias. The limiting current will flow. Here, the amount of ohmic current is smaller than the amount of space-limited current, and the critical voltage V at which the mode of generation of leakage current switches from the mode of ohmic current to the mode of space-limited current is expressed by the following equation. It depends strongly on the thickness L of the current limiting region 60.

【0083】[0083]

【数1】 (Equation 1)

【0084】本実施の形態では、半導体レーザLD4の
動作電圧は3V近くなる。従って、この場合、リーク電
流の発生モードとして、オーム電流によるモードが保持
されるようにするには、少なくとも電流制限領域60の
厚みを5μm程度にする必要がある。ところが、電流パ
ス68における実質的な電流制限領域60の厚みは、1
μm(p−AlGaInP第2クラッド層27の厚み)
程度しかないため、電流制限領域60がn型半導体から
なる場合と比べて、電流パス68の電流量が多くなる可
能性がある。
In this embodiment, the operating voltage of the semiconductor laser LD4 is close to 3V. Therefore, in this case, at least the thickness of the current limiting region 60 needs to be about 5 μm in order to maintain the mode based on the ohmic current as the leak current generation mode. However, the thickness of the substantial current limiting region 60 in the current path 68 is 1
μm (thickness of p-AlGaInP second cladding layer 27)
Therefore, there is a possibility that the current amount of the current path 68 is increased as compared with the case where the current limiting region 60 is made of an n-type semiconductor.

【0085】この電流パス68の電流量の増加を回避す
る対策としては、図11(b) のように、n−GaAs電
流ブロック層23が電流制限領域60の表面全体を覆う
構造が有効である。つまりこの構造では、リーク電流の
パスとして上記電流パス68のかわりに電流パス70が
形成されるため、電流制限領域60の</110>方向
の幅を5μmにすれば、リーク電流の発生モードをオー
ム電流によるモードに保持することができ、電流パス7
0の電流量を抑えることができる。
As a countermeasure to avoid an increase in the amount of current in the current path 68, a structure in which the n-GaAs current block layer 23 covers the entire surface of the current limiting region 60 as shown in FIG. . That is, in this structure, the current path 70 is formed instead of the current path 68 as a path for the leakage current. Therefore, if the width of the current limiting region 60 in the </ 110> direction is set to 5 μm, the generation mode of the leakage current is changed. The mode can be maintained by the ohmic current, and the current path 7
0 current amount can be suppressed.

【0086】[0086]

【発明の効果】本発明(請求項1)に係る半導体レーザ
によれば、電流ブロック層の、窓構造部に位置する部分
と、活性層を上下のクラッド層により挟み込んでなる積
層構造との間に、高抵抗領域を設けたので、電流ブロッ
ク層を介して窓構造部に流れ込むリーク電流を効果的に
抑制することができ、その結果、半導体レーザのしきい
値及び消費電力を小さく抑えつつ高出力化を図ることが
できる効果がある。
According to the semiconductor laser of the present invention (claim 1), the portion of the current block layer located in the window structure portion and the laminated structure in which the active layer is sandwiched between the upper and lower cladding layers. In addition, since the high resistance region is provided, it is possible to effectively suppress the leak current flowing into the window structure portion via the current blocking layer, and as a result, the threshold value and the power consumption of the semiconductor laser can be reduced while being reduced. There is an effect that output can be achieved.

【0087】本発明(請求項2)に係る半導体レーザに
よれば、電流ブロック層の、上記窓構造部上に位置する
部分は、活性層にて発振されたレーザ光を吸収しない半
導体材料から構成された下層領域と、該下層領域上に配
置された該下層領域よりバンドギャップエネルギーの小
さい上層領域とからなる2層構造となっているので、電
流ブロック層を介して窓領域である不純物拡散領域に流
れ込むリーク電流を極めて効果的に抑制することができ
ると共に、電流ブロック層と活性層との距離を小さくす
ることができ、レーザ特性の向上を図ることができると
いう効果がある。
According to the semiconductor laser of the present invention (claim 2), the portion of the current block layer located on the window structure is made of a semiconductor material which does not absorb the laser light oscillated by the active layer. A lower layer region formed on the lower layer region and an upper layer region having a lower bandgap energy than the lower layer region, so that the impurity diffusion region serving as a window region is provided via the current blocking layer. The leakage current flowing into the semiconductor device can be extremely effectively suppressed, the distance between the current blocking layer and the active layer can be reduced, and the laser characteristics can be improved.

【0088】本発明(請求項3)によれば、請求項2記
載の半導体レーザにおいて、電流ブロック層の、窓構造
部上に位置する部分が、窓構造部の上面を完全に覆って
いるので、窓構造部がコンタクト層と直接接することが
なくなり、コンタクト層から窓構造部に直接流れ込むリ
ーク電流をさらに効果的に抑制することができ、その結
果、一層半導体レーザの高出力化を図ることができると
いう効果がある。
According to the present invention (claim 3), in the semiconductor laser according to claim 2, the portion of the current block layer located on the window structure completely covers the upper surface of the window structure. Therefore, the window structure does not come into direct contact with the contact layer, and the leakage current flowing directly from the contact layer into the window structure can be more effectively suppressed. As a result, the output of the semiconductor laser can be further increased. There is an effect that can be.

【0089】本発明(請求項4)に係る半導体レーザに
よれば、コンタクト層の平面形状を、該コンタクト層が
窓構造部と重ならないような形状としたので、コンタク
ト層から窓構造部に直接流れ込むリーク電流を効果的に
抑制することができ、その結果、半導体レーザのしきい
値及び消費電力を抑えつつ高出力化を図ることができる
という効果がある。
According to the semiconductor laser of the present invention (claim 4), since the contact layer has a planar shape such that the contact layer does not overlap with the window structure, the contact layer is directly connected to the window structure. It is possible to effectively suppress the leak current flowing in, and as a result, there is an effect that it is possible to increase the output while suppressing the threshold value and the power consumption of the semiconductor laser.

【0090】本発明(請求項5)に係る半導体レーザに
よれば、光導波路の窓構造部内側に第1導電型領域また
は高抵抗領域からなる電流制限領域を設け、第1導電型
電流ブロック層を、その一部が窓構造部の表面、あるい
は窓構造部及び電流制限領域の表面を覆う構造としたの
で、上記窓構造部に流れ込むリーク電流を上記電流ブロ
ック層及び電流制限領域により抑制することが可能とな
り、その結果、半導体レーザのしきい値及び消費電力を
抑えつつ高出力化を図ることができるという効果があ
る。
According to the semiconductor laser of the present invention (claim 5), a current limiting region comprising a first conductivity type region or a high resistance region is provided inside the window structure of the optical waveguide, and the first conductivity type current blocking layer is provided. Has a structure in which a part thereof covers the surface of the window structure, or the surface of the window structure and the current limiting region, so that the leakage current flowing into the window structure is suppressed by the current blocking layer and the current limiting region. As a result, there is an effect that it is possible to increase the output while suppressing the threshold value and the power consumption of the semiconductor laser.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態1による半導体レーザの
構造を示す図であって、(a) は斜視図,(b) はA−A断
面図,(c) はB−B断面図である。
FIGS. 1A and 1B are views showing a structure of a semiconductor laser according to a first embodiment of the present invention, wherein FIG. 1A is a perspective view, FIG. 1B is a cross-sectional view along AA, and FIG. is there.

【図2】 本発明の実施の形態1に係る半導体レーザの
製造方法を主要工程順(図(a) 〜(f) )に説明するため
の図である。
FIG. 2 is a view for explaining a method of manufacturing the semiconductor laser according to the first embodiment of the present invention in the order of main steps (FIGS. 1A to 1F).

【図3】 本発明の実施の形態2による半導体レーザの
構造を示す図であって、(a) は斜視図,(b) はA−A断
面図,(c) はB−B断面図である。
3 (a) is a perspective view, FIG. 3 (b) is a sectional view taken along line AA, and FIG. 3 (c) is a sectional view taken along line BB. is there.

【図4】 本発明の実施の形態2に係る半導体レーザの
製造方法を主要工程(図(a) 〜(f) )順に説明するため
の図である。
FIG. 4 is a view for explaining a method of manufacturing a semiconductor laser according to the second embodiment of the present invention in the order of main steps (FIGS. (A) to (f)).

【図5】 本発明の実施の形態3による半導体レーザの
構造を示す図であって、(a) は斜視図,(b) はA−A断
面図,(c) はB−B断面図である。
5 (a) is a perspective view, FIG. 5 (b) is a sectional view taken along line AA, and FIG. 5 (c) is a sectional view taken along line BB. is there.

【図6】 本発明の実施の形態3による半導体レーザの
製造方法を主要工程(図(a) 〜(f) )順に説明するため
の図である。
FIG. 6 is a view for explaining a method of manufacturing a semiconductor laser according to the third embodiment of the present invention in the order of main steps (FIGS. (A) to (f)).

【図7】 本発明の実施の形態4による半導体レーザの
構造を示す図であって、(a) は斜視図,(b) はA−A断
面図である。
FIGS. 7A and 7B are views showing a structure of a semiconductor laser according to a fourth embodiment of the present invention, wherein FIG. 7A is a perspective view and FIG.

【図8】 本発明の実施の形態4による半導体レーザの
製造方法を主要工程(図(a) 〜(c) )順に説明するため
の図である。
FIG. 8 is a view for explaining a method for manufacturing a semiconductor laser according to the fourth embodiment of the present invention in the order of main steps (FIGS. (A) to (c)).

【図9】 本発明の実施の形態4による半導体レーザの
製造方法を主要工程(図(a) 〜(c) )順に説明するため
の図である。
FIG. 9 is a view for explaining a method of manufacturing a semiconductor laser according to a fourth embodiment of the present invention in the order of main steps (FIGS. (A) to (c)).

【図10】 本発明の実施の形態4に係る半導体レーザ
の製造方法を主要工程(図(a) ,(b) )順に説明するた
めの図である。
FIG. 10 is a view for explaining a method of manufacturing a semiconductor laser according to the fourth embodiment of the present invention in the order of main steps (FIGS. (A) and (b)).

【図11】 本発明の実施の形態4による半導体レーザ
のリーク電流の流れを示す図である。
FIG. 11 is a diagram showing a flow of a leak current of a semiconductor laser according to a fourth embodiment of the present invention.

【図12】 従来の半導体レーザの構造を示す図であっ
て、(a) は斜視図,(b) はA−A断面図,(c) はB−B
断面図である。
12 (a) is a perspective view, FIG. 12 (b) is a sectional view taken along line AA, and FIG. 12 (c) is a sectional view taken along line BB.
It is sectional drawing.

【図13】 従来の半導体レーザの製造方法を主要工程
(図(a) 〜(e) )順に説明するための図である。
FIG. 13 is a view for explaining a conventional method of manufacturing a semiconductor laser in the order of main steps (FIGS. (A) to (e)).

【符号の説明】[Explanation of symbols]

21 半導体基板、22 半導体積層構造、23 電流
ブロック層、24 コンタクト層、25 活性層、26
第1上クラッド層、27 第2上クラッド層、28
下クラッド層、31 窓構造部、32 高抵抗領域、Ir
1,Ir2,Ir3 リーク電流、40 下層領域、41
上層領域、60 電流制限領域、66〜70 電流パ
ス、LD1,LD2,LD3,LD4 半導体レーザ。
Reference Signs List 21 semiconductor substrate, 22 semiconductor laminated structure, 23 current block layer, 24 contact layer, 25 active layer, 26
First upper cladding layer, 27 Second upper cladding layer, 28
Lower cladding layer, 31 Window structure, 32 High resistance region, Ir
1, Ir2, Ir3 leak current, 40 lower layer region, 41
Upper layer region, 60 current limiting region, 66 to 70 current path, LD1, LD2, LD3, LD4 semiconductor laser.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤原 正敏 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 ────────────────────────────────────────────────── ─── Continued on front page (72) Inventor Masatoshi Fujiwara 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsubishi Electric Corporation

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型半導体基板と、 該半導体基板上に設けられ、活性層を第1導電型下クラ
ッド層と第2導電型上クラッド層との間に挟持してなる
積層構造と、 該積層構造の表面側に配置された表面電極と、 上記半導体基板の裏面側に配置された裏面電極と、 該積層構造と表面電極との間に形成され、該積層構造に
おける光導波路を構成する所定の帯状領域に駆動電流が
集中するよう該駆動電流をブロックする第1導電型電流
ブロック層とを備え、 上記積層構造は、上記光導波路の両端部分に不純物の拡
散により形成された、その活性層部分のバンドギャップ
エネルギーが該光導波路の他の活性層部分のバンドギャ
ップエネルギーより大きい窓構造部を有し、 上記電流ブロック層の、上記窓構造部上に位置する部分
と、上記積層構造との間には、高抵抗領域が設けられて
いることを特徴とする半導体レーザ。
A first conductive type semiconductor substrate, and a laminated structure provided on the semiconductor substrate and having an active layer sandwiched between a first conductive type lower clad layer and a second conductive type upper clad layer. A front electrode disposed on the front side of the laminated structure; a rear electrode disposed on the back side of the semiconductor substrate; and an optical waveguide formed between the laminated structure and the front electrode, forming an optical waveguide in the laminated structure. A first conductivity type current blocking layer that blocks the drive current so that the drive current is concentrated on the predetermined band-shaped region. The laminated structure is formed by diffusion of impurities at both end portions of the optical waveguide. A portion of the current blocking layer located on the window structure portion, wherein the active layer portion has a window structure in which the band gap energy is larger than the band gap energy of the other active layer portion of the optical waveguide; A high resistance region is provided between the semiconductor laser and the semiconductor laser.
【請求項2】 第1導電型半導体基板と、 該半導体基板上に設けられ、活性層を第1導電型下クラ
ッド層と第2導電型上クラッド層との間に挟持してなる
積層構造と、 該積層構造の表面側に配置された表面電極と、 上記半導体基板の裏面側に配置された裏面電極と、 該積層構造と表面電極との間に形成され、該積層構造に
おける光導波路を構成する所定の帯状領域に駆動電流が
集中するよう該駆動電流をブロックする第1導電型電流
ブロック層とを備え、 上記積層構造は、上記光導波路の両端部分に不純物の拡
散により形成された、その活性層部分のバンドギャップ
エネルギーが該光導波路の他の活性層部分のバンドギャ
ップエネルギーより大きい窓構造部を有し、 上記電流ブロック層の、上記窓構造部上に位置する部分
は、活性層にて発振されたレーザ光を吸収しない半導体
材料から構成された下層領域と、該下層領域上に配置さ
れた該下層領域よりバンドギャップエネルギーの小さい
上層領域とからなる2層構造となっていることを特徴と
する半導体レーザ。
A first conductive type semiconductor substrate; and a laminated structure provided on the semiconductor substrate and having an active layer sandwiched between the first conductive type lower clad layer and the second conductive type upper clad layer. A front electrode disposed on the front side of the laminated structure; a rear electrode disposed on the back side of the semiconductor substrate; and an optical waveguide formed between the laminated structure and the front electrode, forming an optical waveguide in the laminated structure. A first conductivity type current blocking layer that blocks the drive current so that the drive current is concentrated on the predetermined band-shaped region. The laminated structure is formed by diffusion of impurities at both end portions of the optical waveguide. The active layer portion has a window structure in which the bandgap energy is larger than the bandgap energy of the other active layer portion of the optical waveguide. The portion of the current blocking layer located on the window structure portion has Departure It has a two-layer structure including a lower layer region made of a semiconductor material that does not absorb the vibrated laser light and an upper layer region disposed on the lower layer region and having a lower bandgap energy than the lower layer region. Semiconductor laser.
【請求項3】 請求項2記載の半導体レーザにおいて、 上記電流ブロック層の、上記窓構造部上に位置する部分
は、該窓構造部の上面を完全に覆うよう、その平面形状
を該窓構造部上面の平面形状より大きくしたものである
半導体レーザ。
3. The semiconductor laser according to claim 2, wherein a portion of the current blocking layer located on the window structure has a planar shape such that the upper surface of the window structure is completely covered. A semiconductor laser which is larger than the planar shape of the upper surface of the part.
【請求項4】 第1導電型半導体基板と、 該半導体基板上に設けられ、活性層を第1導電型下クラ
ッド層と第2導電型上クラッド層との間に挟持してなる
積層構造と、 該積層構造上に形成された第2導電型コンタクト層と、 該コンタクト層上に配置された表面電極と、 上記半導体基板の裏面側に配置された裏面電極と、 該積層構造と表面電極との間に形成され、該積層構造に
おける光導波路を構成する所定の帯状領域に駆動電流が
集中するよう該駆動電流をブロックする第1導電型電流
ブロック層とを備え、 上記積層構造は、上記光導波路の両端部分に不純物の拡
散により形成された、その活性層部分のバンドギャップ
エネルギーが該光導波路の他の活性層部分のバンドギャ
ップエネルギーより大きい窓構造部を有し、 上記コンタクト層は、その平面形状を、上記光導波路両
端に位置する窓構造部と接触しない形状としたものであ
ることを特徴とする半導体レーザ。
4. A first conductivity type semiconductor substrate, and a laminated structure provided on the semiconductor substrate and having an active layer sandwiched between a first conductivity type lower cladding layer and a second conductivity type upper cladding layer. A second conductivity type contact layer formed on the laminated structure, a front electrode disposed on the contact layer, a back electrode disposed on the back side of the semiconductor substrate, the laminated structure and the front electrode; And a first conductivity type current blocking layer that blocks the drive current so that the drive current concentrates on a predetermined band-shaped region forming the optical waveguide in the laminated structure. A window structure formed at both ends of the waveguide by diffusion of impurities, wherein the bandgap energy of the active layer portion is larger than the bandgap energy of the other active layer portion of the optical waveguide; A semiconductor laser, characterized in that the planar shape is obtained by a shape that is not in contact with the window structure which is positioned on the optical waveguide ends.
【請求項5】 第1導電型半導体基板と、 該半導体基板上に設けられ、活性層を第1導電型下クラ
ッド層と第2導電型上クラッド層との間に挟持してなる
積層構造と、 該積層構造の表面側に配置された表面電極と、 上記半導体基板の裏面側に配置された裏面電極と、 該積層構造と表面電極との間に形成され、該積層構造に
おける光導波路を構成する所定の帯状領域に駆動電流が
集中するよう該駆動電流をブロックする第1導電型電流
ブロック層とを備え、 上記積層構造は、上記光導波路の両端部分に不純物の拡
散により形成された、その活性層部分のバンドギャップ
エネルギーが該光導波路の他の活性層部分のバンドギャ
ップエネルギーより大きい窓構造部を有するとともに、
該光導波路の該窓構造部内側にこれに隣接して位置す
る、第1導電型領域あるいは高抵抗領域からなる電流制
限領域を有し、 上記電流ブロック層は、その一部が上記窓構造部の表
面、あるいは該窓構造部及び上記電流制限領域の表面を
覆う構造となっていることを特徴とする半導体レーザ。
5. A first conductive type semiconductor substrate, and a laminated structure provided on the semiconductor substrate and having an active layer sandwiched between a first conductive type lower clad layer and a second conductive type upper clad layer. A front electrode disposed on the front side of the laminated structure; a rear electrode disposed on the back side of the semiconductor substrate; and an optical waveguide formed between the laminated structure and the front electrode, forming an optical waveguide in the laminated structure. A first conductivity type current blocking layer that blocks the drive current so that the drive current is concentrated on the predetermined band-shaped region. The laminated structure is formed by diffusion of impurities at both end portions of the optical waveguide. A window structure in which the band gap energy of the active layer portion is larger than the band gap energy of the other active layer portion of the optical waveguide;
A current-conducting region that is located adjacent to the inside of the window structure portion of the optical waveguide and that is formed of a first conductivity type region or a high-resistance region; A semiconductor laser having a structure that covers the surface of the substrate or the window structure and the surface of the current limiting region.
JP09741797A 1997-04-15 1997-04-15 Semiconductor laser Expired - Fee Related JP3718952B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09741797A JP3718952B2 (en) 1997-04-15 1997-04-15 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09741797A JP3718952B2 (en) 1997-04-15 1997-04-15 Semiconductor laser

Publications (2)

Publication Number Publication Date
JPH10290043A true JPH10290043A (en) 1998-10-27
JP3718952B2 JP3718952B2 (en) 2005-11-24

Family

ID=14191892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09741797A Expired - Fee Related JP3718952B2 (en) 1997-04-15 1997-04-15 Semiconductor laser

Country Status (1)

Country Link
JP (1) JP3718952B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1233492A2 (en) * 2001-01-19 2002-08-21 Fujitsu Quantum Devices Limited Compound semiconductor device manufacturing method
JP2002261387A (en) * 2001-02-28 2002-09-13 Sharp Corp Semiconductor laser element and its fabricating method
JP2003142774A (en) * 2001-11-06 2003-05-16 Matsushita Electric Ind Co Ltd Semiconductor laser and its manufacturing method
US6834068B2 (en) 2001-06-29 2004-12-21 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7215691B2 (en) 2002-09-19 2007-05-08 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
JP2008022043A (en) * 2007-10-10 2008-01-31 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor laser device
US7402447B2 (en) 2001-07-26 2008-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US20120258558A1 (en) * 2009-02-27 2012-10-11 Renesas Electronics Corporation Method of manufacturing a semiconductor laser
WO2019138635A1 (en) * 2018-01-10 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 Semiconductor laser
JP2019192822A (en) * 2018-04-26 2019-10-31 住友電気工業株式会社 Quantum cascade laser
WO2020053980A1 (en) * 2018-09-12 2020-03-19 三菱電機株式会社 Semiconductor laser
EP4089861A4 (en) * 2020-03-12 2024-02-21 Shenzhen Lighting Institute Laser chip and preparation method therefor

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1233492A2 (en) * 2001-01-19 2002-08-21 Fujitsu Quantum Devices Limited Compound semiconductor device manufacturing method
EP1233492A3 (en) * 2001-01-19 2005-02-16 Fujitsu Quantum Devices Limited Compound semiconductor device manufacturing method
JP2002261387A (en) * 2001-02-28 2002-09-13 Sharp Corp Semiconductor laser element and its fabricating method
US6834068B2 (en) 2001-06-29 2004-12-21 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7041524B2 (en) 2001-06-29 2006-05-09 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
US7402447B2 (en) 2001-07-26 2008-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
JP2003142774A (en) * 2001-11-06 2003-05-16 Matsushita Electric Ind Co Ltd Semiconductor laser and its manufacturing method
US7215691B2 (en) 2002-09-19 2007-05-08 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device and method for fabricating the same
JP2008022043A (en) * 2007-10-10 2008-01-31 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor laser device
US8450130B2 (en) * 2009-02-27 2013-05-28 Renesas Electronics Corporation Method of manufacturing a semiconductor laser
US20120258558A1 (en) * 2009-02-27 2012-10-11 Renesas Electronics Corporation Method of manufacturing a semiconductor laser
WO2019138635A1 (en) * 2018-01-10 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 Semiconductor laser
JPWO2019138635A1 (en) * 2018-01-10 2020-12-24 ソニーセミコンダクタソリューションズ株式会社 Semiconductor laser
US11245248B2 (en) 2018-01-10 2022-02-08 Sony Semiconductor Solutions Corporation Semiconductor laser
JP2019192822A (en) * 2018-04-26 2019-10-31 住友電気工業株式会社 Quantum cascade laser
WO2020053980A1 (en) * 2018-09-12 2020-03-19 三菱電機株式会社 Semiconductor laser
JPWO2020053980A1 (en) * 2018-09-12 2021-08-30 三菱電機株式会社 Semiconductor laser
US20210273410A1 (en) * 2018-09-12 2021-09-02 Mitsubishi Electric Corporation Semiconductor laser
US11777277B2 (en) * 2018-09-12 2023-10-03 Mitsubishi Electric Corporation Semiconductor laser
EP4089861A4 (en) * 2020-03-12 2024-02-21 Shenzhen Lighting Institute Laser chip and preparation method therefor

Also Published As

Publication number Publication date
JP3718952B2 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
JP2010118399A (en) Integrated semiconductor optical element and semiconductor optical device
JP3718952B2 (en) Semiconductor laser
JPH09116222A (en) Manufacture of semiconductor laser and semiconductor laser
US5442649A (en) Semiconductor laser device
JP3344096B2 (en) Semiconductor laser and manufacturing method thereof
CN110431720B (en) Optical semiconductor element
JPH0927651A (en) Semiconductor laser
JP4799847B2 (en) Semiconductor laser device and manufacturing method thereof
JPH1012958A (en) Semiconductor laser device and manufacture thereof
JP4117557B2 (en) Semiconductor laser device and manufacturing method thereof
JP4164248B2 (en) Semiconductor element, manufacturing method thereof, and semiconductor optical device
WO2022185508A1 (en) Optical semiconductor device and method for producing same
JPH0992936A (en) Semiconductor laser element
JP2008022043A (en) Method of manufacturing semiconductor laser device
JPH0682886B2 (en) Method of manufacturing semiconductor laser device
JP2005243945A (en) Semiconductor light emitting device
JP2000101186A (en) Semiconductor optical element
JP2005243945A5 (en)
JPH0697589A (en) Semiconductor laser array element and manufacture thereof
JPH07131110A (en) Manufacture of semiconductor laser device
JPH05145171A (en) Semiconductor laser
JP2605478B2 (en) Method of manufacturing semiconductor laser device
JPH11168256A (en) Light-emitting element and its manufacturing method
JP2000244073A (en) Multi-wavelength integrated semiconductor laser device
JP2001053385A (en) Semiconductor laser element

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20041124

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20050201

Free format text: JAPANESE INTERMEDIATE CODE: A131

A131 Notification of reasons for refusal

Effective date: 20050524

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050823

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050829

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20100916

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110916

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees