JPH0837201A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JPH0837201A
JPH0837201A JP17385294A JP17385294A JPH0837201A JP H0837201 A JPH0837201 A JP H0837201A JP 17385294 A JP17385294 A JP 17385294A JP 17385294 A JP17385294 A JP 17385294A JP H0837201 A JPH0837201 A JP H0837201A
Authority
JP
Japan
Prior art keywords
resin
tab
semiconductor chip
chip
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17385294A
Other languages
Japanese (ja)
Other versions
JP3514516B2 (en
Inventor
Atsushi Fujisawa
敦 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP17385294A priority Critical patent/JP3514516B2/en
Publication of JPH0837201A publication Critical patent/JPH0837201A/en
Application granted granted Critical
Publication of JP3514516B2 publication Critical patent/JP3514516B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE:To suppress a displacement in a chip location when sealed with resin by a method wherein a chip is mounted onto a smaller tab than a chip area and sealing resin is injected into a cavity on the chip mounting surface side of a lead frame set in a resin sealing die. CONSTITUTION:First, a semiconductor chip 2 is joined to a tab 4. At this time, adhesives are applied to only the tab 4 to fix the semiconductor chip 2. Next, an electrode pad on the semiconductor chip 2 is electrically connected with a top end part of an inner lead 6 via a bonding wire 15. A lead frame 3 that wire bonding is completed is set in a resin sealing die 10. In the resin sealing die 10, a gate 12 for injecting sealing resin into a cavity 11 is formed on the mounting surface side of the semiconductor chip 2 when setting the lead frame 3. Thus, sealing resin 14 injected from the gate 12 is first plugged from the mounting surface of the semiconductor chip 2, and since any pressure is not applied from the rear surface side of the tab 4, a chip location is stable.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体製造分野に関す
るものであり、特に半導体装置のパッケージング技術に
利用して有効なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the field of semiconductor manufacturing, and is particularly effective when applied to packaging technology for semiconductor devices.

【0002】[0002]

【従来の技術】従来から、半導体装置は、半導体チップ
をその面積と同等もしくはそれよりも大きいタブに搭載
した構造を有している。このようなタブを有する場合、
チップサイズ毎にリードフレームが必要となり、リード
フレームのコストが高くなるという問題があった。この
問題を解決するために、例えば、特開昭63−2047
53号公報第2頁右上欄第4行目乃至第8行目、及び第
6頁の第1図に開示されているように、リードフレーム
のダイパッド(タブ)上に半導体素子(チップ)が載置
された状態で熱硬化性樹脂により樹脂封止された半導体
装置において、ダイパッドを半導体素子の底面よりも小
型に形成したものが使用されるようになっている。
2. Description of the Related Art Conventionally, a semiconductor device has a structure in which a semiconductor chip is mounted on a tab having an area equal to or larger than that area. If you have such a tab,
There is a problem that a lead frame is required for each chip size and the cost of the lead frame increases. In order to solve this problem, for example, Japanese Patent Laid-Open No. 63-2047.
No. 53, page 2, upper right column, lines 4 to 8, and FIG. 1 on page 6, a semiconductor element (chip) is mounted on a die pad (tab) of a lead frame. In a semiconductor device resin-sealed with a thermosetting resin in a placed state, a die pad formed smaller than a bottom surface of a semiconductor element is used.

【0003】従来の半導体チップをその面積と同等もし
くはそれよりも大きいタブに搭載した構造の半導体装置
では、これを樹脂封止する際の樹脂封止用金型のゲート
部は、半導体チップ搭載方向に係らずチップ搭載面或い
は反チップ搭載面に設置されている。
In a conventional semiconductor device having a structure in which a semiconductor chip is mounted on a tab having an area equal to or larger than the area of the semiconductor device, the gate portion of the resin-sealing mold for resin-sealing the semiconductor chip is mounted in the semiconductor chip mounting direction. It is installed on the chip mounting surface or the anti-chip mounting surface regardless of the above.

【0004】[0004]

【発明が解決しようとする課題】ところが、チップ面積
より小さいタブ形状とした場合、タブを支えるタブリー
ドが長い構造となる。この構造において、図7に示すよ
うに、樹脂封止の際にタブ33の半導体チップ31の搭
載面のリードフレーム32を挟んで反対側に、樹脂注入
のためのゲート37を設けた場合、封止用樹脂39の注
入による圧力を半導体チップ31搭載面の反対側から受
け、タブ33に固定されていないチップ部分とタブリー
ド34との間に隙間が生じ、半導体チップ31の位置が
チップ搭載面側へ変位するという問題が新たに見い出さ
れた。この現象は、チップ面積が増大するに伴い顕著化
する。
However, when the tab shape is smaller than the chip area, the tab lead for supporting the tab has a long structure. In this structure, as shown in FIG. 7, when a resin injection gate 37 is provided on the opposite side of the mounting surface of the semiconductor chip 31 of the tab 33 with the lead frame 32 sandwiched during resin encapsulation, The pressure due to the injection of the stopping resin 39 is received from the opposite side of the semiconductor chip 31 mounting surface, and a gap is created between the chip portion not fixed to the tab 33 and the tab lead 34, and the position of the semiconductor chip 31 is located on the chip mounting surface side The problem of displacement to was newly found. This phenomenon becomes remarkable as the chip area increases.

【0005】チップの位置がチップ搭載面側へ変位した
場合、半導体チップの電極パッドとインナーリードとを
電気的に接続しているボンディングワイヤがパッケージ
表面から露出してしまうという不良が生じる。
When the position of the chip is displaced toward the chip mounting surface side, the bonding wire electrically connecting the electrode pad of the semiconductor chip and the inner lead is exposed from the package surface.

【0006】そこで本発明の目的は、チップ面積より小
さいタブ形状とした半導体装置の樹脂封止時のチップ位
置の変位を抑止可能な技術を提供することにある。
Therefore, an object of the present invention is to provide a technique capable of suppressing displacement of the chip position during resin sealing of a semiconductor device having a tab shape smaller than the chip area.

【0007】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、チップ面積よりも小さいタ
ブにチップを搭載し、樹脂封止用金型にセットしたリー
ドフレームのチップ搭載面側のキャビティに向かって、
封止用樹脂を注入するものである。
The outline of the representative one of the inventions disclosed in the present application will be briefly described as follows. That is, the chip is mounted on a tab smaller than the chip area, toward the cavity on the chip mounting surface side of the lead frame set in the resin sealing mold,
The sealing resin is injected.

【0009】[0009]

【作用】上述した手段によれば、樹脂注入時の樹脂圧力
を、チップ搭載面から受けるため、チップとタブを支え
るリード間に隙間が生じずチップ位置は安定するので、
樹脂封止時のチップ位置の変位を抑止することができ
る。従って、安定した品質を確保することができる。
According to the above-mentioned means, the resin pressure at the time of resin injection is received from the chip mounting surface, so that there is no gap between the leads supporting the chip and the tab and the chip position is stable.
It is possible to suppress the displacement of the chip position during resin sealing. Therefore, stable quality can be secured.

【0010】[0010]

【実施例】以下、本発明の一実施例を、図1乃至図3を
用いて説明する。図1は本発明に用いられるリードフレ
ーム3の部分平面図である。リードフレーム3は、半導
体チップを搭載するタブ4と、タブ4を支えるタブリー
ド5と、外部装置(例えば、実装基板や測定装置等)と
電気的に接続するための外部接続用のインナーリード6
及びアウターリード7、外部接続用の複数のリードを連
結するダムリード8から構成される。タブ4は、搭載す
るチップの面積よりも小さく形成しており、チップの大
きさに係らず搭載できるよう、リードフレームの共用化
を図っている。このようなリードフレームを用いること
により、チップと封止用樹脂との密着面積が増大し、パ
ッケージクラックを防止することができる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a partial plan view of a lead frame 3 used in the present invention. The lead frame 3 includes a tab 4 on which a semiconductor chip is mounted, a tab lead 5 for supporting the tab 4, and an inner lead 6 for external connection for electrically connecting to an external device (for example, a mounting board or a measuring device).
And an outer lead 7, and a dam lead 8 connecting a plurality of leads for external connection. The tab 4 is formed smaller than the area of the chip to be mounted, and the lead frame is shared so that the tab 4 can be mounted regardless of the size of the chip. By using such a lead frame, the contact area between the chip and the sealing resin is increased, and package cracks can be prevented.

【0011】図2は、リードフレーム3を用いた組立体
を示す図である。タブ3上には、半導体チップ2が搭載
され、インナーリード6の先端部と半導体チップ2の電
極パッド(図示せず)とがボンディングワイヤ15によ
って電気的に接続されている。半導体チップ2は導電性
又は、非導電性の接着剤(図示せず)により、タブ3に
固定されており、接着剤はタブ3のみに塗布されてい
る。
FIG. 2 is a view showing an assembly using the lead frame 3. The semiconductor chip 2 is mounted on the tab 3, and the tip portion of the inner lead 6 and the electrode pad (not shown) of the semiconductor chip 2 are electrically connected by the bonding wire 15. The semiconductor chip 2 is fixed to the tab 3 with a conductive or non-conductive adhesive (not shown), and the adhesive is applied only to the tab 3.

【0012】次に半導体装置1の製造方法について説明
する。
Next, a method of manufacturing the semiconductor device 1 will be described.

【0013】まず、リードフレーム3を用意する。この
リードフレーム3は通常の工程、例えばプレス或いはエ
ッチングにより加工したものであり、QFP(Quad Fla
t P-ackage)型の半導体装置に使用される。次にリード
フレーム3をチップ(ダイ)ボンディング工程へ移送
し、図2に示すように、半導体チップ2をタブ4に接着
する。その際、接着剤はタブ4のみに塗布し、タブ4の
みで半導体チップ2を固定する。これにより、半導体チ
ップ2のシリコン露出面積が大きくなるので、半導体チ
ップ2と封止用樹脂14との密着面積が増加する。従っ
て、後の熱処理による封止用樹脂14と半導体チップ2
との間に空隙が発生するのを抑えることができ、パッケ
ージクラックの発生を防止することができる。次に半導
体チップ2上の電極パッド(図示せず)とインナーリー
ド6の先端部とを導電体、例えば金、あるいはアルミニ
ウム等からなるボンディングワイヤ15にて電気的に接
続する。ワイヤボンディングが完了したリードフレーム
3は、図3に示すように、半導体チップ2、インナーリ
ード6、ボンディングワイヤ15等を熱硬化性の封止用
樹脂により封止するための樹脂封止用金型10にセット
される。樹脂封止用金型10は、キャビティ11内に封
止用樹脂を注入するためのゲート12が、リードフレー
ム3をセットした際の半導体チップ2搭載面側に形成さ
れている。これにより、ゲート12から注入された封止
用樹脂14は、半導体チップ2搭載面の方から先に充填
され、タブ4の裏面側からの圧力がかからない。従っ
て、チップとタブを支えるリード間に隙間が生じずチッ
プ位置は安定するので、樹脂封止時のチップ位置の変位
を抑止することができる。
First, the lead frame 3 is prepared. The lead frame 3 is obtained by machining a normal process, for example by pressing or etching, QFP (Q uad F la
t P -ackage) type semiconductor device. Next, the lead frame 3 is transferred to a chip (die) bonding process, and the semiconductor chip 2 is bonded to the tab 4 as shown in FIG. At that time, the adhesive is applied only to the tab 4, and the semiconductor chip 2 is fixed only by the tab 4. As a result, the exposed silicon area of the semiconductor chip 2 is increased, so that the contact area between the semiconductor chip 2 and the sealing resin 14 is increased. Therefore, the sealing resin 14 and the semiconductor chip 2 by the subsequent heat treatment
It is possible to suppress the generation of voids between and, and to prevent the generation of package cracks. Next, the electrode pads (not shown) on the semiconductor chip 2 and the tips of the inner leads 6 are electrically connected by a bonding wire 15 made of a conductor such as gold or aluminum. The lead frame 3 on which the wire bonding is completed is, as shown in FIG. 3, a resin encapsulation mold for encapsulating the semiconductor chip 2, the inner leads 6, the bonding wires 15 and the like with a thermosetting encapsulating resin. Set to 10. In the resin-sealing die 10, a gate 12 for injecting the sealing resin into the cavity 11 is formed on the semiconductor chip 2 mounting surface side when the lead frame 3 is set. As a result, the sealing resin 14 injected from the gate 12 is filled from the mounting surface of the semiconductor chip 2 first, and pressure is not applied from the back surface side of the tab 4. Therefore, a gap is not formed between the leads supporting the chip and the tab, and the chip position is stable, so that the displacement of the chip position during resin sealing can be suppressed.

【0014】樹脂封止用金型10のキャビティ11に充
填され、半導体チップ2、インナーリード6、ボンディ
ングワイヤ15等を封止した封止用樹脂が熱硬化した
後、リードフレーム3を樹脂封止用金型10から取り出
し、フレーム枠9、ダムリード9からアウターリード7
を切り離してそれぞれの半導体装置に分離される。その
後、各アウターリード7を所望の形状、例えば図4
(a)及び(b)に示すようなQFPではガルウイング
形状に成形し、半導体装置1が形成される。
After the encapsulation resin filled in the cavity 11 of the resin encapsulation mold 10 and encapsulating the semiconductor chip 2, the inner leads 6, the bonding wires 15, etc. is thermally cured, the lead frame 3 is encapsulated with the resin. Take out from the mold 10 for the frame, frame frame 9, dam lead 9 to outer lead 7
To separate each semiconductor device. Then, each outer lead 7 is formed into a desired shape, for example, as shown in FIG.
In the QFP as shown in FIGS. 3A and 3B, the semiconductor device 1 is formed by molding into a gull wing shape.

【0015】以下、本発明の作用効果について説明す
る。
The effects of the present invention will be described below.

【0016】(1)封止用樹脂をリードフレームの半導
体チップが載置された側へ向かって注入することによ
り、樹脂注入時の樹脂圧力を、チップ搭載面から受ける
ため、チップとタブを支えるリード間に隙間が生じず、
チップ位置は安定するので、樹脂封止時のチップ位置の
変位を抑止することができる。従って、封止不良の低減
及び信頼性向上を図ることができる。
(1) By injecting the sealing resin toward the side of the lead frame on which the semiconductor chip is mounted, the resin pressure at the time of resin injection is received from the chip mounting surface, so that the chip and the tab are supported. There is no gap between the leads,
Since the chip position is stable, displacement of the chip position during resin sealing can be suppressed. Therefore, it is possible to reduce defective sealing and improve reliability.

【0017】(2)樹脂封止用金型に組立体をセットし
た際の封止用樹脂の注入口を、リードフレームの半導体
チップが搭載された側に設けたことにより、封止用樹脂
がチップ搭載面側から充填されるので、チップ位置は安
定し、樹脂封止時のチップ位置の変位を抑止することが
できる。
(2) Since the injection port of the sealing resin when the assembly is set in the resin sealing die is provided on the side of the lead frame on which the semiconductor chip is mounted, the sealing resin is Since it is filled from the chip mounting surface side, the chip position is stable and displacement of the chip position during resin sealing can be suppressed.

【0018】(3)接着剤はタブのみに塗布することに
より、半導体チップのシリコン露出面積が大きくなるの
で、半導体チップと封止用樹脂との密着面積が増加す
る。従って、熱処理による封止用樹脂と半導体チップと
の空隙の発生を抑えることができ、パッケージクラック
の発生を防止することができる。
(3) Since the adhesive is applied only to the tab, the exposed silicon area of the semiconductor chip increases, so that the contact area between the semiconductor chip and the sealing resin increases. Therefore, it is possible to suppress the generation of voids between the sealing resin and the semiconductor chip due to the heat treatment, and it is possible to prevent the generation of package cracks.

【0019】以上、本発明者によって、なされた発明を
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。上記実
施例では、封止用樹脂の注入口であるゲートは、半導体
チップ搭載面側に設けたが、従来通り半導体チップ搭載
面と反対側に設けても、本発明を実現できる。例えば、
図5及び図6に示すようにリードフレーム17のゲート
位置に、封止用樹脂30を通過させる通過孔24を設
け、リードフレーム17の半導体チップ搭載面の反対側
のゲート28から、半導体チップ搭載面側へ封止用樹脂
30を注入する。このような方法によると、従来の樹脂
封止用金型を利用して本発明を実現することができる。
The invention made by the inventor of the present invention has been specifically described based on the embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say. In the above embodiment, the gate, which is the injection port of the sealing resin, is provided on the semiconductor chip mounting surface side, but the present invention can be realized by providing it on the side opposite to the semiconductor chip mounting surface as in the conventional case. For example,
As shown in FIGS. 5 and 6, a through hole 24 for allowing the sealing resin 30 to pass is provided at the gate position of the lead frame 17, and the semiconductor chip mounting is performed from the gate 28 on the side opposite to the semiconductor chip mounting surface of the lead frame 17. The sealing resin 30 is injected into the surface side. According to such a method, the present invention can be realized by using a conventional resin sealing mold.

【0020】[0020]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0021】すなわち、封止用樹脂をリードフレームの
半導体チップが載置された側へ向かって注入することに
より、樹脂注入時の樹脂圧力を、チップ搭載面から受け
るため、チップとタブを支えるリード間に隙間が生じ
ず、チップ位置は安定するので、樹脂封止時のチップ位
置の変位を抑止することができる。従って、封止不良の
低減及び信頼性向上を図ることができるものである。
That is, by injecting the sealing resin toward the side of the lead frame on which the semiconductor chip is mounted, the resin pressure at the time of resin injection is received from the chip mounting surface, so that the leads supporting the chip and the tab are supported. Since there is no gap between them and the chip position is stable, displacement of the chip position during resin sealing can be suppressed. Therefore, it is possible to reduce defective sealing and improve reliability.

【0022】[0022]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に用いるリードフレームの部分平面図で
ある。
FIG. 1 is a partial plan view of a lead frame used in the present invention.

【図2】本発明に用いるリードフレームに、半導体チッ
プを搭載した状態を示す図である。
FIG. 2 is a diagram showing a state in which a semiconductor chip is mounted on a lead frame used in the present invention.

【図3】本発明の一実施例である半導体装置の樹脂封止
方法を示す図である。
FIG. 3 is a diagram showing a resin sealing method for a semiconductor device according to an embodiment of the present invention.

【図4】(a)は本発明によって形成された半導体装置
の平断面図である。(b)は(a)のI−I断面図であ
る。
FIG. 4A is a plan sectional view of a semiconductor device formed according to the present invention. (B) is a II sectional view of (a).

【図5】本発明の他の実施例に使用するリードフレーム
の部分平面図である。
FIG. 5 is a partial plan view of a lead frame used in another embodiment of the present invention.

【図6】本発明の他の実施例である半導体装置の樹脂封
止方法を示す図である。
FIG. 6 is a diagram showing a resin sealing method for a semiconductor device according to another embodiment of the present invention.

【図7】従来の半導体装置の樹脂封止方法を示す図であ
る。
FIG. 7 is a diagram showing a conventional resin sealing method for a semiconductor device.

【符号の説明】 1……半導体装置,2……半導体チップ,3……リード
フレーム,4……タブ,5……タブリード,6……イン
ナーリード,7……アウターリード,8……ダムリー
ド,9……フレーム枠,10……樹脂封止用金型,11
……キャビティ,12……ゲート,13……ランナ,1
4……封止用樹脂,15……ボンディングワイヤ,16
……パッケージ,17……リードフレーム,18……タ
ブ,19……タブリード,20……インナーリード,2
1……アウターリード,22……ダムリード,23……
フレーム枠,24……通過孔,25……半導体チップ,
26……樹脂封止用金型,27……キャビティ,28…
…ゲート,29……ランナ,30……封止用樹脂,31
……半導体チップ,32……リードフレーム,33……
タブ,34……タブリード,35……樹脂封止用金型,
36……キャビティ,37……ゲート,38……ラン
ナ,39……封止用樹脂
[Explanation of symbols] 1 ... Semiconductor device, 2 ... Semiconductor chip, 3 ... Lead frame, 4 ... Tab, 5 ... Tab lead, 6 ... Inner lead, 7 ... Outer lead, 8 ... Dam lead, 9: Frame frame, 10: Resin sealing mold, 11
... cavity, 12 ... gate, 13 ... runner, 1
4 ... Sealing resin, 15 ... Bonding wire, 16
…… Package, 17 …… Lead frame, 18 …… Tabs, 19 …… Tab leads, 20 …… Inner leads, 2
1 …… Outer lead, 22 …… Dam lead, 23 ……
Frame frame, 24 ... Passage hole, 25 ... Semiconductor chip,
26 ... Resin sealing mold, 27 ... Cavity, 28 ...
… Gate, 29 …… runner, 30 …… sealing resin, 31
...... Semiconductor chip, 32 …… Lead frame, 33 ……
Tab, 34 ... Tab lead, 35 ... Mold for resin encapsulation,
36 ... cavity, 37 ... gate, 38 ... runner, 39 ... sealing resin

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】半導体チップと、該半導体チップの面積よ
りも小さく、前記半導体チップを載置するためのタブ
と、該タブとリードフレーム枠とを連結するタブリード
と、前記タブの周辺近傍に先端部が配置されている複数
の接続用リードと、前記半導体チップ上の電極パッドと
それに対応する外部導出リードとを電気的に接続するボ
ンディングワイヤとからなる組立体を、樹脂封止用金型
にセットし、該樹脂封止用金型内に封止用樹脂を注入す
ることによりパッケージを形成する半導体装置の製造方
法であって、前記封止用樹脂は、前記リードフレームの
前記半導体チップが載置された側から注入されることを
特徴とする半導体装置の製造方法。
1. A semiconductor chip, a tab for mounting the semiconductor chip, which is smaller than the area of the semiconductor chip, a tab lead for connecting the tab and a lead frame, and a tip near the periphery of the tab. A resin-sealing mold is provided with an assembly consisting of a plurality of connecting leads in which parts are arranged, and a bonding wire for electrically connecting the electrode pad on the semiconductor chip and the corresponding external lead-out. A method of manufacturing a semiconductor device, comprising setting and injecting a sealing resin into the resin sealing mold to form a package, wherein the sealing resin is mounted on the semiconductor chip of the lead frame. A method for manufacturing a semiconductor device, characterized in that the semiconductor device is injected from the side where it is placed.
【請求項2】前記樹脂封止用金型に前記組立体をセット
した際の封止用樹脂の注入口は、前記リードフレームの
前記半導体チップが搭載された側に設けられていること
を特徴とする請求項1記載の半導体装置の製造方法。
2. The injection port of the sealing resin when the assembly is set in the resin sealing mold is provided on the side of the lead frame on which the semiconductor chip is mounted. The method for manufacturing a semiconductor device according to claim 1.
【請求項3】前記接着剤は前記タブのみに塗布されてい
ることを特徴とする請求項1または2記載の半導体装置
の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the adhesive is applied only to the tab.
【請求項4】半導体チップと、前記半導体チップを載置
するためのタブと、前記半導体チップを載置し前記タブ
とリードフレーム枠とを連結するタブリードと、前記タ
ブの周辺近傍に先端部が配置されている複数の接続用リ
ードと、前記半導体チップ上の電極パッドとそれに対応
する外部導出リードとを電気的に接続するボンディング
ワイヤとからなる組立体を、樹脂封止用金型にセット
し、該樹脂封止用金型内に封止用樹脂を注入することに
よりパッケージを形成する半導体装置の製造方法であっ
て、前記封止用樹脂は、前記リードフレームの前記半導
体チップが載置された側から注入されることを特徴とす
る半導体装置の製造方法。
4. A semiconductor chip, a tab for mounting the semiconductor chip, a tab lead for mounting the semiconductor chip and connecting the tab and the lead frame, and a tip portion near the periphery of the tab. An assembly consisting of a plurality of connecting leads arranged and a bonding wire for electrically connecting the electrode pad on the semiconductor chip and a corresponding external lead-out is set in a resin sealing mold. A method for manufacturing a semiconductor device, wherein a package is formed by injecting a sealing resin into the resin sealing die, wherein the sealing resin is mounted on the semiconductor chip of the lead frame. A method for manufacturing a semiconductor device, characterized in that it is injected from the side.
JP17385294A 1994-07-26 1994-07-26 Method for manufacturing semiconductor device Expired - Lifetime JP3514516B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17385294A JP3514516B2 (en) 1994-07-26 1994-07-26 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17385294A JP3514516B2 (en) 1994-07-26 1994-07-26 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH0837201A true JPH0837201A (en) 1996-02-06
JP3514516B2 JP3514516B2 (en) 2004-03-31

Family

ID=15968352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17385294A Expired - Lifetime JP3514516B2 (en) 1994-07-26 1994-07-26 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3514516B2 (en)

Also Published As

Publication number Publication date
JP3514516B2 (en) 2004-03-31

Similar Documents

Publication Publication Date Title
US5545922A (en) Dual sided integrated circuit chip package with offset wire bonds and support block cavities
JP2556294B2 (en) Resin-sealed semiconductor device
JP2972096B2 (en) Resin-sealed semiconductor device
JPH11260856A (en) Semiconductor device and its manufacture and mounting structure of the device
JP2891692B1 (en) Semiconductor device
KR20000017634A (en) Semiconductor device and method of fabricating the same
JPH0722454A (en) Semiconductor integrated circuit device
JPH08264569A (en) Manufacture of resin sealed semiconductor device
JP3847432B2 (en) Resin-encapsulated semiconductor device and manufacturing method thereof
JP3036339B2 (en) Semiconductor device
JP3514516B2 (en) Method for manufacturing semiconductor device
JP2555931B2 (en) Method for manufacturing semiconductor device
JPH10223700A (en) Resin sealed semiconductor device and manufacture thereof
JP3406147B2 (en) Semiconductor device
JP3218816B2 (en) Semiconductor device
JPS63107152A (en) Resin packaged type electronic paris
JPH062264Y2 (en) Semiconductor device
JP2705983B2 (en) Method for manufacturing semiconductor device
JPH08162596A (en) Lead frame and semiconductor device
JPH0637221A (en) Resin sealing type semiconductor device
JPH09283549A (en) Semiconductor device and manufacturing method thereof
JPH07193179A (en) Lead frame
JPH05129469A (en) Resin-sealed semiconductor device
KR19980058400A (en) Multi-chip package
JPH07130782A (en) Manufacture of package-type semiconductor device having heatsink

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Effective date: 20040113

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20090123

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110123

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20130123

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 10

EXPY Cancellation because of completion of term