JPH0836528A - 複数のページ・サイズをサポートする仮想メモリ・コンピュータ・システム用の再マッピング装置及び再マッピング方法 - Google Patents

複数のページ・サイズをサポートする仮想メモリ・コンピュータ・システム用の再マッピング装置及び再マッピング方法

Info

Publication number
JPH0836528A
JPH0836528A JP7018785A JP1878595A JPH0836528A JP H0836528 A JPH0836528 A JP H0836528A JP 7018785 A JP7018785 A JP 7018785A JP 1878595 A JP1878595 A JP 1878595A JP H0836528 A JPH0836528 A JP H0836528A
Authority
JP
Japan
Prior art keywords
address
page
address space
virtual
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7018785A
Other languages
English (en)
Inventor
Yousef A Khalidi
ヨーゼフ・エイ・カーリディ
Vikram P Joshi
ヴィクラム・ピイ・ジョシ
Madhusudhan Talluri
マドゥーサドハン・タルーリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH0836528A publication Critical patent/JPH0836528A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/651—Multi-level translation tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/652—Page size control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 複数ページ・サイズを使用して論理的にアド
レス指定可能な物理メモリにマップできる仮想メモリを
有するコンピュータ・システムを提供する。 【構成】 中間アドレス指定方式により、物理メモリの
小さい非連続の数ページを、仮想メモリのこれより大き
い１ページにマップできる。仮想アドレスを物理アドレ
スに直接変換するのではなく、仮想アドレスを中間アド
レスに変換し、これを物理アドレスに変換する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、コンピュータ・システ
ムの分野に関するものであり、さらに詳細には複数のペ
ージ・サイズをサポートする仮想メモリ・コンピュータ
・システムにおける仮想ページの物理ページへのマッピ
ングに関するものである。
【０００２】
【従来の技術】仮想メモリとは、アプリケーション・プ
ログラムが、大きく均一な一次メモリを有するようにメ
モリ・システムを使用できるようにする技術である。実
際には、メモリはより小さく、より細分化され、あるい
はハード・ディスク等の二次記憶装置により部分的にシ
ミュレートされてもよい。アプリケーションは仮想アド
レスを介してメモリにアクセスし、特殊なハードウェア
によって物理アドレス上に変換（マッピング）される。
ページング及びセグメンテーションは、仮想メモリの２
つの一般的な実施態様である。
【０００３】ページング技術を用いて仮想メモリを実施
する場合、仮想アドレスのスペースはページと呼ばれる
多数の固定サイズのブロックに分割され、各ページは、
システムで利用できる同様のサイズのいずれかの物理ペ
ージにマッピングできる。通常、メモリ管理装置（ＭＭ
Ｕ）やページ化メモリ管理装置（ＰＭＭＵ）等の特殊な
メモリ管理ハードウェアが、仮想アドレスから物理アド
レスへのアドレス変換を実行する。この種のメモリ管理
では、物理（システム）メモリに存在しないデータにア
クセスしようとすると、ＰＭＭＵが中央処理装置（ＣＰ
Ｕ）に割込み信号を送り、次に、アプリケーション・プ
ログラムが取り込みについて「知ら」ないうちに、オペ
レーティング・システムがその他の記憶装置（ハード・
ディスク等）からデータを取り込む。
【０００４】ある仮想メモリ方式では、仮想メモリ・ス
ペースから物理メモリ・スペースへのマッピングが一つ
しかない。しかし、他の実施態様では、複数のアドレス
・スペースが存在することができ、それぞれ物理アドレ
ス・スペースへマッピングされる。従って、最初のプロ
セスが最初の仮想アドレスを使用して特定の物理アドレ
スを参照し、同じＣＰＵ上または複数プロセッサ環境の
別のＣＰＵ上で動く第２のプロセスが第２の仮想アドレ
スによって所与の物理アドレスを参照することになる。
このような場合、同じ物理アドレスに対応する２つの仮
想アドレスを「エイリアス」と呼ぶ。
【０００５】２種類以上のサイズの仮想ページを使用し
て動作できるＣＰＵもある。例えば、仮想メモリ・コン
ピュータ・システムの複数ページ・サイズをサポートす
るアドレス変換メカニズムが、１９９３年１０月２０日
に出願された米国特許出願０８／１３９５４９号に記載
されている。さらに、複数のページ・サイズをサポート
する仮想アドレスから物理アドレスへの変換キャッシュ
が、１９９３年９月８日に出願された米国特許出願０８
／１１８３９８号に記載されている。
【０００６】複数のページ・サイズをサポートすること
により、マッピングされる仮想アドレス・スペースのニ
ーズを最も満たすように、マッピングに使用する仮想ペ
ージ・サイズが選択できる。大きいページを使用する
と、ＭＭＵの１個の変換エントリを使用して大量の仮想
メモリが変換できる。従って、ＭＭＵに必要な資源が少
なくなるので性能が上がる。しかし、大きいページを使
用すると、小さいページを使用する場合には遭遇しない
問題が起きることがある。大きいページは通常、物理メ
モリの１個の連続する部分になければならない。ページ
が大きくなればなるほど、そのページを物理メモリにロ
ードするために使用可能でなければならない物理メモリ
の１個の連続する部分が大きくなるのは明白である。通
常、ページ不在の場合に次のページを物理メモリのどこ
にロードするかを指示するのに使用される「自由」ペー
ジ・リストを維持する必要があるために、オーバヘッド
が生じる。ページ・サイズが複数の場合は、このオーバ
ヘッドが増大する。通常はページ・サイズごとに１つの
自由ページ・リストが必要だからである。
【０００７】さらに、あるページ内の特定のワードを指
示するのに仮想または物理アドレスの特定数の最下位ビ
ットが使用される場合、ページ・サイズに関係なく、通
常はアドレス指定方式が使用される。あるページ内に使
用されるワードを指示するのに使用される最下位ビット
の数は、表されるページのサイズによって決まる。しか
し、ページ・サイズが与えられている場合、そのページ
内のワードの位置に充てられる最下位ビットの数は固定
され、そのアドレスが仮想アドレスでも物理アドレスで
も同じである。次に、仮想アドレスの残っている最上位
ビットを使用して、仮想メモリのどのページがアドレス
指定されているかが指示される。同様に、物理アドレス
の残っている最上位ビットを使用して、物理メモリのど
のページがアドレス指定されているかが指示される。こ
のアドレス指定方式では、アドレス指定されるページの
サイズの整数倍である境界に各ページを合わせる必要が
あることが暗黙の了解となっている。従って、あるペー
ジを物理メモリにロードする場合、ロードされるページ
と同じサイズの自由な連続部分を物理メモリ内で見つけ
るだけでは十分ではない。必要とされる自由な物理メモ
リの連続部分は、物理メモリにロードされるページのサ
イズによって規定されるページの境界で始まらなければ
ならない。ページ・サイズが大きくなるほど、所与のサ
イズの物理メモリ内で、所与のサイズのページを収容で
きる場所が少なくなる。
【０００８】さらに、ページが大きいと、物理メモリの
アドレス指定される部分が小さいページより大きくなる
ので、小さいページを多数使用するより、大きいページ
を使用して物理メモリの１つの領域をマッピングするほ
うが好ましい。しかし、オペレーティング・システム
は、最初に大きいページを使用して仮想メモリの大きな
部分を物理メモリにマッピングするのではなく、時とと
もに小さいページを使用して仮想メモリを物理メモリに
マッピングする量を増加させることが多い。その結果、
１つの大きなページを使ってマッピングできるはずの仮
想メモリの連続領域が、小さい複数のページでマッピン
グされることになる。通常、この小さいページは物理メ
モリ内で非連続の領域を占める。
【０００９】プロモーションと呼ばれるプロセスでは、
オペレーティング・システムが、小さい複数のページを
使用するマッピングが大きな１ページを使用したマッピ
ングに置換され、小さい複数ページのマッピングから大
きい１ページのマッピングへの置換を行う。この小さい
ページは通常、大きいページの境界で始まる物理メモリ
の連続部分に位置していないので、小さいページを大き
い１ページにプロモートするため、オペレーティング・
システムは、大きいページを収容できる物理メモリの適
切な部分を見つけ、その後で小さい複数ページの内容を
そこに移動しなければならない。従って、ページ・プロ
モーションにはメリットがあるが、プロモーション・プ
ロセスは時間のかかるプロセスである。
【００１０】要約すると、従来技術では、複数のページ
・サイズがサポートされる場合でも、仮想ページは、サ
ポートされている仮想ページと同じページ・サイズの物
理ページを使用する物理メモリ内でサポートされる。つ
まり、仮想ページをバックアップ（ｂａｃｋ）する各物
理ページを、物理メモリでバックアップ（ｂａｃｋ）さ
れる仮想ページと同じサイズの物理メモリの連続したア
ドレス指定可能な領域から形成しなければならない。さ
らに、仮想ページをバックアップする物理メモリの連続
してアドレス指定可能な領域は、バックアップされる仮
想ページのサイズのページ位置合わせ境界で始まらなけ
ればならない。また物理ページでバックアップされる仮
想ページは、「穴」つまり仮想ページ内で物理メモリに
マッピングされない領域を全く含むことができない。以
上の制約が満たされることを保証するために、仮想メモ
リ・システム内で膨大な量のオーバヘッドが費やされ
る。
【００１１】
【発明が解決しようとする課題】複数のページ・サイズ
を使用して物理メモリにマッピングできる仮想メモリを
有するコンピュータ・システム内で、論理的にアドレス
指定可能な物理メモリを提供することが本発明の課題で
ある。
【００１２】
【課題を解決するための手段】中間アドレス指定方式を
使用することにより、物理メモリ内の非連続の小さい複
数ページを、これより大きいサイズの仮想メモリ１ペー
ジにマッピングできる。仮想アドレスを物理アドレスに
直接変換するのではなく、仮想アドレスを中間アドレス
に変換する。この中間アドレスは物理アドレスでも、物
理アドレスでなくてもよい。仮想ページが、ページ・サ
イズに適切な境界に位置合わせされた連続する物理メモ
リでバックアップ（ｂａｃｋ）されている場合は、中間
アドレスは物理アドレスであり、再度変換する必要はな
い。中間アドレスが物理アドレスでない場合は、次にこ
れが物理アドレスに変換される。仮想メモリの大きな１
ページが物理メモリのこれより小さい複数ページでバッ
クアップされている場合がそうである。
【００１３】物理アドレスではない中間アドレスを使用
すると、物理メモリを論理メモリのように扱うことがで
きる。従って、物理メモリ内の非連続の小さいページ
を、中間変換を使用して一緒にマッピングして、大きな
１ページを形成することができる。このプロセスによ
り、物理メモリの１個の連続する領域を使用して大きい
ページをマッピングする必要がなくなる。さらに、この
プロセスにより、大きなページを物理メモリ内で対応す
る大きなページの境界に合わせる必要がなくなる。さら
に、仮想アドレスを中間アドレスのマッピングに変更
し、かつプロモーションを反映するように中間アドレス
を物理アドレスのマッピングに変更するだけで、小さい
複数ページを大きい１ページにプロモートできる。従っ
て、ページ・プロモーション操作中に、小さいページの
内容を、物理メモリ内で位置合わせした連続した大きい
１ページの領域に移動させる必要がなくなる。さらに、
仮想メモリ内の大きいページは、物理メモリの小さいペ
ージを一緒にマッピングすることによってバックアップ
できるので、仮想メモリの大きなページ・サイズの領域
で内部にこれより小さいページ・サイズの穴が１個以上
ある領域を、仮想メモリの大きな１ページとして扱い、
仮想アドレス・スペースの穴のない領域をバックアップ
するのに必要なだけの数のこれより小さいページを使用
して物理メモリ内でバックアップすることができる。ま
た、エイリアスが許されている方式では、このエイリア
スも中間アドレス指定方式のメリットを享受できる。
【００１４】
【実施例】以下の記述では、説明のために、本発明が完
全に理解できるように、具体的な数字、素材及び構成を
示している。しかし本発明を具体的詳細なしに実施でき
ることは当業者には明白であろう。他の場合では、本発
明が不必要に曖昧にならないように、周知のシステムは
線図またはブロック図で示す。
【００１５】図１には、本発明の実施例に基づいたメモ
リ管理ユニットを使用して、中間アドレスが物理アドレ
スでない場合に、仮想アドレスから中間アドレスへ、次
に物理アドレスへとアドレス変換を実施するコンピュー
タ・システムが図示されている。図１のコンピュータ・
システム１００では、中央処理装置（ＣＰＵ）１１０
は、仮想アドレスを使用してアドレス指定されたデータ
及び命令に基づいて作動する。この仮想アドレスは仮想
メモリの連続領域のページにグループ化される。コンピ
ュータ・システム１００は、複数サイズの仮想ページを
同時に使用して作動できるので、仮想メモリの連続部分
を、大きい１ページまたはそれより小さい複数ページと
して交互に見ることができる。
【００１６】ＣＰＵ１１０が特定ページ内に格納されて
いる命令またはデータにアクセスしなければならない場
合、テストを行って、望ましい仮想ページの内容が現在
物理メモリ（ＰＭ）１７０に常駐しているか否かを判定
する。所望の仮想ページの内容が物理メモリ１７０に常
駐していることが判明した場合、ＣＰＵ１１０は物理メ
モリ１７０内の所望の命令またはデータに直接アクセス
する。一方、所望の仮想ページの内容が物理メモリ１７
０に常駐していないことが判明した場合、ＣＰＵ１１０
は、所望の仮想ページの内容が物理メモリ１７０にロー
ドされるまで待たないと、物理メモリ１７０内の所望の
命令またはデータにアクセスできない。
【００１７】メモリ管理ユニット（ＭＭＵ）１３０は、
ＣＰＵ１１０から受け取った仮想アドレス（ＶＡ）１２
０を中間アドレス（ＩＡ）１４０に変換する。次に再マ
ッピング管理ユニット（ＲＭＵ）１５０が中間アドレス
１４０を受け取って、それを物理アドレス（ＰＡ）１６
０に変換する。これで物理アドレス１６０を使用して物
理メモリ１７０の適切な部分にアクセスできるようにな
る。中間アドレス・スペースの範囲は物理アドレス・ス
ペースの範囲と同じである。適切なページ境界で始まる
物理メモリの連続する一部分として、物理メモリ１７０
に格納されているページに仮想アドレスが含まれている
場合は、物理メモリ１７０にアクセスする時にＭＭＵ１
３０によって提供される中間アドレスを物理アドレスと
して使用できる。このような場合、ＲＭＵ１５０は単
に、中間アドレスを物理アドレスとしてパスする。つま
り中間アドレスを物理アドレスに変換しない。
【００１８】他方、ＭＭＵ１３０によって提供された中
間アドレスが、ＲＭＵ１５０によって、物理メモリ１７
０にアクセスできる一つまたは複数の物理アドレスに再
マッピングされる場合もある。非トリビアル中間アドレ
スが物理アドレスに変換される第１のケースは、変換さ
れる仮想アドレスを含む仮想アドレスのページが物理メ
モリの連続する一部分として物理メモリに格納されてい
る場合である。第２の非トリビアル中間アドレスが物理
アドレスに変換されるケースは、マッピングされる仮想
メモリより小さい物理メモリの一部分にしか該当するデ
ータがない場合である。非トリビアル中間アドレスが物
理アドレスに変換される第３のケースは、変換される仮
想アドレスを含む仮想アドレスのページが適切なページ
境界で開始する物理メモリの連続する一部分として物理
メモリに格納されていない場合に生じる。
【００１９】ＭＭＵ１３０及びＲＭＵ１５０が一緒に作
動して、物理メモリの複数ページを仮想メモリの１ペー
ジにマッピングする。ＲＭＵ１５０によって仮想メモリ
の１ページにマッピングされた物理メモリの複数ページ
は、マッピング先の仮想ページとはページ・サイズが異
なってもよい。さらに、ＲＭＵ１５０によって、物理メ
モリのサイズの異なる（または非連続の）複数ページを
一緒にして、これより大きい仮想１ページにマッピング
できる。従って、ＲＭＵ１５０によって、物理メモリ１
７０を論理メモリとして扱うことができるので、論理的
にアドレス指定できる。従って、物理メモリ１７０の非
連続部分を、ＲＭＵ１５０によって仮想１ページに一緒
にマッピングできる。さらに、ＲＭＵ１５０では大きい
ページを、物理メモリ１７０全体にわたるこれより小さ
い幾つかのページ要素にマッピングでき、この小さめの
ページは依然としてページ境界で開始するが、これが開
始するページ境界は、マッピング先の大きい方のページ
の境界ではなく、小さい方のページの境界である。ま
た、ＲＭＵ１５０により、小さい仮想ページをこれより
大きい物理ページにマッピングできる。
【００２０】ＣＰＵ１１０がサポートするページの実際
のサイズは重要ではないが、メモリのページは通常、ワ
ードの２の数の整数乗のサイズである。ある実施例では
ＣＰＵ１１０は４ページ・サイズをサポートしている。
このページ・サイズは、８Ｋワード（つまり２13ワー
ド）、６４Ｋワード（つまり２16ワード）、５１２Ｋワ
ード（つまり２19ワード）、及び４Ｍワード（つまり２
21ワード）のサイズである。従って、この実施例では、
最小サイズのページを除き、次に小さいサイズのページ
の８を一緒にマッピングして、各ページを形成すること
ができる。
【００２１】コンピュータ・システム１００のある実施
例では、システムの相互接続部（例えばシステム・バ
ス）が物理アドレス１６０（さらに、表示されていない
データ及び制御信号）を物理メモリ１７０に送る。代わ
りに、ＲＭＵ１５０をシステム相互接続部の物理メモリ
１７０側に配置することができ、システム相互接続部は
中間アドレス１４０（さらに、表示されていないデータ
及び制御信号）をＲＭＵ１５０に送る。
【００２２】適宜、コンピュータ・システム１００にデ
ータ及び命令のキャッシュを追加することができる。キ
ャッシュには通常、アドレス・ベースのタグがある。シ
ステム１００内のキャッシュの位置に応じて、キャッシ
ュのタグのアドレス・スペースは仮想アドレス・スペー
ス、中間アドレス・スペースまたは物理アドレス・スペ
ースになる。追加的なＣＰＵを追加することによってコ
ンピュータ・システム１００がマルチプロセッサ・シス
テムに拡張されていれば、システム１００内の同様の状
況のキャッシュが、キャッシュの一貫性を維持するため
に、そのタグの同じアドレス・スペースを使用すること
ができる。さらに高速でキャッシュにアクセスするに
は、仮想または中間アドレスを使用してキャッシュのア
ドレスを指定することが予想される。
【００２３】図２を見ると、中間アドレスが物理アドレ
スではない場合に、仮想アドレスから中間アドレスへ、
次に物理アドレスへとアドレス変換を実施するために、
変換索引バッファに基づいて本発明を実施したコンピュ
ータ・システムを示す。図２のコンピュータ・システム
２００は図１のコンピュータ・システム１００に似てい
る。図１のＭＭＵ１３０は、図２のコンピュータ・シス
テム２００中で、ＴＬＢミス・ハンドラ２３５と連動す
る変換索引バッファ（ＴＬＢ）２３０によって実現され
た状態で図示されている。ＴＬＢ２３０は基本的に、変
換テーブル・エントリ（ＴＴＥ）キャッシュである。各
変換テーブル・エントリ（ＴＴＥ）は、少なくとも１仮
想ページの仮想アドレスから中間アドレスへの変換情報
を含む。ＴＬＢ２３０に格納された変換テーブル・エン
トリを持たない仮想ページのために仮想アドレス変換が
要求されたら、ＴＬＢのミスが発生し、ＴＬＢミス・ハ
ンドラ２３５が要求された変換をＴＬＢ２３０に、そし
て最終的にはＣＰＵ１１０に供給する。
【００２４】同様に、図１のＲＭＵ１５０は、図２のコ
ンピュータ・システム２００中で、ＲＬＢミス・ハンド
ラ２５５と連動する再マッピング索引バッファ（ＲＬ
Ｂ）２５０によって実現された状態で図示されている。
ＲＬＢ２５０の動作はＴＬＢ２３０と似ているが、ＴＬ
Ｂ２３０が仮想アドレスを中間アドレスに変換するのに
対して、ＲＬＢ２５０が中間アドレスを物理アドレスに
変換する。このように、ＲＬＢ２５０は基本的に再マッ
ピング・テーブル・エントリ（ＲＴＥ）キャッシュであ
る。各再マッピング・テーブル・エントリ（ＲＴＥ）
は、少なくとも１物理ページに対して中間アドレスから
物理アドレスへの変換情報を含む。ＲＬＢ２５０に格納
された変換を持たない物理ページに対して物理アドレス
変換が要求されたら、ＲＬＢのミスが発生し、ＲＬＢミ
ス・ハンドラ２５５が要求された変換をＲＬＢ２５０に
供給する。
【００２５】ある実施例では、ＴＬＢミス・ハンドラ２
３５及びＲＬＢミス・ハンドラ２５５は各々、ＴＬＢミ
ス処理機能またはＲＬＢミス処理機能専用の別個のプロ
セッサで実行される。別の実施例では、ＴＬＢミス・ハ
ンドラ２３５及びＲＬＢミス・ハンドラ２５５は両方と
も、ＴＬＢミス処理及びＲＬＢミス処理機能の両方を専
門に実行する１台の別個のプロセッサによって実行され
る。さらに別の実施例では、ＴＬＢミス・ハンドラ２３
５またはＲＬＢミス・ハンドラ２５５（またはＴＬＢ２
３５及びＲＬＢ２５５ミス・ハンドラの両方）はＣＰＵ
１１０が実行する。
【００２６】さらに、ＴＬＢミス・ハンドラ２３５とＲ
ＬＢミス・ハンドラ２５５が提供する機能は似ているの
で、ＴＬＢミス・ハンドラ２３５の実現には、ＲＬＢミ
ス・ハンドラ２５５の実現に使用できるのと同じアルゴ
リズムを使用できる。つまり１個のミス処理ハードウェ
アまたはソフトウェアの実現をサポートするだけでよ
い。
【００２７】図３を見ると、変換テーブル・エントリと
再マッピング・テーブル・エントリとの関係が図示され
ている。図３では、変換テーブル・エントリ（ＴＴＥ）
３１０が４つのフィールドで構成されていることが分か
る。ＴＴＥ３１０の最初の２つのフィールドは、ＴＬＢ
タグ・フィールド３２０及びＴＬＢデータ・フィールド
３３０である。ＴＬＢタグ・フィールド３２０は、変換
される仮想アドレスを含む仮想メモリ・スペースの個々
のページを特定する。ＴＬＢデータ・フィールド３３０
は、ＴＬＢタグ・フィールド３２０によって特定された
仮想ページに対応する個々の中間アドレス・スペース・
ページを特定する。
【００２８】ＴＴＥ３１０の属性フィールド３４０は、
マッピングされるページのサイズ及びＴＴＥ３１０に対
応する仮想ページのデータ上で実行が許可される動作の
タイプに関する情報を含む。例えば、属性フィールド３
４０は、ＴＴＥ３１０に対応する仮想ページを読むこと
はできるがこれに書き込むことはできないことを示すビ
ットを含む。
【００２９】ＴＬＢデータ・フィールド３３０の中間ア
ドレス・スペース・ページが、これをバックアップする
実際の物理アドレス・ページと等しい場合には、１ビッ
ト・フィールドの通過フラグ３５０がＲＬＢにセットさ
れ、ＲＬＢが再マッピング変換を実行する必要がないこ
とを示す。実際には、通過ビットが設定されたら、ＲＬ
Ｂが物理アドレス変換として中間アドレス変換をそのま
まパスする。通過ビット３５０が設定されなければ、Ｒ
ＬＢがＲＴＥ３６０等のＲＴＥを使用し、中間アドレス
を物理アドレスに変換する。
【００３０】図３で、再マッピング・テーブル・エント
リ（ＲＴＥ）３６０が３つのフィールドで構成されてい
ることが分かる。ＲＴＥ３６０の最初の２つのフィール
ドはＲＬＢタグ・フィールド３７０及びＲＬＢデータ・
フィールド３８０である。ＲＬＢタグ・フィールド３７
０は、変換される中間アドレスを含む中間メモリ・スペ
ースの個々のページを特定する。ＲＬＢデータ・フィー
ルド３８０は、ＲＬＢタグ・フィールド３７０によって
特定される中間スペースのページに対応する個々の物理
アドレス・スペースのページを特定する。
【００３１】ＲＴＥ３６０の属性フィールド３９０は、
マッピングされるページのサイズ及びＲＴＥ３６０に対
応する中間ページのデータ上で実行が許可される動作の
タイプに関する情報を含む。例えば、属性フィールド３
９０は、ＲＴＥ３６０に対応する中間ページを読むこと
はできるがこれに書き込むことはできないことを示すビ
ットを含む。通常、ＲＴＥ３６０の属性フィールド３９
０に格納される情報は、ＴＴＥ３１０の属性フィールド
３４０に格納される情報から見ると、冗長になる。この
ような場合、属性フィールド３９０をＲＴＥ３６０から
削除できる。
【００３２】図４から図１０は本発明の導入によって得
られる様々なメリットを実証する例を示す。単純に図示
するため、３つのページ・サイズを使用している。小さ
いサイズのページ、中サイズのページ、及び大きいサイ
ズのページがある。中サイズのページは、小さいサイズ
の２ページと同じサイズである。大きいサイズのページ
は、中サイズの２ページと同じサイズなので、小さいサ
イズの４ページと同じサイズである。このページの実際
のサイズは、これらの図の概念を示すのに重要ではな
い。
【００３３】図４を見ると、中サイズの１ページ及び小
さいサイズの２ページを、仮想アドレス・スペースの領
域から中間アドレス・スペースの領域に、さらに物理ア
ドレス・スペースの領域にマッピングする様子が図示さ
れている。図４では、仮想アドレス・スペース４１０
は、仮想アドレス・スペースの小さいサイズの８ページ
の連続領域である。従って、仮想アドレス・スペース４
１０は、小さいサイズの仮想アドレスの８ページＶＰ−
０からＶＰ−７で形成されている。
【００３４】中サイズの１ページは小さいサイズの２ペ
ージ分に等しいので、仮想アドレス・スペース４１０
を、中サイズの４ページと見ることもできる。仮想アド
レス・スペース４１０のページは、ページを位置合わせ
しなければならない。従って、中サイズの最初のページ
は、小さいページＶＰ−０とＶＰ−１とを一緒にマッピ
ングして形成することができ、中サイズの２番目のペー
ジは、小さいページＶＰ−２とＶＰ−３とを一緒にマッ
ピングして形成することができ、中サイズの３番目のペ
ージは、小さいページＶＰ−４とＶＰ−５とを一緒にマ
ッピングして形成することができ、中サイズの４番目の
ページは、小さいページＶＰ−６とＶＰ−７とを一緒に
マッピングして形成することができた。仮想アドレス・
スペースのページ位置合わせの制約により、中サイズの
仮想アドレス・スペース・ページを、例えばＶＰ−１と
ＶＰ−２とを一緒にマッピングして形成することはでき
なかった。ＶＰ−１が中サイズのページの境界で開始し
ていないからである。また、仮想アドレス・スペースの
連続ページの制約により、中サイズの仮想アドレス・ス
ペース・ページを、例えばＶＰ−０とＶＰ−２とを一緒
にマッピングして形成することはできなかった。ＶＰ−
０がＶＰ−２と連続していないからである。
【００３５】同様に、大きいサイズの１ページはサイズ
が中サイズの２ページ分に等しく、小さいサイズの４ペ
ージ分にも等しいので、仮想アドレス・スペース４１０
を、大きいサイズの２ページと見ることもできる。この
場合も、仮想アドレス・スペース４１０のページは、ペ
ージを位置合わせしなければならない。従って、大きい
サイズの最初のページは、小さいページＶＰ−０、ＶＰ
−１、ＶＰ−２及びＶＰ−３を一緒にマッピングして形
成することができ、大きいサイズの２番目のページは、
小さいページＶＰ−４、ＶＰ−５、ＶＰ−６及びＶＰ−
７を一緒にマッピングして形成することができた。仮想
アドレス・スペースのページ位置合わせの制約により、
大きいサイズの仮想アドレス・スペース・ページを、例
えばＶＰ−１、ＶＰ−２、ＶＰ−３及びＶＰ−４を一緒
にマッピングして形成することはできなかった。ＶＰ−
１が大きいサイズのページの境界で開始していないから
である。また、仮想アドレス・スペースの連続ページの
制約により、大きいサイズの仮想アドレス・スペース・
ページを、例えばＶＰ−０とＶＰ−２、ＶＰ−３及びＶ
Ｐ−４とを一緒にマッピングして形成することはできな
かった。ＶＰ−０がＶＰ−２と連続していないからであ
る。
【００３６】仮想アドレス・スペース４１０を、大きい
サイズ、中サイズ、及び小さいサイズのページの組合せ
と見ることもできる。従って、例えば仮想アドレス・ス
ペース４１０を、大きいサイズの１ページ、中サイズの
１ページ、及び小さいサイズの２ページと見ることがで
きる。この例では、大きいサイズの１ページをＶＰ−
０、ＶＰ−１、ＶＰ−２及びＶＰ−３で形成することが
できる。中サイズの１ページは、ＶＰ−４とＶＰ−５と
で形成することができる。従って、ＶＰ−６及びＶＰ−
７は各々、異なる小さいサイズのページを表すことにな
る。
【００３７】図４では、中間アドレス・スペース４５０
は、中間アドレス・スペースの小さいサイズの４ページ
の連続領域である。中間アドレス・スペース４５０は、
中間アドレス指定された小さいサイズの４ページＩＰ−
０からＩＰ−３で形成されている。
【００３８】中サイズの１ページは小さいサイズの２ペ
ージ分に等しいので、中間アドレス・スペース４５０
を、中サイズの２ページと見ることもできる。仮想アド
レス・スペース・ページの場合と同様、中間アドレス・
スペース４５０のページは、ページを位置合わせしなけ
ればならない。従って、中サイズの最初のページは、小
さいページＩＰ−０とＩＰ−１とを一緒にマッピングし
て形成することができ、中サイズの２番目のページは、
小さいページＩＰ−２とＩＰ−３とを一緒にマッピング
して形成することができた。中アドレス・スペースのペ
ージ位置合わせの制約により、中サイズの中間アドレス
・スペース・ページを、例えばＩＰ−１とＩＰ−２とを
一緒にマッピングして形成することはできない。ＩＰ−
１が中サイズのページの境界で開始していないからであ
る。また、中間アドレス・スペースの連続ページの制約
により、中サイズの中間アドレス・スペース・ページ
を、例えばＩＰ−０とＩＰ−２とを一緒にマッピングし
て形成することもできない。ＩＰ−０がＩＰ−２と連続
していないからである。
【００３９】同様に、大きいサイズの１ページはサイズ
が中サイズの２ページ分に等しく、小さいサイズの４ペ
ージ分にも等しいので、中間アドレス・スペース４５０
を、小さいページＩＰ−０、ＩＰ−１、ＩＰ−２及びＩ
Ｐ−３を一緒にマッピングして形成した大きいサイズの
１ページと見ることもできる。
【００４０】中間アドレス・スペース４５０を、中サイ
ズと小さいサイズのページの組合せと見ることもでき
る。従って、例えば中間アドレス・スペース４５０を、
中サイズの１ページと小さいサイズの２ページと見るこ
とができる。この例では、中サイズの１ページをＩＰ−
０とＩＰ−１とで形成することができた。従って、ＩＰ
−２及びＩＰ−３は各々、異なる小さいサイズのページ
を表すことになった。
【００４１】図４では、物理アドレス・スペース４９０
は、物理アドレス・スペースの小さいサイズの４ページ
の連続領域である。従って、物理アドレス・スペース４
９０には中間アドレス・スペース４５０と同じ範囲があ
る。物理アドレス・スペース４９０は、物理的にアドレ
ス指定された小さいサイズの４ページＰＰ−０からＰＰ
−３で形成される。
【００４２】中サイズの１ページは小さいサイズの２ペ
ージ分に等しいので、物理アドレス・スペース４９０
を、中サイズの２ページと見ることもできる。物理アド
レス・スペース４９０からの小さいページの複数が、中
間アドレス・スペース４５０の中サイズの１ページへ一
緒にマッピングされなければならない。従って、物理ア
ドレス・スペース４９０のページ部分は、小さいページ
を位置合わせしなければならない。従って、最初の中サ
イズのページは、小さいページＰＰ−０とＰＰ−１とを
一緒にマッピングして形成することができ、２番目の中
サイズのページは、小さいページＰＰ−２とＰＰ−３と
を一緒にマッピングして形成することができる。中間ア
ドレス・スペースを使用せずに物理アドレス・スペース
の領域を仮想アドレス・スペースの領域にマッピングす
るには、両方のアドレス・スペースの領域が連続性及び
位置合わせの制約に従わなければならない。中間アドレ
ス・スペースのマッピングが加わる場合、中間アドレス
領域は制約に従わなければならないが、物理アドレス・
スペースは従う必要がない。中間アドレス領域から物理
アドレス領域への多数の小さいサイズのマッピングを行
うことにより、小さいサイズの物理ページを任意に組み
合わせて、仮想アドレス・スペースから中間アドレス・
スペースへの大きい１ページのマッピングに対応させる
ことができる。中間アドレスから物理アドレスへの中サ
イズのページのマッピングは、その中サイズのページの
マッピングに関する制約に従わなければならない。
【００４３】従って、ＴＬＢ２３０で、中サイズの１ペ
ージのマッピングを利用してＶＰ−２及びＶＰ−３をＩ
Ｐ−０及びＩＰ−１にマッピングする場合、ＩＰ−０及
びＩＰ−１は連続性及び位置合わせの制約に従う。ＩＰ
−０及びＩＰ−１に対応する物理ページは、同じ制約に
従う必要がない。ＰＰ−０及びＰＰ−２が各々ＩＰ−０
及びＩＰ−１に対応しているなら、ＲＬＢ２５０では小
さいサイズの２ページのエントリ（４７２Ｂ及び４７４
Ｂ）が使用される。他方、ＰＰ−２及びＰＰ−３がＩＰ
−０及びＩＰ−１に対応しているなら、ＲＬＢ２５０で
は中サイズのマッピングの単一のエントリを使用でき
る。
【００４４】同様に、大きいサイズの１ページはサイズ
が中サイズの２ページ分に等しく、小さいサイズの４ペ
ージ分にも等しいので、物理アドレス・スペース４９０
を、小さいページＰＰ−０、ＰＰ−１、ＰＰ−２及びＰ
Ｐ−３を一緒にマッピングして形成した大きいサイズの
１ページと見ることができる。物理アドレス・スペース
４９０は、サイズが大きいサイズの１ページに等しいの
で、中間アドレス・スペース４５０の大きなサイズの１
ページを完全にバックアップするには、物理アドレス・
スペース４９０全体が必要である。しかし、この大きい
ページの部分を、物理アドレス・スペース４９０内に順
序よく保管する必要はない。例えば、大きいページの最
初の小さいページ・サイズの部分をＰＰ−１に格納し、
大きいページの２番目の小さいページ・サイズの部分を
ＰＰ−３に格納し、大きいページの３番目の小さいペー
ジ・サイズの部分をＰＰ−２に格納し、大きいページの
４番目の小さいページ・サイズの部分をＰＰ−０に格納
することができた。
【００４５】物理アドレス・スペース４９０を、中サイ
ズと小さいサイズのページの組合せと見ることもでき
る。従って、例えば物理アドレス・スペース４９０を、
中サイズの１ページと小さいサイズの２ページと見るこ
とができる。ＶＰ−０からＶＰ−３が大きなページのマ
ッピングによってＩＰ−０からＩＰ−３にマッピングさ
れ、ＩＰ−０からＩＰ−３が各々ＰＰ−０、ＰＰ−１、
ＰＰ−３及びＰＰ−２に対応するなら、ＩＰ−０からＩ
Ｐ−１をＰＰ−０からＰＰ−１にマッピングするため
に、１中ページ・サイズのマッピングを利用できた。こ
のような場合には、ＩＰ−２をＰＰ−３にマッピングす
るために小さい１ページのマッピングを使用し、ＩＰ−
３をＰＰ−２にマッピングするために別の小さいページ
のマッピングを使用することができる。ＩＰ−０からＩ
Ｐ−１をＰＰ−０からＰＰ−１に中サイズのページでマ
ッピングするには、位置合わせ及び連続性の制約に従わ
なければならない。
【００４６】図４では、変換索引バッファ（ＴＬＢ）２
３０が前述した変換機能を実行する。従って、ＴＬＢ２
３０は、仮想アドレス・スペース・ページを中間アドレ
ス・スペース・ページにマッピングする変換テーブル・
エントリ（ＴＴＥ）を格納する。また、図４では、再マ
ッピング索引バッファ（ＲＬＢ）２５０が前述した再マ
ッピング機能を実行する。従って、ＲＬＢ２５０は、中
間アドレス・スペース・ページを物理アドレス・スペー
ス・ページにマッピングする再マッピング・テーブル・
エントリ（ＲＴＥ）を格納する。
【００４７】前述したように、図４には、中サイズの１
ページ及び小さいサイズの２ページを、仮想アドレス・
スペースの領域から中間アドレス・スペースの領域に、
次に物理アドレス・スペースの領域にマッピングする様
子が図示されている。中サイズのページ４２２は、仮想
アドレス・スペース４１０の小さいページＶＰ−２及び
ＶＰ−３で形成され、線４３２Ａで示されるように、中
間アドレス・スペース４５０のＩＰ−０及びＩＰ−１で
形成される中サイズのページ４４２にマッピングされ
る。中サイズのページ４２２及び４４２は、中サイズの
ページの境界に位置合わせされ、各々、仮想及び中間ア
ドレス・スペース４１０及び４５０の連続領域に形成さ
れている。ＴＬＢ２３０のＴＴＥ４３２Ｂは、線４３２
Ａで示されるマッピングを含む。アドレス・スペース４
１０の中サイズのページ４２２は、小さいページＰＰ−
０及びＰＰ−２で形成された物理アドレス・スペース４
９０の中サイズのページにマッピングされる。物理アド
レス・スペース４１０の中サイズのページ４４２の前半
（４６２）は、線４７２Ａで示されるように、物理アド
レス・スペース４９０の小さいサイズのページＰＰ−０
（４８２）にマッピングされる。ＲＬＢ２５０のＲＴＥ
４７２Ｂは、線４７２Ａで示されるマッピングを含む。
物理アドレス・スペース４１０の中サイズのページ４４
２の後半（４６４）は、線４７４Ａで示されるように、
物理アドレス・スペース４９０の小さいサイズのページ
ＰＰ−２（４８４）にマッピングされる。ＲＬＢ２５０
のＲＴＥ４７４Ｂは、線４７４Ａで示されるマッピング
を含む。中サイズのページ４４２は中サイズのページの
境界に位置合わせされ、中間アドレス・スペース４５０
の連続領域で形成されているが、物理アドレス・スペー
ス４９０におけるその物理的表現は物理メモリの中ペー
ジ・サイズの連続した１領域に制限されていないことに
注意されたい。また、この中サイズのページは、物理ア
ドレス・スペース４９０の中ページ・サイズの位置合わ
せ境界で開始するようにも制限されていない。それどこ
ろか、ページ４８２が実際に物理アドレス・スペース４
９０の中ページ・サイズの位置合わせ境界で開始してい
るのは、単なる偶然の一致である。
【００４８】図４では、仮想アドレス・スペース４１０
の小さい１ページ４２６（ＶＰ−５）が、線４３６Ａで
示されるように、中間アドレス・スペース４５０の小さ
い１ページ４４６（ＩＰ−２）にマッピングされる。Ｔ
ＬＢ２３０のＴＴＥ４３６Ａは線４３６Ａで示されるマ
ッピングを含む。次に、中間アドレス・スペース４５０
の小さい１ページ４６６（ＩＰ−２）は、線４７６Ａで
示されるように、物理アドレス・スペース４９０の小さ
い１ページ４８６（ＰＰ−１）にマッピングされる。Ｒ
ＬＢ２５０のＲＴＥ４７６Ｂは、線４７６Ａで示される
マッピングを含む。同様に、仮想アドレス・スペース４
１０の小さい１ページ４２８（ＶＰ−６）は、線４３８
Ａで示されるように、中間アドレス・スペース４５０の
小さい１ページ４４８（ＩＰ−３）にマッピングされ
る。ＴＬＢ２３０のＴＴＥ４３８Ｂは線４３８Ａで示さ
れるマッピングを含む。次に、中間アドレス・スペース
４５０の小さい１ページ４６６（ＩＰ−３）は、線４７
８で表示されるように、物理アドレス・スペース４９０
の小さい１ページ４８８（ＰＰ−３）にマッピングされ
る。
【００４９】小さい１仮想ページ４２６から物理ページ
４８６に変換する場合、変換はまず中間アドレスに行わ
れ（４２６から４４６）、次に２番目の変換が物理アド
レスに行われる（４６６から４８６）。従って、中間ア
ドレス・スペースから物理アドレス・スペースへの再マ
ッピングができるように、ＲＬＢ２５０にＲＴＥ４７６
Ｂが必要である。小さい１仮想ページ４２８から物理ペ
ージ４８８への変換の場合、変換はまず中間アドレスへ
と行われる（４２８から４４８）。しかし中間アドレス
は物理アドレスと同じである。従って、後者の場合に
は、中間アドレスから物理アドレス（つまり４６８から
４８８）への変換は単純で、通過フラグをＴＴＥ４３８
Ｂにセットして、この２番目の変換を行う必要がないこ
とを示すことができる。従って、ＴＴＥで通過が示され
る場合には、中間アドレス・スペースから物理アドレス
・スペースへの再マッピングを行う必要がないので、Ｒ
ＬＢ２５０にＲＴＥは不必要である。
【００５０】図４では、小さいサイズの物理ページＰＰ
−１及び小さいサイズの物理ページＰＰ−２の内容がス
ワップされていたら（つまりＰＰ−１がＩＰ−１をバッ
クアップし、ＰＰ−２がＩＰ−０２をバックアップする
ようになっていたら）、中間アドレス・スペース４５０
と物理アドレス・スペース４９０との間の再マッピング
は単純になる。こうなるのは、（ＩＰ−Ｏ及びＩＰ−１
で形成された）中間サイズの中間アドレス・スペース・
ページ４４２を（ＰＰ−Ｏ及びＰＰ−１で形成された）
中サイズの１物理アドレス・スペース・ページに直接マ
ッピングでき、（ＩＰ−２で形成された）小さいサイズ
の中間アドレス・ページ４４６が（ＰＰ−２で形成され
た）小さいサイズの１物理アドレス・スペース・ページ
に直接マッピングできたからである。いずれの場合も、
各中間ページは、そのページ・サイズに適した境界に位
置合わせされ、かつ連続している同じサイズの物理ペー
ジでバックアップされる。従って、ＴＴＥ４３２Ｂ、４
３６Ｂ及び４３８Ｂは各々、通過状態が存在することを
示す。従って、２番目の再マッピング変換が不必要であ
ったので、ＲＬＢ２５０に有効なＲＴＥを持つ必要はな
い。
【００５１】図５及び図６はともに、小さいサイズの仮
想アドレスの数ページを大きいサイズの仮想アドレスの
１ページにプロモートする様子を示す。図５は、小さい
サイズの数ページを大きいサイズの１ページにプロモー
トする前に、仮想アドレス・スペースの１領域を中間ア
ドレス・スペースの１領域へ、次に物理アドレス・スペ
ースの１領域にマッピングする様子を示す。これに対し
て図６は、プロモーション後のマッピングを示す。ペー
ジ・プロモーションによって、ＴＬＢの大きい１ページ
のＴＴＥをこれより小さい数ページのＴＴＥに置換でき
る。従って、大きいページをマッピングすることによっ
て、ＴＬＢのヒットの可能性が高くなるというメリット
が実現される。中間アドレス指定方式を使用することに
より、仮想アドレス・スペースの大きいページ・サイズ
の１領域を、これより小さいページを一緒にマッピング
して物理メモリ内でバックアップすることができる。従
って、物理メモリのバックアップは、連続領域で、マッ
ピングに使用されるページのサイズが、物理メモリ内で
バックアップされる仮想メモリ・ページのサイズの境界
上で境界合わせするという伝統的な仮想メモリ・ページ
の規準に適合する必要はない。
【００５２】図５を見ると、図５では、仮想アドレス・
スペース５１０は小さいサイズのページＶＰ−０からＶ
Ｐ−３で形成されているので、図４の仮想アドレス・ス
ペース４１０の半分である。図５の中間アドレス・スペ
ース４５０及び物理アドレス・スペース４９０は、図４
の個々の対応スペースと同じである。図５には、小さい
サイズの数ページを大きいサイズの１ページにプロモー
トする前に、仮想アドレス・スペース５１０の領域を中
間アドレス・スペース４５０の領域へ、次に物理アドレ
ス・スペース４９０の領域へとマッピングする様子が図
示されている。図５では、ＴＬＢ２３０及びＲＬＢ２５
０が図４に対して変化しているのは、ＴＬＢ２３０のＴ
ＴＥ内に格納されている変換情報及びＲＬＢ２５０のＲ
ＴＥ内に格納されている再マッピング情報が、図５のマ
ッピングを反映するように変化しているだけである。
【００５３】図５では、仮想アドレス・スペース５１０
の小さい１ページ５２２（ＶＰ−０）が、線５３２Ａで
示されるように、中間アドレス・スペース４５０の小さ
い１ページ５４２（ＩＰ−０）にマッピングされてい
る。ＴＬＢ２３０のＴＴＥ５３２Ｂは線５３２Ａで示さ
れるマッピングを含む。次に、中間アドレス・スペース
４５０の小さい１ページ５６２（ＩＰ−０）が、線５７
２Ａで示されるように、物理アドレス・スペース４９０
の小さい１ページ５８２（ＰＰ−３）にマッピングされ
る。ＲＬＢ２５０のＲＴＥ５７２Ｂは線５７２Ａで示さ
れるマッピングを含む。
【００５４】同様に、仮想アドレス・スペース５１０の
小さい１ページ５２４（ＶＰ−１）は、線５３４Ａで示
されるように、中間アドレス・スペース４５０の小さい
１ページ５４４（ＩＰ−１）にマッピングされている。
ＴＬＢ２３０のＴＴＥ５３４Ｂは線５３４Ａで示される
マッピングを含む。次に、中間アドレス・スペース４５
０の小さい１ページ５６４（ＩＰ−１）が、線５７４Ａ
で示されるように、物理アドレス・スペース４９０の小
さい１ページ５８４（ＰＰ−１）にマッピングされる。
ＲＬＢ２５０のＲＴＥ５７４Ｂは線５７４Ａで示される
マッピングを含む。
【００５５】仮想アドレス・スペース５１０の小さい１
ページ５２６（ＶＰ−２）は、線５３６Ａで示されるよ
うに、中間アドレス・スペース４５０の小さい１ページ
５４６（ＩＰ−２）にマッピングされている。ＴＬＢ２
３０のＴＴＥ５３６Ｂは線５３６Ａで示されるマッピン
グを含む。次に、中間アドレス・スペース４５０の小さ
い１ページ５６６（ＩＰ−２）が、線５７６Ａで示され
るように、物理アドレス・スペース４９０の小さい１ペ
ージ５８６（ＰＰ−０）にマッピングされる。ＲＬＢ２
５０のＲＴＥ５７６Ｂは線５７６Ａで示されるマッピン
グを含む。
【００５６】最後に、仮想アドレス・スペース５１０の
小さい１ページ５２８（ＶＰ−３）は、線５３８Ａで示
されるように、中間アドレス・スペース４５０の小さい
１ページ５４８（ＩＰ−３）にマッピングされている。
ＴＬＢ２３０のＴＴＥ５３８Ｂは線５３８Ａで示される
マッピングを含む。次に、中間アドレス・スペース４５
０の小さい１ページ５６８（ＩＰ−３）が、線５７８Ａ
で示されるように、物理アドレス・スペース４９０の小
さい１ページ５８８（ＰＰ−２）にマッピングされる。
ＲＬＢ２５０のＲＴＥ５７８Ｂは線５７８Ａで示される
マッピングを含む。
【００５７】図５では、仮想アドレス・スペース５１０
の小さいサイズの４ページＶＰ−０からＶＰ−３が、大
きいサイズの１ページにプロモートする準備が整ってい
る。先行技術では、物理メモリの領域の内容を移動し
て、物理メモリ内で大きいページの境界が位置合わせさ
れた大きい連続ページによって、プロモートされた大き
いページがバックアップされるようにしておかなけれ
ば、これらのページをプロモートできなかった。従っ
て、この例の小さいページ５８４の現在の内容がＰＰ−
１に適切に配置されていても、小さいページ５８２の現
在の内容をＰＰ−０に移動し、小さいページ５８６の現
在の内容をＰＰ−２に移動し、小さいページ５８８の現
在の内容をＰＰ−３に移動しておかないと、ページをプ
ロモートできなかった。最悪のケースのシナリオでは、
新しい大きいページをバックアップする小さいページの
内容全部を、新しい大きいページが大きいページの境界
と位置合わせされ、かつ物理メモリの連続領域から形成
された大きいページでバックアップされている物理メモ
リの部分に移動しなければならなかった。
【００５８】図６を見ると、図６では、仮想アドレス・
スペース６１０、中間アドレス・スペース４５０及び物
理アドレス・スペース４９０は、図５の個々の対応スペ
ースと同じである。図６には、小さいサイズの数ページ
を大きいサイズの１ページにプロモートした後に、仮想
アドレス・スペース６１０の領域を中間アドレス・スペ
ース４５０の領域へ、次に物理アドレス・スペース４９
０の領域へとマッピングする様子が図示されている。図
６では、ＴＬＢ２３０が図５に対して変化しているの
は、ＴＬＢ２３０のＴＴＥ内に格納されている変換情報
が、プロモーションによって生じた図６のマッピングを
反映するように変化しているだけである。図６では、Ｒ
ＬＢ２５０のＲＴＥ内に格納されている再マッピング情
報は、図５の値から変化していない。プロモーション
が、中間アドレス・スペース４５０から物理アドレス・
スペース４９０へのマッピングに影響しないからであ
る。
【００５９】図６では、仮想アドレス・スペース５１０
の大きい１ページ６２２（ＶＰ−０、ＶＰ−１、ＶＰ−
２及びＶＰ−３）が、線６３２Ａで示されるように、中
間アドレス・スペース４５０の大きい１ページ６４２
（ＩＰ−０、ＩＰ−１、ＩＰ−２及びＩＰ−３）にマッ
ピングされている。ＴＬＢ２３０のＴＴＥ６３２Ｂは線
６３２Ａで示されるマッピングを含む。従って、仮想ア
ドレス・スペース５１０と中間アドレス・スペース４５
０との間のマッピングがプロモーションによって変化し
たので、ここでは小さい４ページが大きい１ページとし
て表されている。従って、以前にはＴＬＢで（小さい旧
ページ毎に１つ）必要だったＴＴＥが、大きい新ページ
のＴＴＥ１つに置換されている。中間アドレス・スペー
ス４５０と物理アドレス・スペース４９０とのページ間
のマッピングを変更する必要がなくプロモーション・プ
ロセスが生じたことに注意すべきである。
【００６０】従って、中間アドレス・スペース４５０の
小さい１ページ５６２（ＩＰ−Ｏ）は、線５７２Ａで示
されるように、依然として物理アドレス・スペース４９
０の小さい１ページ５８２（ＰＰ−３）にマッピングさ
れ、ＲＬＢ２５０のＲＴＥ５７２Ｂは依然として線５７
２Ａで示されるマッピングを含む。同様に、中間アドレ
ス・スペース４５０の小さい１ページ５６４（ＩＰ−
１）は、線５７４Ａで示されるように、依然として物理
アドレス・スペース４９０の小さい１ページ５８４（Ｐ
Ｐ−１）にマッピングされ、ＲＬＢ２５０のＲＴＥ５７
４Ｂは依然として線５７４Ａで示されるマッピングを含
む。また、中間アドレス・スペース４５０の小さい１ペ
ージ５６６（ＩＰ−２）は、線５７６Ａで示されるよう
に、物理アドレス・スペース４９０の小さい１ページ５
８６（ＰＰ−０）にマッピングされ、ＲＬＢ２５０のＲ
ＴＥ５７６Ｂは線５７６Ａで示されるマッピングを含
む。最後に、中間アドレス・スペース４５０の小さい１
ページ５６８（ＩＰ−３）は、線５７８Ａで示されるよ
うに、物理アドレス・スペース４９０の小さい１ページ
５８８（ＰＰ−２）にマッピングされ、ＲＬＢ２５０の
ＲＴＥ５７８Ｂは線５７８Ａで示されるマッピングを含
む。
【００６１】従って、仮想アドレス・スペース５１０の
大きいサイズの１ページは物理アドレス・スペース４９
０の小さいサイズの４ページでバックアップされている
が、物理メモリ内のバックアップ・ページは連続的で大
きいサイズのページの境界に位置合わせしなくてはなら
ないという要件は削除されている。従って、物理メモリ
内に常駐するページを再配置することによって生じるプ
ロモーションのオーバヘッドは、もはや適用されない。
【００６２】図７及び図８を見ると、これらの図は両方
とも、小さいサイズの仮想アドレスの数ページを、小さ
いページ・サイズの「穴」を有する大きいサイズの仮想
アドレスの１ページとして処理する様子を示す。図７
は、小さいページ・サイズの穴が大きいサイズのページ
の末尾にある場合に、仮想アドレス・スペースの領域を
中間アドレス・スペースの領域に、次に物理アドレス・
スペースの領域へとマッピングする様子を示す。これに
対して図８は、小さいページ・サイズの穴が大きいサイ
ズのページの末尾でない場合のマッピングを示す。いず
れの場合も、ＴＬＢ中の大きい１ページのＴＴＥは、こ
れより小さい数ページのＴＴＥを置換できる。従って、
連続領域であるにはマッピングに使用されるページのサ
イズであるという伝統的な仮想メモリ・ページの規準に
適合しない仮想アドレス・スペースの領域では、大きい
ページをマッピングすることによって、ＴＬＢのヒット
の可能性が高くなるというメリットが実現される。
【００６３】図７を見ると、図７では、仮想アドレス・
スペース５１０、中間アドレス・スペース４５０及び物
理アドレス・スペース４９０は、図６の個々の対応スペ
ースと同じである。図７には、中サイズの１ページ及び
小さいサイズの１ページを、小さいサイズの「穴」が大
きいサイズのページの末尾にある大きいサイズの１ペー
ジとして扱う場合に、仮想アドレス・スペース６１０の
領域を中間アドレス・スペース４５０の領域へ、次に物
理アドレス・スペース４９０の領域へとマッピングする
様子が図示されている。図７では、ＴＬＢ２３０及びＲ
ＬＢ２５０が図６に対して変化しているのは、ＴＬＢ２
３０のＴＴＥ内に格納されている変換情報及びＲＬＢ２
５０のＲＴＥ内に格納されている再マッピング情報が図
７のマッピングを反映するように変化しているだけであ
る。
【００６４】図７では、（ＶＰ−０、ＶＰ−１及びＶＰ
−２で形成された）仮想アドレス・スペース５１０の領
域７０２を、末尾に小さいページ・サイズの「穴」（Ｖ
Ｐ−３）が１個ある大きいサイズの１ページ（７２２）
として扱う。実際には本発明によって、仮想アドレス・
スペースの領域を、実際に割り当てられたのより大きい
サイズのページにプロモートできる。従って、この例で
は、領域７０２を記述するためＴＬＢ内に小さい３ペー
ジのＴＴＥを必要とするのではなく、領域７２２を記述
する大きい１ページのＴＴＥが使用される。
【００６５】仮想アドレス・スペース６１０の大きい１
ページ７２２は、線７３２Ａで示されるように、中間ア
ドレス・スペース４５０の大きい１ページ７４２（ＩＰ
−Ｏ、ＩＰ−１、ＩＰ−２及びＩＰ−３）にマッピング
される。ＴＬＢ２３０のＴＴＥ７３２Ｂは線７３２Ａで
示されるマッピングを含む。中間アドレス・スペース４
５０で、実際に物理メモリでバックアップされるのは小
さいサイズの４セクションのうち３セクションだけであ
る。この例では、物理メモリの小さいページ・サイズの
一部分及び中ページ・サイズの一部分が一緒にマッピン
グされ、領域７０２をバックアップしていた。中間アド
レス・スペース４５０の中サイズの１ページ７６２（Ｉ
Ｐ−０及びＩＰ−１）が、線７７２Ａで示されるよう
に、物理アドレス・スペース４９０の中サイズの１ペー
ジ７８２（ＰＰ−０及びＰＰ−１）にマッピングされ
る。ＲＬＢ２５０のＲＴＥ７７２Ｂは線７７２Ａで示さ
れるマッピングを含む。同様に、中間アドレス・スペー
ス４５０の小さい１ページ７６４（ＩＰ−２）が、線７
７４Ａで示されるように、物理アドレス・スペース４９
０の小さい１ページ７８４（ＰＰ−３）にマッピングさ
れる。ＲＬＢ２５０のＲＴＥ７７４Ｂは線７７４Ａで示
されるマッピングを含む。
【００６６】別の方法として、領域７０２の物理的バッ
クアップは、中間アドレス・スペース４５０の小さいサ
イズの３ページを物理アドレス・スペース４９０の小さ
いサイズの３ページにマッピングすることによって実施
できた。前者のケースでは、マッピングを行うのに、Ｒ
ＬＢ２５０に２つのＲＴＥ（１つは中サイズのページ
用、１つは小さいサイズのページ用）が必要である。後
者のケースでは、ＲＬＢ２５０に３つのＲＴＥ（小さい
サイズのページ毎に１つずつ）が必要となるが、前者の
ケースで与えられた連続性の制約及び中サイズのページ
の境界合わせの制約がなくなる。
【００６７】図８を見ると、図８では、仮想アドレス・
スペース６１０、中間アドレス・スペース４５０及び物
理アドレス・スペース４９０は、図７の個々の対応スペ
ースと同じである。図８には、中サイズの１ページ及び
小さいサイズの１ページを、小さいページ・サイズの
「穴」が大きいサイズのページの中にある大きいサイズ
の１ページとして扱う場合に、仮想アドレス・スペース
６１０の領域を中間アドレス・スペース４５０の領域
へ、次に物理アドレス・スペース４９０の領域へとマッ
ピングする様子が図示されている。図８では、ＴＬＢ２
３０及びＲＬＢ２５０が図７に対して変化しているの
は、ＴＬＢ２３０のＴＴＥ内に格納されている変換情報
及びＲＬＢ２５０のＲＴＥ内に格納されている再マッピ
ング情報が図８のマッピングを反映するように変化して
いるだけである。
【００６８】図８では、仮想アドレス・スペース５１０
の（ＶＰ−０及びＶＰ−１で形成された）領域８２２及
び（ＶＰ−３で形成された）領域８２４が、一緒にマッ
ピングされて、内部に小さいページ・サイズの「穴」
（ＶＰ−２）１個がある（ＶＰ−０、ＶＰ−１、ＶＰ−
２及びＶＰ−３で形成された）大きいサイズの１ページ
８０２Ａとして扱われる。この場合も、実際には本発明
によって、仮想アドレス・スペースの領域を、実際に割
り当てられたのより大きいサイズのページにプロモート
できる。従って、この例では、領域８３２及び８２４を
記述するためＴＬＢ内に２つのＴＴＥを必要とするので
はなく、領域８０２Ａを記述する大きい１ページのＴＴ
Ｅ（８０２Ｂ）が使用される。
【００６９】仮想アドレス・スペース６１０の中サイズ
の１ページ８２２（ＶＰ−０及びＶＰ−１）と小さいサ
イズの１ページ８２４（ＶＰ−３）は、線８３２及び線
８３４で各々示されるように、中間アドレス・スペース
４５０の大きい１ページ８４２（ＩＰ−Ｏ、ＩＰ−１、
ＩＰ−２及びＩＰ−３）にマッピングされる。中間アド
レス・スペース４５０で、実際に物理メモリにバックア
ップされるのは小さいサイズの４セクションのうち３セ
クションだけである。この例では、物理メモリの小さい
ページ・サイズの一部分及び中ページ・サイズの一部分
が一緒にマッピングされ、領域８２４及び８２２をバッ
クアップしていた。中間アドレス・スペース４５０の中
サイズの１ページ８６２（ＩＰ−０及びＩＰ−１）が、
線８７２Ａで示されるように、物理アドレス・スペース
４９０の中サイズの１ページ８８２（ＰＰ−２及びＰＰ
−３）にマッピングされる。同様に、中間アドレス・ス
ペース４５０の小さい１ページ８６４（ＩＰ−３）が、
線８７４Ａで示されるように、物理アドレス・スペース
４９０の小さい１ページ８８４（ＰＰ−１）にマッピン
グされる。
【００７０】別の方法として、領域８２２及び８２４の
物理的バックアップは、中間アドレス・スペース４５０
の小さいサイズの３ページを物理アドレス・スペース４
９０の小さいサイズの３ページにマッピングすることに
よって実施できた。前者のケースでは、マッピングを行
うのに、ＲＬＢに２つのＲＴＥ（１つは中サイズのペー
ジ用、１つは小さいサイズのページ用）しか必要ではな
い。後者のケースではＲＬＢに３つのＲＴＥ（小さいサ
イズのページ毎に１つずつ）が必要となるが、前者のケ
ースで与えられた連続性の制約及び中サイズのページの
境界合わせの制約がなくなる。
【００７１】図９及び図１０を見ると、これらの図は両
方とも、仮想アドレス・スペースのページ・サイズの異
なる２領域が物理メモリの似たサイズの同じページにバ
ックアップされる場合を示す。図９は、仮想アドレス・
スペースの小さいページ・サイズの異なる２領域が物理
メモリの小さいサイズの同じ１ページにバックアップさ
れている場合に、仮想アドレス・スペースの領域を中間
アドレス・スペースの領域に、次に物理アドレス・スペ
ースの領域へとマッピングする様子を示す。これに対し
て図１０は、仮想アドレス・スペースの中ページ・サイ
ズの異なる２領域が、物理メモリの小さいサイズの同じ
２ページを一緒にマッピングすることによってバックア
ップされる場合のマッピングを示す。図９では、物理メ
モリの小さいサイズのページは、連続性の制約及び境界
合わせの制約に従う。しかし、図１０では、中間アドレ
ス指定方式を使用することにより、物理アドレス・スペ
ースの小さいサイズの２ページを一緒にマッピングし
て、中サイズの異なる仮想メモリの２ページをバックア
ップすることができる。従って図１０では、物理メモリ
で伝統的に与えられていた連続性の制約及び中サイズの
ページの境界合わせの制約がなくなる。
【００７２】図９は、仮想アドレス・スペースの２つの
異なる小さいページ・サイズの領域が物理メモリの同じ
１つの小さいサイズのページでバックアップされている
場合に、仮想アドレス・スペースの領域を中間アドレス
・スペースの領域に、次に物理アドレス・スペースの領
域へとマッピングする様子を示す。図９では、仮想アド
レス・スペース６１０、中間アドレス・スペース４５０
及び物理アドレス・スペース４９０は、図８の個々の対
応スペースと同じである。図９では、ＴＬＢ２３０及び
ＲＬＢ２５０が図８に対して変化しているのは、ＴＬＢ
２３０のＴＴＥ内に格納されている変換情報及びＲＬＢ
２５０のＲＴＥ内に格納されている再マッピング情報が
図９のマッピングを反映するように変化しているだけで
ある。
【００７３】図９では、仮想アドレス・スペース６１０
の小さい１ページ９２２（ＶＰ−０）が、線９３２Ａで
示されるように、中間アドレス・スペース４５０の小さ
い１ページ９４２（ＩＰ−１）にマッピングされてい
る。ＴＬＢ２３０のＴＴＥ９３２Ｂは線９３２Ａで示さ
れるマッピングを含む。次に、中間アドレス・スペース
４５０の小さい１ページ９６２（ＩＰ−１）が、線９７
２Ａで示されるように、物理アドレス・スペース４９０
の小さい１ページ９８２（ＰＰ−１）にマッピングされ
ている。ＲＬＢ２５０のＲＴＥ９７２Ｂは線９７２Ａで
示されるマッピングを含む。
【００７４】同様に、仮想アドレス・スペース６１０の
小さい１ページ９２４（ＶＰ−３）が、線９３４Ａで示
されるように、中間アドレス・スペース４５０の小さい
１ページ９４４（ＩＰ−２）にマッピングされている。
ＴＬＢ２３０のＴＴＥ９３４Ｂは線９３４Ａで示される
マッピングを含む。次に、中間アドレス・スペース４５
０の小さい１ページ９６４（ＩＰ−２）が、線９７４Ａ
で示されるように、物理アドレス・スペース４９０の小
さい１ページ９８４（ＰＰ−１）にマッピングされてい
る。ＲＬＢ２５０のＲＴＥ９７４Ｂは線９７４Ａで示さ
れるマッピングを含む。従って、中間アドレス指定の方
式により、仮想メモリの２ページを物理メモリの同じサ
イズの１ページでバックアップできることが分かる。
【００７５】図１０は、仮想アドレス・スペースの２つ
の異なる中ページ・サイズの領域が物理メモリの同じ小
さいサイズの２ページを一緒にマッピングすることによ
りバックアップされている場合に、仮想アドレス・スペ
ースの領域を中間アドレス・スペースの領域に、次に物
理アドレス・スペースの領域へとマッピングする様子を
示す。図１０では、仮想アドレス・スペース６１０、中
間アドレス・スペース４５０及び物理アドレス・スペー
ス４９０は、図９の個々の対応スペースと同じである。
図１０では、ＴＬＢ２３０及びＲＬＢ２５０が図９に対
して変化しているのは、ＴＬＢ２３０のＴＴＥ内に格納
されている変換情報及びＲＬＢ２５０のＲＴＥ内に格納
されている再マッピング情報が図１０のマッピングを反
映するように変化しているだけである。
【００７６】図１０では、仮想アドレス・スペース６１
０の中サイズの１ページ１０３２（ＶＰ−０及びＶＰ−
１）が、線１０３２Ａで示されるように、中間アドレス
・スペース４５０の中サイズの１ページ１０４２（ＩＰ
−０及びＩＰ−１）にマッピングされている。ＴＬＢ２
３０のＴＴＥ１０３２Ｂは線１０３２Ａで示されるマッ
ピングを含む。次に、中間アドレス・スペース４５０の
中サイズの１ページ１０４２の小さいページ・サイズの
前半１０６２（ＩＰ−０）が、線１０７２Ａで示される
ように、物理アドレス・スペース４９０の小さいサイズ
の１ページ１０８２（ＰＰ−１）にマッピングされてい
る。ＲＬＢ２５０のＲＴＥ１０７２Ｂは線１０７２Ａで
示されるマッピングを含む。次に、中間アドレス・スペ
ース４５０の中サイズの１ページ１０４２の小さいペー
ジ・サイズの後半１０６４（ＩＰ−１）が、線１０７４
Ａで示されるように、物理アドレス・スペース４９０の
小さいサイズの１ページ１０８４（ＰＰ−３）にマッピ
ングされている。ＲＬＢ２５０のＲＴＥ１０７４Ｂは線
１０７４Ａで示されるマッピングを含む。
【００７７】同様に、仮想アドレス・スペース６１０の
中サイズの１ページ１０２６（ＶＰ−２及びＶＰ−３）
が、線１０３６Ａで示されるように、中間アドレス・ス
ペース４５０の中サイズの１ページ１０４６（ＩＰ−２
及びＩＰ−３）にマッピングされている。ＴＬＢ２３０
のＴＴＥ１０３６Ｂは線１０３６Ａで示されるマッピン
グを含む。次に、中間アドレス・スペース４５０の中サ
イズの１ページ１０４６の小さいページ・サイズの前半
１０６６（ＩＰ−２）が、線１０７６Ａで示されるよう
に、物理アドレス・スペース４９０の小さいサイズの１
ページ１０８２（ＰＰ−１）にマッピングされている。
ＲＬＢ２５０のＲＴＥ１０７６Ｂは線１０７６Ａで示さ
れるマッピングを含む。次に、中間アドレス・スペース
４５０の中サイズの１ページ１０４８の小さいページ・
サイズの後半１０６８（ＩＰ３１）が、線１０７８Ａで
示されるように、物理アドレス・スペース４９０の小さ
いサイズの１ページ１０８４（ＰＰ−３）にマッピング
されている。ＲＬＢ２５０のＲＴＥ１０７８Ｂは線１０
７８Ａで示されるマッピングを含む。従って、中間アド
レス指定の方式により、仮想メモリの２ページを物理メ
モリのこれより小さいサイズのページを一緒にマッピン
グすることによりバックアップできることが分かる。従
って、図１０では中間アドレス指定の方式により、物理
メモリで伝統的に与えられていた連続性の制約及び中間
サイズのページの境界合わせの制約がなくなる。
【００７８】本発明の方法および装置をその現時点で好
ましい実施例および代替実施例によって説明したが、当
分野の技術者には、特許請求の範囲の精神および範囲内
の改変および変更を施して本発明を実施できることが認
識されよう。本明細書および図面は、したがって、限定
的なものではなく、説明のためのものとみなされるべき
ものである。
【図面の詳細な説明】
【図１】 仮想アドレスから中間アドレスへ、次に物理
アドレスへとアドレス変換を実行するための、メモリ管
理ユニットに基づく本発明の実施例を使用したコンピュ
ータ・システムを示す図である。
【図２】 仮想アドレスから中間アドレスへ、次に物理
アドレスへとアドレス変換を実行するための、変換索引
バッファに基づく本発明の実施例を使用したコンピュー
タ・システムである。
【図３】 変換索引バッファの変換テーブル・エントリ
と再マッピング索引バッファの再マッピング・テーブル
・エントリとの関係を示す図である。
【図４】 中サイズの１ページ及び小さいサイズの２ペ
ージの、仮想アドレス・スペースの領域から中間アドレ
ス・スペースの領域へ、次に物理アドレス・スペースの
領域へのマッピングを示す図である。
【図５】 小さいサイズの数ページを大きいサイズの１
ページにプロモートする前の、仮想アドレス・スペース
の１領域の、中間アドレス・スペースの１領域へ、次に
物理アドレス・スペースの１領域へのマッピングを示す
図である。
【図６】 小さいサイズの数ページを大きいサイズの１
ページにプロモートした後の、仮想アドレス・スペース
の１領域の、中間アドレス・スペースの１領域へ、次に
物理アドレス・スペースの１領域へのマッピングを示す
図である。
【図７】 中サイズの１ページ及び小さいサイズの１ペ
ージが、大きいサイズのページの最後に小さいページ・
サイズの「穴」を有する大きいサイズの１ページとして
扱われる場合の、仮想アドレス・スペースの１領域の、
中間アドレス・スペースの１領域へ、次に物理アドレス
・スペースの１領域へのマッピングを示す図である。
【図８】 中サイズの１ページ及び小さいサイズの１ペ
ージが、大きいサイズのページ内に小さいページ・サイ
ズの「穴」を有する大きいサイズの１ページとして扱わ
れる場合の、仮想アドレス・スペースの１領域の、中間
アドレス・スペースの１領域へ、次に物理アドレス・ス
ペースの１領域へのマッピングを示す図である。
【図９】 仮想アドレス・スペースの小さいページ・サ
イズの異なる２つの領域が物理メモリ内の同じ小さいサ
イズの１ページにバックアップされる場合の、仮想アド
レス・スペースの１領域の、中間アドレス・スペースの
１領域へ、次に物理アドレス・スペースの１領域へのマ
ッピングを示す図である。
【図１０】 仮想アドレス・スペースにある中ページ・
サイズの異なる２つの領域が、物理メモリ内の小さいサ
イズの同じ２つのページを一緒にマッピングすることに
よってバックアップされている場合の、仮想アドレス・
スペースの１領域の、中間アドレス・スペースの１領域
へ、次に物理アドレス・スペースの１領域へのマッピン
グを示す図である。
【符号の説明】
１００ コンピュータ・システム、１１０ 中央処理装
置（ＣＰＵ） １２０ 仮想アドレス（ＶＡ）、１３０ メモリ管理ユ
ニット（ＭＭＵ） １４０ 中間アドレス（ＩＡ）、１５０ 再マッピング
管理ユニット（ＲＭＵ） １６０ 物理アドレス（ＰＡ）、１７０ 物理メモリ
（ＰＭ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ヴィクラム・ピイ・ジョシ アメリカ合衆国 94539 カリフォルニア 州・フレモント・デブラム コモン・ 43309 (72)発明者 マドゥーサドハン・タルーリ アメリカ合衆国 53705 ウィスコンシン 州・マディソン・プリンストン アヴェニ ュ ナンバーケイ・304

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第１アドレスを第２アドレスに変換でき
    る第１再マッピング回路と、 第３アドレスを第４アドレスに変換できる第２再マッピ
    ング回路とを含み、 前記第１及び第３アドレスが共に第１アドレス・スペー
    ス内の同じ連続してアドレス指定可能な第１領域に属
    し、前記第２アドレスが第２アドレス・スペース内の連
    続してアドレス指定可能な第２領域に属し、前記第４ア
    ドレスが第２アドレス・スペース内の連続してアドレス
    指定可能な第３領域に属する、仮想メモリ・コンピュー
    タ・システム用の再マッピング装置。
  2. 【請求項２】 さらに、通過表示を受け取ることのでき
    る通過回路と、第１アドレス・スペースに属する第５ア
    ドレスとを含み、第２アドレス・スペースに属するもの
    として第５アドレスを提供する請求項１に記載の再マッ
    ピング装置。
  3. 【請求項３】 第１アドレスを第２アドレスに変換する
    ステップと、 第３アドレスを第４アドレスに変換するステップとを含
    み、 前記第１及び第３アドレスが共に第１アドレス・スペー
    ス内の同じ連続してアドレス指定可能な第１領域に属
    し、前記第２アドレスが第２アドレス・スペース内の連
    続してアドレス指定可能な第２領域に属し、前記第４ア
    ドレスが第２アドレス・スペース内の連続してアドレス
    指定可能な第３領域に属する仮想メモリ・コンピュータ
    ・システム用の再マッピング方法。
  4. 【請求項４】 さらに、第１アドレス・スペースに属す
    るものとして第５アドレス及び通過表示を受け取るステ
    ップと、 第２アドレス・スペースに属するものとして第５アドレ
    スを提供するステップとを含む、請求項３に記載の再マ
    ッピング方法。
  5. 【請求項５】 さらに、第１アドレスに対応する第１仮
    想アドレスを使用して情報に対する要求を生成するステ
    ップと、 第１仮想アドレスを第１アドレスに変換するステップ
    と、 物理メモリの第２アドレスに格納された情報を検索する
    ステップと、 情報を提供するステップとを含む、請求項３に記載の再
    マッピング方法。
  6. 【請求項６】 第１アドレスを第２アドレスに変換でき
    る第１再マッピング回路を提供するステップと、 第３アドレスを第４アドレスに変換できる第２再マッピ
    ング回路を提供するステップとを含み、 前記第１及び第３アドレスが共に第１アドレス・スペー
    ス内の同じ連続してアドレス指定可能な第１領域に属
    し、前記第２アドレスが第２アドレス・スペース内の連
    続してアドレス指定可能な第２領域に属し、前記第４ア
    ドレスが第２アドレス・スペース内の連続してアドレス
    指定可能な第３領域に属する、仮想メモリ・コンピュー
    タ・システム用の再マッピング装置を提供する方法。
  7. 【請求項７】 さらに、仮想メモリを使用して操作でき
    る中央処理装置（ＣＰＵ）を提供するステップと、 ＣＰＵから供給された仮想アドレスを再マッピング装置
    に提供される中間アドレスに変換できるメモリ管理装置
    を提供するステップと、 第１アドレスに対応する第１仮想アドレスを使用してＣ
    ＰＵが第１情報を要求した時に第２アドレスに格納され
    た第１情報を提供でき、第３アドレスに対応する第１仮
    想アドレスを使用してＣＰＵが第２情報を要求した時に
    第４アドレスに格納された第２情報を提供できる物理メ
    モリを提供するステップとを含む請求項６に記載の方
    法。
  8. 【請求項８】 物理メモリの第１サイズの連続部分がマ
    ッピングに利用できる場合に、物理メモリの第１サイズ
    の連続部分をアドレス・スペースの第１サイズの連続部
    分にマッピングできるマッピング装置と、 マッピング装置に連結され、物理メモリの第２サイズの
    部分と物理メモリの第３サイズの部分とを論理的に結合
    でき、物理メモリの第１サイズの連続部分が利用できな
    い場合に、物理メモリの第２及び第３サイズの部分をア
    ドレス・スペースの第１サイズの連続部分にマッピング
    できる結合装置とを備える装置。
JP7018785A 1994-01-12 1995-01-12 複数のページ・サイズをサポートする仮想メモリ・コンピュータ・システム用の再マッピング装置及び再マッピング方法 Withdrawn JPH0836528A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18065894A 1994-01-12 1994-01-12
US180658 1994-01-12

Publications (1)

Publication Number Publication Date
JPH0836528A true JPH0836528A (ja) 1996-02-06

Family

ID=22661259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7018785A Withdrawn JPH0836528A (ja) 1994-01-12 1995-01-12 複数のページ・サイズをサポートする仮想メモリ・コンピュータ・システム用の再マッピング装置及び再マッピング方法

Country Status (6)

Country Link
US (1) US5784707A (ja)
EP (1) EP0663636B1 (ja)
JP (1) JPH0836528A (ja)
KR (1) KR100354772B1 (ja)
DE (1) DE69428881T2 (ja)
SG (1) SG45399A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048754A (ko) * 1996-09-30 2000-07-25 칼 하인쯔 호르닝어 마이크로프로세서 및 스택 메모리를 갖는 회로장치
US7328288B2 (en) 2003-12-11 2008-02-05 Canon Kabushiki Kaisha Relay apparatus for relaying communication from CPU to peripheral device
JP2011128787A (ja) * 2009-12-16 2011-06-30 Internatl Business Mach Corp <Ibm> アドレス変換を高速化する方法及びシステム
CN115964310A (zh) * 2023-03-16 2023-04-14 芯动微电子科技(珠海)有限公司 一种非线性多存储信道数据交织方法及交织模块

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6336180B1 (en) 1997-04-30 2002-01-01 Canon Kabushiki Kaisha Method, apparatus and system for managing virtual memory with virtual-physical mapping
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6182201B1 (en) * 1997-04-14 2001-01-30 International Business Machines Corporation Demand-based issuance of cache operations to a system bus
KR100263672B1 (ko) * 1997-05-08 2000-09-01 김영환 가변적인 페이지 크기를 지원하는 어드레스 변환장치
US6065010A (en) * 1997-06-10 2000-05-16 Daikin Us Corporation Computer implemented method of generating virtual files for sharing information of physical information file
US6021482A (en) * 1997-07-22 2000-02-01 Seagate Technology, Inc. Extended page mode with a skipped logical addressing for an embedded longitudinal redundancy check scheme
US6067581A (en) * 1998-01-20 2000-05-23 Micron Electronics, Inc. Method for identifying the orignal source device in a transaction request initiated from address translator to memory control module and directly performing the transaction therebetween
US6301645B1 (en) * 1998-01-20 2001-10-09 Micron Technology, Inc. System for issuing device requests by proxy
US6275830B1 (en) * 1998-03-18 2001-08-14 Oracle Corporation Compile time variable size paging of constant pools
JP2000057054A (ja) * 1998-08-12 2000-02-25 Fujitsu Ltd 高速アドレス変換システム
US6233666B1 (en) * 1998-09-17 2001-05-15 International Business Machines Corporation Deferred disk drive space allocation for virtual memory pages with management of disk address recording in multipage tables without external process interrupts for table for input/output to memory
US6609153B1 (en) 1998-12-24 2003-08-19 Redback Networks Inc. Domain isolation through virtual network machines
US6970992B2 (en) * 1999-10-04 2005-11-29 Intel Corporation Apparatus to map virtual pages to disparate-sized, non-contiguous real pages and methods relating thereto
US6857058B1 (en) 1999-10-04 2005-02-15 Intel Corporation Apparatus to map pages of disparate sizes and associated methods
US6446186B1 (en) 1999-10-27 2002-09-03 Nvidia Corporation Method, apparatus and article of manufacture for mapping physical memory in a virtual address system
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US6718453B2 (en) * 2001-03-26 2004-04-06 Intel Corporation Apparatus and method for a channel adapter non-contiguous translation protection table
US6789156B1 (en) * 2001-05-22 2004-09-07 Vmware, Inc. Content-based, transparent sharing of memory units
US8719661B1 (en) 2010-11-15 2014-05-06 Vmware, Inc. Transparent and lightweight recovery from hardware memory errors
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB2381886B (en) * 2001-11-07 2004-06-23 Sun Microsystems Inc Computer system with virtual memory and paging mechanism
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
AU2003270288A1 (en) * 2002-09-30 2004-04-23 Theuer Thomas Schobel Method for regulating access to data in at least one data storage device in a system consisting of several individual systems
US7900017B2 (en) * 2002-12-27 2011-03-01 Intel Corporation Mechanism for remapping post virtual machine memory pages
US8417913B2 (en) * 2003-11-13 2013-04-09 International Business Machines Corporation Superpage coalescing which supports read/write access to a new virtual superpage mapping during copying of physical pages
US7334108B1 (en) 2004-01-30 2008-02-19 Nvidia Corporation Multi-client virtual address translation system with translation units of variable-range size
US7278008B1 (en) * 2004-01-30 2007-10-02 Nvidia Corporation Virtual address translation system with caching of variable-range translation clusters
US7296139B1 (en) * 2004-01-30 2007-11-13 Nvidia Corporation In-memory table structure for virtual address translation system with translation units of variable range size
US7426625B2 (en) 2004-03-31 2008-09-16 International Business Machines Corporation Data processing system and computer program product for support of system memory addresses with holes
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US20060004983A1 (en) * 2004-06-30 2006-01-05 Tsao Gary Y Method, system, and program for managing memory options for devices
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
WO2006032103A1 (en) * 2004-09-24 2006-03-30 Synaptic Laboratories Limited METHOD OF AND APPARATUS FOR MAPPING n-BIT IDENTIFIERS OF FEWER THAN 2n RESOURCES
US7516298B2 (en) * 2004-11-15 2009-04-07 Platform Solutions Incorporated Sparse table compaction method
US7370174B2 (en) * 2005-01-05 2008-05-06 Intel Corporation Method, system, and program for addressing pages of memory by an I/O device
US7853957B2 (en) * 2005-04-15 2010-12-14 Intel Corporation Doorbell mechanism using protection domains
EP1736887A3 (fr) * 2005-05-31 2009-04-22 Stmicroelectronics Sa Repertoire de pages memoire
US7543123B2 (en) * 2005-11-07 2009-06-02 International Business Machines Corporation Multistage virtual memory paging system
US20080028181A1 (en) * 2006-07-31 2008-01-31 Nvidia Corporation Dedicated mechanism for page mapping in a gpu
US8239657B2 (en) * 2007-02-07 2012-08-07 Qualcomm Incorporated Address translation method and apparatus
US20090031100A1 (en) * 2007-07-23 2009-01-29 David Hansen Memory reallocation in a computing environment
US8151076B2 (en) * 2008-04-04 2012-04-03 Cisco Technology, Inc. Mapping memory segments in a translation lookaside buffer
US7930515B2 (en) * 2008-07-29 2011-04-19 International Business Machines Corporation Virtual memory management
US8527697B2 (en) * 2009-07-20 2013-09-03 Netapp, Inc. Virtualized data storage in a network computing environment
US20110238946A1 (en) * 2010-03-24 2011-09-29 International Business Machines Corporation Data Reorganization through Hardware-Supported Intermediate Addresses
US8683169B2 (en) 2011-05-05 2014-03-25 International Business Machines Corporation Selecting an auxiliary storage medium for writing data of real storage pages
US8799611B2 (en) 2011-05-05 2014-08-05 International Business Machines Corporation Managing allocation of memory pages
US8656133B2 (en) 2011-05-05 2014-02-18 International Business Machines Corporation Managing storage extents and the obtaining of storage blocks within the extents
US8793444B2 (en) 2011-05-05 2014-07-29 International Business Machines Corporation Managing large page memory pools
US8868876B2 (en) 2011-12-28 2014-10-21 International Business Machines Corporation Dedicated large page memory pools
US9058268B1 (en) 2012-09-20 2015-06-16 Matrox Graphics Inc. Apparatus, system and method for memory management
CN103077120B (zh) * 2012-12-31 2016-01-27 东软集团股份有限公司 程序共享内存的地址转换方法和装置
US9183057B2 (en) 2013-01-21 2015-11-10 Micron Technology, Inc. Systems and methods for accessing memory
US20160019161A1 (en) * 2013-03-12 2016-01-21 Hewlett-Packard Development Company, L.P. Programmable address mapping and memory access operations
CN104216833B (zh) * 2013-05-29 2017-10-10 华为技术有限公司 一种确定物理地址的方法及装置
US9405703B2 (en) * 2014-06-04 2016-08-02 Advanced Micro Devices, Inc. Translation lookaside buffer
GB2536201B (en) 2015-03-02 2021-08-18 Advanced Risc Mach Ltd Handling address translation requests
GB2536880B (en) 2015-03-24 2021-07-28 Advanced Risc Mach Ltd Memory management
US10719451B2 (en) * 2017-01-13 2020-07-21 Optimum Semiconductor Technologies Inc. Variable translation-lookaside buffer (TLB) indexing
TW201928689A (zh) * 2017-12-21 2019-07-16 晨星半導體股份有限公司 硬體控制系統及硬體控制方法
CN110096457B (zh) * 2018-01-31 2023-05-23 联发科技股份有限公司 硬件控制系统及硬件控制方法
US20230176978A1 (en) * 2021-12-03 2023-06-08 Micron Technology, Inc. Address translation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2315744A1 (fr) * 1975-06-27 1977-01-21 Telemecanique Electrique Dispositif auxiliaire d'adressage virtuel
US4757438A (en) * 1984-07-12 1988-07-12 Texas Instruments Incorporated Computer system enabling automatic memory management operations
US5058003A (en) * 1988-12-15 1991-10-15 International Business Machines Corporation Virtual storage dynamic address translation mechanism for multiple-sized pages
JP2858795B2 (ja) * 1989-07-14 1999-02-17 株式会社日立製作所 実記憶割り当て方法
US5404485A (en) * 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
US5479627A (en) * 1993-09-08 1995-12-26 Sun Microsystems, Inc. Virtual address to physical address translation cache that supports multiple page sizes
US5446854A (en) * 1993-10-20 1995-08-29 Sun Microsystems, Inc. Virtual memory computer apparatus and address translation mechanism employing hashing scheme and page frame descriptor that support multiple page sizes
JPH1017137A (ja) * 1996-06-27 1998-01-20 Toyo Kanetsu Kk 仕分設備

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000048754A (ko) * 1996-09-30 2000-07-25 칼 하인쯔 호르닝어 마이크로프로세서 및 스택 메모리를 갖는 회로장치
US7328288B2 (en) 2003-12-11 2008-02-05 Canon Kabushiki Kaisha Relay apparatus for relaying communication from CPU to peripheral device
JP2011128787A (ja) * 2009-12-16 2011-06-30 Internatl Business Mach Corp <Ibm> アドレス変換を高速化する方法及びシステム
CN115964310A (zh) * 2023-03-16 2023-04-14 芯动微电子科技(珠海)有限公司 一种非线性多存储信道数据交织方法及交织模块

Also Published As

Publication number Publication date
EP0663636A1 (en) 1995-07-19
SG45399A1 (en) 1998-01-16
DE69428881T2 (de) 2002-07-18
KR950033840A (ko) 1995-12-26
EP0663636B1 (en) 2001-10-31
US5784707A (en) 1998-07-21
KR100354772B1 (ko) 2003-01-24
DE69428881D1 (de) 2001-12-06

Similar Documents

Publication Publication Date Title
JPH0836528A (ja) 複数のページ・サイズをサポートする仮想メモリ・コンピュータ・システム用の再マッピング装置及び再マッピング方法
US6212613B1 (en) Methods and apparatus for reusing addresses in a computer
US5956756A (en) Virtual address to physical address translation of pages with unknown and variable sizes
US5313611A (en) Method and apparatus for maintaining a lookup table for storing function values
US6604184B2 (en) Virtual memory mapping using region-based page tables
JP4562919B2 (ja) ダイナミック・ディスプレイ・メモリを実装するための方法および装置
US5617554A (en) Physical address size selection and page size selection in an address translator
US5386524A (en) System for accessing information in a data processing system
US5918250A (en) Method and apparatus for preloading default address translation attributes
US6145064A (en) Method of efficiently updating hashed page tables
US7809921B2 (en) Method and apparatus for translating a virtual address to a real address using blocks of contiguous page table entries
EP0149389A2 (en) Address translation control system
JPH03220644A (ja) コンピユータ装置
US6434685B1 (en) Paged memory management system within a run-time environment
US7117337B2 (en) Apparatus and method for providing pre-translated segments for page translations in segmented operating systems
JP2000227874A (ja) コンピュ―タ・システムにおいてディレクトリ構造を含むメイン・メモリの内容にアドレスするための方法および装置
US20030005257A1 (en) Memory table and memory manager for use in managing memory
JP2007520014A (ja) 状況切換え環境中におけるアドレス変換技術
EP0674269B1 (en) Translation mechanism for input/output addresses
US7107431B2 (en) Apparatus and method for lazy segment promotion for pre-translated segments
US6918023B2 (en) Method, system, and computer program product for invalidating pretranslations for dynamic memory removal
US7660908B2 (en) Implementing virtual packet storage via packet work area
JPH09319658A (ja) 可変ページサイズのメモリ管理方式
JP2004355187A (ja) 仮想メモリ・システム、仮想メモリのアドレス管理方法、並びにアドレス変換テーブル生成装置
JP3204098B2 (ja) 動的アドレスデコードキャッシュ制御方式

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040831