JPH08340341A - スイッチング方法及び配置及びそれを用いた電気通信ネットワーク - Google Patents

スイッチング方法及び配置及びそれを用いた電気通信ネットワーク

Info

Publication number
JPH08340341A
JPH08340341A JP8961996A JP8961996A JPH08340341A JP H08340341 A JPH08340341 A JP H08340341A JP 8961996 A JP8961996 A JP 8961996A JP 8961996 A JP8961996 A JP 8961996A JP H08340341 A JPH08340341 A JP H08340341A
Authority
JP
Japan
Prior art keywords
matrix
input
connection
time
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8961996A
Other languages
English (en)
Inventor
Gordon John Faulds
ジョン フォールズ ゴードン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Northern Telecom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northern Telecom Ltd filed Critical Northern Telecom Ltd
Publication of JPH08340341A publication Critical patent/JPH08340341A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H04L49/1576—Crossbar or matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H04L49/201—Multicast operation; Broadcast operation
    • H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/255—Control mechanisms for ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5605—Fibre
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5604—Medium of transmission, e.g. fibre, cable, radio
    • H04L2012/5608—Satellite
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679—Arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 【課題】 スイッチング容量を増加し、シーケンシャル
評価戦略が用いられるときにスイッチングマトリックス
に対する入力がなおアイドルのままである時間を最小化
するパケット電気通信のスイッチングを提供する。 【解決手段】 スイッチングマトリックスは相互に接続
された複数の入力及び出力を有する。入力及び出力の対
は接続がマトリックスを横切って形成されうるかどうか
を決定するためにシーケンシャルに調査される。評価さ
れた入力及び出力が使用中である場合には接続はなされ
ず、入力はなおアイドルである。接続がなされたときに
その接続が利用可能であった時間を考慮に入れて接続が
スケジュールされる。入力及び出力は例えばカウンタを
用いることにより接続が利用可能な時間を連続的にモニ
タする制御器を有する。入力におけるアイドル時間は減
少され、それによりスイッチング容量が増加される。ス
イッチングマトリックスはＡＴＭトラフィックを扱うも
のの一つである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は信号のスイッチング
に関し、より詳細には非同期転送モード（ＡＴＭ）セル
のようなパケット電気通信のスイッチングに関する。
【０００２】
【従来の技術】電気通信トラフィックの増加に伴い１０
００Ｇｂｉｔ／ｓｅｃ（１Ｔｅｒａｂｉｔ／ｓｅｃ）の
領域でのスイッチングの可能なより高性能なスイッチの
開発に関心が持たれている。そのような高いビットレー
トでの動作用のスイッチの一つの形態はそれぞれがスイ
ッチコアを横切る路がフリーになるまでＡＴＭセルの形
でトラフィックをバッファするサテライトスイッチに接
続される多数のトラフィック入力及び出力を有する光学
的空間スイッチングコアからなる。
【０００３】スイッチコアはコア制御器により管理され
る。コア制御器はサテライトスイッチバッファからのト
ラフィックを待つことについての情報を周期的に受け、
スイッチコアを横切る接続をスケジュールし、これらの
接続をサテライトスイッチに通知し、それによりセルは
スイッチコアを横切る接続設定に一致するようバッファ
から送信されうる。
【０００４】光学空間スイッチングコアは典型的には２
５６の可能な接続を提供する１６入力ｘ１６出力のマト
リックスからなる。高データレート（例えば１０Ｇｂｉ
ｔ／ｓｅｃ以上）で利用できる時間でスイッチコアを横
切る接続を評価することは問題である。各セル周期がマ
トリックス容量に対して待機トラフィックの最良の適合
を見いだすために全マトリックスを評価することが望ま
しい。しかしながらこれは現在の技術では利用できる時
間内に容易に可能ではない。
【０００５】制限された利用できる時間で実施可能なマ
トリックスを横切る接続を評価する一つのより簡単な方
法はマトリックスの入力及び出力の対を順次調べること
である。調査されている入力及び出力が両方ともフリー
の場合には接続はそれらの間で承認されている。調査さ
れている入力及び出力が使用中（ｂｕｓｙ）の場合には
接続はそれら特定の対の間でなされず、入力はその期間
アイドルのままであり、それによりスイッチング容量を
低下する。米国特許出願第５３０１０５５号（Ｂａｇｃ
ｈｉ等による）はこの種の順次サーチ戦略を用いるパケ
ットスイッチング用のスケジュラーを記載している。
【０００６】
【発明が解決しようとする課題】本発明の目的はスイッ
チング容量を増加し、シーケンシャル（順次）評価戦略
が用いられるときにスイッチングマトリックスに対する
入力がなおアイドルのままである時間を最小化すること
にある。
【０００７】
【課題を解決するための手段】本発明によれば 相互に
接続された複数の入力及び出力を有するスイッチングマ
トリックス内に接続をスケジュールする方法であって、
マトリックスを介する可能な各接続が利用可能である時
間をモニターし；接続がマトリックスを介して形成され
うるかを決定するために入力及び出力を順次に評価し；
それらの接続が利用可能である少なくとも幾らかのモニ
ターされた時間を考慮して特定の時間に対する評価され
た入力及び出力間のマトリックスを介する接続をスケジ
ュールする、各段階からなり、それにより接続がマトリ
ックスを介してなされなかった故に入力がアイドルであ
る時間を最小化する方法が提供される。
【０００８】本発明の他の特徴から、相互に接続された
複数の入力及び出力とマトリックス内の接続をスケジュ
ールする制御器とを有するスイッチングマトリックスか
らなるスイッチング配置であって、制御器はマトリック
スに亘る可能な各接続が利用可能である時間をモニター
するモニター手段と；接続がマトリックスを介して形成
されうるかを決定するために入力及び出力を順次に評価
する評価手段と；それらの接続が利用可能である少なく
とも幾らかのモニターされた時間を考慮して特定の時間
に対する評価された入力及び出力間のマトリックスを介
する接続をスケジュールするスケジュール手段とからな
り、それにより接続がマトリックスを介してなされてい
ない故に入力がアイドルである時間を最小化するスイッ
チング配置が提供される。
【０００９】本発明の好ましい実施例ではマトリックス
の入力及び出力は入力／出力対内に配置され、各対は制
御器を有し信号バスは入力及び出力のそれぞれの対の状
態に関係する信号情報を伝達するために制御器に接続す
る。接続が利用可能である時間をモニターすることによ
り、スイッチングマトリックスがシーケンシャルに評価
されるときに得られるアイドル期間の数及び長さを減少
することが可能である。
【００１０】本発明はどのようなパケット信号の形でも
扱えるスイッチで用いられる。非同期転送モード（ＡＴ
Ｍ）セルは以下の説明で用いられるようにパケット信号
の好ましい形である。
【００１１】
【発明の実施の形態】以下に図を参照して本発明の実施
例を説明する。図１は高容量スイッチのアーキテクチャ
ーを示す図である。光学的空間スイッチングコア１０１
と、入力１１及び出力１２サテライトスイッチの一対の
みが明確にするために示されるが、示されている対と同
様な方法でコアに接続されるサテライトスイッチのその
ような多くの対がある。ＡＴＭセルの形での電気通信ト
ラフィックはサテライトスイッチ１１の入力バッファ１
９に入力１７される。入力バッファ１９は当業者に知ら
れている共通のメモリスイッチング技術に基づく。セル
はそれらが目的とする出力に対応する待ち行列内に記憶
される。セルの目的地はＡＴＭセルのヘッダーバイトか
ら容易に決定しうる。コア制御器１０２は制御リンク１
６を介してバッファ制御器２０からサテライト１１の入
力バッファ待ち行列の状態での情報を受ける。
【００１２】制御器１０２はリンク１６を介してバッフ
ァ制御器２０への承認信号の発行と続いてのバッファ１
９からリンク１３を介してスイッチコアへの開放された
セルの通過との間の往復の遅延に対する時間を許容する
ために将来に短い時間でスイッチコアを横切る接続をス
ケジュールする。このようにして最小の時間がスイッチ
コアで浪費される。
【００１３】セルはネットワークを連続して１８横切る
前に再び出力サテライト１２でバッファ２１される。典
型的に各サテライトスイッチは１つのサテライトスイッ
チの入力区域からスイッチコアを通り、他のサテライト
スイッチの出力区域へのルートづけられたトラフィック
を有する図１で１１、１２で別々に示される型の入力及
び出力区域からなる。
【００１４】全体のスイッチコアを管理する制御器を設
けることは可能であるが入力及び出力の各対を管理する
ために１つの制御器を設けることにより制御機能を分散
することが好ましい。これらのそれぞれの制御器は単一
のデバイスとして物理的に配置される。図２は入力／出
力対に対するスイッチコア及び制御器２０５の１つの入
力送信機及び出力受信機対を有する図１のスイッチコア
１０をより詳細に示す。１６入力ｘ１６出力マトリック
スではそのような配置が１６存在する。示されたスイッ
チの型は同報交差点（ブロードキャストクロスポイン
ト）と一般に称される光学的技術に適切である交差点を
形成する。マトリックスへの各入力送信機は同一の信号
を出力の全てに同報し、出力はこれらの同報を受け、そ
れらの一つを選択する。サテライトから光学的リンクを
介してコアに到来１３するデータはスプリッタ２０８に
より分割され、光学的シャッフル２０１の入力ポート２
０２に送信される。光学的シャッフルは光学的導波路の
メッシュであり、各入力ポートが各出力ポートにリンク
されるように各入力ポートが各出力ポートへ入力信号の
一部を与える。光学的シャッフルの出力ポート２０３で
１６の光学的信号は各入力からの一つがシャッフルへ出
現する。選択器（ファイバーマルチプレクサ）２０６は
これらの信号を受け、制御器２０５の制御の下で出力サ
テライトへ送る１４ためにそれらの一つを選択する。選
択器は光−電子デバイスであり、これは光学的シャッフ
ルから光信号を、制御器から電気的な選択信号を受け
る。
【００１５】制御器２０５は入力送信機に関する機能を
扱うために入力区域を有し、出力受信機に関する機能を
扱うために出力区域を有する。全ての制御器は各制御器
がスイッチコアの残りの状態に注意するように制御バス
２０７によりリンクされる。入力制御器はリンク１６を
介してサテライトで待機しているトラフィックの詳細を
受け、それの単一の入力送信機とバス２０７を介する信
号により利用可能な出力受信機との間のスイッチコアを
横切る接続を評価する。承認された接続の命令は制御リ
ンク１６を介してサテライトに送られる。トラフィック
が目的地とする出力で出力制御器はその入力に対応する
ファイバーを選択するためにそのファイバーマルチプレ
クサ２０６に対する命令をスケジュールする。このよう
にして接続はスイッチコアを横切って設定される。
【００１６】図３は制御器の一つを概略的に示す。スイ
ッチコアの出力ポートに関する機能は概略符号３００と
して示され、スイッチコアの入力ポートに関する機能は
概略符号３０１として示される。制御器はスイッチコア
とサテライトスイッチとの間の路の遅延に対する計算が
可能なように実時間の前に６４セル期間に対する接続を
スケジュールする。ブロック３１０は制御リンク１６を
有するサテライトへのインターフェイスであり、スイッ
チコアとサテライトスイッチとの間の往復の遅延を測定
し、サテライトへの将来の送信に対する承認命令を記憶
する。出力制御器３００のブロック３１７はファイバー
マルチプレクサに対する将来の選択命令を記憶するレジ
スタである。
【００１７】２つのバス３０２、３０３は制御器の組に
スイッチコアの状態の情報を与えるように保つ。送信
（ＴＸ）バス３０３はどの送信機がスイッチコア入力で
利用可能又は使用中（ｂｕｓｙ）であるかを示し、受信
（ＲＸ）バス３０２はどの受信機がスイッチコア出力で
利用可能又は使用中であるかを示す。各バス３０２、３
０３は各制御器に対して１ビットラインを有し、例えば
１６の制御器では１６のラインバスがある。各入力制御
器３０１はそれの送信機が使用中であるかどうかを示す
ために信号３０４を送信バス３０３の１つのラインに送
り、受信バスのライン毎にモニタする。各出力制御器３
００はそれの受信機が使用中であるかどうかを示すため
に信号３０５を受信バス３０２の１つのラインに送り、
承認信号を送信バスのライン毎にモニタする。制御器が
情報を与えられるように保たれていることを確実にする
ためにバス上の信号は１つのＡＴＭ期間内で全ての制御
器に到達しなければならない。これはバックプレーンを
駆動するために高速ドライバを必要とする。
【００１８】バス上での信号を図４、５を参照して以下
に説明する。各入力制御器は利用可能な出力ポートへの
接続を評価することに対して責任がある。接続は入力制
御器によりＴＸバス上で確立され、望ましい出力制御器
により認識され、これは次に他の入力制御器がそれと接
続を確立することを防止するためにＲＸ上で使用中であ
ることを発信する。バスの信号レベルはポート状態を決
める：ハイレベルはポートが使用中であることを示し、
ロウレベルはフリーのポートを示す。ハイに保持される
時間の長さは接続長さ（送られるセルの数）を決める。
【００１９】立ち下がりエッジは接続の解消の合図であ
り、立ち上がりエッジは接続がなされ、またその接続の
ソースである。全ての制御器は同期され、各クロック期
間の間に各入力制御器は一つの出力を検査する。出力制
御器はどの入力制御器が特定の時間で接続を要求してい
るかを推論する。循環的な検索の形が用いられ、例えば
入力１は出力０、１、２、３、４．．．１５を順に検査
する。
【００２０】図４は標準的な接続承認発行処理を示す。
上の線は接続を要求する入力制御器からのＴＸバス信号
を示し、下の線は接続が見いだされた出力制御器からの
ＲＸバス信号である。スイッチコアを横切る６つのセル
の通過を許容する接続が例として示される。点４１でＲ
Ｘバスラインは出力がフリーであることを示すために開
放される（これはある場合にはより早く又は一クロック
期間遅く生じるが、この例に対してはなお許容され
る）。独立に入力はまたフリーになり、２つの保護セル
の第一に入来する。点４２では入力制御器は出力への接
続を評価し、それが利用可能であることを見いだす。入
力制御器はＴＸバス上の立ち上がりエッジを発信するこ
とにより承認をスケジュールする。点４３で出力制御器
はＴＸビット移行を見て、それのＲＸビットラインを使
用中に設定する。一クロック遅延は信号がバックプレー
ンを横切ることによりかかる時間のためである。この点
から承認の端までＲＸビットラインはＴＸビットライン
を追いかける。点４４ではＲＸビットラインは解除さ
れ、ここから２つのラインは他の接続がそれらの間でな
されるまで別々に操作される。
【００２１】接続が評価されたときに出力が使用中にな
る機会がある。何故ならばその出力と他の入力との間の
スイッチコアを横切る接続がなされているからである。
各クロック期間中に一つの出力のみが評価される故に入
力はなおアイドルであり、スループットを減少する。し
かしながら接続が実時間の前にスケジュールされる故に
このアイドル時間を回復し、それを用いてなされうる続
いての接続の長さを延長する機会がある。
【００２２】図５はこの改善されたスケジューリング処
理用の信号を示し、これはアイドル時間を回復する。上
記のように６つのセル接続を考える。図４のように入力
送信機がフリーになり、２つの保護空間に入力する。点
５２、５３では入力制御器は出力１（ＲＸ１）及び出力
２（ＲＸ２）を評価するが、両方とも使用中であること
を見いだす。入力送信機はこの時間に対してなおアイド
ルである。５４で入力制御器は出力３（ＲＸ３）との接
続を評価しそれがフリーであることを見いだす。ＴＸバ
スの立ち上がりエッジを発信することにより上記と同様
な方法で承認はスケジュールされる。しかしながら入力
及び出力制御器は両方とも２つのクロック期間が許可さ
れた接続がなされた故に経過していることを注意する
（点線部分５１で示される）。４期間続く短い承認がＴ
Ｘ，ＲＸバス上に発信される一方で利用可能な２つの余
分の期間に注意する入力及び出力ポートは時間的に前に
押されるより大きな承認を発行する。この方法でアイド
ル時間が回復され、それによりスループットが増加す
る。
【００２３】その制御器が考慮しなくてはならない一つ
の付加的な状況がある。図４を再び参照してＴＸバス上
の入力制御信号とその受信機がＲＸバス上で使用中であ
る出力制御信号との間の一クロック期間の遅延がある。
点４３を見ると出力で探す次の入力はＲＸバスを検査
し、フリーポートをまた探し、接続を承認するよう企て
る。故に入力制御器はチェックの順でそれに先立つ制御
器のＴＸバスをチェックする。より速いバス信号ではＴ
Ｘバス上の入力制御信号と信号を受け、ＲＸバス上で発
信する出力制御器との間の遅延を減少する故にこの付加
的なチェックは必要である。
【００２４】図３を参照するに、これは制御器の主な機
能ブロック及び上記の浪費回復方法を実施するために必
要なものをしめす。一つの制御器の入力及び出力部分が
示される。１６ｘ１６スイッチコアマトリックス内に１
６のそのような制御器がある。機能ブロックのほとんど
はカウンタ又はレジスタである。入力制御器３０１は各
出力ポートに対して３つの記録を維持する：「オフセッ
トカウンタ」３０８、「年齢（ａｇｅ）カウンタ」３０
７、「セルレジスタ」３０６。セルレジスタ３０６はス
イッチコアの各出力ポートに接続するサテライトスイッ
チで待つセルの各待ち行列の詳細を記憶する。年齢カウ
ンタ３０７は要求がその特定の出力に対して受けられる
時に開始するタイマーである。年齢カウンタは承認がそ
の特定の目的地に対する制御器により考慮される前に時
間切れになるはずである。これはセルの短い群に対する
接続を承認することによりバンド幅を浪費することを防
ぐものであり、確証人は保護セルにより分離される。む
しろ年齢カウンタは待ち行列が承認がスケジュールされ
る前に形成される。
【００２５】オフセットカウンタ３０８はアイドル回復
処理のために必要とされる。これらは接続の両端がフリ
ーであるセル期間内で時間をカウントする。全体的なＲ
Ｘバス３０２は各オフセットカウンタ３０８が各出力ポ
ートがどのくらい長くフリーであるかのカウントを連続
的に維持する入力制御器に接続３１４される。１６ｘ１
６マトリックスで各出力ポートは１６セル期間ごとに一
回評価され、最大の可能な回復可能時間は１６セル期間
であり、この機能に対して４ビットカウンタブロックを
意味する。特定の出力ポートが可能な承認に対して評価
されたときにその出力に関連するオフセットカウンタは
特定の接続がなされるのがどのくらい早期かを決めるた
めにチェックされる。
【００２６】出力制御器３００では類似のモニタ機能は
送信バスの各ラインをモニタする一つのオフセットカウ
ンタ３０９で送信バス３０３に対して実施される。各制
御器内の更なるカウンタ３１１、３１２は制御器が特定
の時間で評価される入力／出力のトラックを保つことを
許容し、システム内の全てのカウンタは同期信号により
前進される。
【００２７】使用中カウンタ３１５はセルレジスタ３０
６により与えられた送るべきセルの数と、オフセットカ
ウンタ３０８により与えられたオフセット時間とを参照
してどのくらい長くＴＸバスがハイに保たれなければな
らないかを決める。使用中カウンタは計算し［送るべき
セルの数−オフセット時間］、システムクロックで同期
してカウントダウンする。一例として図５の状況で送ら
れるべきセルの数＝６であり、オフセット時間＝２セル
期間である。故にＴＸバスは４クロック期間ハイに保た
れる。ブロック３１０及びリンク１６を介してサテライ
トへ、及びレジスタ３１７を介してファイバーマルチプ
レクサへの接続命令は６セル期間を満たす。 出力制御
器３００のブロック３１６は信号情報をＲＸバスへ経路
を定める。これは入力制御器がＴＸバスを介して出力制
御器への承認を発信するときにそのポートに対するＲＸ
バスラインはどのような他の入力制御器もそれと接続を
確立することを防ぐためにハイに保持される。ブロック
３１６はまたレジスタ３１７が回復されるアイドル時間
（があれば）の量に依存するレジスタ内の適切な点で選
択命令を挿入するようアドレスする。
【００２８】図６は将来の接続に対する命令がいかにし
て記憶されるかを示す。入力制御器６１は遅延ライン６
３を介してサテライトスイッチ１１に結合され、これは
サテライトへの送信を将来承認する命令を記憶する。同
様の遅延ライン６４はスイッチコア１０１のファイバー
マルチプレクサ６９に出力制御器６２を結合する。これ
らの遅延ラインは典型的にはシステムクロックと同期し
て進むエントリレジスタ６４である。接続命令６６は通
常は出力制御器６２から遅延ライン６４の端に送られ
る。しかしながらアイドル時間が回復された場合には接
続命令は問題のオフセットカウンタにより示されるオフ
セット時間に対応する点で遅延ラインに更に沿って挿入
６８される。同様にして入力制御器で接続命令はサテラ
イトスイッチへの往復遅延及びどのようなアイドル回復
時間をも考慮に入れた遅延ラインに沿った点で挿入６７
され、問題のオフセットカウンタによりまた示され、そ
れによりセルはスイッチコアを横切る接続が設定された
のと同じ時間でスイッチコアに到来する。
【図面の簡単な説明】
【図１】高容量スイッチの概略を示す図である。
【図２】図１のスイッチの部分をより詳細に示す図であ
る。
【図３】スイッチング制御器を示す図である。
【図４】標準スケジュール処理中にスイッチの部分によ
り発生された信号波形である。
【図５】スケジュール処理中にスイッチの部分により発
生された信号波形である。
【図６】接続命令が制御器によりいかにして発行される
かを示す図である。
【符号の説明】
１０ スイッチコア １１ 入力 １２ 出力 １３ リンク １６ 制御リンク １７ 入力 １９ サテライトスイッチ入力バッファ ２０ バッファ制御器 １０１ 光学的空間スイッチングコア １０２ コア制御器 ２０１ 光学的シャッフル ２０２ 入力ポート ２０３ 出力ポート ２０５ 制御器 ２０６ 選択器（ファイバーマルチプレクサ） ２０７ 制御バス ２０８ スプリッタ ３００ 出力制御器 ３０１ 入力制御器 ３０２、３０３ バス ３０８ オフセットカウンタ ３０６ セルレジスタ ３０７ 年齢（ａｇｅ）カウンタ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 相互に接続された複数の入力及び出力を
    有するスイッチングマトリックス内に接続をスケジュー
    ルする方法であって、 マトリックスを介して可能な各接続が利用可能である時
    間をモニターし；接続がマトリックスを介して形成され
    うるかを決定するために入力及び出力を順次評価し；そ
    れらの接続が利用可能である少なくとも幾らかのモニタ
    ーされた時間を考慮して特定の時間に対する評価された
    入力及び出力間のマトリックスを介する接続をスケジュ
    ールする各段階からなり、それにより接続がマトリック
    スを介してなされなかった故に入力がアイドルである時
    間を最小化する方法。
  2. 【請求項２】 マトリックスを介する接続をスケジュー
    ルする段階は、マトリックスに対する将来の接続命令の
    時間順のレジスタを維持し、新たな命令は通常レジスタ
    の最も新たな端で挿入され、ここで、接続が利用可能な
    場合には命令はモニターされた時間に対応するレジスタ
    に沿った点でそれらを挿入することにより時間的に進ま
    されることを特徴とする請求項１記載の方法。
  3. 【請求項３】 相互に接続された複数の入力及び出力と
    マトリックス内の接続をスケジュールする制御器とを有
    するスイッチングマトリックスからなるスイッチング配
    置であって、制御器はマトリックスを介する可能な各接
    続が利用可能である時間をモニターするモニター手段
    と；接続がマトリックスを介して形成されうるかを決定
    するために入力及び出力を順次に評価する評価手段と；
    それらの接続が利用可能である少なくとも幾らかのモニ
    ターされた時間を考慮して特定の時間に対する評価され
    た入力及び出力間のマトリックスを介する接続をスケジ
    ュールするスケジュール手段とからなり、それにより接
    続がマトリックスを介してなされていない故に入力がア
    イドルである時間を最小化するスイッチング配置。
  4. 【請求項４】 スケジュール手段はマトリックスに対す
    る将来の接続命令の時間順のレジスタを含み、新たな命
    令は通常レジスタの最も新たな端で挿入され、モニター
    手段が接続が利用可能であることを示した場合には命令
    はモニターされた時間に対応するレジスタに沿った点で
    挿入される請求項３記載のスイッチング配置。
  5. 【請求項５】 モニター手段はカウンタの組からなり、
    各カウンタは特定の入力と出力との間の接続が利用可能
    な時間をカウントする請求項３記載のスイッチング配
    置。
  6. 【請求項６】 マトリックスの入力及び出力は群内に配
    置され、各群は群制御器を有し、信号バスは入力及び出
    力のそれぞれの群の状態に関する信号情報を伝達するた
    めに群制御器を接続する請求項３記載のスイッチング配
    置。
  7. 【請求項７】 マトリックスの入力及び出力は入力／出
    力対内に配置され、各対は制御器を有し、信号バスは入
    力及び出力のそれぞれの対の状態に関する信号情報を伝
    達するために制御器を接続する請求項３記載のスイッチ
    ング配置。
  8. 【請求項８】 スイッチングマトリックスは空間スイッ
    チとして作動するよう構成された電子的、光−電子的、
    光学的部品の配置からなる請求項３記載のスイッチング
    配置。
  9. 【請求項９】 パケットトラフィックをスイッチングす
    る請求項３記載のスイッチング配置。
  10. 【請求項１０】 パケットトラフィックは非同期転送モ
    ード（ＡＴＭ）トラフィックである請求項９記載のスイ
    ッチング配置。
  11. 【請求項１１】 請求項３記載のスイッチング配置を組
    み込んだ電気通信ネットワーク。
JP8961996A 1995-04-18 1996-04-11 スイッチング方法及び配置及びそれを用いた電気通信ネットワーク Pending JPH08340341A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9507871A GB2300086B (en) 1995-04-18 1995-04-18 Switching arrangement
GB9507871:3 1995-04-18

Publications (1)

Publication Number Publication Date
JPH08340341A true JPH08340341A (ja) 1996-12-24

Family

ID=10773152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8961996A Pending JPH08340341A (ja) 1995-04-18 1996-04-11 スイッチング方法及び配置及びそれを用いた電気通信ネットワーク

Country Status (5)

Country Link
US (1) US5784372A (ja)
EP (1) EP0739151B1 (ja)
JP (1) JPH08340341A (ja)
DE (1) DE69521029T2 (ja)
GB (1) GB2300086B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09247176A (ja) * 1996-03-11 1997-09-19 Hitachi Ltd 非同期転送モード交換方式
GB2316573B (en) * 1996-08-14 2001-04-18 Fujitsu Ltd Switching apparatus
US6535313B1 (en) * 1998-10-16 2003-03-18 Lucent Technologies Inc. Dynamically assignable optical signal access control apparatus
US6597669B1 (en) 1999-03-16 2003-07-22 Northrop Grumman Corporation Queue segmentation and addressing method and apparatus for a cell switch in a processing communications satellite
US6934471B1 (en) * 1999-06-03 2005-08-23 Avici Systems, Inc. Photonic switch using time-slot interchange
US6594050B2 (en) * 2001-01-03 2003-07-15 Physical Optics Corporation Optical communication switch node
US7233590B2 (en) * 2001-07-06 2007-06-19 Nortel Networks Limited Switched channel-band network
US7327692B2 (en) * 2002-09-10 2008-02-05 International Business Machines Corporation System and method for selecting fibre channel switched fabric frame paths
US7346050B2 (en) * 2005-01-31 2008-03-18 International Business Machines Corporation Method, system, and storage medium for delay optimization for scheduling in bufferless crossbar switches

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2595025B2 (ja) * 1988-03-18 1997-03-26 株式会社日立製作所 空間分割形スイッチを用いた高速パケット交換装置
CA1320257C (en) * 1989-04-20 1993-07-13 Ernst August Munter Method and apparatus for input-buffered asynchronous transfer mode switching
DE69030037T2 (de) * 1989-08-15 1997-06-26 At & T Corp Verfahren zur Verkehrsregelung in einem Hochgeschwindigkeitsdatennetz
US5124978A (en) * 1990-11-26 1992-06-23 Bell Communications Research, Inc. Grouping network based non-buffer statistical multiplexor
US5539559A (en) * 1990-12-18 1996-07-23 Bell Communications Research Inc. Apparatus and method for photonic contention resolution in a large ATM switch
US5301055A (en) * 1991-10-01 1994-04-05 Bell Communications Research, Inc. Scheduler for multicast cell transmission
EP0547836B1 (en) * 1991-12-16 2001-12-19 AT&T Corp. Optical packet switch
FI90707C (fi) * 1992-04-24 1994-03-10 Nokia Telecommunications Oy Menetelmä ristikytkimen kytkentäreittien muodostamiseksi
GB9410544D0 (en) * 1994-05-26 1994-07-13 Northern Telecom Ltd Switched optical interconnect
US5475679A (en) * 1994-12-08 1995-12-12 Northern Telecom Limited Large capacity ATM switch
US5631908A (en) * 1995-03-28 1997-05-20 Digital Equipment Corporation Method and apparatus for generating and implementing smooth schedules for forwarding data flows across cell-based switches

Also Published As

Publication number Publication date
DE69521029D1 (de) 2001-06-28
DE69521029T2 (de) 2001-09-06
US5784372A (en) 1998-07-21
EP0739151B1 (en) 2001-05-23
GB2300086B (en) 1999-08-04
EP0739151A1 (en) 1996-10-23
GB2300086A (en) 1996-10-23
GB9507871D0 (en) 1995-05-31

Similar Documents

Publication Publication Date Title
EP0413899B1 (en) Packet switching system having bus matrix switch
US5459724A (en) ATM switching arrangement
KR100329014B1 (ko) 패킷스위치를통한자료셀흐름제어장치및그방법
US5544168A (en) ATM switching arrangement
US7177307B2 (en) Device and method for transmission in a switch
US6792002B2 (en) Packet transfer system
US7116633B2 (en) Packet switching system and method
EP0373161B1 (en) Switching arrangement and method
CA2224606C (en) A distributed buffering system for atm switches
WO1995001076A1 (en) Bandwidth and congestion control for queue channels in a cell switching communication controller
US5898691A (en) Method and apparatus for congestion distributed adaptive routing
US5414696A (en) Cell exchanging apparatus
EP0609626A2 (en) High performance cascadable simplex switch
EP0806100B1 (en) Grooming device for streamlining telecommunication signals
US5398235A (en) Cell exchanging apparatus
US7151752B2 (en) Method for the broadcasting of a data packet within a switched network based on an optimized calculation of the spanning tree
JPH08340341A (ja) スイッチング方法及び配置及びそれを用いた電気通信ネットワーク
CZ280707B6 (cs) Komunikační systém
EP1500232A1 (en) A controlled shared memory smart switch system
US7020077B2 (en) Cross-connect matrix task prioritizer
GB2258582A (en) An atm switching arrangement
JPH05227211A (ja) パケット交換システム
EP0557910B1 (en) Cell exchanging apparatus
EP1730905B1 (en) A method of minimising dead time of a path set-up and tear-down process in a centrally controlled network
JP2715137B2 (ja) 通信網制御方式

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060404