JPH08340117A - Manufacture of thin film semiconductor device - Google Patents

Manufacture of thin film semiconductor device

Info

Publication number
JPH08340117A
JPH08340117A JP16809795A JP16809795A JPH08340117A JP H08340117 A JPH08340117 A JP H08340117A JP 16809795 A JP16809795 A JP 16809795A JP 16809795 A JP16809795 A JP 16809795A JP H08340117 A JPH08340117 A JP H08340117A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor
transistor
semiconductor thin
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16809795A
Other languages
Japanese (ja)
Inventor
Masabumi Kunii
正文 国井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16809795A priority Critical patent/JPH08340117A/en
Publication of JPH08340117A publication Critical patent/JPH08340117A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To uniformly lightly dope a semiconductor thin film at a low tempera ture. CONSTITUTION: A material gas which is formed by mixing the dopant gas to a semiconductor film forming gas is used for chemical vapor deposition, and a non-single crystal semiconductor thin film 2, which serves as the active layer of a transistor, is deposited on an insulated board 1. The dopant contained in the semiconductor thin film 2 is activated by irradiation with energy beams 3 and the threshold voltage of the transistor is adjusted in advance. The transistor is formed by integration by processing the semiconductor thin film 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は薄膜トランジスタを絶縁
基板上に集積形成した薄膜半導体装置の製造方法に関す
る。より詳しくは、低温プロセス(例えば、プロセス最
高温度が600℃以下)による薄膜半導体装置の製造方
法に関する。さらに詳しくは、薄膜トランジスタの活性
層となる半導体薄膜の成膜技術及び不純物の低濃度ドー
ピング技術に関する。なお、かかる薄膜半導体装置は例
えばアクティブマトリクス型液晶ディスプレイの能動素
子基板(駆動基板)として用いられる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film semiconductor device in which thin film transistors are integrated and formed on an insulating substrate. More specifically, it relates to a method for manufacturing a thin film semiconductor device by a low temperature process (for example, the maximum process temperature is 600 ° C. or lower). More specifically, the present invention relates to a film forming technique of a semiconductor thin film which becomes an active layer of a thin film transistor and a low concentration doping technique of impurities. The thin film semiconductor device is used, for example, as an active element substrate (driving substrate) of an active matrix type liquid crystal display.

【0002】[0002]

【従来の技術】アクティブマトリクス型液晶ディスプレ
イのスイッチング素子として薄膜トランジスタが広く用
いられている。特に、薄膜トランジスタの活性層となる
半導体薄膜には従来から多結晶シリコンが採用されてい
る。多結晶シリコン薄膜トランジスタ(poly−Si
TFT)は、スイッチング素子に用いられるばかりで
なく、回路素子としても利用でき、同一基板上にスイッ
チング素子と合わせて周辺駆動回路を内蔵できる。又、
poly−Si TFTは微細化が可能な為、画素構造
におけるスイッチング素子の占有面積を縮小でき画素の
高開口率化が達成できる。ところで、従来、poly−
Si TFTは製造工程上プロセス最高温度が1000
℃程度に達し、耐熱性に優れた石英ガラス等が絶縁基板
として用いられていた。製造プロセス上比較的低融点の
ガラス基板を使用する事は困難であった。しかしなが
ら、液晶ディスプレイの低コスト化の為には低融点ガラ
ス板材料の使用が必要不可欠である。そこで、近年プロ
セス最高温度が600℃以下になる所謂低温プロセスの
開発が進められている。特に、低温プロセスは大型の液
晶ディスプレイを製造する時、コスト面から極めて有利
になる。液晶ディスプレイの大型化に伴ない、低温プロ
セスのpoly−Si TFTでは大面積の半導体薄膜
にスループット良く不純物を注入できるイオンドーピン
グ法が注目されている。このイオンドーピング法は不純
物気体をイオン化した後質量分離を行う事なく電界加速
して大面積の半導体薄膜に一括して不純物イオンを照射
するものである。これに対し、イオンインプランテーシ
ョンは不純物イオンの質量分離を行なった後、イオンビ
ームにして半導体薄膜を照射するものである。
2. Description of the Related Art Thin film transistors are widely used as switching elements in active matrix liquid crystal displays. In particular, polycrystalline silicon has been conventionally used for a semiconductor thin film that becomes an active layer of a thin film transistor. Polycrystalline silicon thin film transistor (poly-Si)
The TFT) can be used not only as a switching element but also as a circuit element, and a peripheral drive circuit can be incorporated together with the switching element on the same substrate. or,
Since the poly-Si TFT can be miniaturized, the area occupied by the switching element in the pixel structure can be reduced and a high aperture ratio of the pixel can be achieved. By the way, conventionally, poly-
Si TFT has a maximum process temperature of 1000 in the manufacturing process.
Quartz glass or the like, which has reached a temperature of about ℃ and has excellent heat resistance, has been used as an insulating substrate. It was difficult to use a glass substrate having a relatively low melting point in the manufacturing process. However, in order to reduce the cost of liquid crystal displays, it is essential to use a low melting point glass plate material. Therefore, in recent years, development of a so-called low temperature process in which the maximum process temperature is 600 ° C. or lower has been underway. Particularly, the low temperature process is extremely advantageous in terms of cost when manufacturing a large liquid crystal display. Along with the increase in size of liquid crystal displays, an ion doping method that can inject impurities into a large-area semiconductor thin film with high throughput is drawing attention in low-temperature process poly-Si TFTs. In this ion doping method, after ionizing an impurity gas, electric field acceleration is performed without mass separation, and large-area semiconductor thin films are collectively irradiated with impurity ions. On the other hand, the ion implantation is a method of irradiating a semiconductor thin film with an ion beam after performing mass separation of impurity ions.

【0003】[0003]

【発明が解決しようとする課題】イオンドーピング法で
は1015〜1016/cm2 程度の高ドーズ量で不純物を短
時間に半導体薄膜中に打ち込む事ができる。しかしなが
ら、1014/cm2 以下で不純物のドーズ量を精度良く制
御する事は原理上困難である。不純物の高ドーズは例え
ば薄膜トランジスタのソース領域/ドレイン領域形成に
用いられる一方、低ドーズは例えば薄膜トランジスタの
閾電圧制御に用いられる。閾電圧調整の為、ドーパント
ガスを希釈してイオンドーピングを行ないドーズ量を低
めに制御する試みが行なわれている。しかしながら、こ
の方法でもpoly−Si TFTの閾電圧制御に必要
な1012/cm2 程度のドーズ量を正確にコントロールす
る事は困難であった。一方、従来のイオンインプランテ
ーションでは低ドーズ量のコントロールは可能であるも
のの、大面積の半導体薄膜に対して一括して不純物を打
ち込む事はできず、液晶ディスプレイの製造に際してス
ループットが悪化するという課題があった。
According to the ion doping method, impurities can be implanted into a semiconductor thin film in a short time with a high dose amount of about 10 15 to 10 16 / cm 2 . However, it is theoretically difficult to control the dose amount of impurities with a precision of 10 14 / cm 2 or less. A high dose of impurities is used, for example, to form a source region / drain region of a thin film transistor, while a low dose is used to control a threshold voltage of a thin film transistor, for example. In order to adjust the threshold voltage, an attempt has been made to dilute the dopant gas and perform ion doping to control the dose amount to be low. However, even with this method, it is difficult to accurately control the dose amount of about 10 12 / cm 2 required for controlling the threshold voltage of the poly-Si TFT. On the other hand, in conventional ion implantation, although it is possible to control a low dose amount, it is not possible to implant impurities into a large-area semiconductor thin film at once, and there is a problem that throughput deteriorates when manufacturing a liquid crystal display. there were.

【0004】[0004]

【課題を解決するための手段】上述した従来の技術の課
題を解決する為、本発明は低温プロセスにおいて大面積
の半導体薄膜に低ドーズ量で精度良く不純物を導入して
薄膜トランジスタの閾電圧調整を可能にする薄膜半導体
装置の製造方法を提供する事を目的とする。かかる目的
を達成する為に以下の手段を講じた。即ち、本発明に従
って薄膜半導体装置は以下の工程により製造される。先
ず成膜工程を行ない、半導体成膜ガスにドーパントガス
を混合した原料気体を用いて化学気相成長させ、トラン
ジスタの活性層となるべき非単結晶性の半導体薄膜を絶
縁基板上に堆積する。次に照射工程を行ない、エネルギ
ービームを照射して半導体薄膜に含まれるドーパント
(不純物)を活性化し予めトランジスタの閾電圧を調整
しておく。最後に加工工程を行ない該半導体薄膜を加工
してトランジスタを集積形成する。好ましくは、前記照
射工程では、ドーパントの活性化と同時に該非単結晶性
の半導体薄膜の結晶化を行なう。この照射工程では、エ
ネルギービームとして例えばエキシマレーザビームを用
いる。又好ましくは、前記成膜工程では、ドーパントガ
スとして水素又はヘリウムで希釈したPH3 又はB2
6 を用いる一方、半導体成膜ガスとしてSiH4 又はS
2 6 を用いる。
In order to solve the above-mentioned problems of the conventional technique, the present invention adjusts the threshold voltage of a thin film transistor by introducing impurities into a large-area semiconductor thin film with a low dose and high accuracy in a low temperature process. It is an object of the present invention to provide a method of manufacturing a thin film semiconductor device that enables the manufacturing. The following measures have been taken in order to achieve this object. That is, the thin film semiconductor device according to the present invention is manufactured by the following steps. First, a film forming step is performed, and chemical vapor deposition is performed using a raw material gas in which a dopant gas is mixed with a semiconductor film forming gas to deposit a non-single crystalline semiconductor thin film to be an active layer of a transistor on an insulating substrate. Next, an irradiation step is performed to irradiate an energy beam to activate the dopant (impurity) contained in the semiconductor thin film and adjust the threshold voltage of the transistor in advance. Finally, a processing step is performed to process the semiconductor thin film to form transistors in an integrated manner. Preferably, in the irradiation step, the non-single-crystal semiconductor thin film is crystallized simultaneously with activation of the dopant. In this irradiation step, for example, an excimer laser beam is used as the energy beam. Further preferably, in the film forming step, PH 3 or B 2 H diluted with hydrogen or helium as a dopant gas is used.
6 is used, while SiH 4 or S is used as a semiconductor film forming gas.
i 2 H 6 is used.

【0005】本発明は表示装置の製造方法にも応用でき
る。この場合、表示装置は以下の工程により製造され
る。先ず成膜工程を行ない、半導体成膜ガスにドーパン
トガスを混合した原料気体を用いて化学気相成長を実施
し、トランジスタの活性層となるべき非単結晶性の半導
体薄膜を一方の絶縁基板上に堆積する。次に照射工程を
行ない、エネルギービームを照射して半導体薄膜に含ま
れるドーパントを活性化し予めトランジスタの閾電圧を
調整しておく。続いて第1加工工程を行ない、該半導体
薄膜を加工してトランジスタを集積形成する。さらに第
2加工工程を行ない、該トランジスタに接続して画素電
極を集積形成する。最後に組立工程を行ない、予め対向
電極が形成された他方の絶縁基板を所定の間隙を介して
該一方の絶縁基板に接合し且つ該間隙に電気光学物質を
配置する。以上により、アクティブマトリクス型の表示
装置が完成する。
The present invention can be applied to a method of manufacturing a display device. In this case, the display device is manufactured by the following steps. First, a film formation process is performed, chemical vapor deposition is performed using a source gas in which a semiconductor deposition gas is mixed with a dopant gas, and a non-single crystalline semiconductor thin film to be an active layer of a transistor is formed on one insulating substrate. Deposit on. Next, an irradiation step is performed to irradiate an energy beam to activate the dopant contained in the semiconductor thin film and adjust the threshold voltage of the transistor in advance. Then, a first processing step is performed to process the semiconductor thin film to form transistors in an integrated manner. Further, a second processing step is performed to connect to the transistor and form pixel electrodes in an integrated manner. Finally, an assembling process is performed to bond the other insulating substrate, on which the counter electrode is formed in advance, to the one insulating substrate through a predetermined gap, and dispose the electro-optical material in the gap. With the above, an active matrix type display device is completed.

【0006】[0006]

【作用】本発明によれば、予め半導体成膜ガス(SiH
4 ,Si2 6 等)にドーパントガス(PH3 ,B2
6 等)を混合した原料気体を用いて化学気相成長を行な
い、半導体薄膜を絶縁基板上に堆積している。半導体成
膜ガスに対するドーパントガスの混合比率を調整する事
により、所望の低ドーズ量で半導体薄膜中にドーパント
(不純物)を含有させる事ができる。なお、このままで
はドーパントは活性化されておらず、半導体薄膜中にお
けるキャリアの伝導に寄与していない。そこで、成膜工
程の後エキシマレーザビーム等のエネルギービームを照
射して半導体薄膜に含まれるドーパントを活性化させ
る。これにより、予め薄膜トランジスタの閾電圧を調整
できる。例えば、シリコン(Si)からなる半導体薄膜
中にp型の不純物(例えばボロンB)を導入すると、N
チャネル型の薄膜トランジスタではドーズ量に応じてそ
の閾電圧をエンハンス方向に調整できる。
According to the present invention, the semiconductor film forming gas (SiH
4 , Si 2 H 6 etc.) with a dopant gas (PH 3 , B 2 H
Chemical vapor deposition is carried out using a source gas mixed with 6 ) to deposit a semiconductor thin film on an insulating substrate. By adjusting the mixing ratio of the dopant gas to the semiconductor film forming gas, the dopant (impurity) can be contained in the semiconductor thin film at a desired low dose amount. In this state, the dopant is not activated and does not contribute to the conduction of carriers in the semiconductor thin film. Therefore, after the film formation step, an energy beam such as an excimer laser beam is irradiated to activate the dopant contained in the semiconductor thin film. Thereby, the threshold voltage of the thin film transistor can be adjusted in advance. For example, when a p-type impurity (for example, boron B) is introduced into a semiconductor thin film made of silicon (Si), N
In the channel type thin film transistor, its threshold voltage can be adjusted in the enhancing direction according to the dose amount.

【0007】[0007]

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図1及び図2は本発明にかかる薄膜半
導体装置製造方法の第1実施例を示す工程図である。本
実施例ではNチャネル型の薄膜トランジスタを絶縁基板
上に集積形成して、アクティブマトリクス型表示装置の
能動素子基板に用いる薄膜半導体装置を作成している。
なお、Pチャネル型の薄膜トランジスタを形成する場合
も全く同様である。先ず図1の工程(a)で、半導体成
膜ガスにドーパントガスを混合した原料気体を用いて化
学気相成長(CVD)を行ない、トランジスタの活性層
となるべき非単結晶性の半導体薄膜2を絶縁基板1上に
堆積する。本例では、プラズマCVD、LPCVD等の
方法で多結晶シリコンからなる半導体薄膜2を約20〜
100nmの膜厚で堆積している。なお、必要に応じ透明
ガラス等からなる絶縁基板1の表面に、予めバッファ層
としてSiO2 膜、SiNx 膜等を約100〜200nm
の厚みで成膜しておいても良い。CVDによる半導体薄
膜2の成膜時、原料気体として半導体成膜ガスとドーパ
ントガスの混合物を用いている。半導体成膜ガスは例え
ばSiH4 やSiH6 の100%濃度ガスを用いる。一
方、ドーパントガスは水素希釈又はヘリウム希釈のB2
6 を用いる。希釈濃度は10〜100ppm 程度に設定
する。本例では、SiH4 100%ガス30sccmとB2
6 20ppm 水素希釈ガス1.0sccmを混合した原料気
体を用い、プラズマCVD法で基板温度150〜350
℃にて半導体薄膜2を成膜した。得られた半導体薄膜2
中には通常のイオン注入方式でB+をドープした場合の
1×1012/cm2 に相当するドーズ量が得られた。CV
Dによるドーピングの為、300×400mm2 程度の大
面積に渡って成膜してもウェハ面内におけるドーズ量の
バラツキは殆どなかった。一般に、ウェハ面内でドーズ
量を±1%以内のバラツキに抑える事は比較的容易であ
る。成膜方法はプラズマCVD法に限る事はなく、例え
ばLPCVD法でSiH6 ガスとB2 6 20ppm 希釈
ガスを用いれば、450℃程度で分解して非晶質シリコ
ンからなる半導体薄膜を同様の低ドーズ量で得る事がで
きる。本例では、Nチャネル型の薄膜トランジスタの閾
電圧(Vth)を予め制御する為、p型のドーパントガ
スとしてB2 6 を用いている。n型の不純物をドーピ
ングする場合には、例えばPH3 ガス等を用いれば良
い。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described in detail below with reference to the drawings. 1 and 2 are process diagrams showing a first embodiment of a method of manufacturing a thin film semiconductor device according to the present invention. In this embodiment, N-channel thin film transistors are integrated and formed on an insulating substrate to form a thin film semiconductor device used as an active element substrate of an active matrix display device.
The same applies to the case of forming a P-channel type thin film transistor. First, in step (a) of FIG. 1, chemical vapor deposition (CVD) is performed using a source gas in which a semiconductor deposition gas is mixed with a dopant gas, and a non-single-crystal semiconductor thin film 2 to be an active layer of a transistor 2 is formed. Are deposited on the insulating substrate 1. In this example, the semiconductor thin film 2 made of polycrystalline silicon is formed by about 20 to 20 by a method such as plasma CVD or LPCVD.
It is deposited with a film thickness of 100 nm. If necessary, a SiO 2 film, a SiN x film or the like as a buffer layer may be formed on the surface of the insulating substrate 1 made of transparent glass or the like in advance to a thickness of about 100 to 200 nm.
You may form into a film with the thickness of. When the semiconductor thin film 2 is formed by CVD, a mixture of a semiconductor film forming gas and a dopant gas is used as a source gas. As the semiconductor film forming gas, for example, a 100% concentration gas of SiH 4 or SiH 6 is used. On the other hand, the dopant gas is B 2 diluted with hydrogen or helium.
H 6 is used. Set the dilution concentration to about 10 to 100 ppm. In this example, SiH 4 100% gas 30 sccm and B 2
H 6 20 ppm Hydrogen diluting gas 1.0 sccm was used as a raw material gas, and the plasma CVD method was used to obtain a substrate temperature of 150 to 350.
The semiconductor thin film 2 was formed at a temperature of ° C. Obtained semiconductor thin film 2
A dose amount equivalent to 1 × 10 12 / cm 2 was obtained when B + was doped by the usual ion implantation method. CV
Due to the doping by D, even if the film was formed over a large area of about 300 × 400 mm 2 , there was almost no variation in the dose amount within the wafer surface. Generally, it is relatively easy to suppress the dose amount within ± 1% within the wafer surface. The film forming method is not limited to the plasma CVD method. For example, when SiH 6 gas and B 2 H 6 20 ppm dilution gas are used in the LPCVD method, a semiconductor thin film made of amorphous silicon is decomposed at about 450 ° C. It can be obtained with a low dose. In this example, B 2 H 6 is used as the p-type dopant gas in order to control the threshold voltage (Vth) of the N-channel type thin film transistor in advance. When doping n-type impurities, for example, PH 3 gas or the like may be used.

【0008】続いてエネルギービーム3を照射して半導
体薄膜2に含まれるドーパントを活性化し、予めトラン
ジスタの閾電圧を調整しておく。なお、エネルギービー
ム3として例えばエキシマレーザビームを用いる事がで
きる。又、この照射工程ではドーパントの活性化と同時
に非単結晶性の半導体薄膜2を結晶化しても良い。例え
ばLPCVD法で非晶質シリコンからなる半導体薄膜2
を成膜した場合、このままではドーパントは活性化され
ていない。そこで、ドーパントの活性化と同時に非晶質
シリコンの結晶化を目的として、波長が150〜350
nmのエキシマレーザビームを180〜800mJ/cm2
エネルギー密度で照射し、非晶質シリコンを多結晶シリ
コンに転換する。この様にして結晶粒径が100〜50
0nmのP−型多結晶シリコンが得られる。エキシマレー
ザパルスをワンショットで照射する事により、1チップ
分の半導体薄膜2の一括加熱処理(アニール)を行な
う。この一括加熱により非晶質シリコンは一旦溶融した
後結晶化し比較的大粒径の多結晶シリコンが得られる。
エキシマレーザビームは強力なパルス紫外光である為、
シリコン等からなる半導体薄膜2の表面層で吸収され、
その部分の温度を上昇させるが、絶縁基板1まで加熱す
る事はない。この様にして、低温プロセスにより高性能
な半導体薄膜2を比較的低融点のガラス材料等からなる
絶縁基板1上に成膜できる。
Subsequently, the energy beam 3 is irradiated to activate the dopant contained in the semiconductor thin film 2, and the threshold voltage of the transistor is adjusted in advance. An excimer laser beam can be used as the energy beam 3, for example. In this irradiation step, the non-single-crystal semiconductor thin film 2 may be crystallized at the same time as the activation of the dopant. For example, a semiconductor thin film 2 made of amorphous silicon by the LPCVD method.
When the film is formed, the dopant is not activated as it is. Therefore, in order to activate the dopant and crystallize the amorphous silicon at the same time, the wavelength is 150 to 350.
Irradiation with an excimer laser beam of nm at an energy density of 180 to 800 mJ / cm 2 converts the amorphous silicon into polycrystalline silicon. In this way, the crystal grain size is 100 to 50
A 0 nm P-type polycrystalline silicon is obtained. By irradiating the excimer laser pulse with one shot, the semiconductor thin film 2 for one chip is collectively heat-treated (annealed). By this collective heating, the amorphous silicon is once melted and then crystallized to obtain polycrystalline silicon having a relatively large grain size.
Since the excimer laser beam is a strong pulsed ultraviolet light,
Absorbed by the surface layer of the semiconductor thin film 2 made of silicon or the like,
Although the temperature of that portion is increased, the insulating substrate 1 is not heated. Thus, the high-performance semiconductor thin film 2 can be formed on the insulating substrate 1 made of a glass material having a relatively low melting point by a low temperature process.

【0009】次に図1の工程(b)に進み、半導体薄膜
2をアイランド状にパタニングする。これにより、薄膜
トランジスタの素子領域が形成できる。続いてプラズマ
CVD法、LPCVD法、APCVD法等でSiO2
50〜200nm程度成膜する。これにより、半導体薄膜
2を被覆するゲート絶縁膜4が得られる。場合によって
はこのSiO2 の上にSiNx を連続成膜してゲート絶
縁膜4としても良い。
Next, in step (b) of FIG. 1, the semiconductor thin film 2 is patterned in an island shape. Thereby, the element region of the thin film transistor can be formed. Subsequently, SiO 2 is deposited to a thickness of about 50 to 200 nm by plasma CVD method, LPCVD method, APCVD method or the like. As a result, the gate insulating film 4 covering the semiconductor thin film 2 is obtained. In some cases, the gate insulating film 4 may be formed by continuously forming SiN x on the SiO 2 .

【0010】工程(c)に進み、ゲート絶縁膜4の上に
ゲート電極5をパタニング形成する。例えば、Al,M
o,Ta,Ti,Cr等の金属膜、高濃度で不純物がド
ーピングされた多結晶シリコン膜、高濃度ドープ多結晶
シリコンと金属の積層膜、又は上述した材料の合金膜を
成膜し、所定の形状にパタニングしてゲート電極5に加
工する。
In step (c), the gate electrode 5 is patterned on the gate insulating film 4. For example, Al, M
A metal film of o, Ta, Ti, Cr or the like, a polycrystalline silicon film doped with a high concentration of impurities, a laminated film of highly doped polycrystalline silicon and a metal, or an alloy film of the above-described material is formed, Then, the gate electrode 5 is processed by patterning in the shape of.

【0011】工程(d)に移り、ゲート電極5の形成後
イオンドーピング6によりn型の不純物を高濃度で注入
し、ソース領域7及びドレイン領域8を半導体薄膜2中
に形成する。このイオンドーピングはゲート電極5をマ
スクとしてセルフアライメントにより行なわれる。これ
により、トップゲート型のNチャネル薄膜トランジスタ
が形成できる。さらに、レーザアニール等でソース領域
7及びドレイン領域8を活性化させる。
In step (d), after forming the gate electrode 5, an n-type impurity is implanted at a high concentration by ion doping 6 to form a source region 7 and a drain region 8 in the semiconductor thin film 2. This ion doping is performed by self-alignment using the gate electrode 5 as a mask. Thereby, a top gate type N-channel thin film transistor can be formed. Further, the source region 7 and the drain region 8 are activated by laser annealing or the like.

【0012】図2の工程(e)に移り、APCVD法、
LPCVD法、プラズマCVD法等を用いてSiO2
約400〜600nmの厚みで成膜し、層間絶縁膜9とす
る。
Moving to step (e) in FIG. 2, the APCVD method,
The interlayer insulating film 9 is formed by depositing SiO 2 with a thickness of about 400 to 600 nm by using the LPCVD method, the plasma CVD method or the like.

【0013】最後に工程(f)で層間絶縁膜9にエッチ
ングでコンタクトホールを開口する。コンタクトホール
はソース領域7に連通している。続いてAlとSiの合
金を約600nmの厚みで成膜し、所定の形状にパタニン
グして配線電極10とする。図示する様に、この配線電
極10はコンタクトホールを介して薄膜トランジスタの
ソース領域7に接続している。次いでSiO2 を約40
0nmの厚みで成膜し、パシベーション膜11とする。こ
のパシベーション膜11は薄膜トランジスタ及び配線電
極10を被覆している。この後、必要ならば基板加熱を
行ない、パシベーション膜11をキャップ膜として層間
絶縁膜9に含まれる水素原子を半導体薄膜2中に拡散さ
せて、所謂水素化処理を実施する。最後に、パシベーシ
ョン膜11の表面にITO等からなる透明導電膜を成膜
し、所定の形状にパタニングして画素電極14に加工す
る。この画素電極14は予めパシベーション膜11及び
層間絶縁膜9に開口したコンタクトホールを介して薄膜
トランジスタのドレイン領域8に接続する。以上の工程
により、薄膜半導体装置が完成する。なお、この薄膜半
導体装置を能動素子基板としてアクティブマトリクス型
の表示装置を組み立てる場合には、予め対向電極が形成
された別の絶縁基板を所定の間隙を介して絶縁基板1に
接合し、且つこの間隙に液晶等の電気光学物質を配置す
れば良い。
Finally, in step (f), contact holes are opened in the interlayer insulating film 9 by etching. The contact hole communicates with the source region 7. Subsequently, an alloy of Al and Si is formed into a film with a thickness of about 600 nm and patterned into a predetermined shape to form the wiring electrode 10. As shown in the figure, the wiring electrode 10 is connected to the source region 7 of the thin film transistor via a contact hole. Subsequently, the SiO 2 about 40
The passivation film 11 is formed with a thickness of 0 nm. The passivation film 11 covers the thin film transistor and the wiring electrode 10. After that, if necessary, the substrate is heated to diffuse hydrogen atoms contained in the interlayer insulating film 9 into the semiconductor thin film 2 by using the passivation film 11 as a cap film, and a so-called hydrogenation process is performed. Finally, a transparent conductive film made of ITO or the like is formed on the surface of the passivation film 11, patterned into a predetermined shape, and processed into the pixel electrode 14. The pixel electrode 14 is connected to the drain region 8 of the thin film transistor through a contact hole previously opened in the passivation film 11 and the interlayer insulating film 9. Through the above steps, the thin film semiconductor device is completed. When assembling an active matrix type display device using this thin film semiconductor device as an active element substrate, another insulating substrate having counter electrodes formed in advance is bonded to the insulating substrate 1 through a predetermined gap, and An electro-optical material such as liquid crystal may be placed in the gap.

【0014】次に図3を参照して、本発明にかかる薄膜
半導体装置製造方法の第2実施例を説明する。本例では
ボトムゲート型の薄膜トランジスタを集積形成してい
る。基本的な製造工程は先の第1実施例と同様であり、
対応する部分には対応する参照番号を付して理解を容易
にしている。先ず工程(a)で、絶縁基板1上にゲート
電極5を形成する。具体的には、Al,Mo,Ta,T
i,Cr等の金属膜、不純物を高濃度でドープした多結
晶シリコン膜、高濃度ドープ多結晶シリコンと金属の積
層膜、又はこれらの材料の合金膜を成膜し、所定の形状
にパタニングしてゲート電極5に加工する。次いでAP
CVD法、LPCVD法又はプラズマCVD法で、Si
x 膜41及びSiO2 膜42を連続成膜し、ゲート絶
縁膜4とする。このゲート絶縁膜4の膜厚は10〜20
0nmに設定されている。この後、非晶質シリコンからな
る半導体薄膜2を第1実施例と同様の方法により約10
〜100nmの厚みで成膜する。エキシマレーザ等のエネ
ルギービーム3を照射する。このレーザアニールにより
非晶質シリコンが多結晶シリコンに転換されると共に、
半導体薄膜2中に予め含有されたドーパントが活性化さ
れる。
Next, a second embodiment of the method of manufacturing a thin film semiconductor device according to the present invention will be described with reference to FIG. In this example, bottom gate type thin film transistors are integrally formed. The basic manufacturing process is the same as in the first embodiment,
Corresponding parts are designated by corresponding reference numerals to facilitate understanding. First, in step (a), the gate electrode 5 is formed on the insulating substrate 1. Specifically, Al, Mo, Ta, T
A metal film of i, Cr or the like, a polycrystalline silicon film doped with a high concentration of impurities, a laminated film of highly doped polycrystalline silicon and a metal, or an alloy film of these materials is formed and patterned into a predetermined shape. To form the gate electrode 5. Then AP
CVD method, LPCVD method or plasma CVD method
The N x film 41 and the SiO 2 film 42 are continuously formed to form the gate insulating film 4. The thickness of the gate insulating film 4 is 10 to 20.
It is set to 0 nm. After that, the semiconductor thin film 2 made of amorphous silicon is processed to about 10 by the same method as in the first embodiment.
The film is formed to a thickness of -100 nm. An energy beam 3 such as an excimer laser is irradiated. This laser annealing converts amorphous silicon into polycrystalline silicon,
The dopant previously contained in the semiconductor thin film 2 is activated.

【0015】工程(b)に移りSiO2 膜を約100nm
の厚みで成膜した後、所定の形状にパタニングしてエッ
チングストッパ13に加工する。この場合、裏面露光技
術を用いてゲート電極5と整合する様にエッチングスト
ッパ13をパタニングしている。イオンドーピング6に
より不純物を高濃度で半導体薄膜2に注入し、エッチン
グストッパ13をマスクとしてセルフアライメントによ
りソース領域7及びドレイン領域8を形成する。レーザ
アニール等でこのソース領域7及びドレイン領域8を活
性化させる。この段階で半導体薄膜2をエッチングし不
要部分を絶縁基板1から除去する。
In step (b), the SiO 2 film is formed to a thickness of about 100 nm.
After being formed into a film having the above thickness, the etching stopper 13 is processed by patterning into a predetermined shape. In this case, the etching stopper 13 is patterned so as to be aligned with the gate electrode 5 by using the backside exposure technique. Impurities are injected into the semiconductor thin film 2 at a high concentration by ion doping 6, and the source region 7 and the drain region 8 are formed by self-alignment using the etching stopper 13 as a mask. The source region 7 and the drain region 8 are activated by laser annealing or the like. At this stage, the semiconductor thin film 2 is etched to remove unnecessary portions from the insulating substrate 1.

【0016】工程(c)に移り、SiO2 を約600nm
の厚みで堆積し、層間絶縁膜9とする。
In step (c), SiO 2 is about 600 nm.
To be the interlayer insulating film 9.

【0017】最後に工程(d)で層間絶縁膜9にコンタ
クトホールを開口し、ソース領域7及びドレイン領域8
の一部を露出させる。次いでAlとSiの合金又はMo
等を約600nmの厚みで成膜し、所定の形状にパタニン
グして配線電極10に加工する。さらに必要ならば水素
化処理を行ない、最後に画素電極14を形成して薄膜半
導体装置の完成となる。
Finally, in step (d), contact holes are opened in the interlayer insulating film 9, and the source region 7 and the drain region 8 are formed.
Expose part of. Then Al-Si alloy or Mo
And the like are formed into a film with a thickness of about 600 nm, patterned into a predetermined shape, and processed into the wiring electrode 10. Further, if necessary, hydrogenation treatment is performed, and finally the pixel electrode 14 is formed to complete the thin film semiconductor device.

【0018】図4を参照して、第1実施例又は第2実施
例により製造された薄膜半導体装置を能動素子基板とし
て組み立てたアクティブマトリクス型液晶表示装置の一
例を説明する。図示する様に、本表示装置は能動素子基
板101と対向基板102と両者の間に保持された電気
光学物質103とを備えたパネル構造を有する。電気光
学物質103としては液晶材料等が広く用いられてい
る。能動素子基板101には画素アレイ部104と駆動
回路部とが集積形成されている。駆動回路部は垂直駆動
回路105と水平駆動回路106とに分かれている。
又、能動素子基板101の周辺部上端には外部接続用の
端子部107が形成されている。端子部107は配線1
08を介して垂直駆動回路105及び水平駆動回路10
6に接続している。画素アレイ部104には行状のゲー
ト配線109と列状の信号配線110が形成されてい
る。両配線の交差部には画素電極111とこれを駆動す
る薄膜トランジスタ112が形成されている。薄膜トラ
ンジスタ112のゲート電極は対応するゲート配線10
9に接続され、ドレイン領域は対応する画素電極111
に接続され、ソース領域は対応する信号配線110に接
続している。ゲート配線109は垂直駆動回路105に
接続する一方、信号配線110は水平駆動回路106に
接続している。画素電極111をスイッチング駆動する
薄膜トランジスタ112及び垂直駆動回路105と水平
駆動回路106に含まれる薄膜トランジスタは、本発明
に従って作成されたものである。即ち、半導体成膜ガス
にドーパントを混合した原料気体を用いて化学気相成長
を行ない、薄膜トランジスタの活性層となるべき非単結
晶性の半導体薄膜を先ず絶縁基板(能動素子基板10
1)上に堆積しておく。エネルギービームを照射して半
導体薄膜に含まれるドーパントを活性化し予め薄膜トラ
ンジスタの閾電圧を調整しておく。最後に、半導体薄膜
を加工して薄膜トランジスタを集積形成する。
An example of an active matrix type liquid crystal display device in which the thin film semiconductor device manufactured according to the first embodiment or the second embodiment is assembled as an active element substrate will be described with reference to FIG. As shown, the display device has a panel structure including an active element substrate 101, a counter substrate 102, and an electro-optical material 103 held between the active element substrate 101 and the counter substrate 102. A liquid crystal material or the like is widely used as the electro-optical substance 103. A pixel array section 104 and a driving circuit section are integrally formed on the active element substrate 101. The drive circuit section is divided into a vertical drive circuit 105 and a horizontal drive circuit 106.
Further, a terminal portion 107 for external connection is formed on the upper end of the peripheral portion of the active element substrate 101. Terminal section 107 is wiring 1
08 through the vertical drive circuit 105 and the horizontal drive circuit 10
Connected to 6. Row-shaped gate wirings 109 and column-shaped signal wirings 110 are formed in the pixel array section 104. A pixel electrode 111 and a thin film transistor 112 that drives the pixel electrode 111 are formed at the intersections of the two wirings. The gate electrode of the thin film transistor 112 corresponds to the corresponding gate wiring 10.
9 and the drain region corresponds to the corresponding pixel electrode 111.
And the source region is connected to the corresponding signal line 110. The gate wiring 109 is connected to the vertical driving circuit 105, while the signal wiring 110 is connected to the horizontal driving circuit 106. The thin film transistor 112 for switching and driving the pixel electrode 111 and the thin film transistors included in the vertical drive circuit 105 and the horizontal drive circuit 106 are manufactured according to the present invention. That is, chemical vapor deposition is performed using a raw material gas in which a semiconductor film forming gas is mixed with a dopant, and a non-single crystalline semiconductor thin film to be an active layer of a thin film transistor is first formed into an insulating substrate (active element substrate 10).
1) Deposit on top. Irradiation with an energy beam activates the dopant contained in the semiconductor thin film, and the threshold voltage of the thin film transistor is adjusted in advance. Finally, the semiconductor thin film is processed to integrally form a thin film transistor.

【0019】[0019]

【発明の効果】以上説明した様に、本発明によれば、半
導体成膜ガスにドーパントガスを低濃度で混合した原料
気体を用いて化学気相成長を行ない、トランジスタの活
性層となるべき非単結晶性の半導体薄膜を絶縁基板上に
堆積する。さらに、エネルギービームを照射して半導体
薄膜に含まれるドーパントを活性化し予めトランジスタ
の閾電圧を調整する。これにより、低温プロセスで閾電
圧制御を行なう為の低濃度不純物注入(ライトドーピン
グ)を容易に行なう事ができる。しかも大面積に渡って
均一性良く不純物をライトドーピングできる為、大画面
の液晶表示装置の一面どり、あるいは小型、中型の液晶
表示装置の多面どり等にも適用可能となり、その効果は
絶大なものがある。
As described above, according to the present invention, chemical vapor deposition is performed using a source gas in which a dopant gas is mixed with a semiconductor film-forming gas at a low concentration to form a non-active layer of a transistor. A monocrystalline semiconductor thin film is deposited on an insulating substrate. Furthermore, the energy beam is irradiated to activate the dopant contained in the semiconductor thin film, and the threshold voltage of the transistor is adjusted in advance. This makes it possible to easily perform low-concentration impurity implantation (light doping) for controlling the threshold voltage in a low temperature process. Moreover, since impurities can be lightly doped with good uniformity over a large area, it can be applied to one side of a large-screen liquid crystal display device, or to multiple sides of a small or medium-sized liquid crystal display device, and the effect is great. There is.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかる薄膜半導体装置製造方法の第1
実施例を示す工程図である。
FIG. 1 is a first thin film semiconductor device manufacturing method according to the present invention.
It is process drawing which shows an Example.

【図2】同じく第1実施例の工程図である。FIG. 2 is also a process drawing of the first embodiment.

【図3】本発明にかかる薄膜半導体装置製造方法の第2
実施例を示す工程図である。
FIG. 3 is a second thin film semiconductor device manufacturing method according to the present invention.
It is process drawing which shows an Example.

【図4】本発明に従って製造されたアクティブマトリク
ス型表示装置の一例を示す模式的な斜視図である。
FIG. 4 is a schematic perspective view showing an example of an active matrix type display device manufactured according to the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 半導体薄膜 3 エネルギービーム 4 ゲート絶縁膜 5 ゲート電極 6 イオンドーピング 7 ソース領域 8 ドレイン領域 9 層間絶縁膜 10 配線電極 11 パシベーション膜 13 エッチングストッパ 14 画素電極 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Semiconductor thin film 3 Energy beam 4 Gate insulating film 5 Gate electrode 6 Ion doping 7 Source region 8 Drain region 9 Interlayer insulating film 10 Wiring electrode 11 Passivation film 13 Etching stopper 14 Pixel electrode

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 H01L 29/78 618A Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display location H01L 27/12 H01L 29/78 618A

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体成膜ガスにドーパントガスを混合
した原料気体を用いて化学気相成長を行ない、トランジ
スタの活性層となるべき非単結晶性の半導体薄膜を絶縁
基板上に堆積する成膜工程と、 エネルギービームを照射して半導体薄膜に含まれるドー
パントを活性化し予めトランジスタの閾電圧を調整して
おく照射工程と、 該半導体薄膜を加工してトランジスタを集積形成する加
工工程とを行なう薄膜半導体装置の製造方法。
1. A film forming method in which a chemical vapor deposition is performed using a source gas in which a dopant gas is mixed with a semiconductor film forming gas to deposit a non-single crystalline semiconductor thin film to be an active layer of a transistor on an insulating substrate. A thin film that performs a process, an irradiation process of irradiating an energy beam to activate a dopant contained in the semiconductor thin film to adjust a threshold voltage of the transistor in advance, and a processing process of processing the semiconductor thin film to integrally form a transistor Manufacturing method of semiconductor device.
【請求項2】 前記照射工程は、ドーパントの活性化と
同時に該非単結晶性の半導体薄膜を結晶化する請求項1
記載の薄膜半導体装置の製造方法。
2. The irradiation step crystallizes the non-single-crystal semiconductor thin film simultaneously with activation of a dopant.
A method for manufacturing a thin film semiconductor device according to claim 1.
【請求項3】 前記成膜工程は、ドーパントガスとして
水素又はヘリウムで希釈したPH3 又はB2 6 を用
い、半導体成膜ガスとしてSiH4 又はSi26 を用
いる請求項1記載の薄膜半導体装置の製造方法。
3. The thin film according to claim 1, wherein in the film forming step, PH 3 or B 2 H 6 diluted with hydrogen or helium is used as a dopant gas, and SiH 4 or Si 2 H 6 is used as a semiconductor film forming gas. Manufacturing method of semiconductor device.
【請求項4】 前記照射工程は、エネルギービームとし
てエキシマレーザビームを用いる請求項1記載の薄膜半
導体装置の製造方法。
4. The method for manufacturing a thin film semiconductor device according to claim 1, wherein the irradiation step uses an excimer laser beam as an energy beam.
【請求項5】 半導体成膜ガスにドーパントガスを混合
した原料気体を用いて化学気相成長を行ない、トランジ
スタの活性層となるべき非単結晶性の半導体薄膜を一方
の絶縁基板上に堆積する成膜工程と、 エネルギービームを照射して半導体薄膜に含まれるドー
パントを活性化し予めトランジスタの閾電圧を調整して
おく照射工程と、 該半導体薄膜を加工してトランジスタを集積形成する第
1加工工程と、 該トランジスタに接続して画素電極を集積形成する第2
加工工程と、 予め対向電極が形成された他方の絶縁基板を所定の間隙
を介して該一方の絶縁基板に接合し且つ該間隙に電気光
学物質を配置する組立工程とを行なう表示装置の製造方
法。
5. A chemical vapor deposition is performed by using a source gas in which a dopant gas is mixed with a semiconductor film forming gas, and a non-single crystalline semiconductor thin film to be an active layer of a transistor is deposited on one insulating substrate. A film forming step, an irradiation step of irradiating an energy beam to activate a dopant contained in the semiconductor thin film and previously adjusting a threshold voltage of the transistor, and a first processing step of processing the semiconductor thin film to integrally form a transistor. And a second pixel electrode connected to the transistor to integrally form a pixel electrode
A method of manufacturing a display device, which includes a processing step and an assembly step of bonding the other insulating substrate on which a counter electrode is formed in advance to the one insulating substrate through a predetermined gap and disposing an electro-optical substance in the gap. .
JP16809795A 1995-06-09 1995-06-09 Manufacture of thin film semiconductor device Pending JPH08340117A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16809795A JPH08340117A (en) 1995-06-09 1995-06-09 Manufacture of thin film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16809795A JPH08340117A (en) 1995-06-09 1995-06-09 Manufacture of thin film semiconductor device

Publications (1)

Publication Number Publication Date
JPH08340117A true JPH08340117A (en) 1996-12-24

Family

ID=15861791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16809795A Pending JPH08340117A (en) 1995-06-09 1995-06-09 Manufacture of thin film semiconductor device

Country Status (1)

Country Link
JP (1) JPH08340117A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055011A (en) * 2007-07-27 2009-03-12 Semiconductor Energy Lab Co Ltd Display device and manufacturing method thereof
CN111129162A (en) * 2019-12-31 2020-05-08 华南理工大学 Thin film transistor, display substrate, display panel and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055011A (en) * 2007-07-27 2009-03-12 Semiconductor Energy Lab Co Ltd Display device and manufacturing method thereof
US8786793B2 (en) 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
CN111129162A (en) * 2019-12-31 2020-05-08 华南理工大学 Thin film transistor, display substrate, display panel and display device

Similar Documents

Publication Publication Date Title
US7183614B2 (en) Semiconductor device and method of manufacture thereof
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
US6613613B2 (en) Thin film type monolithic semiconductor device
US5646424A (en) Transistor device employing crystallization catalyst
US5696011A (en) Method for forming an insulated gate field effect transistor
JP3305961B2 (en) Method of manufacturing polycrystalline silicon thin film transistor
KR100191091B1 (en) Thin film transistor and its fabrication method
US6261875B1 (en) Transistor and process for fabricating the same
JP4802364B2 (en) Semiconductor layer doping method, thin film semiconductor device manufacturing method, and semiconductor layer resistance control method
JP3968484B2 (en) Thin film transistor manufacturing method
JPH0758339A (en) Semiconductor device and its production
US6300659B1 (en) Thin-film transistor and fabrication method for same
JP2000299465A (en) Thin-film transistor, its manufacture, and display device
JPH0936376A (en) Manufacture of thin-film semiconductor device
JP3347340B2 (en) Method for manufacturing thin film transistor
JPH08340117A (en) Manufacture of thin film semiconductor device
JP2000068515A (en) Manufacture of thin-film semiconductor device
JPH04340725A (en) Manufacture of thin film transistor
JP2000036602A (en) Thin-film transistor, manufacture of it, and display device
JPH10150203A (en) Manufacture of thin film semiconductor device
JP3430743B2 (en) Method for manufacturing thin film transistor
JP3357038B2 (en) Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device
JPH0982970A (en) Unsingle crystal semiconductor device and manufacture thereof
JP2000216089A (en) Manufacture of semiconductor device
JP2000036464A (en) Manufacture of thin-film semiconductor device