JPH08339294A - マルチプロセッサシステムにおける乱数発生装置および乱数発生方法 - Google Patents

マルチプロセッサシステムにおける乱数発生装置および乱数発生方法

Info

Publication number
JPH08339294A
JPH08339294A JP8083416A JP8341696A JPH08339294A JP H08339294 A JPH08339294 A JP H08339294A JP 8083416 A JP8083416 A JP 8083416A JP 8341696 A JP8341696 A JP 8341696A JP H08339294 A JPH08339294 A JP H08339294A
Authority
JP
Japan
Prior art keywords
random number
random
generated
processor
initial value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8083416A
Other languages
English (en)
Other versions
JP3123920B2 (ja
Inventor
Ryoji Nemoto
亮治 根元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP08083416A priority Critical patent/JP3123920B2/ja
Publication of JPH08339294A publication Critical patent/JPH08339294A/ja
Application granted granted Critical
Publication of JP3123920B2 publication Critical patent/JP3123920B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】マルチプロセッサシステムにおいて、乱数発生
中に乱数を発生させるプロセッサの数を変更することが
できるようにする。 【解決手段】所定の計算式によってプロセッサ毎の初期
値を設定し、これらの初期値から発生する乱数が直列に
一連の乱数列になるように、乗算合同法による乱数計算
式を定め、該計算式によって乱数を発生する。また、乱
数発生途中に、プロセッサを追加する場合、既設のプロ
セッサの乱数発生数を同一にし、それまで発生した乱数
の合計数に基づいて、初期値をプロセッサ毎に設定し、
プロセッサ追加前の乱数の系列に従った乱数を生成し、
所定の乱数生成総数まで発生する。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明は、マルチプロセッサ
システムを構成する各プロセッサに乱数を発生させるマ
ルチプロセッサシステムにおける乱数発生装置および乱
数発生方法に関する。
【０００１】
【従来の技術】「Lehmer D.H., Proceedings of a Secon
d Symposium on Large-Scale DigitalCalculating Mach
inery, Ann. Comput. Lab. Harvard U. 26 (1951), pp.
141-146」には、乱数発生法の一つである合同法が記載さ
れている。
【０００２】合同法は、合同式を用いた漸化式 Ｘi+1 ＝ ａＸi＋ｃ （ｍｏｄ ｍ） すなわち、ある数Ｘiにある定数ａを乗算してある数ｃ
を加算したものを、ある数ｍで除算した余りをＸi+1と
するという整数演算を行う漸化式によって、周期的に反
復する乱数の数列｛Ｘi｝を求める方法である。
【０００３】この漸化式においてｃ＝０の場合、漸化式 Ｘi+1 ＝ ａＸi （ｍｏｄ ｍ） の右辺が乗算だけになるので、特に乗算合同法と呼び、
ｃ≠０の場合には混合合同法と呼ぶ。
【０００４】特開昭６０−１３６８７６号公報には、合
同法のアルゴリズムに基づいて、並列に乱数を発生させ
る方法が記載されている。
【０００５】
【発明が解決しようとする課題】ところで汎用的に利用
されるマルチプロセッサシステムにおいて乱数を発生す
る場合には、該乱数を発生するプログラム、発生された
乱数を使用する汎用プログラム、さらにこれらとは全く
関係のない他のプログラム群がマルチプロセッサシステ
ムを構成するプロセッサ群を共有して利用する。このよ
うな場合、乱数を発生するプログラムが利用することが
できるプロセッサの数は動的に変化する。
【０００６】特開昭６０−１３６８７６号公報において
は、乱数発生開始後に乱数を発生させるプロセッサの数
を変更することについては、示唆されておらず、このよ
うな汎用的に利用されるマルチプロセッサシステムにお
いては、効率良く乱数を発生することができないという
問題点がある。
【０００７】本発明の目的は、マルチプロセッサシステ
ムにおいて、容易に乱数を発生することができるように
することにある。
【０００８】本発明の他の目的は、マルチプロセッサシ
ステムにおいて、乱数発生中に乱数を発生させるプロセ
ッサの数を変更することができるようにすることにあ
る。
【０００９】本発明の他の目的は、マルチプロセッサシ
ステムにおいて実行されるさまざまなプログラム群と共
存して効率良く乱数を発生することができるようにする
ことにある。
【００１０】
【課題を解決するための手段】本発明の第１のマルチプ
ロセッサシステムにおける乱数発生装置は、マルチプロ
セッサシステムに含まれる複数のプロセッサの各々に対
して乱数を発生するための初期値を予め設定し、各プロ
セッサが該初期値に基づいて並列に発生する乱数群が一
連の乱数列になるように制御するプロセッサ管理部から
構成されている。
【００１１】本発明の第２のマルチプロセッサシステム
における乱数発生装置は、第１のマルチプロセッサシス
テムにおける乱数発生装置において、前記プロセッサ管
理部は、さらに、前記複数のプロセッサによる乱数発生
中に、乱数を発生させるプロセッサを追加し、追加した
プロセッサを含めた各プロセッサに対して乱数を発生す
るための前記初期値を再設定し、該各プロセッサが再設
定された初期値に基づいて並列に発生する乱数群が一連
の乱数列になるように制御することを特徴とする。
【００１２】本発明の第３のマルチプロセッサシステム
における乱数発生装置は、マルチプロセッサシステムに
含まれる複数のプロセッサの各々に対して乱数を発生す
るための初期値と乱数発生数とを予め設定し、各プロセ
ッサが該初期値に基づいて並列に発生する該乱数発生数
の乱数群が一連の乱数列になるように制御するプロセッ
サ管理部から構成されている。
【００１３】本発明の第４のマルチプロセッサシステム
における乱数発生装置は、第３のマルチプロセッサシス
テムにおける乱数発生装置において、前記プロセッサ管
理部は、さらに、前記複数のプロセッサによる乱数発生
中に、乱数を発生させるプロセッサを追加し、追加した
プロセッサを含めた各プロセッサに対して乱数を発生す
るための前記初期値と前記乱数発生数とを再設定し、該
各プロセッサが再設定された初期値に基づいて並列に発
生する再設定された乱数発生数の乱数群が一連の乱数列
になるように制御することを特徴とする。
【００１４】本発明の第５のマルチプロセッサシステム
における乱数発生装置は、マルチプロセッサシステムに
含まれる複数のプロセッサが発生する乱数を格納する発
生乱数列格納部と、前記複数のプロセッサの各々に対し
て乱数を発生するための初期値を設定し、該初期値が一
連の乱数列になるように前記発生乱数列格納部へ格納す
るとともに、前記マルチプロセッサシステム全体での乱
数の発生総数と乱数を発生するプロセッサの数とに基づ
いて各プロセッサの乱数発生数を設定し、さらに、各プ
ロセッサが前記初期値に基づいて並列に発生する該乱数
発生数の乱数群が一連の乱数列になるように制御し、発
生された乱数を前記発生乱数列格納部に格納されている
該初期値の後に格納するプロセッサ管理部とから構成さ
れている。
【００１５】本発明の第６のマルチプロセッサシステム
における乱数発生装置は、第５のマルチプロセッサシス
テムにおける乱数発生装置において、さらに前記プロセ
ッサ管理部は、前記複数のプロセッサによる乱数発生中
に、乱数を発生させるプロセッサを追加し、追加したプ
ロセッサを含めた各プロセッサに対して乱数を発生する
ための初期値を再設定し、該初期値が一連の乱数列にな
るように前記発生乱数列格納部へ格納するとともに、前
記マルチプロセッサシステム全体での乱数の発生総数と
乱数を発生するプロセッサの数とに基づいて各プロセッ
サの乱数発生数を設定し、さらに、各プロセッサが前記
再設定された初期値に基づいて並列に発生する再設定さ
れた乱数発生数の乱数群が一連の乱数列になるように制
御し、発生された乱数を前記発生乱数列格納部に格納さ
れている該初期値の後に格納することを特徴とする。
【００１６】本発明の第７のマルチプロセッサシステム
における乱数発生装置は、第５のマルチプロセッサシス
テムにおける乱数発生装置において、さらに前記プロセ
ッサ管理部は、前記複数のプロセッサによる乱数発生中
に乱数を発生させるプロセッサを追加する場合、既設の
プロセッサの内、最多の乱数を発生したプロセッサが発
生した乱数の数に任意の値を加算した数まで、既設のす
べてのプロセッサが乱数を発生するように制御するとと
もに、既設のすべてのプロセッサが発生済みの乱数の個
数に基づいて、各プロセッサが乱数を発生するための初
期値を再設定し、該初期値が一連の乱数列になるように
前記発生乱数列格納部へ格納し、前記マルチプロセッサ
システム全体での乱数の発生総数、発生済みの乱数の個
数、および乱数を発生するプロセッサの数とに基づいて
各プロセッサの乱数発生数を設定し、さらに、各プロセ
ッサが前記再設定された初期値と発生済みの乱数の数と
に基づいて並列に発生する再設定された乱数発生数の乱
数群が、一連の乱数列になるように制御し、発生された
乱数を前記発生乱数列格納部に格納されている該初期値
の後に格納することを特徴とする。
【００１７】本発明の第８のマルチプロセッサシステム
における乱数発生装置は、マルチプロセッサシステムに
含まれる複数のプロセッサが発生する乱数を格納する発
生乱数列格納部と、前記複数のプロセッサの各々に対し
て、Ｘn ＝ Ｘ＊αnｍｏｄＭただし、α、Ｘ、およびＭ
は整数で、０≦Ｘ＜Ｍ、ｎはプロセッサの番号とする式
を利用して、乱数を発生するための初期値を設定し、該
初期値が一連の乱数列になるように前記発生乱数列格納
部へ格納するとともに、前記マルチプロセッサシステム
全体での乱数の発生総数と乱数を発生するプロセッサの
数とに基づいて、乱数発生数 ＝ （発生総数／プロセッ
サ数）−１とする式を利用して、各プロセッサの乱数発
生数を設定し、さらに、各プロセッサが前記初期値に基
づいて並列に発生する該乱数発生数の乱数群が、Ｘn+rt
＝ αr＊Ｘn+r(t-1) ただし、Ｘは整数、αは初期
値、ｒはプロセッサ数、ｎはプロセッサの番号、ｔは自
然数で、１≦ｔ≦乱数発生数 とする式を利用して、一
連の乱数列になるように制御し、発生された乱数を前記
発生乱数列格納部に格納されている該初期値の後に格納
するプロセッサ管理部とから構成されている。
【００１８】本発明の第９のマルチプロセッサシステム
における乱数発生装置は、第８のマルチプロセッサシス
テムにおける乱数発生装置において、さらに前記プロセ
ッサ管理部は、前記複数のプロセッサによる乱数発生中
に乱数を発生させるプロセッサを追加する場合、既設の
プロセッサの内、最多の乱数を発生したプロセッサが発
生した乱数の数に任意の値を加算した数まで、既設のす
べてのプロセッサが乱数を発生するように制御するとと
もに、既設のすべてのプロセッサが発生済みの乱数の個
数に基づいて、Ｘq+n ＝ Ｘq＊αnｍｏｄＭ ただし、
α、Ｘ、およびＭは整数で、０≦Ｘ＜Ｍ、ｎはプロセッ
サの番号、ｑは既設のすべてのプロセッサが発生した乱
数の合計 とする式を利用して、各プロセッサが乱数を
発生するための初期値を再設定し、該初期値が一連の乱
数列になるように前記発生乱数列格納部へ格納し、前記
マルチプロセッサシステム全体での乱数の発生総数、発
生済みの乱数の個数、および乱数を発生するプロセッサ
の数とに基づいて、乱数発生数 ＝ ｛（乱数の発生総数
−発生済みの乱数の個数）／プロセッサの数｝−１とす
る式を利用して、各プロセッサの乱数発生数を設定し、
さらに、各プロセッサが前記再設定された初期値と発生
済みの乱数の数とに基づいて並列に発生する再設定され
た乱数発生数の乱数群が、Ｘn+q+rt ＝ αr＊Ｘ
n+q+r(t-1) ただし、Ｘは整数、αは初期値、ｒはプロ
セッサ数、ｎはプロセッサの番号、ｑは既設のすべての
プロセッサが発生した乱数の合計、ｔは自然数で、１≦
ｔ≦乱数発生数 とする式を利用して、一連の乱数列に
なるように制御し、発生された乱数を前記発生乱数列格
納部に格納されている該初期値の後に格納することを特
徴とする。
【００１９】本発明の第１のマルチプロセッサシステム
における乱数発生装置は、マルチプロセッサシステムに
含まれる複数のプロセッサの各々に対して乱数を発生す
るための初期値を予め設定し、各プロセッサが該初期値
に基づいて並列に発生する乱数群が一連の乱数列になる
ように制御することを特徴とする。
【００２０】本発明の第２のマルチプロセッサシステム
における乱数発生方法は、第１のマルチプロセッサシス
テムにおける乱数発生方法において、さらに、前記複数
のプロセッサによる乱数発生中に、乱数を発生させるプ
ロセッサを追加し、追加したプロセッサを含めた各プロ
セッサに対して乱数を発生するための前記初期値を再設
定し、該各プロセッサが再設定された初期値に基づいて
並列に発生する乱数群が一連の乱数列になるように制御
することを特徴とする。
【００２１】本発明の第３のマルチプロセッサシステム
における乱数発生方法は、マルチプロセッサシステムに
含まれる複数のプロセッサの各々に対して乱数を発生す
るための初期値と乱数発生数とを予め設定し、各プロセ
ッサが該初期値に基づいて並列に発生する該乱数発生数
の乱数群が一連の乱数列になるように制御することを特
徴とする。
【００２２】本発明の第４のマルチプロセッサシステム
における乱数発生方法は、第３のマルチプロセッサシス
テムにおける乱数発生方法において、さらに、前記複数
のプロセッサによる乱数発生中に、乱数を発生させるプ
ロセッサを追加し、追加したプロセッサを含めた各プロ
セッサに対して乱数を発生するための前記初期値と前記
乱数発生数とを再設定し、該各プロセッサが再設定され
た初期値に基づいて並列に発生する再設定された乱数発
生数の乱数群が一連の乱数列になるように制御すること
を特徴とする。
【００２３】本発明の第５のマルチプロセッサシステム
における乱数発生方法は、マルチプロセッサシステムに
含まれる複数のプロセッサの各々に対して乱数を発生す
るための初期値を設定し、該初期値が一連の乱数列にな
るように記憶装置へ格納するとともに、前記マルチプロ
セッサシステム全体での乱数の発生総数と乱数を発生す
るプロセッサの数とに基づいて各プロセッサの乱数発生
数を設定し、さらに、各プロセッサが前記初期値に基づ
いて並列に発生する該乱数発生数の乱数群が一連の乱数
列になるように制御し、発生された乱数を前記記憶装置
に格納されている該初期値の後に格納することを特徴と
する。
【００２４】本発明の第６のマルチプロセッサシステム
における乱数発生方法は、第５のマルチプロセッサシス
テムにおける乱数発生方法において、さらに、前記複数
のプロセッサによる乱数発生中に、乱数を発生させるプ
ロセッサを追加し、追加したプロセッサを含めた各プロ
セッサに対して乱数を発生するための初期値を再設定
し、該初期値が一連の乱数列になるように前記記憶装置
へ格納するとともに、前記マルチプロセッサシステム全
体での乱数の発生総数と乱数を発生するプロセッサの数
とに基づいて各プロセッサの乱数発生数を設定し、さら
に、各プロセッサが前記再設定された初期値に基づいて
並列に発生する再設定された乱数発生数の乱数群が一連
の乱数列になるように制御し、発生された乱数を前記記
憶装置に格納されている該初期値の後に格納することを
特徴とする。
【００２５】本発明の第７のマルチプロセッサシステム
における乱数発生方法は、第５のマルチプロセッサシス
テムにおける乱数発生方法において、さらに、前記複数
のプロセッサによる乱数発生中に乱数を発生させるプロ
セッサを追加する場合、既設のプロセッサの内、最多の
乱数を発生したプロセッサが発生した乱数の数に任意の
値を加算した数まで、既設のすべてのプロセッサが乱数
を発生するように制御するとともに、既設のすべてのプ
ロセッサが発生済みの乱数の個数に基づいて、各プロセ
ッサが乱数を発生するための初期値を再設定し、該初期
値が一連の乱数列になるように前記記憶装置へ格納し、
前記マルチプロセッサシステム全体での乱数の発生総
数、発生済みの乱数の個数、および乱数を発生するプロ
セッサの数とに基づいて各プロセッサの乱数発生数を設
定し、さらに、各プロセッサが前記再設定された初期値
と発生済みの乱数の数とに基づいて並列に発生する再設
定された乱数発生数の乱数群が、一連の乱数列になるよ
うに制御し、発生された乱数を前記記憶装置に格納され
ている該初期値の後に格納することを特徴とする。
【００２６】本発明の第８のマルチプロセッサシステム
における乱数発生方法は、マルチプロセッサシステムに
含まれる複数のプロセッサの各々に対して、Ｘn ＝ Ｘ
＊αnｍｏｄＭ ただし、α、Ｘ、およびＭは整数で、
０≦Ｘ＜Ｍ、ｎはプロセッサの番号とする式を利用し
て、乱数を発生するための初期値を設定し、該初期値が
一連の乱数列になるように記憶装置へ格納するととも
に、前記マルチプロセッサシステム全体での乱数の発生
総数と乱数を発生するプロセッサの数とに基づいて、乱
数発生数 ＝ （発生総数／プロセッサ数）−１とする式
を利用して、各プロセッサの乱数発生数を設定し、さら
に、各プロセッサが前記初期値に基づいて並列に発生す
る該乱数発生数の乱数群が、Ｘn+rt ＝ αr＊Ｘ
n+r(t-1) ただし、Ｘは整数、αは初期値、ｒはプロセ
ッサ数、ｎはプロセッサの番号、ｔは自然数で、１≦ｔ
≦乱数発生数 とする式を利用して、一連の乱数列にな
るように制御し、発生された乱数を前記記憶装置に格納
されている該初期値の後に格納することを特徴とする。
【００２７】本発明の第９のマルチプロセッサシステム
における乱数発生方法は、第８のマルチプロセッサシス
テムにおける乱数発生方法において、さらに、前記複数
のプロセッサによる乱数発生中に乱数を発生させるプロ
セッサを追加する場合、既設のプロセッサの内、最多の
乱数を発生したプロセッサが発生した乱数の数に任意の
値を加算した数まで、既設のすべてのプロセッサが乱数
を発生するように制御するとともに、既設のすべてのプ
ロセッサが発生済みの乱数の個数に基づいて、Ｘq+n ＝
Ｘq＊αnｍｏｄＭ ただし、α、Ｘ、およびＭは整数
で、０≦Ｘ＜Ｍ、ｎはプロセッサの番号、ｑは既設のす
べてのプロセッサが発生した乱数の合計とする式を利用
して、各プロセッサが乱数を発生するための初期値を再
設定し、該初期値が一連の乱数列になるように前記記憶
装置へ格納し、前記マルチプロセッサシステム全体での
乱数の発生総数、発生済みの乱数の個数、および乱数を
発生するプロセッサの数とに基づいて、乱数発生数 ＝
｛（乱数の発生総数−発生済みの乱数の個数）／プロセ
ッサの数｝−１ とする式を利用して、各プロセッサの
乱数発生数を設定し、さらに、各プロセッサが前記再設
定された初期値と発生済みの乱数の数とに基づいて並列
に発生する再設定された乱数発生数の乱数群が、Ｘ
n+q+rt ＝ αr＊Ｘn+q+r(t-1) ただし、Ｘは整数、α
は初期値、ｒはプロセッサ数、ｎはプロセッサの番号、
ｑは既設のすべてのプロセッサが発生した乱数の合計、
ｔは自然数で、１≦ｔ≦乱数発生数 とする式を利用し
て、一連の乱数列になるように制御し、発生された乱数
を前記記憶装置に格納されている該初期値の後に格納す
ることを特徴とする。
【００２８】
【発明の実施の形態】以下、本発明の実施例について、
図を参照しながら詳細に説明する。
【００２９】図１を参照すると、本発明の第１の実施例
であるマルチプロセッサシステムにおける乱数発生装置
は、乱数を発生するプロセッサ３１、３２、３３、およ
び３４と、各プロセッサにおいて乱数を発生するための
初期値およびパラメータ群を設定するプロセッサ管理部
１と、乱数を発生するためのパラメータ群を各プロセッ
サ毎に格納するプロセッサ管理テーブル２と、各プロセ
ッサによって発生された乱数を格納する発生乱数列格納
部４とから構成されている。
【００３０】以下に、本発明の第１の実施例であるマル
チプロセッサシステムにおける乱数発生装置について、
図１〜図３、および図７〜図１１を参照して詳細に説明
する。
【００３１】本実施例においては、各プロセッサが、初
期値を基にして４００個ずつの乱数を発生させることと
する。
【００３２】まず、プロセッサ管理部１は、各プロセッ
サ３１〜３４の初期値を次式に基づいて設定する。
【００３３】Ｘn ＝ Ｘ＊αnｍｏｄＭ （ただし、α、Ｘ、およびＭは整数で、０≦Ｘ＜Ｍ、ｎ
はプロセッサの番号とする。） したがって、 プロセッサ３１は、Ｘ1 ＝ Ｘ＊αｍｏｄＭ プロセッサ３２は、Ｘ2 ＝ Ｘ＊α2ｍｏｄＭ プロセッサ３３は、Ｘ3 ＝ Ｘ＊α3ｍｏｄＭ プロセッサ３４は、Ｘ4 ＝ Ｘ＊α4ｍｏｄＭ が初期値となる。
【００３４】プロセッサ管理部１は、図２に示すよう
に、これらの初期値を発生乱数列格納部４に格納する。
【００３５】プロセッサ管理部１は、図７に示すよう
に、これらの初期値をプロセッサ管理テーブル２にも格
納する。
【００３６】次に、プロセッサ管理部１は、各プロセッ
サの乱数発生数を次式に基づいて設定する。
【００３７】 乱数発生数 ＝ （発生総数／プロセッサ数）−１ したがって、 乱数発生数 ＝ （４００／４）−１ ＝ ９９ プロセッサ管理部１は、図８に示すように、この乱数発
生数をプロセッサ管理テーブル２の乱数発生数の欄に格
納する。該計算において、除算に剰余が出た場合には、
プロセッサ番号の小さい順に、乱数発生数に該剰余から
１ずつ加える。
【００３８】次に、プロセッサ管理部１は、各プロセッ
サが乱数生成に使用する乗算合同法の乗数を次式によっ
て決定し、図９に示すように、プロセッサ管理テーブル
２の乗数の欄に格納する。
【００３９】乗数 ＝ α＊＊ｒ (＝ αr) （αは初期値の値、＊＊はべき算、ｒはプロセッサ数で
ある。） したがって、本実施例では、乗数 ＝ α4 である。
【００４０】プロセッサ管理部１は、各プロセッサが発
生する乱数を直列に発生乱数列格納部４へ格納する際の
結果格納位置間隔を、図１０に示すように、プロセッサ
管理テーブル２の結果格納位置間隔の欄に格納する。本
実施例では、プロセッサ数が４であることにより、結果
格納位置間隔も４となる。
【００４１】プロセッサ管理部１は、プロセッサ管理テ
ーブル２内の各プロセッサの発生数カウンタに０を格納
する。
【００４２】次に、プロセッサ管理部１は、各プロセッ
サに対して乱数発生開始を指示する。
【００４３】各プロセッサは、プロセッサ管理部１から
乱数の発生開始を指示されると、図１１の状態のプロセ
ッサ管理テーブル２から、自プロセッサのプロセッサ番
号に対応する乗数、初期値、および乱数発生数の数値を
得て、次式の計算を行って乱数を発生する。さらに、各
プロセッサは、発生した乱数を図３に示すように発生乱
数列格納部４に結果格納間隔にしたがって格納するとと
もに、プロセッサ管理テーブル２内の自プロセッサのプ
ロセッサ番号に対応する発生数カウンタの値に１加算す
る。
【００４４】Ｘn+rt ＝ αr＊Ｘn+r(t-1) （ただし、α、Ｘは整数で、ｎはプロセッサの番号とす
る。） この式で、ｒ＝４、ｔは１から始まる自然数とすると、
プロセッサ３１は、乱数Ｘ1+4＝α4＊Ｘ1、Ｘ1+4*2＝α
4＊Ｘ1+4、…、プロセッサ３２は、乱数Ｘ2+4＝α4＊Ｘ
2、Ｘ2+4*2＝α4＊Ｘ2+4、…、プロセッサ３３は、乱数
Ｘ3+4＝α4＊Ｘ3、Ｘ3+4*2＝α4＊Ｘ3+4、…、プロセッ
サ３４は、乱数Ｘ4+4＝α4＊Ｘ4、Ｘ4+4*2＝α4＊
Ｘ4+4、…、を発生する。
【００４５】各プロセッサは、この乱数の計算をプロセ
ッサ管理テーブル２内の乱数発生数が示す回数だけ実行
する。
【００４６】以上により、本発明の第１の実施例である
マルチプロセッサシステムにおける乱数発生装置の処理
が完了する。
【００４７】本発明の第１の実施例であるマルチプロセ
ッサシステムにおける乱数発生装置の特徴は、プロセッ
サ管理部１が各プロセッサにおける乱数発生のための初
期値およびパラメータ群を設定してプロセッサ管理テー
ブル２に格納し、各プロセッサが該プロセッサ管理テー
ブル２に格納された乱数発生のための初期値およびパラ
メータ群に基づいて、乗算合同法により乱数を発生する
ようにしたことにある。
【００４８】本発明の第１の実施例であるマルチプロセ
ッサシステムにおける乱数発生装置は、このような特徴
を備えたことにより、マルチプロセッサシステムにおい
て、効率良く容易に乱数を発生することができる効果を
有している。
【００４９】図４を参照すると、本発明の第２の実施例
であるマルチプロセッサシステムにおける乱数発生装置
は、第１の実施例であるマルチプロセッサシステムにお
ける乱数発生装置の構成に加えて、乱数を発生するプロ
セッサ３５が追加されている。
【００５０】以下に、本発明の第２の実施例であるマル
チプロセッサシステムにおける乱数発生装置について、
図４〜図６、および図１２〜図１８を参照して詳細に説
明する。
【００５１】本実施例においては、プロセッサ管理テー
ブル２の内容が図１２に示す状態である環境において、
プロセッサ３５を追加する場合について説明する。
【００５２】プロセッサ管理部１は、プロセッサ管理テ
ーブル２を参照し、発生数カウンタの値が最も大きい、
すなわちその時点で乱数を最も多く発生しているプロセ
ッサの番号と該プロセッサの発生数カウンタとを認識す
る。本実施例においては、プロセッサ番号“３”と発生
数カウンタの値“３１”とが認識される。
【００５３】プロセッサ管理部１は、認識した発生数カ
ウンタの値に予め設定した遅延数を加えた値（以下、発
生一時停止数とする）を求め、既存のプロセッサ３１〜
３４に対して、発生一時停止数に発生数カウンタの値が
達した時点で乱数の発生処理を停止させる。この遅延数
は、プロセッサ管理部１が乱数発生の中断指示を出して
から実際にプロセッサが乱数発生を中断するまでに発生
する乱数の個数より大きい最小の整数値である。本実施
例においては、該遅延数は“１”であり、発生一時停止
数は“３２”となる。
【００５４】次に、プロセッサ管理部１は、プロセッサ
管理テーブル２のすべてのプロセッサの発生カウンタの
値が“３２”になるまで、該プロセッサ管理テーブル２
を監視する。プロセッサ管理部１は、各プロセッサの発
生数カウンタが“３２”になると、該プロセッサに乱数
発生処理を停止させる。この時のプロセッサ管理テーブ
ル２の状態を図１３に示す。
【００５５】プロセッサ管理部１は、この時点でプロセ
ッサ管理テーブル２の内容を変更する。すなわち、この
時点の乱数発生合計数は初期値を加えて、 ４＋（３２×４）＝１３２ であり、プロセッサ数が“５”になってからの各プロセ
ッサの初期値を次式に基づいて設定する。
【００５６】Ｘ132+n ＝ Ｘ132＊αnｍｏｄＭ （ただし、α、Ｘ、およびＭは整数で、０≦Ｘ＜Ｍ、ｎ
はプロセッサの番号とする。） プロセッサ管理部１は、設定した初期値を図５に示すよ
うに発生乱数列格納部４に格納する。
【００５７】プロセッサ管理部１は、図１４に示すよう
に、これらの初期値をプロセッサ管理テーブル２にも格
納する。
【００５８】次に、プロセッサ管理部１は、乱数の発生
総数４００と中断時の合計発生数１３２とに基づいて、
各プロセッサのこれからの乱数発生数を次式に基づいて
決定する。
【００５９】乱数発生数 ＝ ｛（発生総数−発生済数）
／プロセッサ数｝−１ したがって、 乱数発生数 ＝ ｛（４００−１３２）／５｝−１ ＝ ５
２ 該計算において、除算に剰余が出た場合には、プロセッ
サ番号の小さい順に、乱数発生数に該剰余から１ずつ加
える。
【００６０】プロセッサ管理部１は、図１５に示すよう
に、この乱数発生数をプロセッサ管理テーブル２の乱数
発生数の欄に格納する。
【００６１】次に、プロセッサ管理部１は、各プロセッ
サが乱数生成に使用する乗算合同法の乗数を次式によっ
て決定し、図１６示すように、プロセッサ管理テーブル
２の乗数の欄に格納する。
【００６２】乗数 ＝ α＊＊ｒ （αは初期値の値、＊＊はべき算、ｒはプロセッサ数で
ある。） したがって、本実施例では、乗数 ＝ α5 である。
【００６３】プロセッサ管理部１は、各プロセッサが発
生する乱数を直列にして発生乱数列格納部４へ格納する
際の結果格納位置間隔を、図１７に示すように、プロセ
ッサ管理テーブル２の結果格納位置間隔の欄に格納す
る。本実施例では、プロセッサ数が５であることによ
り、結果格納位置間隔も５となる。
【００６４】プロセッサ管理部１は、図１８に示すプロ
セッサ管理テーブル２内の各プロセッサの発生数カウン
タに０を格納する。
【００６５】次に、プロセッサ管理部１は、各プロセッ
サに対して乱数発生開始を指示する。
【００６６】各プロセッサは、プロセッサ管理部１から
乱数の発生開始を指示されると、図１８の状態のプロセ
ッサ管理テーブル２から、自プロセッサのプロセッサ番
号に対応する乗数、初期値、および乱数発生数の数値に
したがって、次式の計算を行って乱数を発生する。さら
に、各プロセッサは、該乱数を図６に示すように発生乱
数列格納部４に結果格納間隔にしたがって格納するとと
もに、プロセッサ管理テーブル２内の自プロセッサのプ
ロセッサ番号に対応する発生数カウンタの値に１加算す
る。
【００６７】Ｘn+q+rt ＝ αr＊Ｘn+q+r(t-1) （ただし、α、Ｘは整数で、ｎはプロセッサの番号とす
る。） この式で、ｒ＝５、ｔは１から始まる自然数、ｑは１３
２であるので、各プロセッサは、乱数Ｘn+132+5＝α5＊
Ｘn+132、Ｘn+132+5*2＝α5＊Ｘn+132+5、…、を発生す
る。
【００６８】各プロセッサは、この乱数の計算をプロセ
ッサ管理テーブル２内の乱数発生数が示す回数だけ実行
する。
【００６９】以上により、本発明の第２の実施例である
マルチプロセッサシステムにおける乱数発生装置の処理
が完了する。
【００７０】本発明の第２の実施例であるマルチプロセ
ッサシステムにおける乱数発生装置の特徴は、乱数の発
生途中に新たなプロセッサを追加するために、プロセッ
サ管理部１がプロセッサ管理テーブル２に格納されてい
るパラメータにおいて、既設のプロセッサの乱数の発生
数を同一にし、その時点までに全ての既設のプロセッサ
で発生した乱数の合計数を基とした初期値と以降の乱数
の発生数をプロセッサ追加後のすべてのプロセッサに設
定し、各プロセッサが該プロセッサ管理テーブル２に格
納された乱数発生のための初期値およびパラメータ群に
基づいて、乗算合同法により乱数を発生するようにした
ことにある。
【００７１】本発明の第２の実施例であるマルチプロセ
ッサシステムにおける乱数発生装置は、このような特徴
を備えたことにより、マルチプロセッサシステムにおい
て、乱数発生中に乱数を発生させるプロセッサの数を変
更することができる効果を有している。
【００７２】
【発明の効果】以上説明したように、本発明は、マルチ
プロセッサシステムにおいて、乱数発生中に乱数を発生
させるプロセッサの数を変更することができるので、マ
ルチプロセッサシステムにおいて実行されるさまざまな
プログラム群と共存して効率良く乱数を発生することが
できる効果を有している。
【図面の簡単な説明】
【図１】本発明の第１の実施例におけるブロック図であ
る。
【図２】本発明の第１の実施例において、発生乱数列格
納部４に初期値が格納された状態を示す図である。
【図３】本発明の第１の実施例において、各プロセッサ
が発生した乱数が発生乱数列格納部４に格納される状態
を示す図である。
【図４】本発明の第２の実施例におけるブロック図であ
る。
【図５】本発明の第２の実施例において、発生乱数列格
納部４に初期値が格納された状態を示す図である。
【図６】本発明の第２の実施例において、各プロセッサ
が発生した乱数が発生乱数列格納部４に格納される状態
を示す図である。
【図７】本発明の第１の実施例におけるプロセッサ管理
テーブル２の内容を示す図である。
【図８】本発明の第１の実施例におけるプロセッサ管理
テーブル２の内容を示す図である。
【図９】本発明の第１の実施例におけるプロセッサ管理
テーブル２の内容を示す図である。
【図１０】本発明の第１の実施例におけるプロセッサ管
理テーブル２の内容を示す図である。
【図１１】本発明の第１の実施例におけるプロセッサ管
理テーブル２の内容を示す図である。
【図１２】本発明の第２の実施例におけるプロセッサ管
理テーブル２の内容を示す図である。
【図１３】本発明の第２の実施例におけるプロセッサ管
理テーブル２の内容を示す図である。
【図１４】本発明の第２の実施例におけるプロセッサ管
理テーブル２の内容を示す図である。
【図１５】本発明の第２の実施例におけるプロセッサ管
理テーブル２の内容を示す図である。
【図１６】本発明の第２の実施例におけるプロセッサ管
理テーブル２の内容を示す図である。
【図１７】本発明の第２の実施例におけるプロセッサ管
理テーブル２の内容を示す図である。
【図１８】本発明の第２の実施例におけるプロセッサ管
理テーブル２の内容を示す図である。
【符号の説明】
１ プロセッサ管理部 ２ プロセッサ管理テーブル ４ 発生乱数列格納部 ３１ プロセッサ ３２ プロセッサ ３３ プロセッサ ３４ プロセッサ ３５ プロセッサ

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 マルチプロセッサシステムに含まれる複
    数のプロセッサの各々に対して乱数を発生するための初
    期値を予め設定し、各プロセッサが該初期値に基づいて
    並列に発生する乱数群が一連の乱数列になるように制御
    するプロセッサ管理部を備えたことを特徴とするマルチ
    プロセッサシステムにおける乱数発生装置。
  2. 【請求項２】 前記プロセッサ管理部は、さらに、前記
    複数のプロセッサによる乱数発生中に、乱数を発生させ
    るプロセッサを追加し、追加したプロセッサを含めた各
    プロセッサに対して乱数を発生するための前記初期値を
    再設定し、該各プロセッサが再設定された初期値に基づ
    いて並列に発生する乱数群が一連の乱数列になるように
    制御することを特徴とする請求項１記載のマルチプロセ
    ッサシステムにおける乱数発生装置。
  3. 【請求項３】 マルチプロセッサシステムに含まれる複
    数のプロセッサの各々に対して乱数を発生するための初
    期値と乱数発生数とを予め設定し、各プロセッサが該初
    期値に基づいて並列に発生する該乱数発生数の乱数群が
    一連の乱数列になるように制御するプロセッサ管理部を
    備えたことを特徴とするマルチプロセッサシステムにお
    ける乱数発生装置。
  4. 【請求項４】 前記プロセッサ管理部は、さらに、前記
    複数のプロセッサによる乱数発生中に、乱数を発生させ
    るプロセッサを追加し、追加したプロセッサを含めた各
    プロセッサに対して乱数を発生するための前記初期値と
    前記乱数発生数とを再設定し、該各プロセッサが再設定
    された初期値に基づいて並列に発生する再設定された乱
    数発生数の乱数群が一連の乱数列になるように制御する
    ことを特徴とする請求項３記載のマルチプロセッサシス
    テムにおける乱数発生装置。
  5. 【請求項５】 マルチプロセッサシステムに含まれる複
    数のプロセッサが発生する乱数を格納する発生乱数列格
    納部と、 前記複数のプロセッサの各々に対して乱数を発生するた
    めの初期値を設定し、該初期値が一連の乱数列になるよ
    うに前記発生乱数列格納部へ格納するとともに、前記マ
    ルチプロセッサシステム全体での乱数の発生総数と乱数
    を発生するプロセッサの数とに基づいて各プロセッサの
    乱数発生数を設定し、さらに、各プロセッサが前記初期
    値に基づいて並列に発生する該乱数発生数の乱数群が一
    連の乱数列になるように制御し、発生された乱数を前記
    発生乱数列格納部に格納されている該初期値の後に格納
    するプロセッサ管理部とを備えたことを特徴とするマル
    チプロセッサシステムにおける乱数発生装置。
  6. 【請求項６】 さらに前記プロセッサ管理部は、前記複
    数のプロセッサによる乱数発生中に、乱数を発生させる
    プロセッサを追加し、追加したプロセッサを含めた各プ
    ロセッサに対して乱数を発生するための初期値を再設定
    し、該初期値が一連の乱数列になるように前記発生乱数
    列格納部へ格納するとともに、前記マルチプロセッサシ
    ステム全体での乱数の発生総数と乱数を発生するプロセ
    ッサの数とに基づいて各プロセッサの乱数発生数を設定
    し、さらに、各プロセッサが前記再設定された初期値に
    基づいて並列に発生する再設定された乱数発生数の乱数
    群が一連の乱数列になるように制御し、発生された乱数
    を前記発生乱数列格納部に格納されている該初期値の後
    に格納することを特徴とする請求項５記載のマルチプロ
    セッサシステムにおける乱数発生装置。
  7. 【請求項７】 さらに前記プロセッサ管理部は、前記複
    数のプロセッサによる乱数発生中に乱数を発生させるプ
    ロセッサを追加する場合、既設のプロセッサの内、最多
    の乱数を発生したプロセッサが発生した乱数の数に任意
    の値を加算した数まで、既設のすべてのプロセッサが乱
    数を発生するように制御するとともに、既設のすべての
    プロセッサが発生済みの乱数の個数に基づいて、各プロ
    セッサが乱数を発生するための初期値を再設定し、該初
    期値が一連の乱数列になるように前記発生乱数列格納部
    へ格納し、前記マルチプロセッサシステム全体での乱数
    の発生総数、発生済みの乱数の個数、および乱数を発生
    するプロセッサの数とに基づいて各プロセッサの乱数発
    生数を設定し、さらに、各プロセッサが前記再設定され
    た初期値と発生済みの乱数の数とに基づいて並列に発生
    する再設定された乱数発生数の乱数群が、一連の乱数列
    になるように制御し、発生された乱数を前記発生乱数列
    格納部に格納されている該初期値の後に格納することを
    特徴とする請求項５記載のマルチプロセッサシステムに
    おける乱数発生装置。
  8. 【請求項８】 マルチプロセッサシステムに含まれる複
    数のプロセッサが発生する乱数を格納する発生乱数列格
    納部と、 前記複数のプロセッサの各々に対して、 Ｘn ＝ Ｘ＊αnｍｏｄＭ ただし、α、Ｘ、およびＭは
    整数で、０≦Ｘ＜Ｍ、ｎはプロセッサの番号とする式を
    利用して、乱数を発生するための初期値を設定し、該初
    期値が一連の乱数列になるように前記発生乱数列格納部
    へ格納するとともに、 前記マルチプロセッサシステム全体での乱数の発生総数
    と乱数を発生するプロセッサの数とに基づいて、乱数発
    生数 ＝ （発生総数／プロセッサ数）−１とする式を利
    用して、各プロセッサの乱数発生数を設定し、 さらに、各プロセッサが前記初期値に基づいて並列に発
    生する該乱数発生数の乱数群が、 Ｘn+rt ＝ αr＊Ｘn+r(t-1) ただし、Ｘは整数、αは
    初期値、ｒはプロセッサ数、ｎはプロセッサの番号、ｔ
    は自然数で、１≦ｔ≦乱数発生数 とする式を利用し
    て、一連の乱数列になるように制御し、発生された乱数
    を前記発生乱数列格納部に格納されている該初期値の後
    に格納するプロセッサ管理部とを備えたことを特徴とす
    るマルチプロセッサシステムにおける乱数発生装置。
  9. 【請求項９】 さらに前記プロセッサ管理部は、前記複
    数のプロセッサによる乱数発生中に乱数を発生させるプ
    ロセッサを追加する場合、既設のプロセッサの内、最多
    の乱数を発生したプロセッサが発生した乱数の数に任意
    の値を加算した数まで、既設のすべてのプロセッサが乱
    数を発生するように制御するとともに、 既設のすべてのプロセッサが発生済みの乱数の個数に基
    づいて、 Ｘq+n ＝ Ｘq＊αnｍｏｄＭ ただし、α、Ｘ、および
    Ｍは整数で、０≦Ｘ＜Ｍ、ｎはプロセッサの番号、ｑは
    既設のすべてのプロセッサが発生した乱数の合計 とす
    る式を利用して、各プロセッサが乱数を発生するための
    初期値を再設定し、該初期値が一連の乱数列になるよう
    に前記発生乱数列格納部へ格納し、 前記マルチプロセッサシステム全体での乱数の発生総
    数、発生済みの乱数の個数、および乱数を発生するプロ
    セッサの数とに基づいて、乱数発生数 ＝ ｛（乱数の発
    生総数−発生済みの乱数の個数）／プロセッサの数｝−
    １ とする式を利用して、各プロセッサの乱数発生数を
    設定し、 さらに、各プロセッサが前記再設定された初期値と発生
    済みの乱数の数とに基づいて並列に発生する再設定され
    た乱数発生数の乱数群が、 Ｘn+q+rt ＝ αr＊Ｘn+q+r(t-1) ただし、Ｘは整数、
    αは初期値、ｒはプロセッサ数、ｎはプロセッサの番
    号、ｑは既設のすべてのプロセッサが発生した乱数の合
    計、ｔは自然数で、１≦ｔ≦乱数発生数 とする式を利
    用して、一連の乱数列になるように制御し、発生された
    乱数を前記発生乱数列格納部に格納されている該初期値
    の後に格納することを特徴とする請求項８記載のマルチ
    プロセッサシステムにおける乱数発生装置。
  10. 【請求項１０】 マルチプロセッサシステムに含まれる
    複数のプロセッサの各々に対して乱数を発生するための
    初期値を予め設定し、各プロセッサが該初期値に基づい
    て並列に発生する乱数群が一連の乱数列になるように制
    御することを特徴とするマルチプロセッサシステムにお
    ける乱数発生方法。
  11. 【請求項１１】 さらに、前記複数のプロセッサによる
    乱数発生中に、乱数を発生させるプロセッサを追加し、
    追加したプロセッサを含めた各プロセッサに対して乱数
    を発生するための前記初期値を再設定し、該各プロセッ
    サが再設定された初期値に基づいて並列に発生する乱数
    群が一連の乱数列になるように制御することを特徴とす
    る請求項１０記載のマルチプロセッサシステムにおける
    乱数発生方法。
  12. 【請求項１２】 マルチプロセッサシステムに含まれる
    複数のプロセッサの各々に対して乱数を発生するための
    初期値と乱数発生数とを予め設定し、各プロセッサが該
    初期値に基づいて並列に発生する該乱数発生数の乱数群
    が一連の乱数列になるように制御することを特徴とする
    マルチプロセッサシステムにおける乱数発生方法。
  13. 【請求項１３】 さらに、前記複数のプロセッサによる
    乱数発生中に、乱数を発生させるプロセッサを追加し、
    追加したプロセッサを含めた各プロセッサに対して乱数
    を発生するための前記初期値と前記乱数発生数とを再設
    定し、該各プロセッサが再設定された初期値に基づいて
    並列に発生する再設定された乱数発生数の乱数群が一連
    の乱数列になるように制御することを特徴とする請求項
    １２記載のマルチプロセッサシステムにおける乱数発生
    方法。
  14. 【請求項１４】 マルチプロセッサシステムに含まれる
    複数のプロセッサの各々に対して乱数を発生するための
    初期値を設定し、該初期値が一連の乱数列になるように
    記憶装置へ格納するとともに、 前記マルチプロセッサシステム全体での乱数の発生総数
    と乱数を発生するプロセッサの数とに基づいて各プロセ
    ッサの乱数発生数を設定し、 さらに、各プロセッサが前記初期値に基づいて並列に発
    生する該乱数発生数の乱数群が一連の乱数列になるよう
    に制御し、発生された乱数を前記記憶装置に格納されて
    いる該初期値の後に格納することを特徴とするマルチプ
    ロセッサシステムにおける乱数発生方法。
  15. 【請求項１５】 さらに、前記複数のプロセッサによる
    乱数発生中に、乱数を発生させるプロセッサを追加し、
    追加したプロセッサを含めた各プロセッサに対して乱数
    を発生するための初期値を再設定し、該初期値が一連の
    乱数列になるように前記記憶装置へ格納するとともに、 前記マルチプロセッサシステム全体での乱数の発生総数
    と乱数を発生するプロセッサの数とに基づいて各プロセ
    ッサの乱数発生数を設定し、 さらに、各プロセッサが前記再設定された初期値に基づ
    いて並列に発生する再設定された乱数発生数の乱数群が
    一連の乱数列になるように制御し、発生された乱数を前
    記記憶装置に格納されている該初期値の後に格納するこ
    とを特徴とする請求項１４記載のマルチプロセッサシス
    テムにおける乱数発生方法。
  16. 【請求項１６】 さらに、前記複数のプロセッサによる
    乱数発生中に乱数を発生させるプロセッサを追加する場
    合、既設のプロセッサの内、最多の乱数を発生したプロ
    セッサが発生した乱数の数に任意の値を加算した数ま
    で、既設のすべてのプロセッサが乱数を発生するように
    制御するとともに、 既設のすべてのプロセッサが発生済みの乱数の個数に基
    づいて、各プロセッサが乱数を発生するための初期値を
    再設定し、該初期値が一連の乱数列になるように前記記
    憶装置へ格納し、 前記マルチプロセッサシステム全体での乱数の発生総
    数、発生済みの乱数の個数、および乱数を発生するプロ
    セッサの数とに基づいて各プロセッサの乱数発生数を設
    定し、 さらに、各プロセッサが前記再設定された初期値と発生
    済みの乱数の数とに基づいて並列に発生する再設定され
    た乱数発生数の乱数群が、一連の乱数列になるように制
    御し、発生された乱数を前記記憶装置に格納されている
    該初期値の後に格納することを特徴とする請求項１４記
    載のマルチプロセッサシステムにおける乱数発生方法。
  17. 【請求項１７】 マルチプロセッサシステムに含まれる
    複数のプロセッサの各々に対して、 Ｘn ＝ Ｘ＊αnｍｏｄＭ ただし、α、Ｘ、およびＭは
    整数で、０≦Ｘ＜Ｍ、ｎはプロセッサの番号とする式を
    利用して、乱数を発生するための初期値を設定し、該初
    期値が一連の乱数列になるように記憶装置へ格納すると
    ともに、 前記マルチプロセッサシステム全体での乱数の発生総数
    と乱数を発生するプロセッサの数とに基づいて、乱数発
    生数 ＝ （発生総数／プロセッサ数）−１とする式を利
    用して、各プロセッサの乱数発生数を設定し、 さらに、各プロセッサが前記初期値に基づいて並列に発
    生する該乱数発生数の乱数群が、 Ｘn+rt ＝ αr＊Ｘn+r(t-1) ただし、Ｘは整数、αは
    初期値、ｒはプロセッサ数、ｎはプロセッサの番号、ｔ
    は自然数で、１≦ｔ≦乱数発生数 とする式を利用し
    て、一連の乱数列になるように制御し、発生された乱数
    を前記記憶装置に格納されている該初期値の後に格納す
    ることを特徴とするマルチプロセッサシステムにおける
    乱数発生方法。
  18. 【請求項１８】 さらに、前記複数のプロセッサによる
    乱数発生中に乱数を発生させるプロセッサを追加する場
    合、既設のプロセッサの内、最多の乱数を発生したプロ
    セッサが発生した乱数の数に任意の値を加算した数ま
    で、既設のすべてのプロセッサが乱数を発生するように
    制御するとともに、 既設のすべてのプロセッサが発生済みの乱数の個数に基
    づいて、 Ｘq+n ＝ Ｘq＊αnｍｏｄＭ ただし、α、Ｘ、および
    Ｍは整数で、０≦Ｘ＜Ｍ、ｎはプロセッサの番号、ｑは
    既設のすべてのプロセッサが発生した乱数の合計 とす
    る式を利用して、各プロセッサが乱数を発生するための
    初期値を再設定し、該初期値が一連の乱数列になるよう
    に前記記憶装置へ格納し、 前記マルチプロセッサシステム全体での乱数の発生総
    数、発生済みの乱数の個数、および乱数を発生するプロ
    セッサの数とに基づいて、乱数発生数 ＝ ｛（乱数の発
    生総数−発生済みの乱数の個数）／プロセッサの数｝−
    １ とする式を利用して、各プロセッサの乱数発生数を
    設定し、 さらに、各プロセッサが前記再設定された初期値と発生
    済みの乱数の数とに基づいて並列に発生する再設定され
    た乱数発生数の乱数群が、 Ｘn+q+rt ＝ αr＊Ｘn+q+r(t-1) ただし、Ｘは整数、
    αは初期値、ｒはプロセッサ数、ｎはプロセッサの番
    号、ｑは既設のすべてのプロセッサが発生した乱数の合
    計、ｔは自然数で、１≦ｔ≦乱数発生数 とする式を利
    用して、一連の乱数列になるように制御し、発生された
    乱数を前記記憶装置に格納されている該初期値の後に格
    納することを特徴とする請求項１７記載のマルチプロセ
    ッサシステムにおける乱数発生方法。
JP08083416A 1995-04-11 1996-04-05 マルチプロセッサシステムにおける乱数発生装置および乱数発生方法 Expired - Fee Related JP3123920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08083416A JP3123920B2 (ja) 1995-04-11 1996-04-05 マルチプロセッサシステムにおける乱数発生装置および乱数発生方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8552995 1995-04-11
JP7-85529 1995-04-11
JP08083416A JP3123920B2 (ja) 1995-04-11 1996-04-05 マルチプロセッサシステムにおける乱数発生装置および乱数発生方法

Publications (2)

Publication Number Publication Date
JPH08339294A true JPH08339294A (ja) 1996-12-24
JP3123920B2 JP3123920B2 (ja) 2001-01-15

Family

ID=26424442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08083416A Expired - Fee Related JP3123920B2 (ja) 1995-04-11 1996-04-05 マルチプロセッサシステムにおける乱数発生装置および乱数発生方法

Country Status (1)

Country Link
JP (1) JP3123920B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0973090A2 (en) * 1998-07-14 2000-01-19 Hitachi, Ltd. Random-number generating method and apparatus and storage medium therefor
JP2012014591A (ja) * 2010-07-02 2012-01-19 Mizuho Dl Financial Technology Co Ltd モンテカルロ法の効率的な並列処理手法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0973090A2 (en) * 1998-07-14 2000-01-19 Hitachi, Ltd. Random-number generating method and apparatus and storage medium therefor
EP0973090A3 (en) * 1998-07-14 2002-01-02 Hitachi, Ltd. Random-number generating method and apparatus and storage medium therefor
US6389439B1 (en) 1998-07-14 2002-05-14 Hitachi, Ltd. Random-number generating method and apparatus and storage medium therefor
JP2012014591A (ja) * 2010-07-02 2012-01-19 Mizuho Dl Financial Technology Co Ltd モンテカルロ法の効率的な並列処理手法

Also Published As

Publication number Publication date
JP3123920B2 (ja) 2001-01-15

Similar Documents

Publication Publication Date Title
Barnes et al. Solving the job shop scheduling problem with tabu search
Potts et al. Approximation algorithms for scheduling a single machine to minimize total late work
US5793657A (en) Random number generating apparatus and random number generating method in a multiprocessor system
Rosenfeld A case study in programming for parallel-processors
Brent Factorization of the tenth Fermat number
JPS59160267A (ja) ベクトル処理装置
Canon et al. Online scheduling of task graphs on heterogeneous platforms
JPH08339294A (ja) マルチプロセッサシステムにおける乱数発生装置および乱数発生方法
JPS61246840A (ja) 情報処理装置の性能調整方式
CN110022203A (zh) 一种sm3加速方法和装置
Wiede Jr et al. Determination of completion times for serial multiproduct processes—2. A multiunit finite intermediate storage system
CN110232289A (zh) 椭圆曲线密码的高速倍点运算方法
CN113391919B (zh) 一种基于二维胖树网络的计算结点分配方法及装置
CN109375895B (zh) 多项式乘法的加速方法及装置、ntru加解密加速方法及装置
JP2015130058A (ja) 半導体装置
CN104969462B (zh) 逆变器控制装置及其外围装置
JPH10340340A (ja) 画像処理装置
Takahashi Automatic tuning of computation-communication overlap for parallel 1-D FFT
Kalyanasundaram et al. Fault-tolerant real-time scheduling
KR100480242B1 (ko) 디지털 로직구조의 퍼지추론장치
JP3223530B2 (ja) データ転送命令生成処理方法
JPH1175397A (ja) 周波数可変装置
JPH08212071A (ja) 命令コード生成方法
Gim et al. Two-machine flow-shop sequencing with sparse precedence constraints
JP2929823B2 (ja) マルチレートシグナルプロセッサ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071027

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees