KR100480242B1 - 디지털 로직구조의 퍼지추론장치 - Google Patents
디지털 로직구조의 퍼지추론장치 Download PDFInfo
- Publication number
- KR100480242B1 KR100480242B1 KR10-1998-0032436A KR19980032436A KR100480242B1 KR 100480242 B1 KR100480242 B1 KR 100480242B1 KR 19980032436 A KR19980032436 A KR 19980032436A KR 100480242 B1 KR100480242 B1 KR 100480242B1
- Authority
- KR
- South Korea
- Prior art keywords
- inference
- fuzzy
- fuzzy inference
- value
- rule
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/02—Computing arrangements based on specific mathematical models using fuzzy logic
- G06N7/04—Physical realisation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
- G05B13/0265—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion
- G05B13/0275—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion using fuzzy logic only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
- G06N5/048—Fuzzy inferencing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Fuzzy Systems (AREA)
- Mathematical Physics (AREA)
- Evolutionary Computation (AREA)
- Automation & Control Theory (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- Health & Medical Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Molecular Biology (AREA)
- Medical Informatics (AREA)
- Algebra (AREA)
- Computational Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Computational Linguistics (AREA)
- Feedback Control In General (AREA)
Abstract
가. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 퍼지추론기에 관한 것으로, 특히 디지털로직으로 구현된 퍼지추론기에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제
하드웨어의 변경없이 새로운 퍼지추론룰의 갱신동작이 가능하며 설정개수의 퍼지추론룰에 의해 실시간 추론이 가능한 디지털 로직구조의 퍼지추론장치.
다. 발명의 해결 방법의 요지
퍼지추론룰을 퍼지메모리에 저장하며 상기 퍼지추론룰의 외부 입/출력을 제어한다. 퍼지추론기는 기설정된 추론방법으로 디지털 로직으로 구성한다.
라. 발명의 중요한 용도
퍼지추론룰의 갱신이 가능하며 고속으로 동작하는 퍼지추론장치
Description
본 발명은 퍼지추론기에 관한 것으로, 특히 디지털로직으로 구현된 퍼지추론기에 관한 것이다.
일반적으로 퍼지(Fuzzy)추론은 그 결과를 얻기 위하여 많은 수의 연산이 필요하다. 따라서 퍼지추론동작을 하는 장치를 디지털 회로로 구현하기가 어렵다. 종래에는 퍼지추론 동작장치를 아날로그회로, 소프트웨어 및 미리 계산된 결과를 저장하는 롬(ROM)으로 구성하였다.
그러나 상기한 아날로그회로는 하드웨어의 구성이 고정되기 때문에 새로운 퍼지추론룰이 적용하기 위해서 상기 하드웨어를 변경해야하는 불편함이 있었다. 또한 소프트웨어의 퍼지추론동작은 처리속도가 느려지는 단점이 있었다.
따라서, 본 발명의 목적은 하드웨어의 변경없이 새로운 퍼지추론룰의 갱신동작이 가능하며 설정개수의 퍼지추론룰에 의해 실시간 추론이 가능한 디지털 로직구조의 퍼지추론장치를 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명은 퍼지추론룰의 갱신이 가능한 디지털 로직구조의 실시간 퍼지추론 장치에 있어서, 외부로부터 입력되는 제어대상값들과 상기 제어대상값들의 추론범위값을 출력하는 어드레스 발생부와, 상기 제어대상값들과 추론범위값을 입력하여 저장된 설정갯수의 퍼지추론룰에 의해 다수의 퍼지추론값들을 출력하며, 제어신호에 의해, 상기 퍼지추론룰을 출력하는 퍼지추론룰참조동작과 입력되는 새로운 퍼지추론룰을 저장하는 퍼지추론룰갱신동작을 하는 퍼지메모리부와, 상기 퍼지추론룰참조동작과 퍼지추론룰갱신동작을 위하여 상기 제어신호 및 상기 새로운 퍼지추론룰을 상기 퍼지메모리부로 출력하는 외부인터페이스부와, 상기 다수의 퍼지추론값들을 입력하여 최소-최대값 결정방법에 의하여 추론결과 데이터를 생성하며 고속동작이 가능한 디지털 로직구조의 퍼지추론부와, 입력되는 상기 추론결과 데이터를 무게중심 비퍼지화 연산을 통해 추론결과값을 생성하며 고속동작이 가능한 디지털 로직구조의 비퍼지화연산부로 구성됨을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 실시예에 따른 디지털 로직 퍼지추론장치를 도시한 도면이다.
어드레스발생부(110)는 제 1 제어대상값과 제 2 제어대상값을 입력한다. 상기 제어대상값은 퍼지추론룰에 의해 추론결과값을 계산하고자 하는 대상의 데이터값이다. 그리고 어드레스발생부(110)는 상기 제 1 제어대상값과 제 2 제어대상값에 대응하는 추론범위값과 상기 제 1 제어대상값과 제 2 제어대상값을 제 1 퍼지메모리(121) 내지 제 5 퍼지메모리(125)로 출력한다. 상기 추론범위는 상기 제 1 제어대상값과 제 2 제어대상값에 의해 결정된다.
제 1 퍼지메모리(121) 내지 제 5 퍼지메모리(125)는 각각 5개의 퍼지추론룰을 저장한다. 그리고 제 1 퍼지메모리(121) 내지 제 5 퍼지메모리(125)는 각각 저장된 상기 5개의 퍼지추론룰을 이용하여 상기 추론범위값, 제 1 제어대상값 및 제 2 제어대상값에 대응하는 125개의 제 1 퍼지추론값, 제 2 퍼지추론값 및 퍼지룰결과값을 생성한다. 또한 제어신호에 의해, 제 1 퍼지메모리(121) 내지 제 5 퍼지메모리(125)는 각각 상기 퍼지추론룰을 외부인터페이스부(130)로 출력하는 퍼지추론룰참조동작과 외부인터페이스부(130)로부터 입력되는 새로운 퍼지추론룰을 저장하는 퍼지추론룰갱신동작을 한다. 외부인터페이스부(130)는 외부 프로세서(도시하지 않음)와 데이터와 제어신호를 송/수신한다. 그리고 외부인터페이스부(130)는 상기 제어신호를 제 1 퍼지메모리(121) 내지 제 5 퍼지메모리(125)로 출력하여, 상기 참조동작과 갱신동작에 따른 퍼지추론룰 데이터를 입/출력 한다.
제 1 퍼지추론기(141) 내지 제 5 퍼지추론기(145)는 제 1 퍼지메모리(121) 내지 제 5 퍼지메모리(125)로부터 출력되는 상기 제 1 퍼지추론값, 제 2 퍼지추론값 및 퍼지룰결과값을 각각 입력하여 최소-최소-최대값을 결정한다.
도 2는 본 발명의 실시예에 따른 최소-최소-최대값을 결정하는 퍼지추론기의 내부 블록도이다. 이하 상기 도 2를 참조하여 상기 도 1을 설명한다.
도시된 바와 같이, 제 1 퍼지추론기(141)는 디지털 로직으로 구현되어 있다. 제 1 퍼지추론기(141)는 제 1 퍼지메모리(121)의 상기 5개의 퍼지추론룰에 의해 각각 출력되며, 제 1 신호군 내지 제 5 신호군으로 나뉘어지는 제 1 퍼지추론값, 제 2 퍼지추론값 및 퍼지룰 결과값을 입력한다. 제 1 퍼지추론기(141)는 두 번의 최소값 결정에 의하여, 상기 각 신호군의 제 1 퍼지추론값, 제 2 퍼지추론값 및 퍼지룰 결과값중 가장 작은 값을 결정한다. 그리고 제 1 퍼지추론기(141)는 한 번의 최대값 결정에 의하여, 상기 각 신호군의 최소값들중 가장 큰 값을 결정한다.
제 2 퍼지추론기(142) 내지 제 5 퍼지추론기(145)는 제 1 퍼지추론기(141)와 동일한 구성을 가진다. 마찬가지로 제 2 퍼지추론기(142) 내지 제 5 퍼지추론기(145)는 제 2 퍼지메모리(122) 내지 제 5 퍼지메모리(125)로부터 출력되며, 각각 제 1 신호군 내지 제 5 신호군으로 나뉘어지는 제 1 퍼지추론값, 제 2 퍼지추론값 및 퍼지룰 결과값의 최소-최소-최대값을 결정한다.
최대추론+무게중심 비퍼지화 연산기(150)는 최대값 추론기(210)와 무게중심 비퍼지화 연산기(220)로 구성된다. 최대값 추론기(210)는 제 1 추론기(141) 내지 제 5 추론기(145)로부터 각각 입력되는 상기 최소-최소-최대값들중 가장 큰 값인 추론결과데이터를 무게중심 비퍼지화 연산부(220)로 출력한다.
상기 도 1과 도 2의 설명에서, 제 1 퍼지추론기(141) 내지 제 5 퍼지추론기(145)와 최대값 추론기(210)는 제 1 퍼지메모리(121) 내지 제 5 퍼지메모리(125)로부터 출력되는 상기 125개의 제 1 퍼지추론값, 제 2 퍼지추론값 및 퍼지룰결과값의 최소-최소-최대-최대값을 구하여 상기 추론결과 데이터를 결정한다. 상기 최소-최소-최대-최대값 결정방법은 퍼지추론방법중의 하나인 최소-최대값 결정방법의 일예를 든것이다.
도 3은 본 발명의 실시예에 따른 비퍼지화 연산기(220)의 내부 블록도를 도시한다. 이하 상기 도 1과 도 2를 참조하여 설명한다.
무게중심 비퍼지화 연산기(220)는 최대값 추론기(210)로부터 출력되는 상기 추론결과 데이터와 어드레스 발생부(110)로부터 출력되는 상기 추론범위값을 입력받는다. 그리고 무게중심 비퍼지화 연산기(220)는 상기 추론범위값에 해당하는 추론결과값을 결정하기 위하여 상기 추론결과 데이터의 무게중심을 구한다.
<수학식 1>은 추론결과 데이터의 무게중심을 구하는 식이다.
상기 도 3에 도시된 바와 같은 곱셈기(310), 제 1 덧셈기(320), 제 1 레지스터(330), 제 2 덧셈기(340), 제 2 레지스터(350) 및 나눗셈 연산기(360)로 이루어진 디지털 로직은 고속의 계산동작으로 상기 추론결과값을 구할 수가 있다.
곱셈기(310)는 상기 추론범위값과 추론결과 데이터를 곱하는 동작을 수행한다. 제 1 덧셈기(320)는 곱셈기(310)로부터 출력되는 값을 누적하여 더하는 동작을 수행한다. 이때, 제 1 덧셈기(320)는 덧셈결과값을 제 1 레지스터(330)로부터 입력한다. 제 2 덧셈기(340)는 상기 추론결과 데이터를 누적하여 더하는 동작을 수행한다. 이때, 제 2 덧셈기(340)는 덧셈결과값을 제 2 레지스터(350)로부터 입력한다.나눗셈 연산기(360)는 제 1 레지스터(330)에서 출력되는 값을 제 2 레지스터(350)에서 출력되는 값으로 나누어 상기 추론결과값을 계산한다.
상술한 바와 같이 본 발명의 실시예에 따른 퍼지추론장치는 퍼지추론룰의 갱신이 가능하며 디지털 로직구조로 구성되어 실시간 퍼지추론동작이 가능한 잇점이 있다.
도 1은 본 발명의 실시예에 따른 디지털 로직 퍼지추론장치를 도시한 도면.
도 2는 본 발명의 실시예에 따른 상기 최소-최소-최대값을 결정하는 퍼지추론기의 내부 블록도.
도 3은 본 발명의 실시예에 따른 무게중심법을 이용한 비퍼지화 연산부의 내부 블록도.
Claims (5)
- 퍼지추론룰의 갱신이 가능한 디지털 로직구조의 실시간 퍼지추론 장치에 있어서,외부로부터 입력되는 제어대상값들과 상기 제어대상값들의 추론범위값을 출력하는 어드레스 발생부와,상기 제어대상값들과 추론범위값을 입력하여 저장된 설정갯수의 퍼지추론룰에 의해 다수의 퍼지추론값들을 출력하며, 제어신호에 의해, 상기 퍼지추론룰을 출력하는 퍼지추론룰참조동작과 입력되는 새로운 퍼지추론룰을 저장하는 퍼지추론룰갱신동작을 하는 퍼지메모리부와,상기 퍼지추론룰참조동작과 퍼지추론룰갱신동작을 위하여 상기 제어신호 및 상기 새로운 퍼지추론룰을 상기 퍼지메모리부로 출력하는 외부인터페이스부와,상기 다수의 퍼지추론값들을 입력하여 최소-최대값 결정방법에 의하여 추론결과 데이터를 생성하며 고속동작이 가능한 디지털 로직구조의 퍼지추론부와,입력되는 상기 추론결과 데이터를 무게중심 비퍼지화 연산을 통해 추론결과값을 생성하며 고속동작이 가능한 디지털 로직구조의 비퍼지화연산부로 구성됨을 특징으로 하는 장치.
- 제 1항에 있어서, 상기 퍼지메모리부가,각각 저장된 퍼지추론룰들을 이용하여 상기 퍼지추론값들을 출력하는 적어도 두 개이상의 퍼지메모리로 구성됨을 특징으로 하는 장치.
- 제 2항에 있어서, 상기 퍼지추론부가,상기 각 퍼지메모리로부터 출력되는 퍼지추론값들을 각각 입력하여 기설정된 최소-최대 추론방식에 의해 추론데이터를 생성하며 상기 퍼지메모리의 개수와 동일한 개수의 퍼지추론기와,상기 각각의 퍼지추론기로부터 입력되는 추론데이터 중에서 상기 추론결과 데이터를 결정하는 추론결과 데이터 결정부로 구성됨을 특징으로 하는 장치.
- 제 3항에 있어서, 상기 비퍼지화연산부가,상기 추론범위값과 추론결과 데이터를 입력하여 곱하는 곱셈기와,상기 곱셈기로부터 출력되는 값을 누적하여 더하는 제 1 덧셈기와,상기 추론결과 데이터를 누적하여 더하는 제 2 덧셈기와,상기 제 1 덧셈기에서 출력되는 값을 상기 제 2 덧셈기에서 출력되는 값으로 나눈 상기 추론결과값을 출력하는 나눗셈 연산기로 구성됨을 특징으로 하는 장치.
- 제 1항 또는 제 4항에 있어서, 상기 추론범위값이,상기 제어대상값들에 의해 결정되며, 추론범위내의 각 추론범위값에 대응하여 상기 추론결과값이 결정됨을 특징으로 하는 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0032436A KR100480242B1 (ko) | 1998-08-10 | 1998-08-10 | 디지털 로직구조의 퍼지추론장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0032436A KR100480242B1 (ko) | 1998-08-10 | 1998-08-10 | 디지털 로직구조의 퍼지추론장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000013535A KR20000013535A (ko) | 2000-03-06 |
| KR100480242B1 true KR100480242B1 (ko) | 2005-06-08 |
Family
ID=19546868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0032436A KR100480242B1 (ko) | 1998-08-10 | 1998-08-10 | 디지털 로직구조의 퍼지추론장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480242B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116542336B (zh) * | 2023-07-05 | 2023-09-12 | 中国人民解放军国防科技大学 | 一种并行模糊推理系统及方法 |
-
1998
- 1998-08-10 KR KR10-1998-0032436A patent/KR100480242B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000013535A (ko) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Shvets et al. | Deterministic chaos in pendulum systems with delay | |
| Zhang et al. | Extreme multistability in memristive hyper-jerk system and stability mechanism analysis using dimensionality reduction model | |
| KR940006038A (ko) | 퍼지 논리 연산 수행 방법과 데이타 처리 시스템, 및 산술 연산 수행용 데이터 처리 시스템 | |
| KR100480242B1 (ko) | 디지털 로직구조의 퍼지추론장치 | |
| KR970022772A (ko) | 논리회로 및 그 설계방법 | |
| JPH0690668B2 (ja) | ファジイ演算装置 | |
| US5761737A (en) | Data driven type information processing apparatus having improved generation number translation | |
| KR20210015611A (ko) | 매개변수 리스트 저장 공간을 줄이는 방법, 장치, 기기 및 컴퓨터 판독 가능한 저장 매체 | |
| KR100475012B1 (ko) | 그룹데이터에대한산술연산을수행하는64비트산술연산기 | |
| JP3014618B2 (ja) | ファジー演算装置 | |
| EP0392494A2 (en) | Fuzzy processor | |
| JPH10333883A (ja) | 乗算方法および乗算回路 | |
| JP3139055B2 (ja) | 適合度演算方法および装置 | |
| KR970007551A (ko) | 프랜트 제어 장치, 조작량 결정장치, 프랜트 제어방법 및 조작량 결정방법 | |
| KR970008017B1 (ko) | 네트워크를 이용한 비퍼지화 연산기능을 갖는 퍼지연산장치 | |
| JPH05289879A (ja) | ファジィ推論装置 | |
| SU276528A1 (ru) | УСТРОЙСТВО дл ВЫЧИСЛЕНИЯ АЭРОДИНАМИЧЕСКИХПАРАМЕТРОВ | |
| JPH08339294A (ja) | マルチプロセッサシステムにおける乱数発生装置および乱数発生方法 | |
| JPH07225261A (ja) | 半導体試験装置用パターン発生器 | |
| JPH02273833A (ja) | ファジィ推論装置及びファジィルール評価装置 | |
| JPH0695855A (ja) | 逆数発生回路及びこれを用いたディジタルシグナルプロセッサ | |
| JPH0561681A (ja) | フアジイ推論装置 | |
| JPH03154129A (ja) | ファジィ推諭エンジン | |
| Clérici Martínez et al. | Implementing static synchronous sensor fields using NiMo | |
| JPH04186436A (ja) | ファジィ演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140227 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150226 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |