JP3139055B2 - 適合度演算方法および装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はファジィ推論演算装置
における適合度演算方法および装置に関する。

【０００２】

【従来の技術】ファジィ推論演算は，一般的に，ＩＦ，
ＴＨＥＮルールと呼ばれるファジィ推論ルールにしたが
って実行される。この推論ルールはたとえば次のような
ものである。

【０００３】 ＩＦ ｘ＝ＦＡ ＡＮＤ ｙ＝ＦＢ，ＴＨＥＮ ｚ＝ＦＣ

【０００４】ここでｘおよびｙは入力変数，ｚは出力変
数，ＦＡおよびＦＢは前件部メンバーシップ関数，ＦＣ
は後件部メンバーシップ関数である。

【０００５】一例として，ＭＩＮ―ＭＡＸ演算規則にし
たがうファジィ推論演算は次のようにして行われる。

【０００６】入力変数ｘについての入力値（入力デー
タ）ｘ１，入力変数ｙについての入力値ｙ１が与えられ
たとする。入力値ｘ１が与えられたときのメンバーシッ
プ関数ＦＡの関数値（グレード）（これを適合度とい
う）ａ１が求められる。同じようにメンバーシップ関数
ＦＢに対する入力値ｙ１の適合度ｂ１が求められる。

【０００７】これらの適合度ａ１とｂ１の小さい方が選
択される（ＭＩＮ演算）。たとえばＭＩＮ演算結果がａ
１であったとすると，この適合度ａ１を後件部メンバー
シップ関数ＦＣに作用させる（一般にはＭＩＮ演算＝ト
ランケーションが行われる）。

【０００８】他のルールについても同じような演算処理
が行われる。出力変数ｚに関するすべての演算結果のＭ
ＡＸ演算が行われる。このＭＡＸ演算結果がファジィ推
論結果である。

【０００９】通常は，ＭＡＸ演算結果は重心法等を用い
てデファジファイ（非ファジィ化）される。これを確定
演算ということがある。

【００１０】このようにファジィ推論演算においては入
力値の前件部メンバーシップ関数に対する適合度を求め
る処理が必要である。

【００１１】ファジィ推論演算を高速化するために，メ
ンバーシップ関数を表わすデータ（メンバーシップ関数
値＝グレード＝適合度）を入力変数をアドレスとしてあ
らかじめメモリに格納しておくことがよく行われてい
る。入力値をアドレスとしてメモリからメンバーシップ
関数値を読出すことにより，適合度が即座に得られる。

【００１２】

【発明が解決しようとする課題】この方法は適合度演算
処理の高速化を達成できるという特長をもつが，ルール
に記述されたすべてのメンバーシップ関数を表わすデー
タをメモリにあらかじめ格納しておかなければならない
ので，膨大なメモリ容量が必要である。したがって，フ
ァジィ推論演算装置の小型化を図る場合には難点があ
る。

【００１３】この発明は，適合度演算処理の高速性を維
持しつつ，できるだけメモリ容量を減少せさるようにす
ることを目的とする。

【００１４】

【課題を解決するための手段】第１の発明による適合度
演算方法では，複数種類のメンバーシップ関数のそれぞ
れについてそれらの立上りパターンと立下りパターンの
メンバーシップ関数値を記憶し，立上りパターンまたは
立下りパターンの種類を表わす第１の形状パラメータま
たは第２の形状パラメータによって指定される複数の記
憶エリアを備えた適合度メモリを設けて，この適合度メ
モリの各記憶エリアに，立上りパターンまたは立下りパ
ターンを表わすメンバーシップ関数値を，第１の基準点
または第２の基準点からのオフセット値を相対アドレス
としてあらかじめ格納しておく。

【００１５】メンバーシップ関数を第１の形状パラメー
タ，第２の形状パラメータ，第１の基準点および第２の
基準点により指定する。

【００１６】入力値と第１の基準点の座標との上記オフ
セット値に相当する差，および入力値と第２の基準点の
座標との上記オフセット値に相当する差をそれぞれ演算
し，これらの減算結果のうち正しい相対アドレスを示し
ている減算結果を選択するとともに，第１および第２の
形状パラメータのうち選択された減算結果に対応する形
状パラメータを選択し，選択された形状パラメータによ
って指定される記憶エリアにおいて，選択された減算結
果によって指定される相対アドレスのメンバーシップ関
数値を適合度として上記適合度メモリから読出す。

【００１７】第１の発明による適合度演算装置は，複数
種類のメンバーシップ関数のそれぞれについてそれらの
立上りパターンと立下りパターンのメンバーシップ関数
値を記憶する複数の記憶エリアを備え，これらの記憶エ
リアは立上りパターンまたは立下りパターンの種類を表
わす第１の形状パラメータまたは第２の形状パラメータ
によって指定され，各記憶エリアにおいて，立上りパタ
ーンまたは立下りパターンを表わすメンバーシップ関数
値が第１の基準点または第２の基準点からのオフセット
値を相対アドレスとして記憶されている適合度メモリ，
入力値と第１の基準点の座標との上記オフセット値に相
当する差を演算する第１の減算手段，入力値と第２の基
準点の座標との上記オフセット値に相当する差を演算す
る第２の減算手段，ならびに上記第１および第２の減算
手段の減算結果に応答して，上記第１および第２の減算
手段の減算出力のうち正しい相対アドレスを示している
もの，ならびに第１および第２の形状パラメータのう
ち，正しい相対アドレスを示している減算出力に対応す
る形状パラメータを選択して上記適合度メモリのアドレ
スとして与える選択手段を備え，上記選択手段によって
選択された形状パラメータによって指定される記憶エリ
アにおいて，上記選択手段によって選択された減算出力
によって指定される相対アドレスのメンバーシップ関数
値が適合度として上記適合度メモリから読出されるもの
である。

【００１８】上記において，上記減算結果がいずれも正
しい相対アドレスを示していない場合には，あらかじめ
定められた値を適合度とする。

【００１９】第１の発明の一実施態様においては，上記
のあらかじめ定められた値が適合度０または１である。

【００２０】第１の発明の他の実施態様においては，上
記適合度メモリの記憶エリアに，立上りパターンおよび
立下りパターンの両方に共通に使用されるパターンを表
わすメンバーシップ関数値が格納される。

【００２１】さらに他の実施態様においては，上記第１
または第２の基準点を表わすデータが，立上りまたは立
下りパターンを表わすメンバーシップ関数値の最小値の
変数座標であるか，または最大値の変数座標である。

【００２２】第２の発明による適合度演算方法では，複
数種類のメンバーシップ関数のそれぞれについてそれら
の立上りパターンと立下りパターンのメンバーシップ関
数値を記憶し，立上りパターンまたは立下りパターンの
種類を表わす第１の形状パラメータまたは第２の形状パ
ラメータによって指定される複数の記憶エリアを備えた
適合度メモリを設けて，この適合度メモリの各記憶エリ
アに，立上りパターンまたは立下りパターンを表わすメ
ンバーシップ関数値を，第１の基準点または第２の基準
点からのオフセット値を相対アドレスとしてあらかじめ
格納しておく。

【００２３】メンバーシップ関数を第１の形状パラメー
タ，第２の形状パラメータ，第１の基準点，第２の基準
点および倍率パラメータにより指定する。

【００２４】入力値と第１の基準点の座標との上記オフ
セット値に相当する差，および入力値と第２の基準点の
座標との上記オフセット値に相当する差をそれぞれ演算
し，これらの減算結果のうち正しい相対アドレスを示し
ている減算結果を選択するとともに，第１および第２の
形状パラメータのうち選択された減算結果に対応する形
状パラメータを選択し，選択された減算結果に倍率パラ
メータによって表わされる値を乗算し，選択された形状
パラメータによって指定される記憶エリアにおいて，選
択された減算結果の乗算結果によって指定される相対ア
ドレスのメンバーシップ関数値を適合度として上記適合
度メモリから読出す。

【００２５】第２の発明による適合度演算装置は，複数
種類のメンバーシップ関数のそれぞれについてそれらの
立上りパターンと立下りパターンのメンバーシップ関数
値を記憶する複数の記憶エリアを備え，これらの記憶エ
リアは立上りパターンまたは立下りパターンの種類を表
わす第１の形状パラメータまたは第２の形状パラメータ
によって指定され，各記憶エリアにおいて，立上りパタ
ーンまたは立下りパターンを表わすメンバーシップ関数
値が第１の基準点または第２の基準点からのオフセット
値を相対アドレスとして記憶されている適合度メモリ，
入力値と第１の基準点の座標との上記オフセット値に相
当する差を演算する第１の減算手段，入力値と第２の基
準点の座標との上記オフセット値に相当する差を演算す
る第２の減算手段，上記第１および第２の減算手段の減
算結果に応答して，上記第１および第２の減算手段の減
算出力のうち正しい相対アドレスを示しているもの，お
よび第１および第２の形状パラメータのうち，正しい相
対アドレスを示している減算出力に対応する形状パラメ
ータを選択する選択手段，ならびに上記選択手段によっ
て選択された減算出力と，所与の倍率パラメータによっ
て表わされる値との積を演算する乗算手段を備え，上記
選択手段によって選択された形状パラメータによって指
定される上記適合度メモリの記憶エリアにおいて，上記
乗算手段の乗算出力によって指定される相対アドレスの
メンバーシップ関数値が適合度として上記適合度メモリ
から読出されるものである。

【００２６】上記において，上記減算結果がいずれも正
しい相対アドレスを示していない場合には，あらかじめ
定められた値を適合度とする。

【００２７】第２の発明の一実施態様においては，上記
のあらかじめ定められた値が適合度０または１である。

【００２８】また，上記において，上記乗算結果が上記
適合度メモリの記憶エリアの相対アドレスの最大値を超
えた場合には，乗算結果を相対アドレスの最大値で置換
する。

【００２９】第２の発明の他の実施態様においては，上
記乗算を，上記減算結果を表わすディジタル・データの
左シフト処理により行う。

【００３０】第２の発明のさらに他の実施態様において
は，上記第１および第２の形状パラメータが倍率パラメ
ータをその一部に含んでいる。

【００３１】さらに第２の発明の実施態様においては，
上記適合度メモリに，立上りパターンおよび立下りパタ
ーンの両方に共通に使用されるパターンを表わすメンバ
ーシップ関数値が格納される。

【００３２】第２の発明のさらに他の実施態様において
は，上記第１または第２の基準点を表わすデータが，立
上りまたは立下りパターンを表わすメンバーシップ関数
値の最小値の変数座標である，または最大値の変数座標
である。

【００３３】

【作用】第１の発明においては，入力値と第１の基準点
の座標との上記オフセット値に相当する差，および入力
値と第２の基準点の座標との上記オフセット値に相当す
る差がそれぞれ演算される。

【００３４】これらの減算結果のうち正しい相対アドレ
スを示している減算結果が選択されるとともに，第１お
よび第２の形状パラメータのうち選択された減算結果に
対応する形状パラメータが選択される。

【００３５】そして，選択された形状パラメータによっ
て指定されるエリアにおいて，選択された減算結果によ
って指定される相対アドレスのメンバーシップ関数値が
適合度として上記適合度メモリから読出されて出力され
る。

【００３６】第２の発明においては，入力値と第１の基
準点の座標との上記オフセット値に相当する差，および
入力値と第２の基準点の座標との上記オフセット値に相
当する差がそれぞれ演算される。

【００３７】これらの減算結果のうち正しい相対アドレ
スを示している減算結果が選択されるとともに，第１お
よび第２の形状パラメータのうち選択された減算結果に
対応する形状パラメータが選択される。

【００３８】選択された減算結果に倍率パラメータによ
って表わされる値が乗算される。

【００３９】選択された形状パラメータによって指定さ
れるエリアにおいて，選択された減算結果の乗算結果に
よって指定される相対アドレスのメンバーシップ関数値
が適合度として上記適合度メモリから読出されて出力さ
れる。

【００４０】

【発明の効果】第１の発明によると，複数種類の立上り
パターンおよび立下りパターン（上述のようにこれらを
共用することもできる）を表わすメンバーシップ関数値
が適合度メモリにあらかじめ格納されている。

【００４１】メンバーシップ関数は立上りパターンと立
下りパターンの組合せによって表わされ，立上りパター
ンの位置を表わす第１の基準点データと，立上りパター
ンの種類を表わす第１の形状パラメータと，立下りパタ
ーンの位置を表わす第２の基準点データと，立下りパタ
ーンの種類を表わす第２の形状パラメータとによってメ
ンバーシップ関数が指定される。

【００４２】したがって，上記基準点データおよび形状
パラメータの組合せによって，またはこれらを自由に設
定することによって，多くの種類のメンバーシップ関数
を設定することが可能である。しかも，適合度メモリに
は基本的なパターンを表わすデータのみを格納しておけ
ばよいのでメモリ容量が増大することもない。さらに，
適合度メモリをアクセスするための２つの相対アドレス
・データ（２つの減算結果）のうちの一方を前もって選
択しているので，立上りパターンと立下りパターンの２
種類があったとしても，常に適合度メモリのアクセスは
一回ですむ。このことは，メモリからの読出し処理を簡
単にするとともに，メモリ・チップは少なくとも一個で
すむという効果を生じさせる。適合度をメモリから読出
すことにより得ているので，当然のことながら，適合度
演算時間が短く，高速処理が可能となる。

【００４３】第２の発明においては，第１の発明におけ
るものに加えて，倍率パラメータを用いてメンバーシッ
プ関数を指定している。

【００４４】適合度メモリに格納されている立上りまた
は立下りパターンが同一であっても，それをアクセスす
るための相対アドレス（減算結果）を倍率パラメータを
用いて変更しているので，読出される適合度が異なるも
のとなる。このことは，適合度メモリのデータを変える
ことなく，より多くの種類のメンバーシップ関数の設定
が可能であることを意味する。すなわち，第２の発明に
よると，第１および第２の基準点データと，第１および
第２の形状パラメータと，倍率パラメータとの組合せの
数がきわめて増大する結果，より少ないメモリ容量でよ
り多くの種類のメンバーシップ関数を利用することがで
きるようになる。

【００４５】上記乗算をビット・シフト処理により実行
することにより，第２の発明をソフトウェアにより実現
した場合にも乗算，除算処理が不要となり，高速処理が
可能となる。

【００４６】

【実施例】

第１実施例 まず第１の発明の実施例について説明する。この第１実
施例は図１から図９に示されている。

【００４７】図１は適合度演算をハードウェアで実現す
る場合の構成を示すものである。適合度演算をソフトウ
ェアで実行する場合の処理の流れは図９に示されてお
り，これについては後述する。

【００４８】図３に台形状のメンバーシップ関数の例が
示されている。

【００４９】台形状のメンバーシップ関数は，立上りパ
ターンと，適合度（メンバーシップ関数値またはグレー
ドと呼ばれるものであるが，ここでは適合度ということ
ばで統一することにする）が１の領域と，立下りパター
ンとから構成される。

【００５０】この実施例では入力変数（入力値）は８ビ
ットで表現され，００ｈ（ｈは16進数を表わす）からＦ
Ｆｈの値をとる。適合度も８ビットで表現され，００ｈ
からＦＦｈの値をとるものとする。

【００５１】立上りパターンは，入力変数が００ｈの点
からＭ１の点までの範囲のものである。点Ｍ１は入力変
数が増大するにつれて適合度が増大し，遂に適合度が最
大値（＝１）に達した点の入力変数座標である。

【００５２】立下りパターンは，入力変数がＭ２の点か
らＦＦｈの点までの範囲のものである。点Ｍ２は適合度
が最大値（＝１）を示し，かつ入力変数が点Ｍ２よりも
増大すると適合度が減少する極限点の入力変数座標であ
る。

【００５３】これらの点Ｍ１とＭ２をそれぞれ，立上り
パターン，立下りパターンの基準点という。

【００５４】適合度が１の領域は基準点Ｍ１とＭ２の間
の領域である。

【００５５】立上りパターンについては基準点Ｍ１を基
準（オフセット値＝０）として，入力変数が減少する方
向にオフセット値をとる。立下りパターンについては基
準点Ｍ２を基準（オフセット値＝０）として，入力変数
が増大する方向にオフセット値をとる。

【００５６】入力値ｘとしてｘ１が与えられ，この入力
値ｘ１が立上りパターンの範囲にあるときには，Ｍ１−
ｘ（すなわちＭ１−ｘ１）がオフセット値となる。この
オフセット値に対応する適合度がａ１である。入力値ｘ
としてｘ２が与えられ，この入力値ｘ２が立下りパター
ンの範囲にあるときには，ｘ−Ｍ２（すなわちｘ２−Ｍ
２）がオフセット値となる。このオフセット値に対応す
る適合度がａ２である。

【００５７】メンバーシップ関数は，上記の基準点Ｍ１
およびＭ２，ならびに立上りパターン（の傾斜）を指定
する形状パラメータＮ１，および立下りパターン（の傾
斜）を指定する形状パラメータＮ２によって指定され
る。これらの基準点と形状パラメータとの組合せによっ
て多くの種類のメンバーシップ関数を表現することがで
きる。

【００５８】図１に示される適合度メモリ30には，図２
に示すように，16種類の立上りパターンを表わす適合度
データと16種類の立下りパターンとを表わす適合度デー
タがあらかじめ記憶されている。これらのパターンは傾
斜が相互に異なっている。

【００５９】適合度メモリ30のアドレスはＡ12〜Ａ０の
13ビットによって指定される。このうち，最上位のアド
レス・ビットＡ12は立上りパターンまたは立下りパター
ンを指定するのに用いられる。上位４ビットＡ11〜Ａ８
は，16種類の立上りパターンまたは立下りパターンを指
定するのに用いられる。この上位４ビットＡ11〜Ａ８は
形状パラメータＮ１またはＮ２（ともに４ビット）によ
り与えられる。下位８ビットＡ７〜Ａ０は，各立上りま
たは立下りパターンのデータが格納されている記憶エリ
アの相対アドレスである。この相対アドレスは上述した
オフセット値Ｍ１−ｘまたはｘ−Ｍ２によって与えられ
る。

【００６０】すなわち，立上りパターンか立下りパター
ンかの判定（この判定については後述する）によって最
上位ビットＡ12が定まり，形状パラメータＮ１またはＮ
２（上記判定にしたがっていずれか一方が選択される）
によって上位４ビットＡ11〜Ａ８が定まり，入力値ｘと
基準点データＭ１またはＭ２との差，Ｍ１−ｘまたはｘ
−Ｍ２（上記判定にしたがっていずれか一方が選択され
る）によって下位８ビットＡ７〜Ａ０が定まることによ
り，適合度メモリ30のアドレスが決定される。このアド
レスにより指定される記憶場所の適合度ａ１またはａ２
が読出されることになる。

【００６１】図１において，入力値ｘは減算器11および
12にそれぞれ与えられる。減算器11には基準点データＭ
１が与えられ，減算器11においてオフセット値Ｍ１−ｘ
が算出される。Ｍ１≧ｘの場合にはボロウ出力ＢＲ１は
０，Ｍ１＜ｘの場合にボロウ出力ＢＲ１が１となる。ボ
ロウ出力ＢＲ１が１のとき（すなちわＭ１＜ｘの場合）
には，入力値ｘは立上りパターンの範囲内には存在しな
いことになる。したがって，ボロウ出力ＢＲ１が０の場
合（Ｍ１≧ｘ）にのみ，減算結果Ｍ１−ｘは立上りパタ
ーンについて正しいオフセット値を表わしていることに
なる。

【００６２】同じようにして，減算器12には基準点デー
タＭ２が与えられ，減算器12においてオフセット値ｘ−
Ｍ２が算出される。Ｍ２≦ｘの場合にはボロウ出力ＢＲ
２は０，Ｍ２＞ｘの場合にボロウ出力ＢＲ２が１とな
る。ボロウ出力ＢＲ２が１のとき（すなわちＭ２＞ｘの
場合）には，入力値ｘは立下りパターンの範囲内には存
在しないことになる。したがって，ボロウ出力ＢＲ２が
０の場合（Ｍ２≦ｘ）にのみ，減算結果ｘ−Ｍ２は立下
りパターンについて正しいオフセット値を表わしている
ことになる。

【００６３】これらの減算結果Ｍ１−ｘおよびｘ−Ｍ２
はマルチプレクサ20に与えられる。マルチプレクサ20は
２つのセレクタ21と22を備えている。減算結果Ｍ１−ｘ
はセレクタ21の入力端子Ａに，減算結果ｘ−Ｍ２はセレ
クタ21の入力端子Ｂにそれぞれ与えられる。

【００６４】また，形状パラメータＮ１およびＮ２はセ
レクタ22の入力端子ＡおよびＢにそれぞれ与えられる。

【００６５】マルチプレクサ20は減算器11のボロウ出力
ＢＲ１によって制御される。すなわち，セレクタ21およ
び22はともに，ボロウ出力ＢＲ１が０のときに入力端子
Ａの入力を選択して出力し，ボロウ出力ＢＲ１が１のと
きに入力端子Ｂの入力を選択して出力する。

【００６６】上述のように，ボロウ出力ＢＲ１が０のと
きには減算器11の出力Ｍ１−ｘが立上りパターンの正し
いオフセット値を表わしているので，この減算結果Ｍ１
−ｘおよび対応する形状パラメータＮ１が選択される。

【００６７】ボロウ出力ＢＲ１が１のときには，一般に
ボロウ出力ＢＲ２は０であって（後述するようにＢＲ２
＝１の場合もある），減算器12の出力ｘ−Ｍ２が立下り
パターンの正しいオフセット値を表わしているので，こ
の減算結果ｘ−Ｍ２および対応するパラメータＮ２が選
択される。

【００６８】マルチプレクサ20によって選択された減算
出力Ｍ１−ｘまたはｘ−Ｍ２は適合度メモリ30の下位８
ビットＡ７〜Ａ０のアドレス端子に与えられる。マルチ
プレクサ20によって選択された形状パラメータＮ１また
はＮ２は適合度メモリ30の上位４ビットＡ11〜Ａ８のア
ドレス端子に与えられる。

【００６９】さらに，減算器11のボロウ出力ＢＲ１が適
合度メモリ30の最上位ビットＡ12のアドレス端子に与え
られる。図２に示すように，立上りパターン・データは
アドレス００００ｈ〜０ＦＦＦｈのエリアに，立下りパ
ターン・データはアドレス１０００ｈ〜１ＦＦＦｈのエ
リアにそれぞれ格納されているので，ボロウ出力ＢＲ１
によって立上り，立下りパターン・データのいずれかが
指定されることになる。

【００７０】以上のようにしてアドレス信号が与えられ
ると，適合度メモリ30からはそのアドレスの記憶場所に
格納されている適合度データが読出されて，ゲート回路
40を経て適合度として出力されることになる。

【００７１】図３に示す台形状メンバーシップ関数につ
いて，入力値ｘの座標に応じて出力されるボロウ出力Ｂ
Ｒ１，ＢＲ２，および選択されるマルチプレクサの入力
端子ＡまたはＢが図４にまとめて示されている。適合度
についてメモリとあるのは適合度メモリ30から読出され
た適合度が得られることを示している。

【００７２】入力値ｘがＭ１＜ｘ＜Ｍ２の範囲，すなわ
ち上述した適合度が１である領域にあるときには，両減
算器11，12からボロウ出力ＢＲ１＝１，ＢＲ２＝１が出
力される。このときには，図１に示すＡＮＤゲート50の
出力が１となり，この出力がゲート回路40を構成する８
個のＯＲゲート41のそれぞれの一方の入力端子に与えら
れるので，適合度メモリ30から読出された適合度データ
の値に関係なく，ＦＦｈの出力が得られることになる。

【００７３】図５に示すような三角形状のメンバーシッ
プ関数をつくることも可能である。この場合にはＭ１＝
Ｍ２である。このような形状のメンバーシップ関数につ
いての図１に示す回路の動作がまとめて図６に示されて
いる。

【００７４】図７に示すように，Ｍ２＜Ｍ１となるよう
なメンバーシップ関数の指定も可能である。この場合の
図１の回路の動作が図８にまとめて示されている。

【００７５】適合度メモリ30に立上りパターン・データ
または立下りパターン・データのいずれか一方を記憶し
ておき，これを共用するようにすることもできる。この
場合にはアドレスＡ12は不要となろう。また，基準点と
して適合度が１の入力変数座標が選ばれているが，適合
度が０の立上り開始点もしくは立下り終了点または他の
任意の点を基準点としてもよい。立上り，立下りパター
ンとしては図示のように傾斜直線のみならず，ガウス関
数等の曲線パターンも利用できるのはいうまでもない。

【００７６】図９は適合度演算をソフトウェアで実現し
た場合のＣＰＵによる処理手順を示している。図２に示
す適合度メモリがそのまま用いられている。

【００７７】入力値ｘが読込まれ（ステップ71），基準
点データＭ１，Ｍ２および形状パラメータＮ１，Ｎ２が
読込まれる（ステップ72）。

【００７８】Ｍ１−ｘが演算され，その結果ＳＵＢが負
でないかどうかが調べられる（ステップ74）。減算結果
ＳＵＢが負でなければ，最上位アドレスＡ12に０を，上
位４ビット・アドレスＡ11〜Ａ８にＮ１を，下位８ビッ
ト・アドレスＡ７〜Ａ０に減算結果をそれぞれ代入して
適合度メモリ30をアクセスして適合度を読出す（ステッ
プ77，79）。

【００７９】減算結果が負の場合には，ｘ−Ｍ２が算出
され（ステップ75），同じようにこの減算結果が負でな
いかどうかが判定される（ステップ76）。負でなければ
同じようにして，最上位アドレスＡ12に１を，上位４ビ
ット・アドレスＡ11〜Ａ８にＮ２を，下位８ビット・ア
ドレスＡ７〜Ａ０に減算結果をそれぞれ代入して適合度
メモリ30をアクセスして適合度を読出す（ステップ78，
79）。

【００８０】減算結果が再び負の場合には，適合度とし
てＦＦｈが出力される（ステップ80）。

【００８１】第２実施例 次に第２の発明の実施例について説明する。この第２実
施例は図10から図15に示されている。

【００８２】図10は適合度演算をハードウェアで実現す
る場合の構成を示すものである。適合度演算をソフトウ
ェアで実行する場合の処理の流れは図15に示されてお
り，これについては後述する。これらの図において上述
したものと同一物，同一処理には同一符号が付され，そ
の重複説明が省略される。

【００８３】図13に示すように適合度メモリ30Ａには立
上りパターンと立下りパターンとに共通に用いられる16
種類の傾斜パターン・データが格納されている。

【００８４】図12はこのような傾斜パターンの一つを抜
出して示すものである。実線で示される傾斜パターンが
適合度メモリ30Ａに格納されているものとする。

【００８５】今，適合度メモリ30Ａに格納されている傾
斜パターンの２倍の勾配をもつ傾斜パターン（破線で示
す）をもつメンバーシップ関数を設定したいという要望
があったとする。このような急傾斜のパターンは適合度
メモリ30Ａには格納されていないものとする。

【００８６】このような場合に，上述した減算結果（オ
フセット値）Ｍ１−ｘまたはｘ−Ｍ２を２倍し，この２
倍された値２（Ｍ１−ｘ）または２（ｘ−Ｍ２）をアド
レスとして適合度メモリ30Ａをアクセスして適合度ａ１
を求めれば，この求めた適合度ａ１は傾斜パターンの勾
配を２倍にしたものと実質的に同じになる。

【００８７】第２実施例は，オフセット値を適数倍する
ことにより，作成しうるメンバーシップ関数の種類を一
層増やそうとするものである。

【００８８】この実施例では形状パラメータＮ１とＮ２
がともに６ビットで構成されている。Ｎ１またはＮ２の
上位２ビットがメンバーシップ関数の傾斜を実質的に変
えるための倍率パラメータとして使用される。下位４ビ
ットは第１実施例の場合と同じように，傾斜パターンを
選択するために用いられる。

【００８９】倍率パラメータは２ビットで表わされるか
ら，この実施例では，１倍，２倍，４倍および８倍の傾
斜のバリエーションが得られる。

【００９０】このように勾配が整数倍されるので，適合
度メモリ30Ａには，傾斜の比較的ゆるやかな傾斜パター
ンが設定されている。この実施例では１≦傾き＜２の範
囲で16種類の傾斜パターンが設定されている。具体的に
は，図13に示すように，傾きは，16／16，17／16，18／
16，19／16，20／16，21／16，22／16，23／16，24／1
6，25／16，26／16，27／16，28／16，29／16，30／1
6，31／16である。

【００９１】これらの傾き（Ｎ１またはＮ２の下位４ビ
ットで指定される）と上述した倍率（Ｎ１またはＮ２の
上位２ビットで指定される）とを組合せることにより，
図14に示すように64種類の傾斜パターンが実現される。

【００９２】図10において，マルチプレクサ20Ａにはセ
レクタ21，22に加えてもう一つのセレクタ23が設けられ
ている。セレクタ23の入力端子ＡにはパラメータＮ１の
上位２ビットが，入力端子ＢにはパラメータＮ２の上位
２ビットがそれぞれ与えられる。セレクタ22にはパラメ
ータＮ１，Ｎ２の下位４ビットが与えられる。

【００９３】セレクタ22で選択されたパラメータＮ１ま
たはＮ２の下位４ビット・データは適合度メモリ30Ａの
上位４ビット・アドレスＡ11〜Ａ８として与えられる。

【００９４】セレクタ21で選択された減算結果Ｍ１−ｘ
またはｘ−Ｍ２は，シフト回路60に与えられ，セレクタ
23によって選択されたパラメータＮ１またはＮ２の上位
２ビットで表わされる倍率が乗算される。この乗算は左
シフト処理により行われる。

【００９５】シフト回路60の一例が図11に示されてい
る。パラメータＮ１またはＮ２の上位２ビットはデコー
ダに与えられ，左シフト量を指令する信号に変換されて
８ビット・シフタ61に与えられる。減算結果Ｍ１−ｘま
たはｘ−Ｍ２が８ビット・シフタ61において指令された
シフト量だけ左シフトされ，その結果がゲート回路63に
入力する。この左シフト処理によってオーバ・フローが
生じた場合には，ゲート回路63を構成するＯＲ回路の一
方の入力端子に１の信号が与えられる。したがって，オ
ーバ・フローが生じたときにはシフト回路60の出力はＦ
Ｆｈとなる。オーバ・フローが生じない場合には，左シ
フト処理結果がゲート回路63を経て出力されることにな
る。

【００９６】このシフト回路60の出力は適合度メモリ30
Ａの下位８ビット・アドレスＡ７〜Ａ０として与えられ
る。

【００９７】以上のようにして，適合度メモリ30Ａから
は，パラメータＮ１またはＮ２の下位４ビットによって
指定される傾斜パターンにおいて，シフト回路60から与
えられる相対アドレスの適合度が読出されることにな
る。

【００９８】上述した第１実施例では８Ｋワードのメモ
リを用いて，立上りパターン，立下りパターンをそれぞ
れ16種類ずつ格納している。したがって，得られる組合
せの数は16×16＝256 であり，256 種類（基準点Ｍ１，
Ｍ２によるバリエーションを除く）のメンバーシップ関
数の設定が可能である。

【００９９】これに対して，第２実施例によると，４Ｋ
ワードのメモリを用いて16種類の傾斜パターンが格納さ
れていおり，図14に示すように倍率パラメータとの組合
せにより実質的に64種類の傾斜パターンが得られる。メ
ンバーシップ関数の立上りおよび立下りにこれらを組合
せると，実に64×64＝4096通りのメンバーシップ関数の
実現が可能となる。

【０１００】第２実施例では，立上りパターンと立下り
パターンに共用される傾斜パターンが記憶されている
が，立上りパターン・データと立下りパターン・データ
を別個に適合度メモリに格納してもよいのはいうまでも
ない。また，適合度が０の立上り開始点または立下り終
了点を基準点としてもよい。立上り，立下りパターンと
しては図示のように傾斜直線パターンのみならず，ガウ
ス関数等の曲線パターンも利用できるのはいうまでもな
い。

【０１０１】図15は適合度演算をソフトウェアで実行し
た場合のＣＰＵによる処理手順を示している。図13に示
す適合度メモリがそのまま用いられている。

【０１０２】Ｍ１−ｘが負でなければパラメータＮ１が
Ｎと置かれる（ステップ74，81）。ｘ−Ｍ２が負でなけ
ればパラメータＮ２がＮと置かれる（ステップ76，8
2）。

【０１０３】Ｎの上位２ビットで指定されるシフト量だ
け，減算結果Ｍ１−ｘまたはｘ−Ｍ２が左シフトされる
（ステップ83）。オーバ・フローが生じていなければこ
の左シフト処理結果が用いられ，オーバ・フローしてい
れば減算結果がＦＦｈで置きかえられる（ステップ84，
85）。

【０１０４】Ｎの下位４ビットをアドレスＡ11〜Ａ８，
左シフト処理結果（またはオーバ・フローしたときの値
ＦＦｈ）をアドレスＡ７〜Ａ０として適合度メモリ30Ａ
がアクセスされ，適合度が読出される（ステップ86，7
9）。

【０１０５】Ｍ１−ｘ，ｘ−Ｍ２のいずれもが負である
場合には適合度としてＦＦｈが出力されるのは上述した
通りである（ステップ80）。

【０１０６】このように通常のソフトウェア処理におい
て負担となる乗算，除算が含まれていないので，高速で
効率よく適合度の演算が可能となる。

【図面の簡単な説明】

【図１】第１実施例における適合度演算をハードウェア
で実現するときの回路を示すブロック図である。

【図２】適合度メモリの内容を示す。

【図３】メンバーシップ関数の例と各種パラメータを示
すグラフである。

【図４】図３に示すメンバーシップ関数の場合の図１に
示す回路の動作をまとめたものである。

【図５】メンバーシップ関数の他の例を示すグラフであ
る。

【図６】図５に示すメンバーシップ関数の場合の図１に
示す回路の動作をまとめたものである。

【図７】メンバーシップ関数のさらに他の例を示すグラ
フである。

【図８】図７に示すメンバーシップ関数の場合の図１に
示す回路の動作をまとめたものである。

【図９】第１実施例における適合度演算をソフトウェア
で実現する処理手順を示すフロー・チャートである。

【図１０】第２実施例における適合度演算をハードウェ
アで実現するときの回路を示すブロック図である。

【図１１】シフト回路の具体例を示すブロック図であ
る。

【図１２】傾斜パターンを示すグラフである。

【図１３】適合度メモリの内容を示す。

【図１４】生成される傾斜パターンの組合せをまとめた
ものである。

【図１５】第２実施例における適合度演算をソフトウェ
アで実現するときの処理手順を示すフロー・チャートで
ある。

【符号の説明】

11，12 減算器 20，20Ａ マルチプレクサ 21，22，23 セレクタ 30，30Ａ 適合度メモリ 40，63 ゲート回路 50 ＡＮＤゲート 60 シフト回路 61 ８ビット・シフタ 62 デコーダ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−176935（ＪＰ，Ａ) 特開 平２−93943（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 9/44 554 G05B 13/02 G06F 7/544 G06N 7/02

Claims (44)

(57)【特許請求の範囲】
1. 【請求項１】 複数種類のメンバーシップ関数のそれぞ
   れについてそれらの立上りパターンと立下りパターンの
   メンバーシップ関数値を記憶し，立上りパターンまたは
   立下りパターンの種類を表わす第１の形状のパラメータ
   または第２の形状のパラメータによって指定される複数
   の記憶エリアを備えた適合度メモリを設けて，この適合
   度メモリの各記憶エリアに，立上りパターンまたは立下
   りパターンを表わすメンバーシップ関数値を，第１の基
   準点または第２の基準点からのオフセット値を相対アド
   レスとしてあらかじめ格納しておき， メンバーシップ関数を指定する第１の形状パラメータ，
   第２の形状パラメータ，第１の基準点および第２の基準
   点を与え， 入力値と第１の基準点の座標との上記オフセット値に相
   当する差，および入力値と第２の基準点の座標との上記
   オフセット値に相当する差をそれぞれ演算し， これらの減算結果のうち正しい相対アドレスを示してい
   る減算結果を選択するとともに，第１および第２の形状
   パラメータのうち選択された減算結果に対応する形状パ
   ラメータを選択し， 選択された形状パラメータによって指定される記憶エリ
   アにおいて，選択された減算結果によって指定される相
   対アドレスのメンバーシップ関数値を適合度として上記
   適合度メモリから読出す， 適合度演算方法。
2. 【請求項２】 上記減算結果がいずれも正しい相対アド
   レスを示していない場合には，あらかじめ定められた値
   を適合度とする，請求項１に記載の適合度演算方法。
3. 【請求項３】 上記のあらかじめ定められた値が適合度
   ０または１である請求項２に記載の適合度演算方法。
4. 【請求項４】 上記適合度メモリの記憶エリアに，立上
   りパターンおよび立下りパターンの両方に共通に使用さ
   れるパターンを表わすメンバーシップ関数値を格納して
   おく，請求項１に記載の適合度演算方法。
5. 【請求項５】 上記第１または第２の基準点を表わすデ
   ータが，立上りまたは立下りパターンを表わすメンバー
   シップ関数値の最小値の変数座標である，請求項１に記
   載の適合度演算方法。
6. 【請求項６】 上記第１または第２の基準点を表わすデ
   ータが，立上りまたは立下りパターンを表わすメンバー
   シップ関数値の最大値の変数座標である，請求項１に記
   載の適合度演算方法。
7. 【請求項７】 複数種類のメンバーシップ関数のそれぞ
   れについてそれらの立上りパターンと立下りパターンの
   メンバーシップ関数値を記憶する複数の記憶エリアを備
   え，これらの記憶エリアは立上りパターンまたは立下り
   パターンの種類を表わす第１の形状パラメータまたは第
   ２の形状パラメータによって指定され，各記憶エリアに
   おいて，立上りパターンまたは立下りパターンを表わす
   メンバーシップ関数値が第１の基準点または第２の基準
   点からのオフセット値を相対アドレスとして記憶されて
   いる適合度メモリ， 入力値と第１の基準点の座標との上記オフセット値に相
   当する差を演算する第１の減算手段， 入力値と第２の基準点の座標との上記オフセット値に相
   当する差を演算する第２の減算手段，ならびに上記第１
   および第２の減算手段の減算結果に応答して，上記第１
   および第２の減算手段の減算出力のうち正しい相対アド
   レスを示しているもの，ならびに第１および第２の形状
   パラメータのうち，正しい相対アドレスを示している減
   算出力に対応する形状パラメータを選択して上記適合度
   メモリのアドレスとして与える選択手段を備え， 上記選択手段によって選択された形状パラメータによっ
   て指定される記憶エリアにおいて，上記選択手段によっ
   て選択された減算出力によって指定される相対アドレス
   のメンバーシップ関数値が適合度として上記適合度メモ
   リから読出される， 適合度演算装置。
8. 【請求項８】 上記選択手段は，上記第１および第２の
   減算手段から発生するボロウ出力に応答して，ボロウ出
   力を発生していない減算手段の減算出力を選択する，請
   求項７に記載の適合度演算装置。
9. 【請求項９】 上記第１または第２の減算手段から発生
   するボロウ出力に応じて，上記適合度メモリの立上りパ
   ターンの記憶エリアまたは立下りパターンの記憶エリア
   が選択される，請求項７に記載の適合度演算装置。
10. 【請求項１０】 上記減算結果がいずれも正しい相対ア
    ドレスを示していない場合には，あらかじめ定められた
    値を適合度とする，請求項７に記載の適合度演算装置。
11. 【請求項１１】 上記のあらかじめ定められた値が適合
    度０または１である請求項10に記載の適合度演算装置。
12. 【請求項１２】 上記適合度メモリの記憶エリアに，立
    上りパターンおよび立下りパターンの両方に共通に使用
    されるパターンを表わすメンバーシップ関数値が格納さ
    れている，請求項７に記載の適合度演算装置。
13. 【請求項１３】 上記第１または第２の基準点を表わす
    データが，立上りまたは立下りパターンを表わすメンバ
    ーシップ関数値の最小値の変数座標である，請求項７に
    記載の適合度演算装置。
14. 【請求項１４】 上記第１または第２の基準点を表わす
    データが，立上りまたは立下りパターンを表わすメンバ
    ーシップ関数値の最大値の変数座標である，請求項７に
    記載の適合度演算装置。
15. 【請求項１５】 メンバーシップ関数が上記第１および
    第２の基準点データならびに上記第１および第２の形状
    パラメータによって指定される，請求項７に記載の適合
    度演算装置。
16. 【請求項１６】 複数種類のメンバーシップ関数のそれ
    ぞれについてそれらの立上りパターンと立下りパターン
    のメンバーシップ関数値を記憶する複数の記憶エリアを
    備え，これらの記憶エリアは，立上りパターンまたは立
    下りパターンの種類を表わすとともに上位アドレスを表
    わす第１の形状パラメータまたは第２の形状パラメータ
    によって指定され，各記憶エリアにおいて，立上りパタ
    ーンを表わすメンバーシップ関数値が，立上りパターン
    の頂点の変数座標を第１の基準点として変数が小さくな
    る方向にとったオフセット値を下位相対アドレスとし
    て，立下りパターンを表わすメンバーシップ関数値が，
    立下りパターンの頂点の変数座標を第２の基準点として
    変数が大きくなる方向にとったオフセット値を下位相対
    アドレスとして記憶されている適合度メモリ， 第１の基準点の座標から変数入力値を減算し，その差が
    負になったときに第１のボロウ出力を発生する第１の減
    算回路， 変数入力値から第２の基準点の座標を減算し，その差が
    負になったときに第２のボロウ出力を発生する第２の減
    算回路， 上記第１および第２の減算回路のボロウ出力に応答し
    て，ボロウ出力を発生しない減算回路の減算出力と，そ
    れに対応する第１または第２の形状パラメータとを選択
    して，上記適合度メモリに読出しアドレスとして与える
    選択回路，ならびに上記第１および第２の減算回路の両
    方からボロウ出力が発生したときに，適合度１を表わす
    データを発生する回路， を備えた適合度演算装置。
17. 【請求項１７】 上記適合度メモリの記憶エリアに，立
    上りパターンおよび立下りパターンの両方に共通に使用
    されるパターンを表わすメンバーシップ関数値が格納さ
    れている，請求項16に記載の適合度演算装置。
18. 【請求項１８】 メンバーシップ関数が上記第１および
    第２の基準点を表わすデータならびに上記第１および第
    ２の形状パラメータによって指定される，請求項16に記
    載の適合度演算装置。
19. 【請求項１９】 複数種類のメンバーシップ関数のそれ
    ぞれについてそれらの立上りパターンと立下りパターン
    のメンバーシップ関数値を記憶し，立上りパターンまた
    は立下りパターンの種類を表わす第１の形状パラメータ
    または第２の形状パラメータによって指定される複数の
    記憶エリアを備えた適合度メモリを設けて，この適合度
    メモリの各記憶エリアに，立上りパターンまたは立下り
    パターンを表わすメンバーシップ関数値を，第１の基準
    点または第２の基準点からのオフセット値を相対アドレ
    スとしてあらかじめ格納しておき， メンバーシップ関数を指定する第１の形状パラメータ，
    第２の形状パラメータ，第１の基準点，第２の基準点お
    よび倍率パラメータを与え， 入力値と第１の基準点の座標との上記オフセット値に相
    当する差，および入力値と第２の基準点の座標との上記
    オフセット値に相当する差をそれぞれ演算し， これらの減算結果のうち正しい相対アドレスを示してい
    る減算結果を選択するとともに，第１および第２の形状
    パラメータのうち選択された減算結果に対応する形状パ
    ラメータを選択し， 選択された減算結果に倍率パラメータによって表わされ
    る値を乗算し， 選択された形状パラメータによって指定されるエリアに
    おいて，選択された減算結果の乗算結果によって指定さ
    れる相対アドレスのメンバーシップ関数値を適合度とし
    て上記適合度メモリから読出す， 適合度演算方法。
20. 【請求項２０】 上記減算結果がいずれも正しい相対ア
    ドレスを示していない場合には，あらかじめ定められた
    値を適合度とする，請求項19に記載の適合度演算方法。
21. 【請求項２１】 上記のあらかじめ定められた値が適合
    度０または１である請求項20に記載の適合度演算方法。
22. 【請求項２２】 上記乗算結果が上記適合度メモリのエ
    リアの相対アドレスの最大値を超えた場合には，乗算結
    果を相対アドレスの最大値で置換する，請求項19に記載
    の適合度演算方法。
23. 【請求項２３】 上記乗算を，上記減算結果を表わすデ
    ィジタル・データの左シフト処理により行う，請求項19
    に記載の適合度演算方法。
24. 【請求項２４】 上記第１および第２の形状パラメータ
    が倍率パラメータをその一部に含んでいる，請求項19に
    記載の適合度演算方法。
25. 【請求項２５】 上記適合度メモリの記憶エリアに，立
    上りパターンおよび立下りパターンの両方に共通に使用
    されるパターンを表わすメンバーシップ関数値を格納し
    ておく，請求項19に記載の適合度演算方法。
26. 【請求項２６】 上記第１または第２の基準点を表わす
    データが，立上りまたは立下りパターンを表わすメンバ
    ーシップ関数値の最小値の変数座標である，請求項19に
    記載の適合度演算方法。
27. 【請求項２７】 上記第１または第２の基準点を表わす
    データが，立上りまたは立下りパターンを表わすメンバ
    ーシップ関数値の最大値の変数座標である，請求項19に
    記載の適合度演算方法。
28. 【請求項２８】 複数種類のメンバーシップ関数のそれ
    ぞれについてそれらの立上りパターンと立下りパターン
    のメンバーシップ関数値を記憶する複数の記憶エリアを
    備え，これらの記憶エリアは立上りパターンまたは立下
    りパターンの種類を表わす第１の形状パラメータまたは
    第２の形状パラメータによって指定され，各記憶エリア
    において，立上りパターンまたは立下りパターンを表わ
    すメンバーシップ関数値が第１の基準点または第２の基
    準点からのオフセット値を相対アドレスとして記憶され
    ている適合度メモリ， 入力値と第１の基準点の座標との上記オフセット値に相
    当する差を演算する第１の減算手段， 入力値と第２の基準点の座標との上記オフセット値に相
    当する差を演算する第２の減算手段， 上記第１および第２の減算手段の減算結果に応答して，
    上記第１および第２の減算手段の減算出力のうち正しい
    相対アドレスを示しているもの，および第１および第２
    の形状パラメータのうち，正しい相対アドレスを示して
    いる減算出力に対応する形状パラメータを選択する選択
    手段，ならびに上記選択手段によって選択された減算出
    力と，所与の倍率パラメータによって表わされる値との
    積を演算する乗算手段を備え， 上記選択手段によって選択された形状パラメータによっ
    て指定される上記適合度メモリの記憶エリアにおいて，
    上記乗算手段の乗算出力によって指定される相対アドレ
    スのメンバーシップ関数値が適合度として上記適合度メ
    モリから読出される， 適合度演算装置。
29. 【請求項２９】 上記選択手段は，上記第１および第２
    の減算手段から発生するボロウ出力に応答して，ボロウ
    出力を発生していない減算手段の減算出力を選択する，
    請求項28に記載の適合度演算装置。
30. 【請求項３０】 上記減算結果がいずれも正しい相対ア
    ドレスを示していない場合には，あらかじめ定められた
    値を適合度とする，請求項28に記載の適合度演算装置。
31. 【請求項３１】 上記のあらかじめ定められた値が適合
    度０または１である請求項30に記載の適合度演算装置。
32. 【請求項３２】 上記乗算手段は，乗算結果が上記適合
    度メモリのエリアの相対アドレスの最大値を超えた場合
    には，乗算結果として相対アドレスの最大値を出力す
    る，請求項28に記載の適合度演算装置。
33. 【請求項３３】 上記乗算手段が，上記減算結果を表わ
    すディジタル・データを左シフト処理するビット・シフ
    タを備えている，請求項28に記載の適合度演算装置。
34. 【請求項３４】 上記適合度メモリの記憶エリアに，立
    上りパターンおよび立下りパターンの両方に共通に使用
    されるパターンを表わすメンバーシップ関数値が格納さ
    れている，請求項28に記載の適合度演算装置。
35. 【請求項３５】 上記第１または第２の基準点を表わす
    データが，立上りまたは立下りパターンを表わすメンバ
    ーシップ関数値の最小値の変数座標である，請求項29に
    記載の適合度演算装置。
36. 【請求項３６】 上記第１または第２の基準点を表わす
    データが，立上りまたは立下りパターンを表わすメンバ
    ーシップ関数値の最大値の変数座標である，請求項29に
    記載の適合度演算装置。
37. 【請求項３７】 メンバーシップ関数が上記第１および
    第２の基準点データ，上記第１および第２の形状パラメ
    ータならびに上記倍率パラメータによって指定される，
    請求項29に記載の適合度演算装置。
38. 【請求項３８】 上記第１および第２の形状パラメータ
    が倍率パラメータをその一部に含んでいる，請求項37に
    記載の適合度演算装置。
39. 【請求項３９】 複数種類のメンバーシップ関数のそれ
    ぞれについてそれらの立上りパターンと立下りパターン
    のメンバーシップ関数値を記憶する複数の記憶エリアを
    備え，これらの記憶エリアは，立上りパターンまたは立
    下りパターンの種類を表わすとともに上位アドレスを表
    わす第１の形状パラメータまたは第２の形状パラメータ
    によって指定され，各記憶エリアにおいて，立上りパタ
    ーンを表わすメンバーシップ関数値が，立上りパターン
    の頂点の変数座標を第１の基準点として変数が小さくな
    る方向にとったオフセット値を下位相対アドレスとし
    て，立下りパターンを表わすメンバーシップ関数値が，
    立下りパターンの頂点の変数座標を第２の基準点として
    変数が大きくなる方向にとったオフセット値を下位相対
    アドレスとして記憶されている適合度メモリ， 第１の基準点の座標から変数入力値を減算し，その差が
    負になったときに第１のボロウ出力を発生する第１の減
    算回路， 変数入力値から第２の基準点の座標を減算し，その差が
    負になったときに第２のボロウ出力を発生する第２の減
    算回路， 上記第１および第２の減算回路のボロウ出力に応答し
    て，ボロウ出力を発生しない減算回路の減算出力と，そ
    れに対応する第１または第２の形状パラメータとを選択
    する選択回路， 選択回路によって選択された減算出力と，所与の倍率パ
    ラメータとの積を演算し，この積が上記適合度メモリの
    相対アドレスの最大値を超えている場合には相対アドレ
    スの最大値を，超えていない場合には上記積をそれぞれ
    乗算結果として出力する乗算回路，ならびに上記第１お
    よび第２の減算回路の両方からボロウ出力が発生したと
    きに，適合度１を表わすデータを発生する回路， を備え，上記選択回路によって選択された形状パラメー
    タが上位アドレスとして，上記乗算回路の乗算結果が下
    位相対アドレスとして上記適合度メモリに与えられる， 適合度演算装置。
40. 【請求項４０】 上記適合度１のデータの発生回路は，
    上記第１および第２の減算回路の両方からボロウ出力が
    発生したときに上記適合度メモリから読出された適合度
    データの出力を禁止する，請求項39に記載の適合度演算
    装置。
41. 【請求項４１】 上記乗算回路が，減算出力を表わすデ
    ィジタル・データを倍率パラメータによって表わされる
    量だけ左シフトするビット・シフタを含んでいる，請求
    項39に記載の適合度演算装置。
42. 【請求項４２】 上記適合度メモリに，立上りパターン
    および立下りパターンの両方に共通に使用されるパター
    ンを表わすメンバーシップ関数値が格納されている，請
    求項39に記載の適合度演算装置。
43. 【請求項４３】 メンバーシップ関数が上記第１および
    第２の基準点を表わすデータ，上記第１および第２の形
    状パラメータならびに上記倍率パラメータによって指定
    される，請求項39に記載の適合度演算装置。
44. 【請求項４４】 上記第１および第２の形状パラメータ
    が倍率パラメータをその一部に含んでいる，請求項39に
    記載の適合度演算装置。