JPH0833717B2

JPH0833717B2 - 映像処理装置

Info

Publication number: JPH0833717B2
Application number: JP1337694A
Authority: JP
Inventors: 啓佐敏竹内
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-12-26
Filing date: 1989-12-26
Publication date: 1996-03-29
Anticipated expiration: 2011-03-29
Also published as: JPH03196183A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、一つの映像画面上の一部に他の映像画面を
重畳する映像処理装置に関するものであり、特に、重畳
される画面を正確に位置決めすることができる映像処理
装置に関するものである。

〔従来の技術〕

いわゆるパーソナルコンピュータ（パソコン）の分野
では、パソコン映像中にテレビ映像などを重ねて表示す
るピクチャーインピクチャーと呼ばれる画像処理が行わ
れるようになってきた。すなわち、パソコンとパソコン
モニタとの間に介在し、パソコン映像信号の他に外部か
らの映像信号（たとえばNTSC複合映像信号）を取り込む
ことにより、パソコン映像画面（親画面）の一部に外部
映像信号に基づく画面（子画面）を上から重ねて表示す
る映像処理装置が開発されつつある。この場合、親画面
上での子画面の位置決めは、通常親画面の水平および垂
直同期信号のタイミングを基準にして行われる。

〔発明が解決しようとする課題〕

ところで、親画面がパソコン映像画面である場合に
は、映像信号源であるパソコンの機種によってバックポ
ーチ期間が多少異なる。第９図および第10図はいずれも
パソコン映像信号を示すものであり、第９図（ａ）は輝
度信号、同図（ｂ）は水平同期信号をそれぞれ示してい
る。同図において、期間TI水平バックポーチ期間であ
る。また、第10図（ａ）は水平同期信号、同図（ｂ）は
垂直同期信号をそれぞれ示しており、期間T3を１フィー
ルドの有効走査期間とすると、期間T2が垂直バックポー
チ期間である。この水平バックポーチ期間T1および垂直
バックポーチ期間T2がパソコンの機種によって異なる。

したがって、子画面を作る外部映像信号の挿入タイミ
ングを単純に親画面の水平および垂直同期信号を基準に
して決定する従来の方式では、親画面の信号源であるパ
ソコンの機種によって、親画面上での子画面の位置にバ
ラツキが生じる。

本発明の課題は、このような問題点を解消することに
ある。

〔課題を解決するための手段〕

上記課題を解決するために、本発明の映像処理装置
は、デジタル映像信号を記憶する映像記憶手段と、前記映像記憶手段から読出された第１デジタル映像信
号をD/A変換することによって、第１アナログ映像信号
を生成するD/A変換手段と、前記第１アナログ映像信号と第２アナログ映像信号と
を選択的に切り換えて出力することによって、前記第１
アナログ映像信号と第２アナログ映像信号とを合成する
ミキシング手段と、前記ミキシング手段に選択信号を供給することによっ
て前記合成を制御する制御手段と、を備え、前記制御手段は、前記第２アナログ映像信号の水平同期信号の水平バッ
クポーチ期間と垂直同期信号の垂直バックポーチ期間と
を設定するバックポーチ期間設定手段と、前記第２アナログ映像信号の水平同期信号のエッジか
らクロック信号のパルス数をカウントすることによって
前記水平バックポーチ期間を検出するとともに、前記第
２アナログ映像信号の垂直同期信号のエッジから前記水
平同期信号のパルス数をカウントすることによって前記
垂直バックポーチ期間を検出するバックポーチ検出手段
と、前記第２アナログ映像信号の有効映像範囲の中に前記
第１アナログ映像信号を合成するミキシング領域のバッ
クポーチ期間後のオフセットとして、水平オフセットと
垂直オフセットとを設定するオフセット設定手段と、前記ミキシング領域の水平範囲と垂直範囲とを設定す
るミキシング範囲設定手段と、前記水平バックポーチ期間が終了した後に前記クロッ
ク信号のパルス数をカウントすることによって前記ミキ
シング領域の水平オフセットと水平範囲とをそれぞれ検
出し、前記垂直バックポーチ期間が終了した後に前記水
平同期信号のパルス数をカウントすることによって前記
ミキシング領域の垂直オフセットと垂直範囲とをそれぞ
れ検出するとともに、前記ミキシング領域の範囲内にお
いて前記第１アナログ映像信号を選択することを示す選
択信号を前記ミキシング手段に供給する選択信号供給手
段と、を備える。

〔作用〕

第２映像信号の信号源が異なっても、内部バックポー
チ期間を、そのときの第２映像信号の実際のバックポー
チ期間と一致させることができる。したがって、子画面
を挿入したい位置に関して、親画面の有効領域上での位
置情報を与えれば、正確にその所望の位置に子画面が挿
入され、求める位置と実際の位置にずれは生じない。

〔実施例〕

第１図は本発明の一実施例である映像処理装置のブロ
ック図であり、第２図はその映像処理装置とパソコンお
よびパソコンモニタとの接続関係を示すブロック図であ
る。

映像処理装置１は、パーソナルコンピュータ２から到
来するパソコン映像信号３（RGB輝度信号および垂直・
水平同期信号）と、映像入力端子４から到来するNTSC複
合映像信号５とを入力する。そして、映像処理装置１は
これら２つの映像信号を合成し、パソコン映像信号３の
画面６の中にNTSC複合映像信号５の画面７を挿入した映
像信号８をパソコンモニタ９に出力する。画面７を画面
６の中にどのように挿入するかは、パーソナルコンピュ
ータ２からの指令10に基づいて行われる。NTSC複合映像
信号５は、図示省略したTVチューナやビデオデッキなど
から映像入力端子４に与えられる。

つぎに、映像処理装置１の内部構成を説明する。映像
信号デコーダ21は、映像入力端子４からのNTSC複合映像
信号を入力し、この映像信号からRGB輝度信号および水
平・垂直同期信号を抽出する。A/D変換器（ADC）22は、
映像信号デコーダ21から到来するRGB輝度信号23を、デ
ジタイズ制御部24からのクロック信号CKADのタイミング
でデジタルRGB輝度信号25に変換する。映像メモリ26は9
60行×306列×４ビット構成になっており、これがＲ、
Ｇ、Ｂの各色に対してそれぞれ設けられている。

デジタイズ制御部24は、ADC22にクロック信号CKADを
出力すると共に、映像メモリ26に書込制御信号WETVを出
力する。クロック信号CKADは映像信号デコーダ21からの
水平同期信号に同期した信号であり、水平同期信号の周
期（例えば63.5μｓ）の1/N（Ｎは正の整数）の周期を
持つ。書込制御信号WETVは、ADC22から到来するデジタ
ルRGB輝度信号25の書き込みを許可する信号である。書
込制御信号WETVの具体的な形態は、映像メモリ26の仕様
によって異なるが、一般的には複数の制御信号の集合と
なる。たとえば、映像メモリ26の画面における画素アド
レスを指定あるいは歩進させる信号、映像メモリ26の画
面における画素単位での書き込みを許可する制御信号、
映像メモリ26の画面上における所望の領域のみに書き込
みを許可する制御信号、NTSC複合映像信号５の画面にお
ける水平方向について所望の領域のみの書き込みを許可
する制御信号、同じく垂直方向について所望の領域のみ
の書き込みを許可する制御信号などから構成される。こ
れらの制御信号は、すべてデジタイズ制御部24の内部で
作成される書込基本同期信号を計数し、計数結果が設定
値に達したときに信号レベルを変化させることにより作
成されるものである。これらの設定値はパーソナルコン
ピュータ２からの指令に基づいて調整可能となってい
る。これらの設定値を適当に選択するすることにより、
解像度やアスペクト比などを任意に特定することが可能
となる。また、各制御信号作成のための計数は、NTSC複
合映像信号５の垂直同期信号毎にリセットされる。した
がって、NTSC複合映像信号５のようにフィールド毎に垂
直同期信号が挿入されている2:1インターレース映像信
号の書き込みは、フィールド単位で行われる。

スーパーインポーズ制御部31は、映像メモリ26に格納
された映像データの読出制御を行う。このスーパーイン
ポーズ制御部31は、パーソナルコンピュータ２から指令
された条件に基づいて、映像メモリ26へ読出制御信号を
送出し、D/A変換器（DAC）31へクロック信号CKDAを送出
し、ビデオスイッチ34へスーパーインポーズ許可信号42
を送出する。スーパーインポーズ制御部31による映像デ
ータの読み出しは、デジタイズ制御部24による書き込み
とは完全に独立して行われる。スーパーインポーズ制御
部31の内部構成は第３図と共に後述する。

DAC32は、映像メモリ26から読み出されたデジタルRGB
輝度信号40を、クロック信号CADAのタイミングでサンプ
リングしアナログRGB輝度信号41に変換する。

ビデオスイッチ34は、スーパーインポーズ許可信号42
に基づいてスイッチング制御され、DAC32から出力され
るアナログRGB輝度信号を入力端子35から到来するパソ
コン映像信号３のRGB輝度信号スーパーインポーズし、
新たなRGB輝度信号44として出力する。

映像信号出力端子38は、ビデオスイッチ34からのRGB
輝度信号44と、映像信号入力端子35からの水平・垂直同
期信号とを出力する端子であり、この出力端子38からの
映像信号８（RGB輝度信号および同期信号）はパソコン
モニタ９に与えられる。

ここで、スーパーインポーズ制御部31について詳述す
る。第３図は第１図に示したスーパーインポーズ制御部
31及びその周辺回路のブロック回路図である。ここに示
される映像メモリ26は、ソニー社製CXK1206であり、そ
のデータシート番号71215−STの第27頁〜第31頁には、
読出ポートに係るタイミングチャートが記載されてい
る。使用するポートは上記データシート第２頁のリード
ポート１である。

映像メモリ26では、メモリ駆動クロック信号HDCKがポ
ート１シフト信号端子CKR1に、メモリ垂直／水平リセッ
ト信号MRSTがポート１垂直クリア端子VCLR1に、水平方
向リセット信号HRSTがポート１水平クリア端子HCLR1
に、垂直オフセット信号VOFT又は垂直ラインクロック信
号VLCKがポート１ラインインクリメント端子INC1に、ポ
ート１出力イネーブルRE1（負論理）がポート１出力イ
ネーブル端子RE1（負論理）にそれぞれ与えられる。
又、アナログRGB信号LSMEN（R,G,B中の１データがそれ
ぞれ）がポート１データ出力DO₁₀〜DO₁₃から読み出され
る。

上記各端子に対応するポート１シフト信号CKR1、ポー
ト１垂直クリアVCLR1、ポート１水平クリア信号HCLR1、
ポート１ラインインクリメント信号INC1、ポート１出力
イネーブルRE1（負論理）により、読出制御されるアナ
ログRGB信号LSMEMは、R,G,B毎に例えば４ビットで、そ
れぞれポート１データ出力DO₁₀〜DO₁₃より出力される。

ビデオスイッチ34は切換信号入力端子に入力される切
換信号CNT（＝スーパーインポーズ許可信号42）によ
り、Ａ端子又はＢ端子の入力をコモン端子Ｃから出力す
る。具体的には、切換信号CNTがハイレベル『Ｈ』のと
きにＢ端子の入力を、ローレベル『Ｌ』のときにＡ端子
の入力を、それぞれＣ端子から出力する。

CPUバス610は、パーソナルコンピュータ２に接続され
ている。符号420は水平バックポーチ終了信号HBEを出力
する水平内部バックポーチ設定カウンタを示し、421は
水平基準読出ドットクロック信号HBDCKを出力する水平
基準読出ドットクロック発生器を示し、422は水平読出
開始Ａ信号HRSA及び水平読出方向リセット信号HRSTを出
力する水平読出開始カウンタを示し、423は水平基準開
始Ｂ信号HRSBを出力する水平64クロックカウンタを示
し、424は水平読出回数信号HRTを出力する水平読出回数
カウンタを示し、425は水平読出ドットクロック信号HDD
Aを出力する水平読出ドットクロック発生器を示す。

また、メモリ垂直読出オフセットカウンタ426は水平
基準読出ドットクロック発生器421のカウント数をパー
ソナルコンピュータ２から任意に設定できる機能を有し
ており、垂直読出オフセット信号VROFTを出力する。垂
直内部バックポーチ設定カウンタ427は垂直バックポー
チ終了信号VBEを出力し、垂直読出開始カウンタ428は垂
直読出開始信号VRSを出力し、垂直読出回数カウンタ429
は垂直読出回数信号VRTを出力し、垂直読出ラインクロ
ック発生器430は垂直読出ラインクロック信号VRLCKを出
力する。AND回路431はスーパーインポーズ許可信号SENB
Lを出力し、OR回路432は垂直読出オフセット信号VTOFT
又は垂直読出ラインインクリメント信号VRLCKのいずれ
か一方を、垂直読出クリア信号VCLR1として出力し、NOR
回路433はリードイネーブルRE1信号を出力する。また、
符号434,435はトライステート回路、436はインバータ回
路を示す。

映像入力端子35の一部をなす色入力端子506から到来
するアナログRGB輝度信号はビデオスイッチ34のＡ端子
に与えられる。入力端子35の一部を成す同期端子507か
ら到来する水平同期信号HSPCは、水平内部バックポーチ
設定カウンタ420、水平基準読出ドットクロック発生器4
21、水平読出開始カウンタ422、水平64クロックカウン
タ423、水平読出回数カウンタ424、水平読出ドットクロ
ック425、垂直内部バックポーチ設定カウンタ427、垂直
読出開始カウンタ428、垂直読出回数カウンタ429、垂直
読出ラインクロック発生器430に与えられると共に、出
力端子38の一部をなす同期信号端子490へ送出される。
また、入力端子35の一部を成す同期端子508から到来す
る垂直同期信号VSPCは、映像メモリ26、垂直オフセット
カウンタ426、垂直内部バックポーチ設定カウンタ427、
垂直読出開始カウンタ428、垂直読出回数カウンタ429、
垂直読出ラインクロック発生器430に与えられると共
に、出力端子38の一部をなす同期信号端子491へ送出さ
れる。

水平内部バックポーチ設定カウンタ420、水平読出開
始カウンタ422、水平64クロックカウンタ423及び水平読
出回路カウンタ424は、水平同期信号HSPCによりそのカ
ウント値がそれぞれリセットされる。垂直読出オフセッ
トカウンタ426、垂直内部バックポーチ設定カウンタ42
7、垂直読出カウンタ428および垂直読出回数カウンタ42
9は、垂直同期信号VSPCによりそのカウント値がそれぞ
れリセットされる。

水平基準読出ドットクロック発生器421より発生され
た信号HBDCKは、水平内部バックポーチ設定カウンタ42
0、水平読出開始カウンタ422、水平64クロックカウンタ
423、水平読出回数カウンタ424、垂直読出オフセットカ
ウンタ426に与えられると共に、トライステート回路435
を介して映像メモリ26のクロック信号HDCKとして、映像
メモリ26のポート１シフト信号端子CKR1に送出される。

また、水平読出ドットクロック発生器425は水平同期
信号HSPCに同期し、水平同期信号HSPCの周波数のN₁倍の
周波数の信号を出力するPLL回路により構成されてお
り、水平読出ドットクロック信号HDDAを出力する。この
水平読出ドットクロック発生器425で発生した水平読出
ドットクロック信号HDDAは、トライステート回路434を
介して映像メモリ26のクロック信号HDCKとして映像メモ
リ26のポート１シフト信号端子CKR1及びDAC410へ与えら
れ、ディジタルRGB輝度信号LSMEMの読出クロック信号及
びDAC410の変換クロック信号として用いられる。

更に、垂直読出ラインクロック発生器430は垂直同期
信号VSPCに同期し、垂直同期信号VSPCの周波数のN₂倍の
周波数の信号を出力するPLL回路により構成されてお
り、垂直読出ラインクロック信号VRLCKを出力する。こ
の垂直読出ラインクロック発生器430で発生した垂直読
出ラインクロック信号VRLCKは、映像メモリ26のクロッ
ク信号HDCKと同期しており、OR回路432を介して映像メ
モリ26の垂直方向のアドレスであるラインアドレスを進
めるポート１ラインインクリメント端子INC1に与えられ
ると共に、OR回路432、NOR回路433を介してポート１出
力イネーブルRE1端子（負論理）へ与えられる。

スーパーインポーズ制御部31は、これら水平基準読出
ドットクロック信号HBDCK、水平読出ドットクロック信
号HDDA及び垂直読出ラインクロック信号VRLCKにより、
基本的なタイミングを得ている。

また、垂直読出オフセットカウンタ426は映像メモリ2
6の読出開始オフセット点を決めるため、垂直同期信号V
SPCによりカウント値がリセットされた後に、水平基準
読出ドットクロック発生器421から出力される水平基準
読出ドットクロック信号HBDCKに同期しながら、映像メ
モリ26の垂直方向のラインアドレスを歩進する垂直オフ
セット信号VOFTをOR回路432へ送出する。

更に、垂直内部バックポーチ設定カウンタ427にはア
ナログRGB輝度信号LSPCの垂直バックポーチ領域を削除
させるためのカウンタがある。第４図は、垂直内部バッ
クポーチ設定カウンタ427の内部構成を示すブロック図
であり、カウンタ回路601、比較回路602および設定値記
憶回路603で構成されている。カウンタ601は入力端子60
5に与えられる水平同期信号HSPCのクロック数をカウン
トする。一方、設定値記憶部603には、パーソナルコン
ピュータ２から与えられる数値が記憶されている。この
数値は、水平同期信号HSPCの周期を乗じた値がパーソナ
ルコンピュータ２の出力するパソコン映像信号の垂直バ
ックポーチとなるように、パーソナルコンピュータ２か
ら与えられる。比較回路602では、設定値記憶部603から
の値とカウンタ601からの値を比較し、カウンタ601から
の値が設定値記憶部603からの値と一致したときに、一
致信号608を出力する。この一致信号608は垂直バックポ
ーチ終了信号VBEとして出力端子607から出力される。な
お、カウンタ601は、入力端子606からの垂直同期信号VS
PCによりリセットされる。

垂直内部バックポーチ設定カウンタ427がこのように
構成されているので、パソコン映像信号の垂直バックポ
ーチ期間を過ぎた時点と、垂直バックポーチ終了信号VB
Eが垂直読出開始カウンタ428へ出力される時点（垂直内
部バックポーチ終了時点）とが一致している。垂直読出
開始カウンタ428は、この許可信号（垂直バックポーチ
終了信号VBE）を受けて、水平同期信号HSPCのクロック
数をカウントし、映像メモリ26からの垂直方向に対する
読出開始許可信号（垂直読出開始信号）をVRS垂直読出
回数カウンタ429へ出力する。垂直読出回数カウンタ429
は垂直読出開始カウンタ428から送出される許可信号
（制御信号VRS）を受けて、水平同期信号HSPCのクロッ
ク数をカウントし、映像メモリ26からの垂直方向に対す
る読出期間を示す信号、すなわち垂直読出回数信号VRT
をAND回路431へ出力する。

そして、以上に説明した垂直読出オフセットカウンタ
426、垂直内部バックポーチ設定カウンタ427、垂直読出
開始カウンタ428、垂直読出回数カウンタ429及び垂直読
出ラインクロック発生器430により、映像メモリ26に対
する垂直方向の読出し制御が行われる。

なお、垂直読出オフセットカウンタ426がカウントす
る水平基準読出ドットクロック信号HBDCKのクロック
数、垂直読出開始カウンタ428がカウントする水平同期
信号HSPCのクロック数及び垂直読出回数カウンタ429が
カウントする水平同期信号HSPCのクロック数は、垂直内
部バックポーチ設定カウンタ427と同様にパーソナルコ
ンピュータ２の命令によりそれぞれ所要の値が設定され
る。

一方、水平内部バックポーチ設定カウンタ420は、水
平基準読出ドットクロック発生器421から送出される水
平基準読出ドットクロック信号HBDCKのクロック数をカ
ウントし、水平バックポーチ終了信号HBEを出力する。
この水平内部バックポーチ設定カウンタ420は、第４図
に示す垂直内部バックポーチ設定カウンタ427と同じ内
部構成を有しているので、あえてその図示は省略し、第
４図を代用して説明する。水平基準読出ドットクロック
信号HBDCKは入力端子605に与えられ、カウンタ601のカ
ウント数が設定値記憶部603に記憶された値に一致した
ときに比較回路602から一致信号608が出力される。一致
信号608は水平バックポーチ終了信号HBEとして出力端子
607から出力される。出力端子607は水平読出開始カウン
タ422に入力端子に接続されている。設定値記憶部603に
記憶される値は、パーソナルコンピュータ２から与えら
れる。この値は、水平基準読出ドットクロック信号HBDC
Kの周期を乗じた値がパソコン映像信号の水平バックポ
ーチと一致するようにパーソナルコンピュータ２によっ
て与えられる。なお、カウンタ601は、入力端子606に与
えられる水平同期信号HSPCによりリセットされる。

水平読出開始カウンタ422は、水平基準読出ドットク
ロック発生器421から送出される水平基準読出ドットク
ロック信号HBDCKのクロック数を水平バックポーチ終了
信号HBEを入力してからカウントを始め、カウント数が
設定値に達すると映像メモリ26の水平方向に対する読出
開始許可信号（水平読出開始Ａ信号HRSA）を水平64クロ
ックカウンタ423へ送出する。水平64クロックカウンタ4
23は水平読出開始カウンタ422から送出される許可信号
（水平読出開始Ａ信号HRSA）を受けて、水平基準読出ド
ットクロック発生器421から出力される水平基準読出ド
ットクロック信号HBDCKのクロック数をカウントする。
そして、そのカウント値が映像メモリ26の読出時の特性
である64クロックになると、水平読出開始Ｂ信号HRSBを
水平読出回数カウンタ424及びAND回路431へ出力する。
水平読出回数カウンタ424は水平基準読出ドットクロッ
ク発生器421から送出される水平基準読出ドットクロッ
ク信号HBDCKのクロック数をカウントし、映像メモリ26
の水平方向に対する読出期間の許可信号（水平読出回数
信号HRT）をAND回路431へ送出する。

かくして、水平内部バックポーチ設定カウンタ420、
水平読出開始カウンタ422、水平64クロックカウンタ192
及び水平読出回数カウンタ424により、映像メモリ26に
対する水平方向の読出制御が行われる。なお、水平読出
開始カウンタ422がカウントする水平基準読出ドットク
ロック信号HBDCKのクロック数、水平読出回数カウンタ4
24がカウントする基準ドットクロック信号HBDCKのクロ
ック数は、水平内部バックポーチ設定カウンタ420のク
ロック数と同様にパーソナルコンピュータ２によりそれ
ぞれ所要の値に設定される。

次に、スーパーインポーズ制御部31の動作について、
第５図、第６図、第７図及び第８図を参照して説明す
る。なお、第５図は映像メモリ26の垂直方向の読出許可
のタイミングチャートであり、第６図は映像メモリ26の
垂直オフセットのタイミングチャートであり、第７図は
映像メモリ26の水平方向の読出許可のタイミングチャー
トであり、第８図は映像メモリ26の水平方向の読み出し
のタイミングチャートである。

まず、映像メモリ26の垂直方向の読出許可について、
第５図を参照して説明する。

垂直同期信号VSPCがハイレベル『Ｈ』になると（第５
図（ａ）参照）、垂直内部バックポーチ設定カウンタ42
7、垂直読出開始カウンタ428及び垂直読出回数カウンタ
429がリセットされ、垂直バックポーチ終了信号VBE、垂
直読出開始信号VRS及び垂直読出回数信号VRTがそれぞれ
ローレベル『Ｌ』になり（第５図（ｄ），（ｅ），
（ｆ）参照）、垂直内部バックポーチ設定カウンタ427
が水平同期信号HSPCのクロック数をカウントし、所定の
値に達すると垂直バックポーチ終了信号VBEをハイレベ
ル『Ｈ』にする（第５図（ｄ）参照）。垂直バックポー
チ終了信号VBEがハイレベル『Ｈ』になると、垂直読出
開始カウンタ428が水平同期信号HSPCのクロック数のカ
ウントを開始する。そして、垂直読出開始カウンタ428
がパーソナルコンピュータ２の設定した値をカウントす
ると、垂直読出開始信号VRSをハイレベル『Ｈ』にする
（第５図（ｅ）参照）。垂直読出開始信号VRSがハイレ
ベル『Ｈ』になると、映像メモリ26の垂直方向に対し
て、ディジタルRGB信号LSMEMの読み出しの開始が許可さ
れたことになるので、垂直読出回数カウンタ429が水平
同期信号HSPCのクロック数のカウントを開始する。垂直
読出回数カウンタ429がパーソナルコンピュータ２によ
り設定された値をカウントすると、垂直読出回数信号VR
Tをハイレベル『Ｈ』にする（第５図（ｆ）参照）。

垂直読出開始信号VRSがハイレベル『Ｈ』であり、か
つ垂直読出回数信号VRTがローレベル『Ｌ』である期間
において、水平読出開始Ｂ信号HRSBがハイレベル
『Ｈ』、水平読出回数信号HRTがローレベル『Ｌ』であ
れば、AND回路431からハイレベル『Ｈ』のスーパーイン
ポーズ許可信号SENBLが出力される。従って、映像メモ
リ26では、この間の垂直方向の読出許可に基づいてディ
ジタルRGB信号LSMEMの読み出しが行われる。

次に、映像メモリ26の垂直オフセットについて、第６
図を参照して説明する。

垂直同期信号VSPCがハイレベル『Ｈ』になると（第６
図（ａ）参照）、垂直読出オフセットカウンタ426はリ
セットされた後、水平基準読出ドットクロック信号HBDC
Kのクロック数のカウントを開始する。この垂直読出オ
フセットカウンタ426がパーソナルコンピュータ２の設
定した値をカウントしながら、垂直読出オフセット信号
VROFTをOR回路432を介して映像メモリ26のポートライン
インクリメントINC1に与え（第６図（ｃ）参照）、映像
メモリ26の垂直方向の読出アドレス値をオフセットす
る。

そのとき、NOR回路433に垂直同期信号VSPC及び垂直読
出オフセット信号VROFTが与えられているので、リード
イネーブル信号RE1（負論理）が映像メモリ26のリード
イネーブル端子RE1（負論理）に与えられ、読出し可と
される。そして、パーソナルコンピュータ２により設定
された値をカウントすると垂直オフセットがなされるた
め、垂直読出オフセットカウンタ426は垂直読出オフセ
ット信号VROFTの出力を次の垂直同期信号VSPCの到来ま
で停止する。

次に、映像メモリ26の水平方向の読出し許可につい
て、第７図を参照して説明する。

水平同期信号HSPCが出力されると、水平内部バックポ
ーチ設定カウンタ420、水平読出開始カウンタ422、水平
64クロックカウンタ423及び水平読出回数カウンタ424が
リセットされ、水平バックポーチ終了信号HRB、水平読
出開始Ａ信号HRSA、水平読出開始Ｂ信号HRSB及び水平読
出回数信号HRTがローレベル『Ｌ』になる（第７図
（ｄ），（ｅ），（ｆ），（ｇ）参照）。そこで、水平
内部バックポーチ設定カウンタ420は、水平基準読出ド
ットクロック発生器421が出力する水平基準読出ドット
クロック信号HBDCKのクロック数をカウントし、そのカ
ウント値がパーソナルコンピュータ２によって設定した
値になると、水平バックポーチ終了信号HRBをハイレベ
ル『Ｈ』にする（第７図（ｄ）参照）。この時点は、入
力端子35から入力されるパソコン映像信号の水平バック
ポーチの終了時点と一致している。水平バックポーチ終
了信号HRBがハイレベル『Ｈ』になると、水平読出開始
カウンタ422は水平基準読出ドットクロック信号HBDCKの
クロック数をカウントし、そのカウント値が予め設定し
た値になると、水平読出開始Ａ信号HRSAをハイレベル
『Ｈ』にする（第７図（ｅ）参照）。水平読出開始Ａ信
号HRSAがハイレベル『Ｈ』になると、水平64クロックカ
ウンタ423が基準読出ドットクロック信号HBDCKのクロッ
ク数のカウントを開始し、そのカウント値が64になる
と、水平読出開始Ｂ信号HRSBをハイレベル『Ｈ』にする
（第７図（ｆ）参照）。なお、水平64クロックカウンタ
423は映像メモリ26の特性上、「64」のカウント値で水
平読出開始Ｂ信号HRSBをハイレベル『Ｈ』を生じるもの
で、64に限る訳ではない。

上記水平読出開始Ｂ信号HRSBがハイレベル『Ｈ』にな
ると、映像メモリ26の水平方向の読出が許可されたこと
になり、水平読出回数カウンタ424は水平基準読出ドッ
トクロック信号HBDCKのクロック数のカウントを開始
し、そのカウント値が予め設定した値になると、水平読
出回数信号HRTをハイレベル『Ｈ』にする（第７図
（ｇ）参照）。

垂直読出開始信号VRSがハイレベル『Ｈ』、垂直読出
回数信号VRTがローレベル『Ｌ』であるときに、水平読
出開始Ｂ信号HRSBがハイレベル『Ｈ』であり、かつ水平
読出回数信号HRTがローレベル『Ｌ』である期間だけ、
水平読出回数信号HRTを受けるAND回路431からは、ハイ
レベル『Ｈ』のスーパーインポーズ許可信号信号SENBL
が出力される。

次に、映像メモリ26の水平方向の読み出しについて、
第８図を参照して説明する。

スーパーインポーズ許可信号SENBLがハイレベル
『Ｈ』となり（第８図（ｃ）参照）、水平読出ドットク
ロック発生器425が出力する水平読出ドットクロック信
号HDDAのクロックに基づいて（第８図（ｂ）参照）、映
像メモリ26からのディジタル信号LSMEMの読み出及びDAC
32のアナログ変換が行われる。このときのリードイネー
ブル信号RE1も示されている（第８図（ｄ）参照）。

一方、前述のように色入力端子506から到来するアナ
ログRGB信号LSPCはビデオスイッチ34のＡ点に入力され
る。又、映像メモリ26から読み出され、DAC32によりア
ナログ変換されたアナログRGB信号LSDAはビデオスイッ
チ34のＢ点に入力されている。従って、スーパーインポ
ーズ許可信号SENBLによるビデオスイッチ34の切り換え
により、ビデオスイッチ34の出力であるアナログRGB信
号LSMONは、色入力端子506から到来するアナログRGB信
号LSPCに対応する画像の中に、アナログ変換されたRGB
信号LSDAに対応する画像をスーパーインポーズした画像
に対応する信号LSMONとして、出力端子505から出力され
る。また、アナログRGB信号LSMONの出力とともに、水平
同期信号及び垂直同期信号VSPCも出力端子38（出力端子
505を含む）から出力される。

なお、上述したタイミングチャートは、一例であり、
各信号が正論理又は負論理であっても上述した動作をす
ることができる。

又、第３図の構成から判るように、ハイレベル『Ｈ』
のスーパーインポーズ許可信号SENBLがNOT回路436を介
してトライステート回路434に出力されているときは、
トライステート回路434が動作して、水平読出ドットク
ロック信号HDDAが駆動クロック信号HDCKとして送出され
る。逆に、スーパーインポーズ許可信号SENBLがローレ
ベル『Ｌ』のときは、トライステート回路435が動作し
て、水平基準読出ドットクロック信号HBDCKが駆動クロ
ック信号HDCKとして映像メモリ26へ与えられている。す
なわち、スーパーインポーズ許可信号SENBLがハイレベ
ル『Ｈ』でスーパーインポーズが行われるときには、水
平読出ドットクロック発生器425から出力される水平読
出ドットクロックHDDAにより映像メモリ26がアクセスさ
れて、スーパーインポーズに十分な速度でディジタルRG
B信号LSMEMの読出しが行われる。一方、スーパーインポ
ーズ許可信号SENBLがローレベル『Ｌ』でスーパーイン
ポーズで行われないときには、水平基準読出ドットクロ
ック発生器421から出力される水平読出ドットクロックH
DDAより100倍周波数が高い水平基準読出ドットクロック
HBDCKにより映像メモリ26がアクセスされて、垂直読出
オフセット点までのアドレスの歩進や、スーパーインポ
ーズが行われない水平／垂直領域のディジタルRGB信号
のいわば読み飛しが行われ、次のスーパーインポーズ許
可信号SENBLがハイレベル『Ｈ』となるタイミングに備
えることになる。

かかる動作により、第２図のパソコンモニタ９に示す
ようにパソコン映像信号による親画面６の中に外部から
の映像信号による子画面７を挿入した複合画面を得るこ
とができる。

〔発明の効果〕

以上説明したように本発明の画像処理装置によれば、
予め親画面の映像信号のバックポーチ期間に関する情報
を与えておき、その後は子画面を挿入したい位置に関し
て、親画面の有効領域上での位置情報を与えれば、その
つど正確にその所望の位置に子画面が挿入され、常に求
める位置と実際の位置にずれは生じない。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
この実施例の適用例を示すブロック図、第３図はスーパ
ーインポーズ制御部の内部構成を示すブロック図、第４
図は垂直および水平内部バックポーチ設定カウンタの内
部構成を示すブロック図、第５図から第８図はそれぞれ
スーパーインポーズ制御部の動作を示す波形図、第９図
は水平パソコン映像信号を示す波形図、第10図は垂直パ
ソコン映像信号を示す波形図である。１……映像処理装置、２……パーソナルコンピュータ、
３……パソコン映像信号、５……NTSC複合映像信号、６
……親画面、７……子画面、９……パソコンモニタ、21
……映像信号デコーダ、22……ADC、24……デジタイズ
制御部、26……映像メモリ、31……スーパーインポーズ
制御部、32……DAC、34……ビデオスイッチ、35……映
像入力端子、38……映像出力端子、420……水平内部バ
ックポーチ設定カウンタ、427……垂直内部バックポー
チ設定カウンタ、601……カウンタ、602……比較回路、
603……設定値記憶部。

Claims

【特許請求の範囲】

【請求項１】デジタル映像信号を記憶する映像記憶手段
と、前記映像記憶手段から読出された第１デジタル映像信号
をD/A変換することによって、第１アナログ映像信号を
生成するD/A変換手段と、前記第１アナログ映像信号と第２アナログ映像信号とを
選択的に切り換えて出力することによって、前記第１ア
ナログ映像信号と第２アナログ映像信号とを合成するミ
キシング手段と、前記ミキシング手段に選択信号を供給することによって
前記合成を制御する制御手段と、を備え、前記制御手段は、前記第２アナログ映像信号の水平同期信号の水平バック
ポーチ期間と垂直同期信号の垂直バックポーチ期間とを
設定するバックポーチ期間設定手段と、クロック信号のパルス数を前記第２アナログ映像信号の
水平同期信号のパルス位置からカウントすることによっ
て前記水平バックポーチ期間を検出するとともに、前記
第２アナログ映像信号の垂直同期信号のパルス位置から
前記水平同期信号のパルス数をカウントすることによっ
て前記垂直バックポーチ期間を検出するバックポーチ検
出手段と、前記第２アナログ映像信号の有効映像範囲の中に前記第
１アナログ映像信号を合成するミキシング領域のバック
ポーチ期間後のオフセットとして、水平オフセットと垂
直オフセットとを設定するオフセット設定手段と、前記ミキシング領域の水平範囲と垂直範囲とを設定する
ミキシング範囲設定手段と、前記水平バックポーチ期間が終了した後に前記クロック
信号のパルス数をカウントすることによって前記ミキシ
ング領域の水平オフセットと水平範囲とをそれぞれ検出
し、前記垂直バックポーチ期間が終了した後に前記水平
同期信号のパルス数をカウントすることによって前記ミ
キシング領域の垂直オフセットと垂直範囲とをそれぞれ
検出するとともに、前記ミキシング領域の範囲内におい
て前記第１アナログ映像信号を選択することを示す選択
信号を前記ミキシング手段に供給する選択信号供給手段
と、を備える映像処理装置。