JPH08331597A - Ａ／ｄ変換装置及びａ／ｄ変換処理方法 - Google Patents
Ａ／ｄ変換装置及びａ／ｄ変換処理方法Info
- Publication number
- JPH08331597A JPH08331597A JP7130656A JP13065695A JPH08331597A JP H08331597 A JPH08331597 A JP H08331597A JP 7130656 A JP7130656 A JP 7130656A JP 13065695 A JP13065695 A JP 13065695A JP H08331597 A JPH08331597 A JP H08331597A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- sampling clock
- pll
- time stability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 入力信号に応じて適切なサンプリングクロッ
クを用いてＡ／Ｄ変換を行う。 【構成】 第一Ｎ倍ＰＬＬ回路５１には発振可能な周波
数範囲が狭い発振回路が採用され、第二Ｎ倍ＰＬＬ回路
５２には発振可能な周波数範囲が広い回路が採用され
る。第一Ｎ倍ＰＬＬ回路５１及び第二Ｎ倍ＰＬＬ回路５
２は水平同期分離回路４から出力された水平同期信号Ｈ
Ｓを逓倍してそれぞれサンプリングクロックφ1 ，φ2
を生成する。アナログビデオ信号の時間的安定性の良／
否に対応してそれぞれサンプリングクロックφ1 ，φ2
が、切り換え手段７における切り換え動作によって、Ａ
／Ｄ変換器２へと伝達される。 【効果】 入力信号の時間的安定性が不良であってもＰ
ＬＬのロックが外れることとがなく、かつ入力信号の時
間的安定性が良好な場合には高品位の出力信号を得るこ
とができる。
クを用いてＡ／Ｄ変換を行う。 【構成】 第一Ｎ倍ＰＬＬ回路５１には発振可能な周波
数範囲が狭い発振回路が採用され、第二Ｎ倍ＰＬＬ回路
５２には発振可能な周波数範囲が広い回路が採用され
る。第一Ｎ倍ＰＬＬ回路５１及び第二Ｎ倍ＰＬＬ回路５
２は水平同期分離回路４から出力された水平同期信号Ｈ
Ｓを逓倍してそれぞれサンプリングクロックφ1 ，φ2
を生成する。アナログビデオ信号の時間的安定性の良／
否に対応してそれぞれサンプリングクロックφ1 ，φ2
が、切り換え手段７における切り換え動作によって、Ａ
／Ｄ変換器２へと伝達される。 【効果】 入力信号の時間的安定性が不良であってもＰ
ＬＬのロックが外れることとがなく、かつ入力信号の時
間的安定性が良好な場合には高品位の出力信号を得るこ
とができる。
Description
【０００１】
【産業上の利用分野】この発明はＡ／Ｄ変換技術に関す
るものであり、特にアナログビデオ信号をＡ／Ｄ変換し
て記録するディジタル方式の磁気記録再生装置におい
て、入力信号に応じて最適なＡ／Ｄ変換用のサンプリン
グクロックを生成する方法及びそれを用いた磁気記録再
生装置に関するものである。
るものであり、特にアナログビデオ信号をＡ／Ｄ変換し
て記録するディジタル方式の磁気記録再生装置におい
て、入力信号に応じて最適なＡ／Ｄ変換用のサンプリン
グクロックを生成する方法及びそれを用いた磁気記録再
生装置に関するものである。
【０００２】
【従来の技術】ビデオ信号をＡ／Ｄ変換する場合には一
般に水平同期信号のＮ倍のサンプリングクロックをＰＬ
Ｌ回路を用いて生成する。これはＡ／Ｄ変換したビデオ
データの画素を対応する画面の上下に整合性良く並ば
せ、デジタルデータ処理が良好に行われるようにし、Ｄ
／Ａ変換で戻した画面の品質を良くするためである（例
えば「やさしいデジタルビデオ技術」榎並和雄著、日本
放送出版協会第７３頁乃至第７５頁を参照）。例えば国
際規格の４−２−２コンポーネント符号化において、Ｎ
ＴＳＣ信号ではＮ＝８５８とされ、サンプリングクロッ
クの周波数は１３．５ＭＨｚが選択されている。
般に水平同期信号のＮ倍のサンプリングクロックをＰＬ
Ｌ回路を用いて生成する。これはＡ／Ｄ変換したビデオ
データの画素を対応する画面の上下に整合性良く並ば
せ、デジタルデータ処理が良好に行われるようにし、Ｄ
／Ａ変換で戻した画面の品質を良くするためである（例
えば「やさしいデジタルビデオ技術」榎並和雄著、日本
放送出版協会第７３頁乃至第７５頁を参照）。例えば国
際規格の４−２−２コンポーネント符号化において、Ｎ
ＴＳＣ信号ではＮ＝８５８とされ、サンプリングクロッ
クの周波数は１３．５ＭＨｚが選択されている。
【０００３】図１７はサンプリングクロックφ0 を用い
てＡ／Ｄ変換を行うＡ／Ｄ変換装置２００の基本的な構
成を例示するブロック図である。
てＡ／Ｄ変換を行うＡ／Ｄ変換装置２００の基本的な構
成を例示するブロック図である。
【０００４】アナログ信号入力端子１にはアナログビデ
オ信号が与えられ、Ａ／Ｄ変換器２によってＡ／Ｄ変換
されたディジタルビデオ信号がディジタル信号出力端子
３へと伝達される。
オ信号が与えられ、Ａ／Ｄ変換器２によってＡ／Ｄ変換
されたディジタルビデオ信号がディジタル信号出力端子
３へと伝達される。
【０００５】アナログビデオ信号は水平同期分離回路４
によって水平同期信号ＨＳが抽出され、Ｎ倍ＰＬＬ回路
６は水平同期信号ＨＳに基づいてサンプリングクロック
φ0を生成する。
によって水平同期信号ＨＳが抽出され、Ｎ倍ＰＬＬ回路
６は水平同期信号ＨＳに基づいてサンプリングクロック
φ0を生成する。
【０００６】Ｎ倍ＰＬＬ回路６の主構成の一部である発
振回路においては、サンプリングクロックφ0 のジッタ
ー（サンプリングクロックのパルス波形の時間軸方向の
変動）を低減するため、通常は水晶発振回路が用いられ
ている。水晶発振回路は発振可能な周波数範囲が狭いと
いう特徴を有するのでジッターは低減できるが、逆にこ
の特徴故に、その発振回路をもとに構成されたＰＬＬ回
路の引き込み可能な周波数範囲が狭いという欠点を有し
ている。
振回路においては、サンプリングクロックφ0 のジッタ
ー（サンプリングクロックのパルス波形の時間軸方向の
変動）を低減するため、通常は水晶発振回路が用いられ
ている。水晶発振回路は発振可能な周波数範囲が狭いと
いう特徴を有するのでジッターは低減できるが、逆にこ
の特徴故に、その発振回路をもとに構成されたＰＬＬ回
路の引き込み可能な周波数範囲が狭いという欠点を有し
ている。
【０００７】従って、入力されるビデオ信号が民生用Ｖ
ＴＲの再生信号のように時間的に不安定な場合にはＰＬ
Ｌがロックしない、若しくはしにくくなる。このため、
業務用ディジタルＶＴＲの入力段のＡ／Ｄ変換装置にお
いてはＰＬＬ回路が水晶発振回路を採用している一方
で、入力信号の時間的不安定さを是正するために、入力
信号時間軸を補正するタイムベースコレクタをＡ／Ｄ変
換装置の前段に設けるのが通例である。つまりコストが
高くなる。
ＴＲの再生信号のように時間的に不安定な場合にはＰＬ
Ｌがロックしない、若しくはしにくくなる。このため、
業務用ディジタルＶＴＲの入力段のＡ／Ｄ変換装置にお
いてはＰＬＬ回路が水晶発振回路を採用している一方
で、入力信号の時間的不安定さを是正するために、入力
信号時間軸を補正するタイムベースコレクタをＡ／Ｄ変
換装置の前段に設けるのが通例である。つまりコストが
高くなる。
【０００８】勿論、ＰＬＬ回路における発振回路として
ＬＣ（インダクタとキャパシタ）発振回路やＲＣ（抵抗
とキャパシタ）発振回路を採用することができる。しか
し、これらの発振回路は水晶発振回路とは逆に、発振可
能な周波数範囲が広いという特徴を有するので、引き込
み周波数を広くしてＰＬＬがロックできる周波数範囲を
広げることはできるが、生成されるサンプリングクロッ
クφ0 のジッターが増大し、Ａ／Ｄ変換によって戻した
ビデオ画像の画素の並びが悪く、いわゆる品位が劣化す
るという弊害を招来してしまう。
ＬＣ（インダクタとキャパシタ）発振回路やＲＣ（抵抗
とキャパシタ）発振回路を採用することができる。しか
し、これらの発振回路は水晶発振回路とは逆に、発振可
能な周波数範囲が広いという特徴を有するので、引き込
み周波数を広くしてＰＬＬがロックできる周波数範囲を
広げることはできるが、生成されるサンプリングクロッ
クφ0 のジッターが増大し、Ａ／Ｄ変換によって戻した
ビデオ画像の画素の並びが悪く、いわゆる品位が劣化す
るという弊害を招来してしまう。
【０００９】
【発明が解決しようとする課題】上記のように、Ａ／Ｄ
変換後の信号の品位を良好にするためにＰＬＬ回路にお
いて水晶発振回路を採用すればＰＬＬ回路の周波数の引
き込み範囲が狭くなり、この引き込み範囲を広くするた
めにＰＬＬ回路内の発振回路としてＬＣ発振回路或いは
ＲＣ発振回路を採用すればＡ／Ｄ変換後の品位が悪くな
る。
変換後の信号の品位を良好にするためにＰＬＬ回路にお
いて水晶発振回路を採用すればＰＬＬ回路の周波数の引
き込み範囲が狭くなり、この引き込み範囲を広くするた
めにＰＬＬ回路内の発振回路としてＬＣ発振回路或いは
ＲＣ発振回路を採用すればＡ／Ｄ変換後の品位が悪くな
る。
【００１０】つまり従来の技術を以てすれば、コストを
高くすることなくしかも種々の時間変動を有する入力信
号に対して最適なサンプリングクロックを生成して提供
することは困難であるという問題点があった。
高くすることなくしかも種々の時間変動を有する入力信
号に対して最適なサンプリングクロックを生成して提供
することは困難であるという問題点があった。
【００１１】この発明は上記の問題点を解決するために
なされたものであり、入力信号に応じて適切なサンプリ
ングクロックをＡ／Ｄ変換器に与え、入力信号に応じた
サンプリングクロックによるＡ／Ｄ変換を施すことによ
って適切なディジタル信号を得る技術を提供することを
目的としている。
なされたものであり、入力信号に応じて適切なサンプリ
ングクロックをＡ／Ｄ変換器に与え、入力信号に応じた
サンプリングクロックによるＡ／Ｄ変換を施すことによ
って適切なディジタル信号を得る技術を提供することを
目的としている。
【００１２】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、アナログの態様を呈する入力信号をデ
ィジタルの態様を呈する出力信号へと変換するＡ／Ｄ変
換装置である。そして、前記入力信号の時間安定性を検
出する時間安定検出回路と、それぞれ互いに異なる周波
数範囲で発振可能な発振回路を含み、前記入力信号に基
づいてそれぞれサンプリングクロック候補を生成する複
数のＰＬＬ回路と、前記時間安定性が良好なほど、より
狭い前記周波数範囲で発振可能な前記発振回路を含む前
記ＰＬＬ回路から生成された前記サンプリングクロック
候補をサンプリングクロックとして出力する切り換え手
段と、前記サンプリングクロックに基づいて前記入力信
号をＡ／Ｄ変換するＡ／Ｄ変換器を備える。
にかかるものは、アナログの態様を呈する入力信号をデ
ィジタルの態様を呈する出力信号へと変換するＡ／Ｄ変
換装置である。そして、前記入力信号の時間安定性を検
出する時間安定検出回路と、それぞれ互いに異なる周波
数範囲で発振可能な発振回路を含み、前記入力信号に基
づいてそれぞれサンプリングクロック候補を生成する複
数のＰＬＬ回路と、前記時間安定性が良好なほど、より
狭い前記周波数範囲で発振可能な前記発振回路を含む前
記ＰＬＬ回路から生成された前記サンプリングクロック
候補をサンプリングクロックとして出力する切り換え手
段と、前記サンプリングクロックに基づいて前記入力信
号をＡ／Ｄ変換するＡ／Ｄ変換器を備える。
【００１３】この発明のうち請求項２にかかるものは、
請求項１記載のＡ／Ｄ変換装置であって、前記複数のＰ
ＬＬ回路は比較的狭い周波数範囲で発振可能な前記発振
回路を含む第１のＰＬＬ回路と、比較的広い周波数範囲
で発振可能な前記発振回路を含む第２のＰＬＬ回路とで
ある。また、前記サンプリングクロック候補は前記第１
のＰＬＬ回路によって生成された第１のサンプリングク
ロック候補と、前記第２のＰＬＬ回路によって生成され
た第２のサンプリングクロック候補との２種である。そ
して、前記切り換え手段は、前記時間安定性が比較的高
い場合には前記第１のサンプリングクロック候補を、前
記時間安定性が比較的低い場合には前記第２のサンプリ
ングクロック候補を、それぞれ前記サンプリングクロッ
クとして出力する。
請求項１記載のＡ／Ｄ変換装置であって、前記複数のＰ
ＬＬ回路は比較的狭い周波数範囲で発振可能な前記発振
回路を含む第１のＰＬＬ回路と、比較的広い周波数範囲
で発振可能な前記発振回路を含む第２のＰＬＬ回路とで
ある。また、前記サンプリングクロック候補は前記第１
のＰＬＬ回路によって生成された第１のサンプリングク
ロック候補と、前記第２のＰＬＬ回路によって生成され
た第２のサンプリングクロック候補との２種である。そ
して、前記切り換え手段は、前記時間安定性が比較的高
い場合には前記第１のサンプリングクロック候補を、前
記時間安定性が比較的低い場合には前記第２のサンプリ
ングクロック候補を、それぞれ前記サンプリングクロッ
クとして出力する。
【００１４】この発明のうち請求項３にかかるものは請
求項２記載のＡ／Ｄ変換装置であって、前記第１のＰＬ
Ｌ回路は水晶発振回路を、前記第２のＰＬＬ回路はＬＣ
発振回路を、それぞれ含む。
求項２記載のＡ／Ｄ変換装置であって、前記第１のＰＬ
Ｌ回路は水晶発振回路を、前記第２のＰＬＬ回路はＬＣ
発振回路を、それぞれ含む。
【００１５】この発明のうち請求項４にかかるものは請
求項２記載のＡ／Ｄ変換装置であって、前記第１のＰＬ
Ｌ回路は水晶発振回路を、前記第２のＰＬＬ回路はＲＣ
発振回路を、それぞれ含む。
求項２記載のＡ／Ｄ変換装置であって、前記第１のＰＬ
Ｌ回路は水晶発振回路を、前記第２のＰＬＬ回路はＲＣ
発振回路を、それぞれ含む。
【００１６】この発明のうち請求項５にかかるものは、
請求項２記載のＡ／Ｄ変換装置であって、前記入力信号
はアナログビデオ信号である。そして、前記時間安定検
出回路は第１の標準信号判別回路で構成され、それは前
記アナログビデオ信号が所定の映像方式の標準信号であ
るか否かによって、それぞれ前記時間安定性が良である
か不良であるかを判断する。
請求項２記載のＡ／Ｄ変換装置であって、前記入力信号
はアナログビデオ信号である。そして、前記時間安定検
出回路は第１の標準信号判別回路で構成され、それは前
記アナログビデオ信号が所定の映像方式の標準信号であ
るか否かによって、それぞれ前記時間安定性が良である
か不良であるかを判断する。
【００１７】この発明のうち請求項６にかかるものは、
請求項５記載のＡ／Ｄ変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第１及び第２のＰＬＬ回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号からカラーバースト信号を抽出
するバースト分離回路と、前記カラーバースト信号の周
波数と前記水平同期信号の周波数との間に所定の関係が
あるか否かを以て前記時間安定性が良であるか不良であ
るかを判断する第２の標準信号判別回路とを有する。
請求項５記載のＡ／Ｄ変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第１及び第２のＰＬＬ回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号からカラーバースト信号を抽出
するバースト分離回路と、前記カラーバースト信号の周
波数と前記水平同期信号の周波数との間に所定の関係が
あるか否かを以て前記時間安定性が良であるか不良であ
るかを判断する第２の標準信号判別回路とを有する。
【００１８】この発明のうち請求項７にかかるものは、
請求項５記載のＡ／Ｄ変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第１及び第２のＰＬＬ回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号から垂直同期信号を抽出する垂
直同期分離回路と、前記水平同期信号及び前記垂直同期
信号から、前記アナログビデオ信号の１フレームの水平
同期数が所定の数であるか否かを以て前記時間安定性が
良であるか不良であるかを判断する第２の標準信号判別
回路とを有する。
請求項５記載のＡ／Ｄ変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第１及び第２のＰＬＬ回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号から垂直同期信号を抽出する垂
直同期分離回路と、前記水平同期信号及び前記垂直同期
信号から、前記アナログビデオ信号の１フレームの水平
同期数が所定の数であるか否かを以て前記時間安定性が
良であるか不良であるかを判断する第２の標準信号判別
回路とを有する。
【００１９】この発明のうち請求項８にかかるものは、
請求項７記載のＡ／Ｄ変換装置であって、前記時間安定
検出回路は前記アナログビデオ信号からカラーバースト
信号を抽出するバースト分離回路を更に有する。そし
て、前記第２の標準信号判別回路は、前記カラーバース
ト信号の周波数と前記水平同期信号の周波数との間に所
定の関係があるか否かをも更に以て前記時間安定性が良
であるか不良であるかを判断する他の標準信号判別回路
とを更に有する。
請求項７記載のＡ／Ｄ変換装置であって、前記時間安定
検出回路は前記アナログビデオ信号からカラーバースト
信号を抽出するバースト分離回路を更に有する。そし
て、前記第２の標準信号判別回路は、前記カラーバース
ト信号の周波数と前記水平同期信号の周波数との間に所
定の関係があるか否かをも更に以て前記時間安定性が良
であるか不良であるかを判断する他の標準信号判別回路
とを更に有する。
【００２０】この発明のうち請求項９にかかるものは、
請求項５記載のＡ／Ｄ変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第１及び第２のＰＬＬ回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号から垂直同期信号を抽出する垂
直同期分離回路と、前記垂直同期信号の近傍において前
記水平同期信号の時間的不連続点が存在するか否かを以
て前記時間安定性が不良であるか良であるかを判断する
第２の標準信号判別回路とを有する。
請求項５記載のＡ／Ｄ変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第１及び第２のＰＬＬ回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号から垂直同期信号を抽出する垂
直同期分離回路と、前記垂直同期信号の近傍において前
記水平同期信号の時間的不連続点が存在するか否かを以
て前記時間安定性が不良であるか良であるかを判断する
第２の標準信号判別回路とを有する。
【００２１】この発明のうち請求項１０にかかるもの
は、請求項２記載のＡ／Ｄ変換装置であって、前記時間
安定検出回路は前記第１のＰＬＬ回路においてＰＬＬの
ロックが外れたことを検出する検出器を有し、前記切り
換え手段は、前記第１のＰＬＬ回路においてＰＬＬのロ
ックが外れた場合に前記第２のサンプリングクロック候
補を前記サンプリングクロックとして出力する。
は、請求項２記載のＡ／Ｄ変換装置であって、前記時間
安定検出回路は前記第１のＰＬＬ回路においてＰＬＬの
ロックが外れたことを検出する検出器を有し、前記切り
換え手段は、前記第１のＰＬＬ回路においてＰＬＬのロ
ックが外れた場合に前記第２のサンプリングクロック候
補を前記サンプリングクロックとして出力する。
【００２２】この発明のうち請求項１１にかかるもの
は、請求項１記載のＡ／Ｄ変換装置であって、前記時間
安定検出回路は一つの前記ＰＬＬ回路のＰＬＬの位相変
化が所定の値を逸脱するか否かを検出し、前記切り換え
手段は、前記一つのＰＬＬ回路のＰＬＬの位相変化が前
記所定の値を逸脱した場合には、他の前記ＰＬＬ回路に
よって生成された前記サンプリングクロック候補を前記
サンプリングクロックとして出力する。
は、請求項１記載のＡ／Ｄ変換装置であって、前記時間
安定検出回路は一つの前記ＰＬＬ回路のＰＬＬの位相変
化が所定の値を逸脱するか否かを検出し、前記切り換え
手段は、前記一つのＰＬＬ回路のＰＬＬの位相変化が前
記所定の値を逸脱した場合には、他の前記ＰＬＬ回路に
よって生成された前記サンプリングクロック候補を前記
サンプリングクロックとして出力する。
【００２３】この発明のうち請求項１２にかかるもの
は、請求項５記載のＡ／Ｄ変換装置であって、前記時間
安定検出回路は前記入力信号がＴＶ信号受信チューナー
から得られたものであるか否かを判断する判断手段を有
する。そして、前記切り換え手段は、前記判断手段が、
前記入力信号がＴＶ信号受信チューナーから得られたも
のであると判断した場合に前記第１のサンプリングクロ
ック候補を前記サンプリングクロックとして出力する。
は、請求項５記載のＡ／Ｄ変換装置であって、前記時間
安定検出回路は前記入力信号がＴＶ信号受信チューナー
から得られたものであるか否かを判断する判断手段を有
する。そして、前記切り換え手段は、前記判断手段が、
前記入力信号がＴＶ信号受信チューナーから得られたも
のであると判断した場合に前記第１のサンプリングクロ
ック候補を前記サンプリングクロックとして出力する。
【００２４】この発明のうち請求項１３にかかるもの
は、請求項５記載のＡ／Ｄ変換装置にあって、前記時間
安定検出回路は前記入力信号の輝度信号と色信号とを分
離するＹＣ分離回路において設けられている判別回路、
つまり前記入力信号が標準信号か否かを判断するＹＣ分
離標準判別回路を用いる。そして、前記切り換え手段
は、前記ＹＣ分離標準判別回路が前記入力信号を標準信
号であると判断した場合に前記第１のサンプリングクロ
ック候補を前記サンプリングクロックとして出力する。
は、請求項５記載のＡ／Ｄ変換装置にあって、前記時間
安定検出回路は前記入力信号の輝度信号と色信号とを分
離するＹＣ分離回路において設けられている判別回路、
つまり前記入力信号が標準信号か否かを判断するＹＣ分
離標準判別回路を用いる。そして、前記切り換え手段
は、前記ＹＣ分離標準判別回路が前記入力信号を標準信
号であると判断した場合に前記第１のサンプリングクロ
ック候補を前記サンプリングクロックとして出力する。
【００２５】この発明のうち請求項１４にかかるもの
は、アナログの態様を呈する入力信号をディジタルの態
様を呈する出力信号へと変換するＡ／Ｄ変換処理方法で
ある。そして、（ａ）前記入力信号の時間安定性を判断
する工程と、前記工程（ａ）と略同時に（ｂ）前記入力
信号に基づいて、それぞれ互いに異なる周波数範囲で発
振可能な発振回路を含む複数のＰＬＬ回路でそれぞれサ
ンプリングクロック候補を生成する工程が施されて、前
記工程（ａ）に続いて（ｃ）前記時間安定性が良好なほ
ど、より狭い前記周波数範囲で発振可能な前記発振回路
を含む前記ＰＬＬ回路から生成された前記サンプリング
クロック候補をサンプリングクロックとして出力する工
程と（ｄ）前記サンプリングクロックに基づいて前記入
力信号をＡ／Ｄ変換する工程とを備える。
は、アナログの態様を呈する入力信号をディジタルの態
様を呈する出力信号へと変換するＡ／Ｄ変換処理方法で
ある。そして、（ａ）前記入力信号の時間安定性を判断
する工程と、前記工程（ａ）と略同時に（ｂ）前記入力
信号に基づいて、それぞれ互いに異なる周波数範囲で発
振可能な発振回路を含む複数のＰＬＬ回路でそれぞれサ
ンプリングクロック候補を生成する工程が施されて、前
記工程（ａ）に続いて（ｃ）前記時間安定性が良好なほ
ど、より狭い前記周波数範囲で発振可能な前記発振回路
を含む前記ＰＬＬ回路から生成された前記サンプリング
クロック候補をサンプリングクロックとして出力する工
程と（ｄ）前記サンプリングクロックに基づいて前記入
力信号をＡ／Ｄ変換する工程とを備える。
【００２６】この発明のうち請求項１５にかかるもの
は、請求項１４記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ）は（ａ−１）前記時間安定性の良否を判断
する工程を有し、前記工程（ｂ）は（ｂ−１）比較的狭
い周波数範囲で発振可能な前記発振回路を含む第１のＰ
ＬＬ回路によって、第１のサンプリングクロック候補を
出力する工程と、前記工程（ｂ−１）と略同時に（ｂ−
２）比較的広い周波数範囲で発振可能な前記発振回路を
含む第２のＰＬＬ回路によって、第２のサンプリングク
ロック候補を出力する工程とを有し、前記工程（ｃ）は
（ｃ−１）前記工程（ａ−１）において前記時間安定性
が良と判断された場合には第１のサンプリングクロック
候補を前記サンプリングクロックとして出力する工程
と、（ｃ−２）前記工程（ａ−１）において前記時間安
定性が不良と判断された場合には第２のサンプリングク
ロック候補を前記サンプリングクロックとして出力する
工程とを有する。
は、請求項１４記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ）は（ａ−１）前記時間安定性の良否を判断
する工程を有し、前記工程（ｂ）は（ｂ−１）比較的狭
い周波数範囲で発振可能な前記発振回路を含む第１のＰ
ＬＬ回路によって、第１のサンプリングクロック候補を
出力する工程と、前記工程（ｂ−１）と略同時に（ｂ−
２）比較的広い周波数範囲で発振可能な前記発振回路を
含む第２のＰＬＬ回路によって、第２のサンプリングク
ロック候補を出力する工程とを有し、前記工程（ｃ）は
（ｃ−１）前記工程（ａ−１）において前記時間安定性
が良と判断された場合には第１のサンプリングクロック
候補を前記サンプリングクロックとして出力する工程
と、（ｃ−２）前記工程（ａ−１）において前記時間安
定性が不良と判断された場合には第２のサンプリングク
ロック候補を前記サンプリングクロックとして出力する
工程とを有する。
【００２７】この発明のうち請求項１６にかかるもの
は、請求項１５記載のＡ／Ｄ変換処理方法であって、前
記入力信号はアナログビデオ信号であって、前記工程
（ａ−１）は（ａ−１−１）前記アナログビデオ信号が
所定の映像方式の標準信号であるか否かによって、それ
ぞれ前記時間安定性が良であるか不良であるかを判断す
る工程を含む。
は、請求項１５記載のＡ／Ｄ変換処理方法であって、前
記入力信号はアナログビデオ信号であって、前記工程
（ａ−１）は（ａ−１−１）前記アナログビデオ信号が
所定の映像方式の標準信号であるか否かによって、それ
ぞれ前記時間安定性が良であるか不良であるかを判断す
る工程を含む。
【００２８】この発明のうち請求項１７にかかるもの
は、請求項１６記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は（ａ−１−１−１）前記アナロ
グビデオ信号からカラーバースト信号を抽出する工程
と、前記工程（ａ−１−１−１）と略同時に（ａ−１−
１−２）前記アナログビデオ信号から水平同期信号を抽
出する工程が施されて、前記工程（ａ−１−１−２）に
続いて（ａ−１−１−３）前記カラーバースト信号の周
波数と前記水平同期信号の周波数との間に所定の関係が
あるか否かを以て前記時間安定性が良であるか不良であ
るかを判断する工程とを備える。
は、請求項１６記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は（ａ−１−１−１）前記アナロ
グビデオ信号からカラーバースト信号を抽出する工程
と、前記工程（ａ−１−１−１）と略同時に（ａ−１−
１−２）前記アナログビデオ信号から水平同期信号を抽
出する工程が施されて、前記工程（ａ−１−１−２）に
続いて（ａ−１−１−３）前記カラーバースト信号の周
波数と前記水平同期信号の周波数との間に所定の関係が
あるか否かを以て前記時間安定性が良であるか不良であ
るかを判断する工程とを備える。
【００２９】この発明のうち請求項１８にかかるもの
は、請求項１６記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は（ａ−１−１−１）前記アナロ
グビデオ信号から水平同期信号を抽出する工程と、前記
工程（ａ−１−１−１）と略同時に（ａ−１−１−２）
前記アナログビデオ信号から垂直同期信号を抽出する工
程が施されて、前記工程（ａ−１−１−２）に続いて
（ａ−１−１−３）前記水平同期信号及び前記垂直同期
信号から、前記アナログビデオ信号の１フレームの水平
同期数が所定の数であるか否かを以て前記時間安定性が
良であるか不良であるかを判断する工程とを備える。
は、請求項１６記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は（ａ−１−１−１）前記アナロ
グビデオ信号から水平同期信号を抽出する工程と、前記
工程（ａ−１−１−１）と略同時に（ａ−１−１−２）
前記アナログビデオ信号から垂直同期信号を抽出する工
程が施されて、前記工程（ａ−１−１−２）に続いて
（ａ−１−１−３）前記水平同期信号及び前記垂直同期
信号から、前記アナログビデオ信号の１フレームの水平
同期数が所定の数であるか否かを以て前記時間安定性が
良であるか不良であるかを判断する工程とを備える。
【００３０】この発明のうち請求項１９にかかるもの
は、請求項１８記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は前記工程（ａ−１−１−１）と
略同時に施される（ａ−１−１−４）前記アナログビデ
オ信号からカラーバースト信号を抽出する工程を更に備
え、前記工程（ａ−１−１−３）においては前記カラー
バースト信号の周波数と前記水平同期信号の周波数との
間に所定の関係があるか否かをも加味して前記時間安定
性が良であるか不良であるかが判断される。
は、請求項１８記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は前記工程（ａ−１−１−１）と
略同時に施される（ａ−１−１−４）前記アナログビデ
オ信号からカラーバースト信号を抽出する工程を更に備
え、前記工程（ａ−１−１−３）においては前記カラー
バースト信号の周波数と前記水平同期信号の周波数との
間に所定の関係があるか否かをも加味して前記時間安定
性が良であるか不良であるかが判断される。
【００３１】この発明のうち請求項２０にかかるもの
は、請求項１６記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は（ａ−１−１−１）前記アナロ
グビデオ信号から水平同期信号を抽出する工程と、前記
工程（ａ−１−１−１）と略同時に（ａ−１−１−２）
前記アナログビデオ信号から垂直同期信号を抽出する工
程が施されて、前記工程（ａ−１−１−２）に続いて
（ａ−１−１−３）前記垂直同期信号の近傍において前
記水平同期信号の時間的不連続点が存在するか否かを以
て前記時間安定性が不良であるか良であるかを判断する
工程とを備える。
は、請求項１６記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は（ａ−１−１−１）前記アナロ
グビデオ信号から水平同期信号を抽出する工程と、前記
工程（ａ−１−１−１）と略同時に（ａ−１−１−２）
前記アナログビデオ信号から垂直同期信号を抽出する工
程が施されて、前記工程（ａ−１−１−２）に続いて
（ａ−１−１−３）前記垂直同期信号の近傍において前
記水平同期信号の時間的不連続点が存在するか否かを以
て前記時間安定性が不良であるか良であるかを判断する
工程とを備える。
【００３２】この発明のうち請求項２１にかかるもの
は、請求項１５記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１）は（ａ−１−１）前記第１のＰＬＬ回
路においてＰＬＬのロックが外れたことを以て前記時間
安定性が不良であると判断する工程を含む。
は、請求項１５記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１）は（ａ−１−１）前記第１のＰＬＬ回
路においてＰＬＬのロックが外れたことを以て前記時間
安定性が不良であると判断する工程を含む。
【００３３】この発明のうち請求項２２にかかるもの
は、請求項１４記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ）は（ａ−１）一の前記ＰＬＬ回路のＰＬＬ
の位相変化が所定の値を逸脱するか否かを検出する工程
を有し、前記工程（ｃ）は（ｃ−１）前記一のＰＬＬ回
路のＰＬＬの位相変化が前記所定の値を逸脱した場合に
は、他の前記ＰＬＬ回路によって生成されたサンプリン
グクロック候補をサンプリングクロックとして出力する
工程を有する。
は、請求項１４記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ）は（ａ−１）一の前記ＰＬＬ回路のＰＬＬ
の位相変化が所定の値を逸脱するか否かを検出する工程
を有し、前記工程（ｃ）は（ｃ−１）前記一のＰＬＬ回
路のＰＬＬの位相変化が前記所定の値を逸脱した場合に
は、他の前記ＰＬＬ回路によって生成されたサンプリン
グクロック候補をサンプリングクロックとして出力する
工程を有する。
【００３４】この発明のうち請求項２３にかかるもの
は、請求項１６記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は（ａ−１−１−１）前記入力信
号がＴＶ信号受信チューナーから得られたものであるか
否かを判断する工程を備え、前記工程（ｃ−１）は（ｃ
−１−１）前記入力信号がＴＶ信号受信チューナーから
得られたものであると判断された場合に前記第１のサン
プリングクロック候補を前記サンプリングクロックとし
て出力する工程を含む。
は、請求項１６記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は（ａ−１−１−１）前記入力信
号がＴＶ信号受信チューナーから得られたものであるか
否かを判断する工程を備え、前記工程（ｃ−１）は（ｃ
−１−１）前記入力信号がＴＶ信号受信チューナーから
得られたものであると判断された場合に前記第１のサン
プリングクロック候補を前記サンプリングクロックとし
て出力する工程を含む。
【００３５】この発明のうち請求項２４にかかるもの
は、請求項１６記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は（ａ−１−１−１）前記入力信
号の輝度信号と色信号とを分離する回路において前記入
力信号が標準信号か否かを判断する工程を備える。そし
て前記工程（ｃ）は（ｃ−１−１）前記入力信号が標準
信号であると判断された場合に前記第１のサンプリング
クロック候補を前記サンプリングクロックとして出力す
る工程を含む。
は、請求項１６記載のＡ／Ｄ変換処理方法であって、前
記工程（ａ−１−１）は（ａ−１−１−１）前記入力信
号の輝度信号と色信号とを分離する回路において前記入
力信号が標準信号か否かを判断する工程を備える。そし
て前記工程（ｃ）は（ｃ−１−１）前記入力信号が標準
信号であると判断された場合に前記第１のサンプリング
クロック候補を前記サンプリングクロックとして出力す
る工程を含む。
【００３６】
【作用】この発明のうち請求項１にかかるＡ／Ｄ変換装
置及び請求項１４にかかるＡ／Ｄ変換処理方法において
は、アナログ入力信号の時間軸変動（ジッター）の大小
が時間的安定検出回路によって判断されて、入力信号の
ジッターの小さいときはジッターの小さい発振回路で構
成されたＰＬＬ回路のサンプリングクロックで入力信号
にＡ／Ｄ変換作用を施し、また逆の時はジッターの大き
い発振回路で構成されたＰＬＬ回路のサンプリングクロ
ックで入力信号にＡ／Ｄ変換作用を施す。つまり複数の
多様な入力信号のジッター量に各々適応して確実にＰＬ
Ｌロックをかけられたサンプリングクロックで入力信号
がＡ／Ｄ変換処理される。そして入力信号のジッターが
少ない程、より少ないジッターを有する発振回路で構成
されたＰＬＬ回路のサンプリングクロックを用いてＡ／
Ｄ変換処理をするように定める作用を有する。逆に見れ
ば入力信号のジッターが大きくてもそれに合わせた発振
回路で構成されたＰＬＬ回路のサンプリングクロック
で、少なくともＡ／Ｄ変換処理がＰＬＬロック状態で施
されるため大きなジッターを有する入力信号に確実に追
従したＡ／Ｄ変換処理は最悪でも施され得る。
置及び請求項１４にかかるＡ／Ｄ変換処理方法において
は、アナログ入力信号の時間軸変動（ジッター）の大小
が時間的安定検出回路によって判断されて、入力信号の
ジッターの小さいときはジッターの小さい発振回路で構
成されたＰＬＬ回路のサンプリングクロックで入力信号
にＡ／Ｄ変換作用を施し、また逆の時はジッターの大き
い発振回路で構成されたＰＬＬ回路のサンプリングクロ
ックで入力信号にＡ／Ｄ変換作用を施す。つまり複数の
多様な入力信号のジッター量に各々適応して確実にＰＬ
Ｌロックをかけられたサンプリングクロックで入力信号
がＡ／Ｄ変換処理される。そして入力信号のジッターが
少ない程、より少ないジッターを有する発振回路で構成
されたＰＬＬ回路のサンプリングクロックを用いてＡ／
Ｄ変換処理をするように定める作用を有する。逆に見れ
ば入力信号のジッターが大きくてもそれに合わせた発振
回路で構成されたＰＬＬ回路のサンプリングクロック
で、少なくともＡ／Ｄ変換処理がＰＬＬロック状態で施
されるため大きなジッターを有する入力信号に確実に追
従したＡ／Ｄ変換処理は最悪でも施され得る。
【００３７】この発明のうち請求項２にかかるＡ／Ｄ変
換装置及び請求項１５にかかるＡ／Ｄ変換処理方法にお
いては、請求項１の複数のＰＬＬ回路を２種のＰＬＬ回
路に限定するとともに第１のサンプリングクロック候補
は第２のサンプリングクロック候補よりもジッターが小
さく、第２のＰＬＬ回路は第１のＰＬＬ回路よりもＰＬ
Ｌの引き込み周波数の範囲が広いので、たとえＰＬＬ回
路が２種類だけであっても入力信号のジッター量に応じ
て第１または第２のＰＬＬ回路のいずれか一つのサンプ
リングクロックで確実に入力信号をＰＬＬロックをかけ
た状態で確実にＡ／Ｄ変換処理する。
換装置及び請求項１５にかかるＡ／Ｄ変換処理方法にお
いては、請求項１の複数のＰＬＬ回路を２種のＰＬＬ回
路に限定するとともに第１のサンプリングクロック候補
は第２のサンプリングクロック候補よりもジッターが小
さく、第２のＰＬＬ回路は第１のＰＬＬ回路よりもＰＬ
Ｌの引き込み周波数の範囲が広いので、たとえＰＬＬ回
路が２種類だけであっても入力信号のジッター量に応じ
て第１または第２のＰＬＬ回路のいずれか一つのサンプ
リングクロックで確実に入力信号をＰＬＬロックをかけ
た状態で確実にＡ／Ｄ変換処理する。
【００３８】この発明のうち請求項３にかかるＡ／Ｄ変
換装置においては、第２のＰＬＬ回路を構成する発振回
路がＬＣ発振回路で構成されたものでその作用は請求項
２の作用と同じである。
換装置においては、第２のＰＬＬ回路を構成する発振回
路がＬＣ発振回路で構成されたものでその作用は請求項
２の作用と同じである。
【００３９】この発明のうち請求項４にかかるＡ／Ｄ変
換装置においては、第２のＰＬＬ回路を構成する発振回
路がＲＣ発振回路で構成されたものでその作用は請求項
２の作用と同じである。
換装置においては、第２のＰＬＬ回路を構成する発振回
路がＲＣ発振回路で構成されたものでその作用は請求項
２の作用と同じである。
【００４０】この発明のうち請求項５にかかるＡ／Ｄ変
換装置及び請求項１６にかかるＡ／Ｄ変換処理方法にお
いては、テレビ放送の受信信号のように標準信号であれ
ば時間的に安定であり、一方、民生用ＶＴＲ再生のよう
な非標準信号であれば時間的に不安定であるという技術
思想を基にして、時間的安定回路を標準信号判別回路に
て構成したので、結果として確実に入力信号の安定度を
識別し得る。つまり標準信号は規格で定まっているもの
なので、そこから入力信号がはずれているか、いないか
はハード処理もしくはソフト処理によって容易に判別し
得る。
換装置及び請求項１６にかかるＡ／Ｄ変換処理方法にお
いては、テレビ放送の受信信号のように標準信号であれ
ば時間的に安定であり、一方、民生用ＶＴＲ再生のよう
な非標準信号であれば時間的に不安定であるという技術
思想を基にして、時間的安定回路を標準信号判別回路に
て構成したので、結果として確実に入力信号の安定度を
識別し得る。つまり標準信号は規格で定まっているもの
なので、そこから入力信号がはずれているか、いないか
はハード処理もしくはソフト処理によって容易に判別し
得る。
【００４１】この発明のうち請求項６にかかるＡ／Ｄ変
換装置及び請求項１７にかかるＡ／Ｄ変換処理方法にお
いては、入力信号が前記所定の映像方式の標準信号であ
ればカラーバースト信号の周波数と水平同期信号の周波
数との間において所定の関係が満足されているという技
術思想をもとにしているため、この関係以外の信号の規
格が標準信号とみなされる状況でも、カラーバースト信
号と水平同期信号との相互の関係で更に詳細に入力信号
をチェックし得る。よってある面では請求項５より正確
に入力信号が標準信号であるかないかを見きわめること
が可能となる。
換装置及び請求項１７にかかるＡ／Ｄ変換処理方法にお
いては、入力信号が前記所定の映像方式の標準信号であ
ればカラーバースト信号の周波数と水平同期信号の周波
数との間において所定の関係が満足されているという技
術思想をもとにしているため、この関係以外の信号の規
格が標準信号とみなされる状況でも、カラーバースト信
号と水平同期信号との相互の関係で更に詳細に入力信号
をチェックし得る。よってある面では請求項５より正確
に入力信号が標準信号であるかないかを見きわめること
が可能となる。
【００４２】この発明のうち請求項７にかかるＡ／Ｄ変
換装置及び請求項１８にかかるＡ／Ｄ変換処理方法にお
いては、例えば入力信号が前記所定の映像方式の標準信
号であれば１フレーム内の水平同期数は所定の数とな
る。つまり標準信号であるかいなかを１フレーム内の水
平同期数が所定の数であるかどうかという他の視点でと
らえて入力信号が標準信号であるかいなかを判別し、結
果として入力信号の時間安定検出の有無を見定めるもの
であるので、標準信号に限りなく近いが実は異なる信号
（例えばレーザーディスクの早送り再生信号は１フレー
ム内の水平同期数は標準信号とは異なる）をも確実に判
別し得る。
換装置及び請求項１８にかかるＡ／Ｄ変換処理方法にお
いては、例えば入力信号が前記所定の映像方式の標準信
号であれば１フレーム内の水平同期数は所定の数とな
る。つまり標準信号であるかいなかを１フレーム内の水
平同期数が所定の数であるかどうかという他の視点でと
らえて入力信号が標準信号であるかいなかを判別し、結
果として入力信号の時間安定検出の有無を見定めるもの
であるので、標準信号に限りなく近いが実は異なる信号
（例えばレーザーディスクの早送り再生信号は１フレー
ム内の水平同期数は標準信号とは異なる）をも確実に判
別し得る。
【００４３】この発明のうち請求項８にかかるＡ／Ｄ変
換装置及び請求項１９にかかるＡ／Ｄ変換処理方法にお
いては、前記所定の映像方式の標準信号であればカラー
バースト信号と水平同期信号及び垂直同期信号の各信号
の周波数との間において所定の関係をも満足されている
技術思想をもとにしているため、先の請求項６の判断条
件に垂直同期信号の条件が加味されるので１フィールド
期間の条件をも加味して入力信号を判断するので入力信
号をより正確に判断し得る。その判断により、より正確
にサンプリングクロックを選択してＡ／Ｄ変換処理が施
される。
換装置及び請求項１９にかかるＡ／Ｄ変換処理方法にお
いては、前記所定の映像方式の標準信号であればカラー
バースト信号と水平同期信号及び垂直同期信号の各信号
の周波数との間において所定の関係をも満足されている
技術思想をもとにしているため、先の請求項６の判断条
件に垂直同期信号の条件が加味されるので１フィールド
期間の条件をも加味して入力信号を判断するので入力信
号をより正確に判断し得る。その判断により、より正確
にサンプリングクロックを選択してＡ／Ｄ変換処理が施
される。
【００４４】この発明のうち請求項９にかかるＡ／Ｄ変
換装置及び請求項２０にかかるＡ／Ｄ変換処理方法にお
いては、民生用ＶＴＲの再生信号であれば水平同期信号
に不連続点が生じる。ここで不連続点とは例えばＶＴＲ
において１フィールドずつ再生した信号を合成する際に
垂直同期信号のブランキング期間内に生ずる、いわゆる
スイッチングノイズを示すものである。つまり不連続点
の有無によって標準信号であるかいなかを見定めて、結
果として入力信号が時間安定であると判断するもので、
容易にＶＴＲ再生信号であることを判断して第２のＰＬ
Ｌ回路のサンプリングクロックでＡ／Ｄ変換処理する。
換装置及び請求項２０にかかるＡ／Ｄ変換処理方法にお
いては、民生用ＶＴＲの再生信号であれば水平同期信号
に不連続点が生じる。ここで不連続点とは例えばＶＴＲ
において１フィールドずつ再生した信号を合成する際に
垂直同期信号のブランキング期間内に生ずる、いわゆる
スイッチングノイズを示すものである。つまり不連続点
の有無によって標準信号であるかいなかを見定めて、結
果として入力信号が時間安定であると判断するもので、
容易にＶＴＲ再生信号であることを判断して第２のＰＬ
Ｌ回路のサンプリングクロックでＡ／Ｄ変換処理する。
【００４５】この発明のうち請求項１０にかかるＡ／Ｄ
変換装置及び請求項２１にかかるＡ／Ｄ変換処理方法に
おいては、ＰＬＬロックレンジの狭い第１のＰＬＬ回路
のＰＬＬのロックが外れる場合は、入力信号の時間安定
性が不良であると判断する技術思想をベースにしてい
る。つまり検出器は第１のＰＬＬのロックが外れないか
否かを以て、第１もしくは第２のサンプリングクロック
候補の一つを選択的にＡ／Ｄ信号のサンプリングクロッ
クとして採用する。そしてその採用されたサンプリング
クロックにもとづいて入力信号がＡ／Ｄ変換処理され
る。
変換装置及び請求項２１にかかるＡ／Ｄ変換処理方法に
おいては、ＰＬＬロックレンジの狭い第１のＰＬＬ回路
のＰＬＬのロックが外れる場合は、入力信号の時間安定
性が不良であると判断する技術思想をベースにしてい
る。つまり検出器は第１のＰＬＬのロックが外れないか
否かを以て、第１もしくは第２のサンプリングクロック
候補の一つを選択的にＡ／Ｄ信号のサンプリングクロッ
クとして採用する。そしてその採用されたサンプリング
クロックにもとづいて入力信号がＡ／Ｄ変換処理され
る。
【００４６】この発明のうち請求項１１にかかるＡ／Ｄ
変換装置及び請求項２２にかかるＡ／Ｄ変換処理方法に
おいては、位相変化が所定の値を逸脱した一つのＰＬＬ
回路においてはその一つのＰＬＬのロックがその後外れ
る可能性が高いという技術思想にもとづいて、他のＰＬ
Ｌ回路（例えば前記一つのＰＬＬ回路より少しロックレ
ンジが広いＰＬＬ回路）のサンプリングクロックにもと
づいてＡ／Ｄ変換処理を施すものである。
変換装置及び請求項２２にかかるＡ／Ｄ変換処理方法に
おいては、位相変化が所定の値を逸脱した一つのＰＬＬ
回路においてはその一つのＰＬＬのロックがその後外れ
る可能性が高いという技術思想にもとづいて、他のＰＬ
Ｌ回路（例えば前記一つのＰＬＬ回路より少しロックレ
ンジが広いＰＬＬ回路）のサンプリングクロックにもと
づいてＡ／Ｄ変換処理を施すものである。
【００４７】この発明のうち請求項１２にかかるＡ／Ｄ
変換装置及び請求項２３にかかるＡ／Ｄ変換処理方法に
おいては、入力信号がＴＶ信号受信チューナーから得ら
れたものであれば時間安定性は良好であるので、第１の
サンプリングクロック候補をサンプリングクロックとし
て採用して、入力信号をＡ／Ｄ変換処理する。
変換装置及び請求項２３にかかるＡ／Ｄ変換処理方法に
おいては、入力信号がＴＶ信号受信チューナーから得ら
れたものであれば時間安定性は良好であるので、第１の
サンプリングクロック候補をサンプリングクロックとし
て採用して、入力信号をＡ／Ｄ変換処理する。
【００４８】この発明のうち請求項１３にかかるＡ／Ｄ
変換装置及び請求項２４にかかるＡ／Ｄ変換処理方法に
おいては、結果としてＹＣ分離回路に内在する入力信号
がＹＣ分離標準判別回路を時間安定検出回路として用い
て、入力信号が標準信号であるかどうかが判断されるの
で特別な時間安定回路を用いなくても入力信号の時間安
定性の判断が可能となる。
変換装置及び請求項２４にかかるＡ／Ｄ変換処理方法に
おいては、結果としてＹＣ分離回路に内在する入力信号
がＹＣ分離標準判別回路を時間安定検出回路として用い
て、入力信号が標準信号であるかどうかが判断されるの
で特別な時間安定回路を用いなくても入力信号の時間安
定性の判断が可能となる。
【００４９】
第１実施例：図１はこの発明の第１実施例にかかるＡ／
Ｄ変換装置１０１の構成を例示するブロック図である。
Ｄ変換装置１０１の構成を例示するブロック図である。
【００５０】アナログ信号入力端子１にはサンプリング
クロックφ1 ，φ2 のいずれか一方に基づいてＡ／Ｄ変
換を行うＡ／Ｄ変換器２が接続される。アナログ信号入
力端子１に与えられたアナログ信号、例えばアナログビ
デオ信号はＡ／Ｄ変換器２においてＡ／Ｄ変換され、デ
ィジタルビデオ信号として出力される。Ａ／Ｄ変換器２
から出力されたディジタルビデオ信号はディジタル信号
出力端子３に与えられる。
クロックφ1 ，φ2 のいずれか一方に基づいてＡ／Ｄ変
換を行うＡ／Ｄ変換器２が接続される。アナログ信号入
力端子１に与えられたアナログ信号、例えばアナログビ
デオ信号はＡ／Ｄ変換器２においてＡ／Ｄ変換され、デ
ィジタルビデオ信号として出力される。Ａ／Ｄ変換器２
から出力されたディジタルビデオ信号はディジタル信号
出力端子３に与えられる。
【００５１】また、アナログ信号入力端子１には水平同
期分離回路４が接続される。水平同期分離回路４はアナ
ログ信号入力端子１に与えられたアナログビデオ信号か
ら水平同期信号ＨＳを抽出して出力する。水平同期分離
回路４には水平同期信号ＨＳと位相同期してかつ水平同
期信号の周波数のＮ倍の周波数信号を生成する第一Ｎ倍
ＰＬＬ回路５１及び第二Ｎ倍ＰＬＬ回路５２が接続さ
れ、第一Ｎ倍ＰＬＬ回路５１及び第二Ｎ倍ＰＬＬ回路５
２は水平同期分離回路４から出力された水平同期信号Ｈ
Ｓを逓倍してそれぞれサンプリングクロックφ1 ，φ2
を生成する。
期分離回路４が接続される。水平同期分離回路４はアナ
ログ信号入力端子１に与えられたアナログビデオ信号か
ら水平同期信号ＨＳを抽出して出力する。水平同期分離
回路４には水平同期信号ＨＳと位相同期してかつ水平同
期信号の周波数のＮ倍の周波数信号を生成する第一Ｎ倍
ＰＬＬ回路５１及び第二Ｎ倍ＰＬＬ回路５２が接続さ
れ、第一Ｎ倍ＰＬＬ回路５１及び第二Ｎ倍ＰＬＬ回路５
２は水平同期分離回路４から出力された水平同期信号Ｈ
Ｓを逓倍してそれぞれサンプリングクロックφ1 ，φ2
を生成する。
【００５２】第一Ｎ倍ＰＬＬ回路５１及び第二Ｎ倍ＰＬ
Ｌ回路５２には各々切り換え手段７が接続されており、
切り換え手段７における切り換え動作によってサンプリ
ングクロックφ1 ，φ2 のいずれか一方が選択的にＡ／
Ｄ変換器２へと出力される。
Ｌ回路５２には各々切り換え手段７が接続されており、
切り換え手段７における切り換え動作によってサンプリ
ングクロックφ1 ，φ2 のいずれか一方が選択的にＡ／
Ｄ変換器２へと出力される。
【００５３】更に又、アナログ信号入力端子１には時間
安定検出回路８１が接続されている。時間安定検出回路
８１はアナログビデオ信号の時間安定性を検出し、その
結果に基づいて切り換え手段７の切り換え動作を制御す
る。
安定検出回路８１が接続されている。時間安定検出回路
８１はアナログビデオ信号の時間安定性を検出し、その
結果に基づいて切り換え手段７の切り換え動作を制御す
る。
【００５４】第一Ｎ倍ＰＬＬ回路５１には発振可能な周
波数範囲が狭い発振回路が採用され、第二Ｎ倍ＰＬＬ回
路５２には発振可能な周波数範囲が広い発振回路が採用
される。そして、時間安定検出回路８１がアナログビデ
オ信号の時間安定性を良好と判断した場合には第一Ｎ倍
ＰＬＬ回路５１から出力されるサンプリングクロックφ
1 をＡ／Ｄ変換器２へ与え、アナログビデオ信号の時間
安定性を不良と判断した場合には第二Ｎ倍ＰＬＬ回路５
２から出力されるサンプリングクロックφ2 をＡ／Ｄ変
換器２へ与える。
波数範囲が狭い発振回路が採用され、第二Ｎ倍ＰＬＬ回
路５２には発振可能な周波数範囲が広い発振回路が採用
される。そして、時間安定検出回路８１がアナログビデ
オ信号の時間安定性を良好と判断した場合には第一Ｎ倍
ＰＬＬ回路５１から出力されるサンプリングクロックφ
1 をＡ／Ｄ変換器２へ与え、アナログビデオ信号の時間
安定性を不良と判断した場合には第二Ｎ倍ＰＬＬ回路５
２から出力されるサンプリングクロックφ2 をＡ／Ｄ変
換器２へ与える。
【００５５】このように、アナログ信号入力端子１に与
えられるアナログビデオ信号の時間安定性の特性に応じ
てサンプリングクロックを切り換える。つまりサンプリ
ングクロックφ1 ，φ2 はＡ／Ｄ変換器２で用いられる
サンプリングクロックの候補として生成される。
えられるアナログビデオ信号の時間安定性の特性に応じ
てサンプリングクロックを切り換える。つまりサンプリ
ングクロックφ1 ，φ2 はＡ／Ｄ変換器２で用いられる
サンプリングクロックの候補として生成される。
【００５６】アナログビデオ信号の時間安定性が良好で
あれば、ジッターの少ないサンプリングクロックφ1 を
サンプリングクロックとして採用することにより、ディ
ジタルデータの画素並びが良好である高品位のＡ／Ｄ変
換を行うことができる。また、アナログビデオ信号の時
間的揺らぎが大きく時間安定性が不良であれば、そのよ
うなアナログビデオ信号に対しても確実にロックしたサ
ンプリングクロックφ2 を採用して、ディジタルデータ
の画素の並びを良好にすることよりも、むしろ確実に入
力信号の水平同期信号に位相どう記した所定のサンプリ
ングクロックφ2 にてＡ／Ｄ変換を行うことができるこ
とを優先することができる。
あれば、ジッターの少ないサンプリングクロックφ1 を
サンプリングクロックとして採用することにより、ディ
ジタルデータの画素並びが良好である高品位のＡ／Ｄ変
換を行うことができる。また、アナログビデオ信号の時
間的揺らぎが大きく時間安定性が不良であれば、そのよ
うなアナログビデオ信号に対しても確実にロックしたサ
ンプリングクロックφ2 を採用して、ディジタルデータ
の画素の並びを良好にすることよりも、むしろ確実に入
力信号の水平同期信号に位相どう記した所定のサンプリ
ングクロックφ2 にてＡ／Ｄ変換を行うことができるこ
とを優先することができる。
【００５７】図２はこの発明の第１実施例において特に
好ましい態様を示すブロック図である。第一Ｎ倍ＰＬＬ
回路５１には水晶振動子９を有する水晶発振回路が備え
られ、第二Ｎ倍ＰＬＬ回路５２ａにはＬＣ回路１０を有
する発振回路が備えられる。従来の技術において述べた
ように、水晶発振回路は発振可能な周波数範囲が狭いの
で、第一Ｎ倍ＰＬＬ回路５１はジッターの小さなサンプ
リングクロックφ1 を生成することができる。つまり画
素並びの良いディジタルデータをＡ／Ｄ変換器から出力
し得る。一方、ＬＣ発振回路はその発振可能な周波数範
囲が広いので、その発振回路で構成された第二Ｎ倍ＰＬ
Ｌ回路５２ａはＰＬＬの引き込み周波数範囲が広く動作
をする、サンプリングクロックφ2 を生成することがで
きる。よって入力信号のジッターに適応して入力信号の
水平同期信号に同期したＮ倍のサンプリングクロック信
号φ1 またはφ2 いずれか一つにて入力信号をＡ／Ｄ変
換処理することができる。
好ましい態様を示すブロック図である。第一Ｎ倍ＰＬＬ
回路５１には水晶振動子９を有する水晶発振回路が備え
られ、第二Ｎ倍ＰＬＬ回路５２ａにはＬＣ回路１０を有
する発振回路が備えられる。従来の技術において述べた
ように、水晶発振回路は発振可能な周波数範囲が狭いの
で、第一Ｎ倍ＰＬＬ回路５１はジッターの小さなサンプ
リングクロックφ1 を生成することができる。つまり画
素並びの良いディジタルデータをＡ／Ｄ変換器から出力
し得る。一方、ＬＣ発振回路はその発振可能な周波数範
囲が広いので、その発振回路で構成された第二Ｎ倍ＰＬ
Ｌ回路５２ａはＰＬＬの引き込み周波数範囲が広く動作
をする、サンプリングクロックφ2 を生成することがで
きる。よって入力信号のジッターに適応して入力信号の
水平同期信号に同期したＮ倍のサンプリングクロック信
号φ1 またはφ2 いずれか一つにて入力信号をＡ／Ｄ変
換処理することができる。
【００５８】図３はこの発明の第１実施例において特に
好ましい他の態様を示すブロック図である。図２におけ
る第二Ｎ倍ＰＬＬ回路５２ａを第二Ｎ倍ＰＬＬ回路５２
ｂに置換した構成が示されている。第二Ｎ倍ＰＬＬ回路
５２ｂはＲＣ回路１１を有する発振回路が備えられる。
ＲＣ発振回路もＬＣ発振回路と同様、水晶発振回路と比
較して発振可能な周波数の範囲が広いので、図２に示さ
れたＡ／Ｄ変換装置と同じ効果を得ることができる。
好ましい他の態様を示すブロック図である。図２におけ
る第二Ｎ倍ＰＬＬ回路５２ａを第二Ｎ倍ＰＬＬ回路５２
ｂに置換した構成が示されている。第二Ｎ倍ＰＬＬ回路
５２ｂはＲＣ回路１１を有する発振回路が備えられる。
ＲＣ発振回路もＬＣ発振回路と同様、水晶発振回路と比
較して発振可能な周波数の範囲が広いので、図２に示さ
れたＡ／Ｄ変換装置と同じ効果を得ることができる。
【００５９】なお、ＰＬＬ回路は３種類以上設けてお
き、アナログビデオ信号の時間安定性に応じて、異なる
発振可能な周波数範囲を含むＰＬＬ回路から得られたサ
ンプリングクロックを用いてＡ／Ｄ変換を行っても良
い。この場合においても、アナログビデオ信号の時間安
定性が良好なほど、より狭い周波数範囲で発振可能な発
振回路を含むＰＬＬ回路から生成されたサンプリングク
ロックを採用すべきことはいうまでもない。
き、アナログビデオ信号の時間安定性に応じて、異なる
発振可能な周波数範囲を含むＰＬＬ回路から得られたサ
ンプリングクロックを用いてＡ／Ｄ変換を行っても良
い。この場合においても、アナログビデオ信号の時間安
定性が良好なほど、より狭い周波数範囲で発振可能な発
振回路を含むＰＬＬ回路から生成されたサンプリングク
ロックを採用すべきことはいうまでもない。
【００６０】第２実施例：図４はこの発明の第２実施例
にかかるＡ／Ｄ変換装置１０２の構成を例示するブロッ
ク図である。
にかかるＡ／Ｄ変換装置１０２の構成を例示するブロッ
ク図である。
【００６１】Ａ／Ｄ変換装置１０２は、図１において示
されたＡ／Ｄ変換装置１０１における時間安定検出回路
８１を標準信号判別回路１６ａに置換した構成を有して
いる。
されたＡ／Ｄ変換装置１０１における時間安定検出回路
８１を標準信号判別回路１６ａに置換した構成を有して
いる。
【００６２】第２実施例においては、切り換え手段７の
切り換え動作を左右するアナログビデオ信号の時間安定
性を、アナログビデオ信号がＮＴＳＣ信号の標準信号か
否かによって判断する。アナログ信号入力端子１に与え
られたものがテレビ放送の受信信号のように標準信号で
あれば時間的に安定と判断する。一方、アナログ信号入
力端子１に与えられたものが民生用ＶＴＲ再生信号のよ
うな場合には非標準信号であるので時間的に不安定であ
ると判断する。
切り換え動作を左右するアナログビデオ信号の時間安定
性を、アナログビデオ信号がＮＴＳＣ信号の標準信号か
否かによって判断する。アナログ信号入力端子１に与え
られたものがテレビ放送の受信信号のように標準信号で
あれば時間的に安定と判断する。一方、アナログ信号入
力端子１に与えられたものが民生用ＶＴＲ再生信号のよ
うな場合には非標準信号であるので時間的に不安定であ
ると判断する。
【００６３】この様に第２実施例によればアナログビデ
オ信号の時間的な安定／不安定を容易に判断することが
できる。尚、入力信号が標準信号であるかいなかはハー
ド回路又はソフト処理いずれの方法においても可能であ
る。
オ信号の時間的な安定／不安定を容易に判断することが
できる。尚、入力信号が標準信号であるかいなかはハー
ド回路又はソフト処理いずれの方法においても可能であ
る。
【００６４】第３実施例：図５はこの発明の第３実施例
にかかるＡ／Ｄ変換装置１０３の構成を例示するブロッ
ク図である。
にかかるＡ／Ｄ変換装置１０３の構成を例示するブロッ
ク図である。
【００６５】Ａ／Ｄ変換装置１０３もＡ／Ｄ変換装置１
０２と同様に、アナログ信号入力端子１に与えられたも
のがテレビ放送の受信信号のように標準信号であるか否
かを判断して、切り換え手段７の切り換え動作を制御す
る。
０２と同様に、アナログ信号入力端子１に与えられたも
のがテレビ放送の受信信号のように標準信号であるか否
かを判断して、切り換え手段７の切り換え動作を制御す
る。
【００６６】但しＡ／Ｄ変換装置１０２において設けら
れていた標準信号判別回路１６ａの代わりに、バースト
分離回路１２及び標準信号判別回路１６ｂが設けられて
いる。
れていた標準信号判別回路１６ａの代わりに、バースト
分離回路１２及び標準信号判別回路１６ｂが設けられて
いる。
【００６７】バースト分離回路１２はアナログ信号入力
端子１に接続され、ここに入力されたアナログビデオ信
号のカラーバースト信号Ｂを抽出する。標準信号判別回
路１６ｂはカラーバースト信号Ｂ及び水平同期信号ＨＳ
の２つを入力し、これらの相互関係を確認することによ
って、アナログビデオ信号の標準／非標準を判断する。
端子１に接続され、ここに入力されたアナログビデオ信
号のカラーバースト信号Ｂを抽出する。標準信号判別回
路１６ｂはカラーバースト信号Ｂ及び水平同期信号ＨＳ
の２つを入力し、これらの相互関係を確認することによ
って、アナログビデオ信号の標準／非標準を判断する。
【００６８】例えばＮＴＳＣ信号においては、カラーバ
ースト信号Ｂの周波数は水平同期信号ＨＳの周波数の４
５５／２倍となっている。テレビ放送の受信信号のよう
な場合にはかかる周波数の相互関係を満足しているが、
民生用ＶＴＲ再生信号のように時間安定性の不良な場合
にはこれを満足していない。よって上記関係の満足／不
満足を以て、それぞれ時間安定性の良／不良として判断
することができる。
ースト信号Ｂの周波数は水平同期信号ＨＳの周波数の４
５５／２倍となっている。テレビ放送の受信信号のよう
な場合にはかかる周波数の相互関係を満足しているが、
民生用ＶＴＲ再生信号のように時間安定性の不良な場合
にはこれを満足していない。よって上記関係の満足／不
満足を以て、それぞれ時間安定性の良／不良として判断
することができる。
【００６９】図６は標準信号判別回路１６ｂの構成を例
示するブロック図である。標準信号判別回路１６ｂは逓
倍部１６１、カウンタ１６２、判定部１６３を備えてい
る。
示するブロック図である。標準信号判別回路１６ｂは逓
倍部１６１、カウンタ１６２、判定部１６３を備えてい
る。
【００７０】逓倍部１６１はバースト信号Ｂ（周波数ｆ
SCとする）を２倍に逓倍して周波数２ｆSCの信号Ｂ’を
カウンタ１６２に与える。カウンタ１６２には水平同期
信号ＨＳも与えられ、水平走査期間内で信号Ｂ’をカウ
ントする。判定部１６３によってカウント結果が４５５
であるか否かの判定を受ける。
SCとする）を２倍に逓倍して周波数２ｆSCの信号Ｂ’を
カウンタ１６２に与える。カウンタ１６２には水平同期
信号ＨＳも与えられ、水平走査期間内で信号Ｂ’をカウ
ントする。判定部１６３によってカウント結果が４５５
であるか否かの判定を受ける。
【００７１】水平走査期間当たりの信号Ｂ’のカウント
数が４５５であれば、切り換え手段７はサンプリングク
ロックφ1 をＡ／Ｄ変換器２へ伝達し、４５５でなけれ
ばサンプリングクロックφ2 をＡ／Ｄ変換器２へ伝達す
る。
数が４５５であれば、切り換え手段７はサンプリングク
ロックφ1 をＡ／Ｄ変換器２へ伝達し、４５５でなけれ
ばサンプリングクロックφ2 をＡ／Ｄ変換器２へ伝達す
る。
【００７２】このような標準信号判別回路１６ｂはゲー
トアレイ等で容易に構成することができる。
トアレイ等で容易に構成することができる。
【００７３】第４実施例：図７はこの発明の第４実施例
にかかるＡ／Ｄ変換装置１０４の構成を例示するブロッ
ク図である。
にかかるＡ／Ｄ変換装置１０４の構成を例示するブロッ
ク図である。
【００７４】Ａ／Ｄ変換装置１０４もＡ／Ｄ変換装置１
０３と同様に、アナログ信号入力端子１に与えられたも
のがテレビ放送の受信信号のように標準信号であるか否
かを判断して、切り換え手段７の切り換え動作を制御す
る。
０３と同様に、アナログ信号入力端子１に与えられたも
のがテレビ放送の受信信号のように標準信号であるか否
かを判断して、切り換え手段７の切り換え動作を制御す
る。
【００７５】但し、Ａ／Ｄ変換装置１０３において設け
られていた標準信号判別回路１６ｂは標準信号判別回路
１６ｃに、バースト分離回路１２は垂直分離同期回路１
３に、それぞれ置換されている。
られていた標準信号判別回路１６ｂは標準信号判別回路
１６ｃに、バースト分離回路１２は垂直分離同期回路１
３に、それぞれ置換されている。
【００７６】垂直分離同期回路１３はアナログ信号入力
端子１に接続され、ここに入力されたアナログビデオ信
号の垂直同期信号ＶＳを抽出する。標準信号判別回路１
６ｃは水平同期信号ＨＳ及び垂直同期信号ＶＳの２つを
入力し、これらの相互関係を確認することによって、ア
ナログビデオ信号の標準／非標準を判断する。
端子１に接続され、ここに入力されたアナログビデオ信
号の垂直同期信号ＶＳを抽出する。標準信号判別回路１
６ｃは水平同期信号ＨＳ及び垂直同期信号ＶＳの２つを
入力し、これらの相互関係を確認することによって、ア
ナログビデオ信号の標準／非標準を判断する。
【００７７】ＮＴＳＣ信号においては、１フレームの水
平同期数は５２５であるため、標準信号判別回路１６ｃ
は水平同期数が５２５であれば時間的に安定と判断し、
そうでなければ時間的に不安定と判断する。
平同期数は５２５であるため、標準信号判別回路１６ｃ
は水平同期数が５２５であれば時間的に安定と判断し、
そうでなければ時間的に不安定と判断する。
【００７８】図８は標準信号判別回路１６ｃの構成を例
示するブロック図である。標準信号判別回路１６ｃはカ
ウンタ１６４及び判定部１６５を備えている。
示するブロック図である。標準信号判別回路１６ｃはカ
ウンタ１６４及び判定部１６５を備えている。
【００７９】カウンタ１６４では１フレーム分の水平同
期信号ＨＳをカウントする。そして判定部１６５はこの
カウント数が５２５であるか否かを判定する。判定部１
６５においてカウント数が５２５であると判定されれば
切り換え手段７はサンプリングクロックφ1 をＡ／Ｄ変
換器２へ伝達し、５２５でないと判定されればサンプリ
ングクロックφ2 をＡ／Ｄ変換器２へ伝達する。
期信号ＨＳをカウントする。そして判定部１６５はこの
カウント数が５２５であるか否かを判定する。判定部１
６５においてカウント数が５２５であると判定されれば
切り換え手段７はサンプリングクロックφ1 をＡ／Ｄ変
換器２へ伝達し、５２５でないと判定されればサンプリ
ングクロックφ2 をＡ／Ｄ変換器２へ伝達する。
【００８０】このような標準信号判別回路１６ｃもゲー
トアレイ等で容易に構成することができる。そしてこの
ような標準信号判別回路１６ｃは、特にレーザーディス
クプレイヤー等の早送り再生信号等にみられる、垂直同
期信号ＶＳ期間の水平同期数が標準信号の水平同期数
（５２５本）と異なる信号を的確に判別し得る特徴を有
するものである。逆に例えば第二Ｎ倍ＰＬＬ回路を引き
込み周波数範囲の広いものにすれば、非標準信号に適応
した入力信号をもＡ／Ｄ変換処理をし得ることになる。
つまり、特殊再生信号のＡ／Ｄ変換処理を可能にする。
しかも非標準信号から連続的に非標準信号に変えた場合
において連続的にその変化に応じてＡ／Ｄ変換処理し得
る。
トアレイ等で容易に構成することができる。そしてこの
ような標準信号判別回路１６ｃは、特にレーザーディス
クプレイヤー等の早送り再生信号等にみられる、垂直同
期信号ＶＳ期間の水平同期数が標準信号の水平同期数
（５２５本）と異なる信号を的確に判別し得る特徴を有
するものである。逆に例えば第二Ｎ倍ＰＬＬ回路を引き
込み周波数範囲の広いものにすれば、非標準信号に適応
した入力信号をもＡ／Ｄ変換処理をし得ることになる。
つまり、特殊再生信号のＡ／Ｄ変換処理を可能にする。
しかも非標準信号から連続的に非標準信号に変えた場合
において連続的にその変化に応じてＡ／Ｄ変換処理し得
る。
【００８１】第５実施例：第３実施例と第４実施例にお
いて示された時間的安定性の判断基準を２つ組み合わせ
ることもできる。図９はこの発明の第５実施例にかかる
Ａ／Ｄ変換装置１０５の構成を例示するブロック図であ
る。
いて示された時間的安定性の判断基準を２つ組み合わせ
ることもできる。図９はこの発明の第５実施例にかかる
Ａ／Ｄ変換装置１０５の構成を例示するブロック図であ
る。
【００８２】Ａ／Ｄ変換装置１０５の構成は、第３実施
例で示されたＡ／Ｄ変換装置１０３の構成に対し、第４
実施例で示されたＡ／Ｄ変換装置１０４の有する垂直同
期分離回路１３及び標準信号判別回路１６ｃを追加し、
標準信号判別回路１６ｂ，１６ｃを一纏めにして標準信
号判別回路１６ｄとしたものと把握することができる。
例で示されたＡ／Ｄ変換装置１０３の構成に対し、第４
実施例で示されたＡ／Ｄ変換装置１０４の有する垂直同
期分離回路１３及び標準信号判別回路１６ｃを追加し、
標準信号判別回路１６ｂ，１６ｃを一纏めにして標準信
号判別回路１６ｄとしたものと把握することができる。
【００８３】あるいは、Ａ／Ｄ変換装置１０５の構成
は、第４実施例で示されたＡ／Ｄ変換装置１０４の構成
に対し、第３実施例で示されたＡ／Ｄ変換装置１０３の
有するバースト分離回路１２及び標準信号判別回路１６
ｂを追加し、標準信号判別回路１６ｂ，１６ｃを一纏め
にして標準信号判別回路１６ｄとしたものと把握するこ
ともできる。
は、第４実施例で示されたＡ／Ｄ変換装置１０４の構成
に対し、第３実施例で示されたＡ／Ｄ変換装置１０３の
有するバースト分離回路１２及び標準信号判別回路１６
ｂを追加し、標準信号判別回路１６ｂ，１６ｃを一纏め
にして標準信号判別回路１６ｄとしたものと把握するこ
ともできる。
【００８４】このように構成することにより、時間的安
定性を判断するためにアナログビデオ信号が標準信号で
あるか否かを判別する際、カラーバースト信号Ｂの周波
数が水平同期信号ＨＳの周波数の４５５／２倍となって
いるか否か、水平同期数が５２５であるか否かという２
つの条件について吟味するので、判別精度を向上するこ
とができる。
定性を判断するためにアナログビデオ信号が標準信号で
あるか否かを判別する際、カラーバースト信号Ｂの周波
数が水平同期信号ＨＳの周波数の４５５／２倍となって
いるか否か、水平同期数が５２５であるか否かという２
つの条件について吟味するので、判別精度を向上するこ
とができる。
【００８５】第６実施例：図１０はこの発明の第６実施
例にかかるＡ／Ｄ変換装置１０６の構成を例示するブロ
ック図である。Ａ／Ｄ変換装置１０６の構成は、第４実
施例で示されたＡ／Ｄ変換装置１０４の標準信号判別回
路１６ｃを時間安定検出回路８２に置換したものであ
る。
例にかかるＡ／Ｄ変換装置１０６の構成を例示するブロ
ック図である。Ａ／Ｄ変換装置１０６の構成は、第４実
施例で示されたＡ／Ｄ変換装置１０４の標準信号判別回
路１６ｃを時間安定検出回路８２に置換したものであ
る。
【００８６】民生用ＶＴＲでは１フィールド後に回転ヘ
ッドが切り替わって磁気テープからの信号を再生するた
め、１フィールド毎に再生される信号を相互に合成して
得られる再生アナログビデオ信号には、例えばその垂直
同期信号ＶＳが遷移する直前の合成ポイントにおいて必
ず時間的不連続点、つまりスイッチングノイズが発生さ
せられる。
ッドが切り替わって磁気テープからの信号を再生するた
め、１フィールド毎に再生される信号を相互に合成して
得られる再生アナログビデオ信号には、例えばその垂直
同期信号ＶＳが遷移する直前の合成ポイントにおいて必
ず時間的不連続点、つまりスイッチングノイズが発生さ
せられる。
【００８７】従って、水平同期信号ＨＳと垂直同期信号
ＶＳとを入力する時間安定検出回路８２において、この
時間的不連続点が検出されれば民生用ＶＴＲからのアナ
ログビデオ信号がアナログ信号入力端子１に与えられた
と判断し、アナログ信号入力端子１に与えられたものは
時間的に不安定であると判断する。そしてＡ／Ｄ変換器
２において用いるサンプリングクロックとしては第二Ｎ
倍ＰＬＬ回路５２から得られるサンプリングクロックφ
2 が採用される。
ＶＳとを入力する時間安定検出回路８２において、この
時間的不連続点が検出されれば民生用ＶＴＲからのアナ
ログビデオ信号がアナログ信号入力端子１に与えられた
と判断し、アナログ信号入力端子１に与えられたものは
時間的に不安定であると判断する。そしてＡ／Ｄ変換器
２において用いるサンプリングクロックとしては第二Ｎ
倍ＰＬＬ回路５２から得られるサンプリングクロックφ
2 が採用される。
【００８８】一方、時間的不連続点が検出されなければ
時間的に安定なアナログビデオ信号がアナログ信号入力
端子１に与えられたと判断し、Ａ／Ｄ変換器２において
用いるサンプリングクロックとしては第一Ｎ倍ＰＬＬ回
路５１から得られるサンプリングクロックφ1 が採用さ
れる。
時間的に安定なアナログビデオ信号がアナログ信号入力
端子１に与えられたと判断し、Ａ／Ｄ変換器２において
用いるサンプリングクロックとしては第一Ｎ倍ＰＬＬ回
路５１から得られるサンプリングクロックφ1 が採用さ
れる。
【００８９】図１１は時間安定検出回路８２の構成を例
示するブロック図である。時間安定検出回路８２はカウ
ンタ８２１、期間外検出器８２２、パルス発生器８２
３、判定部８２４を備えている。
示するブロック図である。時間安定検出回路８２はカウ
ンタ８２１、期間外検出器８２２、パルス発生器８２
３、判定部８２４を備えている。
【００９０】カウンタ８２１は水平同期信号ＨＳを受
け、水平同期信号ＨＳ間の時間、つまり水平走査期間を
測定する。時間外検出器８２２は所定の水平走査期間以
外の水平走査期間が存在したか否かを検出する。その結
果は判定部８２４に伝達される。
け、水平同期信号ＨＳ間の時間、つまり水平走査期間を
測定する。時間外検出器８２２は所定の水平走査期間以
外の水平走査期間が存在したか否かを検出する。その結
果は判定部８２４に伝達される。
【００９１】一方、パルス発生器８２３は垂直同期信号
ＶＳに基づき、垂直同期信号ＶＳの遷移する近傍でパル
スを発生させ、これを判定部８２４へと伝達する。判定
部８２４は期間外検出器８２２、パルス発生器８２３の
それぞれの出力から、垂直同期信号ＶＳが遷移する近傍
において水平走査期間が所定の期間外の長さであったの
か否かを判定する。
ＶＳに基づき、垂直同期信号ＶＳの遷移する近傍でパル
スを発生させ、これを判定部８２４へと伝達する。判定
部８２４は期間外検出器８２２、パルス発生器８２３の
それぞれの出力から、垂直同期信号ＶＳが遷移する近傍
において水平走査期間が所定の期間外の長さであったの
か否かを判定する。
【００９２】図１２は水平同期信号ＨＳと垂直同期信号
ＶＳとを示すグラフである。場所Ｑは水平同期信号ＨＳ
が所定の期間よりも短い長さである箇所を示している。
判定部８２４はこのような箇所を不連続点、つまり民生
用ＶＴＲのスイッチングノイズに起因したパルスによる
不連続点が存在すると判定する。これにより入力信号は
確実に他のノイズと区別しながら民生用ＶＴＲの再生信
号として判断し得る。
ＶＳとを示すグラフである。場所Ｑは水平同期信号ＨＳ
が所定の期間よりも短い長さである箇所を示している。
判定部８２４はこのような箇所を不連続点、つまり民生
用ＶＴＲのスイッチングノイズに起因したパルスによる
不連続点が存在すると判定する。これにより入力信号は
確実に他のノイズと区別しながら民生用ＶＴＲの再生信
号として判断し得る。
【００９３】上記の処理は例えばマイコンを用いてソフ
トプログラム処理にて容易に実現することができる。
トプログラム処理にて容易に実現することができる。
【００９４】第７実施例：図１３はこの発明の第７実施
例にかかるＡ／Ｄ変換装置１０７の構成を例示するブロ
ック図である。Ａ／Ｄ変換装置１０７は図１に示された
Ａ／Ｄ変換装置１０１の時間安定検出回路８１を時間安
定検出回路８３に置換し、かつ時間安定検出回路８３に
はアナログビデオ信号の代わりに第一Ｎ倍ＰＬＬ回路５
１から得られるアンロック信号Ｕを入力する構成を採っ
ている。
例にかかるＡ／Ｄ変換装置１０７の構成を例示するブロ
ック図である。Ａ／Ｄ変換装置１０７は図１に示された
Ａ／Ｄ変換装置１０１の時間安定検出回路８１を時間安
定検出回路８３に置換し、かつ時間安定検出回路８３に
はアナログビデオ信号の代わりに第一Ｎ倍ＰＬＬ回路５
１から得られるアンロック信号Ｕを入力する構成を採っ
ている。
【００９５】時間安定検出回路８３はアンロック信号Ｕ
の活性化を検知した場合には、切り換え手段７を制御し
てＡ／Ｄ変換器２にサンプリングクロックφ2 を与え
る。アンロック信号Ｕの活性化を検知しない場合には切
り換え手段７を制御してＡ／Ｄ変換器２にサンプリング
クロックφ1 を与える。
の活性化を検知した場合には、切り換え手段７を制御し
てＡ／Ｄ変換器２にサンプリングクロックφ2 を与え
る。アンロック信号Ｕの活性化を検知しない場合には切
り換え手段７を制御してＡ／Ｄ変換器２にサンプリング
クロックφ1 を与える。
【００９６】アンロック信号Ｕは第一Ｎ倍ＰＬＬ回路５
１におけるＰＬＬのロックが外れた場合に活性化する。
そのため、ジッターが小さなサンプリングクロックφ1
を生成する第一Ｎ倍ＰＬＬ回路５１において位相ロック
がかけられない程に時間的に安定性がないアナログビデ
オ信号には、周波数引き込み範囲の広い第二Ｎ倍ＰＬＬ
回路５２によって生成されたサンプリングクロックφ2
を用いてＡ／Ｄ変換を行う。
１におけるＰＬＬのロックが外れた場合に活性化する。
そのため、ジッターが小さなサンプリングクロックφ1
を生成する第一Ｎ倍ＰＬＬ回路５１において位相ロック
がかけられない程に時間的に安定性がないアナログビデ
オ信号には、周波数引き込み範囲の広い第二Ｎ倍ＰＬＬ
回路５２によって生成されたサンプリングクロックφ2
を用いてＡ／Ｄ変換を行う。
【００９７】この様に第７実施例では、第一Ｎ倍ＰＬＬ
回路５１でＰＬＬのロックをかけられない程度に不良で
あるか否かによって第一Ｎ倍ＰＬＬ回路５１及び第二Ｎ
倍ＰＬＬ回路５２のいずれでサンプリングクロックを生
成させるかを区別するので、その区別基準は時間安定性
を判断する他の手法よりも直接的である。
回路５１でＰＬＬのロックをかけられない程度に不良で
あるか否かによって第一Ｎ倍ＰＬＬ回路５１及び第二Ｎ
倍ＰＬＬ回路５２のいずれでサンプリングクロックを生
成させるかを区別するので、その区別基準は時間安定性
を判断する他の手法よりも直接的である。
【００９８】したがって、第一Ｎ倍ＰＬＬ回路５１でＰ
ＬＬのロックがかけられるのにもかかわらずサンプリン
グクロックφ2 を用いてＡ／Ｄ変換を行う、という事態
を回避することができる。しかもこの場合の時間安定検
出回路８３は、第一Ｎ倍ＰＬＬ回路のアンロック信号Ｕ
を受けてその信号にもとづいて単に切り換え手段７を制
御することを基本構成とするため、他の時間安定検出回
路に比較して簡単な構成となり得る。
ＬＬのロックがかけられるのにもかかわらずサンプリン
グクロックφ2 を用いてＡ／Ｄ変換を行う、という事態
を回避することができる。しかもこの場合の時間安定検
出回路８３は、第一Ｎ倍ＰＬＬ回路のアンロック信号Ｕ
を受けてその信号にもとづいて単に切り換え手段７を制
御することを基本構成とするため、他の時間安定検出回
路に比較して簡単な構成となり得る。
【００９９】第８実施例：図１４はこの発明の第８実施
例にかかるＡ／Ｄ変換装置１０８の構成を例示するブロ
ック図である。Ａ／Ｄ変換装置１０８は、図１３に示さ
れたＡ／Ｄ変換装置１０７の時間安定検出回路８３を時
間安定検出回路８４に置換した構成を有している。
例にかかるＡ／Ｄ変換装置１０８の構成を例示するブロ
ック図である。Ａ／Ｄ変換装置１０８は、図１３に示さ
れたＡ／Ｄ変換装置１０７の時間安定検出回路８３を時
間安定検出回路８４に置換した構成を有している。
【０１００】第７実施例においては第一Ｎ倍ＰＬＬ回路
５１でＰＬＬのロックが外れたことを検出したが、第８
実施例においては第一Ｎ倍ＰＬＬ回路５１でＰＬＬの位
相変化を吟味する。この吟味のため、第一Ｎ倍ＰＬＬ回
路５１から位相変化信号Ｐが時間安定検出回路８４に与
えられる。
５１でＰＬＬのロックが外れたことを検出したが、第８
実施例においては第一Ｎ倍ＰＬＬ回路５１でＰＬＬの位
相変化を吟味する。この吟味のため、第一Ｎ倍ＰＬＬ回
路５１から位相変化信号Ｐが時間安定検出回路８４に与
えられる。
【０１０１】位相変化信号Ｐが所定の大きさを越えた場
合、第一Ｎ倍ＰＬＬ回路５１においてＰＬＬのロックが
その後外れる可能性が高い。したがって、ＰＬＬのロッ
クが現実に外れるよりも前に第二Ｎ倍ＰＬＬ回路５２を
採用してＡ／Ｄ変換を行うことによって、ＰＬＬロック
が外れてディジタルビデオ信号が乱れることを未然に回
避することができる。
合、第一Ｎ倍ＰＬＬ回路５１においてＰＬＬのロックが
その後外れる可能性が高い。したがって、ＰＬＬのロッ
クが現実に外れるよりも前に第二Ｎ倍ＰＬＬ回路５２を
採用してＡ／Ｄ変換を行うことによって、ＰＬＬロック
が外れてディジタルビデオ信号が乱れることを未然に回
避することができる。
【０１０２】勿論、位相変化信号Ｐの値の大小を判断す
る基準を複数設けておき、これらに対応して更に他のＮ
倍ＰＬＬ回路をも設けておけば、異なる周波数引き込み
範囲を有する複数のＰＬＬ回路が生成するサンプリング
クロックを用いてＡ／Ｄ変換を行うことができる。
る基準を複数設けておき、これらに対応して更に他のＮ
倍ＰＬＬ回路をも設けておけば、異なる周波数引き込み
範囲を有する複数のＰＬＬ回路が生成するサンプリング
クロックを用いてＡ／Ｄ変換を行うことができる。
【０１０３】第９実施例：図１５はこの発明の第９実施
例にかかるＡ／Ｄ変換装置１０９の構成を例示するブロ
ック図である。Ａ／Ｄ変換装置１０９は図１に示された
Ａ／Ｄ変換装置１０１の時間安定検出回路８１を設ける
ことなく、代わりに制御マイコン１４を設けており、制
御マイコン１４によって切り換え手段７の切り換え動作
が制御される。
例にかかるＡ／Ｄ変換装置１０９の構成を例示するブロ
ック図である。Ａ／Ｄ変換装置１０９は図１に示された
Ａ／Ｄ変換装置１０１の時間安定検出回路８１を設ける
ことなく、代わりに制御マイコン１４を設けており、制
御マイコン１４によって切り換え手段７の切り換え動作
が制御される。
【０１０４】Ａ／Ｄ変換されるアナログビデオ信号が、
例えばディジタル方式の磁気記録再生装置に内蔵されて
いるＴＶ信号受信チューナーから出力されたものである
ときには、ＴＶ信号受信モードを認識した制御マイコン
１４によってサンプリングクロックφ1 がＡ／Ｄ変換器
２に与えられる。これは一般にテレビ放送信号は標準信
号であるので時間安定性が良好であり、引き込み範囲の
狭いＰＬＬ回路を用いてもＰＬＬのロックは外れにく
い。したがってそのような場合にはジッターの少ないサ
ンプリングクロックφ1 を用いてＡ／Ｄ変換を行う方が
有利であるとの判断からである。
例えばディジタル方式の磁気記録再生装置に内蔵されて
いるＴＶ信号受信チューナーから出力されたものである
ときには、ＴＶ信号受信モードを認識した制御マイコン
１４によってサンプリングクロックφ1 がＡ／Ｄ変換器
２に与えられる。これは一般にテレビ放送信号は標準信
号であるので時間安定性が良好であり、引き込み範囲の
狭いＰＬＬ回路を用いてもＰＬＬのロックは外れにく
い。したがってそのような場合にはジッターの少ないサ
ンプリングクロックφ1 を用いてＡ／Ｄ変換を行う方が
有利であるとの判断からである。
【０１０５】一方、アナログビデオ信号が内蔵されてい
るＴＶ信号受信チューナーからのもの以外であるときに
は、その時間安定性の良否が不明であるので、確実にＰ
ＬＬのロックがなされたサンプリングクロックφ2 を用
いてＡ／Ｄ変換を行う方が有利である。
るＴＶ信号受信チューナーからのもの以外であるときに
は、その時間安定性の良否が不明であるので、確実にＰ
ＬＬのロックがなされたサンプリングクロックφ2 を用
いてＡ／Ｄ変換を行う方が有利である。
【０１０６】よって第９実施例においては時間安定性の
判断が容易であり、容易に第１実施例の効果を得ること
ができる。そのようにＴＶ信号を受信していないことを
認識している制御マイコン１４が切り換え手段７を制御
する。
判断が容易であり、容易に第１実施例の効果を得ること
ができる。そのようにＴＶ信号を受信していないことを
認識している制御マイコン１４が切り換え手段７を制御
する。
【０１０７】第１０実施例：図１６はこの発明の第１０
実施例にかかるＡ／Ｄ変換装置１１０の構成を例示する
ブロック図である。Ａ／Ｄ変換装置１１０は図１に示さ
れたＡ／Ｄ変換装置１０１の時間安定検出回路８１を、
最近良く用いられている多次元処理（２次元又は３次
元）ＹＣ分離回路内におけるＹＣ分離標準判別回路１５
に置換した構成を有している。ＹＣ分離標準判別回路１
５はアナログビデオ信号の輝度信号と色信号とを分離す
る回路において設けられている一つの判別回路であっ
て、主にアナログビデオ信号が標準信号であるか否かを
判別する回路である。
実施例にかかるＡ／Ｄ変換装置１１０の構成を例示する
ブロック図である。Ａ／Ｄ変換装置１１０は図１に示さ
れたＡ／Ｄ変換装置１０１の時間安定検出回路８１を、
最近良く用いられている多次元処理（２次元又は３次
元）ＹＣ分離回路内におけるＹＣ分離標準判別回路１５
に置換した構成を有している。ＹＣ分離標準判別回路１
５はアナログビデオ信号の輝度信号と色信号とを分離す
る回路において設けられている一つの判別回路であっ
て、主にアナログビデオ信号が標準信号であるか否かを
判別する回路である。
【０１０８】ＹＣ分離標準判別回路１５は磁気記録再生
装置の多次元ＹＣ分離回路には通常内蔵されているもの
であり、特に３次元ＹＣ分離方式を採用する場合には必
須のものである。ＹＣ分離標準判別回路１５において標
準であると判別された信号は時間安定性が良好であるの
で、通常内蔵されている当該回路を利用して切り換え手
段７の切り換え動作を制御することができる。したがっ
て、特別な時間安定検出回路の出力信号を用いる代わり
に内蔵されている３次元ＹＣ分離回路内のＹＣ分離標準
信号判別回路の出力信号を用いるのみで対応できるの
で、回路の合理化を図ることができる。
装置の多次元ＹＣ分離回路には通常内蔵されているもの
であり、特に３次元ＹＣ分離方式を採用する場合には必
須のものである。ＹＣ分離標準判別回路１５において標
準であると判別された信号は時間安定性が良好であるの
で、通常内蔵されている当該回路を利用して切り換え手
段７の切り換え動作を制御することができる。したがっ
て、特別な時間安定検出回路の出力信号を用いる代わり
に内蔵されている３次元ＹＣ分離回路内のＹＣ分離標準
信号判別回路の出力信号を用いるのみで対応できるの
で、回路の合理化を図ることができる。
【０１０９】但し、３次元ＹＣ分離方式においてもディ
ジタル処理が必要であり、Ａ／Ｄ変換が要求されるが、
副搬送波の周波数（約３．５８ＭＨｚ）の４倍の周波数
のクロックを用いるので、ＮＴＳＣ及びＰＡＬ方式の信
号によって共通の画素を生成し得る１３．５ＭＨｚのサ
ンプリングクロックφ1 ，φ2 とは別にクロック発生回
路が必要である。
ジタル処理が必要であり、Ａ／Ｄ変換が要求されるが、
副搬送波の周波数（約３．５８ＭＨｚ）の４倍の周波数
のクロックを用いるので、ＮＴＳＣ及びＰＡＬ方式の信
号によって共通の画素を生成し得る１３．５ＭＨｚのサ
ンプリングクロックφ1 ，φ2 とは別にクロック発生回
路が必要である。
【０１１０】
【発明の効果】以上のようにこの発明によれば、入力信
号の時間軸変動に応じて適切なサンプリングクロックを
Ａ／Ｄ変換器に与え、入力信号にＡ／Ｄ変換処理を施
す。
号の時間軸変動に応じて適切なサンプリングクロックを
Ａ／Ｄ変換器に与え、入力信号にＡ／Ｄ変換処理を施
す。
【０１１１】入力信号が時間的に安定している場合には
より高品位なディジタルデータを、又入力信号が時間的
にたとえ不安定な場合でもその入力信号の水平同期信号
に同期した（追従した）所定倍のサンプリングクロック
でＡ／Ｄ変換処理されたデジタルデータを得ることがで
きる。
より高品位なディジタルデータを、又入力信号が時間的
にたとえ不安定な場合でもその入力信号の水平同期信号
に同期した（追従した）所定倍のサンプリングクロック
でＡ／Ｄ変換処理されたデジタルデータを得ることがで
きる。
【０１１２】したがって例えば入力信号がアナログビデ
オ信号である場合には、高価なタイムベースコレクタを
必要としないでＡ／Ｄ変換処理を施すことが可能であ
る。
オ信号である場合には、高価なタイムベースコレクタを
必要としないでＡ／Ｄ変換処理を施すことが可能であ
る。
【０１１３】この発明のうち請求項１にかかるＡ／Ｄ変
換装置及び請求項１４にかかるＡ／Ｄ変換処理方法によ
れば、入力信号の時間安定性に応じてサンプリングクロ
ックに基づいてＡ／Ｄ変換を行うことが可能であり、時
間安定性の良好な入力信号に対してはよりジッターの低
減されたＡ／Ｄ変換出力信号を出力し、時間安定性の不
良な入力信号に対しては確実にＰＬＬのロックをかける
ことによりＡ／Ｄ変換を可能とする。ＰＬＬ回路が複数
で構成されているので複数の入力信号に対して多様に適
応したサンプリングクロックでＡ／Ｄ変換処理が可能と
なる。
換装置及び請求項１４にかかるＡ／Ｄ変換処理方法によ
れば、入力信号の時間安定性に応じてサンプリングクロ
ックに基づいてＡ／Ｄ変換を行うことが可能であり、時
間安定性の良好な入力信号に対してはよりジッターの低
減されたＡ／Ｄ変換出力信号を出力し、時間安定性の不
良な入力信号に対しては確実にＰＬＬのロックをかける
ことによりＡ／Ｄ変換を可能とする。ＰＬＬ回路が複数
で構成されているので複数の入力信号に対して多様に適
応したサンプリングクロックでＡ／Ｄ変換処理が可能と
なる。
【０１１４】この発明のうち請求項２にかかるＡ／Ｄ変
換装置及び請求項１５にかかるＡ／Ｄ変換処理方法によ
れば、入力信号の時間安定性が比較的高い場合にはジッ
ターの低減されたサンプリングクロックを用いて、比較
的低い場合には確実にＰＬＬのロックをかけて、Ａ／Ｄ
変換を行うことができる。
換装置及び請求項１５にかかるＡ／Ｄ変換処理方法によ
れば、入力信号の時間安定性が比較的高い場合にはジッ
ターの低減されたサンプリングクロックを用いて、比較
的低い場合には確実にＰＬＬのロックをかけて、Ａ／Ｄ
変換を行うことができる。
【０１１５】この発明のうち請求項３及び請求項４にか
かるＡ／Ｄ変換装置によれば、第１のＰＬＬ回路の引き
込み周波数の範囲よりも広い引き込み周波数の範囲を有
する第２のＰＬＬ回路を実現することができる。また、
第２のＰＬＬ回路が生成する第２のサンプリングクロッ
ク候補よりも、第１のＰＬＬ回路が生成する第１のサン
プリングクロック候補のジッターを低減することができ
る。
かるＡ／Ｄ変換装置によれば、第１のＰＬＬ回路の引き
込み周波数の範囲よりも広い引き込み周波数の範囲を有
する第２のＰＬＬ回路を実現することができる。また、
第２のＰＬＬ回路が生成する第２のサンプリングクロッ
ク候補よりも、第１のＰＬＬ回路が生成する第１のサン
プリングクロック候補のジッターを低減することができ
る。
【０１１６】この発明のうち請求項５乃至請求項７及び
請求項９にかかるＡ／Ｄ変換装置並びに請求項１６乃至
請求項１８及び請求項２０にかかるＡ／Ｄ変換処理方法
によれば、入力信号の時間的な安定／不安定を容易に判
断することができる。
請求項９にかかるＡ／Ｄ変換装置並びに請求項１６乃至
請求項１８及び請求項２０にかかるＡ／Ｄ変換処理方法
によれば、入力信号の時間的な安定／不安定を容易に判
断することができる。
【０１１７】この発明のうち請求項８にかかるＡ／Ｄ変
換装置及び請求項１９にかかるＡ／Ｄ変換処理方法によ
れば、入力信号の時間安定性の判断の精度を向上させる
ことができる。
換装置及び請求項１９にかかるＡ／Ｄ変換処理方法によ
れば、入力信号の時間安定性の判断の精度を向上させる
ことができる。
【０１１８】この発明のうち請求項１０にかかるＡ／Ｄ
変換装置及び請求項２１にかかるＡ／Ｄ変換処理方法に
よれば、第１のＰＬＬ回路でＰＬＬのロックをかけられ
ない程度に不良であるか否かによって第１及び第２のＰ
ＬＬ回路のいずれでサンプリングクロックを生成させる
かを区別するので、その区別基準は時間安定性を判断す
る他の手法よりも直接的であり、第１のＰＬＬ回路でＰ
ＬＬのロックがかけられるのにもかかわらず第２のサン
プリングクロック候補をサンプリングクロックとして用
いる事態が事前に回避される。
変換装置及び請求項２１にかかるＡ／Ｄ変換処理方法に
よれば、第１のＰＬＬ回路でＰＬＬのロックをかけられ
ない程度に不良であるか否かによって第１及び第２のＰ
ＬＬ回路のいずれでサンプリングクロックを生成させる
かを区別するので、その区別基準は時間安定性を判断す
る他の手法よりも直接的であり、第１のＰＬＬ回路でＰ
ＬＬのロックがかけられるのにもかかわらず第２のサン
プリングクロック候補をサンプリングクロックとして用
いる事態が事前に回避される。
【０１１９】この発明のうち請求項１１にかかるＡ／Ｄ
変換装置及び請求項２２にかかるＡ／Ｄ変換処理方法に
よれば、ＰＬＬのロックが現実に外れるよりも前に他の
ＰＬＬ回路を採用してＡ／Ｄ変換を行うことによって、
ＰＬＬロックが外れて出力信号が乱れることを事前に回
避することができる。
変換装置及び請求項２２にかかるＡ／Ｄ変換処理方法に
よれば、ＰＬＬのロックが現実に外れるよりも前に他の
ＰＬＬ回路を採用してＡ／Ｄ変換を行うことによって、
ＰＬＬロックが外れて出力信号が乱れることを事前に回
避することができる。
【０１２０】この発明のうち請求項１２及び請求項１３
にかかるＡ／Ｄ変換装置並びに請求項２３及び請求項２
４にかかるＡ／Ｄ変換処理方法によれば、容易に請求項
５の効果を得ることができる。
にかかるＡ／Ｄ変換装置並びに請求項２３及び請求項２
４にかかるＡ／Ｄ変換処理方法によれば、容易に請求項
５の効果を得ることができる。
【図１】 この発明の第１実施例の構成を例示するブロ
ック図である。
ック図である。
【図２】 この発明の第１実施例の好ましい態様を示す
ブロック図である。
ブロック図である。
【図３】 この発明の第１実施例の他の好ましい態様を
示すブロック図である。
示すブロック図である。
【図４】 この発明の第２実施例の構成を例示するブロ
ック図である。
ック図である。
【図５】 この発明の第３実施例の構成を例示するブロ
ック図である。
ック図である。
【図６】 この発明の第３実施例の構成を例示するブロ
ック図である。
ック図である。
【図７】 この発明の第４実施例の構成を例示するブロ
ック図である。
ック図である。
【図８】 この発明の第４実施例の構成を例示するブロ
ック図である。
ック図である。
【図９】 この発明の第５実施例の構成を例示するブロ
ック図である。
ック図である。
【図１０】 この発明の第６実施例の構成を例示するブ
ロック図である。
ロック図である。
【図１１】 この発明の第６実施例の構成を例示するブ
ロック図である。
ロック図である。
【図１２】 この発明の第６実施例の動作を説明するグ
ラフである。
ラフである。
【図１３】 この発明の第７実施例の構成を例示するブ
ロック図である。
ロック図である。
【図１４】 この発明の第８実施例の構成を例示するブ
ロック図である。
ロック図である。
【図１５】 この発明の第９実施例の構成を例示するブ
ロック図である。
ロック図である。
【図１６】 この発明の第１０実施例の構成を例示する
ブロック図である。
ブロック図である。
【図１７】 従来の技術を例示するブロック図である。
２ Ａ／Ｄ変換器、４ 水平同期分離回路、７ 切り換
え手段、９ 水晶振動子、１０ ＬＣ回路、１１ ＲＣ
回路、１２ バースト分離回路、１３ 垂直同期分離回
路、１６ａ〜１６ｄ 標準信号判別回路、５１ 第一Ｎ
倍ＰＬＬ回路、５２ 第二Ｎ倍ＰＬＬ回路、８１〜８４
時間安定検出器、１０１〜１１０ Ａ／Ｄ変換装置、
Ｂ バースト信号、ＨＳ 水平同期信号、Ｐ 位相変化
信号、Ｕアンロック信号、ＶＳ 垂直同期信号、φ1 ，
φ2 サンプリングクロック。
え手段、９ 水晶振動子、１０ ＬＣ回路、１１ ＲＣ
回路、１２ バースト分離回路、１３ 垂直同期分離回
路、１６ａ〜１６ｄ 標準信号判別回路、５１ 第一Ｎ
倍ＰＬＬ回路、５２ 第二Ｎ倍ＰＬＬ回路、８１〜８４
時間安定検出器、１０１〜１１０ Ａ／Ｄ変換装置、
Ｂ バースト信号、ＨＳ 水平同期信号、Ｐ 位相変化
信号、Ｕアンロック信号、ＶＳ 垂直同期信号、φ1 ，
φ2 サンプリングクロック。
Claims (24)
- 【請求項１】 アナログの態様を呈する入力信号をディ
ジタルの態様を呈する出力信号へと変換するＡ／Ｄ変換
装置であって、 前記入力信号の時間安定性を検出する時間安定検出回路
と、 それぞれ互いに異なる周波数範囲で発振可能な発振回路
を含み、前記入力信号に基づいてそれぞれサンプリング
クロック候補を生成する複数のＰＬＬ回路と、 前記時間安定性が良好なほど、より狭い前記周波数範囲
で発振可能な前記発振回路を含む前記ＰＬＬ回路から生
成された前記サンプリングクロック候補をサンプリング
クロックとして出力する切り換え手段と、 前記サンプリングクロックに基づいて前記入力信号をＡ
／Ｄ変換するＡ／Ｄ変換器とを備えるＡ／Ｄ変換装置。 - 【請求項２】 前記複数のＰＬＬ回路は比較的狭い周波
数範囲で発振可能な前記発振回路を含む第１のＰＬＬ回
路と、 比較的広い周波数範囲で発振可能な前記発振回路を含む
第２のＰＬＬ回路とであって、 前記サンプリングクロック候補は前記第１のＰＬＬ回路
によって生成された第１のサンプリングクロック候補
と、 前記第２のＰＬＬ回路によって生成された第２のサンプ
リングクロック候補との２種であって、 前記切り換え手段は、前記時間安定性が比較的高い場合
には前記第１のサンプリングクロック候補を、前記時間
安定性が比較的低い場合には前記第２のサンプリングク
ロック候補を、それぞれ前記サンプリングクロックとし
て出力する、請求項１記載のＡ／Ｄ変換装置。 - 【請求項３】 前記第１のＰＬＬ回路は水晶発振回路
を、前記第２のＰＬＬ回路はＬＣ発振回路を、それぞれ
含む請求項２記載のＡ／Ｄ変換装置。 - 【請求項４】 前記第１のＰＬＬ回路は水晶発振回路
を、前記第２のＰＬＬ回路はＲＣ発振回路を、それぞれ
含む請求項２記載のＡ／Ｄ変換装置。 - 【請求項５】 前記入力信号はアナログビデオ信号であ
って、 前記時間安定検出回路は前記アナログビデオ信号が所定
の映像方式の標準信号であるか否かによって、それぞれ
前記時間安定性が良であるか不良であるかを判断する第
１の標準信号判別回路で構成されている、請求項２記載
のＡ／Ｄ変換装置。 - 【請求項６】 前記Ａ／Ｄ変換装置は、前記アナログビ
デオ信号から水平同期信号を抽出し、前記水平同期信号
を前記第１及び第２のＰＬＬ回路に与える水平同期分離
回路を更に備え、 前記時間安定検出回路は前記アナログビデオ信号からカ
ラーバースト信号を抽出するバースト分離回路と、 前記カラーバースト信号の周波数と前記水平同期信号の
周波数との間に所定の関係があるか否かを以て前記時間
安定性が良であるか不良であるかを判断する第２の標準
信号判別回路とを有する、請求項５記載のＡ／Ｄ変換装
置。 - 【請求項７】 前記Ａ／Ｄ変換装置は、前記アナログビ
デオ信号から水平同期信号を抽出し、前記水平同期信号
を前記第１及び第２のＰＬＬ回路に与える水平同期分離
回路を更に備え、 前記時間安定検出回路は前記アナログビデオ信号から垂
直同期信号を抽出する垂直同期分離回路と、 前記水平同期信号及び前記垂直同期信号から、前記アナ
ログビデオ信号の１フレームの水平同期数が所定の数で
あるか否かを以て前記時間安定性が良であるか不良であ
るかを判断する第２の標準信号判別回路とを有する、請
求項５記載のＡ／Ｄ変換装置。 - 【請求項８】 前記時間安定検出回路は前記アナログビ
デオ信号からカラーバースト信号を抽出するバースト分
離回路を更に有し、 前記第２の標準信号判別回路は前記カラーバースト信号
の周波数と前記水平同期信号の周波数との間に所定の関
係があるか否かをも更に以て前記時間安定性が良である
か不良であるかを判断する、請求項７記載のＡ／Ｄ変換
装置。 - 【請求項９】 前記Ａ／Ｄ変換装置は、前記アナログビ
デオ信号から水平同期信号を抽出し、前記水平同期信号
を前記第１及び第２のＰＬＬ回路に与える水平同期分離
回路を更に備え、 前記時間安定検出回路は前記アナログビデオ信号から垂
直同期信号を抽出する垂直同期分離回路と、 前記垂直同期信号の近傍において前記水平同期信号の時
間的不連続点が存在するか否かを以て前記時間安定性が
不良であるか良であるかを判断する第２の標準信号判別
回路とを有する、請求項５記載のＡ／Ｄ変換装置。 - 【請求項１０】 前記時間安定検出回路は前記第１のＰ
ＬＬ回路においてＰＬＬのロックが外れたことを検出す
る検出器を有し、 前記切り換え手段は、前記第１のＰＬＬ回路においてＰ
ＬＬのロックが外れた場合に前記第２のサンプリングク
ロック候補を前記サンプリングクロックとして出力す
る、請求項２記載のＡ／Ｄ変換装置。 - 【請求項１１】 前記時間安定検出回路は一つの前記Ｐ
ＬＬ回路のＰＬＬの位相変化が所定の値を逸脱するか否
かを検出し、 前記切り換え手段は、前記一つのＰＬＬ回路のＰＬＬの
位相変化が前記所定の値を逸脱した場合には、他の前記
ＰＬＬ回路によって生成された前記サンプリングクロッ
ク候補を前記サンプリングクロックとして出力する、請
求項１記載のＡ／Ｄ変換装置。 - 【請求項１２】 前記時間安定検出回路は前記入力信号
がＴＶ信号受信チューナーから得られたものであるか否
かを判断する判断手段を有し、 前記切り換え手段は、前記判断手段が、前記入力信号が
ＴＶ信号受信チューナーから得られたものであると判断
した場合に前記第１のサンプリングクロック候補を前記
サンプリングクロックとして出力する、請求項５記載の
Ａ／Ｄ変換装置。 - 【請求項１３】 前記時間安定検出回路は前記入力信号
の輝度信号と色信号とを分離する回路において設けられ
ている判別回路、すなわち前記入力信号が標準信号か否
かを判断するＹＣ分離標準判別回路を用い、 前記切り換え手段は、前記ＹＣ分離標準判別回路が前記
入力信号を標準信号であると判断した場合に前記第１の
サンプリングクロック候補を前記サンプリングクロック
として出力する、請求項５記載のＡ／Ｄ変換装置。 - 【請求項１４】 アナログの態様を呈する入力信号をデ
ィジタルの態様を呈する出力信号へと変換するＡ／Ｄ変
換処理方法であって、 （ａ）前記入力信号の時間安定性を判断する工程と、 前記工程（ａ）と略同時に（ｂ）前記入力信号に基づい
て、それぞれ互いに異なる周波数範囲で発振可能な発振
回路を含む複数のＰＬＬ回路でそれぞれサンプリングク
ロック候補を生成する工程が施されて、 前記工程（ａ）に続いて（ｃ）前記時間安定性が良好な
ほど、より狭い前記周波数範囲で発振可能な前記発振回
路を含む前記ＰＬＬ回路から生成された前記サンプリン
グクロック候補をサンプリングクロックとして出力する
工程と（ｄ）前記サンプリングクロックに基づいて前記
入力信号をＡ／Ｄ変換する工程とを備えるＡ／Ｄ変換処
理方法。 - 【請求項１５】 前記工程（ａ）は（ａ−１）前記時間
安定性の良否を判断する工程を有し、 前記工程（ｂ）は（ｂ−１）比較的狭い周波数範囲で発
振可能な前記発振回路を含む第１のＰＬＬ回路によっ
て、第１のサンプリングクロック候補を出力する工程
と、 前記工程（ｂ−１）と略同時に（ｂ−２）比較的広い周
波数範囲で発振可能な前記発振回路を含む第２のＰＬＬ
回路によって、第２のサンプリングクロック候補を出力
する工程とを有し、 前記工程（ｃ）は（ｃ−１）前記工程（ａ−１）におい
て前記時間安定性が良と判断された場合には第１のサン
プリングクロック候補を前記サンプリングクロックとし
て出力する工程と、 （ｃ−２）前記工程（ａ−１）において前記時間安定性
が不良と判断された場合には第２のサンプリングクロッ
ク候補を前記サンプリングクロックとして出力する工程
とを有する、請求項１４記載のＡ／Ｄ変換処理方法。 - 【請求項１６】 前記入力信号はアナログビデオ信号で
あって、 前記工程（ａ−１）は（ａ−１−１）前記アナログビデ
オ信号が所定の映像方式の標準信号であるか否かによっ
て、それぞれ前記時間安定性が良であるか不良であるか
を判断する工程を含む、請求項１５記載のＡ／Ｄ変換処
理方法。 - 【請求項１７】 前記工程（ａ−１−１）は（ａ−１−
１−１）前記アナログビデオ信号からカラーバースト信
号を抽出する工程と、 前記工程（ａ−１−１−１）と略同時に（ａ−１−１−
２）前記アナログビデオ信号から水平同期信号を抽出す
る工程が施されて、 前記工程（ａ−１−１−２）に続いて（ａ−１−１−
３）前記カラーバースト信号の周波数と前記水平同期信
号の周波数との間に所定の関係があるか否かを以て前記
時間安定性が良であるか不良であるかを判断する工程と
を備える、請求項１６記載のＡ／Ｄ変換処理方法。 - 【請求項１８】 前記工程（ａ−１−１）は（ａ−１−
１−１）前記アナログビデオ信号から水平同期信号を抽
出する工程と、 前記工程（ａ−１−１−１）と略同時に（ａ−１−１−
２）前記アナログビデオ信号から垂直同期信号を抽出す
る工程が施されて、 前記工程（ａ−１−１−２）に続いて（ａ−１−１−
３）前記水平同期信号及び前記垂直同期信号から、前記
アナログビデオ信号の１フレームの水平同期数が所定の
数であるか否かを以て前記時間安定性が良であるか不良
であるかを判断する工程とを備える、請求項１６記載の
Ａ／Ｄ変換処理方法。 - 【請求項１９】 前記工程（ａ−１−１）は前記工程
（ａ−１−１−１）と略同時に施される（ａ−１−１−
４）前記アナログビデオ信号からカラーバースト信号を
抽出する工程を更に備え、 前記工程（ａ−１−１−３）においては前記カラーバー
スト信号の周波数と前記水平同期信号の周波数との間に
所定の関係があるか否かをも加味して前記時間安定性が
良であるか不良であるかが判断される、請求項１８記載
のＡ／Ｄ変換処理方法。 - 【請求項２０】 前記工程（ａ−１−１）は（ａ−１−
１−１）前記アナログビデオ信号から水平同期信号を抽
出する工程と、 前記工程（ａ−１−１−１）と略同時に（ａ−１−１−
２）前記アナログビデオ信号から垂直同期信号を抽出す
る工程が施されて、 前記工程（ａ−１−１−２）に続いて（ａ−１−１−
３）前記垂直同期信号の近傍において前記水平同期信号
の時間的不連続点が存在するか否かを以て前記時間安定
性が不良であるか良であるかを判断する工程とを備え
る、請求項１６記載のＡ／Ｄ変換処理方法。 - 【請求項２１】 前記工程（ａ−１）は（ａ−１−１）
前記第１のＰＬＬ回路においてＰＬＬのロックが外れた
ことを以て前記時間安定性が不良であると判断する工程
を含む、請求項１５記載のＡ／Ｄ変換処理方法。 - 【請求項２２】 前記工程（ａ）は（ａ−１）一の前記
ＰＬＬ回路のＰＬＬの位相変化が所定の値を逸脱するか
否かを検出する工程を有し、 前記工程（ｃ）は（ｃ−１）前記一のＰＬＬ回路のＰＬ
Ｌの位相変化が前記所定の値を逸脱した場合には、他の
前記ＰＬＬ回路によって生成されたサンプリングクロッ
ク候補をサンプリングクロックとして出力する工程を有
する、請求項１４記載のＡ／Ｄ変換処理方法。 - 【請求項２３】 前記工程（ａ−１−１）は（ａ−１−
１−１）前記入力信号がＴＶ信号受信チューナーから得
られたものであるか否かを判断する工程を備え、 前記工程（ｃ−１）は（ｃ−１−１）前記入力信号がＴ
Ｖ信号受信チューナーから得られたものであると判断さ
れた場合に前記第１のサンプリングクロック候補を前記
サンプリングクロックとして出力する工程を含む、請求
項１６記載のＡ／Ｄ変換処理方法。 - 【請求項２４】 前記工程（ａ−１−１）は（ａ−１−
１−１）前記入力信号の輝度信号と色信号とを分離する
回路において前記入力信号が標準信号か否かを判断する
工程を備え、 前記工程（ｃ）は（ｃ−１−１）前記入力信号が標準信
号であると判断された場合に前記第１のサンプリングク
ロック候補を前記サンプリングクロックとして出力する
工程を含む、請求項１６記載のＡ／Ｄ変換処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7130656A JPH08331597A (ja) | 1995-05-29 | 1995-05-29 | Ａ／ｄ変換装置及びａ／ｄ変換処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7130656A JPH08331597A (ja) | 1995-05-29 | 1995-05-29 | Ａ／ｄ変換装置及びａ／ｄ変換処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08331597A true JPH08331597A (ja) | 1996-12-13 |
Family
ID=15039476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7130656A Pending JPH08331597A (ja) | 1995-05-29 | 1995-05-29 | Ａ／ｄ変換装置及びａ／ｄ変換処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08331597A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100354073B1 (ko) * | 2001-01-09 | 2002-09-28 | 삼성전자 주식회사 | 이미지 데이터 처리장치 |
-
1995
- 1995-05-29 JP JP7130656A patent/JPH08331597A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100354073B1 (ko) * | 2001-01-09 | 2002-09-28 | 삼성전자 주식회사 | 이미지 데이터 처리장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6487719B1 (en) | Method and apparatus for monitoring TV channel selecting status | |
| US4688082A (en) | Multi-system television receiver | |
| US20020085120A1 (en) | Video signal processing apparatus | |
| US8233092B2 (en) | Video signal processing device | |
| US20040061530A1 (en) | Clock conversion apparatus, clock conversion method, video display apparatus, and memory address setting method | |
| US4992872A (en) | Method of synchronizing the horizontal deflection of electron beams in television receivers | |
| JPH08331597A (ja) | Ａ／ｄ変換装置及びａ／ｄ変換処理方法 | |
| US5923377A (en) | Jitter reducing circuit | |
| JPH02305190A (ja) | テレビジョン受像機 | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| US5917550A (en) | Clock signal generator for composite video signal | |
| KR100223205B1 (ko) | 디지탈 비디오 디스크의 영상신호 재생장치 및 그 제어방법 | |
| KR930000979B1 (ko) | 디지탈 텔레비젼 수상기의 메인클럭 발생회로 | |
| US20060164548A1 (en) | Sync separator apparatus | |
| JP4663134B2 (ja) | アナログ・ビデオ信号のａ／ｄ変換装置および方法 | |
| JP2865665B2 (ja) | テレビジョン受像機 | |
| JP3544198B2 (ja) | 映像表示装置 | |
| JP3456712B2 (ja) | 複合映像信号検出回路 | |
| JP3603494B2 (ja) | 同期判定回路及びテレビジョン受像機 | |
| KR920010997B1 (ko) | 주파수대역 압신시 칼라프레임펄스 기록재생회로 | |
| JP3683407B2 (ja) | ダイバーシティ受信装置及び方法 | |
| JP2517619B2 (ja) | テレビジョン受像機 | |
| US20030081148A1 (en) | Method and device for detecting the parity of successive fields of an interlaced video signal | |
| KR100216913B1 (ko) | 텔레비전의 외부신호모드판별에 따른 영상레벨제어장치 | |
| JPH0728775Y2 (ja) | テレビジョン受像機の同期引込回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |