JPH08331597A - A/d変換装置及びa/d変換処理方法 - Google Patents
A/d変換装置及びa/d変換処理方法Info
- Publication number
- JPH08331597A JPH08331597A JP7130656A JP13065695A JPH08331597A JP H08331597 A JPH08331597 A JP H08331597A JP 7130656 A JP7130656 A JP 7130656A JP 13065695 A JP13065695 A JP 13065695A JP H08331597 A JPH08331597 A JP H08331597A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- sampling clock
- pll
- time stability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 入力信号に応じて適切なサンプリングクロッ
クを用いてA/D変換を行う。 【構成】 第一N倍PLL回路51には発振可能な周波
数範囲が狭い発振回路が採用され、第二N倍PLL回路
52には発振可能な周波数範囲が広い回路が採用され
る。第一N倍PLL回路51及び第二N倍PLL回路5
2は水平同期分離回路4から出力された水平同期信号H
Sを逓倍してそれぞれサンプリングクロックφ1 ,φ2
を生成する。アナログビデオ信号の時間的安定性の良/
否に対応してそれぞれサンプリングクロックφ1 ,φ2
が、切り換え手段7における切り換え動作によって、A
/D変換器2へと伝達される。 【効果】 入力信号の時間的安定性が不良であってもP
LLのロックが外れることとがなく、かつ入力信号の時
間的安定性が良好な場合には高品位の出力信号を得るこ
とができる。
クを用いてA/D変換を行う。 【構成】 第一N倍PLL回路51には発振可能な周波
数範囲が狭い発振回路が採用され、第二N倍PLL回路
52には発振可能な周波数範囲が広い回路が採用され
る。第一N倍PLL回路51及び第二N倍PLL回路5
2は水平同期分離回路4から出力された水平同期信号H
Sを逓倍してそれぞれサンプリングクロックφ1 ,φ2
を生成する。アナログビデオ信号の時間的安定性の良/
否に対応してそれぞれサンプリングクロックφ1 ,φ2
が、切り換え手段7における切り換え動作によって、A
/D変換器2へと伝達される。 【効果】 入力信号の時間的安定性が不良であってもP
LLのロックが外れることとがなく、かつ入力信号の時
間的安定性が良好な場合には高品位の出力信号を得るこ
とができる。
Description
【0001】
【産業上の利用分野】この発明はA/D変換技術に関す
るものであり、特にアナログビデオ信号をA/D変換し
て記録するディジタル方式の磁気記録再生装置におい
て、入力信号に応じて最適なA/D変換用のサンプリン
グクロックを生成する方法及びそれを用いた磁気記録再
生装置に関するものである。
るものであり、特にアナログビデオ信号をA/D変換し
て記録するディジタル方式の磁気記録再生装置におい
て、入力信号に応じて最適なA/D変換用のサンプリン
グクロックを生成する方法及びそれを用いた磁気記録再
生装置に関するものである。
【0002】
【従来の技術】ビデオ信号をA/D変換する場合には一
般に水平同期信号のN倍のサンプリングクロックをPL
L回路を用いて生成する。これはA/D変換したビデオ
データの画素を対応する画面の上下に整合性良く並ば
せ、デジタルデータ処理が良好に行われるようにし、D
/A変換で戻した画面の品質を良くするためである(例
えば「やさしいデジタルビデオ技術」榎並和雄著、日本
放送出版協会第73頁乃至第75頁を参照)。例えば国
際規格の4−2−2コンポーネント符号化において、N
TSC信号ではN=858とされ、サンプリングクロッ
クの周波数は13.5MHzが選択されている。
般に水平同期信号のN倍のサンプリングクロックをPL
L回路を用いて生成する。これはA/D変換したビデオ
データの画素を対応する画面の上下に整合性良く並ば
せ、デジタルデータ処理が良好に行われるようにし、D
/A変換で戻した画面の品質を良くするためである(例
えば「やさしいデジタルビデオ技術」榎並和雄著、日本
放送出版協会第73頁乃至第75頁を参照)。例えば国
際規格の4−2−2コンポーネント符号化において、N
TSC信号ではN=858とされ、サンプリングクロッ
クの周波数は13.5MHzが選択されている。
【0003】図17はサンプリングクロックφ0 を用い
てA/D変換を行うA/D変換装置200の基本的な構
成を例示するブロック図である。
てA/D変換を行うA/D変換装置200の基本的な構
成を例示するブロック図である。
【0004】アナログ信号入力端子1にはアナログビデ
オ信号が与えられ、A/D変換器2によってA/D変換
されたディジタルビデオ信号がディジタル信号出力端子
3へと伝達される。
オ信号が与えられ、A/D変換器2によってA/D変換
されたディジタルビデオ信号がディジタル信号出力端子
3へと伝達される。
【0005】アナログビデオ信号は水平同期分離回路4
によって水平同期信号HSが抽出され、N倍PLL回路
6は水平同期信号HSに基づいてサンプリングクロック
φ0を生成する。
によって水平同期信号HSが抽出され、N倍PLL回路
6は水平同期信号HSに基づいてサンプリングクロック
φ0を生成する。
【0006】N倍PLL回路6の主構成の一部である発
振回路においては、サンプリングクロックφ0 のジッタ
ー(サンプリングクロックのパルス波形の時間軸方向の
変動)を低減するため、通常は水晶発振回路が用いられ
ている。水晶発振回路は発振可能な周波数範囲が狭いと
いう特徴を有するのでジッターは低減できるが、逆にこ
の特徴故に、その発振回路をもとに構成されたPLL回
路の引き込み可能な周波数範囲が狭いという欠点を有し
ている。
振回路においては、サンプリングクロックφ0 のジッタ
ー(サンプリングクロックのパルス波形の時間軸方向の
変動)を低減するため、通常は水晶発振回路が用いられ
ている。水晶発振回路は発振可能な周波数範囲が狭いと
いう特徴を有するのでジッターは低減できるが、逆にこ
の特徴故に、その発振回路をもとに構成されたPLL回
路の引き込み可能な周波数範囲が狭いという欠点を有し
ている。
【0007】従って、入力されるビデオ信号が民生用V
TRの再生信号のように時間的に不安定な場合にはPL
Lがロックしない、若しくはしにくくなる。このため、
業務用ディジタルVTRの入力段のA/D変換装置にお
いてはPLL回路が水晶発振回路を採用している一方
で、入力信号の時間的不安定さを是正するために、入力
信号時間軸を補正するタイムベースコレクタをA/D変
換装置の前段に設けるのが通例である。つまりコストが
高くなる。
TRの再生信号のように時間的に不安定な場合にはPL
Lがロックしない、若しくはしにくくなる。このため、
業務用ディジタルVTRの入力段のA/D変換装置にお
いてはPLL回路が水晶発振回路を採用している一方
で、入力信号の時間的不安定さを是正するために、入力
信号時間軸を補正するタイムベースコレクタをA/D変
換装置の前段に設けるのが通例である。つまりコストが
高くなる。
【0008】勿論、PLL回路における発振回路として
LC(インダクタとキャパシタ)発振回路やRC(抵抗
とキャパシタ)発振回路を採用することができる。しか
し、これらの発振回路は水晶発振回路とは逆に、発振可
能な周波数範囲が広いという特徴を有するので、引き込
み周波数を広くしてPLLがロックできる周波数範囲を
広げることはできるが、生成されるサンプリングクロッ
クφ0 のジッターが増大し、A/D変換によって戻した
ビデオ画像の画素の並びが悪く、いわゆる品位が劣化す
るという弊害を招来してしまう。
LC(インダクタとキャパシタ)発振回路やRC(抵抗
とキャパシタ)発振回路を採用することができる。しか
し、これらの発振回路は水晶発振回路とは逆に、発振可
能な周波数範囲が広いという特徴を有するので、引き込
み周波数を広くしてPLLがロックできる周波数範囲を
広げることはできるが、生成されるサンプリングクロッ
クφ0 のジッターが増大し、A/D変換によって戻した
ビデオ画像の画素の並びが悪く、いわゆる品位が劣化す
るという弊害を招来してしまう。
【0009】
【発明が解決しようとする課題】上記のように、A/D
変換後の信号の品位を良好にするためにPLL回路にお
いて水晶発振回路を採用すればPLL回路の周波数の引
き込み範囲が狭くなり、この引き込み範囲を広くするた
めにPLL回路内の発振回路としてLC発振回路或いは
RC発振回路を採用すればA/D変換後の品位が悪くな
る。
変換後の信号の品位を良好にするためにPLL回路にお
いて水晶発振回路を採用すればPLL回路の周波数の引
き込み範囲が狭くなり、この引き込み範囲を広くするた
めにPLL回路内の発振回路としてLC発振回路或いは
RC発振回路を採用すればA/D変換後の品位が悪くな
る。
【0010】つまり従来の技術を以てすれば、コストを
高くすることなくしかも種々の時間変動を有する入力信
号に対して最適なサンプリングクロックを生成して提供
することは困難であるという問題点があった。
高くすることなくしかも種々の時間変動を有する入力信
号に対して最適なサンプリングクロックを生成して提供
することは困難であるという問題点があった。
【0011】この発明は上記の問題点を解決するために
なされたものであり、入力信号に応じて適切なサンプリ
ングクロックをA/D変換器に与え、入力信号に応じた
サンプリングクロックによるA/D変換を施すことによ
って適切なディジタル信号を得る技術を提供することを
目的としている。
なされたものであり、入力信号に応じて適切なサンプリ
ングクロックをA/D変換器に与え、入力信号に応じた
サンプリングクロックによるA/D変換を施すことによ
って適切なディジタル信号を得る技術を提供することを
目的としている。
【0012】
【課題を解決するための手段】この発明のうち請求項1
にかかるものは、アナログの態様を呈する入力信号をデ
ィジタルの態様を呈する出力信号へと変換するA/D変
換装置である。そして、前記入力信号の時間安定性を検
出する時間安定検出回路と、それぞれ互いに異なる周波
数範囲で発振可能な発振回路を含み、前記入力信号に基
づいてそれぞれサンプリングクロック候補を生成する複
数のPLL回路と、前記時間安定性が良好なほど、より
狭い前記周波数範囲で発振可能な前記発振回路を含む前
記PLL回路から生成された前記サンプリングクロック
候補をサンプリングクロックとして出力する切り換え手
段と、前記サンプリングクロックに基づいて前記入力信
号をA/D変換するA/D変換器を備える。
にかかるものは、アナログの態様を呈する入力信号をデ
ィジタルの態様を呈する出力信号へと変換するA/D変
換装置である。そして、前記入力信号の時間安定性を検
出する時間安定検出回路と、それぞれ互いに異なる周波
数範囲で発振可能な発振回路を含み、前記入力信号に基
づいてそれぞれサンプリングクロック候補を生成する複
数のPLL回路と、前記時間安定性が良好なほど、より
狭い前記周波数範囲で発振可能な前記発振回路を含む前
記PLL回路から生成された前記サンプリングクロック
候補をサンプリングクロックとして出力する切り換え手
段と、前記サンプリングクロックに基づいて前記入力信
号をA/D変換するA/D変換器を備える。
【0013】この発明のうち請求項2にかかるものは、
請求項1記載のA/D変換装置であって、前記複数のP
LL回路は比較的狭い周波数範囲で発振可能な前記発振
回路を含む第1のPLL回路と、比較的広い周波数範囲
で発振可能な前記発振回路を含む第2のPLL回路とで
ある。また、前記サンプリングクロック候補は前記第1
のPLL回路によって生成された第1のサンプリングク
ロック候補と、前記第2のPLL回路によって生成され
た第2のサンプリングクロック候補との2種である。そ
して、前記切り換え手段は、前記時間安定性が比較的高
い場合には前記第1のサンプリングクロック候補を、前
記時間安定性が比較的低い場合には前記第2のサンプリ
ングクロック候補を、それぞれ前記サンプリングクロッ
クとして出力する。
請求項1記載のA/D変換装置であって、前記複数のP
LL回路は比較的狭い周波数範囲で発振可能な前記発振
回路を含む第1のPLL回路と、比較的広い周波数範囲
で発振可能な前記発振回路を含む第2のPLL回路とで
ある。また、前記サンプリングクロック候補は前記第1
のPLL回路によって生成された第1のサンプリングク
ロック候補と、前記第2のPLL回路によって生成され
た第2のサンプリングクロック候補との2種である。そ
して、前記切り換え手段は、前記時間安定性が比較的高
い場合には前記第1のサンプリングクロック候補を、前
記時間安定性が比較的低い場合には前記第2のサンプリ
ングクロック候補を、それぞれ前記サンプリングクロッ
クとして出力する。
【0014】この発明のうち請求項3にかかるものは請
求項2記載のA/D変換装置であって、前記第1のPL
L回路は水晶発振回路を、前記第2のPLL回路はLC
発振回路を、それぞれ含む。
求項2記載のA/D変換装置であって、前記第1のPL
L回路は水晶発振回路を、前記第2のPLL回路はLC
発振回路を、それぞれ含む。
【0015】この発明のうち請求項4にかかるものは請
求項2記載のA/D変換装置であって、前記第1のPL
L回路は水晶発振回路を、前記第2のPLL回路はRC
発振回路を、それぞれ含む。
求項2記載のA/D変換装置であって、前記第1のPL
L回路は水晶発振回路を、前記第2のPLL回路はRC
発振回路を、それぞれ含む。
【0016】この発明のうち請求項5にかかるものは、
請求項2記載のA/D変換装置であって、前記入力信号
はアナログビデオ信号である。そして、前記時間安定検
出回路は第1の標準信号判別回路で構成され、それは前
記アナログビデオ信号が所定の映像方式の標準信号であ
るか否かによって、それぞれ前記時間安定性が良である
か不良であるかを判断する。
請求項2記載のA/D変換装置であって、前記入力信号
はアナログビデオ信号である。そして、前記時間安定検
出回路は第1の標準信号判別回路で構成され、それは前
記アナログビデオ信号が所定の映像方式の標準信号であ
るか否かによって、それぞれ前記時間安定性が良である
か不良であるかを判断する。
【0017】この発明のうち請求項6にかかるものは、
請求項5記載のA/D変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第1及び第2のPLL回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号からカラーバースト信号を抽出
するバースト分離回路と、前記カラーバースト信号の周
波数と前記水平同期信号の周波数との間に所定の関係が
あるか否かを以て前記時間安定性が良であるか不良であ
るかを判断する第2の標準信号判別回路とを有する。
請求項5記載のA/D変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第1及び第2のPLL回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号からカラーバースト信号を抽出
するバースト分離回路と、前記カラーバースト信号の周
波数と前記水平同期信号の周波数との間に所定の関係が
あるか否かを以て前記時間安定性が良であるか不良であ
るかを判断する第2の標準信号判別回路とを有する。
【0018】この発明のうち請求項7にかかるものは、
請求項5記載のA/D変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第1及び第2のPLL回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号から垂直同期信号を抽出する垂
直同期分離回路と、前記水平同期信号及び前記垂直同期
信号から、前記アナログビデオ信号の1フレームの水平
同期数が所定の数であるか否かを以て前記時間安定性が
良であるか不良であるかを判断する第2の標準信号判別
回路とを有する。
請求項5記載のA/D変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第1及び第2のPLL回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号から垂直同期信号を抽出する垂
直同期分離回路と、前記水平同期信号及び前記垂直同期
信号から、前記アナログビデオ信号の1フレームの水平
同期数が所定の数であるか否かを以て前記時間安定性が
良であるか不良であるかを判断する第2の標準信号判別
回路とを有する。
【0019】この発明のうち請求項8にかかるものは、
請求項7記載のA/D変換装置であって、前記時間安定
検出回路は前記アナログビデオ信号からカラーバースト
信号を抽出するバースト分離回路を更に有する。そし
て、前記第2の標準信号判別回路は、前記カラーバース
ト信号の周波数と前記水平同期信号の周波数との間に所
定の関係があるか否かをも更に以て前記時間安定性が良
であるか不良であるかを判断する他の標準信号判別回路
とを更に有する。
請求項7記載のA/D変換装置であって、前記時間安定
検出回路は前記アナログビデオ信号からカラーバースト
信号を抽出するバースト分離回路を更に有する。そし
て、前記第2の標準信号判別回路は、前記カラーバース
ト信号の周波数と前記水平同期信号の周波数との間に所
定の関係があるか否かをも更に以て前記時間安定性が良
であるか不良であるかを判断する他の標準信号判別回路
とを更に有する。
【0020】この発明のうち請求項9にかかるものは、
請求項5記載のA/D変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第1及び第2のPLL回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号から垂直同期信号を抽出する垂
直同期分離回路と、前記垂直同期信号の近傍において前
記水平同期信号の時間的不連続点が存在するか否かを以
て前記時間安定性が不良であるか良であるかを判断する
第2の標準信号判別回路とを有する。
請求項5記載のA/D変換装置であって、前記アナログ
ビデオ信号から水平同期信号を抽出し、前記水平同期信
号を前記第1及び第2のPLL回路に与える水平同期分
離回路を更に備える。そして、前記時間安定検出回路は
前記アナログビデオ信号から垂直同期信号を抽出する垂
直同期分離回路と、前記垂直同期信号の近傍において前
記水平同期信号の時間的不連続点が存在するか否かを以
て前記時間安定性が不良であるか良であるかを判断する
第2の標準信号判別回路とを有する。
【0021】この発明のうち請求項10にかかるもの
は、請求項2記載のA/D変換装置であって、前記時間
安定検出回路は前記第1のPLL回路においてPLLの
ロックが外れたことを検出する検出器を有し、前記切り
換え手段は、前記第1のPLL回路においてPLLのロ
ックが外れた場合に前記第2のサンプリングクロック候
補を前記サンプリングクロックとして出力する。
は、請求項2記載のA/D変換装置であって、前記時間
安定検出回路は前記第1のPLL回路においてPLLの
ロックが外れたことを検出する検出器を有し、前記切り
換え手段は、前記第1のPLL回路においてPLLのロ
ックが外れた場合に前記第2のサンプリングクロック候
補を前記サンプリングクロックとして出力する。
【0022】この発明のうち請求項11にかかるもの
は、請求項1記載のA/D変換装置であって、前記時間
安定検出回路は一つの前記PLL回路のPLLの位相変
化が所定の値を逸脱するか否かを検出し、前記切り換え
手段は、前記一つのPLL回路のPLLの位相変化が前
記所定の値を逸脱した場合には、他の前記PLL回路に
よって生成された前記サンプリングクロック候補を前記
サンプリングクロックとして出力する。
は、請求項1記載のA/D変換装置であって、前記時間
安定検出回路は一つの前記PLL回路のPLLの位相変
化が所定の値を逸脱するか否かを検出し、前記切り換え
手段は、前記一つのPLL回路のPLLの位相変化が前
記所定の値を逸脱した場合には、他の前記PLL回路に
よって生成された前記サンプリングクロック候補を前記
サンプリングクロックとして出力する。
【0023】この発明のうち請求項12にかかるもの
は、請求項5記載のA/D変換装置であって、前記時間
安定検出回路は前記入力信号がTV信号受信チューナー
から得られたものであるか否かを判断する判断手段を有
する。そして、前記切り換え手段は、前記判断手段が、
前記入力信号がTV信号受信チューナーから得られたも
のであると判断した場合に前記第1のサンプリングクロ
ック候補を前記サンプリングクロックとして出力する。
は、請求項5記載のA/D変換装置であって、前記時間
安定検出回路は前記入力信号がTV信号受信チューナー
から得られたものであるか否かを判断する判断手段を有
する。そして、前記切り換え手段は、前記判断手段が、
前記入力信号がTV信号受信チューナーから得られたも
のであると判断した場合に前記第1のサンプリングクロ
ック候補を前記サンプリングクロックとして出力する。
【0024】この発明のうち請求項13にかかるもの
は、請求項5記載のA/D変換装置にあって、前記時間
安定検出回路は前記入力信号の輝度信号と色信号とを分
離するYC分離回路において設けられている判別回路、
つまり前記入力信号が標準信号か否かを判断するYC分
離標準判別回路を用いる。そして、前記切り換え手段
は、前記YC分離標準判別回路が前記入力信号を標準信
号であると判断した場合に前記第1のサンプリングクロ
ック候補を前記サンプリングクロックとして出力する。
は、請求項5記載のA/D変換装置にあって、前記時間
安定検出回路は前記入力信号の輝度信号と色信号とを分
離するYC分離回路において設けられている判別回路、
つまり前記入力信号が標準信号か否かを判断するYC分
離標準判別回路を用いる。そして、前記切り換え手段
は、前記YC分離標準判別回路が前記入力信号を標準信
号であると判断した場合に前記第1のサンプリングクロ
ック候補を前記サンプリングクロックとして出力する。
【0025】この発明のうち請求項14にかかるもの
は、アナログの態様を呈する入力信号をディジタルの態
様を呈する出力信号へと変換するA/D変換処理方法で
ある。そして、(a)前記入力信号の時間安定性を判断
する工程と、前記工程(a)と略同時に(b)前記入力
信号に基づいて、それぞれ互いに異なる周波数範囲で発
振可能な発振回路を含む複数のPLL回路でそれぞれサ
ンプリングクロック候補を生成する工程が施されて、前
記工程(a)に続いて(c)前記時間安定性が良好なほ
ど、より狭い前記周波数範囲で発振可能な前記発振回路
を含む前記PLL回路から生成された前記サンプリング
クロック候補をサンプリングクロックとして出力する工
程と(d)前記サンプリングクロックに基づいて前記入
力信号をA/D変換する工程とを備える。
は、アナログの態様を呈する入力信号をディジタルの態
様を呈する出力信号へと変換するA/D変換処理方法で
ある。そして、(a)前記入力信号の時間安定性を判断
する工程と、前記工程(a)と略同時に(b)前記入力
信号に基づいて、それぞれ互いに異なる周波数範囲で発
振可能な発振回路を含む複数のPLL回路でそれぞれサ
ンプリングクロック候補を生成する工程が施されて、前
記工程(a)に続いて(c)前記時間安定性が良好なほ
ど、より狭い前記周波数範囲で発振可能な前記発振回路
を含む前記PLL回路から生成された前記サンプリング
クロック候補をサンプリングクロックとして出力する工
程と(d)前記サンプリングクロックに基づいて前記入
力信号をA/D変換する工程とを備える。
【0026】この発明のうち請求項15にかかるもの
は、請求項14記載のA/D変換処理方法であって、前
記工程(a)は(a−1)前記時間安定性の良否を判断
する工程を有し、前記工程(b)は(b−1)比較的狭
い周波数範囲で発振可能な前記発振回路を含む第1のP
LL回路によって、第1のサンプリングクロック候補を
出力する工程と、前記工程(b−1)と略同時に(b−
2)比較的広い周波数範囲で発振可能な前記発振回路を
含む第2のPLL回路によって、第2のサンプリングク
ロック候補を出力する工程とを有し、前記工程(c)は
(c−1)前記工程(a−1)において前記時間安定性
が良と判断された場合には第1のサンプリングクロック
候補を前記サンプリングクロックとして出力する工程
と、(c−2)前記工程(a−1)において前記時間安
定性が不良と判断された場合には第2のサンプリングク
ロック候補を前記サンプリングクロックとして出力する
工程とを有する。
は、請求項14記載のA/D変換処理方法であって、前
記工程(a)は(a−1)前記時間安定性の良否を判断
する工程を有し、前記工程(b)は(b−1)比較的狭
い周波数範囲で発振可能な前記発振回路を含む第1のP
LL回路によって、第1のサンプリングクロック候補を
出力する工程と、前記工程(b−1)と略同時に(b−
2)比較的広い周波数範囲で発振可能な前記発振回路を
含む第2のPLL回路によって、第2のサンプリングク
ロック候補を出力する工程とを有し、前記工程(c)は
(c−1)前記工程(a−1)において前記時間安定性
が良と判断された場合には第1のサンプリングクロック
候補を前記サンプリングクロックとして出力する工程
と、(c−2)前記工程(a−1)において前記時間安
定性が不良と判断された場合には第2のサンプリングク
ロック候補を前記サンプリングクロックとして出力する
工程とを有する。
【0027】この発明のうち請求項16にかかるもの
は、請求項15記載のA/D変換処理方法であって、前
記入力信号はアナログビデオ信号であって、前記工程
(a−1)は(a−1−1)前記アナログビデオ信号が
所定の映像方式の標準信号であるか否かによって、それ
ぞれ前記時間安定性が良であるか不良であるかを判断す
る工程を含む。
は、請求項15記載のA/D変換処理方法であって、前
記入力信号はアナログビデオ信号であって、前記工程
(a−1)は(a−1−1)前記アナログビデオ信号が
所定の映像方式の標準信号であるか否かによって、それ
ぞれ前記時間安定性が良であるか不良であるかを判断す
る工程を含む。
【0028】この発明のうち請求項17にかかるもの
は、請求項16記載のA/D変換処理方法であって、前
記工程(a−1−1)は(a−1−1−1)前記アナロ
グビデオ信号からカラーバースト信号を抽出する工程
と、前記工程(a−1−1−1)と略同時に(a−1−
1−2)前記アナログビデオ信号から水平同期信号を抽
出する工程が施されて、前記工程(a−1−1−2)に
続いて(a−1−1−3)前記カラーバースト信号の周
波数と前記水平同期信号の周波数との間に所定の関係が
あるか否かを以て前記時間安定性が良であるか不良であ
るかを判断する工程とを備える。
は、請求項16記載のA/D変換処理方法であって、前
記工程(a−1−1)は(a−1−1−1)前記アナロ
グビデオ信号からカラーバースト信号を抽出する工程
と、前記工程(a−1−1−1)と略同時に(a−1−
1−2)前記アナログビデオ信号から水平同期信号を抽
出する工程が施されて、前記工程(a−1−1−2)に
続いて(a−1−1−3)前記カラーバースト信号の周
波数と前記水平同期信号の周波数との間に所定の関係が
あるか否かを以て前記時間安定性が良であるか不良であ
るかを判断する工程とを備える。
【0029】この発明のうち請求項18にかかるもの
は、請求項16記載のA/D変換処理方法であって、前
記工程(a−1−1)は(a−1−1−1)前記アナロ
グビデオ信号から水平同期信号を抽出する工程と、前記
工程(a−1−1−1)と略同時に(a−1−1−2)
前記アナログビデオ信号から垂直同期信号を抽出する工
程が施されて、前記工程(a−1−1−2)に続いて
(a−1−1−3)前記水平同期信号及び前記垂直同期
信号から、前記アナログビデオ信号の1フレームの水平
同期数が所定の数であるか否かを以て前記時間安定性が
良であるか不良であるかを判断する工程とを備える。
は、請求項16記載のA/D変換処理方法であって、前
記工程(a−1−1)は(a−1−1−1)前記アナロ
グビデオ信号から水平同期信号を抽出する工程と、前記
工程(a−1−1−1)と略同時に(a−1−1−2)
前記アナログビデオ信号から垂直同期信号を抽出する工
程が施されて、前記工程(a−1−1−2)に続いて
(a−1−1−3)前記水平同期信号及び前記垂直同期
信号から、前記アナログビデオ信号の1フレームの水平
同期数が所定の数であるか否かを以て前記時間安定性が
良であるか不良であるかを判断する工程とを備える。
【0030】この発明のうち請求項19にかかるもの
は、請求項18記載のA/D変換処理方法であって、前
記工程(a−1−1)は前記工程(a−1−1−1)と
略同時に施される(a−1−1−4)前記アナログビデ
オ信号からカラーバースト信号を抽出する工程を更に備
え、前記工程(a−1−1−3)においては前記カラー
バースト信号の周波数と前記水平同期信号の周波数との
間に所定の関係があるか否かをも加味して前記時間安定
性が良であるか不良であるかが判断される。
は、請求項18記載のA/D変換処理方法であって、前
記工程(a−1−1)は前記工程(a−1−1−1)と
略同時に施される(a−1−1−4)前記アナログビデ
オ信号からカラーバースト信号を抽出する工程を更に備
え、前記工程(a−1−1−3)においては前記カラー
バースト信号の周波数と前記水平同期信号の周波数との
間に所定の関係があるか否かをも加味して前記時間安定
性が良であるか不良であるかが判断される。
【0031】この発明のうち請求項20にかかるもの
は、請求項16記載のA/D変換処理方法であって、前
記工程(a−1−1)は(a−1−1−1)前記アナロ
グビデオ信号から水平同期信号を抽出する工程と、前記
工程(a−1−1−1)と略同時に(a−1−1−2)
前記アナログビデオ信号から垂直同期信号を抽出する工
程が施されて、前記工程(a−1−1−2)に続いて
(a−1−1−3)前記垂直同期信号の近傍において前
記水平同期信号の時間的不連続点が存在するか否かを以
て前記時間安定性が不良であるか良であるかを判断する
工程とを備える。
は、請求項16記載のA/D変換処理方法であって、前
記工程(a−1−1)は(a−1−1−1)前記アナロ
グビデオ信号から水平同期信号を抽出する工程と、前記
工程(a−1−1−1)と略同時に(a−1−1−2)
前記アナログビデオ信号から垂直同期信号を抽出する工
程が施されて、前記工程(a−1−1−2)に続いて
(a−1−1−3)前記垂直同期信号の近傍において前
記水平同期信号の時間的不連続点が存在するか否かを以
て前記時間安定性が不良であるか良であるかを判断する
工程とを備える。
【0032】この発明のうち請求項21にかかるもの
は、請求項15記載のA/D変換処理方法であって、前
記工程(a−1)は(a−1−1)前記第1のPLL回
路においてPLLのロックが外れたことを以て前記時間
安定性が不良であると判断する工程を含む。
は、請求項15記載のA/D変換処理方法であって、前
記工程(a−1)は(a−1−1)前記第1のPLL回
路においてPLLのロックが外れたことを以て前記時間
安定性が不良であると判断する工程を含む。
【0033】この発明のうち請求項22にかかるもの
は、請求項14記載のA/D変換処理方法であって、前
記工程(a)は(a−1)一の前記PLL回路のPLL
の位相変化が所定の値を逸脱するか否かを検出する工程
を有し、前記工程(c)は(c−1)前記一のPLL回
路のPLLの位相変化が前記所定の値を逸脱した場合に
は、他の前記PLL回路によって生成されたサンプリン
グクロック候補をサンプリングクロックとして出力する
工程を有する。
は、請求項14記載のA/D変換処理方法であって、前
記工程(a)は(a−1)一の前記PLL回路のPLL
の位相変化が所定の値を逸脱するか否かを検出する工程
を有し、前記工程(c)は(c−1)前記一のPLL回
路のPLLの位相変化が前記所定の値を逸脱した場合に
は、他の前記PLL回路によって生成されたサンプリン
グクロック候補をサンプリングクロックとして出力する
工程を有する。
【0034】この発明のうち請求項23にかかるもの
は、請求項16記載のA/D変換処理方法であって、前
記工程(a−1−1)は(a−1−1−1)前記入力信
号がTV信号受信チューナーから得られたものであるか
否かを判断する工程を備え、前記工程(c−1)は(c
−1−1)前記入力信号がTV信号受信チューナーから
得られたものであると判断された場合に前記第1のサン
プリングクロック候補を前記サンプリングクロックとし
て出力する工程を含む。
は、請求項16記載のA/D変換処理方法であって、前
記工程(a−1−1)は(a−1−1−1)前記入力信
号がTV信号受信チューナーから得られたものであるか
否かを判断する工程を備え、前記工程(c−1)は(c
−1−1)前記入力信号がTV信号受信チューナーから
得られたものであると判断された場合に前記第1のサン
プリングクロック候補を前記サンプリングクロックとし
て出力する工程を含む。
【0035】この発明のうち請求項24にかかるもの
は、請求項16記載のA/D変換処理方法であって、前
記工程(a−1−1)は(a−1−1−1)前記入力信
号の輝度信号と色信号とを分離する回路において前記入
力信号が標準信号か否かを判断する工程を備える。そし
て前記工程(c)は(c−1−1)前記入力信号が標準
信号であると判断された場合に前記第1のサンプリング
クロック候補を前記サンプリングクロックとして出力す
る工程を含む。
は、請求項16記載のA/D変換処理方法であって、前
記工程(a−1−1)は(a−1−1−1)前記入力信
号の輝度信号と色信号とを分離する回路において前記入
力信号が標準信号か否かを判断する工程を備える。そし
て前記工程(c)は(c−1−1)前記入力信号が標準
信号であると判断された場合に前記第1のサンプリング
クロック候補を前記サンプリングクロックとして出力す
る工程を含む。
【0036】
【作用】この発明のうち請求項1にかかるA/D変換装
置及び請求項14にかかるA/D変換処理方法において
は、アナログ入力信号の時間軸変動(ジッター)の大小
が時間的安定検出回路によって判断されて、入力信号の
ジッターの小さいときはジッターの小さい発振回路で構
成されたPLL回路のサンプリングクロックで入力信号
にA/D変換作用を施し、また逆の時はジッターの大き
い発振回路で構成されたPLL回路のサンプリングクロ
ックで入力信号にA/D変換作用を施す。つまり複数の
多様な入力信号のジッター量に各々適応して確実にPL
Lロックをかけられたサンプリングクロックで入力信号
がA/D変換処理される。そして入力信号のジッターが
少ない程、より少ないジッターを有する発振回路で構成
されたPLL回路のサンプリングクロックを用いてA/
D変換処理をするように定める作用を有する。逆に見れ
ば入力信号のジッターが大きくてもそれに合わせた発振
回路で構成されたPLL回路のサンプリングクロック
で、少なくともA/D変換処理がPLLロック状態で施
されるため大きなジッターを有する入力信号に確実に追
従したA/D変換処理は最悪でも施され得る。
置及び請求項14にかかるA/D変換処理方法において
は、アナログ入力信号の時間軸変動(ジッター)の大小
が時間的安定検出回路によって判断されて、入力信号の
ジッターの小さいときはジッターの小さい発振回路で構
成されたPLL回路のサンプリングクロックで入力信号
にA/D変換作用を施し、また逆の時はジッターの大き
い発振回路で構成されたPLL回路のサンプリングクロ
ックで入力信号にA/D変換作用を施す。つまり複数の
多様な入力信号のジッター量に各々適応して確実にPL
Lロックをかけられたサンプリングクロックで入力信号
がA/D変換処理される。そして入力信号のジッターが
少ない程、より少ないジッターを有する発振回路で構成
されたPLL回路のサンプリングクロックを用いてA/
D変換処理をするように定める作用を有する。逆に見れ
ば入力信号のジッターが大きくてもそれに合わせた発振
回路で構成されたPLL回路のサンプリングクロック
で、少なくともA/D変換処理がPLLロック状態で施
されるため大きなジッターを有する入力信号に確実に追
従したA/D変換処理は最悪でも施され得る。
【0037】この発明のうち請求項2にかかるA/D変
換装置及び請求項15にかかるA/D変換処理方法にお
いては、請求項1の複数のPLL回路を2種のPLL回
路に限定するとともに第1のサンプリングクロック候補
は第2のサンプリングクロック候補よりもジッターが小
さく、第2のPLL回路は第1のPLL回路よりもPL
Lの引き込み周波数の範囲が広いので、たとえPLL回
路が2種類だけであっても入力信号のジッター量に応じ
て第1または第2のPLL回路のいずれか一つのサンプ
リングクロックで確実に入力信号をPLLロックをかけ
た状態で確実にA/D変換処理する。
換装置及び請求項15にかかるA/D変換処理方法にお
いては、請求項1の複数のPLL回路を2種のPLL回
路に限定するとともに第1のサンプリングクロック候補
は第2のサンプリングクロック候補よりもジッターが小
さく、第2のPLL回路は第1のPLL回路よりもPL
Lの引き込み周波数の範囲が広いので、たとえPLL回
路が2種類だけであっても入力信号のジッター量に応じ
て第1または第2のPLL回路のいずれか一つのサンプ
リングクロックで確実に入力信号をPLLロックをかけ
た状態で確実にA/D変換処理する。
【0038】この発明のうち請求項3にかかるA/D変
換装置においては、第2のPLL回路を構成する発振回
路がLC発振回路で構成されたものでその作用は請求項
2の作用と同じである。
換装置においては、第2のPLL回路を構成する発振回
路がLC発振回路で構成されたものでその作用は請求項
2の作用と同じである。
【0039】この発明のうち請求項4にかかるA/D変
換装置においては、第2のPLL回路を構成する発振回
路がRC発振回路で構成されたものでその作用は請求項
2の作用と同じである。
換装置においては、第2のPLL回路を構成する発振回
路がRC発振回路で構成されたものでその作用は請求項
2の作用と同じである。
【0040】この発明のうち請求項5にかかるA/D変
換装置及び請求項16にかかるA/D変換処理方法にお
いては、テレビ放送の受信信号のように標準信号であれ
ば時間的に安定であり、一方、民生用VTR再生のよう
な非標準信号であれば時間的に不安定であるという技術
思想を基にして、時間的安定回路を標準信号判別回路に
て構成したので、結果として確実に入力信号の安定度を
識別し得る。つまり標準信号は規格で定まっているもの
なので、そこから入力信号がはずれているか、いないか
はハード処理もしくはソフト処理によって容易に判別し
得る。
換装置及び請求項16にかかるA/D変換処理方法にお
いては、テレビ放送の受信信号のように標準信号であれ
ば時間的に安定であり、一方、民生用VTR再生のよう
な非標準信号であれば時間的に不安定であるという技術
思想を基にして、時間的安定回路を標準信号判別回路に
て構成したので、結果として確実に入力信号の安定度を
識別し得る。つまり標準信号は規格で定まっているもの
なので、そこから入力信号がはずれているか、いないか
はハード処理もしくはソフト処理によって容易に判別し
得る。
【0041】この発明のうち請求項6にかかるA/D変
換装置及び請求項17にかかるA/D変換処理方法にお
いては、入力信号が前記所定の映像方式の標準信号であ
ればカラーバースト信号の周波数と水平同期信号の周波
数との間において所定の関係が満足されているという技
術思想をもとにしているため、この関係以外の信号の規
格が標準信号とみなされる状況でも、カラーバースト信
号と水平同期信号との相互の関係で更に詳細に入力信号
をチェックし得る。よってある面では請求項5より正確
に入力信号が標準信号であるかないかを見きわめること
が可能となる。
換装置及び請求項17にかかるA/D変換処理方法にお
いては、入力信号が前記所定の映像方式の標準信号であ
ればカラーバースト信号の周波数と水平同期信号の周波
数との間において所定の関係が満足されているという技
術思想をもとにしているため、この関係以外の信号の規
格が標準信号とみなされる状況でも、カラーバースト信
号と水平同期信号との相互の関係で更に詳細に入力信号
をチェックし得る。よってある面では請求項5より正確
に入力信号が標準信号であるかないかを見きわめること
が可能となる。
【0042】この発明のうち請求項7にかかるA/D変
換装置及び請求項18にかかるA/D変換処理方法にお
いては、例えば入力信号が前記所定の映像方式の標準信
号であれば1フレーム内の水平同期数は所定の数とな
る。つまり標準信号であるかいなかを1フレーム内の水
平同期数が所定の数であるかどうかという他の視点でと
らえて入力信号が標準信号であるかいなかを判別し、結
果として入力信号の時間安定検出の有無を見定めるもの
であるので、標準信号に限りなく近いが実は異なる信号
(例えばレーザーディスクの早送り再生信号は1フレー
ム内の水平同期数は標準信号とは異なる)をも確実に判
別し得る。
換装置及び請求項18にかかるA/D変換処理方法にお
いては、例えば入力信号が前記所定の映像方式の標準信
号であれば1フレーム内の水平同期数は所定の数とな
る。つまり標準信号であるかいなかを1フレーム内の水
平同期数が所定の数であるかどうかという他の視点でと
らえて入力信号が標準信号であるかいなかを判別し、結
果として入力信号の時間安定検出の有無を見定めるもの
であるので、標準信号に限りなく近いが実は異なる信号
(例えばレーザーディスクの早送り再生信号は1フレー
ム内の水平同期数は標準信号とは異なる)をも確実に判
別し得る。
【0043】この発明のうち請求項8にかかるA/D変
換装置及び請求項19にかかるA/D変換処理方法にお
いては、前記所定の映像方式の標準信号であればカラー
バースト信号と水平同期信号及び垂直同期信号の各信号
の周波数との間において所定の関係をも満足されている
技術思想をもとにしているため、先の請求項6の判断条
件に垂直同期信号の条件が加味されるので1フィールド
期間の条件をも加味して入力信号を判断するので入力信
号をより正確に判断し得る。その判断により、より正確
にサンプリングクロックを選択してA/D変換処理が施
される。
換装置及び請求項19にかかるA/D変換処理方法にお
いては、前記所定の映像方式の標準信号であればカラー
バースト信号と水平同期信号及び垂直同期信号の各信号
の周波数との間において所定の関係をも満足されている
技術思想をもとにしているため、先の請求項6の判断条
件に垂直同期信号の条件が加味されるので1フィールド
期間の条件をも加味して入力信号を判断するので入力信
号をより正確に判断し得る。その判断により、より正確
にサンプリングクロックを選択してA/D変換処理が施
される。
【0044】この発明のうち請求項9にかかるA/D変
換装置及び請求項20にかかるA/D変換処理方法にお
いては、民生用VTRの再生信号であれば水平同期信号
に不連続点が生じる。ここで不連続点とは例えばVTR
において1フィールドずつ再生した信号を合成する際に
垂直同期信号のブランキング期間内に生ずる、いわゆる
スイッチングノイズを示すものである。つまり不連続点
の有無によって標準信号であるかいなかを見定めて、結
果として入力信号が時間安定であると判断するもので、
容易にVTR再生信号であることを判断して第2のPL
L回路のサンプリングクロックでA/D変換処理する。
換装置及び請求項20にかかるA/D変換処理方法にお
いては、民生用VTRの再生信号であれば水平同期信号
に不連続点が生じる。ここで不連続点とは例えばVTR
において1フィールドずつ再生した信号を合成する際に
垂直同期信号のブランキング期間内に生ずる、いわゆる
スイッチングノイズを示すものである。つまり不連続点
の有無によって標準信号であるかいなかを見定めて、結
果として入力信号が時間安定であると判断するもので、
容易にVTR再生信号であることを判断して第2のPL
L回路のサンプリングクロックでA/D変換処理する。
【0045】この発明のうち請求項10にかかるA/D
変換装置及び請求項21にかかるA/D変換処理方法に
おいては、PLLロックレンジの狭い第1のPLL回路
のPLLのロックが外れる場合は、入力信号の時間安定
性が不良であると判断する技術思想をベースにしてい
る。つまり検出器は第1のPLLのロックが外れないか
否かを以て、第1もしくは第2のサンプリングクロック
候補の一つを選択的にA/D信号のサンプリングクロッ
クとして採用する。そしてその採用されたサンプリング
クロックにもとづいて入力信号がA/D変換処理され
る。
変換装置及び請求項21にかかるA/D変換処理方法に
おいては、PLLロックレンジの狭い第1のPLL回路
のPLLのロックが外れる場合は、入力信号の時間安定
性が不良であると判断する技術思想をベースにしてい
る。つまり検出器は第1のPLLのロックが外れないか
否かを以て、第1もしくは第2のサンプリングクロック
候補の一つを選択的にA/D信号のサンプリングクロッ
クとして採用する。そしてその採用されたサンプリング
クロックにもとづいて入力信号がA/D変換処理され
る。
【0046】この発明のうち請求項11にかかるA/D
変換装置及び請求項22にかかるA/D変換処理方法に
おいては、位相変化が所定の値を逸脱した一つのPLL
回路においてはその一つのPLLのロックがその後外れ
る可能性が高いという技術思想にもとづいて、他のPL
L回路(例えば前記一つのPLL回路より少しロックレ
ンジが広いPLL回路)のサンプリングクロックにもと
づいてA/D変換処理を施すものである。
変換装置及び請求項22にかかるA/D変換処理方法に
おいては、位相変化が所定の値を逸脱した一つのPLL
回路においてはその一つのPLLのロックがその後外れ
る可能性が高いという技術思想にもとづいて、他のPL
L回路(例えば前記一つのPLL回路より少しロックレ
ンジが広いPLL回路)のサンプリングクロックにもと
づいてA/D変換処理を施すものである。
【0047】この発明のうち請求項12にかかるA/D
変換装置及び請求項23にかかるA/D変換処理方法に
おいては、入力信号がTV信号受信チューナーから得ら
れたものであれば時間安定性は良好であるので、第1の
サンプリングクロック候補をサンプリングクロックとし
て採用して、入力信号をA/D変換処理する。
変換装置及び請求項23にかかるA/D変換処理方法に
おいては、入力信号がTV信号受信チューナーから得ら
れたものであれば時間安定性は良好であるので、第1の
サンプリングクロック候補をサンプリングクロックとし
て採用して、入力信号をA/D変換処理する。
【0048】この発明のうち請求項13にかかるA/D
変換装置及び請求項24にかかるA/D変換処理方法に
おいては、結果としてYC分離回路に内在する入力信号
がYC分離標準判別回路を時間安定検出回路として用い
て、入力信号が標準信号であるかどうかが判断されるの
で特別な時間安定回路を用いなくても入力信号の時間安
定性の判断が可能となる。
変換装置及び請求項24にかかるA/D変換処理方法に
おいては、結果としてYC分離回路に内在する入力信号
がYC分離標準判別回路を時間安定検出回路として用い
て、入力信号が標準信号であるかどうかが判断されるの
で特別な時間安定回路を用いなくても入力信号の時間安
定性の判断が可能となる。
【0049】
第1実施例:図1はこの発明の第1実施例にかかるA/
D変換装置101の構成を例示するブロック図である。
D変換装置101の構成を例示するブロック図である。
【0050】アナログ信号入力端子1にはサンプリング
クロックφ1 ,φ2 のいずれか一方に基づいてA/D変
換を行うA/D変換器2が接続される。アナログ信号入
力端子1に与えられたアナログ信号、例えばアナログビ
デオ信号はA/D変換器2においてA/D変換され、デ
ィジタルビデオ信号として出力される。A/D変換器2
から出力されたディジタルビデオ信号はディジタル信号
出力端子3に与えられる。
クロックφ1 ,φ2 のいずれか一方に基づいてA/D変
換を行うA/D変換器2が接続される。アナログ信号入
力端子1に与えられたアナログ信号、例えばアナログビ
デオ信号はA/D変換器2においてA/D変換され、デ
ィジタルビデオ信号として出力される。A/D変換器2
から出力されたディジタルビデオ信号はディジタル信号
出力端子3に与えられる。
【0051】また、アナログ信号入力端子1には水平同
期分離回路4が接続される。水平同期分離回路4はアナ
ログ信号入力端子1に与えられたアナログビデオ信号か
ら水平同期信号HSを抽出して出力する。水平同期分離
回路4には水平同期信号HSと位相同期してかつ水平同
期信号の周波数のN倍の周波数信号を生成する第一N倍
PLL回路51及び第二N倍PLL回路52が接続さ
れ、第一N倍PLL回路51及び第二N倍PLL回路5
2は水平同期分離回路4から出力された水平同期信号H
Sを逓倍してそれぞれサンプリングクロックφ1 ,φ2
を生成する。
期分離回路4が接続される。水平同期分離回路4はアナ
ログ信号入力端子1に与えられたアナログビデオ信号か
ら水平同期信号HSを抽出して出力する。水平同期分離
回路4には水平同期信号HSと位相同期してかつ水平同
期信号の周波数のN倍の周波数信号を生成する第一N倍
PLL回路51及び第二N倍PLL回路52が接続さ
れ、第一N倍PLL回路51及び第二N倍PLL回路5
2は水平同期分離回路4から出力された水平同期信号H
Sを逓倍してそれぞれサンプリングクロックφ1 ,φ2
を生成する。
【0052】第一N倍PLL回路51及び第二N倍PL
L回路52には各々切り換え手段7が接続されており、
切り換え手段7における切り換え動作によってサンプリ
ングクロックφ1 ,φ2 のいずれか一方が選択的にA/
D変換器2へと出力される。
L回路52には各々切り換え手段7が接続されており、
切り換え手段7における切り換え動作によってサンプリ
ングクロックφ1 ,φ2 のいずれか一方が選択的にA/
D変換器2へと出力される。
【0053】更に又、アナログ信号入力端子1には時間
安定検出回路81が接続されている。時間安定検出回路
81はアナログビデオ信号の時間安定性を検出し、その
結果に基づいて切り換え手段7の切り換え動作を制御す
る。
安定検出回路81が接続されている。時間安定検出回路
81はアナログビデオ信号の時間安定性を検出し、その
結果に基づいて切り換え手段7の切り換え動作を制御す
る。
【0054】第一N倍PLL回路51には発振可能な周
波数範囲が狭い発振回路が採用され、第二N倍PLL回
路52には発振可能な周波数範囲が広い発振回路が採用
される。そして、時間安定検出回路81がアナログビデ
オ信号の時間安定性を良好と判断した場合には第一N倍
PLL回路51から出力されるサンプリングクロックφ
1 をA/D変換器2へ与え、アナログビデオ信号の時間
安定性を不良と判断した場合には第二N倍PLL回路5
2から出力されるサンプリングクロックφ2 をA/D変
換器2へ与える。
波数範囲が狭い発振回路が採用され、第二N倍PLL回
路52には発振可能な周波数範囲が広い発振回路が採用
される。そして、時間安定検出回路81がアナログビデ
オ信号の時間安定性を良好と判断した場合には第一N倍
PLL回路51から出力されるサンプリングクロックφ
1 をA/D変換器2へ与え、アナログビデオ信号の時間
安定性を不良と判断した場合には第二N倍PLL回路5
2から出力されるサンプリングクロックφ2 をA/D変
換器2へ与える。
【0055】このように、アナログ信号入力端子1に与
えられるアナログビデオ信号の時間安定性の特性に応じ
てサンプリングクロックを切り換える。つまりサンプリ
ングクロックφ1 ,φ2 はA/D変換器2で用いられる
サンプリングクロックの候補として生成される。
えられるアナログビデオ信号の時間安定性の特性に応じ
てサンプリングクロックを切り換える。つまりサンプリ
ングクロックφ1 ,φ2 はA/D変換器2で用いられる
サンプリングクロックの候補として生成される。
【0056】アナログビデオ信号の時間安定性が良好で
あれば、ジッターの少ないサンプリングクロックφ1 を
サンプリングクロックとして採用することにより、ディ
ジタルデータの画素並びが良好である高品位のA/D変
換を行うことができる。また、アナログビデオ信号の時
間的揺らぎが大きく時間安定性が不良であれば、そのよ
うなアナログビデオ信号に対しても確実にロックしたサ
ンプリングクロックφ2 を採用して、ディジタルデータ
の画素の並びを良好にすることよりも、むしろ確実に入
力信号の水平同期信号に位相どう記した所定のサンプリ
ングクロックφ2 にてA/D変換を行うことができるこ
とを優先することができる。
あれば、ジッターの少ないサンプリングクロックφ1 を
サンプリングクロックとして採用することにより、ディ
ジタルデータの画素並びが良好である高品位のA/D変
換を行うことができる。また、アナログビデオ信号の時
間的揺らぎが大きく時間安定性が不良であれば、そのよ
うなアナログビデオ信号に対しても確実にロックしたサ
ンプリングクロックφ2 を採用して、ディジタルデータ
の画素の並びを良好にすることよりも、むしろ確実に入
力信号の水平同期信号に位相どう記した所定のサンプリ
ングクロックφ2 にてA/D変換を行うことができるこ
とを優先することができる。
【0057】図2はこの発明の第1実施例において特に
好ましい態様を示すブロック図である。第一N倍PLL
回路51には水晶振動子9を有する水晶発振回路が備え
られ、第二N倍PLL回路52aにはLC回路10を有
する発振回路が備えられる。従来の技術において述べた
ように、水晶発振回路は発振可能な周波数範囲が狭いの
で、第一N倍PLL回路51はジッターの小さなサンプ
リングクロックφ1 を生成することができる。つまり画
素並びの良いディジタルデータをA/D変換器から出力
し得る。一方、LC発振回路はその発振可能な周波数範
囲が広いので、その発振回路で構成された第二N倍PL
L回路52aはPLLの引き込み周波数範囲が広く動作
をする、サンプリングクロックφ2 を生成することがで
きる。よって入力信号のジッターに適応して入力信号の
水平同期信号に同期したN倍のサンプリングクロック信
号φ1 またはφ2 いずれか一つにて入力信号をA/D変
換処理することができる。
好ましい態様を示すブロック図である。第一N倍PLL
回路51には水晶振動子9を有する水晶発振回路が備え
られ、第二N倍PLL回路52aにはLC回路10を有
する発振回路が備えられる。従来の技術において述べた
ように、水晶発振回路は発振可能な周波数範囲が狭いの
で、第一N倍PLL回路51はジッターの小さなサンプ
リングクロックφ1 を生成することができる。つまり画
素並びの良いディジタルデータをA/D変換器から出力
し得る。一方、LC発振回路はその発振可能な周波数範
囲が広いので、その発振回路で構成された第二N倍PL
L回路52aはPLLの引き込み周波数範囲が広く動作
をする、サンプリングクロックφ2 を生成することがで
きる。よって入力信号のジッターに適応して入力信号の
水平同期信号に同期したN倍のサンプリングクロック信
号φ1 またはφ2 いずれか一つにて入力信号をA/D変
換処理することができる。
【0058】図3はこの発明の第1実施例において特に
好ましい他の態様を示すブロック図である。図2におけ
る第二N倍PLL回路52aを第二N倍PLL回路52
bに置換した構成が示されている。第二N倍PLL回路
52bはRC回路11を有する発振回路が備えられる。
RC発振回路もLC発振回路と同様、水晶発振回路と比
較して発振可能な周波数の範囲が広いので、図2に示さ
れたA/D変換装置と同じ効果を得ることができる。
好ましい他の態様を示すブロック図である。図2におけ
る第二N倍PLL回路52aを第二N倍PLL回路52
bに置換した構成が示されている。第二N倍PLL回路
52bはRC回路11を有する発振回路が備えられる。
RC発振回路もLC発振回路と同様、水晶発振回路と比
較して発振可能な周波数の範囲が広いので、図2に示さ
れたA/D変換装置と同じ効果を得ることができる。
【0059】なお、PLL回路は3種類以上設けてお
き、アナログビデオ信号の時間安定性に応じて、異なる
発振可能な周波数範囲を含むPLL回路から得られたサ
ンプリングクロックを用いてA/D変換を行っても良
い。この場合においても、アナログビデオ信号の時間安
定性が良好なほど、より狭い周波数範囲で発振可能な発
振回路を含むPLL回路から生成されたサンプリングク
ロックを採用すべきことはいうまでもない。
き、アナログビデオ信号の時間安定性に応じて、異なる
発振可能な周波数範囲を含むPLL回路から得られたサ
ンプリングクロックを用いてA/D変換を行っても良
い。この場合においても、アナログビデオ信号の時間安
定性が良好なほど、より狭い周波数範囲で発振可能な発
振回路を含むPLL回路から生成されたサンプリングク
ロックを採用すべきことはいうまでもない。
【0060】第2実施例:図4はこの発明の第2実施例
にかかるA/D変換装置102の構成を例示するブロッ
ク図である。
にかかるA/D変換装置102の構成を例示するブロッ
ク図である。
【0061】A/D変換装置102は、図1において示
されたA/D変換装置101における時間安定検出回路
81を標準信号判別回路16aに置換した構成を有して
いる。
されたA/D変換装置101における時間安定検出回路
81を標準信号判別回路16aに置換した構成を有して
いる。
【0062】第2実施例においては、切り換え手段7の
切り換え動作を左右するアナログビデオ信号の時間安定
性を、アナログビデオ信号がNTSC信号の標準信号か
否かによって判断する。アナログ信号入力端子1に与え
られたものがテレビ放送の受信信号のように標準信号で
あれば時間的に安定と判断する。一方、アナログ信号入
力端子1に与えられたものが民生用VTR再生信号のよ
うな場合には非標準信号であるので時間的に不安定であ
ると判断する。
切り換え動作を左右するアナログビデオ信号の時間安定
性を、アナログビデオ信号がNTSC信号の標準信号か
否かによって判断する。アナログ信号入力端子1に与え
られたものがテレビ放送の受信信号のように標準信号で
あれば時間的に安定と判断する。一方、アナログ信号入
力端子1に与えられたものが民生用VTR再生信号のよ
うな場合には非標準信号であるので時間的に不安定であ
ると判断する。
【0063】この様に第2実施例によればアナログビデ
オ信号の時間的な安定/不安定を容易に判断することが
できる。尚、入力信号が標準信号であるかいなかはハー
ド回路又はソフト処理いずれの方法においても可能であ
る。
オ信号の時間的な安定/不安定を容易に判断することが
できる。尚、入力信号が標準信号であるかいなかはハー
ド回路又はソフト処理いずれの方法においても可能であ
る。
【0064】第3実施例:図5はこの発明の第3実施例
にかかるA/D変換装置103の構成を例示するブロッ
ク図である。
にかかるA/D変換装置103の構成を例示するブロッ
ク図である。
【0065】A/D変換装置103もA/D変換装置1
02と同様に、アナログ信号入力端子1に与えられたも
のがテレビ放送の受信信号のように標準信号であるか否
かを判断して、切り換え手段7の切り換え動作を制御す
る。
02と同様に、アナログ信号入力端子1に与えられたも
のがテレビ放送の受信信号のように標準信号であるか否
かを判断して、切り換え手段7の切り換え動作を制御す
る。
【0066】但しA/D変換装置102において設けら
れていた標準信号判別回路16aの代わりに、バースト
分離回路12及び標準信号判別回路16bが設けられて
いる。
れていた標準信号判別回路16aの代わりに、バースト
分離回路12及び標準信号判別回路16bが設けられて
いる。
【0067】バースト分離回路12はアナログ信号入力
端子1に接続され、ここに入力されたアナログビデオ信
号のカラーバースト信号Bを抽出する。標準信号判別回
路16bはカラーバースト信号B及び水平同期信号HS
の2つを入力し、これらの相互関係を確認することによ
って、アナログビデオ信号の標準/非標準を判断する。
端子1に接続され、ここに入力されたアナログビデオ信
号のカラーバースト信号Bを抽出する。標準信号判別回
路16bはカラーバースト信号B及び水平同期信号HS
の2つを入力し、これらの相互関係を確認することによ
って、アナログビデオ信号の標準/非標準を判断する。
【0068】例えばNTSC信号においては、カラーバ
ースト信号Bの周波数は水平同期信号HSの周波数の4
55/2倍となっている。テレビ放送の受信信号のよう
な場合にはかかる周波数の相互関係を満足しているが、
民生用VTR再生信号のように時間安定性の不良な場合
にはこれを満足していない。よって上記関係の満足/不
満足を以て、それぞれ時間安定性の良/不良として判断
することができる。
ースト信号Bの周波数は水平同期信号HSの周波数の4
55/2倍となっている。テレビ放送の受信信号のよう
な場合にはかかる周波数の相互関係を満足しているが、
民生用VTR再生信号のように時間安定性の不良な場合
にはこれを満足していない。よって上記関係の満足/不
満足を以て、それぞれ時間安定性の良/不良として判断
することができる。
【0069】図6は標準信号判別回路16bの構成を例
示するブロック図である。標準信号判別回路16bは逓
倍部161、カウンタ162、判定部163を備えてい
る。
示するブロック図である。標準信号判別回路16bは逓
倍部161、カウンタ162、判定部163を備えてい
る。
【0070】逓倍部161はバースト信号B(周波数f
SCとする)を2倍に逓倍して周波数2fSCの信号B’を
カウンタ162に与える。カウンタ162には水平同期
信号HSも与えられ、水平走査期間内で信号B’をカウ
ントする。判定部163によってカウント結果が455
であるか否かの判定を受ける。
SCとする)を2倍に逓倍して周波数2fSCの信号B’を
カウンタ162に与える。カウンタ162には水平同期
信号HSも与えられ、水平走査期間内で信号B’をカウ
ントする。判定部163によってカウント結果が455
であるか否かの判定を受ける。
【0071】水平走査期間当たりの信号B’のカウント
数が455であれば、切り換え手段7はサンプリングク
ロックφ1 をA/D変換器2へ伝達し、455でなけれ
ばサンプリングクロックφ2 をA/D変換器2へ伝達す
る。
数が455であれば、切り換え手段7はサンプリングク
ロックφ1 をA/D変換器2へ伝達し、455でなけれ
ばサンプリングクロックφ2 をA/D変換器2へ伝達す
る。
【0072】このような標準信号判別回路16bはゲー
トアレイ等で容易に構成することができる。
トアレイ等で容易に構成することができる。
【0073】第4実施例:図7はこの発明の第4実施例
にかかるA/D変換装置104の構成を例示するブロッ
ク図である。
にかかるA/D変換装置104の構成を例示するブロッ
ク図である。
【0074】A/D変換装置104もA/D変換装置1
03と同様に、アナログ信号入力端子1に与えられたも
のがテレビ放送の受信信号のように標準信号であるか否
かを判断して、切り換え手段7の切り換え動作を制御す
る。
03と同様に、アナログ信号入力端子1に与えられたも
のがテレビ放送の受信信号のように標準信号であるか否
かを判断して、切り換え手段7の切り換え動作を制御す
る。
【0075】但し、A/D変換装置103において設け
られていた標準信号判別回路16bは標準信号判別回路
16cに、バースト分離回路12は垂直分離同期回路1
3に、それぞれ置換されている。
られていた標準信号判別回路16bは標準信号判別回路
16cに、バースト分離回路12は垂直分離同期回路1
3に、それぞれ置換されている。
【0076】垂直分離同期回路13はアナログ信号入力
端子1に接続され、ここに入力されたアナログビデオ信
号の垂直同期信号VSを抽出する。標準信号判別回路1
6cは水平同期信号HS及び垂直同期信号VSの2つを
入力し、これらの相互関係を確認することによって、ア
ナログビデオ信号の標準/非標準を判断する。
端子1に接続され、ここに入力されたアナログビデオ信
号の垂直同期信号VSを抽出する。標準信号判別回路1
6cは水平同期信号HS及び垂直同期信号VSの2つを
入力し、これらの相互関係を確認することによって、ア
ナログビデオ信号の標準/非標準を判断する。
【0077】NTSC信号においては、1フレームの水
平同期数は525であるため、標準信号判別回路16c
は水平同期数が525であれば時間的に安定と判断し、
そうでなければ時間的に不安定と判断する。
平同期数は525であるため、標準信号判別回路16c
は水平同期数が525であれば時間的に安定と判断し、
そうでなければ時間的に不安定と判断する。
【0078】図8は標準信号判別回路16cの構成を例
示するブロック図である。標準信号判別回路16cはカ
ウンタ164及び判定部165を備えている。
示するブロック図である。標準信号判別回路16cはカ
ウンタ164及び判定部165を備えている。
【0079】カウンタ164では1フレーム分の水平同
期信号HSをカウントする。そして判定部165はこの
カウント数が525であるか否かを判定する。判定部1
65においてカウント数が525であると判定されれば
切り換え手段7はサンプリングクロックφ1 をA/D変
換器2へ伝達し、525でないと判定されればサンプリ
ングクロックφ2 をA/D変換器2へ伝達する。
期信号HSをカウントする。そして判定部165はこの
カウント数が525であるか否かを判定する。判定部1
65においてカウント数が525であると判定されれば
切り換え手段7はサンプリングクロックφ1 をA/D変
換器2へ伝達し、525でないと判定されればサンプリ
ングクロックφ2 をA/D変換器2へ伝達する。
【0080】このような標準信号判別回路16cもゲー
トアレイ等で容易に構成することができる。そしてこの
ような標準信号判別回路16cは、特にレーザーディス
クプレイヤー等の早送り再生信号等にみられる、垂直同
期信号VS期間の水平同期数が標準信号の水平同期数
(525本)と異なる信号を的確に判別し得る特徴を有
するものである。逆に例えば第二N倍PLL回路を引き
込み周波数範囲の広いものにすれば、非標準信号に適応
した入力信号をもA/D変換処理をし得ることになる。
つまり、特殊再生信号のA/D変換処理を可能にする。
しかも非標準信号から連続的に非標準信号に変えた場合
において連続的にその変化に応じてA/D変換処理し得
る。
トアレイ等で容易に構成することができる。そしてこの
ような標準信号判別回路16cは、特にレーザーディス
クプレイヤー等の早送り再生信号等にみられる、垂直同
期信号VS期間の水平同期数が標準信号の水平同期数
(525本)と異なる信号を的確に判別し得る特徴を有
するものである。逆に例えば第二N倍PLL回路を引き
込み周波数範囲の広いものにすれば、非標準信号に適応
した入力信号をもA/D変換処理をし得ることになる。
つまり、特殊再生信号のA/D変換処理を可能にする。
しかも非標準信号から連続的に非標準信号に変えた場合
において連続的にその変化に応じてA/D変換処理し得
る。
【0081】第5実施例:第3実施例と第4実施例にお
いて示された時間的安定性の判断基準を2つ組み合わせ
ることもできる。図9はこの発明の第5実施例にかかる
A/D変換装置105の構成を例示するブロック図であ
る。
いて示された時間的安定性の判断基準を2つ組み合わせ
ることもできる。図9はこの発明の第5実施例にかかる
A/D変換装置105の構成を例示するブロック図であ
る。
【0082】A/D変換装置105の構成は、第3実施
例で示されたA/D変換装置103の構成に対し、第4
実施例で示されたA/D変換装置104の有する垂直同
期分離回路13及び標準信号判別回路16cを追加し、
標準信号判別回路16b,16cを一纏めにして標準信
号判別回路16dとしたものと把握することができる。
例で示されたA/D変換装置103の構成に対し、第4
実施例で示されたA/D変換装置104の有する垂直同
期分離回路13及び標準信号判別回路16cを追加し、
標準信号判別回路16b,16cを一纏めにして標準信
号判別回路16dとしたものと把握することができる。
【0083】あるいは、A/D変換装置105の構成
は、第4実施例で示されたA/D変換装置104の構成
に対し、第3実施例で示されたA/D変換装置103の
有するバースト分離回路12及び標準信号判別回路16
bを追加し、標準信号判別回路16b,16cを一纏め
にして標準信号判別回路16dとしたものと把握するこ
ともできる。
は、第4実施例で示されたA/D変換装置104の構成
に対し、第3実施例で示されたA/D変換装置103の
有するバースト分離回路12及び標準信号判別回路16
bを追加し、標準信号判別回路16b,16cを一纏め
にして標準信号判別回路16dとしたものと把握するこ
ともできる。
【0084】このように構成することにより、時間的安
定性を判断するためにアナログビデオ信号が標準信号で
あるか否かを判別する際、カラーバースト信号Bの周波
数が水平同期信号HSの周波数の455/2倍となって
いるか否か、水平同期数が525であるか否かという2
つの条件について吟味するので、判別精度を向上するこ
とができる。
定性を判断するためにアナログビデオ信号が標準信号で
あるか否かを判別する際、カラーバースト信号Bの周波
数が水平同期信号HSの周波数の455/2倍となって
いるか否か、水平同期数が525であるか否かという2
つの条件について吟味するので、判別精度を向上するこ
とができる。
【0085】第6実施例:図10はこの発明の第6実施
例にかかるA/D変換装置106の構成を例示するブロ
ック図である。A/D変換装置106の構成は、第4実
施例で示されたA/D変換装置104の標準信号判別回
路16cを時間安定検出回路82に置換したものであ
る。
例にかかるA/D変換装置106の構成を例示するブロ
ック図である。A/D変換装置106の構成は、第4実
施例で示されたA/D変換装置104の標準信号判別回
路16cを時間安定検出回路82に置換したものであ
る。
【0086】民生用VTRでは1フィールド後に回転ヘ
ッドが切り替わって磁気テープからの信号を再生するた
め、1フィールド毎に再生される信号を相互に合成して
得られる再生アナログビデオ信号には、例えばその垂直
同期信号VSが遷移する直前の合成ポイントにおいて必
ず時間的不連続点、つまりスイッチングノイズが発生さ
せられる。
ッドが切り替わって磁気テープからの信号を再生するた
め、1フィールド毎に再生される信号を相互に合成して
得られる再生アナログビデオ信号には、例えばその垂直
同期信号VSが遷移する直前の合成ポイントにおいて必
ず時間的不連続点、つまりスイッチングノイズが発生さ
せられる。
【0087】従って、水平同期信号HSと垂直同期信号
VSとを入力する時間安定検出回路82において、この
時間的不連続点が検出されれば民生用VTRからのアナ
ログビデオ信号がアナログ信号入力端子1に与えられた
と判断し、アナログ信号入力端子1に与えられたものは
時間的に不安定であると判断する。そしてA/D変換器
2において用いるサンプリングクロックとしては第二N
倍PLL回路52から得られるサンプリングクロックφ
2 が採用される。
VSとを入力する時間安定検出回路82において、この
時間的不連続点が検出されれば民生用VTRからのアナ
ログビデオ信号がアナログ信号入力端子1に与えられた
と判断し、アナログ信号入力端子1に与えられたものは
時間的に不安定であると判断する。そしてA/D変換器
2において用いるサンプリングクロックとしては第二N
倍PLL回路52から得られるサンプリングクロックφ
2 が採用される。
【0088】一方、時間的不連続点が検出されなければ
時間的に安定なアナログビデオ信号がアナログ信号入力
端子1に与えられたと判断し、A/D変換器2において
用いるサンプリングクロックとしては第一N倍PLL回
路51から得られるサンプリングクロックφ1 が採用さ
れる。
時間的に安定なアナログビデオ信号がアナログ信号入力
端子1に与えられたと判断し、A/D変換器2において
用いるサンプリングクロックとしては第一N倍PLL回
路51から得られるサンプリングクロックφ1 が採用さ
れる。
【0089】図11は時間安定検出回路82の構成を例
示するブロック図である。時間安定検出回路82はカウ
ンタ821、期間外検出器822、パルス発生器82
3、判定部824を備えている。
示するブロック図である。時間安定検出回路82はカウ
ンタ821、期間外検出器822、パルス発生器82
3、判定部824を備えている。
【0090】カウンタ821は水平同期信号HSを受
け、水平同期信号HS間の時間、つまり水平走査期間を
測定する。時間外検出器822は所定の水平走査期間以
外の水平走査期間が存在したか否かを検出する。その結
果は判定部824に伝達される。
け、水平同期信号HS間の時間、つまり水平走査期間を
測定する。時間外検出器822は所定の水平走査期間以
外の水平走査期間が存在したか否かを検出する。その結
果は判定部824に伝達される。
【0091】一方、パルス発生器823は垂直同期信号
VSに基づき、垂直同期信号VSの遷移する近傍でパル
スを発生させ、これを判定部824へと伝達する。判定
部824は期間外検出器822、パルス発生器823の
それぞれの出力から、垂直同期信号VSが遷移する近傍
において水平走査期間が所定の期間外の長さであったの
か否かを判定する。
VSに基づき、垂直同期信号VSの遷移する近傍でパル
スを発生させ、これを判定部824へと伝達する。判定
部824は期間外検出器822、パルス発生器823の
それぞれの出力から、垂直同期信号VSが遷移する近傍
において水平走査期間が所定の期間外の長さであったの
か否かを判定する。
【0092】図12は水平同期信号HSと垂直同期信号
VSとを示すグラフである。場所Qは水平同期信号HS
が所定の期間よりも短い長さである箇所を示している。
判定部824はこのような箇所を不連続点、つまり民生
用VTRのスイッチングノイズに起因したパルスによる
不連続点が存在すると判定する。これにより入力信号は
確実に他のノイズと区別しながら民生用VTRの再生信
号として判断し得る。
VSとを示すグラフである。場所Qは水平同期信号HS
が所定の期間よりも短い長さである箇所を示している。
判定部824はこのような箇所を不連続点、つまり民生
用VTRのスイッチングノイズに起因したパルスによる
不連続点が存在すると判定する。これにより入力信号は
確実に他のノイズと区別しながら民生用VTRの再生信
号として判断し得る。
【0093】上記の処理は例えばマイコンを用いてソフ
トプログラム処理にて容易に実現することができる。
トプログラム処理にて容易に実現することができる。
【0094】第7実施例:図13はこの発明の第7実施
例にかかるA/D変換装置107の構成を例示するブロ
ック図である。A/D変換装置107は図1に示された
A/D変換装置101の時間安定検出回路81を時間安
定検出回路83に置換し、かつ時間安定検出回路83に
はアナログビデオ信号の代わりに第一N倍PLL回路5
1から得られるアンロック信号Uを入力する構成を採っ
ている。
例にかかるA/D変換装置107の構成を例示するブロ
ック図である。A/D変換装置107は図1に示された
A/D変換装置101の時間安定検出回路81を時間安
定検出回路83に置換し、かつ時間安定検出回路83に
はアナログビデオ信号の代わりに第一N倍PLL回路5
1から得られるアンロック信号Uを入力する構成を採っ
ている。
【0095】時間安定検出回路83はアンロック信号U
の活性化を検知した場合には、切り換え手段7を制御し
てA/D変換器2にサンプリングクロックφ2 を与え
る。アンロック信号Uの活性化を検知しない場合には切
り換え手段7を制御してA/D変換器2にサンプリング
クロックφ1 を与える。
の活性化を検知した場合には、切り換え手段7を制御し
てA/D変換器2にサンプリングクロックφ2 を与え
る。アンロック信号Uの活性化を検知しない場合には切
り換え手段7を制御してA/D変換器2にサンプリング
クロックφ1 を与える。
【0096】アンロック信号Uは第一N倍PLL回路5
1におけるPLLのロックが外れた場合に活性化する。
そのため、ジッターが小さなサンプリングクロックφ1
を生成する第一N倍PLL回路51において位相ロック
がかけられない程に時間的に安定性がないアナログビデ
オ信号には、周波数引き込み範囲の広い第二N倍PLL
回路52によって生成されたサンプリングクロックφ2
を用いてA/D変換を行う。
1におけるPLLのロックが外れた場合に活性化する。
そのため、ジッターが小さなサンプリングクロックφ1
を生成する第一N倍PLL回路51において位相ロック
がかけられない程に時間的に安定性がないアナログビデ
オ信号には、周波数引き込み範囲の広い第二N倍PLL
回路52によって生成されたサンプリングクロックφ2
を用いてA/D変換を行う。
【0097】この様に第7実施例では、第一N倍PLL
回路51でPLLのロックをかけられない程度に不良で
あるか否かによって第一N倍PLL回路51及び第二N
倍PLL回路52のいずれでサンプリングクロックを生
成させるかを区別するので、その区別基準は時間安定性
を判断する他の手法よりも直接的である。
回路51でPLLのロックをかけられない程度に不良で
あるか否かによって第一N倍PLL回路51及び第二N
倍PLL回路52のいずれでサンプリングクロックを生
成させるかを区別するので、その区別基準は時間安定性
を判断する他の手法よりも直接的である。
【0098】したがって、第一N倍PLL回路51でP
LLのロックがかけられるのにもかかわらずサンプリン
グクロックφ2 を用いてA/D変換を行う、という事態
を回避することができる。しかもこの場合の時間安定検
出回路83は、第一N倍PLL回路のアンロック信号U
を受けてその信号にもとづいて単に切り換え手段7を制
御することを基本構成とするため、他の時間安定検出回
路に比較して簡単な構成となり得る。
LLのロックがかけられるのにもかかわらずサンプリン
グクロックφ2 を用いてA/D変換を行う、という事態
を回避することができる。しかもこの場合の時間安定検
出回路83は、第一N倍PLL回路のアンロック信号U
を受けてその信号にもとづいて単に切り換え手段7を制
御することを基本構成とするため、他の時間安定検出回
路に比較して簡単な構成となり得る。
【0099】第8実施例:図14はこの発明の第8実施
例にかかるA/D変換装置108の構成を例示するブロ
ック図である。A/D変換装置108は、図13に示さ
れたA/D変換装置107の時間安定検出回路83を時
間安定検出回路84に置換した構成を有している。
例にかかるA/D変換装置108の構成を例示するブロ
ック図である。A/D変換装置108は、図13に示さ
れたA/D変換装置107の時間安定検出回路83を時
間安定検出回路84に置換した構成を有している。
【0100】第7実施例においては第一N倍PLL回路
51でPLLのロックが外れたことを検出したが、第8
実施例においては第一N倍PLL回路51でPLLの位
相変化を吟味する。この吟味のため、第一N倍PLL回
路51から位相変化信号Pが時間安定検出回路84に与
えられる。
51でPLLのロックが外れたことを検出したが、第8
実施例においては第一N倍PLL回路51でPLLの位
相変化を吟味する。この吟味のため、第一N倍PLL回
路51から位相変化信号Pが時間安定検出回路84に与
えられる。
【0101】位相変化信号Pが所定の大きさを越えた場
合、第一N倍PLL回路51においてPLLのロックが
その後外れる可能性が高い。したがって、PLLのロッ
クが現実に外れるよりも前に第二N倍PLL回路52を
採用してA/D変換を行うことによって、PLLロック
が外れてディジタルビデオ信号が乱れることを未然に回
避することができる。
合、第一N倍PLL回路51においてPLLのロックが
その後外れる可能性が高い。したがって、PLLのロッ
クが現実に外れるよりも前に第二N倍PLL回路52を
採用してA/D変換を行うことによって、PLLロック
が外れてディジタルビデオ信号が乱れることを未然に回
避することができる。
【0102】勿論、位相変化信号Pの値の大小を判断す
る基準を複数設けておき、これらに対応して更に他のN
倍PLL回路をも設けておけば、異なる周波数引き込み
範囲を有する複数のPLL回路が生成するサンプリング
クロックを用いてA/D変換を行うことができる。
る基準を複数設けておき、これらに対応して更に他のN
倍PLL回路をも設けておけば、異なる周波数引き込み
範囲を有する複数のPLL回路が生成するサンプリング
クロックを用いてA/D変換を行うことができる。
【0103】第9実施例:図15はこの発明の第9実施
例にかかるA/D変換装置109の構成を例示するブロ
ック図である。A/D変換装置109は図1に示された
A/D変換装置101の時間安定検出回路81を設ける
ことなく、代わりに制御マイコン14を設けており、制
御マイコン14によって切り換え手段7の切り換え動作
が制御される。
例にかかるA/D変換装置109の構成を例示するブロ
ック図である。A/D変換装置109は図1に示された
A/D変換装置101の時間安定検出回路81を設ける
ことなく、代わりに制御マイコン14を設けており、制
御マイコン14によって切り換え手段7の切り換え動作
が制御される。
【0104】A/D変換されるアナログビデオ信号が、
例えばディジタル方式の磁気記録再生装置に内蔵されて
いるTV信号受信チューナーから出力されたものである
ときには、TV信号受信モードを認識した制御マイコン
14によってサンプリングクロックφ1 がA/D変換器
2に与えられる。これは一般にテレビ放送信号は標準信
号であるので時間安定性が良好であり、引き込み範囲の
狭いPLL回路を用いてもPLLのロックは外れにく
い。したがってそのような場合にはジッターの少ないサ
ンプリングクロックφ1 を用いてA/D変換を行う方が
有利であるとの判断からである。
例えばディジタル方式の磁気記録再生装置に内蔵されて
いるTV信号受信チューナーから出力されたものである
ときには、TV信号受信モードを認識した制御マイコン
14によってサンプリングクロックφ1 がA/D変換器
2に与えられる。これは一般にテレビ放送信号は標準信
号であるので時間安定性が良好であり、引き込み範囲の
狭いPLL回路を用いてもPLLのロックは外れにく
い。したがってそのような場合にはジッターの少ないサ
ンプリングクロックφ1 を用いてA/D変換を行う方が
有利であるとの判断からである。
【0105】一方、アナログビデオ信号が内蔵されてい
るTV信号受信チューナーからのもの以外であるときに
は、その時間安定性の良否が不明であるので、確実にP
LLのロックがなされたサンプリングクロックφ2 を用
いてA/D変換を行う方が有利である。
るTV信号受信チューナーからのもの以外であるときに
は、その時間安定性の良否が不明であるので、確実にP
LLのロックがなされたサンプリングクロックφ2 を用
いてA/D変換を行う方が有利である。
【0106】よって第9実施例においては時間安定性の
判断が容易であり、容易に第1実施例の効果を得ること
ができる。そのようにTV信号を受信していないことを
認識している制御マイコン14が切り換え手段7を制御
する。
判断が容易であり、容易に第1実施例の効果を得ること
ができる。そのようにTV信号を受信していないことを
認識している制御マイコン14が切り換え手段7を制御
する。
【0107】第10実施例:図16はこの発明の第10
実施例にかかるA/D変換装置110の構成を例示する
ブロック図である。A/D変換装置110は図1に示さ
れたA/D変換装置101の時間安定検出回路81を、
最近良く用いられている多次元処理(2次元又は3次
元)YC分離回路内におけるYC分離標準判別回路15
に置換した構成を有している。YC分離標準判別回路1
5はアナログビデオ信号の輝度信号と色信号とを分離す
る回路において設けられている一つの判別回路であっ
て、主にアナログビデオ信号が標準信号であるか否かを
判別する回路である。
実施例にかかるA/D変換装置110の構成を例示する
ブロック図である。A/D変換装置110は図1に示さ
れたA/D変換装置101の時間安定検出回路81を、
最近良く用いられている多次元処理(2次元又は3次
元)YC分離回路内におけるYC分離標準判別回路15
に置換した構成を有している。YC分離標準判別回路1
5はアナログビデオ信号の輝度信号と色信号とを分離す
る回路において設けられている一つの判別回路であっ
て、主にアナログビデオ信号が標準信号であるか否かを
判別する回路である。
【0108】YC分離標準判別回路15は磁気記録再生
装置の多次元YC分離回路には通常内蔵されているもの
であり、特に3次元YC分離方式を採用する場合には必
須のものである。YC分離標準判別回路15において標
準であると判別された信号は時間安定性が良好であるの
で、通常内蔵されている当該回路を利用して切り換え手
段7の切り換え動作を制御することができる。したがっ
て、特別な時間安定検出回路の出力信号を用いる代わり
に内蔵されている3次元YC分離回路内のYC分離標準
信号判別回路の出力信号を用いるのみで対応できるの
で、回路の合理化を図ることができる。
装置の多次元YC分離回路には通常内蔵されているもの
であり、特に3次元YC分離方式を採用する場合には必
須のものである。YC分離標準判別回路15において標
準であると判別された信号は時間安定性が良好であるの
で、通常内蔵されている当該回路を利用して切り換え手
段7の切り換え動作を制御することができる。したがっ
て、特別な時間安定検出回路の出力信号を用いる代わり
に内蔵されている3次元YC分離回路内のYC分離標準
信号判別回路の出力信号を用いるのみで対応できるの
で、回路の合理化を図ることができる。
【0109】但し、3次元YC分離方式においてもディ
ジタル処理が必要であり、A/D変換が要求されるが、
副搬送波の周波数(約3.58MHz)の4倍の周波数
のクロックを用いるので、NTSC及びPAL方式の信
号によって共通の画素を生成し得る13.5MHzのサ
ンプリングクロックφ1 ,φ2 とは別にクロック発生回
路が必要である。
ジタル処理が必要であり、A/D変換が要求されるが、
副搬送波の周波数(約3.58MHz)の4倍の周波数
のクロックを用いるので、NTSC及びPAL方式の信
号によって共通の画素を生成し得る13.5MHzのサ
ンプリングクロックφ1 ,φ2 とは別にクロック発生回
路が必要である。
【0110】
【発明の効果】以上のようにこの発明によれば、入力信
号の時間軸変動に応じて適切なサンプリングクロックを
A/D変換器に与え、入力信号にA/D変換処理を施
す。
号の時間軸変動に応じて適切なサンプリングクロックを
A/D変換器に与え、入力信号にA/D変換処理を施
す。
【0111】入力信号が時間的に安定している場合には
より高品位なディジタルデータを、又入力信号が時間的
にたとえ不安定な場合でもその入力信号の水平同期信号
に同期した(追従した)所定倍のサンプリングクロック
でA/D変換処理されたデジタルデータを得ることがで
きる。
より高品位なディジタルデータを、又入力信号が時間的
にたとえ不安定な場合でもその入力信号の水平同期信号
に同期した(追従した)所定倍のサンプリングクロック
でA/D変換処理されたデジタルデータを得ることがで
きる。
【0112】したがって例えば入力信号がアナログビデ
オ信号である場合には、高価なタイムベースコレクタを
必要としないでA/D変換処理を施すことが可能であ
る。
オ信号である場合には、高価なタイムベースコレクタを
必要としないでA/D変換処理を施すことが可能であ
る。
【0113】この発明のうち請求項1にかかるA/D変
換装置及び請求項14にかかるA/D変換処理方法によ
れば、入力信号の時間安定性に応じてサンプリングクロ
ックに基づいてA/D変換を行うことが可能であり、時
間安定性の良好な入力信号に対してはよりジッターの低
減されたA/D変換出力信号を出力し、時間安定性の不
良な入力信号に対しては確実にPLLのロックをかける
ことによりA/D変換を可能とする。PLL回路が複数
で構成されているので複数の入力信号に対して多様に適
応したサンプリングクロックでA/D変換処理が可能と
なる。
換装置及び請求項14にかかるA/D変換処理方法によ
れば、入力信号の時間安定性に応じてサンプリングクロ
ックに基づいてA/D変換を行うことが可能であり、時
間安定性の良好な入力信号に対してはよりジッターの低
減されたA/D変換出力信号を出力し、時間安定性の不
良な入力信号に対しては確実にPLLのロックをかける
ことによりA/D変換を可能とする。PLL回路が複数
で構成されているので複数の入力信号に対して多様に適
応したサンプリングクロックでA/D変換処理が可能と
なる。
【0114】この発明のうち請求項2にかかるA/D変
換装置及び請求項15にかかるA/D変換処理方法によ
れば、入力信号の時間安定性が比較的高い場合にはジッ
ターの低減されたサンプリングクロックを用いて、比較
的低い場合には確実にPLLのロックをかけて、A/D
変換を行うことができる。
換装置及び請求項15にかかるA/D変換処理方法によ
れば、入力信号の時間安定性が比較的高い場合にはジッ
ターの低減されたサンプリングクロックを用いて、比較
的低い場合には確実にPLLのロックをかけて、A/D
変換を行うことができる。
【0115】この発明のうち請求項3及び請求項4にか
かるA/D変換装置によれば、第1のPLL回路の引き
込み周波数の範囲よりも広い引き込み周波数の範囲を有
する第2のPLL回路を実現することができる。また、
第2のPLL回路が生成する第2のサンプリングクロッ
ク候補よりも、第1のPLL回路が生成する第1のサン
プリングクロック候補のジッターを低減することができ
る。
かるA/D変換装置によれば、第1のPLL回路の引き
込み周波数の範囲よりも広い引き込み周波数の範囲を有
する第2のPLL回路を実現することができる。また、
第2のPLL回路が生成する第2のサンプリングクロッ
ク候補よりも、第1のPLL回路が生成する第1のサン
プリングクロック候補のジッターを低減することができ
る。
【0116】この発明のうち請求項5乃至請求項7及び
請求項9にかかるA/D変換装置並びに請求項16乃至
請求項18及び請求項20にかかるA/D変換処理方法
によれば、入力信号の時間的な安定/不安定を容易に判
断することができる。
請求項9にかかるA/D変換装置並びに請求項16乃至
請求項18及び請求項20にかかるA/D変換処理方法
によれば、入力信号の時間的な安定/不安定を容易に判
断することができる。
【0117】この発明のうち請求項8にかかるA/D変
換装置及び請求項19にかかるA/D変換処理方法によ
れば、入力信号の時間安定性の判断の精度を向上させる
ことができる。
換装置及び請求項19にかかるA/D変換処理方法によ
れば、入力信号の時間安定性の判断の精度を向上させる
ことができる。
【0118】この発明のうち請求項10にかかるA/D
変換装置及び請求項21にかかるA/D変換処理方法に
よれば、第1のPLL回路でPLLのロックをかけられ
ない程度に不良であるか否かによって第1及び第2のP
LL回路のいずれでサンプリングクロックを生成させる
かを区別するので、その区別基準は時間安定性を判断す
る他の手法よりも直接的であり、第1のPLL回路でP
LLのロックがかけられるのにもかかわらず第2のサン
プリングクロック候補をサンプリングクロックとして用
いる事態が事前に回避される。
変換装置及び請求項21にかかるA/D変換処理方法に
よれば、第1のPLL回路でPLLのロックをかけられ
ない程度に不良であるか否かによって第1及び第2のP
LL回路のいずれでサンプリングクロックを生成させる
かを区別するので、その区別基準は時間安定性を判断す
る他の手法よりも直接的であり、第1のPLL回路でP
LLのロックがかけられるのにもかかわらず第2のサン
プリングクロック候補をサンプリングクロックとして用
いる事態が事前に回避される。
【0119】この発明のうち請求項11にかかるA/D
変換装置及び請求項22にかかるA/D変換処理方法に
よれば、PLLのロックが現実に外れるよりも前に他の
PLL回路を採用してA/D変換を行うことによって、
PLLロックが外れて出力信号が乱れることを事前に回
避することができる。
変換装置及び請求項22にかかるA/D変換処理方法に
よれば、PLLのロックが現実に外れるよりも前に他の
PLL回路を採用してA/D変換を行うことによって、
PLLロックが外れて出力信号が乱れることを事前に回
避することができる。
【0120】この発明のうち請求項12及び請求項13
にかかるA/D変換装置並びに請求項23及び請求項2
4にかかるA/D変換処理方法によれば、容易に請求項
5の効果を得ることができる。
にかかるA/D変換装置並びに請求項23及び請求項2
4にかかるA/D変換処理方法によれば、容易に請求項
5の効果を得ることができる。
【図1】 この発明の第1実施例の構成を例示するブロ
ック図である。
ック図である。
【図2】 この発明の第1実施例の好ましい態様を示す
ブロック図である。
ブロック図である。
【図3】 この発明の第1実施例の他の好ましい態様を
示すブロック図である。
示すブロック図である。
【図4】 この発明の第2実施例の構成を例示するブロ
ック図である。
ック図である。
【図5】 この発明の第3実施例の構成を例示するブロ
ック図である。
ック図である。
【図6】 この発明の第3実施例の構成を例示するブロ
ック図である。
ック図である。
【図7】 この発明の第4実施例の構成を例示するブロ
ック図である。
ック図である。
【図8】 この発明の第4実施例の構成を例示するブロ
ック図である。
ック図である。
【図9】 この発明の第5実施例の構成を例示するブロ
ック図である。
ック図である。
【図10】 この発明の第6実施例の構成を例示するブ
ロック図である。
ロック図である。
【図11】 この発明の第6実施例の構成を例示するブ
ロック図である。
ロック図である。
【図12】 この発明の第6実施例の動作を説明するグ
ラフである。
ラフである。
【図13】 この発明の第7実施例の構成を例示するブ
ロック図である。
ロック図である。
【図14】 この発明の第8実施例の構成を例示するブ
ロック図である。
ロック図である。
【図15】 この発明の第9実施例の構成を例示するブ
ロック図である。
ロック図である。
【図16】 この発明の第10実施例の構成を例示する
ブロック図である。
ブロック図である。
【図17】 従来の技術を例示するブロック図である。
2 A/D変換器、4 水平同期分離回路、7 切り換
え手段、9 水晶振動子、10 LC回路、11 RC
回路、12 バースト分離回路、13 垂直同期分離回
路、16a〜16d 標準信号判別回路、51 第一N
倍PLL回路、52 第二N倍PLL回路、81〜84
時間安定検出器、101〜110 A/D変換装置、
B バースト信号、HS 水平同期信号、P 位相変化
信号、Uアンロック信号、VS 垂直同期信号、φ1 ,
φ2 サンプリングクロック。
え手段、9 水晶振動子、10 LC回路、11 RC
回路、12 バースト分離回路、13 垂直同期分離回
路、16a〜16d 標準信号判別回路、51 第一N
倍PLL回路、52 第二N倍PLL回路、81〜84
時間安定検出器、101〜110 A/D変換装置、
B バースト信号、HS 水平同期信号、P 位相変化
信号、Uアンロック信号、VS 垂直同期信号、φ1 ,
φ2 サンプリングクロック。
Claims (24)
- 【請求項1】 アナログの態様を呈する入力信号をディ
ジタルの態様を呈する出力信号へと変換するA/D変換
装置であって、 前記入力信号の時間安定性を検出する時間安定検出回路
と、 それぞれ互いに異なる周波数範囲で発振可能な発振回路
を含み、前記入力信号に基づいてそれぞれサンプリング
クロック候補を生成する複数のPLL回路と、 前記時間安定性が良好なほど、より狭い前記周波数範囲
で発振可能な前記発振回路を含む前記PLL回路から生
成された前記サンプリングクロック候補をサンプリング
クロックとして出力する切り換え手段と、 前記サンプリングクロックに基づいて前記入力信号をA
/D変換するA/D変換器とを備えるA/D変換装置。 - 【請求項2】 前記複数のPLL回路は比較的狭い周波
数範囲で発振可能な前記発振回路を含む第1のPLL回
路と、 比較的広い周波数範囲で発振可能な前記発振回路を含む
第2のPLL回路とであって、 前記サンプリングクロック候補は前記第1のPLL回路
によって生成された第1のサンプリングクロック候補
と、 前記第2のPLL回路によって生成された第2のサンプ
リングクロック候補との2種であって、 前記切り換え手段は、前記時間安定性が比較的高い場合
には前記第1のサンプリングクロック候補を、前記時間
安定性が比較的低い場合には前記第2のサンプリングク
ロック候補を、それぞれ前記サンプリングクロックとし
て出力する、請求項1記載のA/D変換装置。 - 【請求項3】 前記第1のPLL回路は水晶発振回路
を、前記第2のPLL回路はLC発振回路を、それぞれ
含む請求項2記載のA/D変換装置。 - 【請求項4】 前記第1のPLL回路は水晶発振回路
を、前記第2のPLL回路はRC発振回路を、それぞれ
含む請求項2記載のA/D変換装置。 - 【請求項5】 前記入力信号はアナログビデオ信号であ
って、 前記時間安定検出回路は前記アナログビデオ信号が所定
の映像方式の標準信号であるか否かによって、それぞれ
前記時間安定性が良であるか不良であるかを判断する第
1の標準信号判別回路で構成されている、請求項2記載
のA/D変換装置。 - 【請求項6】 前記A/D変換装置は、前記アナログビ
デオ信号から水平同期信号を抽出し、前記水平同期信号
を前記第1及び第2のPLL回路に与える水平同期分離
回路を更に備え、 前記時間安定検出回路は前記アナログビデオ信号からカ
ラーバースト信号を抽出するバースト分離回路と、 前記カラーバースト信号の周波数と前記水平同期信号の
周波数との間に所定の関係があるか否かを以て前記時間
安定性が良であるか不良であるかを判断する第2の標準
信号判別回路とを有する、請求項5記載のA/D変換装
置。 - 【請求項7】 前記A/D変換装置は、前記アナログビ
デオ信号から水平同期信号を抽出し、前記水平同期信号
を前記第1及び第2のPLL回路に与える水平同期分離
回路を更に備え、 前記時間安定検出回路は前記アナログビデオ信号から垂
直同期信号を抽出する垂直同期分離回路と、 前記水平同期信号及び前記垂直同期信号から、前記アナ
ログビデオ信号の1フレームの水平同期数が所定の数で
あるか否かを以て前記時間安定性が良であるか不良であ
るかを判断する第2の標準信号判別回路とを有する、請
求項5記載のA/D変換装置。 - 【請求項8】 前記時間安定検出回路は前記アナログビ
デオ信号からカラーバースト信号を抽出するバースト分
離回路を更に有し、 前記第2の標準信号判別回路は前記カラーバースト信号
の周波数と前記水平同期信号の周波数との間に所定の関
係があるか否かをも更に以て前記時間安定性が良である
か不良であるかを判断する、請求項7記載のA/D変換
装置。 - 【請求項9】 前記A/D変換装置は、前記アナログビ
デオ信号から水平同期信号を抽出し、前記水平同期信号
を前記第1及び第2のPLL回路に与える水平同期分離
回路を更に備え、 前記時間安定検出回路は前記アナログビデオ信号から垂
直同期信号を抽出する垂直同期分離回路と、 前記垂直同期信号の近傍において前記水平同期信号の時
間的不連続点が存在するか否かを以て前記時間安定性が
不良であるか良であるかを判断する第2の標準信号判別
回路とを有する、請求項5記載のA/D変換装置。 - 【請求項10】 前記時間安定検出回路は前記第1のP
LL回路においてPLLのロックが外れたことを検出す
る検出器を有し、 前記切り換え手段は、前記第1のPLL回路においてP
LLのロックが外れた場合に前記第2のサンプリングク
ロック候補を前記サンプリングクロックとして出力す
る、請求項2記載のA/D変換装置。 - 【請求項11】 前記時間安定検出回路は一つの前記P
LL回路のPLLの位相変化が所定の値を逸脱するか否
かを検出し、 前記切り換え手段は、前記一つのPLL回路のPLLの
位相変化が前記所定の値を逸脱した場合には、他の前記
PLL回路によって生成された前記サンプリングクロッ
ク候補を前記サンプリングクロックとして出力する、請
求項1記載のA/D変換装置。 - 【請求項12】 前記時間安定検出回路は前記入力信号
がTV信号受信チューナーから得られたものであるか否
かを判断する判断手段を有し、 前記切り換え手段は、前記判断手段が、前記入力信号が
TV信号受信チューナーから得られたものであると判断
した場合に前記第1のサンプリングクロック候補を前記
サンプリングクロックとして出力する、請求項5記載の
A/D変換装置。 - 【請求項13】 前記時間安定検出回路は前記入力信号
の輝度信号と色信号とを分離する回路において設けられ
ている判別回路、すなわち前記入力信号が標準信号か否
かを判断するYC分離標準判別回路を用い、 前記切り換え手段は、前記YC分離標準判別回路が前記
入力信号を標準信号であると判断した場合に前記第1の
サンプリングクロック候補を前記サンプリングクロック
として出力する、請求項5記載のA/D変換装置。 - 【請求項14】 アナログの態様を呈する入力信号をデ
ィジタルの態様を呈する出力信号へと変換するA/D変
換処理方法であって、 (a)前記入力信号の時間安定性を判断する工程と、 前記工程(a)と略同時に(b)前記入力信号に基づい
て、それぞれ互いに異なる周波数範囲で発振可能な発振
回路を含む複数のPLL回路でそれぞれサンプリングク
ロック候補を生成する工程が施されて、 前記工程(a)に続いて(c)前記時間安定性が良好な
ほど、より狭い前記周波数範囲で発振可能な前記発振回
路を含む前記PLL回路から生成された前記サンプリン
グクロック候補をサンプリングクロックとして出力する
工程と(d)前記サンプリングクロックに基づいて前記
入力信号をA/D変換する工程とを備えるA/D変換処
理方法。 - 【請求項15】 前記工程(a)は(a−1)前記時間
安定性の良否を判断する工程を有し、 前記工程(b)は(b−1)比較的狭い周波数範囲で発
振可能な前記発振回路を含む第1のPLL回路によっ
て、第1のサンプリングクロック候補を出力する工程
と、 前記工程(b−1)と略同時に(b−2)比較的広い周
波数範囲で発振可能な前記発振回路を含む第2のPLL
回路によって、第2のサンプリングクロック候補を出力
する工程とを有し、 前記工程(c)は(c−1)前記工程(a−1)におい
て前記時間安定性が良と判断された場合には第1のサン
プリングクロック候補を前記サンプリングクロックとし
て出力する工程と、 (c−2)前記工程(a−1)において前記時間安定性
が不良と判断された場合には第2のサンプリングクロッ
ク候補を前記サンプリングクロックとして出力する工程
とを有する、請求項14記載のA/D変換処理方法。 - 【請求項16】 前記入力信号はアナログビデオ信号で
あって、 前記工程(a−1)は(a−1−1)前記アナログビデ
オ信号が所定の映像方式の標準信号であるか否かによっ
て、それぞれ前記時間安定性が良であるか不良であるか
を判断する工程を含む、請求項15記載のA/D変換処
理方法。 - 【請求項17】 前記工程(a−1−1)は(a−1−
1−1)前記アナログビデオ信号からカラーバースト信
号を抽出する工程と、 前記工程(a−1−1−1)と略同時に(a−1−1−
2)前記アナログビデオ信号から水平同期信号を抽出す
る工程が施されて、 前記工程(a−1−1−2)に続いて(a−1−1−
3)前記カラーバースト信号の周波数と前記水平同期信
号の周波数との間に所定の関係があるか否かを以て前記
時間安定性が良であるか不良であるかを判断する工程と
を備える、請求項16記載のA/D変換処理方法。 - 【請求項18】 前記工程(a−1−1)は(a−1−
1−1)前記アナログビデオ信号から水平同期信号を抽
出する工程と、 前記工程(a−1−1−1)と略同時に(a−1−1−
2)前記アナログビデオ信号から垂直同期信号を抽出す
る工程が施されて、 前記工程(a−1−1−2)に続いて(a−1−1−
3)前記水平同期信号及び前記垂直同期信号から、前記
アナログビデオ信号の1フレームの水平同期数が所定の
数であるか否かを以て前記時間安定性が良であるか不良
であるかを判断する工程とを備える、請求項16記載の
A/D変換処理方法。 - 【請求項19】 前記工程(a−1−1)は前記工程
(a−1−1−1)と略同時に施される(a−1−1−
4)前記アナログビデオ信号からカラーバースト信号を
抽出する工程を更に備え、 前記工程(a−1−1−3)においては前記カラーバー
スト信号の周波数と前記水平同期信号の周波数との間に
所定の関係があるか否かをも加味して前記時間安定性が
良であるか不良であるかが判断される、請求項18記載
のA/D変換処理方法。 - 【請求項20】 前記工程(a−1−1)は(a−1−
1−1)前記アナログビデオ信号から水平同期信号を抽
出する工程と、 前記工程(a−1−1−1)と略同時に(a−1−1−
2)前記アナログビデオ信号から垂直同期信号を抽出す
る工程が施されて、 前記工程(a−1−1−2)に続いて(a−1−1−
3)前記垂直同期信号の近傍において前記水平同期信号
の時間的不連続点が存在するか否かを以て前記時間安定
性が不良であるか良であるかを判断する工程とを備え
る、請求項16記載のA/D変換処理方法。 - 【請求項21】 前記工程(a−1)は(a−1−1)
前記第1のPLL回路においてPLLのロックが外れた
ことを以て前記時間安定性が不良であると判断する工程
を含む、請求項15記載のA/D変換処理方法。 - 【請求項22】 前記工程(a)は(a−1)一の前記
PLL回路のPLLの位相変化が所定の値を逸脱するか
否かを検出する工程を有し、 前記工程(c)は(c−1)前記一のPLL回路のPL
Lの位相変化が前記所定の値を逸脱した場合には、他の
前記PLL回路によって生成されたサンプリングクロッ
ク候補をサンプリングクロックとして出力する工程を有
する、請求項14記載のA/D変換処理方法。 - 【請求項23】 前記工程(a−1−1)は(a−1−
1−1)前記入力信号がTV信号受信チューナーから得
られたものであるか否かを判断する工程を備え、 前記工程(c−1)は(c−1−1)前記入力信号がT
V信号受信チューナーから得られたものであると判断さ
れた場合に前記第1のサンプリングクロック候補を前記
サンプリングクロックとして出力する工程を含む、請求
項16記載のA/D変換処理方法。 - 【請求項24】 前記工程(a−1−1)は(a−1−
1−1)前記入力信号の輝度信号と色信号とを分離する
回路において前記入力信号が標準信号か否かを判断する
工程を備え、 前記工程(c)は(c−1−1)前記入力信号が標準信
号であると判断された場合に前記第1のサンプリングク
ロック候補を前記サンプリングクロックとして出力する
工程を含む、請求項16記載のA/D変換処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7130656A JPH08331597A (ja) | 1995-05-29 | 1995-05-29 | A/d変換装置及びa/d変換処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7130656A JPH08331597A (ja) | 1995-05-29 | 1995-05-29 | A/d変換装置及びa/d変換処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08331597A true JPH08331597A (ja) | 1996-12-13 |
Family
ID=15039476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7130656A Pending JPH08331597A (ja) | 1995-05-29 | 1995-05-29 | A/d変換装置及びa/d変換処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08331597A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100354073B1 (ko) * | 2001-01-09 | 2002-09-28 | 삼성전자 주식회사 | 이미지 데이터 처리장치 |
-
1995
- 1995-05-29 JP JP7130656A patent/JPH08331597A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100354073B1 (ko) * | 2001-01-09 | 2002-09-28 | 삼성전자 주식회사 | 이미지 데이터 처리장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6487719B1 (en) | Method and apparatus for monitoring TV channel selecting status | |
US4688082A (en) | Multi-system television receiver | |
US20020085120A1 (en) | Video signal processing apparatus | |
US8233092B2 (en) | Video signal processing device | |
US20040061530A1 (en) | Clock conversion apparatus, clock conversion method, video display apparatus, and memory address setting method | |
US4992872A (en) | Method of synchronizing the horizontal deflection of electron beams in television receivers | |
JPH08331597A (ja) | A/d変換装置及びa/d変換処理方法 | |
US5923377A (en) | Jitter reducing circuit | |
JPH02305190A (ja) | テレビジョン受像機 | |
US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
US5917550A (en) | Clock signal generator for composite video signal | |
KR100223205B1 (ko) | 디지탈 비디오 디스크의 영상신호 재생장치 및 그 제어방법 | |
KR930000979B1 (ko) | 디지탈 텔레비젼 수상기의 메인클럭 발생회로 | |
US20060164548A1 (en) | Sync separator apparatus | |
JP4663134B2 (ja) | アナログ・ビデオ信号のa/d変換装置および方法 | |
JP2865665B2 (ja) | テレビジョン受像機 | |
JP3544198B2 (ja) | 映像表示装置 | |
JP3456712B2 (ja) | 複合映像信号検出回路 | |
JP3603494B2 (ja) | 同期判定回路及びテレビジョン受像機 | |
KR920010997B1 (ko) | 주파수대역 압신시 칼라프레임펄스 기록재생회로 | |
JP3683407B2 (ja) | ダイバーシティ受信装置及び方法 | |
JP2517619B2 (ja) | テレビジョン受像機 | |
US20030081148A1 (en) | Method and device for detecting the parity of successive fields of an interlaced video signal | |
KR100216913B1 (ko) | 텔레비전의 외부신호모드판별에 따른 영상레벨제어장치 | |
JPH0728775Y2 (ja) | テレビジョン受像機の同期引込回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |