JPH08330708A - セラミックス集積回路パッケージの製造方法 - Google Patents
セラミックス集積回路パッケージの製造方法Info
- Publication number
- JPH08330708A JPH08330708A JP13189695A JP13189695A JPH08330708A JP H08330708 A JPH08330708 A JP H08330708A JP 13189695 A JP13189695 A JP 13189695A JP 13189695 A JP13189695 A JP 13189695A JP H08330708 A JPH08330708 A JP H08330708A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- wiring
- metal wiring
- metallic
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【構成】 グリーンシート上に金属ペーストを金属配線
パターン状に印刷して焼成し、この後、金属配線２２を
通電加熱法により加熱する工程を含むことを特徴とする
セラミックス集積回路パッケージの製造方法。 【効果】 通電加熱処理により金属配線２２内の結晶粒
が成長して結晶粒界面積が減少し、さらに金属配線２２
内の不純物が偏析するため、金属配線２２の比抵抗を下
げることができる。その結果高周波動作下での金属配線
２２のインピーダンスを下げ、金属配線２２での信号の
伝送損失、伝搬遅延を抑えることができる。したがっ
て、パッケージに搭載された集積回路の誤動作の発生率
を減らすことができる。
パターン状に印刷して焼成し、この後、金属配線２２を
通電加熱法により加熱する工程を含むことを特徴とする
セラミックス集積回路パッケージの製造方法。 【効果】 通電加熱処理により金属配線２２内の結晶粒
が成長して結晶粒界面積が減少し、さらに金属配線２２
内の不純物が偏析するため、金属配線２２の比抵抗を下
げることができる。その結果高周波動作下での金属配線
２２のインピーダンスを下げ、金属配線２２での信号の
伝送損失、伝搬遅延を抑えることができる。したがっ
て、パッケージに搭載された集積回路の誤動作の発生率
を減らすことができる。
Description
【０００１】
【産業上の利用分野】本発明はセラミックス集積回路パ
ッケージ及びセラミックス集積回路基板（以下、両者を
含めてセラミックス集積回路パッケージと記す）の製造
方法に関し、より詳細にはセラミックスグリーンシート
と配線形成用ペーストの同時焼成の後、金属配線の電気
的特性を改善するための工程を含んでいるセラミックス
集積回路パッケージの製造方法に関する。
ッケージ及びセラミックス集積回路基板（以下、両者を
含めてセラミックス集積回路パッケージと記す）の製造
方法に関し、より詳細にはセラミックスグリーンシート
と配線形成用ペーストの同時焼成の後、金属配線の電気
的特性を改善するための工程を含んでいるセラミックス
集積回路パッケージの製造方法に関する。
【０００２】
【従来の技術】近年のＬＳＩの高速化、多機能化に伴
い、ＬＳＩを搭載するセラミックス集積回路パッケージ
においては多ピン化、微細配線化が進んでいる。しかし
ながら、ＬＳＩの高速化に伴う駆動クロック周波数の高
周波化は、前記セラミックス集積回路パッケージ内配線
（以下、金属配線と記す）のインピーダンスの増加を招
き、信号の伝達損失、伝搬遅延等を増大させる要因とな
っている。このことがセラミックス集積回路パッケージ
内に搭載された集積回路の誤動作を引き起こし、該集積
回路を単体である時ほど高速に動作させ得ない原因とな
っている。
い、ＬＳＩを搭載するセラミックス集積回路パッケージ
においては多ピン化、微細配線化が進んでいる。しかし
ながら、ＬＳＩの高速化に伴う駆動クロック周波数の高
周波化は、前記セラミックス集積回路パッケージ内配線
（以下、金属配線と記す）のインピーダンスの増加を招
き、信号の伝達損失、伝搬遅延等を増大させる要因とな
っている。このことがセラミックス集積回路パッケージ
内に搭載された集積回路の誤動作を引き起こし、該集積
回路を単体である時ほど高速に動作させ得ない原因とな
っている。
【０００３】図４は前記集積回路単体での動作周波数
と、前記セラミックス集積回路パッケージ内に搭載され
た状態での動作周波数とを比較したグラフ（電子技術１
９９３−１１、ｐ７）であり、図中曲線Ａはベアチップ
のクロック周波数を、図中曲線Ｂはセラミックス集積回
路パッケージ搭載時のクロック周波数をそれぞれ示して
いる。
と、前記セラミックス集積回路パッケージ内に搭載され
た状態での動作周波数とを比較したグラフ（電子技術１
９９３−１１、ｐ７）であり、図中曲線Ａはベアチップ
のクロック周波数を、図中曲線Ｂはセラミックス集積回
路パッケージ搭載時のクロック周波数をそれぞれ示して
いる。
【０００４】図４から明らかなように、ベアチップのク
ロック周波数（曲線Ａ）よりもセラミックス集積回路パ
ッケージ搭載時のクロック周波数（曲線Ｂ）の方が低
く、ベアチップが高周波化されるに従って前記セラミッ
クス集積回路パッケージ搭載時も高周波化されるが、前
記金属配線のインダクタンスもより増大するため、ベア
チップのクロック周波数とセラミックス集積回路パッケ
ージ搭載時のクロック周波数との差は拡大なものとなっ
ている。
ロック周波数（曲線Ａ）よりもセラミックス集積回路パ
ッケージ搭載時のクロック周波数（曲線Ｂ）の方が低
く、ベアチップが高周波化されるに従って前記セラミッ
クス集積回路パッケージ搭載時も高周波化されるが、前
記金属配線のインダクタンスもより増大するため、ベア
チップのクロック周波数とセラミックス集積回路パッケ
ージ搭載時のクロック周波数との差は拡大なものとなっ
ている。
【０００５】図５は従来のセラミックス集積回路パッケ
ージの製造方法を説明するための概略的工程図である。
まず、アルミナ等のセラミックス原料粉末に焼結助剤、
バインダとしてのブチラール樹脂、可塑剤、有機溶剤
（キシレンなど）等の添加剤を混合してスラリーを形成
し、該スラリーを用いてドクターブレード法により、グ
リーンシートを作製する。前記方法により得られたグリ
ーンシートをそれぞれの目的と用途に応じた形態に加工
するため、スルーホールの形成や金属配線用の導体ペー
スト印刷等の加工を施し、積層したものを同時焼成し、
金属製のパッケージピンをろう付けした後、ニッケル−
金メッキを施すことによりセラミックス集積回路パッケ
ージの製造を完了する。
ージの製造方法を説明するための概略的工程図である。
まず、アルミナ等のセラミックス原料粉末に焼結助剤、
バインダとしてのブチラール樹脂、可塑剤、有機溶剤
（キシレンなど）等の添加剤を混合してスラリーを形成
し、該スラリーを用いてドクターブレード法により、グ
リーンシートを作製する。前記方法により得られたグリ
ーンシートをそれぞれの目的と用途に応じた形態に加工
するため、スルーホールの形成や金属配線用の導体ペー
スト印刷等の加工を施し、積層したものを同時焼成し、
金属製のパッケージピンをろう付けした後、ニッケル−
金メッキを施すことによりセラミックス集積回路パッケ
ージの製造を完了する。
【０００６】
【発明が解決しようとする課題】従来の上記した方法に
より製造されたセラミックス集積回路パッケージの前記
金属配線内には結晶粒界が多数残留しやすく、また不純
物が多く含まれている。これら多数の結晶粒界の粒界界
面がつくる電位バリヤーによって電気抵抗が発生し、前
記金属配線は高インピーダンス化される。
より製造されたセラミックス集積回路パッケージの前記
金属配線内には結晶粒界が多数残留しやすく、また不純
物が多く含まれている。これら多数の結晶粒界の粒界界
面がつくる電位バリヤーによって電気抵抗が発生し、前
記金属配線は高インピーダンス化される。
【０００７】このように、従来の方法による同時焼成後
の前記金属配線内には結晶粒界が多く残存し、該金属配
線の形成に用いられた金属材料のバルク比抵抗よりもか
なり高い比抵抗を有する金属配線となる。このことが該
金属配線の高インピーダンス化の１つの要因となってい
る。さらに前記金属配線の高インピーダンス化は信号の
伝送損失の増大を招き、該信号の伝送損失の増大は、Ｌ
ＳＩ駆動クロック周波数の高周波化に伴う金属配線イン
ピーダンスの増大による信号劣化とあいまって、セラミ
ックス集積回路パッケージに搭載されたＬＳＩの誤動作
を引き起こす要因となるといった課題があった。
の前記金属配線内には結晶粒界が多く残存し、該金属配
線の形成に用いられた金属材料のバルク比抵抗よりもか
なり高い比抵抗を有する金属配線となる。このことが該
金属配線の高インピーダンス化の１つの要因となってい
る。さらに前記金属配線の高インピーダンス化は信号の
伝送損失の増大を招き、該信号の伝送損失の増大は、Ｌ
ＳＩ駆動クロック周波数の高周波化に伴う金属配線イン
ピーダンスの増大による信号劣化とあいまって、セラミ
ックス集積回路パッケージに搭載されたＬＳＩの誤動作
を引き起こす要因となるといった課題があった。
【０００８】本発明に係るセラミックス集積回路パッケ
ージは上記課題に鑑みなされたものであり、従来のもの
より低い比抵抗を有する金属配線を形成し、該金属配線
のインピーダンスを下げ、前記金属配線における信号の
伝達損失、伝搬遅延を抑えることができ、パッケージに
搭載された集積回路の誤動作の発生率を減らすことがで
きるセラミックス集積回路パッケージの製造方法を提供
することを目的としている。
ージは上記課題に鑑みなされたものであり、従来のもの
より低い比抵抗を有する金属配線を形成し、該金属配線
のインピーダンスを下げ、前記金属配線における信号の
伝達損失、伝搬遅延を抑えることができ、パッケージに
搭載された集積回路の誤動作の発生率を減らすことがで
きるセラミックス集積回路パッケージの製造方法を提供
することを目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るセラミックス集積回路パッケージの製造
方法は、グリーンシート上に金属ペーストを金属配線パ
ターン状に印刷して焼成し、この後、金属配線を通電加
熱法により加熱する工程を含むことを特徴としている。
に本発明に係るセラミックス集積回路パッケージの製造
方法は、グリーンシート上に金属ペーストを金属配線パ
ターン状に印刷して焼成し、この後、金属配線を通電加
熱法により加熱する工程を含むことを特徴としている。
【００１０】前記金属配線の比抵抗を下げるために、焼
成後の前記金属配線が溶けない温度で、かつ前記金属配
線が再結晶化する温度で前記通電加熱を行う必要があ
る。
成後の前記金属配線が溶けない温度で、かつ前記金属配
線が再結晶化する温度で前記通電加熱を行う必要があ
る。
【００１１】前記通電加熱法における電流値と通電加熱
時間は金属配線の形成に用いられた金属材料、配線幅等
を考慮して設定する。前記電流値が大きすぎたり前記通
電加熱時間が長すぎたりして過剰通電がおこると、前記
金属配線を覆うセラミックス（例えばアルミナ系セラミ
ックス）等に熱が伝わり、前記セラミックス等から該セ
ラミックス構成成分であるＡｌイオンが前記金属配線内
に拡散する。このＡｌイオンは酸素を取り込んでアルミ
ナとなり、該アルミナは前記金属配線の比抵抗を大きく
する不純物となる。一方、電流値が小さすぎたり通電加
熱時間が短すぎたりして不足通電がおこると、前記金属
配線を構成する金属の再結晶化がおこらず比抵抗を低下
させることができない。従って、上述した目的を達成す
るためには、適切な電流値と適切な通電加熱時間による
通電加熱処理を行う必要がある。
時間は金属配線の形成に用いられた金属材料、配線幅等
を考慮して設定する。前記電流値が大きすぎたり前記通
電加熱時間が長すぎたりして過剰通電がおこると、前記
金属配線を覆うセラミックス（例えばアルミナ系セラミ
ックス）等に熱が伝わり、前記セラミックス等から該セ
ラミックス構成成分であるＡｌイオンが前記金属配線内
に拡散する。このＡｌイオンは酸素を取り込んでアルミ
ナとなり、該アルミナは前記金属配線の比抵抗を大きく
する不純物となる。一方、電流値が小さすぎたり通電加
熱時間が短すぎたりして不足通電がおこると、前記金属
配線を構成する金属の再結晶化がおこらず比抵抗を低下
させることができない。従って、上述した目的を達成す
るためには、適切な電流値と適切な通電加熱時間による
通電加熱処理を行う必要がある。
【００１２】
【作用】本発明に係るセラミックス集積回路パッケージ
の製造方法によれば、グリーンシート上に金属ペースト
を金属配線パターン状に印刷して焼成し、この後、金属
配線を通電加熱法により加熱するので該通電加熱処理に
より前記金属配線内の結晶粒が成長して結晶粒界面積が
減少し、さらに結晶粒の成長に伴い前記金属配線内の不
純物が偏析するため、前記金属配線の比抵抗が下がる。
その結果高周波動作下での前記金属配線のインピーダン
スが低下し、前記金属配線における信号の伝送損失、伝
搬遅延が抑制される。したがって、パッケージに搭載さ
れた集積回路の誤動作の発生率が減少する。
の製造方法によれば、グリーンシート上に金属ペースト
を金属配線パターン状に印刷して焼成し、この後、金属
配線を通電加熱法により加熱するので該通電加熱処理に
より前記金属配線内の結晶粒が成長して結晶粒界面積が
減少し、さらに結晶粒の成長に伴い前記金属配線内の不
純物が偏析するため、前記金属配線の比抵抗が下がる。
その結果高周波動作下での前記金属配線のインピーダン
スが低下し、前記金属配線における信号の伝送損失、伝
搬遅延が抑制される。したがって、パッケージに搭載さ
れた集積回路の誤動作の発生率が減少する。
【００１３】
【実施例】以下、本発明の実施例に係るセラミックス集
積回路パッケージの製造方法を図面に基づいて説明す
る。
積回路パッケージの製造方法を図面に基づいて説明す
る。
【００１４】実施例に係るセラミックス集積回路パッケ
ージを製造するには、まず、アルミナ粉末に焼結助剤、
バインダとしてのブチラール樹脂、可塑剤、有機溶剤
（キシレンなど）等の添加剤を混合してスラリーを形成
し、該スラリーを用いてドクターブレード法により、グ
リーンシートを作製する。前記方法により得られたグリ
ーンシートをそれぞれの目的と用途に応じた形態に加工
するため、スルーホールの形成や金属配線用の導体ペー
スト印刷等の加工を施し、積層したものを同時焼成した
後、通電加熱処理を行う。
ージを製造するには、まず、アルミナ粉末に焼結助剤、
バインダとしてのブチラール樹脂、可塑剤、有機溶剤
（キシレンなど）等の添加剤を混合してスラリーを形成
し、該スラリーを用いてドクターブレード法により、グ
リーンシートを作製する。前記方法により得られたグリ
ーンシートをそれぞれの目的と用途に応じた形態に加工
するため、スルーホールの形成や金属配線用の導体ペー
スト印刷等の加工を施し、積層したものを同時焼成した
後、通電加熱処理を行う。
【００１５】図１は該通電加熱処理に用いる通電加熱処
理用治具１及びセラミックス集積回路パッケージを示し
た模式的断面図であり、図中１０はパッケージピンろう
付け後のセラミックス集積回路パッケージ基体（以下、
単に基体と記す）を示している。セラミックス集積回路
パッケージは基体１０とこの基体１０のキャビティ部１
０ｃを封止するリッド（図示せず）とにより構成され
る。基体１０は基体固定台１１に装着されており、基体
１０の上面所定箇所にはパッケージピン１０ａがろう付
けされている。また基体１０の上部にはパッケージピン
１０ａ差し込み用の接続部を有する通電加熱用ソケット
１２が配置されている。通電加熱用ソケット１２内には
内部配線１２ａ、１２ｂが並列的に配設されており、内
部配線１２ａには電極パッド接続用端子１２ｃが接続さ
れており、該電極パッド接続用端子１２ｃは通電加熱用
ソケット１２をパッケージピン１０ａに差し込んだ時点
で基体１０の段部上面に形成された電極パッド１０ｂと
導通するように構成されている。また内部配線１２ｂは
パッケージピン１０ａ差し込み用の前記接続部に接続さ
れ、パッケージピン１０ａとの導通が図られるようにな
っている。また内部配線１２ａ、１２ｂはそれぞれ通電
加熱用電源（図示せず）に接続されており、これら基体
固定台１１と通電加熱用ソケット１２を含んで通電加熱
用治具１は構成されている。
理用治具１及びセラミックス集積回路パッケージを示し
た模式的断面図であり、図中１０はパッケージピンろう
付け後のセラミックス集積回路パッケージ基体（以下、
単に基体と記す）を示している。セラミックス集積回路
パッケージは基体１０とこの基体１０のキャビティ部１
０ｃを封止するリッド（図示せず）とにより構成され
る。基体１０は基体固定台１１に装着されており、基体
１０の上面所定箇所にはパッケージピン１０ａがろう付
けされている。また基体１０の上部にはパッケージピン
１０ａ差し込み用の接続部を有する通電加熱用ソケット
１２が配置されている。通電加熱用ソケット１２内には
内部配線１２ａ、１２ｂが並列的に配設されており、内
部配線１２ａには電極パッド接続用端子１２ｃが接続さ
れており、該電極パッド接続用端子１２ｃは通電加熱用
ソケット１２をパッケージピン１０ａに差し込んだ時点
で基体１０の段部上面に形成された電極パッド１０ｂと
導通するように構成されている。また内部配線１２ｂは
パッケージピン１０ａ差し込み用の前記接続部に接続さ
れ、パッケージピン１０ａとの導通が図られるようにな
っている。また内部配線１２ａ、１２ｂはそれぞれ通電
加熱用電源（図示せず）に接続されており、これら基体
固定台１１と通電加熱用ソケット１２を含んで通電加熱
用治具１は構成されている。
【００１６】上記した構成の通電加熱用治具１によって
通電加熱処理を行うには、通電加熱用ソケット１２を基
体固定台１１に固定されたセラミックス集積回路パッケ
ージ基体１０のパッケージピン１０ａに差し込み、内部
配線１２ｂ及びパッケージピン１０ａを介して基体１０
内の金属配線（図示せず）と前記通電加熱用電源とを接
続し、また内部配線１２ａ、電極パッド接続用端子１２
ｃ及び電極パッド１０ｂを介して前記通電加熱用電源と
前記金属配線とを接続して通電する。
通電加熱処理を行うには、通電加熱用ソケット１２を基
体固定台１１に固定されたセラミックス集積回路パッケ
ージ基体１０のパッケージピン１０ａに差し込み、内部
配線１２ｂ及びパッケージピン１０ａを介して基体１０
内の金属配線（図示せず）と前記通電加熱用電源とを接
続し、また内部配線１２ａ、電極パッド接続用端子１２
ｃ及び電極パッド１０ｂを介して前記通電加熱用電源と
前記金属配線とを接続して通電する。
【００１７】前記通電加熱処理による効果を調べるため
以下の実験を行った。図２は該実験に用いたテスト用の
金属配線を示す模式的斜視図であり、図中２１は約２０
ｍｍ×２０ｍｍ×２ｍｍ寸法のアルミナ系セラミックス
基体を示している。アルミナ系セラミックス基体２１の
上には幅５０μｍ、長さ２０ｍｍのタングステン配線２
２が形成されている。タングステン配線２２は、グリー
ンシート上にタングステンペーストをスクリーン印刷し
た後、前記グリーンシートと前記タングステンペースト
とを同時焼成することにより形成した。
以下の実験を行った。図２は該実験に用いたテスト用の
金属配線を示す模式的斜視図であり、図中２１は約２０
ｍｍ×２０ｍｍ×２ｍｍ寸法のアルミナ系セラミックス
基体を示している。アルミナ系セラミックス基体２１の
上には幅５０μｍ、長さ２０ｍｍのタングステン配線２
２が形成されている。タングステン配線２２は、グリー
ンシート上にタングステンペーストをスクリーン印刷し
た後、前記グリーンシートと前記タングステンペースト
とを同時焼成することにより形成した。
【００１８】図３は上記テスト用のタングステン配線２
２を用いて通電加熱時間と比抵抗との関係を調べた結果
を示したグラフである。該グラフの作成にあたっては、
通電加熱時間を変化させながらタングステン配線２２に
１Ａの電流を流して自然冷却させた後、各通電加熱時間
における通電加熱処理後の比抵抗を４探針法により測定
した。
２を用いて通電加熱時間と比抵抗との関係を調べた結果
を示したグラフである。該グラフの作成にあたっては、
通電加熱時間を変化させながらタングステン配線２２に
１Ａの電流を流して自然冷却させた後、各通電加熱時間
における通電加熱処理後の比抵抗を４探針法により測定
した。
【００１９】図３に示したように、通電加熱時間が０ｓ
ｅｃである時、すなわち通電加熱処理を行わない状態に
おいてはタングステン配線２２の比抵抗は４０μΩ・ｍ
であり、タングステンのバルク比抵抗１２μΩ・ｍより
かなり高い値を示したのに対し、通電加熱時間が１ｓｅ
ｃ以上になるとタングステン配線２２の比抵抗は２０μ
Ω・ｍ以下となり、前記通電加熱処理を行わない場合の
半分以下の比抵抗となった。
ｅｃである時、すなわち通電加熱処理を行わない状態に
おいてはタングステン配線２２の比抵抗は４０μΩ・ｍ
であり、タングステンのバルク比抵抗１２μΩ・ｍより
かなり高い値を示したのに対し、通電加熱時間が１ｓｅ
ｃ以上になるとタングステン配線２２の比抵抗は２０μ
Ω・ｍ以下となり、前記通電加熱処理を行わない場合の
半分以下の比抵抗となった。
【００２０】以上説明したように、実施例に係るセラミ
ックス集積回路パッケージの製造方法によれば、タング
ステン配線２２内の結晶粒が成長して結晶粒界の面積が
減少し、さらに結晶粒の成長に伴い、タングステン配線
２２内の不純物が偏析するためタングステン配線２２の
比抵抗を下げることができる。その結果高周波動作下で
のタングステン配線２２のインピーダンスを下げ、タン
グステン配線２２での信号の伝送損失、伝搬遅延を抑え
ることができる。したがって、パッケージに搭載された
集積回路の誤動作の発生率を減らすことができる。
ックス集積回路パッケージの製造方法によれば、タング
ステン配線２２内の結晶粒が成長して結晶粒界の面積が
減少し、さらに結晶粒の成長に伴い、タングステン配線
２２内の不純物が偏析するためタングステン配線２２の
比抵抗を下げることができる。その結果高周波動作下で
のタングステン配線２２のインピーダンスを下げ、タン
グステン配線２２での信号の伝送損失、伝搬遅延を抑え
ることができる。したがって、パッケージに搭載された
集積回路の誤動作の発生率を減らすことができる。
【００２１】本実施例においてはセラミックス原料粉末
としてアルミナを用いたが、何らこれに限定されるもの
でなく、別の実施例においては窒化アルミ等を用いても
よい。
としてアルミナを用いたが、何らこれに限定されるもの
でなく、別の実施例においては窒化アルミ等を用いても
よい。
【００２２】
【発明の効果】以上詳述したように本発明に係るセラミ
ックス集積回路パッケージの製造方法によれば、グリー
ンシート上に金属ペーストを金属配線パターン状に印刷
して焼成し、この後、金属配線を通電加熱法により加熱
するので該通電加熱処理により前記金属配線内の結晶粒
が成長して結晶粒界面積が減少し、さらに金属配線内の
不純物が偏析するため、前記金属配線の比抵抗を下げる
ことができる。その結果高周波動作下での金属配線のイ
ンピーダンスを下げ、金属配線での信号の伝送損失、伝
搬遅延を抑えることができる。したがって、パッケージ
に搭載された集積回路の誤動作の発生率を減らすことが
できる。
ックス集積回路パッケージの製造方法によれば、グリー
ンシート上に金属ペーストを金属配線パターン状に印刷
して焼成し、この後、金属配線を通電加熱法により加熱
するので該通電加熱処理により前記金属配線内の結晶粒
が成長して結晶粒界面積が減少し、さらに金属配線内の
不純物が偏析するため、前記金属配線の比抵抗を下げる
ことができる。その結果高周波動作下での金属配線のイ
ンピーダンスを下げ、金属配線での信号の伝送損失、伝
搬遅延を抑えることができる。したがって、パッケージ
に搭載された集積回路の誤動作の発生率を減らすことが
できる。
【図１】本発明の実施例に係るセラミックス集積回路パ
ッケージの製造方法において用いられる通電加熱用治具
を示した模式的断面図である。
ッケージの製造方法において用いられる通電加熱用治具
を示した模式的断面図である。
【図２】比抵抗測定用テスト配線を示した模式的斜視図
である。
である。
【図３】比抵抗の通電加熱処理時間への依存性を示した
グラフである。
グラフである。
【図４】ベアチップ及びパッケージ搭載時におけるクロ
ック周波数を比較したグラフである。
ック周波数を比較したグラフである。
【図５】従来のセラミックス集積回路パッケージの製造
方法を工程順に示した工程図である。
方法を工程順に示した工程図である。
２２ タングステン配線（金属配線）
Claims (1)
- 【請求項１】 グリーンシート上に金属ペーストを金属
配線パターン状に印刷して焼成し、この後、金属配線を
通電加熱法により加熱する工程を含むことを特徴とする
セラミックス集積回路パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13189695A JPH08330708A (ja) | 1995-05-30 | 1995-05-30 | セラミックス集積回路パッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13189695A JPH08330708A (ja) | 1995-05-30 | 1995-05-30 | セラミックス集積回路パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08330708A true JPH08330708A (ja) | 1996-12-13 |
Family
ID=15068697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13189695A Pending JPH08330708A (ja) | 1995-05-30 | 1995-05-30 | セラミックス集積回路パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08330708A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156470A (ja) * | 2011-01-28 | 2012-08-16 | Nippon Steel Chem Co Ltd | フレキシブル回路基板の製造方法 |
-
1995
- 1995-05-30 JP JP13189695A patent/JPH08330708A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012156470A (ja) * | 2011-01-28 | 2012-08-16 | Nippon Steel Chem Co Ltd | フレキシブル回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942076A (en) | Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same | |
| JPH0451078B2 (ja) | ||
| US4908696A (en) | Connector and semiconductor device packages employing the same | |
| JPH08330708A (ja) | セラミックス集積回路パッケージの製造方法 | |
| US5504986A (en) | Method of manufacturing collinear terminated transmission line structure with thick film circuitry | |
| JP3472492B2 (ja) | 多数個取り配線基板 | |
| JP3085622B2 (ja) | 電子素子搭載用基板の製造方法 | |
| JP3652203B2 (ja) | 配線基板 | |
| JPH06163765A (ja) | 窒化アルミヒートシンクおよびその製造方法 | |
| JPH06260566A (ja) | ランドグリッドアレイパッケージ及びその作製方法、並びに半導体パッケージ | |
| JP2000216507A (ja) | 配線基板及び単位配線基板の製造方法 | |
| JPH11135899A (ja) | セラミック回路基板 | |
| JP3273187B2 (ja) | 配線基板の製造方法 | |
| JP3787232B2 (ja) | 半導体パッケージの製造方法 | |
| JPH09148716A (ja) | セラミックス回路基板の製造方法 | |
| JP2685158B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2001313443A (ja) | 配線基板 | |
| JP2000188454A (ja) | 配線基板 | |
| JPH1126942A (ja) | 多層配線基板 | |
| JPH05327154A (ja) | 配線基板 | |
| JPH09260541A (ja) | 半導体パッケージ | |
| JP2003068920A (ja) | 配線基板 | |
| JPH0722465A (ja) | 半導体装置の実装方法 | |
| JPH11312753A (ja) | 配線基板 | |
| JP2002170908A (ja) | 半導体素子収納基板 |